

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第4区分

【発行日】平成29年1月5日(2017.1.5)

【公表番号】特表2016-503643(P2016-503643A)

【公表日】平成28年2月4日(2016.2.4)

【年通号数】公開・登録公報2016-008

【出願番号】特願2015-542803(P2015-542803)

【国際特許分類】

H 02 M 3/155 (2006.01)

H 03 K 7/08 (2006.01)

【F I】

H 02 M 3/155 H

H 03 K 7/08 C

【手続補正書】

【提出日】平成28年11月14日(2016.11.14)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

スイッチモード電力供給装置(SMPS)コントローラ内の電流モード制御と併用するためのスロープ補償モジュールであって、

前記SMPSコントローラは、

出力を備える誤差増幅器と、

第1の入力を備える電圧コンパレータと

を備え、

前記スロープ補償モジュールは、

前記誤差増幅器の出力と前記電圧コンパレータの第1の入力との間に結合されたスロープ補償キャパシタと、

前記スロープ補償キャパシタと並列に結合されたスロープ補償スイッチと、

前記スロープ補償キャパシタの出力側および前記スロープ補償スイッチに結合されたプログラム可能定電流源と

を備え、

前記スロープ補償スイッチが開放されると、前記スロープ補償キャパシタは、前記定電流源を通して回路コモンに充電し、それによって、線形減少ランプ電圧を発生させる、スロープ補償モジュール。

【請求項2】

前記スロープ補償スイッチが閉鎖されると、前記スロープ補償キャパシタは、放電する、請求項1に記載のスロープ補償モジュール。

【請求項3】

前記スロープ補償スイッチは、単極双投スイッチであり、前記定電流源は、前記スロープ補償スイッチが第1の位置にあるとき、前記スロープ補償キャパシタの出力側から分断され、前記スロープ補償スイッチが第2の位置にあるとき、前記スロープ補償キャパシタの出力側に結合される、請求項1または2に記載のスロープ補償モジュール。

【請求項4】

前記線形減少ランプ電圧は、自動的に、フィードバックループ誤差電圧を調節するよう

に適合されている、請求項 1 ~ 3 のうちの 1 項に記載のスロープ補償モジュール。

【請求項 5】

前記 プログラム可能定電流源 は、定電流デジタル／アナログコンバータ（I D A C） によって形成され、前記 I D A C は、I D A C レジスタ と結合されている、請求項 1 ~ 4 のうちの 1 項に記載のスロープ補償モジュール。

【請求項 6】

前記スロープ補償キャパシタは、所望の容量値に対してプログラム可能に選択可能な複数のスロープ補償キャパシタを備える、請求項 1 ~ 5 のうちの 1 項に記載のスロープ補償モジュール。

【請求項 7】

前記誤差増幅器の出力 と前記スロープ補償キャパシタとの間に結合されたバッファ増幅器をさらに備える、請求項 1 ~ 6 のうちの 1 項に記載のスロープ補償モジュール。

【請求項 8】

請求項 1 ~ 7 のうちの 1 項に記載のスロープ補償モジュールを備えるスイッチモード電力供給装置（S M P S）コントローラであって、前記 S M P S コントローラは、

前記誤差増幅器と結合された電圧基準 であって、前記電圧コンパレータの第 2 の入力は、電流信号を測定する電流／電圧回路 に結合するために適合されている、電圧基準 と、周期ジェネレータ と、

リセット支配ラッチであって、前記リセット支配ラッチは、

前記周期ジェネレータの出力に結合された設定入力と、

前記電圧コンパレータの出力に結合されたリセット入力と、

前記スロープ補償スイッチに結合され、前記スロープ補償スイッチの開閉を制御する出力と

を備え、

前記リセット支配ラッチの出力はまた、制御信号を提供する、リセット支配ラッチとをさらに備え、

前記周期ジェネレータは、あるパルス周期において、複数のパルスを前記リセット支配ラッチの設定入力に提供し、パルスが前記リセット支配ラッチの設定入力で受信される度に、前記リセット支配ラッチの出力は、第 1 の論理レベルから第 2 の論理レベルになり、

前記リセット支配ラッチの出力が前記第 2 の論理レベルにあるとき、前記スロープ補償スイッチは、開放し、前記スロープ補償キャパシタは、前記プログラム可能定電流源 を通して回路コモンに充電し、それによって、前記誤差増幅器からのフィードバック誤差電圧をスロープ補償フィードバック誤差電圧に変調させるための線形減少ランプ電圧を発生させ、

前記電圧コンパレータの第 1 の入力に結合されている前記スロープ補償フィードバック誤差電圧が、前記電圧コンパレータの第 2 の入力における S M P S インダクタを通る電流を表す電圧未満であるとき、前記リセット支配ラッチの出力は、前記第 1 の論理レベルに戻り、前記スロープ補償スイッチは、閉鎖し、それによって、前記スロープ補償キャパシタを放電させ、前記電圧コンパレータの第 1 の入力を前記誤差増幅器からのフィードバック誤差電圧に戻す、S M P S コントローラ。

【請求項 9】

演算増幅器 の出力と第 2 の入力との間に結合されたループ補償ネットワークをさらに備える、請求項 8 に記載の S M P S コントローラ。

【請求項 10】

前記 S M P S インダクタを通る電流を表す電圧は、電流／電圧センサを用いて発生される、請求項 8 に記載の S M P S コントローラ。

【請求項 11】

前記電流／電圧センサは、前記 S M P S インダクタの電流経路内の電流変圧器と、前記電流変圧器に結合された整流器ダイオードと、レジスタ に結合された負荷レジスタとを備える、請求項 10 に記載の S M P S コントローラ。

【請求項 1 2】

前記電流 / 電圧センサは、前記 S M P S インダクタの電流経路内のレジスタと、前記レジスタに結合されたダイオードとを備える、請求項 1 0 に記載の S M P S コントローラ。

【請求項 1 3】

前記周期ジェネレータは、複数のパルス周期時間のうちの 1 つを選択するためにプログラム可能である、請求項 8 ~ 1 2 のうちの 1 項に記載の S M P S コントローラ。

【請求項 1 4】

前記スロープ補償スイッチは、金属酸化物半導体電界効果トランジスタ (M O S F E T) である、請求項 8 ~ 1 3 のうちの 1 項に記載の S M P S コントローラ。

【請求項 1 5】

前記リセット支配ラッチの出力と前記スロープ補償スイッチとの間に結合されたスロープ補償スイッチコントローラをさらに備え、前記スロープ補償スイッチコントローラは、前記スロープ補償スイッチのためのプログラム可能開放遅延を提供する、請求項 8 ~ 1 4 のうちの 1 項に記載の S M P S コントローラ。

【請求項 1 6】

前記スロープ補償スイッチコントローラが、前記スロープ補償スイッチのためのプログラム可能最小閉鎖時間を提供することをさらに含む、請求項 1 5 に記載の S M P S コントローラ。

【請求項 1 7】

S M P S フィルタキャパシタからの出力電圧は、抵抗分圧器を通して提供される、請求項 8 ~ 1 6 のうちの 1 項に記載の S M P S コントローラ。

【請求項 1 8】

前記定電流源は、前記 S M P S コントローラの試験の間、較正のために適合される、請求項 8 に記載の S M P S コントローラ。

【請求項 1 9】

前記スロープ補償キャパシタは、所望の容量値に対してプログラム可能に選択可能な複数のスロープ補償キャパシタである、請求項 8 に記載の S M P S コントローラ。

【請求項 2 0】

前記スロープ補償キャパシタは、前記 S M P S コントローラの試験の間、所望の容量値に対してプログラム可能に選択可能な複数のスロープ補償キャパシタである、請求項 8 に記載の S M P S コントローラ。

【請求項 2 1】

前記プログラム可能定電流源と前記周期ジェネレータとに結合されたデジタルプロセッサをさらに備え、前記デジタルプロセッサは、それぞれ、前記定電流源および前記周期ジェネレータに定電流値およびパルス周期時間を提供する、請求項 8 ~ 2 0 のうちの 1 項に記載の S M P S コントローラ。

【請求項 2 2】

前記 S M P S コントローラは、マイクロコントローラ中に埋め込まれている、請求項 8 ~ 1 3 のうちの 1 項に記載の S M P S コントローラ。

【請求項 2 3】

請求項 1 ~ 7 のうちの 1 項に記載のスロープ補償モジュールを備えるスイッチモード電力供給装置 (S M P S) コントローラ内にスロープ補償を提供するための方法であって、前記方法は、

基準電圧を提供するステップと、

前記基準電圧と S M P S フィルタキャパシタからの電圧との間の差異である誤差電圧を提供する前記誤差増幅器を用いて、前記基準電圧を前記 S M P S コントローラからのフィードバック電圧と比較するステップと、

前記スロープ補償キャパシタからのスロープ補償誤差電圧を S M P S インダクタ内で測定された電流の電圧表現と比較するステップと、

周期ジェネレータの出力に結合された設定入力と、前記電圧コンパレータの出力に結合

されたリセット入力と、前記スロープ補償スイッチの開閉を制御し、制御信号を供給するための出力を有するリセット支配ラッチを提供するステップと、

あるパルス周期において、前記周期ジェネレータから複数のパルスを前記リセット支配ラッチの設定入力に提供するステップであって、パルスが前記リセット支配ラッチの設定入力において受信される度に、前記リセット支配ラッチの出力は、第1の論理レベルから第2の論理レベルになる、ステップと、

前記リセット支配ラッチの出力が前記第2の論理レベルにあるとき、前記スロープ補償スイッチを開放するステップと、

前記誤差増幅器からのフィードバック誤差電圧をスロープ補償フィードバック誤差電圧に変調するための線形減少ランプ電圧を発生させるステップと、

前記スロープ補償誤差電圧が、前記SMP Sインダクタを通る電流を表す電圧未満であるとき、前記リセット支配ラッチの出力を前記第1の論理レベルに戻し、前記スロープ補償スイッチを閉鎖するステップと

を含む、方法。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0014

【補正方法】変更

【補正の内容】

【0014】

さらに別の実施形態によると、スイッチモード電力供給装置(SMP S)コントローラ内にスロープ補償を提供するための方法は、基準電圧を提供するステップと、基準電圧とSMP Sフィルタキャパシタからの電圧との間の差異であり得る誤差電圧を提供し得る出力を有する演算増幅器を用いて、基準電圧とSMP Sフィルタネットワークからの出力電圧を比較するステップと、演算増幅器の出力に結合されるスロープ補償キャパシタを提供するステップと、スロープ補償キャパシタと並列に結合されるスロープ補償スイッチを提供するステップと、スロープ補償キャパシタおよびスロープ補償スイッチに結合される定電流源を提供するステップと、スロープ補償キャパシタからのスロープ補償誤差電圧とSMP Sインダクタ内で測定された電圧表現を比較するステップと、周期ジェネレータの出力に結合される設定入力と、電圧コンパレータの出力に結合されるリセット入力と、スロープ補償スイッチの開閉を制御し得、制御信号を供給するための出力を有する、リセット支配ラッチを提供するステップと、あるパルス周期において、周期ジェネレータからの複数のパルスをリセット支配ラッチの設定入力に提供するステップであって、パルスが、リセット支配ラッチの設定入力において受信され得る度に、その出力は、第1の論理レベルから第2の論理レベルになり得る、ステップと、リセット支配ラッチの出力が第2の論理レベルにあり得るとき、スロープ補償スイッチを開放するステップと、演算増幅器からのフィードバック誤差電圧をスロープ補償フィードバック誤差電圧に変調するための線形減少(負スロープ)ランプ電圧を発生させるステップと、スロープ補償誤差電圧が、SMP Sインダクタを通る電流を表す電圧未満であり得るとき、リセット支配ラッチの出力を第1の論理レベルに戻し、スロープ補償スイッチを閉鎖するステップとを含んでもよい。本願明細書は、例えば、以下の項目も提供する。

(項目1)

スイッチモード電力供給装置(SMP S)コントローラ内の電流モード制御と併用するためのスロープ補償モジュールであって、前記スロープ補償モジュールは、

入力と出力との間に結合されたスロープ補償キャパシタと、

前記スロープ補償キャパシタと並列に結合されたスロープ補償スイッチと、

前記スロープ補償キャパシタの出力側および前記スロープ補償スイッチに結合された定電流源と

を備え、

前記スロープ補償スイッチが開放されると、前記スロープ補償キャパシタは、定電流源を通して回路コモンに充電し、それによって、線形減少（負スロープ）ランプ電圧を発生させる、スロープ補償モジュール。

（項目2）

前記スロープ補償スイッチが閉鎖されると、前記スロープ補償キャパシタは、放電する、項目1に記載のスロープ補償モジュール。

（項目3）

前記定電流源は、前記スロープ補償スイッチが第1の位置にあるとき、前記スロープ補償キャパシタの出力側から分断され、前記スロープ補償スイッチが第2の位置にあるとき、前記スロープ補償キャパシタの出力側に結合される、項目1に記載のスロープ補償モジュール。

（項目4）

前記線形減少（負スロープ）ランプ電圧は、自動的に、フィードバックループ誤差電圧を調節するように適合されている、項目1に記載のスロープ補償モジュール。

（項目5）

前記定電流源は、複数の選択可能定電流値を有するプログラム可能定電流源を備える、項目1に記載のスロープ補償モジュール。

（項目6）

前記スロープ補償キャパシタは、所望の容量値に対してプログラム可能に選択可能な複数のスロープ補償キャパシタを備える、項目1に記載のスロープ補償モジュール。

（項目7）

スロープ補償モジュールを有するスイッチモード電力供給装置（SMPs）コントローラであって、前記SMPsコントローラは、

電圧基準と、

前記電圧基準に結合された第1の入力と、SMPsフィルタキャパシタからの出力電圧に結合するために適合された第2の入力とを有する演算増幅器と、

前記演算増幅器の出力に結合された入力と、出力とを有するスロープ補償モジュールであって、前記スロープ補償モジュールは、

前記スロープ補償モジュールの入力と出力との間に結合されたスロープ補償キャパシタと、

前記スロープ補償キャパシタと並列に結合されたスロープ補償スイッチと、

前記スロープ補償キャパシタの出力側に結合された定電流源と、

を備える、スロープ補償モジュールと、

電圧コンパレータであって、前記電圧コンパレータは、

前記スロープ補償モジュールの出力に結合された第1の入力と、

電流信号を測定する電流／電圧回路に結合するために適合された第2の入力と、

を有する、電圧コンパレータと、

周期ジェネレータと、

リセット支配ラッチであって、前記リセット支配ラッチは、

前記周期ジェネレータの出力に結合された設定入力と、

前記電圧コンパレータの出力に結合されたリセット入力と、

前記スロープ補償スイッチに結合され、前記スロープ補償スイッチの開閉を制御する出力と、

を備え、

前記リセット支配ラッチの出力はまた、制御信号を提供する、リセット支配ラッチとを備え、

前記周期ジェネレータは、あるパルス周期において、複数のパルスを前記リセット支配ラッチの設定入力に提供し、パルスが前記リセット支配ラッチの設定入力で受信される度に、前記リセット支配ラッチの出力は、第1の論理レベルから第2の論理レベルになり、

前記リセット支配ラッチの出力が前記第2の論理レベルにあるとき、前記スロープ補償

スイッチは、開放し、前記スロープ補償キャパシタは、定電流源を通して回路コモンに充電し、それによって、前記演算増幅器からのフィードバック誤差電圧をスロープ補償フィードバック誤差電圧に変調させるための線形減少（負スロープ）ランプ電圧を発生させ、前記電圧コンパレータの第1の入力に結合されている前記スロープ補償フィードバック誤差電圧が、前記電圧コンパレータの第2の入力におけるSMPSSインダクタを通る電流を表す電圧未満であるとき、前記リセット支配ラッチの出力は、前記第1の論理レベルに戻り、前記スロープ補償スイッチは、閉鎖し、それによって、前記スロープ補償キャパシタを放電させ、前記電圧コンパレータの第1の入力を前記演算増幅器からのフィードバック誤差電圧に戻す、SMPSSコントローラ。

（項目8）

前記定電流源は、複数の選択可能定電流値を有するプログラム可能定電流源である、項目7に記載のSMPSSコントローラ。

（項目9）

前記演算増幅器の出力と前記スロープ補償キャパシタおよびスイッチとの間に結合されたバッファ増幅器をさらに備える、項目7に記載のSMPSSコントローラ。

（項目10）

前記演算増幅器の出力と第2の入力との間に結合されたループ補償ネットワークをさらに備える、項目7に記載のSMPSSコントローラ。

（項目11）

前記SMPSSインダクタを通る電流を表す電圧は、電流／電圧センサを用いて発生される、項目7に記載のSMPSSコントローラ。

（項目12）

前記電流／電圧センサは、前記SMPSSインダクタの電流経路内の電流変圧器と、前記電流変圧器に結合された整流器ダイオードと、前記レジスタに結合された負荷レジスタとを備える、項目11に記載のSMPSSコントローラ。

（項目13）

前記電流／電圧センサは、前記SMPSSインダクタの電流経路内のレジスタと、前記レジスタに結合されたダイオードとを備える、項目11に記載のSMPSSコントローラ。

（項目14）

前記周期ジェネレータは、複数のパルス周期時間のうちの1つを選択するためにプログラム可能である、項目7に記載のSMPSSコントローラ。

（項目15）

前記スロープ補償スイッチは、金属酸化物半導体電界効果トランジスタ（MOSFET）である、項目7に記載のSMPSSコントローラ。

（項目16）

前記リセット支配ラッチの出力と前記スロープ補償スイッチとの間に結合されたスロープ補償スイッチコントローラをさらに備え、前記スロープ補償スイッチコントローラは、前記スロープ補償スイッチのためのプログラム可能開放遅延を提供する、項目7に記載のSMPSSコントローラ。

（項目17）

前記スロープ補償スイッチコントローラが、前記スロープ補償スイッチのためのプログラム可能最小閉鎖時間を提供することをさらに含む、項目16に記載のSMPSSコントローラ。

（項目18）

前記SMPSSフィルタキャパシタからの出力電圧は、抵抗分圧器を通して提供される、項目7に記載のSMPSSコントローラ。

（項目19）

前記定電流源は、前記SMPSSコントローラの試験の間、較正のために適合される、項目7に記載のSMPSSコントローラ。

（項目20）

前記スロープ補償キャパシタは、所望の容量値に対してプログラム可能に選択可能な複数のスロープ補償キャパシタである、項目7に記載のSMPsコントローラ。

(項目21)

前記スロープ補償キャパシタは、前記SMPsコントローラの試験の間、所望の容量値に対してプログラム可能に選択可能な複数のスロープ補償キャパシタである、項目7に記載のSMPsコントローラ。

(項目22)

プログラム可能な前記定電流源とプログラム可能な前記周期ジェネレータとに結合されたデジタルプロセッサをさらに備え、前記デジタルプロセッサは、それぞれ、前記定電流源および前記周期ジェネレータに定電流値およびパルス周期時間を提供する、項目7に記載のSMPsコントローラ。

(項目23)

前記SMPsコントローラは、マイクロコントローラを備える、項目7に記載のSMPsコントローラ。

(項目24)

前記定電流源は、前記スロープ補償スイッチを用いて、前記スロープ補償キャパシタの出力側に結合されている、項目7に記載のSMPsコントローラ。

(項目25)

前記定電流源は、前記スロープ補償スイッチが第1の位置にあるとき、前記スロープ補償キャパシタの出力側から分断され、前記スロープ補償スイッチが第2の位置にあるとき、前記スロープ補償キャパシタの出力側に結合される、項目7に記載のSMPsコントローラ。

(項目26)

アナログパルス幅変調(PWM)ジェネレータであって、前記アナログPWMジェネレータは、

第1の電圧基準に結合された入力を有するキャパシタと、

前記キャパシタの入力および出力と並列に結合されたスイッチと、

前記キャパシタの出力に結合された定電流源と、

前記キャパシタの出力に結合された第1の入力と、第2の電圧基準に結合された第2の入力と、前記スイッチの開閉を制御する出力とを有する第1の電圧コンパレータと、

前記キャパシタの出力に結合された第1の入力と、スイッチモード電力供給装置(SMPs)からの電圧に結合するために適合された第2の入力と、スイッチモード電力供給装置の電源スイッチを制御するためのパルス幅変調(PWM)制御信号を提供する出力を有する第2の電圧コンパレータと

を備え、

前記キャパシタの出力における電圧が、前記第1の電圧基準からの電圧未満であるとき、前記スイッチは、開放し、それによって、前記キャパシタおよび前記定電流源は、線形負スロープ電圧波形を用いて、前記第1の電圧基準からの電圧を変調させ、

前記第1の電圧基準と前記第2の電圧基準との間の電圧差は、前記PWM制御信号の周期を判定し、前記SMPsからの電圧と前記キャパシタの第2のノードにおける電圧との間の電圧差は、前記PWM制御信号のデューティサイクルを判定する、アナログPWMジェネレータ。

(項目27)

前記定電流源は、複数の選択可能定電流値を有するプログラム可能定電流源である、項目26に記載のアナログPWMジェネレータ。

(項目28)

前記キャパシタは、所望の容量値に対してプログラム可能に選択可能な複数のキャパシタである、項目26に記載のアナログPWMジェネレータ。

(項目29)

前記第1の電圧基準は、デジタル/アナログコンバータ(DAC)であり、プログラム

可能な第1の基準電圧値を提供する、項目26に記載のアナログPWMジェネレータ。

(項目30)

前記第1の電圧基準は、固定されている、項目26に記載のアナログPWMジェネレータ。

(項目31)

前記第1の電圧基準は、変調波形信号である、項目26に記載のアナログPWMジェネレータ。

(項目32)

前記第1の電圧基準の出力と前記キャパシタの入力との間に結合されたバッファ增幅器をさらに備える、項目26に記載のアナログPWMジェネレータ。

(項目33)

前記定電流源は、前記スイッチが第1の位置にあるとき、前記キャパシタの出力から分断され、前記スイッチが第2の位置にあるとき、前記キャパシタの出力に結合される、項目26に記載のアナログPWMジェネレータ。

(項目34)

スイッチモード電力供給装置(SMPS)コントローラ内にスロープ補償を提供するための方法であって、前記方法は、

基準電圧を提供するステップと、

前記基準電圧とSMPSフィルタキャパシタからの電圧との間の差異である誤差電圧を提供する出力を有する演算増幅器を用いて、前記基準電圧とSMPSフィルタネットワークからの出力電圧を比較するステップと、

前記演算増幅器の出力に結合されたスロープ補償キャパシタを提供するステップと、

前記スロープ補償キャパシタと並列に結合されたスロープ補償スイッチを提供するステップと、

前記スロープ補償キャパシタおよび前記スロープ補償スイッチに結合された定電流源を提供するステップと、

前記スロープ補償キャパシタからのスロープ補償誤差電圧とSMPSインダクタ内で測定された電流の電圧表現を比較するステップと、

周期ジェネレータの出力に結合された設定入力と、前記電圧コンパレータの出力に結合されたリセット入力と、前記スロープ補償スイッチの開閉を制御し、制御信号を供給するための出力を有するリセット支配ラッチを提供するステップと、

あるパルス周期において、周期ジェネレータから複数のパルスを前記リセット支配ラッチの設定入力に提供するステップであって、パルスが前記リセット支配ラッチの設定入力において受信される度に、前記リセット支配ラッチの出力は、第1の論理レベルから第2の論理レベルになる、ステップと、

前記リセット支配ラッチの出力が前記第2の論理レベルにあるとき、前記スロープ補償スイッチを開放するステップと、

前記演算増幅器からのフィードバック誤差電圧をスロープ補償フィードバック誤差電圧に変調するための線形減少(負スロープ)ランプ電圧を発生させるステップと、

前記スロープ補償誤差電圧が、前記SMPSインダクタを通る電流を表す電圧未満であるとき、前記リセット支配ラッチの出力を前記第1の論理レベルに戻し、前記スロープ補償スイッチを閉鎖するステップと

を含む、方法。