

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2019年11月14日(14.11.2019)



(10) 国際公開番号

WO 2019/216196 A1

(51) 国際特許分類:

H05B 33/12 (2006.01) H01L 51/50 (2006.01)
G09F 9/00 (2006.01) H05B 33/10 (2006.01)
G09F 9/30 (2006.01) H05B 33/22 (2006.01)
H01L 27/32 (2006.01)

番 1 号 ソニーセミコンダクタソリューションズ株式会社内 Kanagawa (JP).

(21) 国際出願番号: PCT/JP2019/017175

(22) 国際出願日: 2019年4月23日(23.04.2019)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(30) 優先権データ:
特願 2018-089671 2018年5月8日(08.05.2018) JP

(71) 出願人: ソニーセミコンダクタソリューションズ株式会社(SONY SEMICONDUCTOR SOLUTIONS CORPORATION) [JP/JP]; 〒2430014 神奈川県厚木市旭町四丁目 1 4 番 1 号 Kanagawa (JP).

(74) 代理人: 山本 孝久, 外(YAMAMOTO Takahisa et al.); 〒1410032 東京都品川区大崎 4 丁目 3 番 2 号 秋葉ビル 3 0 1 号 Tokyo (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS,

(72) 発明者: 島山 努 (SHIMAYAMA Tsutomu); 〒2430014 神奈川県厚木市旭町四丁目 1 4

(54) Title: DISPLAY DEVICE, METHOD FOR PRODUCING DISPLAY DEVICE, AND ELECTRONIC DEVICE

(54) 発明の名称: 表示装置及び表示装置の製造方法、並びに、電子機器

図 3 A





図 3 B



(57) Abstract: A display device according to the present disclosure is provided with: a plurality of recesses which are formed in a pixel formation surface; and pixels which are respectively arranged in the plurality of recesses. A light emission part of each pixel is formed on the lateral wall and the bottom surface of each recess. A method for producing a display device according to the present disclosure is a production method by which a display device that has the above-described configuration is produced. An electronic device according to the present disclosure comprises a display device that has the above-described configuration.

(57) 要約: 本開示の表示装置は、画素形成面に設けられた複数の凹部、及び、複数の凹部の各々に配された画素を備えており、画素の発光部は、複数の凹部の各々の側壁及び底面に形成されている。本開示の表示装置の製造方法は、上記の構成の表示装置についての製造方法である。また、本開示の電子機器は、上記の構成の表示装置を有する電子機器である。

MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類：

- 一 国際調査報告（条約第21条(3)）

明 細 書

発明の名称：

表示装置及び表示装置の製造方法、並びに、電子機器

技術分野

[0001] 本開示は、表示装置及び表示装置の製造方法、並びに、電子機器に関する。

背景技術

[0002] 近年の表示装置は、平面型（フラットパネル型）の表示装置が主流である。平面型の表示装置の一つとして、デバイスに流れる電流値に応じて発光輝度に変化する、所謂、電流駆動型の電気光学素子を、画素の発光部（発光素子）として用いた表示装置がある。電流駆動型の電気光学素子としては、有機材料のエレクトロルミネッセンス（E L : Electro Luminescence）を利用し、有機薄膜に電界をかけると発光する現象を用いた有機E L素子が知られている。

[0003] 有機E L素子は、アノード電極上に有機E L材料を蒸着成膜することによって形成される。また、カラー表示を実現する方式の一つとして、R（赤）G（緑）B（青）の各色の素子を個別にパターニングする塗り分け方式がある。この塗り分け方式の場合、R G Bの各色毎に他の色の電極開口部をマスキングして有機E L材料を蒸着する必要がある。このため、マスクの位置合わせ精度が画素ピッチを制限してしまうことになる。このマスク精度の観点から高精細化が難しく、画素ピッチが小さくなる程、この傾向は顕著である。

[0004] ところで、従来の画素配列では、R G Bの各色の素子は、バックプレーン基板の基板面に対して平行な平坦面に形成されるのが一般的であった。これに対し、基板上に複数の多面構造体を形成し、当該多面構造体の傾斜面上に発光素子を形成し、画素をストライプ配列した発光装置が提案されている（例えば、特許文献1参照）。

先行技術文献

特許文献

[0005] 特許文献1：特開2012-129041号公報

発明の概要

発明が解決しようとする課題

[0006] 上記の特許文献1に記載の従来技術において、発光素子が形成される傾斜面を有する多面構造体は、基板上に突出した状態で形成された突起部である。基板上の突起部である多面構造体の傾斜面上に発光素子を形成した従来技術の場合、各色の発光素子からは、画素の中心から離れる方向、即ち拡散する方向に光が発せられることになるため、光の取り出し効率の低下や視野角依存が生じる。

[0007] 本開示は、塗り分け方式にて高精細化を可能にするとともに、光の取り出し効率を高めることができる表示装置及び表示装置の製造方法、並びに、当該表示装置を有する電子機器を提供することを目的とする。

課題を解決するための手段

[0008] 上記の目的を達成するための本開示の表示装置は、
画素形成面に設けられた複数の凹部、及び、
複数の凹部の各々に配された画素を備えており、
画素の発光部は、複数の凹部の各々の側壁及び底面に形成されている。

[0009] また、上記の目的を達成するための本開示の表示装置の製造方法は、
画素形成面に設けられた複数の凹部、及び、
複数の凹部の各々に配された画素を備える表示装置の製造に当たって、
複数の凹部の各々の側壁及び底面に画素の発光部を形成する。

[0010] また、上記の目的を達成するための本開示の電子機器は、上記の構成の表示装置を有する。

図面の簡単な説明

[0011] [図1]図1は、本開示の技術が適用される有機EL表示装置の構成の概略を示

すシステム構成図である。

[図2]図2は、本開示の技術が適用される有機EL表示装置における画素（画素回路）の回路構成の一例を示す回路図である。

[図3]図3Aは、実施例1に係る画素構造を示す平面図であり、図3Bは、図3AのA-A線に沿った断面構造を示す断面図である。

[図4]図4Aは、Gのサブ画素の光の出射の様子を示す模式図であり、図4Bは、Wのサブ画素の光の出射の様子を示す模式図である。

[図5]図5は、斜方蒸着の入射限界角の設定についての説明図である。

[図6]図6は、実施例2に係る画素構造を示す平面図である。

[図7]図7は、実施例3に係る画素構造の製造方法の工程の流れを示す工程図（その1）である。

[図8]図8は、実施例3に係る画素構造の製造方法の工程の流れを示す工程図（その2）である。

[図9]図9は、実施例3に係る画素構造の製造方法の工程の流れを示す工程図（その3）である。

[図10]図10は、実施例3に係る画素構造の製造方法の工程の流れを示す工程図（その4）である。

[図11]図11は、実施例3に係る画素構造の製造方法の工程の流れを示す工程図（その5）である。

[図12]図12Aは、実施例4に係る画素構造を示す平面図であり、図12Bは、図12AのB-B線に沿った切断部端面図である。

[図13]図13は、Bのサブ画素の光の出射の様子を示す模式図である。

[図14]図14は、実施例5に係る画素構造を示す平面図であり、図14A、図14B、及び、図14Cに、サイドアノード電極の形状の他の例を示す。

[図15]図15は、実施例6に係る画素構造の製造方法の工程の流れを示す工程図（その1）である。

[図16]図16は、実施例6に係る画素構造の製造方法の工程の流れを示す工程図（その2）である。

[図17]図 1 7 Aは、本開示の電子機器の具体例 1 に係るレンズ交換式一眼レフレックスタイプのデジタルスチルカメラの正面図であり、図 1 7 Bにその背面図である。

[図18]図 1 8 は、本開示の電子機器の具体例 2 に係るヘッドマウントディスプレイの一例を示す外観図である。

発明を実施するための形態

[0012] 以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示の技術は実施形態に限定されるものではなく、実施形態における種々の数値や材料などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。

1. 本開示の表示装置及びその製造方法、並びに、電子機器、全般に関する説明

2. 本開示の技術が適用される表示装置

2-1. システム構成

2-2. 画素回路

2-3. 塗り分け方式について

3. 本開示の実施形態

3-1. 実施例 1（画素が R G B W の 4 色のサブ画素から成る例）

3-2. 実施例 2（実施例 1 の変形例：凹部の形状の他の例）

3-3. 実施例 3（実施例 1 に係る画素構造の製造方法の例）

3-4. 実施例 4（画素が R G B の 3 色のサブ画素から成る例）

3-5. 実施例 5（実施例 4 の変形例：サイドアノード電極の形状の他の例）

3-6. 実施例 6（実施例 4 に係る画素構造の製造方法の例）

4. 変形例

5. 本開示の電子機器

5-1. 具体例 1（デジタルスチルカメラの例）

5-2. 具体例2（ヘッドマウントディスプレイの例）

6. 本開示がとることができる構成

[0013] <本開示の表示装置及びその製造方法、並びに、電子機器、全般に関する説明>

本開示の表示装置及びその製造方法、並びに、電子機器にあつては、画素について、互いに発光色が異なる複数の発光部を有する構成とすることができる。そして、複数の発光部の一つは、複数の凹部の各々の底面に形成されている構成とすることができる。

[0014] 上述した好ましい構成を含む本開示の表示装置及びその製造方法、並びに、電子機器にあつては、複数の発光部の発光色が、赤色、緑色、青色、及び、白色の4色から成り、赤色、緑色、及び、青色の発光部が、複数の凹部の各々の側壁に形成され、白色の発光部が、複数の凹部の各々の底面に形成されている構成とすることができる。

[0015] 更に、上述した好ましい構成を含む本開示の表示装置及びその製造方法、並びに、電子機器にあつては、凹部の側壁に形成される発光部の発光層について、凹部の側壁に対する発光材料の斜方蒸着によって成膜される構成とすることができる。そして、斜方蒸着において、凹部の底面に対する発光材料の入射角は、凹部の側壁及び底面に発光層を形成する角度に設定されることが好ましい。また、発光材料の入射角について、凹部の側壁に形成されるサイドアノード電極のサイズ、及び、凹部の底面に形成されるボトムアノード電極のサイズを基に設定される構成とすることができる。

[0016] あるいは又、上述した好ましい構成を含む本開示の表示装置及びその製造方法、並びに、電子機器にあつては、複数の発光部の発光色は、赤色、緑色、及び、青色の2色から成り、3色のうちの2色の発光部が、複数の凹部の各々の側壁に形成され、残りの1色の発光部が、複数の凹部の各々の底面に形成されている構成とすることができる。

[0017] 更に、上述した好ましい構成を含む本開示の表示装置及びその製造方法、並びに、電子機器にあつては、凹部の側壁に形成される発光部の発光層につ

いて、凹部の側壁に対する発光材料の斜方蒸着によって成膜される構成とすることができる。そして、斜方蒸着において、凹部の底面に対する発光材料の入射角は、凹部の底面に発光層が形成されない角度に設定されることが好ましい。

[0018] 更に、上述した好ましい構成を含む本開示の表示装置及びその製造方法、並びに、電子機器にあっては、画素の発光部について、有機エレクトロルミネッセンス素子から成る構成とすることができる。

[0019] <本開示の技術が適用される表示装置>

本開示の技術が適用される表示装置は、電気光学素子に流れる電流を、当該電気光学素子と同じ画素回路内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御するアクティブマトリクス型表示装置である。絶縁ゲート型電界効果トランジスタとしては、典型的には、MOS (Metal Oxide Semiconductor) トランジスタや TFT (Thin Film Transistor : 薄膜トランジスタ) を例示することができる。

[0020] ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である例えば有機EL素子を、画素回路の発光部（発光素子）として用いるアクティブマトリクス型有機EL表示装置を例に挙げて説明するものとする。

[0021] [システム構成]

図1は、本開示の技術が適用される有機EL表示装置の構成の概略を示すシステム構成図である。図1に示すように、本適用例に係る有機EL表示装置10は、有機EL素子を含む複数の画素20が行列状に2次元配置されて成る画素アレイ部30、及び、当該画素アレイ部30の各画素20を駆動する周辺回路部を有する構成となっている。

[0022] 本適用例に係る有機EL表示装置10は、カラー表示対応の表示装置である。そして、画素20は、カラー画像を形成する単位となる主画素であり、互いに発光色が異なる複数のサブ画素から成る。一例として、画素20は、赤色 (Red ; R) 光を発光するサブ画素20r、緑色 (Green ; G)

光を発光するサブ画素20g、青色（Blue；B）光を発光するサブ画素20b、及び、白色（White；W）光を発光するサブ画素20wの4つのサブ画素から構成されている。

[0023] サブ画素20r、20g、20b、20wは、例えば格子状に配置されている。この格子状配置において、サブ画素20r、20g、20b、20wの各々の配列については、図1に示す色配列に限られるものではない。以下、サブ画素20r、20g、20b、20wを総称してサブ画素20sと記述する場合がある。

[0024] 周辺回路部は、例えば、画素アレイ部30と同じ表示パネル70上に搭載された書込み走査部40、駆動走査部50、及び、信号出力部60等から成り、画素アレイ部30の各サブ画素20sを駆動する。尚、書込み走査部40、駆動走査部50、及び、信号出力部60のいくつか、あるいは全部を表示パネル70の外部に設ける構成を採ることも可能である。

[0025] 表示パネル70の基板としては、ガラス基板等の絶縁性透明基板を用いることもできるし、シリコン基板等の半導体基板を用いることもできる。表示パネル70の基板として、シリコン基板等の半導体基板を用いた有機EL表示装置は、所謂、マイクロディスプレイ（小型ディスプレイ）と呼称され、デジタルスチルカメラの電子ビューファインダや、ヘッドマウントディスプレイの表示部等として用いて好適なものである。

[0026] 画素アレイ部30には、m行n列のサブ画素20sの配列に対して、行方向（画素行の画素の配列方向／水平方向）に沿って走査線31（31₁～31_m）及び駆動線32（32₁～32_n）が画素行毎に配線されている。更に、m行n列のサブ画素20sの配列に対して、列方向（画素列の画素の配列方向／垂直方向）に沿って信号線33（33₁～33_n）が画素列毎に配線されている。

[0027] 走査線31₁～31_mは、書込み走査部40の対応する行の出力端にそれぞれ接続されている。駆動線32₁～32_nは、駆動走査部50の対応する行の出力端にそれぞれ接続されている。信号線33₁～33_nは、信号出力部60の対応

する列の出力端にそれぞれ接続されている。

[0028] 書込み走査部40は、シフトレジスタ回路やアドレスデコーダ等によって構成されている。この書込み走査部40は、画素アレイ部30の各サブ画素20sへの映像信号の信号電圧の書込みに際して、走査線31（31₁～31_m）に対して書込み走査信号WS（WS₁～WS_m）を順次供給することによって画素アレイ部30の各サブ画素20sを行単位で順番に走査する、所謂、線順次走査を行う。

[0029] 駆動走査部50は、書込み走査部40と同様に、シフトレジスタ回路やアドレスデコーダ等によって構成されている。この駆動走査部50は、書込み走査部40による線順次走査に同期して、駆動線32（32₁～32_m）に対して発光制御信号DS（DS₁～DS_m）を供給することによってサブ画素20sの発光／非発光（消光）の制御を行う。

[0030] 信号出力部60は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある） V_{sig} と基準電圧 V_{ofs} とを選択的に出力する。ここで、基準電圧 V_{ofs} は、映像信号の信号電圧 V_{sig} の基準となる電圧（例えば、映像信号の黒レベルに相当する電圧）に相当する電圧、あるいは、その近傍の電圧である。基準電圧 V_{ofs} は、補正動作を行う際に、初期化電圧として用いられる。

[0031] 信号出力部60から択一的に出力される信号電圧 V_{sig} ／基準電圧 V_{ofs} は、信号線34（34₁～34_n）を介して画素アレイ部30の各サブ画素20sに対して、書込み走査部40による線順次走査によって選択された画素行の単位で書き込まれる。すなわち、信号出力部60は、信号電圧 V_{sig} を画素行（ライン）単位で書き込む線順次書込みの駆動形態を採っている。

[0032] [画素回路]

図2は、本開示の技術が適用される有機EL表示装置10における画素（画素回路）の回路構成の一例を示す回路図である。サブ画素20sの発光部は、有機EL素子21から成る。有機EL素子21は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子の一例である。

[0033] 図2に示すように、サブ画素20sは、有機EL素子21と、有機EL素子21に電流を流すことによって当該有機EL素子21を駆動する駆動回路（画素駆動回路）とによって構成されている。有機EL素子21は、全てのサブ画素20sに対して共通に配線された共通電源線34にカソード電極が接続されている。図中、 C_{el} は、有機EL素子21の等価容量である。

[0034] 有機EL素子21を駆動する駆動回路は、駆動トランジスタ22、サンプリングトランジスタ23、発光制御トランジスタ24、保持容量25、及び、補助容量26を有する構成となっている。ここでは、有機EL素子21及びその駆動回路を、ガラス基板のような絶縁体上ではなく、シリコン基板のような半導体基板上に形成することを想定し、駆動トランジスタ22として、Pチャネル型のトランジスタを用いる構成を採っている。

[0035] また、本例では、サンプリングトランジスタ23及び発光制御トランジスタ24についても、駆動トランジスタ22と同様に、Pチャネル型のトランジスタを用いる構成を採っている。従って、駆動トランジスタ22、サンプリングトランジスタ23、及び、発光制御トランジスタ24は、ソース／ゲート／ドレインの3端子ではなく、ソース／ゲート／ドレイン／バックゲートの4端子となっている。バックゲートには電源電圧 V_{dd} が印加される。

[0036] 但し、サンプリングトランジスタ23及び発光制御トランジスタ24については、スイッチ素子として機能するスイッチングトランジスタであることから、Pチャネル型のトランジスタに限られるものではない。従って、サンプリングトランジスタ23及び発光制御トランジスタ24は、Nチャネル型のトランジスタでも、Pチャネル型とNチャネル型が混在した構成のものでよい。

[0037] 上記の構成のサブ画素20sにおいて、サンプリングトランジスタ23は、信号出力部60から信号線33を通して供給される映像信号の信号電圧 V_{sig} をサンプリングすることによって保持容量25に書き込む。発光制御トランジスタ24は、電源電圧 V_{dd} のノードと駆動トランジスタ22のソース電極との間に接続され、発光制御信号DSによる駆動の下に、有機EL素子21の

発光／非発光を制御する。

[0038] 保持容量 25 は、駆動トランジスタ 22 のゲート電極とソース電極との間に接続されている。この保持容量 25 は、サンプリングトランジスタ 23 によるサンプリングによって書き込まれた映像信号の信号電圧 V_{sig} を保持する。駆動トランジスタ 22 は、保持容量 25 の保持電圧に応じた駆動電流を有機 EL 素子 21 に流すことによって有機 EL 素子 21 を駆動する。

[0039] 補助容量 26 は、駆動トランジスタ 22 のソース電極と、固定電位のノード、例えば、電源電圧 V_{dd} のノードとの間に接続されている。この補助容量 26 は、映像信号の信号電圧 V_{sig} を書き込んだときに駆動トランジスタ 22 のソース電位が変動するのを抑制するとともに、駆動トランジスタ 22 のゲートーソース間電圧 V_{gs} を、駆動トランジスタ 22 の閾値電圧 V_{th} にする作用を為す。

[0040] [塗り分け方式について]

上記の構成の有機 EL 表示装置 10 において、有機 EL 素子 21 は、カラー化の方式の一つである塗り分け方式にて、アノード電極上に発光材料である有機 EL 材料を蒸着成膜することによって形成されることになる。塗り分け方式は、サブ画素 20s (20r, 20g, 20b, 20w) の各色を塗り分け、各色の有機 EL 素子 21 をそれぞれ発光させることになるため、カラーフィルタを併用する方式に比べて、発光効率及び光の取り出し効率の観点からメリットが大きい方式である。

[0041] 但し、塗り分け方式の場合、サブ画素 20s の各色毎に他の色の電極開口部をマスキングして有機 EL 材料を蒸着する必要があることから、マスクの位置合わせ精度が画素ピッチを制限してしまうことになるため、このマスク精度の観点から高精細化が難しく、画素ピッチが小さくなる程、この傾向は顕著である。

[0042] <本開示の実施形態>

そこで、本開示の実施形態では、塗り分け方式にて高精細化を可能にするために、画素形成面に複数の凹部を設け、これら複数の凹部の各々に画素 2

0を配置した、所謂、画素20の立体的な配置構造を採っている。このとき、画素20の発光部である有機EL素子21については、複数の凹部の各々の側壁及び底面（底部）を利用して、サブ画素20s（20r, 20g, 20b, 20w）毎に形成するようにする。ここでは、有機EL素子21の発光色について、RGBWの4色としたが、これに限られるものではなく、例えば、RGBの3色としてもよいし、高輝度化を目的として、全色を白色とすることも可能である。

[0043] 以下に、塗り分け方式にて高精細化を可能にするための本実施形態の具体的な実施例について説明する。

[0044] [実施例1]

実施例1は、画素20がRGBWの4色のサブ画素20r, 20g, 20b, 20wから成る例である。実施例1に係る画素構造の平面図を図3Aに示し、図3AのA-A線に沿った断面図を図3Bに示す。ここでは、有機EL素子21及びその駆動回路を、シリコン基板のような半導体基板上に形成することを想定している。

[0045] 一般的に、半導体基板の上に、駆動回路が形成される回路層が積層され、当該回路層の上に、図3Bに示す層間絶縁膜81が形成され、当該層間絶縁膜81の上に画素20が形成されることになる。すなわち、層間絶縁膜81の上面が画素形成面となり、当該画素形成面に画素20が形成されることになる。

[0046] 実施例1に係る画素構造は、画素形成面である層間絶縁膜81の上面に、画素20の数に対応した複数の凹部82が設けられ、これら複数の凹部82の各々に、RGBWの4色のサブ画素20r, 20g, 20b, 20wから成る画素20が配された構成となっている。すなわち、実施例1に係る画素構造は、複数の凹部82の各々に、RGBWの4色のサブ画素20r, 20g, 20b, 20wから成る画素20を配した立体的な配置構造となっている。

[0047] 複数の凹部82は、例えば、平面視形状が略円形であり、周方向において

3分割された構成となっている。本実施例では、凹部82の側壁（側面）は、画素形成面に対して垂直な垂直面である。ここで、「垂直面」とは、厳密に垂直面である場合の他、実質的に垂直面である場合をも含み、設計上あるいは製造上生ずる種々のばらつきが存在は許容される。但し、必ずしも垂直面である必要はなく、凹部82の開口が広がる方向に傾斜した傾斜面であってもよい。

[0048] 実施例1に係る画素構造では、凹部82の側壁及び底面（底部）を利用することによって、1つの凹部82内に、RGBWのサブ画素20r, 20g, 20b, 20wから成る画素20の配置を可能にしている。具体的には、RGBのサブ画素20r, 20g, 20bの各有機EL素子21は、凹部82の3分割された側壁に形成され、Wのサブ画素20wの有機EL素子21は、凹部82の底面に形成されている。

[0049] 図3Bには、Gのサブ画素20g、Rのサブ画素20r、及び、Wのサブ画素20wの断面構造が示されている。凹部82の側壁には、サブ画素20g, 20rの各アノード電極83g, 83rがサイドアノード電極として埋め込まれており、凹部82の底面には、サブ画素20wのアノード電極83wがボトムアノード電極として埋め込まれている。アノード電極の材料として、例えば、アルミニウム（Al）や、ITO（Indium Tin Oxide：酸化インジウム錫）と銀（Ag）との積層等による金属材料を用いることができる。

[0050] そして、実施例1に係る画素構造では、サイドアノード電極に対して斜方蒸着によって発光材料である有機EL材料を成膜する。図3Aに示す矢印は、RGBそれぞれの斜方蒸着による成膜方向を示している。本実施例の場合、例えば、G→R→Bの順に各色の有機EL材料の成膜を行うこととする。

[0051] 先ず、斜方蒸着によってGのアノード電極83gに対してGの有機EL層84gの成膜を行う。これにより、Gのサブ画素20gが形成される。このとき、斜方蒸着において、発光材料である有機EL材料の入射角を最適な角度に設定することによって、凹部82の底面のWのアノード電極83wに対

しても、Gの有機EL層84gを成膜することができる。有機EL材料の入射角の詳細については後述する。

[0052] 次に、斜方蒸着によってRのアノード電極83rに対してRの有機EL層84rの成膜を行う。これにより、Rのサブ画素20rが形成される。このとき、斜方蒸着であることにより、凹部82の底面に成膜されているGの有機EL層84gの上に、Rの有機EL層84rが成膜される。

[0053] 最後に、斜方蒸着によってBのアノード電極83bに対してBの有機EL層84bの成膜を行う。これにより、Bのサブ画素20bが形成される。このとき、斜方蒸着であることにより、凹部82の底面に成膜されているRの有機EL層84rの上に、Bの有機EL層84bが成膜される。

[0054] また、上述したGRBの3回の斜方蒸着によって、凹部82の底面のWのアノード電極83wの上には、Gの有機EL層84g、Rの有機EL層84r、及び、Bの有機EL層84bが積層されることになる。その結果、凹部82の底面には、Gの有機EL層84g、Rの有機EL層84r、及び、Bの有機EL層84bの積層から成るWのサブ画素20wが形成される。

[0055] そして、Gの有機EL層84g、Rの有機EL層84r、及び、Bの有機EL層84bの上には、透明電極から成るカソード電極85が、全ての画素20に対して共通の電極として形成される。カソード電極85の材料として、例えば、ITOやIZO（Indium Zinc Oxide：酸化インジウム亜鉛）、ZnO（酸化亜鉛）等の材料を用いることができる。カソード電極85の上には、保護膜86が形成される。

[0056] 上述したように、実施例1に係る画素構造は、画素形成面に形成された複数の凹部82の各々に、RGBWのサブ画素20r、20g、20b、20wから成る画素20を立体的に配置した画素構造となっている。この画素構造において、Wのサブ画素20wが形成された凹部82の底面のサイズが、RGBWのサブ画素20r、20g、20b、20wを平面的に配置した場合の1つのサブ画素のサイズに相当する。

[0057] すなわち、実施例1に係る画素構造によれば、凹部82の側壁及び底面（

底部) を利用した画素 20 の立体的な配置により、サブ画素のサイズに RGBW のサブ画素 20 r, 20 g, 20 b, 20 w から成る画素 20 を配置できるため、塗り分け方式であっても高精細化を図ることができる。

[0058] また、RGBW のサブ画素 20 r, 20 g, 20 b, 20 w の各色のアノード電極 83 r, 83 g, 83 b, 83 w 上で発した光が、直接、凹部 82 外に出射されることに加えて、他の色のアノード電極の電極面で反射して凹部 82 外に出射されることになるため、光の取り出し効率を高めることができるとともに、視野角依存が生じることもない。図 4 A に、G のサブ画素 20 g の光の出射の様子を示し、図 4 B に、W のサブ画素 20 w の光の出射の様子を示している。

[0059] また、実施例 1 に係る画素構造では、斜方蒸着によって、例えば $G \rightarrow R \rightarrow B$ の順に各色の有機 EL 層 84 g, 84 r, 84 b の成膜を行うようにしている。これにより、RGB のサブ画素 20 r, 20 g, 20 b を順に形成する際に、凹部 82 の底面にも、各色の有機 EL 層 84 g, 84 r, 84 b が順に成膜される。従って、RGB のサブ画素 20 r, 20 g, 20 b を順に形成すると同時に、G の有機 EL 層 84 g、R の有機 EL 層 84 r、及び、B の有機 EL 層 84 b の積層によって W のサブ画素 20 w を形成することができるメリットもある。

[0060] 斜方蒸着の際の入射角については、図 5 に示すように、ボトムアノード電極 (W のアノード電極 83 w) の幅方向のサイズ x 、及び、サイドアノード電極 (例えば、G のアノード電極 83 g) の深さ方向のサイズ y を基に入射限界角、即ち、最大入射角 $\theta_{\max}$ 及び最小入射角 $\theta_{\min}$ を設定するようする。このように入射限界角 ($\theta_{\max}$, $\theta_{\min}$) を設定することにより、上述したように、RGB のサブ画素 20 r, 20 g, 20 b を順に形成する際に、同時に、G の有機 EL 層 84 g、R の有機 EL 層 84 r、及び、B の有機 EL 層 84 b の積層から成る W のサブ画素 20 w を形成することができる。

[0061] [実施例 2]

実施例 2 は、実施例 1 の変形例であり、凹部 82 の形状の他の例である。

実施例 2 に係る画素構造の平面図を図 6 に示す。

[0062] 実施例 1 に係る画素構造では、凹部 8 2 について、平面視形状を略円形とし、周方向において 3 分割した構成となっている。これに対して、実施例 2 に係る画素構造では、凹部 8 2 は、略三角形の平面視形状を有する構成となっている。そして、三角形の各辺に相当する各側壁に、RGB のサブ画素 2 0 r, 2 0 g, 2 0 b が形成され、底面に W のサブ画素 2 0 w が形成される。RGBW のサブ画素 2 0 r, 2 0 g, 2 0 b, 2 0 w の形成については、実施例 1 の場合と同様に、斜方蒸着によって行うことができる。図 6 には、RGB それぞれの斜方蒸着による成膜方向を矢印で示している。

[0063] [実施例 3]

実施例 3 は、実施例 1 に係る画素構造、即ち、画素 2 0 が RGBW の 4 色のサブ画素 2 0 r, 2 0 g, 2 0 b, 2 0 w から成る画素構造の製造方法の例である。実施例 3 に係る画素構造の製造方法の工程図を図 7、図 8、図 9、図 1 0、及び、図 1 1 に示す。RGBW のサブ画素 2 0 r, 2 0 g, 2 0 b, 2 0 w の有機 EL 材料の成膜には、斜方蒸着が用いられる。

[0064] 下地の層間絶縁膜 8 1 に、アルミニウム (Al) や銅 (Cu) から成る配線ラインと、ボトムアノード電極であるアノード電極 8 3 w 及びサイドアノード電極であるアノード電極 8 3 r, 8 3 g, 8 3 b とを電氣的に接続するためのコンタクトプラグ 8 7 及びコンタクトプラグ 8 8 を形成する (工程 1)。層間絶縁膜 8 1 の材料としては、SiO, SiON, SiN, SiOC 等を例示することができる。コンタクトプラグ 8 7 及びコンタクトプラグ 8 8 の材料としては、タングステン (W) 等を例示することができる。

[0065] 通常、1 画素は RGB の 3 サブ画素 2 0 r, 2 0 g, 2 0 b で構成されるが、本実施例では、RGBW の 4 サブ画素 2 0 r, 2 0 g, 2 0 b, 2 0 w で構成されることとする。1 画素当たりのサイズは、一例として、1 ~ 3 0 μ m 程度とする。

[0066] 次に、埋め込みボトムアノード電極、即ち、W のアノード電極 8 3 w を形成するための凹み (溝) 8 9 を形成するために、下地の層間絶縁膜 8 1 上に

、 i 線又はKrF用のフォトリソスト90をパターニングし、露光、現像してWのアノード電極83wの位置だけ開口する（工程2）。

[0067] 次に、工程2でパターニングしたフォトリソスト90をもとに、F系エッチングガスを用いて層間絶縁膜81を、例えば5nm以上加工して凹み89を形成する（工程3）。ここで、あらかじめ層間絶縁膜81中に、図中破線で示すエッチストップ層91を形成することで、Wのアノード電極83wの膜厚をより均一に形成することができる。その後、O₂アッシング、洗浄を行う。

[0068] 次に、層間絶縁膜81上の凹み89内にWのアノード電極83wを形成するための電極形成層92を、層間絶縁膜81の全面に亘って形成する（工程4）。Wのアノード電極83wとなる電極形成層92は、例えば、チタン（Ti）及びアルミニウム（Al）の積層から成る。電極形成層92の形成に際しては、例えば、Tiを1～500nm程度、Alを10～1μm程度の膜厚で成膜し、積層する。

[0069] 次に、CMP（Chemical Mechanical Polishing：化学的機械研磨）又はエッチバックによって凹み89外の層間絶縁膜81上の電極形成層92を削り、Wのアノード電極83wを形成する（工程5）。このとき、サイドアノード電極用のコンタクトプラグ88が、層間絶縁膜81の表面に完全に露出するまでオーバーエッチをかけるようにする。

[0070] 次に、CMP又はエッチバックで露出したWのアノード電極83w及びサイドアノード電極用のコンタクトプラグ88の上に、サイドアノード電極、即ち、RGBのアノード電極83r、83g、83bを形成するための電極形成層93を形成する（工程6）。このとき、ボトムアノード電極の最大サイズとの膜厚比が、例えば0.5～2の範囲となるように電極形成層93を成膜する。RGBのアノード電極83r、83g、83bとなる電極形成層93の材料としては、例えばAlを例示することができる。

[0071] 次に、電極形成層93上に、 i 線又はKrF用のフォトリソスト94を形成し、露光、現像してボトムアノード電極の開口95の形成、及び、サイド

アノード電極分離のための加工のマスクを形成する（工程 7）。

[0072] 次に、C I 系ガスで電極形成層 9 3 をエッチングすることで、ボトムアノード電極である W のアノード電極 8 3 w の面出し、及び、サイドアノード電極である R G B のアノード電極 8 3 r, 8 3 g, 8 3 b の形成を行う（工程 8）。

[0073] 次に、O₂ アッシングでフォトリジスト 9 4 を除去し、その後、洗浄して残渣を取り除く（工程 9）。

[0074] 次に、形成したボトムアノード電極及びサイドアノード電極を層間絶縁膜 8 1 によって埋め戻す（工程 1 0）。その際、サイドアノード電極の高さよりも、層間絶縁膜 8 1 の膜厚が厚くする。但し、層間絶縁膜 8 1 の膜厚は、厚過ぎないことが重要である。その理由は、サイドアノード電極上の層間絶縁膜 8 1 が厚過ぎると、後述する斜方蒸着が困難になるためである。

[0075] 次に、ボトムアノード電極及びサイドアノード電極の開口のためにフォトリジスト 9 6 を塗布し、露光、現像により、フォトリジスト 9 6 をパターンニングし、ボトムアノード電極及びサイドアノード電極の開口 9 7 を形成する（工程 1 1）。

[0076] 次に、ボトムアノード電極が露出するまで、フォトリジスト 9 6 の開口 9 7 を通してエッチバックを行う（工程 1 2）。このとき、層間絶縁膜 8 1 に起因のシグナルにより加工エンドポイントを検出する。

[0077] 次に、O₂ アッシングでフォトリジスト 9 6 を除去し、その後、洗浄して残渣を取り除く（工程 1 3）。

[0078] 次に、凹部 8 2 の側面の 3 面のアノード電極のうち、G のアノード電極 8 3 g に向け、G の有機 E L 材料を斜方蒸着することによって G の有機 E L 層 8 4 g を成膜する（工程 1 4）。このとき同時に、凹部 8 2 の底面の W のアノード電極 8 3 w 上にも G の有機 E L 材料が成膜される。

[0079] この斜方蒸着の際に、基板と有機 E L 材料の蒸発源との相対的な位置調整により、凹部 8 2 の底面に対する有機 E L 材料（発光材料）の入射角 θ をコントロールすることが必要となる。換言すれば、有機 E L 材料の入射角 θ を

最適な角度に設定することにより、Gの有機EL材料を斜方蒸着する際に、凹部82の底面のWのアノード電極83w上にもGの有機EL材料を成膜することができる。ここで言う入射角 θ は、図5で説明した入射限界角、即ち、最大入射角 $\theta_{\max}$ 及び最小入射角 $\theta_{\min}$ である。

[0080] 次に、Rのアノード電極83rに向けRの有機EL材料を斜方蒸着することによりRの有機EL層84rを成膜する（工程15）。このときも同時に、凹部82の底面のWのアノード電極83w上にもRの有機EL材料が成膜される。

[0081] 次に、Bのアノード電極83bに向けBの有機EL材料を斜方蒸着することによりBの有機EL層84bを成膜する（工程16）。このときも同時に、凹部82の底部のWのアノード電極83w上にもこの有機EL材料が成膜される。その結果、Wのアノード電極83w上には、GRBの積層で成膜される。

[0082] 次に、スパッタ法により、透明電極から成るカソード電極85を、例えば5nm～5 μ mの膜厚で成膜する（工程17）。尚、透明電極から成るカソード電極85を、厚く成膜することによって保護膜を兼ねることもできる。カソード電極85の材料としては、ITO（酸化インジウム錫）やIZO（酸化インジウム亜鉛）等を例示することができる。また、特定の合金（例えば、Mg、Ag等）を薄膜で形成してカソード電極85とすることもできる。

[0083] 次に、有機EL層84g、84r、84b、84w及びカソード電極85を保護するために、保護層86を形成する（工程18）。保護層86については、保護性能が高いSiN、SiON、有機樹脂等の膜を単層又は積層構造で形成することが好ましい。保護層86のトータル膜厚は、例えば0.3 μ m～10 μ m程度とする。Alを用いて保護膜とすることも可能であるが、その場合は、ボトムアノード電極をITO等の透明な膜を用いて形成することになる。

[0084] 上述したように、実施例3に係る画素構造の製造方法によれば、斜方蒸着

によって、例えば $G \rightarrow R \rightarrow B$ の順に各色の有機EL材料を、凹部82の側壁に成膜することができる。そして、これら各色の有機EL材料の成膜を行う際に、凹部82の底面にも、各色の有機EL材料が順に成膜され、積層されるため、RGBのサブ画素20r, 20g, 20bを順に形成すると同時に、Wのサブ画素20wを形成することができる。

[0085] 尚、上記の例では、凹部82の側壁に対して、 $G \rightarrow R \rightarrow B$ の順に各色の有機EL材料の成膜を行うとしたが、この成膜の順番に限られるものではなく、任意の順番で、有機EL層84g, 84r, 84bの成膜を行うことができる。

[0086] [実施例4]

実施例4は、画素20がRGBの3色のサブ画素20r, 20g, 20bから成る例である。実施例4に係る画素構造の平面図を図12Aに示し、図12AのB-B線に沿った切断部端面図を図12Bに示す。ここでも、有機EL素子21及びその駆動回路を、シリコン基板のような半導体基板上に形成することを想定している。

[0087] 実施例4に係る画素構造は、画素形成面である層間絶縁膜81の上面に、画素20の数に対応した複数の凹部82が設けられ、これら複数の凹部82の各々に、RGBの3色のサブ画素20r, 20g, 20bから成る画素20が配された構成となっている。すなわち、実施例4に係る画素構造は、複数の凹部82の各々に、RGBの3色のサブ画素20r, 20g, 20bから成る画素20を配した立体的な配置構造となっている。

[0088] 複数の凹部82は、例えば、平面視形状が略円形であり、周方向において2分割された構成となっている。本実施例では、凹部82の側壁について、画素形成面に対して垂直な垂直面として図示しているが、必ずしも垂直面である必要はなく、凹部82の開口が広がる方向に傾斜した傾斜面であってもよい。

[0089] 実施例4に係る画素構造では、凹部82の側壁及び底面（底部）を利用することによって、1つの凹部82内に、RGBのサブ画素20r, 20g,

20bから成る画素20の配置を可能にしている。具体的には、RGのサブ画素20r, 20gの各有機EL素子21は、凹部82の2分割された側壁に形成され、Bのサブ画素20bの有機EL素子21は、凹部82の底面に形成されている。

[0090] 図12Bには、Gのサブ画素20g、Rのサブ画素20r、及び、Bのサブ画素20bの断面構造が示されている。凹部82の側壁には、サブ画素20g, 20rの各アノード電極83g, 83rがサイドアノード電極として埋め込まれており、凹部82の底面には、サブ画素20bのアノード電極83bがボトムアノード電極として埋め込まれている。サイドアノード電極であるアノード電極83g, 83rは、平面視形状が略半円形状である。アノード電極の材料については、実施例1の場合と同様である。

[0091] そして、実施例4に係る画素構造でも、実施例1に係る画素構造の場合と同様に、サイドアノード電極に対して斜方蒸着によって発光層である有機EL層を成膜する。図12Aに示す矢印は、RGBそれぞれの成膜方向を示している。尚、Bの成膜方向は、凹部82の底面に対して垂直な方向となる。本実施例の場合、例えば、G→R→Bの順に各色の有機EL層の成膜を行うこととする。

[0092] 先ず、斜方蒸着によってGのアノード電極83gに対してGの有機EL層84gの成膜を行う。この場合、凹部82の側壁にGの有機EL材料が成膜されるように蒸着を行う。次いで、斜方蒸着によってRのアノード電極83rに対してRの有機EL層84rの成膜を行う。この場合にも、凹部82の側壁にRの有機EL材料が成膜されるように蒸着を行う。そして、最後に、凹部82の底面に設けられたBのアノード電極83bに対してBの有機EL層84gの成膜を行う。

[0093] 上述したように、実施例4に係る画素構造は、画素形成面に形成された複数の凹部82の各々に、RGBのサブ画素20r, 20g, 20bから成る画素20を立体的に配置した画素構造となっている。この画素構造において、Bのサブ画素20bが形成された凹部82の底面のサイズが、RGBのサ

ブ画素20r, 20g, 20bを平面的に配置した場合の1つのサブ画素のサイズに相当する。

[0094] すなわち、実施例4に係る画素構造によれば、凹部82の側壁及び底面を利用した画素20の立体的な配置により、サブ画素のサイズにRGBのサブ画素20r, 20g, 20bから成る画素20を配置できるため、塗り分け方式であっても高精細化を図ることができる。また、RGBのサブ画素20r, 20g, 20bの各色のアノード電極83r, 83g, 83b上で発した光が、直接、凹部82外に出射されることに加えて、他の色のアノード電極の電極面で反射して凹部82外に出射されることになるため、光の取り出し効率を高めることができるとともに、視野角依存が生じることもない。

[0095] 図13に、凹部82の底面に設けられたBのサブ画素20bの光の出射の様子を示している。図13には、Bのサブ画素20bのアノード電極83b上で発した光が、Rのサブ画素20rのアノード電極83rの電極面、及び、Gのサブ画素20gのアノード電極83gの電極面で反射されて凹部82外に出射される様子が示されている。

[0096] [実施例5]

実施例5は、実施例4の変形例であり、サイドアノード電極としてのアノード電極83g, 83rの形状の他の例である。実施例5に係る画素構造の平面図を図14A、図14B、及び、図14Cに示す。図14A、図14B、及び、図14Cにおいて、有機EL材料の成膜方向を矢印で示している。

[0097] 実施例4に係る画像構造では、GRのアノード電極83g, 83rの平面視形状を略半円形状とし、アノード電極83g, 83rを対向させて配置した構成となっている。これに対して、実施例5に係る画像構造では、GRのアノード電極83g, 83rについて、図14A、図14B、及び、図14Cに示す平面視形状としている。

[0098] 具体的には、図14Aに示す例では、GRのアノード電極83g, 83rの平面視形状を略コの字形状とし、略コの字形状のアノード電極83g, 83rを対向させて矩形形状に配置し、アノード電極83g, 83rの内面に

、GRの有機EL層84g、84rを成膜した構成となっている。この場合、凹部82の底面に成膜されるBの有機EL層84bについては、その平面視形状を矩形としている。

[0099] 図14Bに示す例では、GRのアノード電極83g、83rの平面視形状を略L字形状とし、略L字形状のアノード電極83g、83rを反転対向させて矩形形状に配置し、アノード電極83g、83rの略L字形状の内面に、GRの有機EL層84g、84rを成膜した構成となっている。この場合、凹部82の底面に成膜されるBの有機EL層84bについては、その平面視形状を矩形としている。

[0100] 図14Bに示す例では、GRのアノード電極83g、83rの内面の平面視形状を略半円形状とし、内面が略半円形状のアノード電極83g、83rを対向させて配置し、アノード電極83g、83rの略半円形状の内面に、GRの有機EL層84g、84rを成膜した構成となっている。この場合、凹部82の底面に成膜されるBの有機EL層84bについては、その平面視形状を円形としている。

[0101] [実施例6]

実施例6は、実施例4に係る画素構造、即ち、画素20がRGBの3色のサブ画素20r、20g、20bから成る画素構造の製造方法の例である。実施例6に係る画素構造の製造方法の工程図を図15及び図16に示す。RGのサブ画素20r、20gの有機EL材料の成膜には、斜方蒸着が用いられる。

[0102] 工程1～工程13の処理については、実施例3の場合の工程1～工程13と同じ処理となる。但し、画素20がRGBの3色のサブ画素20r、20g、20bから成る画素構造であることから、凹部82の底面のアノード電極については、実施例3の場合のWのアノード電極83wを、Bのアノード電極83bに置き換えることになる。

[0103] ボトムアノード電極であるBのアノード電極83bが露出するまでエッチバックを行った後、凹部82の側面の2面のアノード電極のうち、Gのアノ

ード電極 83g に向け G の有機 EL 材料を斜方蒸着することにより G の有機 EL 層 84g を成膜する（工程 14）。このとき、凹部 82 の底面の B のアノード電極 83b 上に、G の有機 EL 材料が成膜されないように、基板と有機 EL 材料の蒸発源との相対的な位置調整によって、有機 EL 材料の基板に対する入射角 θ をコントロールする必要がある。

[0104] 次に、R のアノード電極 83r に向け R の有機 EL 材料を斜方蒸着することにより R の有機 EL 層 84r を成膜する（工程 15）。このときも同様に、凹部 82 の底面の B のアノード電極 83b 上に、R の有機 EL 材料が成膜されないように、有機 EL 材料の基板に対する入射角 θ をコントロールする必要がある。

[0105] 次に、凹部 82 の底面の B のアノード電極 83b に対して、B の有機 EL 材料を蒸着することによって B の有機 EL 層 84b を成膜する（工程 16）。この 3 色の有機 EL 材料の蒸着によって、凹部 82 の側壁に、G の有機 EL 層 84g 及び R の有機 EL 層 84r が成膜され、凹部 82 の底面に、B の有機 EL 層 84b が成膜される。

[0106] 次に、スパッタ法により、透明電極から成るカソード電極 85 を、例えば 5nm～5 μ m の膜厚で成膜する（工程 17）。尚、透明電極から成るカソード電極 85 を、厚く成膜することによって保護膜を兼ねることもできる。カソード電極 85 の材料等については、実施例 3 の場合と同様である。

[0107] 次に、有機 EL 層 84g、84r、84b 及びカソード電極 85 を保護するために、保護層 86 を形成する（工程 18）。保護層 86 の材料等についても、実施例 3 の場合と同様である。

[0108] 尚、上記の例では、G のサブ画素 20g 及び R のサブ画素 20r を凹部 82 の側壁に形成し、B のサブ画素 20b を凹部 82 の底面に形成する場合を例に挙げて説明したが、これに限られるものではない。すなわち、G のサブ画素 20g、あるいは、R のサブ画素 20r を凹部 82 の底面に形成する画素構造としてもよい。

[0109] <変形例>

以上、本開示の技術について、好ましい実施形態に基づき説明したが、本開示の技術は当該実施形態に限定されるものではない。上記の実施形態において説明した表示装置の構成、構造は例示であり、適宜、変更することができる。

[0110] <本開示の電子機器>

以上説明した本開示の表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示する、あらゆる分野の電子機器の表示部（表示装置）として用いることができる。電子機器としては、テレビジョンセット、ノート型パーソナルコンピュータ、デジタルスチルカメラ、携帯電話機等の携帯端末装置、ヘッドマウントディスプレイ等を例示することができる。但し、これらに限られるものではない。

[0111] このように、あらゆる分野の電子機器において、その表示部として本開示の表示装置を用いることにより、以下のような効果を得ることができる。すなわち、本開示の表示装置によれば、塗り分け方式にて高精細化を可能にするとともに、光の取り出し効率を高めることができるとともに、視野角依存が生じることもない。従って、本開示の表示装置を用いることにより、電子機器の表示部の高精細化、高画質化に寄与できる。

[0112] 本開示の表示装置は、封止された構成のモジュール形状のものをも含む。一例として、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やフレキシブルプリントサーキット（FPC）などが設けられていてもよい。以下に、本開示の表示装置を用いる電子機器の具体例として、デジタルスチルカメラ及びヘッドマウントディスプレイを例示する。但し、ここで例示する具体例は一例に過ぎず、これらに限られるものではない。

[0113] （具体例１）

図１７は、本開示の電子機器の具体例１に係るレンズ交換式一眼レフレッ

クスタイプのデジタルスチルカメラの外観図であり、図 17A にその正面図を示し、図 17B にその背面図を示す。

[0114] 本具体例 1 に係るレンズ交換式一眼レフレックスタイプのデジタルスチルカメラは、例えば、カメラ本体部（カメラボディ）211 の正面右側に交換式の撮影レンズユニット（交換レンズ）212 を有し、正面左側に撮影者が把持するためのグリップ部 213 を有している。

[0115] そして、カメラ本体部 211 の背面略中央にはモニタ 214 が設けられている。モニタ 214 の上部には、電子ビューファインダ（接眼窓）215 が設けられている。撮影者は、電子ビューファインダ 215 を覗くことによって、撮影レンズユニット 212 から導かれた被写体の光像を視認して構図決定を行うことが可能である。

[0116] 上記の構成のレンズ交換式一眼レフレックスタイプのデジタルスチルカメラにおいて、その電子ビューファインダ 215 として本開示の表示装置を用いることができる。すなわち、本具体例 1 に係るレンズ交換式一眼レフレックスタイプのデジタルスチルカメラは、その電子ビューファインダ 215 として本開示の表示装置を用いることによって作製される。

[0117] [具体例 2]

図 18 は、本開示の電子機器の具体例 2 に係るヘッドマウントディスプレイの一例を示す外観図である。

[0118] 本具体例 2 に係るヘッドマウントディスプレイ 300 は、本体部 301、アーム部 302 及び鏡筒 303 を有する透過式ヘッドマウントディスプレイ構成となっている。本体部 301 は、アーム部 302 及び眼鏡 310 と接続されている。具体的には、本体部 301 の長辺方向の端部はアーム部 302 に取り付けられている。また、本体部 301 の側面の一方側は、接続部材（図示せず）を介して眼鏡 310 に連結されている。尚、本体部 301 は、直接的に人体の頭部に装着されてもよい。

[0119] 本体部 301 は、ヘッドマウントディスプレイ 300 の動作を制御するための制御基板や表示部を内蔵している。アーム部 302 は、本体部 301 と

鏡筒 303 とを連結させることで、本体部 301 に対して鏡筒 303 を支える。具体的には、アーム部 302 は、本体部 301 の端部及び鏡筒 303 の端部と結合されることで、本体部 301 に対して鏡筒 303 を固定する。また、アーム部 302 は、本体部 301 から鏡筒 303 に提供される画像に係るデータを通信するための信号線を内蔵している。

[0120] 鏡筒 303 は、本体部 301 からアーム部 302 を経由して提供される画像光を、眼鏡 310 のレンズ 311 を透して、ヘッドマウントディスプレイ 300 を装着するユーザの目に向かって投射する。

[0121] 上記の構成のヘッドマウントディスプレイ 300 において、本体部 301 に内蔵される表示部として、本開示の表示装置を用いることができる。すなわち、本具体例 2 に係るヘッドマウントディスプレイ 300 は、その表示部として、本開示の表示装置を用いることによって作製される。

[0122] <本開示がとることができる構成>

尚、本開示は、以下のような構成をとることもできる。

[0123] ≪A. 表示装置≫

[A-1] 画素形成面に設けられた複数の凹部、及び、
複数の凹部の各々に配された画素を備えており、
画素の発光部は、複数の凹部の各々の側壁及び底面に形成されている、
表示装置。

[A-2] 画素は、互いに発光色が異なる複数の発光部を有しており、
複数の発光部の一つは、複数の凹部の各々の及び底面形成されている、
上記 [A-1] に記載の表示装置。

[A-3] 複数の発光部の発光色は、赤色、緑色、青色、及び、白色の 4 色から成り、

赤色、緑色、及び、青色の発光部は、複数の凹部の各々の側壁に形成され、

白色の発光部は、複数の凹部の各々の底面に形成されている、
上記 [A-2] に記載の表示装置。

〔A－4〕凹部の側壁に形成される発光部の発光層は、凹部の側壁に対する発光材料の斜方蒸着によって成膜される、

上記〔A－3〕に記載の表示装置。

〔A－5〕斜方蒸着において、凹部の底面に対する発光材料の入射角は、凹部の側壁及び底面に発光層を形成する角度に設定される、

上記〔A－4〕に記載の表示装置。

〔A－6〕発光材料の入射角は、凹部の側壁に形成されるサイドアノード電極のサイズ、及び、凹部の底面に形成されるボトムアノード電極のサイズを基に設定される、

上記〔A－5〕に記載の表示装置。

〔A－7〕複数の発光部の発光色は、赤色、緑色、及び、青色の2色から成り、

3色のうちの2色の発光部は、複数の凹部の各々の側壁に形成され、

残りの1色の発光部は、複数の凹部の各々の底面に形成されている、

上記〔A－2〕に記載の表示装置。

〔A－8〕凹部の側壁に形成される発光部の発光層は、凹部の側壁に対する発光材料の斜方蒸着によって成膜される、

上記〔A－7〕に記載の表示装置。

〔A－9〕斜方蒸着において、凹部の底面に対する発光材料の入射角は、凹部の底面に発光層が形成されない角度に設定される、

上記〔A－8〕に記載の表示装置。

〔A－10〕画素の発光部は、有機エレクトロルミネッセンス素子から成る、

上記〔A－1〕乃至上記〔A－9〕のいずれかに記載の表示装置。

[0124] ≪B. 表示装置の製造方法≫

〔B－1〕画素形成面に設けられた複数の凹部、及び、

複数の凹部の各々に配された画素を備える表示装置の製造に当たって、

複数の凹部の各々の側壁及び底面に画素の発光部を形成する、

表示装置の製造方法。

[B-2] 画素は、互いに発光色が異なる複数の発光部を有しており、

複数の発光部の一つを、複数の凹部の各々の底面に形成する、

上記[B-1]に記載の表示装置の製造方法。

[B-3] 複数の発光部の発光色は、赤色、緑色、青色、及び、白色の4色から成り、

赤色、緑色、及び、青色の発光部を、複数の凹部の各々の側壁に形成し、

白色の発光部を、複数の凹部の各々の底面に形成する、

上記[B-2]に記載の表示装置の製造方法。

[B-4] 凹部の側壁に形成される発光部の発光層を、凹部の側壁に対する発光材料の斜方蒸着によって成膜する、

上記[B-3]に記載の表示装置の製造方法。

[B-5] 斜方蒸着において、凹部の底面に対する発光材料の入射角を、凹部の側壁及び底面に発光層を形成する角度に設定する、

上記[B-4]に記載の表示装置の製造方法。

[B-6] 発光材料の入射角を、凹部の側壁に形成されるサイドアノード電極のサイズ、及び、凹部の底面に形成されるボトムアノード電極のサイズを基に設定する、

上記[B-5]に記載の表示装置の製造方法。

[B-7] 複数の発光部の発光色は、赤色、緑色、及び、青色の2色から成り、

3色のうちの2色の発光部を、複数の凹部の各々の側壁に形成し、

残りの1色の発光部を、複数の凹部の各々の底面に形成する、

上記[B-2]に記載の表示装置の製造方法。

[B-8] 凹部の側壁に形成される発光部の発光層を、凹部の側壁に対する発光材料の斜方蒸着によって成膜する、

上記[B-7]に記載の表示装置の製造方法。

[B-9] 斜方蒸着において、凹部の底面に対する発光材料の入射角を、凹

部の底面に発光層が形成されない角度に設定する、

上記〔B－8〕に記載の表示装置の製造方法。

〔B－10〕画素の発光部は、有機エレクトロルミネッセンス素子から成る、
上記〔B－1〕乃至上記〔B－9〕のいずれかに記載の表示装置の製造方法。

[0125] ≪C. 電子機器≫

〔C－1〕画素形成面に設けられた複数の凹部、及び、
複数の凹部の各々に配された画素を備えており、
画素の発光部は、複数の凹部の各々の側壁及び底面に形成されている、
表示装置を有する電子機器。

〔C－2〕画素は、互いに発光色が異なる複数の発光部を有しており、
複数の発光部の一つは、複数の凹部の各々の底面に形成されている、
上記〔C－1〕に記載の電子機器。

〔C－3〕複数の発光部の発光色は、赤色、緑色、青色、及び、白色の4色から成り、
赤色、緑色、及び、青色の発光部は、複数の凹部の各々の側壁に形成され、
白色の発光部は、複数の凹部の各々の底面に形成されている、
上記〔C－2〕に記載の電子機器。

〔C－4〕凹部の側壁に形成される発光部の発光層は、凹部の側壁に対する発光材料の斜方蒸着によって成膜される、
上記〔C－3〕に記載の電子機器。

〔C－5〕斜方蒸着において、凹部の底面に対する発光材料の入射角は、凹部の側壁及び底面に発光層を形成する角度に設定される、
上記〔C－4〕に記載の電子機器。

〔C－6〕発光材料の入射角は、凹部の側壁に形成されるサイドアノード電極のサイズ、及び、凹部の底面に形成されるボトムアノード電極のサイズを

基に設定される、

上記〔C－5〕に記載の電子機器。

〔C－7〕複数の発光部の発光色は、赤色、緑色、及び、青色の2色から成り、

3色のうちの2色の発光部は、複数の凹部の各々の側壁に形成され、
残りの1色の発光部は、複数の凹部の各々の底面に形成されている、
上記〔C－2〕に記載の電子機器。

〔C－8〕凹部の側壁に形成される発光部の発光層は、凹部の側壁に対する発光材料の斜方蒸着によって成膜される、

上記〔C－7〕に記載の電子機器。

〔C－9〕斜方蒸着において、凹部の底面に対する発光材料の入射角は、凹部の底面に発光層が形成されない角度に設定される、

上記〔C－8〕に記載の電子機器。

〔C－10〕画素の発光部は、有機エレクトロルミネッセンス素子から成る、

上記〔C－1〕乃至上記〔C－9〕のいずれかに記載の電子機器。

符号の説明

[0126] 10・・・有機EL表示装置、20・・・画素、20s（20r, 20g, 20b, 20w）・・・サブ画素、21・・・有機EL素子、22・・・駆動トランジスタ、23・・・書込みトランジスタ（サンプリングトランジスタ）、24・・・発光制御トランジスタ、25・・・保持容量、26・・・補助容量、30・・・画素アレイ部、31（31₁～31_m）・・・走査線、32（32₁～32_m）・・・駆動線、33（33₁～33_n）・・・信号線、81・・・層間絶縁膜、82・・・凹部、83r, 83g, 83b, 83w・・・アノード電極、84r, 84g, 84b・・・有機EL層（発光層）、85・・・カソード電極、86・・・保護膜

請求の範囲

- [請求項1] 画素形成面に設けられた複数の凹部、及び、
複数の凹部の各々に配された画素を備えており、
画素の発光部は、複数の凹部の各々の側壁及び底面に形成されている、
表示装置。
- [請求項2] 画素は、互いに発光色が異なる複数の発光部を有しており、
複数の発光部の一つは、複数の凹部の各々の底面に形成されている、
請求項1に記載の表示装置。
- [請求項3] 複数の発光部の発光色は、赤色、緑色、青色、及び、白色の4色から成り、
赤色、緑色、及び、青色の発光部は、複数の凹部の各々の側壁に形成され、
白色の発光部は、複数の凹部の各々の底面に形成されている、
請求項2に記載の表示装置。
- [請求項4] 凹部の側壁に形成される発光部の発光層は、凹部の側壁に対する発光材料の斜方蒸着によって成膜される、
請求項3に記載の表示装置。
- [請求項5] 斜方蒸着において、凹部の底面に対する発光材料の入射角は、凹部の側壁及び底面に発光層を形成する角度に設定される、
請求項4に記載の表示装置。
- [請求項6] 発光材料の入射角は、凹部の側壁に形成されるサイドアノード電極のサイズ、及び、凹部の底面に形成されるボトムアノード電極のサイズを基に設定される、
請求項5に記載の表示装置。
- [請求項7] 複数の発光部の発光色は、赤色、緑色、及び、青色の2色から成り、
、

3色のうちの2色の発光部は、複数の凹部の各々の側壁に形成され、
残りの1色の発光部は、複数の凹部の各々の底面に形成されている、
請求項2に記載の表示装置。

[請求項8] 凹部の側壁に形成される発光部の発光層は、凹部の側壁に対する発光材料の斜方蒸着によって成膜される、
請求項7に記載の表示装置。

[請求項9] 斜方蒸着において、凹部の底面に対する発光材料の入射角は、凹部の底面に発光層が形成されない角度に設定される、
請求項8に記載の表示装置。

[請求項10] 画素の発光部は、有機エレクトロルミネッセンス素子から成る、
請求項1に記載の表示装置。

[請求項11] 画素形成面に設けられた複数の凹部、及び、
複数の凹部の各々に配された画素を備える表示装置の製造に当たって、
複数の凹部の各々の側壁及び底面に画素の発光部を形成する、
表示装置の製造方法。

[請求項12] 画素は、互いに発光色が異なる複数の発光部を有しており、
複数の発光部の一つを、複数の凹部の各々の底面に形成する、
請求項11に記載の表示装置の製造方法。

[請求項13] 複数の発光部の発光色は、赤色、緑色、青色、及び、白色の4色から成り、
赤色、緑色、及び、青色の発光部を、複数の凹部の各々の側壁に形成し、
白色の発光部を、複数の凹部の各々の底面に形成する、
請求項12に記載の表示装置の製造方法。

[請求項14] 凹部の側壁に形成される発光部の発光層を、凹部の側壁に対する発

光材料の斜方蒸着によって成膜する、

請求項 1 3 に記載の表示装置の製造方法。

[請求項15] 凹部の側壁に発光層を成膜する際に、凹部の底面にも発光層を成膜する発光材料の入射角にて斜方蒸着を行う、


請求項 1 4 に記載の表示装置の製造方法。

[請求項16] 画素形成面に設けられた複数の凹部、及び、
複数の凹部の各々に配された画素を備えており、
画素の発光部は、複数の凹部の各々の側壁及び底面に形成されている、

表示装置を有する電子機器。

[図1]

図 1



[図3]

図 3 A





図 3 B



[図4]

図 4 A






図 4 B




[図5]

図 5



[図6]


図 6




[図7]

図 7


(工程 1)




(工程 2)




(工程 3)



(工程 4)




(工程 5)




[図8]

図 8


(工程 6)




(工程 7)



(工程 8)




(工程 9)




[図9]

図 9


(工程10)



(工程11)




(工程12)




[図10]

図 10


(工程13)



(工程14)




(工程15)




[図11]

図 1 1


(工程16)



(工程17)



(工程18)



[図12]

図 1 2 A






図 1 2 B



[図13]

図 1 3



[図14]

図 1 4 A




図 1 4 B





図 1 4 C




[図15]

図 1 5


(工程 1)
 } 実施例 3 の (工程 1) ~ (工程 13) と同じ処理
 (工程 13)

但し、83w → 83b

(工程 14)




(工程 15)




[図16]

図 1 6


(工程16)



(工程17)



(工程18)



[図17]

図 1 7 A






図 1 7 B



[図18]

図 1 8



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2019/017175

A. CLASSIFICATION OF SUBJECT MATTER

Int.Cl. H05B33/12 (2006.01) i, G09F9/00 (2006.01) i, G09F9/30 (2006.01) i,
H01L27/32 (2006.01) i, H01L51/50 (2006.01) i, H05B33/10 (2006.01) i,
H05B33/22 (2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl. H05B33/12, G09F9/00, G09F9/30, H01L27/32, H01L51/50, H05B33/10,
H05B33/22

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan	1922-1996
Published unexamined utility model applications of Japan	1971-2019
Registered utility model specifications of Japan	1996-2019
Published registered utility model applications of Japan	1994-2019

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X A	JP 2014-102976 A (JAPAN DISPLAY INC.) 05 June 2014, claims, paragraphs [0055]-[0074], fig. 2-3 (Family: none)	1-2, 7-12, 16 3-6, 13-15
A	JP 2012-114073 A (SONY CORP.) 14 June 2012, entire text, all drawings & US 2012/0112172 A1 & CN 102456714 A & KR 10-2012-0047799 A	1-16



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"I" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
04 July 2019 (04.07.2019)

Date of mailing of the international search report
16 July 2019 (16.07.2019)

Name and mailing address of the ISA/
Japan Patent Office
3-4-3, Kasumigaseki, Chiyoda-ku,
Tokyo 100-8915, Japan

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2019/017175

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	WO 2011/148478 A1 (SHOWA DENKO KABUSHIKI KAISHA) 01 December 2011, entire text, all drawings & US 2011/0227107 A1 & EP 2579681 A1 & CN 102907172 A & KR 10-2013-0017088 A	1-16
A	JP 2005-222734 A (SEIKO EPSON CORP.) 18 August 2005, entire text, all drawings (Family: none)	1-16
A	JP 2003-522371 A (SRI INTERNATIONAL) 22 July 2003, entire text, all drawings & US 6593687 B1 & US 6414104 B1 & US 2001/0053843 A1 & WO 2001/006577 A1 & WO 2001/005863 A1 & EP 1218949 B1	1-16

A. 発明の属する分野の分類（国際特許分類（IPC））

Int.Cl. H05B33/12(2006.01)i, G09F9/00(2006.01)i, G09F9/30(2006.01)i, H01L27/32(2006.01)i,
H01L51/50(2006.01)i, H05B33/10(2006.01)i, H05B33/22(2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（IPC））

Int.Cl. H05B33/12, G09F9/00, G09F9/30, H01L27/32, H01L51/50, H05B33/10, H05B33/22

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2019年
日本国実用新案登録公報	1996-2019年
日本国登録実用新案公報	1994-2019年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X A	JP 2014-102976 A（株式会社ジャパンディスプレイ） 2014.06.05, 特許請求の範囲, 段落[0055]-[0074], 図2-3 (ファミリーなし)	1-2, 7-12, 16 3-6, 13-15
A	JP 2012-114073 A（ソニー株式会社） 2012.06.14, 全文, 全図 & US 2012/0112172 A1 & CN 102456714 A & KR 10-2012-0047799 A	1-16

☑ C欄の続きにも文献が列挙されている。

☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの

「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの

「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）

「O」口頭による開示、使用、展示等に言及する文献

「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「&」同一パテントファミリー文献

国際調査を完了した日

04.07.2019

国際調査報告の発送日

16.07.2019

国際調査機関の名称及びあて先

日本国特許庁（ISA/J P）

郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

本田 博幸

20

1761

電話番号 03-3581-1101 内線 3271

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	WO 2011/148478 A1 (昭和電工株式会社) 2011.12.01, 全文, 全図 & US 2011/0227107 A1 & EP 2579681 A1 & CN 102907172 A & KR 10-2013-0017088 A	1-16
A	JP 2005-222734 A (セイコーエプソン株式会社) 2005.08.18, 全文, 全図 (ファミリーなし)	1-16
A	JP 2003-522371 A (エスアールアイ インターナショナル) 2003.07.22, 全文, 全図 & US 6593687 B1 & US 6414104 B1 & US 2001/0053843 A1 & WO 2001/006577 A1 & WO 2001/005863 A1 & EP 1218949 B1	1-16