

【公報種別】特許法第 17 条の 2 の規定による補正の掲載

【部門区分】第 6 部門第 2 区分

【発行日】平成24年5月17日(2012.5.17)

【公開番号】特開2010-164939(P2010-164939A)

【公開日】平成22年7月29日(2010.7.29)

【年通号数】公開・登録公報2010-030

【出願番号】特願2009-171782(P2009-171782)

【国際特許分類】

G 0 2 F 1/1368 (2006.01)

G 0 2 F 1/133 (2006.01)

G 0 2 F 1/1343 (2006.01)

【 F I 】

G 0 2 F 1/1368

G 0 2 F 1/133 5 5 0

G 0 2 F 1/1343

【手続補正書】

【提出日】平成24年3月22日(2012.3.22)

【手続補正 1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】

第 1 データラインに接続された第 1 スイッチング素子と、
前記第 1 データラインに隣接する第 2 データラインに接続された第 2 スイッチング素子と、
前記第 1 データラインと前記第 2 データラインとの間に配置される第 1 電源ラインに接続された第 3 スイッチング素子と、
前記第 1 電源ラインの電圧と異なる極性を有する電圧が印加される第 2 電源ラインに接続された第 4 スイッチング素子と、
を含むことを特徴とするアレイ基板。

【請求項 2】

前記第 1 データラインと前記第 2 データラインとは、互いに反対の極性を有する電圧が印加されることを特徴とする請求項 1 に記載のアレイ基板。

【請求項 3】

前記第 2 電源ラインと平行な第 1 ゲートラインと、
前記第 1 スイッチング素子と接続された第 1 画素電極と、
前記第 2 スイッチング素子と接続された第 2 画素電極と、
前記第 3 スイッチング素子と接続された第 1 共通電極と、
前記第 4 スイッチング素子と接続された第 2 共通電極と、を更に含み、
前記第 1 画素電極及び前記第 1 共通電極は第 1 画素領域に配置され、前記第 2 画素電極及び前記第 2 共通電極は前記第 1 画素領域と前記第 1 ゲートラインの延長方向に隣接する第 2 画素領域に配置されることを特徴とする請求項 1 に記載のアレイ基板。

【請求項 4】

前記第 1 データラインに接続される第 5 スイッチング素子と、
前記第 2 データラインに接続される第 6 スイッチング素子と、
前記第 2 電源ラインに接続される第 7 スイッチング素子と、

前記第 1 電源ラインに接続される第 8 スイッチング素子と、を更に含むことを特徴とする請求項 3 に記載のアレイ基板。

【請求項 5】

前記第 2 電源ラインと平行な第 2 ゲートラインと、
前記第 5 スイッチング素子と接続された第 3 画素電極と、
前記第 6 スイッチング素子と接続された第 4 画素電極と、
前記第 7 スイッチング素子と接続された第 3 共通電極と、
前記第 8 スイッチング素子と接続された第 4 共通電極と、を更に含み、
前記第 3 画素電極及び前記第 3 共通電極は、前記第 1 画素領域と前記第 1 データラインの延長方向に隣接する第 3 画素領域に配置され、前記第 4 画素電極及び前記第 4 共通電極は、前記第 2 画素領域と前記第 1 データラインの延長方向に隣接する第 4 画素領域に配置されることを特徴とする請求項 4 に記載のアレイ基板。

【請求項 6】

前記第 1、第 2、第 3、第 4 スイッチング素子は、第 1 ゲートラインと電氣的に接続される
前記第 5、第 6、第 7、第 8 スイッチング素子は、第 2 ゲートラインと電氣的に接続されることを特徴とする請求項 5 に記載のアレイ基板。

【請求項 7】

前記第 1 及び第 2 画素電極並びに前記第 1 及び第 2 共通電極は、各々複数の枝部を含み、
前記第 1 画素電極の枝部と前記第 1 共通電極の枝部は、交互に配置され、前記第 2 画素電極の枝部と前記第 2 共通電極の枝部は、交互に配置されることを特徴とする請求項 5 に記載のアレイ基板。

【請求項 8】

前記第 1 電源ラインはデータ電源ラインであり、前記第 2 電源ラインはゲート電源ラインであり、
前記第 1 電源ラインは、前記第 1 データラインと第 2 データラインとの間に位置することを特徴とする請求項 1 に記載のアレイ基板。