



(10) **DE 10 2013 211 552 B3** 2014.04.30

(12)

Patentschrift

(21) Aktenzeichen: **10 2013 211 552.0**
(22) Anmeldetag: **19.06.2013**
(43) Offenlegungstag: –
(45) Veröffentlichungstag
der Patenterteilung: **30.04.2014**

(51) Int Cl.: **H01L 21/335** (2006.01)
H01L 21/8232 (2006.01)
H01L 21/20 (2006.01)
H01L 29/778 (2006.01)
H01L 23/36 (2006.01)

Innerhalb von neun Monaten nach Veröffentlichung der Patenterteilung kann nach § 59 Patentgesetz gegen das Patent Einspruch erhoben werden. Der Einspruch ist schriftlich zu erklären und zu begründen. Innerhalb der Einspruchsfrist ist eine Einspruchsgebühr in Höhe von 200 Euro zu entrichten (§ 6 Patentkostengesetz in Verbindung mit der Anlage zu § 2 Abs. 1 Patentkostengesetz).

(73) Patentinhaber:
Robert Bosch GmbH, 70469, Stuttgart, DE


(56) Ermittelter Stand der Technik:
EP 1 394 865 B1

(72) Erfinder:
**Daves, Walter, 70178, Stuttgart, DE; Rambach,
Martin, 70569, Stuttgart, DE**

(54) Bezeichnung: **Heterostruktur-Transistor und Herstellungsverfahren**

(57) Hauptanspruch: Verfahren (200, 300, 400, 500) zur Herstellung eines Heterostruktur-Transistors (105), folgende Schritte umfassend:

- Aufbauen (205, 305, 405, 505) einer Heterostruktur (110) aus Halbleitermaterialien (120, 125) mit unterschiedlich großen Bandlücken auf einem Substrat (115);
- Aufbringen (210, 310, 410, 510) eines Hilfssubstrats (130) auf die Seite der Heterostruktur (110), die dem Substrat (115) gegenüber liegt;
- vollständiges Entfernen (215, 315, 415, 515) des Substrats (115), und
- Verbinden der Heterostruktur (110) mit einer Trägerschicht (135) zur Ableitung von Wärme.



Beschreibung

[0001] Die Erfindung betrifft einen Heterostruktur-Transistor und ein Verfahren zur Herstellung des Transistors. Insbesondere betrifft die Erfindung einen Leistungstransistor mit Heterostruktur.

Stand der Technik

[0002] Ein HEMT-Transistor (High-Electron-Mobility Transistor = Transistor mit hoher Elektronenbeweglichkeit) ist eine spezielle Bauform des Feldeffekttransistors (FET). Von anderen Feldeffekttransistoren unterscheidet sich der HEMT durch einen leitfähigen Kanal mit einer hohen Ladungsträgerbeweglichkeit. Dazu umfasst der HEMT-Transistor eine Heterostruktur aus verschiedenen Halbleitermaterialien mit unterschiedlich großen Bandlücken. Hierfür kommen insbesondere Verbindungshalbleiter infrage, die aus Elementen der Gruppen III und V des Periodensystems bestehen.

[0003] Aus Kostengründen werden III/V-Heterostruktur-Bauelemente üblicherweise auf einem Substrat aus Silizium aufgebaut. Die Heterostruktur-Schicht, beispielsweise Aluminiumgalliumnitrid (Al-GaN)/Galliumnitrid (GaN) weist jedoch ein anderes Kristallgitter als Silizium auf, so dass an der Grenzfläche zwischen den Materialien und dem Substrat Defekte entstehen. Ferner weist Silizium nur eine relativ geringe Wärmeleitfähigkeit auf, so dass eine Wärmeleistung aus dem Bereich der Heterostruktur nur schlecht abgeleitet werden kann. Darüber hinaus ist die Durchbruchfeldstärke von HEMT Leistungstransistoren durch die Anwesenheit des Siliziumsubstrats begrenzt. Dadurch kann sich ein Leckstrom vertikal durch die Heterostruktur-Schicht in das Siliziumsubstrat fortpflanzen und von dort lateral weiter ausbreiten. Dies limitiert die Spannungsfestigkeit des Transistors. Ein solcher Transistor eignet sich daher nur beschränkt als Leistungsbauelement.

[0004] Aus „Si Trench Around Drain (STAD) Technology of GaN-DHFETs on Si Substrate for Boosting Power Performance“, P. Srivastava et al., 2011, ist bekannt, dass die Durchbruchspannung eines GaN-Leistungstransistors von ca. 650 V durch eine lokale Entfernung des Siliziumsubstrats unterhalb des Drain-Kontakts auf mehr als 2 kV erhöht werden kann. Dieses Verfahren ist für Bauelemente hoher Leistungsdichte, also mit hoher Sperrspannung oder einem hohen Nennstrom, jedoch nicht geeignet, weil durch das nun fehlende Material unterhalb des aktiven Transistorbereichs keine aktive Entwärmung stattfinden kann. Somit ist während des Betriebs mit einer erheblichen Temperaturerhöhung im aktiven Transistorbereich zu rechnen, was die Leistungsfähigkeit des Transistors stark negativ beeinflusst.

[0005] Aus der Schrift EP 1 394 865 B1 ist ein Verfahren zur Herstellung einer Halbleitervorrichtung bekannt, bei dem mittels einer auf einem Hilfssubstrat aufgebracht Separatorschicht zunächst eine Halbleiterschichtenfolge erzeugt wird, bevor diese Halbleiterschichtenfolge anschließend durch die Separatorschicht von dem Hilfssubstrat getrennt wird.

[0006] Der Erfindung liegt daher die Aufgabe zugrunde, einen verbesserten Heterostruktur-Transistor und ein Herstellungsverfahren dafür anzugeben.

Offenbarung der Erfindung

[0007] Ein erfindungsgemäßes Verfahren zur Herstellung eines Heterostruktur-Transistors umfasst Schritte des Aufbaus einer Heterostruktur aus Halbleitermaterialien mit unterschiedlich großen Bandlücken auf einem Substrat, des Aufbringens eines Hilfssubstrats auf die Seite der Heterostruktur, die dem Substrat gegenüberliegt, des vollständigen Entfernens des Substrats und des Verbindens der Heterostruktur mit einer Trägerschicht zur Ableitung von Wärme.

[0008] Dadurch kann die Heterostruktur kostengünstig zunächst auf einem Substrat, beispielsweise Silizium, abgeschieden werden. Die Trägerschicht kann aus einem Material gebildet sein, dessen Eigenschaften den Betrieb des Transistors verbessern, ohne dass Rücksicht auf eine Herstellbarkeit der Heterostruktur auf der Trägerschicht genommen werden müsste. So können die Vorteile eines HEMT-Transistors mit einer verbesserten thermischen und einer elektrischen Leitfähigkeit sowie einer verbesserten mechanischen Tragfähigkeit der Trägerschicht verbunden sein, so dass eine verbesserte Stromtragfähigkeit und eine erhöhte Durchbruchspannung des entstehenden Bauelements realisiert sein kann. Darüber hinaus kann eine Chipfläche des Bauelements reduziert sein, wodurch Herstellungskosten gesenkt sein können. Das Verfahren kann es erlauben, einen leistungsfähigen Heterostruktur-Transistor, insbesondere einen HEMT-Transistor für ein Leistungsbauelement, relativ einfach und kostengünstig herzustellen.

[0009] Das beschriebene Verfahren kann in unterschiedlichen Varianten angewendet werden.

[0010] In einer ersten Variante umfasst das Verbinden der Heterostruktur mit der Trägerschicht Schritte des Aufbringens der Trägerschicht auf die Seite der Heterostruktur, die dem Hilfssubstrat gegenüberliegt, und des vollständigen Entfernens des Hilfssubstrats. Die Trägerschicht umfasst bevorzugterweise ein elektrisch isolierendes und thermisch leitfähiges Material, beispielsweise eine geeignete Keramik. Dadurch kann eine gute Ableitung von anfallender Wärme durch die Trägerschicht realisiert werden.

[0011] In einer zweiten Variante umfasst das Verbinden der Heterostruktur mit der Trägerschicht Schritte des Aufbringens einer Isolierschicht auf die Seite der Heterostruktur, die dem Hilfssubstrat gegenüberliegt, des Aufbringens der Trägerschicht auf die Isolierschicht und des vollständigen Entfernens des Hilfssubstrats.

[0012] Die Isolierschicht kann beispielsweise Aluminiumnitrid (AlN) umfassen. Dadurch kann die Trägerschicht auch elektrisch leitfähig sein. Insbesondere können Aluminium- oder Kupfer-Trägerschichten verwendet werden, die eine gute thermische Leitfähigkeit aufweisen.

[0013] In einer dritten Variante umfasst die Trägerschicht das Hilfssubstrat und in das Hilfssubstrat eingebrachte elektrische Durchkontaktierungen. Die elektrischen Durchkontaktierungen ermöglichen es, Anschlüsse des Transistors mit einer Schaltung zu verbinden. Dadurch kann auf ein Entfernen des Hilfssubstrats verzichtet werden.

[0014] In einer Ausgestaltung wird zusätzlich auf die Seite der Heterostruktur, die dem Hilfssubstrat gegenüberliegt, eine Isolierschicht aufgebracht. Die Isolierschicht kann im Folgenden mit einer weiteren, beispielsweise metallischen Trägerschicht zur Ableitung von Wärme verbunden werden. Dadurch kann die Heterostruktur sowohl von oben als auch von unten entwärmt werden.

[0015] Nach einer vierten Variante umfasst das Verbinden der Heterostruktur mit einer Trägerschicht Schritte des Einbringens von vertikalen Sollbruchstellen zwischen vorbestimmten Abschnitten der Heterostruktur und des Aufbringens des vereinzelt Abschnitts auf die Trägerschicht. Ein vereinzelter Abschnitt ist dabei von Sollbruchstellen begrenzt. Der vereinzelt Abschnitt können ein einzelnes Bauelement oder auch mehrere Bauelemente sein. Ein Modul, das einen oder mehrere der Heterostruktur-Transistoren aufnimmt, kann so auf mechanischem Weg mit dem Bauelement verbunden werden.

[0016] In einer Ausführungsform wird auf die Seite der Heterostruktur, die dem Hilfssubstrat gegenüberliegt, eine Isolierschicht aufgebracht, bevor die Sollbruchstellen eingebracht werden. Dadurch können die entstehenden Transistoren auch auf einer elektrisch leitfähigen Schicht angeordnet werden. Außerdem kann der Transistor auf diese Weise unempfindlicher gegenüber mechanischen Einflüssen sein.

[0017] Ein erfindungsgemäßer Heterostruktur-Transistor umfasst eine Heterostruktur aus verschiedenen Halbleitermaterialien mit unterschiedlich großen Bandlücken und eine Trägerschicht zur Ableitung von Wärme. Dabei wurde die Trägerschicht erst nach der Herstellung der Heterostruktur mit der Heterostruktur

verbunden. Ein solcher Transistor kann insbesondere mit dem oben beschriebenen Verfahren hergestellt werden.

[0018] Der Heterostruktur-Transistor kann sich durch eine große elektrische Leistungsfähigkeit oder kurze Schaltzeiten bei geringen Herstellungskosten auszeichnen.

Kurze Beschreibung der Figuren

[0019] Die Erfindung wird nun mit Bezug auf die beigefügten Figuren genauer beschrieben, in denen

[0020] Fig. 1 Schritte eines ersten Verfahrens zum Herstellen eines Heterostruktur-Transistors, und

[0021] Fig. 2 bis Fig. 4 weitere Verfahren zum Herstellen eines Heterostruktur-Transistors darstellt.

Genauere Beschreibung von Ausführungsbeispielen

[0022] Fig. 1 zeigt eine Halbleiterstruktur **100**, die in Schritten eines Verfahrens **200** zu einem oder mehreren Heterostruktur-Transistoren (HEMT) verarbeitet wird. Der entstehende Heterostruktur-Transistor **105** kann insbesondere ein Leistungstransistor, beispielsweise zum Einsatz in einer Steuereinrichtung für einen Elektromotor in einem Hybrid- oder Elektrofahrzeug oder in einem Invertersystem für eine Photovoltaikanlage, sein.

[0023] In einem ersten Schritt **205** wird eine Heterostruktur **110** auf einem Substrat **115** bereitgestellt. Zur vereinfachten Darstellung sind Zwischenschichten, die zwischen dem Substrat **115** und der Heterostruktur **110** erforderlich sind, nicht dargestellt. Die Heterostruktur **110** umfasst ein erstes Halbleitermaterial **120** und ein zweites Halbleitermaterial **125**, die vorzugsweise in Schichten übereinander angeordnet sind. Dabei haben die Halbleitermaterialien **120** und **125** unterschiedlich große Bandlücken. Beispielsweise kann eines der Halbleitermaterialien **120**, **125** aus der Gruppe III und der andere aus der Gruppe V des Periodensystems stammen. Insbesondere kann das Materialsystem GaN/AlGaN verwendet werden. Das Substrat **115** ist bevorzugterweise aus Silizium gebildet, kann jedoch in anderen Ausführungsformen beispielsweise Siliziumcarbid (SiC) oder Saphir umfassen. Das Substrat **115** wird bevorzugterweise maßgeblich anhand seiner Eigenschaften beim Aufbringen der Halbleitermaterialien **120** und **125** ausgewählt, elektrische oder thermische Eigenschaften des Substrats im späteren Betrieb des Transistors können vernachlässigt werden.

[0024] In einem folgenden Schritt **210** wird ein Hilfssubstrat **130**, das vorzugsweise ebenfalls Silizium umfasst, auf der Seite der Heterostruktur **110** angebracht, die dem Substrat **115** gegenüberliegt.

[0025] In einem weiteren Schritt **215** wird das Substrat **115** vollständig entfernt. Dies kann beispielsweise nasschemisch, etwa durch KOH-Ätzen, oder durch ein geeignetes Trockenätzverfahren erfolgen.

[0026] In einem Schritt **220** wird eine Trägerschicht **135** an der Seite der Heterostruktur **110** angebracht, an der sich zuvor das Substrat **115** befand. Die Trägerschicht **135** ist elektrisch isolierend und bevorzugterweise thermisch gut leitfähig. Beispielsweise kann eine geeignete Keramik als Trägerschicht **135** verwendet werden.

[0027] In einem nachfolgenden Schritt **225** wird das Hilfssubstrat **130** vollständig entfernt, beispielsweise wieder durch KOH-Ätzen oder durch Trockenätzen. Optional können nun noch weitere Verarbeitungsschritte erfolgen, die die Heterostruktur **110** verändern oder weitere Schichten in ihrem Bereich anbringen oder entfernen. In einem Schritt **230** können Abschnitte **140** der Halbleiterstruktur **100** vereinzelt werden, um die einzelnen Abschnitte **140**, die jeweils einen Heterostruktur-Transistor **105** bilden, beispielsweise in ein Modul zu übertragen.

[0028] Fig. 2 zeigt ein weiteres Verfahren **300**, das alternativ zum Verfahren **200** aus Fig. 1 verwendet werden kann, um einen oder mehrere Heterostruktur-Transistoren **105** aus einer Halbleiterstruktur **100** herzustellen. Im Folgenden werden hauptsächlich Abweichungen vom ersten Verfahren **200** genauer beschrieben, entsprechende Schritte oder Details finden sich in obiger Beschreibung.

[0029] Die ersten drei Schritte **305**, **310** und **315** entsprechen den Schritten **205**, **210** und **215** des Verfahrens **200**. In einem Schritt **320** wird auf die Unterseite der Heterostruktur **110**, an die Stelle, wo sich zuvor das Substrat **115** befand, eine Isolierschicht **145** aufgebracht. Die Isolierschicht **145** ist elektrisch isolierend und bevorzugterweise thermisch hochgradig leitfähig. Beispielsweise kann hierfür Aluminiumnitrid (AlN) verwendet werden.

[0030] In einem nachfolgenden Schritt **325** wird auf die Unterseite der Isolierschicht **145**, also auf die der Heterostruktur **110** abgewandte Seite der Isolierschicht **145**, die Trägerschicht **135** aufgebracht. In diesem Fall kann jedoch die Trägerschicht **135** wahlweise auch elektrisch leitfähig sein. Beispielsweise kann die Trägerschicht **135** aus Kupfer oder einer Kupferlegierung gebildet sein.

[0031] In einem Schritt **330** wird das Hilfssubstrat **130** auf der Oberseite der Heterostruktur **110** vollständig entfernt, wie oben mit Bezug auf Schritt **225** des Verfahrens **200** beschrieben ist. Nach einer optionalen Weiterverarbeitung können die Abschnitte **140** der Halbleiterstruktur **100** in einem Schritt **335**

vereinzelt und beispielsweise in Module eingebaut werden.

[0032] Fig. 3 zeigt ein Verfahren **400** als weitere Alternative zu den Verfahren **200** und **300** der Fig. 1 und Fig. 2. Im Folgenden werden wieder hauptsächlich Abweichungen zu den vorgenannten Verfahren genauer erläutert.

[0033] In einem Schritt **405** wird die Heterostruktur **110** auf dem Substrat **115** bereitgestellt. In einem nachfolgenden Schritt **410** wird das Hilfssubstrat **130** auf der Oberseite der Heterostruktur **110** abgeschieden. In diesem Fall umfasst das Hilfssubstrat **130** jedoch eine oder mehrere Durchkontaktierungen **150**, die in vertikaler Richtung verlaufen. Ein Ende jeder Durchkontaktierung **150** kann so in Kontakt mit der Heterostruktur **110** gelangen, während ein entgegengesetztes Ende zur elektrischen Kontaktierung an der freien Oberfläche des Hilfssubstrats **130** zur Verfügung steht.

[0034] In einem Schritt **415** wird das Substrat **115** vollständig entfernt, wie oben mit Bezug auf die Schritte **215** und **315** beschrieben ist.

[0035] In einem optionalen Schritt **420** kann die Isolierschicht **145** an der Unterseite der Heterostruktur **110** angebracht werden. Nach einem optionalen weiteren Prozessieren der bestehenden Schichten wie oben ausgeführt können in einem Schritt **425** die Abschnitte **140** der Halbleiterstruktur **100** vereinzelt und die entstehenden Heterostruktur-Transistoren **105** weiterverarbeitet werden, beispielsweise indem sie in ein Modul eingebaut werden.

[0036] Im eingebauten Zustand erfolgt eine Kontaktierung der Heterostruktur **110** mittels der Durchkontaktierungen **150**. So können insbesondere ein Gate-Anschluss, ein Source-Anschluss und ein Drain-Anschluss des Transistors **105** elektrisch kontaktiert werden. Optional kann durch die Hilfsschicht **130** zusätzlich eine Entwärmung der Heterostruktur **110** stattfinden. Dazu kann eine entsprechende Schicht, beispielsweise eine zusätzliche Trägerschicht **135**, mit der Hilfsschicht **130** verbunden werden. Ist die optionale Isolierschicht **145** vorgesehen, so kann die zusätzliche Trägerschicht **135** wahlweise elektrisch isolierend oder elektrisch leitfähig sein. Wurde keine Isolierschicht **145** vorgesehen, so ist bevorzugt, dass die Trägerschicht **135** elektrisch isolierend ist.

[0037] Fig. 4 zeigt ein Verfahren **500** als Alternative zu einem der Verfahren **200** bis **400** der Fig. 1 bis Fig. 3. Im Folgenden wird hauptsächlich auf die Unterschiede zu vorgenannten Verfahren eingegangen.

[0038] In einem ersten Schritt **505** wird die Heterostruktur **110** auf dem Substrat **115** bereitgestellt. Anschließend wird in einem Schritt **510** das Hilfssub-

strat **130** auf der Seite der Heterostruktur **110** angebracht, die von dem Substrat **115** abgewandt ist. In einem Schritt **515** wird das Substrat **115** vollständig entfernt. Die Schritte **505** bis **515** entsprechen den oben beschriebenen Schritten **205** bis **215** des Verfahrens **200** von Fig. 1.

[0039] In einem optionalen Schritt **520** wird nun die Isolierschicht **145** an der Stelle aufgebracht, wo sich zuvor das Substrat **115** befand. Nach optionalen weiteren Prozessschritten können die einzelnen Abschnitte **140** der Halbleiterstruktur **100** vereinzelt werden. Dazu können in einem Schritt **525** vertikale Gräben **155** auf mechanischem oder chemischem Wege zwischen vorbestimmten Abschnitten **140** der Heterostruktur **110** eingebracht werden.

[0040] Die vertikalen Gräben **155**, die zwischen benachbarten Abschnitten **140** liegen, zertrennen das Hilfssubstrat **130** in vertikaler Richtung bevorzugterweise nicht vollständig. Dadurch entstehen im Hilfssubstrat **130** Sollbruchstellen, so dass die einzelnen Transistoren **105** mittels eines geeigneten Manipulators abgebrochen und in einem abschließenden Schritt **530** in ein Modul **160** eingebaut werden können. Die Trägerschicht **135** ist in diesem Fall bereits am Modul **160** vorgesehen bzw. von diesem umfasst. Am Modul **160** erfolgt eine Kontaktierung des Transistors **105** wahlweise mittels Flächenkontakten, Bonddrähten oder einer anderen Kontaktiereinrichtung.

Patentansprüche

1. Verfahren (**200, 300, 400, 500**) zur Herstellung eines Heterostruktur-Transistors (**105**), folgende Schritte umfassend:

- Aufbauen (**205, 305, 405, 505**) einer Heterostruktur (**110**) aus Halbleitermaterialien (**120, 125**) mit unterschiedlich großen Bandlücken auf einem Substrat (**115**);
- Aufbringen (**210, 310, 410, 510**) eines Hilfssubstrats (**130**) auf die Seite der Heterostruktur (**110**), die dem Substrat (**115**) gegenüber liegt;
- vollständiges Entfernen (**215, 315, 415, 515**) des Substrats (**115**), und
- Verbinden der Heterostruktur (**110**) mit einer Trägerschicht (**135**) zur Ableitung von Wärme.

2. Verfahren (**200**) nach Anspruch 1, wobei das Verbinden der Heterostruktur (**110**) mit der Trägerschicht (**135**) folgende Schritte umfasst:

- Aufbringen (**220**) der Trägerschicht (**135**) auf die Seite der Heterostruktur (**110**), die dem Hilfssubstrat (**130**) gegenüber liegt, und
- vollständiges Entfernen (**225**) des Hilfssubstrats (**130**).

3. Verfahren (**300**) nach Anspruch 1, wobei das Verbinden der Heterostruktur (**110**) mit der Trägerschicht (**135**) folgende Schritte umfasst:

- Aufbringen (**320**) einer Isolierschicht (**145**) auf die Seite der Heterostruktur (**110**), die dem Hilfssubstrat (**130**) gegenüber liegt;
- Aufbringen (**325**) der Trägerschicht (**135**) auf die Isolierschicht (**145**), und
- vollständiges Entfernen (**330**) des Hilfssubstrats (**130**).

4. Verfahren (**400**) nach Anspruch 1, wobei die Trägerschicht (**135**) das Hilfssubstrat (**130**) und in das Hilfssubstrat (**130**) eingebrachte elektrische Durchkontaktierungen (**150**) umfasst.

5. Verfahren (**400**) nach Anspruch 4, ferner umfassend ein Aufbringen (**420**) einer Isolierschicht (**145**) auf die Seite der Heterostruktur (**110**), die dem Hilfssubstrat (**130**) gegenüber liegt.

6. Verfahren (**500**) nach Anspruch 1, wobei das Verbinden der Heterostruktur (**110**) mit der Trägerschicht (**135**) folgende Schritte umfasst:

- Einbringen (**525**) von vertikalen Sollbruchstellen (**155**) zwischen vorbestimmten Abschnitten (**140**) der Heterostruktur (**110**), und
- Aufbringen (**530**) des vereinzelt Abschnitts (**140**) auf die Trägerschicht (**135**).

7. Verfahren (**500**) nach Anspruch 6, ferner umfassend ein Aufbringen (**520**) einer Isolierschicht (**145**) auf die Seite der Heterostruktur (**110**), die dem Hilfssubstrat (**130**) gegenüber liegt, bevor die Sollbruchstellen (**155**) eingebracht werden.

8. Heterostruktur-Transistor (**105**), folgende Elemente umfassend:

- eine Heterostruktur (**110**) aus verschiedenen Halbleitermaterialien (**120, 125**) mit unterschiedlich großen Bandlücken;
- eine Trägerschicht (**135**) zur Ableitung von Wärme; **dadurch gekennzeichnet**, dass
- die Trägerschicht (**135**) erst nach der Herstellung der Heterostruktur (**110**) mit der Heterostruktur (**110**) verbunden wurde.

Es folgen 4 Seiten Zeichnungen

Anhängende Zeichnungen

Fig. 1




Fig. 2




Fig. 4

