(12) 특허협력조약에 의하여 공개된 국제출원

(19) 세계지식재산권기구
국제사무국

(43) 국제공개일
2016 년 1 월 28 일 (28.01.2016)

WIPO | PCT

(10) 국제공개번호
WO 2016/013831 A1

(51) 국제특허분류:
F21S 2/00 (2016.01) *F21V 7/00* (2006.01)
H05B 33/14 (2006.01)

(21) 국제출원번호: PCT/KR2015/007515

(22) 국제출원일: 2015 년 7 월 20 일 (20.07.2015)

(25) 출원언어: 한국어

(26) 공개언어: 한국어

(30) 우선권정보:
10-2014-0093594 2014 년 7 월 23 일 (23.07.2014) KR
10-2014-0151592 2014 년 11 월 3 일 (03.11.2014) KR
10-2014-0151932 2014 년 11 월 4 일 (04.11.2014) KR
10-2014-0152736 2014 년 11 월 5 일 (05.11.2014) KR

(71) 출원인: 엘지이노텍 주식회사 (LG INNOTEK CO., LTD.) [KR/KR]; 100-714 서울시 중구 한강대로 416 번지 서울스퀘어, Seoul (KR).

(72) 발명자: 이정오 (LEE, Jung Oh); 100-714 서울시 중구 한강대로 416 번지 서울스퀘어, Seoul (KR).

(74) 대리인: 김기문 (KIM, Ki Moon); 135-936 서울시 강남구 역삼로 114 현죽빌딩 6 층, Seoul (KR).

(81) 지정국 (별도의 표시가 없는 한, 가능한 모든 종류의 국내 권리의 보호를 위하여): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

(84) 지정국 (별도의 표시가 없는 한, 가능한 모든 종류의 역내 권리의 보호를 위하여): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 유라시아 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 유럽 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

공개:

— 국제조사보고서와 함께 (조약 제 21 조(3))

— 청구범위 보정 기한 만료 전의 공개이며, 보정서를 접수하는 경우 그에 관하여 별도 공개함 (규칙 48.2(h))

(54) Title: LIGHT SOURCE MODULE, AND DISPLAY MODULE, ACCESSORY AND MIRROR EQUIPPED WITH SAME

(54) 발명의 명칭 : 광원 모듈과 이를 구비한 표시 모듈, 장신구 및 미러



(57) Abstract: A light source module according to an embodiment comprises: a flexible printed circuit board having a first pad and a second pad; and a plurality of light emitting chips arranged over the first pad of the flexible printed circuit board, the plurality of light emitting chips comprising a plurality of first arrays arranged in a first direction and second arrays arranged in a second direction different from the first direction, wherein at least two of the light emitting chips of the first arrays are connected to each other by the flexible printed circuit board, and the light emitting chips of the second arrays are electrically separated from each other and comprise a connecting member connected to at least one of the light emitting chips of the second arrays and to the second pad of the flexible printed circuit board, the connecting member being extended in the second direction.

(57) 요약서: 실시 예에 따른 광원 모듈은, 제 1 및 제 2 패드를 갖는 연성회로기판; 및 상기 연성회로기판의 제 1 패드 위에 배열된 복수의 발광 칩을 포함하며, 상기 복수의 발광 칩은 제 1 방향으로 배열된 복수의 제 1 어레이와, 상기 제 1 방향과 다른 제 2 방향으로 배열되는 제 2 어레이를 포함하며, 상기 제 1 어레이의 발광 칩 중 적어도 2 개는, 상기 연성회로기판에 의해 서로 연결되며, 상기 제 2 어레이의 발광 칩은 서로 전기적으로 분리되며, 상기 제 2 어레이의 발광 칩 중 적어도 하나와 상기 연성회로기판의 제 2 패드에 연결된 연결 부재를 포함하며, 상기 연결 부재는 제 2 방향으로 연장된다.

WO 2016/013831 A1

명세서

발명의 명칭: 광원 모듈과 이를 구비한 표시 모듈, 장신구 및 미러

기술분야

[1] 실시 예는 광원 모듈과 이를 구비한 표시 모듈, 장신구 및 미러에 관한 것이다.

배경기술

[2] 다양한 종류의 휴대폰 및 TV와 같은 전자 기기들이 등장하였다. 이러한 전자 기기는 그 내부에 상기 전자 기기의 작동을 가능하게 하는 구성 요소인 여러 부품들이 실장(Mount)된 인쇄 회로 기판(PCB; Printed Circuit Board)이 구비된다.

[3] 일반적으로, 인쇄 회로 기판은 집적 회로(IC; Integrated Circuit)나 저항 등 여러 종류의 많은 부품을 페이퍼 페놀(Paper Phenol) 수지 또는 글라스 에폭시(Glass Epoxy) 수지로 된 평판 위에 밀집 탑재하고 각 부품간을 연결하는 회로를 수지 평판의 표면에 밀집 단축하여 고정시킨 회로 기판이다.

[4] 발광 다이오드(Light Emitting Diode)는, 인쇄회로기판에 탑재되며 전류를 흘리면 발광하는 다이오드로서 활성층에 소수 캐리어를 주입시키면 전자가 보다 높은 에너지 준위(level)로 여기하고, 다시 안정된 상태로 되돌아 올 때 가지고 있던 에너지가 빛의 파장을 가진 전자파로 되어 방사되는 발광소자를 말한다.

[5] 최근 LED는 비약적인 반도체 기술의 발전에 힘입어, 저휘도의 범용제품에서 탈피하여, 고휘도, 고품질의 제품 생산이 가능해졌다. 또한, 고특성의 청색(blue)과 백색(white) 다이오드의 구현이 현실화됨에 따라서, LED는 차세대 조명원 및 각종의 표시 장치 등으로 그 응용가치가 확대되고 있다.

발명의 상세한 설명

기술적 과제

[6] 실시 예는 복수의 발광 칩이 연성회로기판에 탑재된 광원 모듈을 제공한다.

[7] 실시 예는 연성회로기판에 탑재된 복수의 발광 칩에 의해 정보를 표시하는 표시 모듈을 제공한다.

[8] 실시 예는 발광 칩이 탑재된 연성회로기판기판을 소정의 방향으로 벤딩(Bending)할 수 있는 광원 모듈과 이를 구비한 표시 모듈을 제공한다.

[9] 실시예는 복수의 발광 칩이 연성회로기판에 탑재된 광원 모듈을 포함하는 장신구를 제공하고자 한다.

[10] 또한, 실시예는 플렉시블 광원 모듈을 포함하여 작은 크기의 디스플레이에서 높은 시안성을 갖는 장신구를 제공하고자 한다.

[11] 실시 예에서는 투과율이 높은 LED(Light Eimitting Diode)를 적용하여 다양한 정보를 디스플레이하는 미러를 제공한다.

[12] 또한, 실시 예에서는 광원 모듈과 중첩되는 제 1 영역과, 이를 제외한 제 2 영역의 반사율이 동일한 거울부를 포함하는 디스플레이 기능을 갖는 미러를

제공한다.

[13] 또한, 실시 예에서는 광원 모듈과 중첩되는 제 1 영역과, 이를 제외한 제 2 영역의 두께가 동일한 거울부를 포함하는 디스플레이 기능을 갖는 미러를 제공한다.

과제 해결 수단

[14] 실시 예에 따른 광원 모듈은, 제1 및 제2패드를 갖는 연성회로기판; 및 상기 연성회로기판의 제1패드 위에 배열된 복수의 발광 칩을 포함하며, 상기 복수의 발광 칩은 제1방향으로 배열된 복수의 제1어레이와, 상기 제1방향과 다른 제2방향으로 배열되는 제2어레이를 포함하며, 상기 제1어레이의 발광 칩 중 적어도 2개는, 상기 연성회로기판에 의해 서로 연결되며, 상기 제2어레이의 발광 칩은 서로 전기적으로 분리되며, 상기 제2어레이의 발광 칩 중 적어도 하나와 상기 연성회로기판의 제2패드에 연결된 연결 부재를 포함하며, 상기 연결 부재는 제2방향으로 연장된다.

발명의 효과

[15] 실시 예는 복수의 발광 칩을 연성회로기판에 탑재한 광원 모듈 및 표시 모듈로 제공할 수 있다.

[16] 실시 예는 발광 소자 패키지가 아닌 발광 칩을 연성회로기판에 탑재함으로써, 제조 공정이 줄어들 수 있다.

[17] 실시 예의 광원 모듈은 발광 칩의 밀도를 증가시켜 주어, 광도를 개선할 수 있다.

[18] 실시 예에 따른 발광 칩을 연성회로기판에 탑재한 광원 모듈의 두께를 얇게 제공할 수 있다.

[19] 실시 예의 광원 모듈에 의해 베젤(bezel) 두께를 줄여줄 수 있다.

[20] 실시 예는 광원 모듈을 복수의 발광 칩의 연결 방향과 다른 방향으로 벤딩할 수 있다.

[21] 실시 예는 광원 모듈의 발광 칩으로 정보를 표시할 수 있는 표시 모듈로 제공할 수 있다.

[22] 실시 예는 발광 칩이 탑재된 광원 모듈 및 이를 구비한 표시 모듈의 신뢰성을 개선시켜 줄 수 있다.

[23] 실시 예는 반지, 팔찌와 같은 장신구에 플렉시블 발광 모듈을 탑재하여 작은 크기의 디스플레이에서 높은 시안성을 제공할 수 있다.

[24] 본 발명에 따른 실시 예에 의하면, 광원 모듈의 발광 칩으로 정보를 표시할 수 있는 표시 모듈을 제공함으로써, 상기 표시 모듈에 포함된 광원 모듈의 투과율이 좋아 기존의 디스플레이 룸미러처럼 별도의 디스플레이 공간을 마련할 필요가 없기 때문에 제조 공정의 편의성을 향상시키면서 제조 단가를 낮출 수 있다.

[25] 또한, 본 발명에 따른 실시 예에 의하면, 벤딩이 가능한 표시 모듈을 적용함으로써, 기존의 미러에 적용된 액정표시장치에 대비하여 시인성을

향상시킬 수 있을뿐 아니라, 디스플레이 사이즈의 자유도 및 정보 전달 용의성을 증가시킬 수 있다.

도면의 간단한 설명

[26] 도 1은 제1실시 예에 따른 광원 모듈을 나타낸 평면도이다.

[27] 도 2는 도 1의 광원 모듈의 A-A측 단면도이다.

[28] 도 3은 도 1의 광원 모듈의 B-B측 단면도이다.

[29] 도 4는 도 2의 광원 모듈에서 기판을 상세하게 나타낸 도면이다.

[30] 도 5는 도 2의 광원 모듈의 발광 칩의 예를 나타낸 도면이다.

[31] 도 6의 (A)(B)은 도 4의 기판의 제1 및 제2배선층의 패턴을 나타낸 도면이다.

[32] 도 7은 제1실시 예에 따른 연성회로기판의 벤딩 방향을 설명하기 위한 도면이다.

[33] 도 8은 실시 예에 따른 광원 모듈의 정보 표시 상태에서의 벤딩 예를 나타낸 도면이다.

[34] 도 9는 실시 예에 따른 광원 모듈의 벤딩 상태를 나타낸 도면이다.

[35] 도 10은 도 1의 광원 모듈의 다른 예를 나타낸 도면이다.

[36] 도 11은 제2실시 예에 따른 광원 모듈을 나타낸 평면도이다.

[37] 도 12는 도 11의 광원 모듈의 측 단면도이다.

[38] 도 13은 도 11의 광원 모듈의 기판의 제1배선층의 회로 패턴을 나타낸 도면이다.

[39] 도 14는 제3실시 예에 따른 광원 모듈을 나타낸 평면도이다.

[40] 도 15는 도 14의 광원 모듈의 측 단면도이다.

[41] 도 16은 제4실시 예에 따른 광원 모듈을 나타낸 평면도이다.

[42] 도 17은 도 16의 광원 모듈의 C-C측 단면도이다.

[43] 도 18은 도 16의 광원 모듈의 D-D측 단면도이다.

[44] 도 19는 도 17 및 도 18의 광원 모듈에서 연성회로기판 및 발광 칩을 나타낸 도면이다.

[45] 도 20은 제5실시 예에 따른 광원 모듈을 나타낸 평면도이다.

[46] 도 21은 도 20의 광원 모듈의 부분 측 단면도이다.

[47] 도 22는 도 21의 광원 모듈의 다른 예를 나타낸 측 단면도이다.

[48] 도 23은 제6실시 예에 따른 광원 모듈의 측 단면도이다.

[49] 도 24 제7실시 예에 따른 광원 모듈을 나타낸 평면도이다.

[50] 도 25는 도 24의 광원 모듈의 A-A측 단면도이다.

[51] 도 26은 도 24의 광원 모듈의 B-B측 단면도이다.

[52] 도 27는 도 25의 광원 모듈의 기판의 상세 도면이다.

[53] 도 28은 제7실시 예에 따른 연성회로기판의 벤딩 방향을 설명하기 위한 도면이다.

[54] 도 29는 도 24의 광원 모듈의 다른 예를 나타낸 도면이다.

[55] 도 30은 제8실시 예에 따른 광원 모듈을 나타낸 평면도이다.

[56] 도 31은 도 30의 광원 모듈의 측 단면도이다.

[57] 도 32는 제9실시 예에 따른 광원 모듈을 나타낸 평면도이다.

[58] 도 33은 도 32의 광원 모듈의 측 단면도이다.

[59] 도 34은 제10실시 예에 따른 광원 모듈을 나타낸 평면도이다.

[60] 도 35은 도 34의 광원 모듈의 부분 측 단면도이다.

[61] 도 36은 도 35의 광원 모듈의 다른 예를 나타낸 측 단면도이다.

[62] 도 37은 제11실시 예에 따른 광원 모듈의 측 단면도이다.

[63] 도 38는 실시 예와 비교 예의 동일 사이즈에 의한 해상도를 비교한 도면이다.

[64] 도 39는 실시 예와 비교 예의 동일 개수의 광원에 의한 사이즈를 비교한 도면이다.

[65] 도 40은 실시 예에 따른 광원 모듈에 의한 정보 표시 상태를 나타낸 도면이다.

[66] 도 41은 실시예에 따른 플렉시블 광원 모듈을 포함하는 장신구의 사시도이다.

[67] 도 42는 실시예에 따른 플렉시블 광원 모듈을 포함하는 장신구의 정면도이다.

[68] 도 43은 실시예에 따른 플렉시블 광원 모듈을 포함하는 장신구의 측면도이다.

[69] 도 44는 플렉시블 광원 모듈을 포함하는 장신구를 착용한 상태를 도시한 사용상태도이다.

[70] 도 45는 본 발명의 실시 예에 따른 디스플레이 기능을 가지는 미러의 구조를 도시한 측면도이다.

[71] 도 46은 종래 기술에 따른 룸미러를 개략적으로 도시한 도면이다.

[72] 도 47 및 도 48는 본 발명의 실시 예에 따른 미러부의 개략적인 구조를 도시한 도면이다.

발명의 실시를 위한 최선의 형태

[73] 실시 예의 설명에 있어서, 각 기판, 프레임, 시트, 층 또는 패턴 등이 각 기판, 프레임, 시트, 층 또는 패턴 등의 "상(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상(on)"과 "아래(under)"는 "직접(directly)" 또는 "다른 구성요소를 개재하여 간접(indirectly)적으로" 형성되는 것을 모두 포함한다. 또한 각 구성요소의 상 또는 아래에 대한 기준은 도면을 기준으로 설명한다.

[74] 도 1은 실시 예에 따른 광원 모듈을 보여주는 평면도이며, 도 2는 도 1의 광원 모듈의 A-A측 단면도이고, 도 3은 도 1의 광원 모듈의 B-B측 단면도이다.

[75] 도 1 내지 도 3을 참조하면, 광원 모듈(100)은 연성회로기판(10); 상기 연성회로기판(10) 상의 발광 영역 둘레에 배치된 반사부재(20); 상기 반사부재(20) 내에 배치된 복수의 발광 칩(30); 및 상기 반사 부재(20) 내에서 상기 복수의 발광 칩(30)을 덮는 몰드 부재(40)를 포함한다.

[76] 상기 연성회로기판(10)에는 복수의 발광 칩(30)이 탑재된다. 상기 복수의 발광 칩(30)은 매트릭스 구조로 배열될 수 있다. 상기 발광 칩(30)은 예컨대

제1방향(X)으로 배열된 복수의 제1어레이(Array)(131) 및 상기 제1방향(X)과 다른 제2방향(Y)으로 배열된 복수의 제2어레이(133)를 포함할 수 있다. 상기 제1방향(X)과 제2방향(Y)는 서로 직교하는 방향을 포함한다.

[77] 상기 제1어레이(131)는 복수개가 행 또는 가로 방향으로 각각 배치되며, 제2어레이(133)는 복수개가 열 또는 세로 방향으로 각각 배치된다. 상기 제2어레이(133)의 수는 상기 제1어레이(131)의 수보다 1.5배 이상 예컨대, 2배 이상 많을 수 있다. 상기 발광 칩(30)이 배열된 발광 영역은 제1방향(X)의 길이(X1)가 제2방향(Y)의 길이(Y1)의 1.5배 이상 예컨대, 2배 이상 길게 배치될 수 있다. 상기 제1어레이(131)에 배열된 발광 칩(30)의 개수는 상기 제2어레이(133)에 배열된 발광 칩(30)의 개수보다 많게 배치된다. 예컨대, 상기 제1어레이(131)에 배열된 발광 칩(30)의 개수는 상기 제2어레이(133)에 배열된 발광 칩(30)의 개수보다 1.5배 이상 예컨대, 2배 이상 많게 배열될 수 있다. 실시예는 연성회로기판(10)의 발광 영역의 제1방향(X)의 길이(X1)를 제2방향(Y)의 길이(Y1)보다 길게 함으로써, 상기 연성회로기판(10)을 제1방향(X)에 대해 효과적으로 구부려 사용할 수 있다.

[78]

[79] 상기 발광 칩(30)은 도 5와 같이, 상부의 제1전극(301) 및 하부의 제2전극(302)을 포함한다. 상기 각 발광 칩(30)의 제2전극(302)은 도 2 및 도 3과 같이, 본딩 부재(34)에 의해 연성회로기판(10)의 제1패드(11)에 연결된다. 상기 제1어레이(131)를 따라 배열된 발광 칩(30) 중 적어도 2개는 상기 연성회로기판(10)의 제1패드(11)에 의해 서로 연결될 수 있다. 상기 제1전극(301)은 연결 부재(32)에 의해 제2패드(12)에 각각 연결된다. 상기 제1어레이(133)를 따라 배열된 발광 칩(30)들은 제2패드(12)에 의해 서로 전기적으로 분리된다. 상기 연결 부재(32)는 전도성 와이어를 포함한다.

[80] 상기 각 발광 칩(30)의 가로 및 세로 길이(E1, E2)는 서로 동일하거나 다를 수 있으며, 상기 가로 및 세로 길이(E1,E2) 중 적어도 하나는 500㎛ 이하 예컨대, 300㎛ 이하일 수 있다.

[81] 도 1 및 도 2를 참조하면, 제2어레이(133)의 발광 칩(30) 사이의 영역(R2)에는 연결 부재(32)인 와이어가 배치된다. 따라서, 연성회로기판(10)을 제2방향(Y)에 대해 벤딩될 때, 발생되는 제2응력은 발광 칩(30) 및 연결 부재(32)에 의해 더 크게 작용하게 된다. 즉, 발광 칩(30)의 일 측면과 연결 부재(32)의 타단 사이의 거리(D5)에 의해 제2응력이 증가될 수 있다.

[82] 그리고, 도 1 및 도 3과 같이, 제1어레이(131)의 발광 칩(30) 사이의 영역(R1)에는 도 2와 같은 연결 부재(32)가 배치되지 않게 되므로, 상기 연성회로기판(10)이 제1방향(X)에 대해 벤딩될 때 발생되는 제1응력은 상기 제2응력보다 작을 수 있다. 또한 상기 연결 부재(32)는 상기 제2방향으로 발광 칩(30)과 오버랩되도록 연장됨으로써, 상기 제2응력은 제2방향(Y)에 대해 더 크게 작용할 수 있으나, 제1방향(X)에 대해서는 하나의 라인 형태의 응력으로

작용할 수 있다. 이에 따라 상기 연성회로기판(10)은 제1방향(X)으로부터 용이하게 벤딩될 수 있다. 실시 예의 연성회로기판(10)은 제1방향의 길이가 제2방향의 길이보다 1.5배 이상 예컨대, 2배 이상 길게 하여, 제1방향에 대한 벤딩 시의 응력을 줄여줄 수 있다.

[83]

[84] 도 2 및 도 3과 같이, 상기 제2어레이(133)에서의 발광 칩(30) 간의 간격(D4) 및 주기(D3)는 제1어레이(131)에서의 발광 칩(30) 간의 간격(D2) 및 주기(D1)보다 크거나 같을 수 있다. 상기 간격(D2,D4) 중 적어도 하나는 상기 발광 칩(30)의 가로 및 세로 길이 중 적어도 하나보다는 크게 형성될 수 있으며, 예컨대 0.3mm 내지 0.7mm 범위를 포함한다. 이러한 간격(D2,D4)는 발광 칩(30)의 크기에 따라 달라질 수 있다.

[85]

[86] 상기 연성회로기판(10)은 도 4와 같이, 절연 필름(111), 제1배선층(112), 제2배선층(114), 제1커버레이(118), 및 제2커버레이(119)를 포함하며, 상기 절연 필름(111)은 폴리이미드(Polyimide) 필름을 포함하거나, 폴리에스테르(polyester), 폴리에틸렌(polyethylene) 등 다양한 절연 필름을 사용될 수 있다. 상기 절연 필름(111)은 70㎛ 이하 예컨대, 10㎛ 내지 40㎛ 범위의 두께로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 절연 필름(111)의 두께가 상기의 범위를 초과하면 벤딩에 어려움이 있고, 상기 범위 미만이면 벤딩 후의 탄성이 작아지는 문제가 있다.

[87] 상기 제1배선층(112)은 상기 절연 필름(111)의 상면에 부착되며, 제2배선층(114)은 상기 절연 필름(111)의 하면에 부착된다. 상기 제1 및 제2배선층(112,114)이 부착되면, 식각을 통해 원하는 패턴을 형성할 수 있다. 상기 제2배선층(114)은 생략될 수 있으며, 이에 대해 한정하지는 않는다.

[88] 상기 제1 및 제2배선층(112,114)은 접착제(116)의 의해 부착될 수 있으나, 상기 제1 및 제2배선층(112,114)에 고분자 수지를 도포한 후 경화시켜 절연 필름(111)과 일체로 제조할 수 있다. 상기 제1커버레이(cover lay)(118)는 상기 제1배선층(112) 상에 접착제(116)로 접착되고 상기 제1배선층(118)을 보호하게 된다. 상기 제1커버레이(118)에는 오픈 영역(135,137)을 구비하며, 상기 오픈 영역(135,137)에는 상기 제1배선층(112)의 제1 및 제2패드(11,12)가 노출될 수 있다. 상기 제1패드(11)는 발광 칩의 하면 면적과 대응되는 면적으로 노출될 수 있다.

[89] 상기 제2커버레이(119)는 접착제(117)로 접착되어 상기 제2배선층(114)을 보호하게 된다. 상기 제1 및 제2커버레이(118,119)는 투명 필름 또는 솔더 레지스트와 같은 재질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.

[90] 도 6의 (A)를 참조하면, 제1배선층(112)의 패턴을 보면, 제1연결 패턴(113)은 인접한 제1패드(11) 간에 연결되며, 상기 제1연결 패턴(113)은 제1비아(113A)를 통해 제2배선층(114)과 연결될 수 있다. 상기 제2패드(12)는 제1패드(11)과

이격되며, 제2연결 패턴(115)에 의해 연장되고, 제2비아(115A)를 통해 제2배선층(114)과 연결될 수 있다. 상기 제1배선층(112)은 제1패드(11) 및 제1연결 패턴(113)에 의해 제1어레이 각각의 발광 칩을 서로 연결시켜 줄 수 있다. 즉, 상기 제2어레이 각각의 발광 칩 중 적어도 2개는 상기 제1배선층(112)의 제1연결 패턴(113)에 의해 서로 연결될 수 있다. 제2어레이 각각의 발광 칩은 제2패드(12) 및 제2연결 패턴(115)에 의해 서로 병렬로 연결될 수 있다.

[91] 도 6의 (B)를 참조하면, 제2배선층(114)은 제3 및 제4연결 패턴(114A,114B)을 구비하며, 제3 및 제4 연결 패턴(114A,114B)에는 제1배선층(112)과 선택적으로 연결된 제3비아(114C)들이 구비한다. 이러한 연성회로기판(10)의 제1 및 제2배선층(112,114)은 복수의 발광 칩(30)을 선택적으로 연결해 줄 수 있다. 제어부(미도시)는 연성회로기판(10)의 제1 및 제2배선층(112,114)을 통해 개별 발광 칩(30)을 선택적으로 온, 오프할 수 있다.

[92]

[93] 한편, 도 1 내지 도 3과 같이, 상기 연성회로기판(10)의 상면 외측 둘레에는 반사 부재(20)가 배치된다. 상기 반사 부재(20)는 연속적으로 연결된 프레임 형상으로 형성될 수 있다. 상기 반사 부재(20)는 상기 발광 칩(30)의 둘레에서 상기 발광 칩(30)으로부터 방출된 광을 반사시켜 줄 수 있다. 상기 반사 부재(20)는 실리콘 또는 에폭시와 같은 재질을 포함하거나, 솔더 레지스트와 같은 재질 또는 마스크 재질을 포함할 수 있다. 상기 반사 부재(20)는 백색 또는 흑색일 수 있으며, 이에 대해 한정하지는 않는다.

[94] 상기 반사 부재(20)는 상기 몰드 부재(40)의 둘레에 배치된다. 상기 반사 부재(20)는 몰드 부재(40)가 넘치는 것을 방지하는 댐(dam) 역할을 할 수 있다.

[95] 상기 몰드 부재(40)는 소프트 몰드 재질로 형성될 수 있으며, 예컨대 소프트 실리콘 재질로 형성될 수 있다. 상기 몰드 부재(40)는 상기 연성회로기판(10)이 소정의 곡률로 벤딩될 때, 팽창하게 되고, 상기 연성회로 기판(10)이 복원될 때 복원될 수 있다. 여기서, 상기 몰드 부재(40)는 상기 발광 칩(30)과 더블어 연결 부재(32) 상에 몰딩됨으로써, 상기 제2어레이(133)에서의 제2응력을 더 증가시켜 주게 된다. 이에 따라 제1어레이(131)의 배열 방향에 대해서는 벤딩 및 복원을 용이하게 해 줄 수 있다.

[96] 상기 몰드 부재(40)는 투광성 재질을 포함한다. 상기 투광성 재질은 상기 발광 칩(30)으로부터 방출된 광을 발광하게 된다. 상기 몰드 부재(40)는 형광체를 포함할 수 있다. 상기 형광체는 상기 발광 칩(30)으로부터 방출된 일부 광을 변환하게 된다. 상기 발광 칩(30)은 자외선, 청색, 적색, 녹색 및 백색의 광 중 적어도 하나를 발광할 수 있다. 상기 형광체는 적색, 황색, 녹색, 청색 형광체 중 적어도 하나를 포함할 수 있다. 다른 예로서, 각 발광 칩(30) 상에 개별 형광체층을 배치하여, 발광 칩(30)으로부터 방출된 광을 파장 변환하게 할 수 있으며, 이 경우 상기 몰드 부재(40)는 형성하지 않거나 형광체가 없는 클린(clean) 몰딩 재료로 제공될 수 있다.

[97]

[98] 도 5는 실시 예에 따른 발광 칩(30)의 일 예를 나타낸 도면이다.

[99] 도 5를 참조하면, 발광 칩(30)은 제1전극(301), 발광 구조물(310); 상기 발광 구조물(310) 아래에 제2전극(302), 상기 발광 구조물(310)의 하면 둘레에 보호층(323)을 포함한다.

[100] 상기 발광 구조물(310)은 제1도전형 반도체층(313), 활성층(314) 및 제2도전형 반도체층(315)을 포함한다. 상기 제1도전형 반도체층(313)은 제1도전형 도펀트가 도핑된 III족-V족 화합물 반도체로 구현되며, 상기 제1도전형 반도체층(313)은 $In_xAl_yGa_{1-x-y}N$ ($0\leq x\leq 1$, $0\leq y\leq 1$, $0\leq x+y\leq 1$)의 조성식을 포함한다. 상기 제1도전형 반도체층(313)은 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP와 같은 화합물 반도체 중 적어도 하나를 포함하는 층들의 적층 구조를 포함할 수 있다. 상기 제1도전형 반도체층(313)은 n형 반도체층이며, 상기 제1도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, 또는 Te를 포함한다.

[101] 상기 활성층(314)은 상기 제1도전형 반도체층(313) 아래에 배치되며, 단일 양자 우물, 다중 양자 우물(MQW), 양자 선(quantum wire) 구조 또는 양자 점(quantum dot) 구조를 선택적으로 포함한다. 상기 활성층(314)은 우물층과 장벽층의 주기를 포함한다. 상기 우물층은 $In_xAl_yGa_{1-x-y}N$ ($0\leq x\leq 1$, $0\leq y\leq 1$, $0\leq x+y\leq 1$)의 조성식을 포함하며, 상기 장벽층은 $In_xAl_yGa_{1-x-y}N$ ($0\leq x\leq 1$, $0\leq y\leq 1$, $0\leq x+y\leq 1$)의 조성식을 포함할 수 있다. 상기 우물층/장벽층의 주기는 예컨대, InGaN/GaN, GaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, InAlGaN/InAlGaN의 적층 구조를 이용하여 1주기 이상으로 형성될 수 있다.

[102] 상기 제2도전형 반도체층(315)은 상기 활성층(314) 아래에 배치된다. 상기 제2도전형 반도체층(315)은 제2도전형 도펀트가 도핑된 반도체 예컨대, $In_xAl_yGa_{1-x-y}N$ ($0\leq x\leq 1$, $0\leq y\leq 1$, $0\leq x+y\leq 1$)의 조성식을 포함한다. 상기 제2도전형 반도체층(315)은, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP와 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 제2도전형 반도체층(315)이 p형 반도체층이고, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba을 포함할 수 있다.

[103] 상기 제2도전형 반도체층(315)은 초격자 구조를 포함할 수 있으며, 상기 초격자 구조는 InGaN/GaN 초격자 구조 또는 AlGaN/GaN 초격자 구조를 포함할 수 있다. 상기 제2도전형 반도체층(315)의 초격자 구조는 비 정상적으로 전압에 포함된 전류를 확산시켜 주어, 활성층(314)을 보호할 수 있다.

[104] 상기 보호층(323)은 발광 구조물(310)의 하면 둘레에 배치된다. 상기 보호층(323)은 제2전극(302)의 일부 금속이 발광 구조물(310)의 층들에 인접하는 것을 차단할 수 있다. 상기 보호층(323)은 금속, 금속 산화물 또는 절연 물질 중에서 선택될 수 있으며, 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium

gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SiO_2, SiO_x, SiO_xN_y, Si_3N_4, Al_2O_3, TiO_2에서 선택적으로 형성될 수 있다.

[105]

[106] 상기 제2도전형 반도체층(315) 아래에는 제2전극(302)이 배치되며, 상기 제2전극(302)은 접촉층(321), 반사층(324), 접합층(325) 및 지지부재(327)를 포함한다. 상기 접촉층(321)은 상기 제2도전형 반도체층(315)과 접촉되며, 그 재료는 전도성 재질 예컨대, 금속, 금속 산화물, 또는 금속 질화물 중에서 선택될 수 있다. 상기 접촉층(321)은 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성될 수 있다.

[107] 상기 반사층(324)은 상기 접촉층(321) 및 상기 보호층(323)의 아래에 배치될 수 있다. 상기 반사층(324)은 금속 예컨대, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질로 형성될 수 있다. 상기 반사층(324)은 상기 발광 구조물(310)의 폭보다 넓게 형성될 수 있으며, 이는 광 반사 효율을 개선시켜 줄 수 있다.

[108] 상기 접합층(325)은 상기 지지부재(327) 및 상기 반사층(324) 사이에 접합된다.

[109] 상기 지지부재(327)는 베이스 기판으로서, 구리(Cu), 금(Au), 니켈(Ni), 몰리브데늄(Mo), 구리-텅스텐(Cu-W)와 같은 금속이거나 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC)으로 구현될 수 있다.

[110] 상기 제2전극(302)은 도 2 및 도 3과 같이, 연성회로기판(10)의 제2패드(12)에 본딩 부재(34)로 연결될 수 있다. 상기 제1전극(301)은 발광 구조물(310)에 배치되며, 제1도전형 반도체층(313)과 연결된다. 이러한 제1전극(301)은 도 2 및 도 3과 같이, 연결 부재(32)로 연결된다.

[111]

[112] 도 7를 참조하면, 광원 모듈(100)은 제1방향(X) 방향에 대해 벤딩될 수 있다. 상기 제1어레이(131) 방향에 대해 벤딩된 후, 연성회로기판(10)은 벤딩 반경은 150mm 이하 예컨대, 100mm 이하일 수 있다. 또한 광원 모듈(100)은 도 8와 같이 발광 칩이 정보를 표시한 상태에서 벤딩될 수 있다. 도 9를 참조하면, 광원 모듈(100)의 벤딩을 최대로 할 때, 그 벤딩 반경(r1)은 5mm 내지 10mm 범위로 형성될 수 있다. 상기 벤딩 형상은 원 형상, 타원 형상 예컨대, 링 또는 반지 형상을 포함할 수 있다. 이러한 벤딩 가능한 광원 모듈(100)은 점 광원이 발광 칩이 선택적으로 온, 오프되도록 제어하여, 표시 모듈로 제공될 수 있다.

[113]

[114] 도 10은 도 1의 광원 모듈에서, 발광 칩(30)의 가로 길이(E1)와 세로 길이(E2)가 다른 예이다. 예컨대 발광 칩(30)의 가로 길이(E1)가 세로 길이(E2)보다 작게

배치되므로, 발광 칩(30) 간의 간격(D2)은 더 넓어질 수 있다. 이에 따라 연성회로기판(10)의 벤딩에 따른 응력은 제1실시 예보다는 더 작아질 수 있다.

[115]

[116] 도 11은 제2실시 예에 따른 광원 모듈을 나타낸 평면도이고, 도 12는 도 11의 광원 모듈의 측 단면도이다. 제2실시 예를 설명함에 있어서, 제1실시 예와 동일한 구성은 제1실시 예의 설명을 참조하기로 한다.

[117] 도 11 및 도 12를 참조하면, 광원 모듈은 연성회로기판(10); 상기 연성회로기판(10) 상의 발광 영역 둘레에 배치된 반사부재(20); 상기 반사부재(20) 내에 배치된 복수의 발광 칩(30); 및 상기 복수의 발광 칩(30)을 덮는 몰드 부재(40)를 포함한다.

[118] 상기 연성회로기판(10)에는 복수의 발광 칩(30)이 탑재된다. 상기 복수의 발광 칩(30)은 매트릭스 구조로 배열될 수 있으며, 예컨대 제1방향(X)으로 배열된 제1어레이(131) 및 상기 제1방향(X)과 다른 제2방향(Y)으로 배열된 제2어레이(133)를 포함할 수 있다.

[119] 제2어레이(133)에서 발광 칩(30)의 제1전극(301)들은 제1연결 부재(32A)에 의해 서로 연결되고, 마지막 발광 칩은 제2연결 부재(32B)에 의해 연성회로기판(10)의 제2패드(12)에 연결된다. 상기 제1연결 부재(32A)는 칩 간을 연결해 줌으로써, 와이어의 양단 높이 차이로 인한 단락 문제를 제거할 수 있다. 상기 제2패드(12)는 도 13과 같이, 비아(115B)를 통해 제2배선층과 연결될 수 있다.

[120] 발광 칩(30)의 제2전극(302)은 연성회로기판(10)의 제1패드(11)에 본딩 부재(34)로 각각 본딩된다. 이러한 제2어레이(133)에서 발광 칩(30)의 제1전극(301)은 서로 연결되며, 제2전극(302)은 서로 분리된다.

[121] 상기 제1어레이(131)에서 각 발광 칩(30)들은 도 13과 같이, 제1배선층(112)의 제1연결 패턴(113A)에 의해 서로 연결될 수 있다. 즉, 제1어레이(131)에서 각 발광 칩(30)의 제2전극(302)은 제1패드(11)를 통해 서로 연결된다.

[122] 도 13는 도 12의 광원 모듈의 연성회로기판(10)의 제1배선층을 나타낸 도면이다. 도 13을 참조하면, 제1배선층(112)은 제1방향으로 배열된 복수의 제1패드(11)들은 제1연결 패턴(113A)에 의해 서로 연결된다. 제2패드(12)는 서로 이격되며 비아(115B)를 통해 제2배선층과 연결될 수 있다. 이에 따라 제1어레이(131)에서 각 발광 칩(30)의 제2전극들은 서로 연결되며, 제1전극들은 서로 분리된다.

[123]

[124] 상기 제2어레이(133)의 방향 즉, 제2방향에는 발광 칩(30)과 제1 및 제2연결 부재(32A,32B)인 와이어가 배치되므로, 상기 연성회로기판(10)을 벤딩할 때, 제2방향(Y)에 대해 작용하는 제2응력은 제1방향의 제1응력보다 증가하게 된다.

[125] 또한 상기 제2응력은 제1, 제2연결 부재(32A,32B)에 의해 증가되며, 제1응력은 제1실시 예와 동일할 수 있다.

[126]

[127] 도 14는 제3실시 예에 따른 광원 모듈을 나타낸 평면도이고, 도 15는 도 14의 광원 모듈의 측 단면도이다. 제3실시 예를 설명함에 있어서, 제1 및 제2실시 예와 동일한 구성은 제1 및 제2실시 예의 설명을 참조하기로 한다.

[128] 도 14 및 도 15를 참조하면, 광원 모듈은 연성회로기판(10); 상기 연성회로기판(10) 상의 발광 영역 둘레에 배치된 반사부재(20); 상기 반사 부재(20) 내에 배치된 복수의 발광 칩(30); 및 상기 복수의 발광 칩(30)을 덮는 몰드 부재(40); 상기 발광 칩(30) 사이에 차단 벽(50)을 포함한다.

[129] 상기 차단 벽(50)은 인접한 발광 칩(30)으로부터 발생된 광의 간섭을 차단할 수 있다. 상기 차단 벽(50)의 상면은 상기 반사 부재(20)의 상면보다 낮게 배치될 수 있다. 상기 차단 벽(50)은 상기 제1, 제2연결 부재(32A, 32B)의 고점 보다는 낮게 배치될 수 있다. 상기 몰드 부재(40)는 상기 차단 벽(50) 및 상기 발광 칩(30)을 몰딩하게 된다. 상기 차단 벽(50)은 광 반사 재질 예컨대, 솔더 레지스트나 커버레이로 형성될 수 있으며, 이에 대해 한정하지는 않는다.

[130] 상기 차단 벽(50)은 제1 방향 및 제2방향 중 적어도 하나의 방향으로 배치될 수 있으며, 이에 대해 한정하지는 않는다.

[131]

[132] 상기 차단 벽(50)의 일부 위에는 제2패드(12)가 배치되며, 상기 제2패드(12)와 상기 발광 칩(30)은 제2연결 부재(32B)로 연결된다. 상기 제2패드(12)가 차단 벽(50) 위에 배치됨으로써, 제2연결 부재(32B)의 양단 높이의 차이에 의한 인장력은 개선될 수 있다. 즉, 제2연결 부재(32A)가 끊어지는 문제를 방지할 수 있다. 상기 차단 벽(50)은 하부가 넓고 상부가 좁은 구조로 형성되거나, 외 측벽이 경사진 면으로 형성될 수 있다. 이러한 차단 벽(50)의 구조는 광의 반사 효율을 개선시켜 줄 수 있다.

[133]

[134] 도 16은 제4실시 예에 따른 광원 모듈을 나타낸 평면도이고, 도 17은 도 16의 광원 모듈의 C-C측 단면도이며, 도 18은 도 16의 광원 모듈의 D-D측 단면도이다. 제4실시 예를 설명함에 있어서, 상기에 개시된 실시 예와 동일한 부분은 상기에 개시된 실시 예의 설명을 참조하기로 한다.

[135] 도 16 내지 도 18을 참조하면, 광원 모듈은 연성회로기판(10) 상에 복수의 발광 칩(30A)이 플립 방식으로 탑재된다. 상기 각 발광 칩(30A)은 상기 연성회로기판(10) 상에 제1 및 제2본딩 부재(361,362)로 연결된다. 예를 들면, 발광 칩(30A)은 연성회로기판(10)의 제1패드(11)와 제1본딩 부재(361)로 연결되고, 제2패드(12)와 제1본딩 부재(362)로 연결된다. 상기 발광 칩(30A)가 플립 방식으로 탑재됨으로써, 광 추출 효율은 개선될 수 있다.

[136]

[137] 도 19는 도 16의 발광 칩(30A)을 나타낸 나타낸 도면이다. 도 19를 참조하면, 발광 칩(30A)은 제1 및 제2본딩 부재(361,362)로 연성회로기판(10)의 제1 및

제2패드(11,12)에 본딩된다. 상기 제1 및 제2본딩 부재(361,362)은 예컨대, 솔더(solder), 솔더 볼(ball), 범프(bump) 또는 솔더 페이스트(solder paste)의 일부 물질일 수 있다.

[138] 상기 발광 칩(30A)은 기판(311), 제1반도체층(312), 발광 구조물(310), 전극층(331), 절연층(333), 제1전극(335) 및 제2전극(337)을 포함한다.

[139] 상기 기판(311)은 투광성, 절연성 또는 도전성 기판을 이용할 수 있으며, 예컨대, 사파이어(Al_2O_3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga_2O_3 중 적어도 하나를 이용할 수 있다. 상기 기판(311)의 탑 면에는 복수의 볼록부(미도시)가 형성되어, 광 추출 효율을 개선시켜 줄 수 있다. 여기서, 상기 기판(311)은 발광 칩(30A) 내에서 제거될 수 있으며, 이 경우 상기 제1반도체층(312) 또는 제1도전형 반도체층(313)이 탑 층으로 배치될 수 있다. 상기 발광 칩(30)은 기판(311)의 전 상면을 통해 광을 추출함으로써, 광 추출 효율은 개선될 수 있다.

[140] 상기 기판(311) 아래에는 제1반도체층(312)이 형성될 수 있다. 상기 제1반도체층(312)은 II족 내지 V족 원소의 화합물 반도체를 이용하여 형성될 수 있다. 상기 제1반도체층(312)은 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, GaP 중 적어도 하나를 포함할 수 있다. 상기 제1반도체층(312)은 버퍼층 및 언도프드(undoped) 반도체층 중 적어도 하나로 형성될 수 있으며, 상기 버퍼층은 상기 기판과 질화물 반도체층 간의 격자 상수의 차이를 줄여줄 수 있고, 상기 언도프드 반도체층은 반도체의 결정 품질을 개선시켜 줄 수 있다. 여기서, 상기 제1반도체층(312)은 형성하지 않을 수 있다.

[141] 상기 제1반도체층(312) 위에는 발광 구조물(310)이 형성될 수 있다. 상기 발광 구조물(310)은 II족 내지 V족 원소 및 III족-V족 원소의 화합물 반도체 중에서 선택적으로 형성되며, 자외선 대역부터 가시 광선 대역의 파장 범위 내에서 소정의 피크 파장을 발광할 수 있다.

[142] 상기 발광 구조물(310)은 제1도전형 반도체층(313), 제2도전형 반도체층(315), 상기 제1도전형 반도체층(313)과 상기 제2도전형 반도체층(315) 사이에 형성된 활성층(314)을 포함한다.

[143] 상기 제2도전형 반도체층(315) 아래에는 전극층(331)이 형성된다. 상기 전극층(331)은 반사층을 포함하며, 상기 반사층은 발광 구조물(310)과 접촉된 오믹층을 더 포함할 수 있다. 상기 반사층은 반사율이 70% 이상인 물질 예컨대, Al, Ag, Ru, Pd, Rh, Pt, Ir의 금속과 상기의 금속 중 2 이상의 합금 중에서 선택될 수 있다. 상기 전극층(331)은 또한 투광성 전극층/반사층의 적층 구조를 포함할 수 있다. 상기 제2도전형 반도체층(315) 및 상기 전극층(331) 중 적어도 한 층의 표면에는 러프니스와 같은 광 추출 구조가 형성될 수 있으며, 이러한 광 추출 구조는 입사되는 광의 임계각을 변화시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다.

[144] 상기 제1도전형 반도체층(313)의 일부 영역 아래에는 제1전극(335)이 배치되며, 상기 전극층(331)의 일부 아래에는 제2전극(337)이 배치될 수 있다.

[145] 상기 제1전극(335)는 상기 제1도전형 반도체층(315)과 상기 제1본딩 부재(361)에 전기적으로 연결되며, 상기 제2전극(337)은 상기 전극층(331)을 통해 상기 제2도전형 반도체층(315)과 제2본딩 부재(362)에 전기적으로 연결될 수 있다. 상기 제1전극(335) 및 제2전극(337)은 Cr, Ti, Co, Ni, V, Hf, Ag, Al, Ru, Rh, Pt, Pd, Ta, Mo, W 중 적어도 하나 또는 합금으로 형성될 수 있다. 상기 제1전극(335)과 상기 제2전극(337)은 동일한 적층 구조이거나 다른 적층 구조로 형성될 수 있다.

[146] 상기 절연층(333)은 상기 전극층(331) 아래에 배치되며, 상기 제2도전형 반도체층(315)의 하면, 상기 제2도전형 반도체층(315) 및 상기 활성층(314)의 측면, 상기 제1도전형 반도체층(313)의 일부 영역에 배치될 수 있다. 상기 절연층(333)은 상기 발광 구조물(310)의 하부 영역 중에서 상기 전극층(331), 제1전극(335) 및 제2전극(337)을 제외한 영역에 형성되어, 상기 발광 구조물(310)의 하부를 전기적으로 보호하게 된다. 상기 절연층(333)은 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 및 황화물 중 적어도 하나로 형성된 절연물질 또는 절연성 수지를 포함한다. 상기 절연층(333)은 예컨대, SiO_2, Si_3N_4, Al_2O_3, TiO_2 중에서 선택적으로 형성될 수 있다. 상기 절연층(333)은 발광 구조물(310)의 아래에 플립 본딩을 위한 금속 구조물을 형성할 때, 상기 발광 구조물(310)의 층간 쇼트를 방지하기 위해 형성된다.

[147] 상기 발광 칩(30A)은 발생된 광은 전극층(331)에 의해 반사되어 기판(311)을 통해 방출될 수 있다.

[148]

[149] 도 20은 제5실시 예에 따른 광원 모듈을 나타낸 도면이며, 도 21은 도 20의 광원 모듈의 측 단면도이다. 제5실시 예를 설명함에 있어서, 상기에 개시된 실시 예와 동일한 부분은 상기에 개시된 실시 예의 설명을 참조하기로 한다.

[150] 도 20 및 도 21을 참조하면, 광원 모듈은 연성회로기판(10); 상기 연성회로기판(10) 상의 발광 영역 둘레에 배치된 반사부재(20); 상기 반사 부재(20) 내에 배치된 복수의 발광 칩(30); 및 상기 복수의 발광 칩(30)을 덮고 내부에 홈(46)을 갖는 몰드 부재(40)를 포함한다.

[151] 상기 몰드 부재(40)에는 제2어레이(133)와 제2어레이(133) 사이의 영역에 홈(46)이 배치되며, 상기 홈(46)은 측 단면이 다각형 형상으로 형성될 수 있으며, 예컨대 삼각형 형상 또는 사각형 형상을 포함한다. 상기 홈(46)은 상기 몰드 부재(40)의 상면으로부터 오목하며, 제1 및 제2방향 중 적어도 한 방향으로 배치될 수 있다.

[152] 상기 홈(46)의 깊이(T2)는 상기 몰드 부재(40)의 두께(T1)보다 얇게 형성될 수 있다.

[153] 상기 홈(46)은 제1어레이(131)의 발광 칩(30)들 사이에 배치됨으로써, 발광

칩(30)으로부터 발생된 광을 반사시켜 줄 수 있다. 또한 상기 연성회로기판(10)이 제1방향(X) 방향에 대해 벤딩될 때 응력을 감소시켜 줄 수 있다. 상기 몰드부재(40)의 일부(40A)는 상기 홈(46)과 상기 연성회로기판(10) 사이에 존재하므로, 상기 홈(46)의 깊이(T2)에 따라 상기 연성회로기판(10)의 복원력은 달라질 수 있다.

[154] 다른 예로서, 상기 홈(46)은 몰드 부재(40) 내에서 서로 교차되는 형태로 배열될 수 있으며, 이에 대해 한정하지는 않는다.

[155]

[156] 도 22는 몰드 부재(40) 내에 다각형 형상의 홈(47)이 배치되고, 상기 홈(47) 내에 반사 물질(48)이 채워진다. 상기 반사 물질(48)은 상기 발광 칩(30)으로부터 발생된 광을 반사시켜 줄 수 있다. 상기 홈(47)의 깊이(T3)는 상기 몰드 부재(40)의 두께(T1)보다 얇은 깊이로 형성될 수 있다. 상기 반사 물질(40)은 수지 재질 예컨대, 소프트 실리콘에 반사제가 첨가될 수 있으며, 상기 반사제는 TIO_2, 또는 SiO_2를 포함할 수 있다.

[157]

[158] 도 23은 제6실시 예에 따른 광원 모듈의 측 단면도이다.

[159] 도 23을 참조하면, 광원 모듈은 연성회로기판(10) 상에 복수의 발광 칩(30)이 배열되고, 상기 복수의 발광 칩(30) 사이에 차단 벽(62)가 배치되며, 상기 차단 벽(62) 상에 투광성 필름(60)이 배치된다. 상기 투광성 필름(60)은 상기 복수의 발광 칩(30) 및 반사 부재(20) 상에 접착되어, 상기 복수의 발광 칩(30)을 보호하게 된다. 상기 투광성 필름(60)은 폴리 이미드와 같은 투광성 재질을 포함할 수 있다.

[160] 상기 차단 벽(62)은 광을 반사하며 상기 투광성 필름(60)이 쳐지는 것을 방지하는 부재로 기능할 수도 있다. 상기 차단 벽(62)은 기둥 형상 또는 바 형상으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.

[161] 여기서, 상기 연성회로기판(10)과 상기 투광성 필름(60) 사이의 영역(70)에는 몰드 부재가 아닌 에어가 채워질 수 있으며, 이에 대해 한정하지는 않는다.

[162]

[163] 도 24는 제 7 실시 예에 따른 광원 모듈을 보여주는 평면도이며, 도 25는 도 24의 광원 모듈의 A-A측 단면도이고, 도 26은 도 24의 광원 모듈의 B-B측 단면도이다. 제7실시 예를 설명함에 있어서, 상기에 개시된 실시 예와 동일한 부분은 상기에 개시된 실시 예의 설명을 참조하기로 한다.

[164] 도 24 내지 도 26을 참조하면, 광원 모듈(100)은 연성회로기판(10), 상기 연성회로기판(10) 위의 둘레에 배치된 반사 부재(20), 상기 연성회로기판(10) 상에 배치된 복수의 발광 칩(30), 상기 연성회로기판(10) 상에 상기 발광 칩(30)을 덮는 몰드 부재(40), 상기 각 발광 칩(30)에 연결된 제1연결층(31), 및 상기 몰드 부재(40) 상에 배치되고 상기 제1연결층(31)과 연결된 제2연결층(32)을 포함한다.

[165] 상기 연성회로기판(10)에는 복수의 발광 칩(30)이 탑재된다. 상기 복수의 발광 칩(30)은 매트릭스 구조로 배열될 수 있다. 상기 발광 칩(30)은 예컨대 제1방향(X)으로 배열된 복수의 제1어레이(Array)(131), 및 상기 제1방향(X)과 다른 제2방향(Y)으로 배열된 복수의 제2어레이(133)를 포함할 수 있다. 상기 제1방향(X)과 제2방향(Y)는 서로 직교하는 방향을 포함한다.

[166] 상기 제1어레이(131)는 복수개가 행 또는 가로 방향으로 각각 배치되며, 제2어레이(133)는 복수개가 열 또는 세로 방향으로 각각 배치된다. 상기 제2어레이(133)의 수는 상기 제1어레이(131)의 수보다 1.5배 이상 예컨대, 2배 이상 많을 수 있다. 상기 발광 칩(30)이 배열된 발광 영역은 제1방향(X)의 길이(X1)가 제2방향(Y)의 길이(Y1)의 1.5배 이상 예컨대, 2배 이상 길게 배치될 수 있다. 상기 제1방향(X)의 길이(X1)가 길기 때문에 상기 연성회로기판(10)이 제1방향(X)에 대해 용이하게 벤딩될 수 있다.

[167] 상기 제1어레이(131)에 배열된 발광 칩(30)의 개수는 상기 제2어레이(133)에 배열된 발광 칩(30)의 개수보다 많게 배치된다. 예컨대, 상기 제1어레이(131)에 배열된 발광 칩(30)의 개수는 상기 제2어레이(133)에 배열된 발광 칩(30)의 개수보다 1.5배 이상 예컨대, 2배 이상 많게 배열될 수 있다. 실시 예는 연성회로기판(10)의 발광 영역의 제1방향(X)의 길이(X1)를 제2방향(Y)의 길이(Y1)보다 길게 함으로써, 상기 연성회로기판(10)을 제1방향(X)에 대해 효과적으로 구부려 사용할 수 있다.

[168]

[169] 상기 제1연결층(31)은 상기 발광 칩(30)에 각각 연결된다. 상기 복수의 제1연결층(31) 각각은 상기 각 발광 칩(30)의 제1전극(301)에 연결된다. 상기 제1연결층(31)은 상기 몰드 부재(40)의 상면과 상기 발광 칩(30) 사이에 배치된다. 상기 제1연결층(31)은 상기 몰드 부재(41)의 상면에 대해 수직한 방향으로 배치된다.

[170] 상기 제2연결층(32)은 각각의 제3연결층(33)과 연성회로기판(10)의 제2패드(12) 사이에 연결된다. 상기 제2패드(12)는 상기 연성회로기판(10)의 외측 영역에 배치되거나 상기 반사 부재(20)에 인접한 영역에 배치될 수 있다. 상기 제3연결층(33)은 상기 반사 부재(20)의 내 측면에 접촉되거나 상기 반사 부재(20) 내에 임베디드 형태로 배치될 수 있다.

[171]

[172] 도 24 및 도 25와 같이, 상기 제2연결층(32)은 상기 복수의 제1연결층(31)에 연결된다. 상기 제2연결층(32)은 제1방향(X)으로 복수개가 서로 이격된다. 상기 복수개의 제2연결층(32) 각각은 제2어레이(133)의 방향으로 연장되어, 상기 제2어레이(133)의 발광 칩(30)들에 연결된 제1연결층(31)에 연결된다. 상기 제2연결층(32)은 상기 몰드 부재(40) 상에 배치된다.

[173] 상기 제2어레이(133)의 발광 칩(30) 각각은 복수의 제1연결층(31) 각각에 연결되고, 상기 복수의 제1연결층(31)은 제2연결층(32)에 연결된다. 상기 제1

내지 제3연결층(31,32,33)은 전도성 배선을 포함하며, 상기 전도성 배선은 전도성 산화물, 금속 배선 또는 금속성 배선을 포함한다. 상기 전도성 배선은 금속, 금속 산화물, 또는 금속 질화물 중에서 선택될 수 있으며, 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성될 수 있다. 다른 예로서, 상기 전도성 배선은 그래핀(Graphene), 탄소 섬유 또는 탄소나노튜브를 포함한다. 상기 제1 내지 제3연결층(31,32,33)은 투광성 재질을 포함할 수 있다.

[174] 도 25 및 도 27와 같이, 상기 몰드 부재(40)는 상기 연성회로기판(10) 상에 배치되며 발광 칩(40)를 덮는다. 상기 몰드 부재(40)는 상기 반사 부재(30) 내에 배치된다. 상기 몰드 부재(40)에는 복수의 제1 및 제2구멍(41,43) 및 복수의 홈(42)을 포함하며, 상기 제1구멍(41) 각각은 상기 각 발광 칩(30) 상에 각각 배치되며, 상기 제1연결층(31)이 배치된다. 상기 제2구멍(43)은 상기 연성회로기판(10)의 제2패드(12)와 대응되는 영역에 배치되며, 내부에 상기 제3연결층(33)이 배치된다.

[175] 상기 홈(42)은 상기 몰드 부재(40)의 상면보다 낮게 리세스되며, 상기 제1어레이(303)의 방향으로 배열된 복수의 발광 칩(30)과 수직 방향으로 오버랩되게 배치된다. 상기 홈(42)에는 상기 제2연결층(32)이 배치된다. 상기 제2연결층(32)의 상면은 상기 몰드 부재(40)의 상면보다 낮거나 동일한 수평면으로 배치될 수 있다. 다른 예로서, 상기 제2연결층(32)의 상면은 상기 몰드 부재(40)의 상면 위에 돌출될 수 있다.

[176]

[177] 도 24와 같이, 상기 각 발광 칩(30)의 가로 및 세로 길이(E1, E2)는 서로 동일하거나 다를 수 있으며, 상기 가로 및 세로 길이(E1,E2) 중 적어도 하나는 500㎛ 이하 예컨대, 300㎛ 이하일 수 있다.

[178] 도 24 및 도 25를 참조하면, 상기 제2연결층(32)은 상기 제2어레이(133)의 발광 칩(30)과 제2영역(R2)을 따라 제2방향으로배열된다. 따라서, 연성회로기판(10)을 제2방향(Y)에 대해 벤딩될 경우, 발생되는 제2응력은 발광 칩(30) 및 제2연결층(32)에 의해 크게 작용하게 된다.

[179] 그리고, 도 24 및 도 26과 같이, 제1어레이(131)의 발광 칩(30) 사이의 영역(R1)에는 도 2와 같은 제2연결층(32)이 배치되지 않게 되므로, 상기 연성회로기판(10)이 제1방향(X)에 대해 벤딩될 때 발생되는 제1응력은 상기 제2응력보다 작을 수 있다. 또한 상기 제2연결층(32)은 상기 제2방향으로 발광 칩(30)과 오버랩되도록 연장됨으로써, 상기 제2응력은 제2방향(Y)에 대해 더 크게 작용할 수 있으나, 제1방향(X)에 대해서는 하나의 라인 형태의 응력으로 작용할 수 있다. 이에 따라 상기 연성회로기판(10)은 제1방향(X)으로 용이하게

벤딩될 수 있다. 실시 예의 연성회로기판(10)은 제1방향(X)의 길이가 제2방향(Y)의 길이보다 1.5배 이상 예컨대, 2배 이상 길게 하여, 제1방향(X)으로의 벤딩 시의 응력을 줄여줄 수 있다.

[180]

[181] 도 25 및 도 26과 같이, 상기 제2어레이(133)에서의 발광 칩(30) 간의 간격(D4) 및 주기(D3)는 제1어레이(131)에서의 발광 칩(30) 간의 간격(D2) 및 주기(D1)보다 크거나 같을 수 있다. 상기 간격(D2,D4) 중 적어도 하나는 상기 발광 칩(30)의 가로 및 세로 길이 중 적어도 하나보다는 크게 형성될 수 있으며, 예컨대 0.3mm 내지 0.7mm 범위를 포함한다. 이러한 간격(D2,D4)은 발광 칩(30)의 크기에 따라 달라질 수 있다.

[182]

[183] 상기 연성회로기판(10)은 도 27과 같이, 절연 필름(111), 제1배선층(113), 제2배선층(114), 제1커버레이(118), 및 제2커버레이(119)를 포함하며, 상기 절연 필름(111)은 폴리이미드(Polyimide) 필름을 포함하거나, 폴리에스테르(polyester), 폴리에틸렌(polyethylene) 등 다양한 절연 필름을 사용될 수 있다. 상기 절연 필름(111)은 70㎛ 이하 예컨대, 10㎛ 내지 40㎛ 범위의 두께로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 절연 필름(111)의 두께가 상기의 범위를 초과하면 벤딩에 어려움이 있고, 상기 범위 미만이면 벤딩 후의 탄성이 작아지는 문제가 있다.

[184] 상기 제1배선층(113)은 상기 절연 필름(111)의 상면에 부착되며, 제2배선층(114)은 상기 절연 필름(111)의 하면에 부착된다. 상기 제1 및 제2배선층(113,114)이 부착되면, 식각을 통해 원하는 패턴을 형성할 수 있다. 상기 제2배선층(114)은 생략될 수 있으며, 이에 대해 한정하지는 않는다.

[185] 상기 제1 및 제2배선층(113,114)은 접착층(116)의 의해 부착될 수 있으나, 상기 제1 및 제2배선층(113,114)에 고분자 수지를 도포한 후 경화시켜 절연 필름(111)과 일체로 제조할 수 있다. 상기 제1커버레이(cover lay)(118)는 상기 제1배선층(113) 상에 접착층(116)으로 접착되고 상기 제1배선층(118)을 보호하게 된다. 상기 제1커버레이(118)에는 오픈 영역(135)을 구비하며, 상기 오픈 영역(135)에는 상기 제1배선층(113)의 제1패드(11) 및 도 2와 같이 제2패드(12)가 노출될 수 있다. 상기 제1패드(11)는 발광 칩(30)의 하면 면적과 대응되는 면적으로 노출될 수 있다.

[186] 상기 제2커버레이(119)는 접착층(117)으로 접착되어 상기 제2배선층(114)을 보호하게 된다. 상기 제1 및 제2커버레이(118,119)는 투명 필름 또는 솔더 레지스트와 같은 재질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.

[187]

[188] 한편, 도 24 내지 도 26과 같이, 상기 연성회로기판(10)의 상면 외측 둘레에는 반사부재(20)가 배치된다. 상기 반사부재(20)는 연속적으로 연결된 프레임 형상으로 형성될 수 있다. 상기 반사부재(20)는 상기 발광 칩(30)의 둘레에서

상기 발광 칩(30)으로부터 방출된 광을 반사시켜 줄 수 있다. 상기 반사부재(20)는 실리콘 또는 에폭시와 같은 재질을 포함하거나, 솔더 레지스트와 같은 재질 또는 마스크 재질을 포함할 수 있다. 상기 반사 부재(20)의 표면에는 도금층이 코팅될 수 있다. 상기 반사부재(20)는 백색, 은색 또는 흑색일 수 있으며, 이에 대해 한정하지는 않는다.

[189] 상기 반사부재(20)는 상기 몰드 부재(40)의 둘레에 배치된다. 상기 반사부재(20)는 몰드 부재(40)가 넘치는 것을 방지하는 댐(dam) 역할을 할 수 있다.

[190] 상기 몰드 부재(40)는 소프트 몰드 재질로 형성될 수 있으며, 예컨대 소프트 실리콘 재질로 형성될 수 있다. 상기 몰드 부재(40)는 상기 연성회로기판(10)이 소정의 곡률로 벤딩될 때, 팽창하게 되고, 상기 연성회로 기판(10)이 복원될 때 복원될 수 있다. 여기서, 상기 몰드 부재(40)는 상기 발광 칩(30) 상에 몰딩됨으로써, 상기 제2어레이(133)에서의 제2응력을 증가시켜 주게 된다. 이에 따라 제1어레이(131)의 배열 방향에 대해서는 벤딩 및 복원을 용이하게 해 줄 수 있다.

[191] 상기 몰드 부재(40)는 투광성 재질을 포함한다. 상기 투광성 재질은 상기 발광 칩(30)으로부터 방출된 광을 발광하게 된다. 상기 몰드 부재(40)는 형광체를 포함할 수 있다. 상기 형광체는 상기 발광 칩(30)으로부터 방출된 일부 광을 변환하게 된다. 상기 발광 칩(30)은 자외선, 청색, 적색, 녹색 및 백색의 광 중 적어도 하나를 발광할 수 있다. 상기 형광체는 적색, 황색, 녹색, 청색 형광체 중 적어도 하나를 포함할 수 있다. 다른 예로서, 각 발광 칩(30) 상에 개별 형광체층을 배치하여, 발광 칩(30)으로부터 방출된 광을 파장 변환하게 할 수 있으며, 이 경우 상기 몰드 부재(40)는 형성하지 않거나 형광체가 없는 클린(clean) 몰딩 재료로 제공될 수 있다.

[192]

[193] 상기 발광 칩(30)은 도 5에 도시된 바와 같이, 제1전극(301), 발광 구조물(310), 상기 발광 구조물(310) 아래에 제2전극(302), 및 상기 발광 구조물(310)의 하면 둘레에 보호층(323)을 포함한다.

[194] 다만, 본 실시 예에서의 상기 제2전극(302)은 도 25 내지 도 27과 같이, 연성회로기판(10)의 제2패드(12)에 본딩 부재(34)로 연결될 수 있다. 그리고 상기 제1전극(301)은 발광 구조물(310)에 배치되며, 제1도전형 반도체층(313)과 연결된다. 이러한 제1전극(301)은 도 25 및 도 26과 같이, 제1연결층(31)로 연결된다.

[195]

[196] 도 28를 참조하면, 광원 모듈(100)은 제1방향(X)에 대해 볼록한 방향(Z) 또는 오목한 방향으로 벤딩될 수 있다. 상기 제1어레이(131) 방향에 대해 벤딩된 후, 연성회로기판(10)은 벤딩 반경은 150mm 이하 예컨대, 100mm 이하일 수 있다. 또한 광원 모듈(100)은 도 40과 같이 발광 칩이 정보를 표시한 상태에서 벤딩될

수 있다. 이러한 광원 모듈(100)은 도 30과 같이 정보를 표시함으로써, 표시 모듈로 제공될 수 있다.

[197]

[198] 도 29는 도 24의 광원 모듈에서, 발광 칩(30)의 가로 길이(E1)와 세로 길이(E2)가 다른 예이다. 예컨대 발광 칩(30)의 가로 길이(E1)가 세로 길이(E2)보다 작게 배치되므로, 발광 칩(30) 간의 간격(D2)은 더 넓어질 수 있다. 이에 따라 연성회로기판(10)의 벤딩에 따른 응력은 제1실시 예보다는 더 작아질 수 있다.

[199]

[200] 도 30은 제8실시 예에 따른 광원 모듈을 나타낸 평면도이고, 도 31은 도 30의 광원 모듈의 측 단면도이다. 제8실시 예를 설명함에 있어서, 앞선 실시 예와 동일한 구성은 앞선 실시 예의 설명을 참조하기로 한다.

[201] 도 30 및 도 31을 참조하면, 광원 모듈은 연성회로기판(10), 상기 연성회로기판(10) 상의 발광 영역 둘레에 배치된 반사부재(20), 상기 반사부재(20) 내에 배치된 복수의 발광 칩(30), 상기 발광 칩(30)에 연결된 제1연결층(31), 상기 제1연결층(31)에 연결된 제2연결층(32), 상기 제2연결층(32)과 연성회로기판(10) 사이에 연결된 제3연결층(33), 상기 복수의 발광 칩(30)을 덮는 몰드 부재(40), 및 상기 몰드 부재(40) 상에 투광층(45)을 포함한다.

[202] 상기 연성회로기판(10)에는 복수의 발광 칩(30)이 탑재된다. 상기 복수의 발광 칩(30)은 매트릭스 구조로 배열될 수 있으며, 예컨대 제1방향(X)으로 배열된 제1어레이(131) 및 상기 제1방향(X)과 다른 제2방향(Y)으로 배열된 제2어레이(133)를 포함할 수 있다.

[203] 발광 칩(30)의 제2전극(302)은 연성회로기판(10)의 제1패드(11)에 본딩 부재(34)로 각각 본딩된다. 이러한 제2어레이(133)에서 발광 칩(30)의 제1전극(301)은 상기 제1연결층(31)을 통해 제2연결층(32)에 의해 서로 연결된다.

[204] 상기 제1 내지 제3연결층(31,32,33)은 몰드 부재(40)에 배치된다. 상기 몰드 부재(40) 상에는 투광층(45)가 배치될 수 있다. 상기 투광층(45)은 투광성 실리콘 또는 에폭시 재질을 포함할 수 있다. 상기 투광층(45)은 상기 몰드 부재(40)의 상면에 노출된 제2연결층(32)의 표면을 보호하게 된다. 이러한 투광층(45)은 형광체를 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 반사 부재(20)의 높이는 상기 몰드 부재(40)의 상면보다 높고 상기 투광층(45)의 상면과 같거나 낮을 수 있다.

[205]

[206] 도 32는 제9실시 예에 따른 광원 모듈을 나타낸 평면도이고, 도 33은 도 32의 광원 모듈의 측 단면도이다. 제9실시 예를 설명함에 있어서, 앞선 실시 예와 동일한 구성은 앞선 실시 예의 설명을 참조하기로 한다.

[207] 도 32 및 도 33을 참조하면, 광원 모듈은 연성회로기판(10), 상기

연성회로기판(10) 상의 발광 영역 둘레에 배치된 반사부재(20), 상기 반사부재(20) 내에 배치된 복수의 발광 칩(30), 및 상기 복수의 발광 칩(30)을 덮는 몰드 부재(40), 상기 발광 칩(30)에 연결된 제1연결층(31), 상기 제1연결층(31)에 연결된 제2연결층(32), 상기 제2연결층(32)과 연성회로기판(10) 사이에 연결된 제3연결층(33), 상기 발광 칩(30) 사이에 차단 벽(50)을 포함한다.

[208] 상기 차단 벽(50)은 인접한 발광 칩(30)으로부터 발생된 광의 간섭을 차단할 수 있다. 상기 차단 벽(50)의 상면은 상기 반사부재(20)의 상면보다 낮게 배치될 수 있다. 상기 차단 벽(50)은 상기 제2연결층(32) 보다는 낮게 배치될 수 있다. 상기 몰드 부재(40)는 상기 차단 벽(50) 및 상기 발광 칩(30)을 몰딩하게 된다. 상기 차단 벽(50)은 광 반사 재질 예컨대, 솔더 레지스트나 커버레이로 형성될 수 있으며, 이에 대해 한정하지는 않는다.

[209] 상기 차단 벽(50)은 제1 방향(X) 및 제2방향(Y) 중 적어도 하나의 방향으로 배치되거나, 제1 및 제2방향(X,Y)으로 배열될 수 있으며, 이에 대해 한정하지는 않는다.

[210] 상기 차단 벽(50)의 일부 위에는 연성회로기판(10)과 연결되는 제2패드(12)가 배치되며, 상기 제2패드(12)와 상기 발광 칩(30)은 제2연결층(32)에 연결된 제3연결층(33)으로 연결된다. 상기 차단 벽(50)은 하부가 넓고 상부가 좁은 구조로 형성되거나, 외 측벽이 경사진 면으로 형성될 수 있다. 이러한 차단 벽(50)의 구조는 광의 반사 효율을 개선시켜 줄 수 있다.

[211]

[212] 도 34는 제10실시 예에 따른 광원 모듈을 나타낸 도면이며, 도 35는 도 34의 광원 모듈의 측 단면도이다. 제10실시 예를 설명함에 있어서, 상기에 개시된 실시 예와 동일한 부분은 상기에 개시된 실시 예의 설명을 참조하기로 한다.

[213] 도 34 및 도 35를 참조하면, 광원 모듈은 연성회로기판(10), 상기 연성회로기판(10) 상의 발광 영역 둘레에 배치된 반사부재(20), 상기 반사부재(20) 내에 배치된 복수의 발광 칩(30), 상기 발광 칩(30)에 연결된 제1연결층(31), 상기 제1연결층(31)에 연결된 제2연결층(32), 상기 제2연결층(32)과 연성회로기판(10) 사이에 연결된 제3연결층(33), 및 상기 복수의 발광 칩(30)을 덮고 내부에 홈(46)을 갖는 몰드 부재(40)를 포함한다.

[214] 상기 몰드 부재(40)에는 제2어레이(133)와 제2어레이(133) 사이의 영역에 홈(46)이 배치되며, 상기 홈(46)은 측 단면이 다각형 형상으로 형성될 수 있으며, 예컨대 삼각형 형상 또는 사각형 형상을 포함한다. 상기 홈(46)은 상기 몰드 부재(40)의 상면으로부터 오목하며, 제1 및 제2방향(X, Y) 중 적어도 한 방향 또는 제1 및 제2방향(X,Y)에 배치될 수 있다.

[215] 상기 홈(46)의 깊이(T2)는 상기 몰드 부재(40)의 두께(T1)보다 얇게 형성될 수 있다. 상기 홈(46)은 제1어레이(131)의 발광 칩(30)들 사이에 배치됨으로써, 발광 칩(30)으로부터 발생된 광을 반사시켜 줄 수 있다. 또한 상기 연성회로기판(10)이 제1방향(X) 방향에 대해 벤딩될 때 응력을 감소시켜 줄 수 있다. 상기

몰드부재(40)의 일부(40A)는 상기 홈(46)과 상기 연성회로기판(10) 사이에 존재하므로, 상기 홈(46)의 깊이(T2)에 따라 상기 연성회로기판(10)의 복원력은 달라질 수 있다.

[216] 다른 예로서, 상기 홈(46)은 몰드 부재(40) 내에서 서로 교차되는 형태로 배열될 수 있으며, 이에 대해 한정하지는 않는다.

[217] 상기 제2연결층(32)은 상기 몰드 부재(40)의 상면을 따라 배치되고 제1 및 제3연결층(31,33)에 연결될 수 있다.

[218]

[219] 도 36은 몰드 부재(40) 내에 다각형 형상의 홈(47)이 배치되고, 상기 홈(47) 내에 반사 물질(48)이 채워진다. 상기 반사 물질(48)은 상기 발광 칩(30)으로부터 발생된 광을 반사시켜 줄 수 있다. 상기 홈(47)의 깊이(T3)는 상기 몰드 부재(40)의 두께(T1)보다 얇은 깊이로 형성될 수 있다. 상기 반사 물질(48)은 수지 재질 예컨대, 소프트 실리콘에 반사제가 첨가될 수 있으며, 상기 반사제는 TIO_2, 또는 SiO_2를 포함할 수 있다.

[220]

[221] 도 37은 제12실시 예에 따른 광원 모듈의 측 단면도이다. 상기 제12실시 예를 설명함에 있어서, 상기에 개시된 구성과 동일한 부분은 동일 부호로 설명하며 상기의 설명을 참조하기로 한다.

[222] 도 37을 참조하면, 광원 모듈은 연성회로기판(10) 상에 복수의 발광 칩(30)이 배열되고, 상기 복수의 발광 칩(30) 사이에 차단 벽(62)가 배치되며, 상기 차단 벽(62) 및 몰드 부재(40) 상에 투광성 필름(60)이 배치된다. 상기 몰드 부재(40)에는 제1연결층(41), 미도시된 제2 및 제3연결층이 배치될 수 있다.

[223] 상기 투광성 필름(60)은 상기 복수의 발광 칩(30) 및 반사 부재(20) 상에 접착되어, 상기 복수의 발광 칩(30)을 보호하게 된다. 상기 투광성 필름(60)은 폴리 이미드와 같은 투광성 재질을 포함할 수 있다.

[224] 상기 차단 벽(62)은 광을 반사하며 상기 투광성 필름(60)이 쳐지는 것을 방지하는 부재로 기능할 수도 있다. 상기 차단 벽(62)은 기둥 형상 또는 바 형상으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.

[225] 도 38는 실시 예와 비교 예의 동일 사이즈에 의한 해상도를 비교한 도면이며, 도 39는 실시 예와 비교 예의 동일 개수에 의한 사이즈를 비교한 도면이다.

[226] 도 38 및 도 39를 참조하면, 비교 예(B)는 연성회로기판 상에 광원으로서 발광 소자 패키지가 배열된 구성이며, 실시 예(A)는 연성회로기판 상에 광원으로서 발광 칩이 배열된 구성이다. 따라서, 비교 예의 발광 소자 패키지는 서로 간의 간격이 실시 예의 발광 칩 간의 간격보다 넓어질 수 있다. 따라서, 비교 예와 실시 예에서 동일 표시 사이즈에서 해상도를 비교하면, 실시 예의 해상도가 더 개선됨을 알 수 있다. 이는 동일 사이즈에 더 많은 광원을 배치할 수 있어, 해상도가 비교 예에 비해 개선된다.

[227] 또한 도 38은 동일 개수의 광원을 매트릭스로 배열한 사이즈를 비교한

도면으로서, 비교 예(B)는 발광 소자 패키지에 의해 동일 개수의 패키지를 배열하더라도, 실시 예(A)에서 발광 칩을 배열한 사이즈보다 커지게 된다. 이에 따라 발광 칩을 배열한 실시 예는 비교 예에 비해 해상도가 개선될 뿐만 아니라, 사이즈가 더 작게 제공할 수 있다. 또한 발광 칩의 사이즈가 더 작고 발광 칩 간의 간격을 더 좁게 배열할 수 있어, 광원 모듈에 작용하는 응력이 더 작아지게 되므로, 벤딩에 효과적이다.

[228] 실시 예에 따른 광원 모듈은 복수의 발광 칩을 개별적으로 제어하여, 온/오프시켜 줌으로써, 원하는 정보를 표시할 수 있다. 또한 광원 모듈을 제1방향에 대해 벤딩하여 사용할 수 있어, 광원 모듈을 갖는 표시 모듈로 사용할 수 있다. 또한 광원 모듈을 갖는 시계, 반지, 휴대 단말기의 액서사리(accessory)로 사용할 수 있다. 또한 실시 예에 발광 칩 상에는 렌즈가 각각 배열될 수 있으며, 이에 대해 한정하지는 않는다.

[229] 실시 예에 따른 광원 모듈은 휴대 단말기, 컴퓨터 등의 백라이트 유닛 뿐만 아니라, 조명등, 신호등, 차량 전조등, 전광판, 가로등 등의 조명 장치에 적용될 수 있으며, 이에 대해 한정하지는 않는다.

[230] 한편, 상기와 같은 광원 모듈은 장신구에 적용될 수 있다.

[231] 도 41은 실시예에 따른 플렉시블 광원 모듈을 포함하는 장신구의 사시도이다.

[232] 도 41을 참조하면, 실시예에 따른 플렉시블 광원 모듈을 포함하는 장신구는 몸체(120)가 구비되고, 몸체(120)의 상단에 배치되고 리세스를 포함하는 표시부(110), 표시부(110)의 리세스 상에 배치되는 광원 모듈(100)을 포함한다.

[233] 몸체(120)는 금속제로 이루어질 수 있으나, 이에 대해 한정하는 것은 아니다. 실시예에서, 상기 장신구는 반지, 목걸이, 귀걸이, 팔찌 중 적어도 하나일 수 있고, 상기 장신구의 크기는 종류에 따라 몸체(120)의 크기가 달라질 수 있다.

[234] 표시부(110)는 몸체(120)의 상단에 배치될 수 있고, 리세스를 포함할 수 있다. 상기 리세스의 크기는 제한되지 않으며, 표시부(110)의 폭과 깊이보다 작을 수 있다.

[235] 광원 모듈(100)은 표시부(110)의 상기 리세스 내에 배치될 수 있다. 광원 모듈(100)은 연성회로기판 상의 발광 영역 둘레에 배치된 반사부재와 상기 반사부재 내에 배치된 복수의 발광 칩과 상기 반사 부재 내에서 상기 복수의 발광 칩을 덮는 몰드 부재를 포함한다. 즉, 광원 모듈(100)은 소정의 곡률로 벤딩이 가능하여 곡률을 가진 장신구에 부착하여 정보를 제공할 수 있다. 실시예에 따른 광원 모듈은 도 5 이하에서 자세히 설명한다.

[236] 커버부(미도시)는 광원 모듈(100) 상에 배치되어 광원 모듈(100)을 보호할 수 있고, 상기 커버부는 플렉시블한 투명한 합성수지재, 플렉시블한 투명한 유색의 합성수지재 중 적어도 하나일 수 있다.

[237] 도 42는 실시예에 따른 플렉시블 광원 모듈을 포함하는 장신구의 정면도이고, 도 43은 실시예에 따른 플렉시블 광원 모듈을 포함하는 장신구의 측면도이다.

[238] 도 42를 참조하면, 몸체(120)의 상단에 표시부(110)가 배치될 수 있다. 도

42에서는 몸체(120)의 상단에 표시부(110)가 배치되고 있으나, 이에 대해 제한하지 않으며, 실시예에 따라 표시부(110)가 몸체(120) 전체를 둘러싸며 배치될 수 있다.

[239] 도 43을 참조하면, 발광 모듈(100)은 표시부(110)의 내부에 배치될 수 있고, 표시부(110)는 발광 모듈(100)을 고정시킬 수 있다. 발광 모듈(100)은 도 1 내지 도 40에서 설명한 바와 같다.

[240] 도 44는 플렉시블 광원 모듈을 포함하는 장신구를 착용한 상태를 도시한 사용상태도이다.

[241] 도 44를 참조하면, 실시예에 따른 장신구는 플렉시블 광원 모듈을 포함하는 반지이고, 기존의 플렉시블 광원 모듈보다 크기가 작아 높은 곡률을 가질 수 있고, 소형 크기의 반지에 장착하여도 시안성이 개선되는 효과가 있다.

[242] 한편, 상기와 같은 광원 모듈은 자동차의 룸미러에 적용될 수 있다.

[243] 도 45는 본 발명의 실시 예에 따른 디스플레이 기능을 가지는 미러의 구조를 도시한 측면도이다.

[244] 도 45를 참조하면, 실시 예에 따른 디스플레이 기능을 가지는 미러는, 차량에 배치되어, 차량 후방 상황을 감지하는 거울부(200)와, 상기 거울부(200)의 배면의 적어도 일부에 형성되는 광원 모듈(100)을 포함하여 이루어질 수 있다.

[245] 거울부(200)는 차량에 구비되어 운전자가 후방 시야를 확보하기 위해 장착되는 거울이다.

[246] 여기에서, 상기 거울부(200)는 차량 외부에 구비되는 사이드 미러일 수 있으며, 이와 다르게 차량 내부에 구비되는 룸미러일 수도 있다. 이하에서는, 상기 거울부(200)가 차량 내부에 배치되는 룸미인 것으로 가정하여 설명하기로 한다.

[247] 거울부(200)는 일반적인 거울이나 전면으로 빛의 투과성질과 반사성질을 동시에 구비하는 하프미러로 이루어질 수 있지만, 후방 차량의 헤드라이트에 의한 빛 반사에 의해 운전자가 느낄 수 있는 눈부심 현상을 방지하도록 룸미러(100)의 반사율을 변화시키는 전기변색미러(Electrochromic Mirror: ECM)로 이루어지는 것이 바람직하다.

[248] 보다 구체적으로, 거울부(200)는 차량의 전방 및 후방의 밝기를 측정하는 포토다이오드 등의 광량센서에 의해 측정된 빛의 밝기 차이에 따라 전기변색소자의 산화 환원반응을 이용하여 거울부(200)의 반사율을 변환시킨다.

[249] 이에 의해 후방 차량의 헤드라이트에 의한 운전자의 눈부심을 억제하여 안전운행에 도움이 된다.

[250] 상기 거울부(200)의 구조에 대해서는 추후 도시되는 도면을 참조하여 상세히 설명하기로 한다.

[251] 광원 모듈(100)은 상기 거울부(200)의 배면에 배치되어, 상기 거울부(200)의 전(前)면으로 빛을 출력한다.

[252] 이때, 광원 모듈(100)은 발광 소자 패키지가 아닌 복수의 발광 칩을 기판에 직접 탑제하여 제조된 표시장치이며, 상기 복수의 발광 칩의 개별적인 제어를 차량의

운행과 관련된 다양한 정보를 표시한다.

[253] 즉, 종래의 디스플레이 기능을 가지는 미러는, 거울부의 배면에 LCD 모듈을 배치하는 것으로 구현되었다. 이때, 상기 종래의 미러는 LCD가 거울부 반사층 후면에 위치하므로 LCD가 부착되는 셀의 반사층 쪽은 LCD에서 나오는 밝기가 반사층에 의해 감소되지 않도록 다른 영역에 비해 반사물질의 형성 두께를 얇게 형성하고, 반사층 전체의 반사율을 감소시켜 구현되었다. 그러나, 이러한 경우, 미러의 제조 공정이 복잡해질 뿐 아니라, 미러의 특성이 저하되는 문제점이 존재하였는데, 본 발명은 광원 모듈을 거울부의 배면에 배치하는데 있어, 상기 종래와 같은 반사율 조절이나 두께 변화 등과 같은 별도의 추가적인 디스플레이 공간을 마련하지 않아도 되는 디스플레이 기능을 가지는 미러를 제공한다.

[254] 이와 같은 디스플레이 공간을 마련하지 않아도 되는 이유는, 상기 차량과 관련된 정보를 상기 광원 모듈(100)에 구비된 발광 칩을 가지고서 적용하기 때문이다.

[255] 도 46은 종래 기술에 따른 룸미러를 개략적으로 도시한 도면이다.

[256] 도 46을 참조하면, 종래의 디스플레이 룸미러는, 도 46의 (a)에 도시된 바와 같이 거울부(1) 및 거울부(1)의 배면에 설치된 디스플레이 모듈(2) 및 디스플레이 룸미러를 차량전면유리에 고정하는 고정부재(3)로 이루어져 있다.

[257] 도 46의 (b)에 도시된 바와 같이, 상기 거울부(1)는 상기 디스플레이 모듈(2)과 중첩되는 제 1 영역과, 상기 제 1 영역을 제외한 나머지 제 2 영역을 포함한다.

[258] 이때, 상기와 같은 디스플레이 룸미러는 디스플레이모듈(2)이 거울부(1)의 안쪽에 위치하여야 한다.

[259] 이에 따라, 상기 거울부(1)의 제 1 영역의 특성과 제 2 영역의 특성을 서로 다르게 나타나게 된다.

[260] 다시 말해서, 상기 디스플레이 모듈(2)을 통해 출력되는 영상은 상기 거울부(1)의 제 1 영역을 투과하여 거울부(1)의 앞면을 통해 디스플레이된다. 이때, 상기 거울부(1)는 일정 수준 이상의 반사율을 가지고 있는데, 상기 거울부(1)가 가지는 반사율은 상기 디스플레이 모듈(2)에서 발생하는 영상을 투과할 수 없게 된다.

[261] 따라서, 종래 기술에 따른 디스플레이 룸미러는 상기 거울부(1)에 별도의 디스플레이 공간을 마련하였다.

[262] 즉, 종래 기술에서의 룸미러는 거울부(1)의 제 1 영역의 반사율을 제 2 영역의 반사율보다 낮게 형성하거나, 상기 거울부(1)의 제 1 영역의 일부를 제거하여 상기 제 1 영역의 두께를 제 2 영역의 두께보다 얇게 하는 등과 같은 별도의 디스플레이를 위한 별도의 공간을 마련해야만 했다.

[263] 그러나, 본 발명에서는 상기와 같은 광원 모듈(100)을 사용하여 상기와 같은 종래 기술에 따른 문제점을 해결할 수 있다.

[264]

[265] 도 47 및 도 48는 본 발명의 실시 예에 따른 미러부의 개략적인 구조를 도시한

도면이다.

[266] 도 47을 참조하면, 거울부(200)는 전기변색미러(ECM)이다.

[267] 상기 거울부(200)는 소정 간격을 두고 상호 대향하는 제 1 투명기판(210) 및 제 2 투명기판(220), 상기 제 1 및 제 2 투명기판(210, 220)의 대향하는 면 각각에 형성된 제 1 투명전극(230)과 전도 반사층(240), 상기 제 1 투명전극(230)과 전도 반사층(240) 사이에 형성된 전기변색층(260)을 포함하는 구조로 이루어질 수 있다.

[268] 상기 거울부(200)는 전기화학적 산화 환원 반응에 의해서 재료의 광특성이 가역적으로 변할 수 있는 전기변색물질을 이용하는 것으로 외부에서 전기적 신호가 인가되지 않는 경우에는 색을 띠지 않고 있다가 전기적 신호가 인가되면 색을 띠게 됨으로써 미러의 반사도를 조절하게 된다.

[269] 제 1 및 제 2 투명기판(210, 220)은 유리기판인 것이 바람직하지만, 반드시 이에 한정되는 것이 아니라 실리콘, 합성수지, 에어로젤 등과 같이 투명성 재질로 이루어질 수 있다.

[270] 제 1 투명전극(230)은 제 1 투명기판(210) 상에 증착되며, ITO(Indium Tin Oxide), FTO(Fluor doped Tin Oxide), AZO(Aluminium doped Zinc Oxide), GZO(Galium doped Zinc Oxide), ATO(Antimony doped Tin Oxide), IZO(Indium doped Zinc Oxide), NTO(Niobium doped Titanium Oxide), ZnO 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나일 수 있지만, 이는 하나의 예시로서 반드시 이에 한정되는 것은 아니다.

[271] 전도 반사층(240)은 제 2 투명기재(220) 상에 형성되며, 전기변색층(260)을 통과하여 입사한 빛을 반사하는 반사판으로서의 역할과 상기 제 1 투명전극(230)의 상대전극 역할을 하게 되며, 상기 전도 반사층(240)은 Cu, Au, Ag, Ni, Al, Cr, Ru, Re, Pb, Sn, In, Zn을 포함하는 군으로부터 선택되는 적어도 1종의 금속 또는 이들 금속을 포함하는 합금으로 이루어질 수 있지만, 이는 하나의 예시일 뿐 반드시 이에 한정되는 것은 아니다. 또한, 도면에는 도시하지 않았지만, 상기 전도 반사층(240)은 제 2 투명전극과 반사층의 두개의 층으로도 이루어질 수 있다.

[272] 즉, 제 1 투명전극의 상대전극으로서의 역할을 하는 제 2 투명전극과 입사된 빛을 반사키시는 반사판 역할을 수행하는 반사층으로 이루어질 수 있다.

[273] 이때, 제 2 투명전극은 ITO(Indium Tin Oxide), FTO(Fluor doped Tin Oxide), AZO(Aluminium doped Zinc Oxide), GZO(Galium doped Zinc Oxide), ATO(Antimony doped Tin Oxide), IZO(Indium doped Zinc Oxide), NTO(Niobium doped Titanium Oxide), ZnO 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나로 이루어질 수 있다.

[274] 또한, 상기 반사층은 Cu, Au, Ag, Ni, Al, Cr, Ru, Re, Pb, Sn, In, Zn을 포함하는 군으로부터 선택되는 적어도 1종의 금속 또는 이들 금속을 포함하는 합금으로 이루어질 수 있다.

[275] 전기변색층(260)은 액상 또는 고상의 전기변색물질과 전해질로 이루어지며, 상기 제 1 투명전극(230)과 전도 반사층(240) 사이에 형성되어 제 1 투명전극(230)과 전도 반사층(240)에서 인가된 전기를 전달받아 산화반응 또는 환원반응을 통해 착색 또는 소색한다.

[276] 상기 전기변색층(260)은 전기변색물질과 전해질을 제 1 투명전극(230)과 전도 반사층(240) 사이에 주입하여 진공 합착 방식으로 형성할 수 있다. 전기변색물질은 유기계 또는 무기계 전기변색물질일 수 있는데, 유기계 전기변색물질로는 비올로겐, 안트라퀴논, 폴리아닐린 또는 폴리싸이오펜으로 이루어질 수 있으며, 무기계 전기변색물질로는 WO3, MoO3, CeO3, MnO2, 또는 Nb2O5 일 수 있다.

[277] 이때, 전기변색물질이 고상일 경우, 상기 전기변색층(260)은 전해질층(262)과 상기 전해질층(262)의 일면 또는 양면에 형성된 전기변색코팅층(261)을 포함하여 이루어질 수 있다.

[278] 즉, 도 47에서와 같이 전기변색코팅층(261)은 전해질층(262)의 양면에 형성될 수도 있고, 도면에는 도시하지 않았지만 전해질층(262)과 제 1 투명전극(230) 사이에만 형성될 수 있을 뿐 아니라 전해질층(262)과 전도 반사층(240) 사이에만 형성될 수도 있다. 또한, 전기 변색코팅층(261)의 두께가 100nm미만인 경우에는 전기변색물질의 고유 기능을 발휘하기 힘들며, 700nm 초과인 경우에는 균열이 생기는 등의 내구성 문제가 발생하므로 상기 전기변색코팅층(261)의 두께는 100nm 내지 700nm의 범위에서 형성됨이 바람직하지만 반드시 이에 한정되는 것은 아니다.

[279] 전기변색물질이 액상형태인 경우 균일한 변색이 이루어지지 않고, 변색상태를 유지하기 위해 계속적으로 전압을 인가해야 하므로 전력소모가 컸지만, 상술한 바와 같이 고상 형태의 전기변색코팅층(161)을 형성하게 되면, 균일한 변색, 소색이 가능해지고, 전기변색물질은 메모리 효과가 있어 변색, 소색시에만 전압을 걸어 주기 때문에 전력소모가 적게 되며, 소색시 역전압을 걸어주기 때문에 소색 반응 속도가 빠를 뿐 아니라, 코팅공법을 적용하는 전기변색물질은 무기계 또는 유기 고분자이므로 소자의 내구성이 향상될 수 있다.

[280] 이와 같이 빛의 밝기에 따라 전기변색소자의 산화 환원반응을 이용함으로써 거울부(200)의 반사율을 변화시킴으로써 운전자의 눈부심을 억제할 수 있게 된다.

청구범위

[청구항 1] 제1 및 제2패드를 갖는 연성회로기판; 및
상기 연성회로기판의 제1패드 위에 배열된 복수의 발광 칩을 포함하며,
상기 복수의 발광 칩은
제1방향으로 배열된 복수의 제1어레이와,
상기 제1방향과 다른 제2방향으로 배열되는 제2어레이를 포함하며,
상기 제1어레이의 발광 칩 중 적어도 2개는,
상기 연성회로기판에 의해 서로 연결되며,
상기 제2어레이의 발광 칩은 서로 전기적으로 분리되며,
상기 제2어레이의 발광 칩 중 적어도 하나와 상기 연성회로기판의
제2패드에 연결된 연결 부재를 포함하며,
상기 연결 부재는 제2방향으로 연장되는
광원 모듈.

[청구항 2] 제1항에 있어서,
상기 연성회로기판의 제1방향의 길이는 제2방향의 길이보다 길고,
상기 제2어레이의 수는 상기 제1어레이의 수보다 1.5배 이상인
광원 모듈.

[청구항 3] 제1항에 있어서,
상기 제1어레이에 배열된 발광 칩은
상기 제2어레이에 배열된 발광 칩의 개수보다 1.5배 이상인
광원 모듈.

[청구항 4] 제1항에 있어서,
상기 제2패드는
상기 제2어레이에 배열된 복수의 발광 칩 사이에 각각 배치되는
광원 모듈.

[청구항 5] 제4항에 있어서,
상기 연결 부재는
상기 제1어레이에 배열된 인접한 발광 칩들을 서로 연결해 주는
광원 모듈.

[청구항 6] 제4항에 있어서,
상기 연결 부재는 전도성 와이어를 포함하는
광원 모듈.

[청구항 7] 제4항에 있어서,
상기 제1방향은 상기 제2방향에 대해 직교하는
광원 모듈.

[청구항 8] 제4항에 있어서,
상기 연성회로기판은

상기 제1방향의 길이가 제2방향의 길이보다 길게 배치되며,
상기 제2방향으로 작용하는 응력이 상기 제1방향으로 작용하는 응력보다 작은
광원 모듈.

[청구항 9] 제1항에 있어서,
상기 복수의 발광 칩 둘레에 배치된 반사 부재를 포함하는
광원 모듈.

[청구항 10] 제9항에 있어서,
상기 반사 부재 내에 배치되고 상기 발광 칩을 덮는 몰드 부재를 포함하는
광원 모듈.

[청구항 11] 제10항에 있어서,
상기 복수의 발광 칩 사이에 배치된 차단 벽을 포함하는 광원 모듈.

[청구항 12] 제11항에 있어서,
상기 차단 벽의 상면은
상기 소프트 몰드 부재의 상면보다 낮은
광원 모듈.

[청구항 13] 제11항에 있어서,
상기 차단 벽은
상기 제1방향 및 제2방향 중 적어도 한 방향으로 배열되는
광원 모듈.

[청구항 14] 제10항에 있어서,
상기 몰드 부재의 상면으로부터 오목하며 상기 제1 및 제2방향 중 적어도 하나의 방향으로 배치된 홈을 포함하며,
상기 홈의 깊이는 상기 몰드 부재의 두께보다 작은
광원 모듈.

[청구항 15] 제13항에 있어서,
상기 홈에 반사 물질을 포함하는 광원 모듈.

[청구항 16] 제 10항에 있어서,
상기 연결 부재는,
상기 몰드 부재 내에 배치되며 상기 복수의 발광 칩 각각에 연결된 복수의 제1연결층과,
상기 몰드 부재 상에 배치되며 상기 복수의 제1연결층에 연결된
제2연결층을 포함하며,
상기 각 제2연결층은
상기 각 제2어레이의 각 발광 칩에 연결된 복수의 제1연결층을 서로 연결해 주는
광원 모듈.

[청구항 17] 제16항에 있어서,

상기 발광 칩은
상부에 상기 제1연결층과 연결된 제1전극과,
하부에 상기 연성회로기판의 제1패드에 연결된 제2전극을 포함하며,
상기 제1연결층은,
상기 몰드 부재의 상면에 대해 수직한 방향으로 배치되는
광원 모듈.

[청구항 18] 제17항에 있어서,
상기 몰드 부재에 배치되며 상기 제2연결층과 상기 제2패드에 연결된 제3연결층을 포함하는
광원 모듈.

[청구항 19] 제18항에 있어서,
상기 몰드 부재에는
상기 제1 및 제3연결층이 배치된 제1 및 제2구멍과,
상면에 상기 제2연결층이 배치된 홈을 포함하는
광원 모듈.

[청구항 20] 제16항에 있어서,
상기 몰드 부재 상에 상기 제2연결층을 보호하는 투광층 또는 투광성 필름을 포함하는
광원 모듈.

[청구항 21] 제1항 내지 제20항 중 어느 한 항의 광원 모듈을 포함하며,
상기 광원 모듈은 제1방향에 대해 소정의 곡률로 벤딩되며,
상기 광원 모듈의 발광 칩은 개별 구동되는
표시 모듈.

[청구항 22] 몸체;
상기 몸체의 상단에 배치되고 리세스를 포함하는 표시부;
상기 표시부의 리세스 상에 배치되는 제 1항 내지 제20항 중 어느 한 항의 광원 모듈; 및
상기 광원 모듈 상에 배치되는 커버부를 포함하는 플렉시블 광원 모듈을 포함하는
장신구.

[청구항 23] 제22항에 있어서,
상기 커버부는
유연성 합성수지재인 플렉시블 광원 모듈을 포함하는 장신구.

[청구항 24] 차량에 배치되어, 차량 후방 상황을 감지하는 거울부; 및
상기 거울부의 배면에 배치되어, 상기 차량의 운행과 관련된 정보를 표시하는 제1항 내지 제20항 중 어느 한 항의 광원 모듈을 포함하며,
상기 거울부는,
상기 배면에 배치된 광원 모듈과 중첩되는 제 1 영역과,

상기 제 1 영역을 제외한 나머지 제 2 영역을 포함하며,
상기 거울부의 제 1 영역이 가지는 반사율은,
상기 거울부의 제 2 영역이 가지는 반사율과 동일한
디스플레이 기능을 가지는 미러.

[청구항 25] 제 24항에 있어서,
상기 미러는,
소정 간격을 두고 서로 대향되는 제 1 및 제 2 투명 기판과,
상기 제 1 및 2 투명 기판의 대향하는 면 각각에 형성되는 제 1 투명 전극 및 전도 반사층과,
상기 제 1 투명 전극과 상기 전도 반사층 사이에 개재되어
전기변색물질과 전해질을 포함하는 전기 변색층을 포함하는
디스플레이 기능을 가지는 미러.

[청구항 26] 제 25항에 있어서,
상기 전기 변색층은,
상기 제 1 투명 전극과 상기 전도 반사층 사이에 개재된 전해질층과,
상기 전해질층의 일면 또는 양면에 형성된 전기변색 코팅층을 포함하는
디스플레이 기능을 가지는 미러.

[청구항 27] 차량에 배치되어, 차량 후방 상황을 감지하는 거울부; 및
상기 거울부의 배면에 배치되어, 상기 차량의 운행과 관련된 정보를 표시하는 광원 모듈을 포함하며,
상기 거울부는,
상기 배면에 배치된 광원 모듈과 중첩되는 제 1 영역과,
상기 제 1 영역을 제외한 나머지 제 2 영역을 포함하며,
상기 거울부의 제 1 영역이 가지는 전체 두께는,
상기 거울부의 제 2 영역이 가지는 전체 두께와 동일하며,
상기 광원 모듈은,
제 1 패드 및 제 2 패드를 포함하는 연성회로기판과,
상기 연성회로기판의 제 1 패드 및 제 2 패드 상에 배치된 복수의 발광 칩과,
상기 발광 칩과 상기 제 1 및 제 2 패드 사이에 배치된 제 1 및 제 2 본딩 부재와,
상기 복수의 발광 칩의 둘레에 배치된 반사 부재와,
상기 반사 부재 내에 배치되고 상기 복수의 발광 칩을 몰딩하는 소프트 몰드 부재를 포함하며,
상기 복수의 발광 칩은
제 1 방향으로 배열된 복수의 제 1 어레이와,
상기 제 1 방향과 다른 제 2 방향으로 배열되는 제 2 어레이를 포함하며,
상기 제 1 어레이의 발광 칩 중 적어도 2개는 상기 연성회로기판에 의해

서로 연결되며,
상기 제 2 어레이의 발광 칩은 서로 전기적으로 분리되며,
상기 연성회로기판의 제 1 방향의 길이는 제 2 방향의 길이보다 길게 배치되는
디스플레이 기능을 가지는 미러.

[청구항 28] 제 27항에 있어서,
상기 광원 모듈은 제1방향에 대해 소정의 곡률로 벤딩되며,
상기 광원 모듈의 발광 칩은 개별 구동되는
디스플레이 기능을 가지는 미러.

[도1]


100
X1
A
D1
133
131
40
10
20
B
B
15
Y1
E1
30
32
E2
A
115
Y
X
Z

[도2]


R2
D5
133
30
301
32
40
20
11
34
302
12
D4
D3
10
Z
Y
X

[도3]


R1
30
301
131
40
20
11
34
302
D2
D1
10
Z
X
Y

[도4]


301
32
11
30
137
135
34
12
118
116
111
117
119
113
115
114
112

[도5]


30
301
313
310
314
315
323
324
321
325
327
302

[도6]


113
112
11
113A
11
115
115A
12
(A)
12
114
114B
114A
114C
(B)

[도7]


R1
131
40
30
301
20
11
34
302
10

[도8]



[도9]



[도10]


E2
10
20
40
30
E1
301
32
12
D2

[도11]


131
133
40
10
20
30
32A
32B
12
Y
X
Z

[도12]


133
30
32A
40
32B
20
302
11
R2
301
34
12
10
Z
Y
X

[도13]


112
11
113A
12
115B
Y
X
Z

[도14]


50
40
30
20
10
32A
32B
12
Y
X
Z

[도15]


301
32A
32B
40
12
20
20
54
30
50
20
10
Z
Y
X

[도16]


C
131
133
40
10
20
30A
D
D
C

[도17]


40
30A
20
11
362
11
11
10

[도18]


30A
40
20
11
12
11
362
361
10

[도19]


30A
311
312
313
310
314
315
335
331
361
337
10
11
362
333
12

[도20]


131
46
40
10
20
133
30
Y
X
Z

[도21]


46
301
40
T1
T2
11
54
40A
30
10
Z
Y
X

[도22]



[도23]



[도24]



[도25]



[도26]


R1
30
301
31
131
41
40
20
11
34
302
D2
D1
10
Z
X
Y

[도27]


4
41
31
42
32
301
30
11
135
34
40
118
116
111
117
119
113
114

[도28]


R1
31
131
301
30
40
20
34
302
11
10

[도29]


E2
10
20
40
30
E1
301
32
D2

[도30]


131
133
40
10
20
32
30
33
Y
X
Z

[도31]


30
301
32
31
45
41
40
42
20
133
43
33
302
11
R2
34
12
10
Z
Y
X

[도32]


50
40
30
20
10
32A
32B
12
Y
X
Z

[도33]


301
41
32
31
42
33
12
20
40
20
54
30
50
10
50
Z
Y
X

[도34]


131
46
40
10
20
133
30
33
Y
X
Z

[도35]



[도36]



[도37]



[도38]



[도39]



[도40]



[도41]



[도42]



[도43]



[도44]



[도45]



[도46]



(a)



(b)

[도47]

200



[도48]

200



INTERNATIONAL SEARCH REPORT

International application No.
PCT/KR2015/007515

A. CLASSIFICATION OF SUBJECT MATTER

F21S 2/00(2006.01)i, H05B 33/14(2006.01)i, F21V 7/00(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

F21S 2/00; H01L 33/00; G02F 1/15; H01L 33/52; H01L 33/48; G02F 1/1335; H01L 33/62; H05B 33/14; F21V 7/00

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched
Korean Utility models and applications for Utility models: IPC as above
Japanese Utility models and applications for Utility models: IPC as above

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

eKOMPASS (KIPO internal) & Keywords: bending, flexible substrate, flexible, LED package, connection unit, electrochromic

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	KR 10-2005-0119045 A (SEOUL SEMICONDUCTOR CO., LTD.) 20 December 2005 See paragraphs [0013], [0020], [0027], [0039]; and figures 1-2.	1-15,21-28
A		16-20
Y	JP 2014-090161 A (NICHIA CHEM. IND., LTD.) 15 May 2014 See paragraphs [0002], [0006], [0011], [0042]; and figures 1-2.	1-15,21-28
Y	KR 10-2013-0006823 A (LG INNOTEK CO., LTD.) 18 January 2013 See paragraphs [0006], [0011]; and figure 6.	11-13
Y	KR 10-2010-0020105 A (SK TELECOM CO., LTD.) 22 February 2010 See paragraphs [0001], [0013], [0030]; and figure 1.	24-28
A	US 2003-0160256 A1 (DUROCHER, Kevin Matthew et al.) 28 August 2003 See paragraphs [0006]-[0008]; claim 1; and figures 10-13.	1-28

☐ Further documents are listed in the continuation of Box C. ☒ See patent family annex.

* Special categories of cited documents:
"A" document defining the general state of the art which is not considered to be of particular relevance
"E" earlier application or patent but published on or after the international filing date
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
"O" document referring to an oral disclosure, use, exhibition or other means
"P" document published prior to the international filing date but later than the priority date claimed
"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"&" document member of the same patent family

Date of the actual completion of the international search	Date of mailing of the international search report
20 NOVEMBER 2015 (20.11.2015)	**23 NOVEMBER 2015 (23.11.2015)**
Name and mailing address of the ISA/KR Korean Intellectual Property Office Government Complex-Daejeon, 189 Seonsa-ro, Daejeon 302-701, Republic of Korea Facsimile No. 82-42-472-7140	Authorized officer Telephone No.

Form PCT/ISA/210 (second sheet) (July 2009)

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/KR2015/007515

Patent document cited in search report	Publication date	Patent family member	Publication date
KR 10-2005-0119045 A	20/12/2005	KR 10-0575431 B1	03/05/2006
JP 2014-090161 A	15/05/2014	CN 103712100 A	09/04/2014
		EP 2716959 A1	09/04/2014
		US 2014-0091335 A1	03/04/2014
		US 9041023 B2	26/05/2015
KR 10-2013-0006823 A	18/01/2013	NONE	
KR 10-2010-0020105 A	22/02/2010	KR 10-0987905 B1	13/10/2010
US 2003-0160256 A1	28/08/2003	US 2003-0153108 A1	14/08/2003
		US 6614103 B1	02/09/2003
		US 6730533 B2	04/05/2004
		US 6733711 B2	11/05/2004

국제조사보고서

국제출원번호
PCT/KR2015/007515

A. 발명이 속하는 기술분류(국제특허분류(IPC))

F21S 2/00(2006.01)i, H05B 33/14(2006.01)i, F21V 7/00(2006.01)i

B. 조사된 분야

조사된 최소문헌(국제특허분류를 기재)

F21S 2/00; H01L 33/00; G02F 1/15; H01L 33/52; H01L 33/48; G02F 1/1335; H01L 33/62; H05B 33/14; F21V 7/00

조사된 기술분야에 속하는 최소문헌 이외의 문헌

한국등록실용신안공보 및 한국공개실용신안공보: 조사된 최소문헌란에 기재된 IPC
일본등록실용신안공보 및 일본공개실용신안공보: 조사된 최소문헌란에 기재된 IPC

국제조사에 이용된 전산 데이터베이스(데이터베이스의 명칭 및 검색어(해당하는 경우))

eKOMPASS(특허청 내부 검색시스템) & 키워드: 벤딩, 연성기판, 플렉시블, LED패키지, 연결부, 전기변색

C. 관련 문헌

카테고리*	인용문헌명 및 관련 구절(해당하는 경우)의 기재	관련 청구항
Y	KR 10-2005-0119045 A (서울반도체 주식회사) 2005.12.20 단락 [0013], [0020], [0027], [0039]; 및 도면 1-2 참조.	1-15,21-28
A		16-20
Y	JP 2014-090161 A (NICHIA CHEM IND., LTD.) 2014.05.15 단락 [0002], [0006], [0011], [0042]; 및 도면 1-2 참조.	1-15,21-28
Y	KR 10-2013-0006823 A (엘지이노텍 주식회사) 2013.01.18 단락 [0006], [0011]; 및 도면 6 참조.	11-13
Y	KR 10-2010-0020105 A (에스케이 텔레콤주식회사) 2010.02.22 단락 [0001], [0013], [0030]; 및 도면 1 참조.	24-28
A	US 2003-0160256 A1 (KEVIN MATTHEW DUROCHER 등) 2003.08.28 단락 [0006]-[0008]; 청구항 1; 및 도면 10-13 참조.	1-28

☐ 추가 문헌이 C(계속)에 기재되어 있습니다.

☒ 대응특허에 관한 별지를 참조하십시오.

* 인용된 문헌의 특별 카테고리:

"A" 특별히 관련이 없는 것으로 보이는 일반적인 기술수준을 정의한 문헌

"E" 국제출원일보다 빠른 출원일 또는 우선일을 가지나 국제출원일 이후에 공개된 선출원 또는 특허 문헌

"L" 우선권 주장에 의문을 제기하는 문헌 또는 다른 인용문헌의 공개일 또는 다른 특별한 이유(이유를 명시)를 밝히기 위하여 인용된 문헌

"O" 구두 개시, 사용, 전시 또는 기타 수단을 언급하고 있는 문헌

"P" 우선일 이후에 공개되었으나 국제출원일 이전에 공개된 문헌

"T" 국제출원일 또는 우선일 후에 공개된 문헌으로, 출원과 상충하지 않으며 발명의 기초가 되는 원리나 이론을 이해하기 위해 인용된 문헌

"X" 특별한 관련이 있는 문헌. 해당 문헌 하나만으로 청구된 발명의 신규성 또는 진보성이 없는 것으로 본다.

"Y" 특별한 관련이 있는 문헌. 해당 문헌이 하나 이상의 다른 문헌과 조합하는 경우로 그 조합이 당업자에게 자명한 경우 청구된 발명은 진보성이 없는 것으로 본다.

"&" 동일한 대응특허문헌에 속하는 문헌

국제조사의 실제 완료일	국제조사보고서 발송일
2015년 11월 20일 (20.11.2015)	2015년 11월 23일 (23.11.2015)

ISA/KR의 명칭 및 우편주소
대한민국 특허청
(35208) 대전광역시 서구 청사로 189,
4동 (둔산동, 정부대전청사)
팩스 번호 +82-42-472-7140

심사관
변성철
전화번호 +82-42-481-8262

국제조사보고서
대응특허에 관한 정보

국제출원번호
PCT/KR2015/007515

국제조사보고서에서 인용된 특허문헌	공개일	대응특허문헌	공개일
KR 10-2005-0119045 A	2005/12/20	KR 10-0575431 B1	2006/05/03
JP 2014-090161 A	2014/05/15	CN 103712100 A	2014/04/09
		EP 2716959 A1	2014/04/09
		US 2014-0091335 A1	2014/04/03
		US 9041023 B2	2015/05/26
KR 10-2013-0006823 A	2013/01/18	없음	
KR 10-2010-0020105 A	2010/02/22	KR 10-0987905 B1	2010/10/13
US 2003-0160256 A1	2003/08/28	US 2003-0153108 A1	2003/08/14
		US 6614103 B1	2003/09/02
		US 6730533 B2	2004/05/04
		US 6733711 B2	2004/05/11