

公告本

申請日期：90.12.6


案號：90130261

類別：G05F 3/00

(以上各欄由本局填註)

發明專利說明書

539934

一、 發明名稱	中文	突波電流抑制電路
	英文	
二、 發明人	姓名 (中文)	1. 潘光華 2. 許智明
	姓名 (英文)	1. Kuang-Hua Pan 2. Chih-Ming Hsu
	國籍	1. 中華民國 2. 中華民國
	住、居所	1. 桃園縣龜山鄉山頂村興邦路31之1號 2. 桃園縣龜山鄉山頂村興邦路31之1號
三、 申請人	姓名 (名稱) (中文)	1. 台達電子工業股份有限公司
	姓名 (名稱) (英文)	1. DELTA ELECTRONICS, INC.
	國籍	1. 中華民國
	住、居所 (事務所)	1. 桃園縣龜山鄉山頂村興邦路31之1號
	代表人 姓名 (中文)	1. 鄭崇華
	代表人 姓名 (英文)	1.
		

本案已向

國(地區)申請專利

申請日期

案號

主張優先權

無

有關微生物已寄存於

寄存日期

寄存號碼

無

五、發明說明 (1)

發明領域

本案係關於一種突波電流抑制電路，尤指一種應用於通信電源系統中之電源輸入模組之突波電流抑制電路。

發明背景

突波電流(Inrush Current)通常發生在電源初導通的瞬間，此時會產生不可預期或不欲的瞬間電流(Transient Current)，極易產生雜訊，甚至造成電源元件或負載受損。

第一圖顯示習用技藝中應用於直流電源之突波電流抑制電路(Inrush Limiting Current)，於輸入直流電壓 U 與系統(包含一負載及一並聯之系統儲能電容器 C_s)之間連接一電阻 R 、一受控開關 SW 及一電容器 C 以達成抑制突波的功能。當電源供應器之電源導通初始，電阻 R 進行初步的限流功能，由於此時電容器 C 尚未開始充電，因此整體電流值相當高，故可能損及電源供應器上的電子元件；接著，電容器 C 充電完成且電流亦降低，然而其值依然甚高，故造成電阻 R 持續發出大量的熱；最後，使諸如電譯(Relay)之受控開關 SW 導通，以達到使電流旁路(bypass)電阻 R 之效果，俾防止在 R 散熱導致整體效率降低的情形，然而此方式的缺點在於電譯之特性為持續處於導通時容易毀損，且電譯導通的瞬間亦產生另一形式之突波，造成整體電源供應器容易損壞。



五、發明說明 (2)

發明概述

本案之目的係提出一種突波電流抑制電路，係藉由緩啟動以提供安全與穩定之抑制突波的功效。

本案之另一目的係提出一種突波電流抑制電路，其輸入電壓與負載之間的能耗甚低，可應用於諸如網路系統等要求能耗低之受電設備。

本案一方面提出一種突波電流抑制電路，係介於一直流電壓與一負載之間，該負載具有一並聯之儲能電容，該突波電流抑制電路包含：

一第一限流電路，係包含一第一電阻、一第一受控開關及一第二受控開關，其中該第一電阻與該第一受控開關串聯，且該第二受控開關與該第一電阻及該第一受控開關並聯；

一第二限流電路，係包含一第二電阻及一第三受控開關一電容器，其中該第二電阻與該第三受控開關並聯且與一儲能電容器串聯；

其中，該第二限流電路與一系統儲能電容並聯，且該第一限流電路與該直流電壓及該第二限流電路相連；

藉以，當該偵測到該直流電壓時，使該第一受控開關導通；當該負載二端之電壓達到一第一恕限值時，使該第二受控開關導通，進而旁路該第一電阻；當該電容器之電壓達到一第二恕限值時，使該第三受控開關導通，進而旁路該第二電阻。

如所述之突波電流抑制電路，其中該負載主要為直流



五、發明說明 (3)

- 直流轉換器(DC/DC Converter)。

如所述之突波電流抑制電路，其中該第一受控開關選自包含電譯開關(relay)、二極體電晶體(bipolar transistor)或金屬氧化半導體場效電晶體(MOSFET)之族群。

如所述之突波電流抑制電路，其中該第二受控開關係為金屬氧化半導體場效電晶體(MOSFET)。

如所述之突波電流抑制電路，其中該第三受控開關係為金屬氧化半導體場效電晶體(MOSFET)。

如所述之突波電流抑制電路，其中該第一恕限值係為該直流電壓值之30%至80%。

如所述之突波電流抑制電路，其中該第一恕限值係為該直流電壓值之50%至70%。

如所述之突波電流抑制電路，其中該第二恕限值係為該直流電壓值之70%至100%。


如所述之突波電流抑制電路，其中該第二恕限值係為該直流電壓值之80%至100%。

如所述之突波電流抑制電路，其中該第二恕限值係為該電容器最大可充電量之80%至100%。

如所述之突波電流抑制電路，其中該第二受控開關係以軟啟動方式導通。

如所述之突波電流抑制電路，其中該第三受控開關係以軟啟動方式導通。

本案另一方面提出一種突波電流抑制電路，係介於一



五、發明說明 (4)

直流電壓與一負載之間，該負載具有一並聯之儲能電容，該突波電流抑制電路包含：

一第一限流電路，係包含一第一電阻、一第一受控開關及一第二受控開關，其中該第一電阻與該第一受控開關串聯，且該第二受控開關與該第一電阻及該第一受控開關並聯；

一第二限流電路，係包含一第二電阻及一第三受控開關一電容器，其中該第二電阻與該第三受控開關並聯且與一儲能電容器串聯；


其中，該第二限流電路與一系統儲能電容並聯，且該第一限流電路與該直流電壓及該第二限流電路相連；

藉以，當該偵測到該直流電壓時，使該第一受控開關導通；當該負載二端之電壓達到一第一恕限值時，使該第二受控開關軟啟動導通，進而旁路該第一電阻；當該電容器之電壓達到一第二恕限值時，使該第三受控開關軟啟動導通，進而旁路該第二電阻。

本案得藉由下列圖式及詳細說明，俾得一更深入之瞭解：

較佳實施例說明

請看第二圖，其為本案較佳實施例之突波電流抑制電路之電路圖。該突波電流抑制電路係位於一直流輸入電壓 U 與一負載之系統儲能電容器 C_s 之間，其係藉由二電阻



五、發明說明 (5)


R1、R2，三受控開關Q1、Q2、Q3及一儲能電容器C1達成抑制突波之功能。

本案之突波電流抑制電路包含一第一限流電路21及一第二限流電路22。第一限流電路21由第一電阻R1、第一受控開關Q1及第二受控開關Q2，其中一電阻R1與第一受控開關Q1串聯，且二受控開關Q2與第一電阻R1及第一受控開關Q1並聯。第二限流電路22則由第二電阻R2、第三受控開關Q3及儲能電容器C1所構成，其中第二電阻R2與第三受控開關Q3並聯且與儲能電容器C1串聯。第二限流電路22與系統儲能電容器Cs並聯，且第一限流電路21與直流電壓之輸入端X1及第二限流電路22相連。

在本案中，受控開關Q2及Q3較佳係為MOSFET(金屬氧化半導體場效電晶體)，Q1則為一般的電譯開關(relay)、二極體電晶體(bipolar transistor)或MOSFET。

在本案中，負載可為一般需要直流電源之電器設備，例如數據機、印表機、筆記型電腦或直流-直流轉換器(DC/DC Converter)，其中以直流-直流轉換器為最佳。第三圖(a)至(d)分別顯示本案突波電流抑制電路之運作機制。

請看第三圖(a)，當偵測到電源時，首先使第一受控開關Q1導通(Q2及Q3為斷路)，此時第一電阻R1及第二電阻R2達到初步限流的功能，且儲能電容器C1以及系統儲能電容器Cs進行初步充電。由於通過R1、R2及儲能電容器C1的電流較習知技藝中僅用一個電阻R1為小，故可降低電阻器



五、發明說明 (6)


散熱並且可延長儲能電容器C1之使用壽命。

接著，如第二圖(b)所示，當負載二端(或系統儲能電容器Cs二端)之電壓Vo達到一第一恕限值時，則第二受控開關Q2進行軟啟動(soft turn-on)，此時第二開關Q2隨著時間以一定斜率開啟，可避免習用技藝中之電譯開關SW立即開啟所造成另外的突波干擾；當第二受控開關Q2完全開啟時可旁通電阻R1，故可降低整體能耗，且由於儲能電容器C1此時已充電至一定規模，故通過第二電阻R2之電流亦會降低。在本案中，該第一恕限值較佳係為輸入直流電壓值U之30%至80%，且更佳為直流電壓值U之50%至70%。

在第三圖(c)，當儲能電容器C1充電之電壓達一第二恕限值時，則第三受控開關Q3進行軟啟動，當第三受控開關Q3完全開啟時可旁通第二電阻R2，而降低整體能耗(參閱第三圖(d))。在本案中，第二恕限值係為直流電壓值U之70%至100%，更佳為直流電壓值U之80%至100%，最佳為全充滿。

綜上所述，本案係藉由二電阻R1、R2，三受控開關Q1、Q2、Q3及一儲能電容器C1，以緩啟動方式達成抑制突波之功能。故可免除習知技藝中能耗大及元件易受損的缺點，故本案實為一新穎、進步及實用之發明，爰依法提出申請。

本案得由熟悉本技藝之人士任施匠思而為諸般修飾，然皆不脫如附申請專利範圍所欲保護者。



圖式簡單說明

第一圖：習用技藝中應用於直流電源之突波電流抑制電路

第二圖：本案較佳實施例之突波電流抑制電路之電路圖

第三圖(a)至(d)：本案突波電流抑制電路之運作機制

主要元件符號說明：

21：第一限流電路

22：第二限流電路

C：電容器

C1：儲能電容器

Cs：系統儲能電容器

Q1：第一受控開關

Q2：第二受控開關

Q3：第三受控開關

R：電阻

R1：第一電阻

R2：第二電阻

Sw：受控開關

Vo：負載二端之電壓

U：輸入直流電壓



四、中文發明摘要 (發明之名稱：突波電流抑制電路)

本案係關於一種突波電流抑制電路，係介於一直流電壓與一負載之間，該負載具有一並聯之儲能電容，該突波電流抑制電路包含：一第一限流電路，係包含一第一電阻、一第一受控開關及一第二受控開關，其中該第一電阻與該第一受控開關串聯，且該第二受控開關與該第一電阻及該第一受控開關並聯；一第二限流電路，係包含一第二電阻及一第三受控開關，其中該第二電阻與該第二受控開關並聯且與一儲能電容器串聯；其中，該第二限流電路與一系統儲能電容並聯，且該第一限流電路與該直流電壓及該第二限流電路相連；藉以，當該偵測到該直流電壓時，使該第一受控開關導通；當該負載二端之電壓達到一第一恕限值時，使該第二受控開關導通，進而旁路該

英文發明摘要 (發明之名稱：)



四、中文發明摘要 (發明之名稱：突波電流抑制電路)

第一電阻；當該電容器之電壓達到一第二恕限值時，使該第三受控開關導通，進而旁路該第二電阻。

英文發明摘要 (發明之名稱：)



六、申請專利範圍

1. 一種突波電流抑制電路，係介於一直流電壓與一負載之間，該負載具有一並聯之儲能電容，該突波電流抑制電路包含：

一第一限流電路，係包含一第一電阻、一第一受控開關及一第二受控開關，其中該第一電阻與該第一受控開關串聯，且該第二受控開關與該第一電阻及該第一受控開關並聯；

一第二限流電路，係包含一第二電阻及一第三受控開關一電容器，其中該第二電阻與該第三受控開關並聯且與一儲能電容器串聯；


其中，該第二限流電路與一系統儲能電容並聯，且該第一限流電路與該直流電壓及該第二限流電路相連；

藉以，當該偵測到該直流電壓時，使該第一受控開關導通；當該負載二端之電壓達到一第一恕限值時，使該第二受控開關導通，進而旁路該第一電阻；當該電容器之電壓達到一第二恕限值時，使該第三受控開關導通，進而旁路該第二電阻。

2. 如申請專利範圍第1項所述之突波電流抑制電路，其中該負載係為直流-直流轉換器(DC/DC Converter)。

3. 如申請專利範圍第1項所述之突波電流抑制電路，其中該第一受控開關選自包含電譯開關(relay)、二極體電晶體(bipolar transistor)或金屬氧化半導體場效電晶體(MOSFET)之族群。

4. 如申請專利範圍第1項所述之突波電流抑制電路，其中



六、申請專利範圍

該第二受控開關係為金屬氧化半導體場效電晶體(MOSFET)。

5. 如申請專利範圍第1項所述之突波電流抑制電路，其中該第三受控開關係為金屬氧化半導體場效電晶體(MOSFET)。

6. 如申請專利範圍第1項所述之突波電流抑制電路，其中該第一恕限值係為該直流電壓值之30%至80%。

7. 如申請專利範圍第6項所述之突波電流抑制電路，其中該第一恕限值係為該直流電壓值之50%至70%。

8. 如申請專利範圍第1項所述之突波電流抑制電路，其中該第二恕限值係為該直流電壓值之70%至100%。

9. 如申請專利範圍第8項所述之突波電流抑制電路，其中該第二恕限值係為該直流電壓值之80%至100%。

10. 如申請專利範圍第1項所述之突波電流抑制電路，其中該第二受控開關係以軟啟動方式導通。

11. 如申請專利範圍第1項所述之突波電流抑制電路，其中該第三受控開關係以軟啟動方式導通。

12. 一種突波電流抑制電路，係介於一直流電壓與一負載之間，該負載具有一並聯之儲能電容，該突波電流抑制電路包含：

一第一限流電路，係包含一第一電阻、一第一受控開關及一第二受控開關，其中該第一電阻與該第一受控開關串聯，且該第二受控開關與該第一電阻及該第一受控開關並聯；



六、申請專利範圍

一 第二限流電路，係包含一第二電阻及一第三受控開關一電容器，其中該第二電阻與該第三受控開關並聯且與一儲能電容器串聯；


其中，該第二限流電路與一系統儲能電容並聯，且該第一限流電路與該直流電壓及該第二限流電路相連；

藉以，當該偵測到該直流電壓時，使該第一受控開關導通；當該負載二端之電壓達到一第一恕限值時，使該第二受控開關軟啟動導通，進而旁路該第一電阻；當該電容器之電壓達到一第二恕限值時，使該第三受控開關軟啟動導通，進而旁路該第二電阻。




圖式

第一圖




圖式

第二圖




圖式




第三圖 (a)

圖式




第三圖 (b)

圖式



第三圖 (c)

圖式



第三圖 (d)