

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2010-147570

(P2010-147570A)

(43) 公開日 平成22年7月1日(2010.7.1)

(51) Int.Cl.	F I	テーマコード (参考)
H03K 17/00 (2006.01)	H03K 17/00 J	5 J 0 5 5
H03K 19/0175 (2006.01)	H03K 19/00 I O I L	5 J 0 5 6

審査請求 未請求 請求項の数 8 O L (全 14 頁)

(21) 出願番号 特願2008-319787 (P2008-319787)
 (22) 出願日 平成20年12月16日 (2008.12.16)

(71) 出願人 395011665
 株式会社オートネットワーク技術研究所
 三重県四日市市西末広町1番14号
 (71) 出願人 000183406
 住友電装株式会社
 三重県四日市市西末広町1番14号
 (71) 出願人 000002130
 住友電気工業株式会社
 大阪府大阪市中央区北浜四丁目5番33号
 (74) 代理人 100078868
 弁理士 河野 登夫
 (72) 発明者 林 良明
 三重県四日市市西末広町1番14号 株式会社オートネットワーク技術研究所内

最終頁に続く


(54) 【発明の名称】 スイッチ状態検出装置及び電位接続回路

(57) 【要約】

【課題】プルアップ/プルダウン回路にて消費される電流の量を低減することによって、発熱量の低減及び電源の必要能力の低減等を実現することができるスイッチ状態検出装置、及び電位接続回路を提供する。

【解決手段】プルアップ回路（電位接続回路）20に電源電位への接続/遮断を行う複数の接続部21、22を設け、第1の接続部21が抵抗R1、R2を介してスイッチ51、52を電源電位に接続すると共に、第2の接続部22が抵抗R3、R4を介してスイッチ53、54を電源電位に接続する。接続信号出力部23は、異なるタイミング及び/又は異なる周期で接続を行わせる複数の接続信号を生成して各接続部21、22へ出力する。これによりプルアップ回路20は、スイッチ51、52とスイッチ53、54とを異なるタイミング及び/又は異なる周期でプルアップする。

【選択図】 図1



【特許請求の範囲】**【請求項 1】**

複数のスイッチのオン/オフの状態を検出するスイッチ状態検出装置において、
前記複数のスイッチに抵抗を介してそれぞれ接続され、前記複数のスイッチを電源電位又は該電源電位より絶対値の小さい固定電位に接続する電位接続回路と、

該電位接続回路により電源電位又は固定電位に接続された前記スイッチ及び前記抵抗の間の電位に応じて、前記スイッチのオン/オフの状態を検出する検出回路と

を備え、

前記電位接続回路は、

前記複数のスイッチのうちの一又は複数のスイッチ、及び電源電位又は固定電位の接続 / 遮断をそれぞれ行う複数の接続部と、

該複数の接続部にそれぞれ接続を行わせる複数の接続信号を出力する接続信号出力部とを有すること

を特徴とするスイッチ状態検出装置。

【請求項 2】

前記接続信号出力部は、前記複数の接続部に異なるタイミングでそれぞれ接続を行わせる複数の接続信号を出力するようにしてあること

を特徴とする請求項 1 に記載のスイッチ状態検出装置。

【請求項 3】

前記接続信号出力部は、前記複数の接続部に異なる周期でそれぞれ接続を行わせる複数の接続信号を出力するようにしてあること

を特徴とする請求項 1 又は請求項 2 に記載のスイッチ状態検出装置。

【請求項 4】

前記検出回路は、前記複数のスイッチを電源電位 / 固定電位に接続させる制御信号を出力するようにしてあり、

前記制御信号出力部は、前記制御信号の入力を受け付け、受け付けた制御信号に基づいて前記接続信号を生成して出力するようにしてあること

を特徴とする請求項 1 乃至請求項 3 のいずれか 1 つに記載のスイッチ状態検出装置。

【請求項 5】

複数の負荷を電源電位又は該電源電位より絶対値の小さい固定電位に接続する電位接続回路において、

前記複数の負荷のうちの一又は複数の負荷、及び電源電位又は固定電位の接続 / 遮断をそれぞれ行う複数の接続部と、

該複数の接続部にそれぞれ接続を行わせる複数の接続信号を出力する接続信号出力部とを備えることを特徴とする電位接続回路。

【請求項 6】

前記接続信号出力部は、前記複数の接続部に異なるタイミングでそれぞれ接続を行わせる複数の接続信号を出力するようにしてあること

を特徴とする請求項 5 に記載の電位接続回路。

【請求項 7】

前記接続信号出力部は、前記複数の接続部に異なる周期でそれぞれ接続を行わせる複数の接続信号を出力するようにしてあること

を特徴とする請求項 5 又は請求項 6 に記載の電位接続回路。

【請求項 8】

前記制御信号出力部は、前記複数の負荷を電源電位又は固定電位に接続させる制御信号の入力を受け付け、該制御信号に基づいて前記接続信号を生成して出力するようにしてあること

を特徴とする請求項 5 乃至請求項 7 のいずれか 1 つに記載の電位接続回路。

【発明の詳細な説明】**【技術分野】**

10

20

30

40

50

【 0 0 0 1 】

本発明は、ユーザが電子機器を操作するためのスイッチについてオン／オフの状態を検出するスイッチ状態検出装置、及びこの装置に搭載される電位接続回路に関する。

【 背景技術 】

【 0 0 0 2 】

従来、電子機器にはユーザの操作を受け付けるためのプッシュスイッチ又はダイヤルスイッチ等の種々のスイッチが複数設けられている。電子機器に搭載されたCPU (Central Processing Unit) 又はMPU (Micro Processing Unit) 等の制御回路は、ユーザの操作に応じた処理を行う必要があるため、スイッチの状態を検出してその変化の有無を監視する必要がある。

10

【 0 0 0 3 】

図6は、従来のスイッチ状態検出装置の構成を示す回路図である。図において101は、複数(図6においては4つ)のスイッチ51～54のオン／オフの状態を検出するスイッチ状態検出装置である。4つのスイッチ51～54は、例えばプッシュスイッチのようにオン／オフの2つの状態に切り替わるスイッチであり、スイッチ状態検出装置101の4つの端子部31～34に一端が接続され、他端が接地電位に接続されている。

【 0 0 0 4 】

スイッチ状態検出装置101は、制御処理及び演算処理等を行うCPU10と、電源電位へのプルアップを行うプルアップ回路120と、抵抗R1～R4、抵抗R11～R14、コンデンサC1～C4及びダイオードD1～D4等の回路素子とを備えて構成されている。スイッチ51～54がそれぞれ接続される端子部31～34は、それぞれコンデンサC1～C4を介して接地電位に接続されると共に、それぞれダイオードD1～D4のカソードに接続されている。ダイオードD1～D4のアノードは、それぞれ抵抗R11～R14を介してCPU10の入力端子SW1～SW4に接続されていると共に、それぞれ抵抗R1～R4を介してプルアップ回路120の出力に共通して接続されている。プルアップ回路120には、CPU10からの制御信号が入力されており、制御信号に応じて抵抗R1～R4を電源電位に接続する(プルアップする)。

20

【 0 0 0 5 】

スイッチ51～54がすべてオフの状態において、CPU10からの制御信号によりプルアップ回路120がプルアップを行った場合、CPU10の4つの入力端子SW1～SW4への入力電位は電源電位(“H”)となる。これに対していずれかのスイッチ51～54がオン状態となった場合、このスイッチ51～54に対応するCPU10の入力端子SW1～SW4の入力電位は接地電位(“L”)となる。よってCPU10は、入力端子SW1～SW4の電位を監視することによって、スイッチ51～54のオン／オフの状態を検出することができる。

30

【 0 0 0 6 】

また、特許文献1においては、消費電力を極力低減しつつ、マイコンの外部に設けたA/D変換器を用いてA/D変換データを入力することができるA/D変換データ入力システムが提案されている。このシステムでは、マイコン内に設けられたポートサンプリング回路が、CPUに代わってA/D変換器を制御して変換データを入力する。これにより、CPUがスリープモードにある期間、CPUがA/D変換器への信号出力処理又は入力サンプリング処理のために周期的にウェイクアップする必要がない。またポートサンプリング回路は、サンプリングしてデータレジスタに格納された変換データと、予め期待値データレジスタに設定された期待値データとを比較し、両データが不一致の場合にウェイクアップ信号を出力する。これにより、CPUがスリープした状態でデータを監視することができる。

40

【特許文献1】特開2004-234463号公報

【発明の開示】

【発明が解決しようとする課題】

【 0 0 0 7 】

50

従来のスイッチ状態検出装置（図 6 参照）においては、いずれかのスイッチ 5 1 ~ 5 4 がオンされた場合、プルアップ回路 1 2 0 から抵抗 R 1 ~ R 4、ダイオード D 1 ~ D 4 及びスイッチ 5 1 ~ 5 4 を介して接地電位へ電流が流れる。よって、全てのスイッチ 5 1 ~ 5 4 がオンされた場合に流れる電流が、プルアップ回路 1 2 0 を流れる最大電流となる。この最大電流はスイッチの数に応じて定まるため、電子機器が備えるスイッチが多いほど最大電流は増加する。最大電流の増加によってプルアップ回路 1 2 0 及びこれを搭載した装置の発熱量が増加するという問題があり、また最大電流に対して十分な電流供給能力を備えた電源が必要であるという問題がある。

【 0 0 0 8 】

また、特許文献 1 に記載の A / D 変換データ入力システムは、C P U のスリープモードを維持することによって消費電流を低減するものであり、上述のようなプルアップ回路で消費される電流の量を低減するものではない。よって、特許文献 1 の A / D 変換データ入力システムでは上述の問題を解決することはできない。

【 0 0 0 9 】

本発明は、斯かる事情に鑑みてなされたものであって、その目的とするところは、電源電位又はこれより絶対値の低い固定電位（接地電位）へのプルアップ／プルダウンを行う回路にて消費される電流の量を低減することによって、発熱量の低減及び電源の必要能力の低減等を実現することができるスイッチ状態検出装置、及びプルアップ／プルダウンを行う電位接続回路を提供することにある。

【課題を解決するための手段】

【 0 0 1 0 】

本発明に係るスイッチ状態検出装置は、複数のスイッチのオン／オフの状態を検出するスイッチ状態検出装置において、前記複数のスイッチに抵抗を介してそれぞれ接続され、前記複数のスイッチを電源電位又は該電源電位より絶対値の小さい固定電位に接続する電位接続回路と、該電位接続回路により電源電位又は固定電位に接続された前記スイッチ及び前記抵抗の間の電位に応じて、前記スイッチのオン／オフの状態を検出する検出回路とを備え、前記電位接続回路は、前記複数のスイッチのうちの一又は複数のスイッチ、及び電源電位又は固定電位の接続／遮断をそれぞれ行う複数の接続部と、該複数の接続部にそれぞれ接続を行わせる複数の接続信号を出力する接続信号出力部とを有することを特徴とする。

【 0 0 1 1 】

また、本発明に係るスイッチ状態検出装置は、前記接続信号出力部が、前記複数の接続部に異なるタイミングでそれぞれ接続を行わせる複数の接続信号を出力するようにしてあることを特徴とする。

【 0 0 1 2 】

また、本発明に係るスイッチ状態検出装置は、前記接続信号出力部が、前記複数の接続部に異なる周期でそれぞれ接続を行わせる複数の接続信号を出力するようにしてあることを特徴とする。

【 0 0 1 3 】

また、本発明に係るスイッチ状態検出装置は、前記検出回路が、前記複数のスイッチを電源電位／固定電位に接続させる制御信号を出力するようにしてあり、前記制御信号出力部は、前記制御信号の入力を受け付け、受け付けた制御信号に基づいて前記接続信号を生成して出力するようにしてあることを特徴とする。

【 0 0 1 4 】

また、本発明に係る電位接続回路は、複数の負荷を電源電位又は該電源電位より絶対値の小さい固定電位に接続する電位接続回路において、前記複数の負荷のうちの一又は複数の負荷、及び電源電位又は固定電位の接続／遮断をそれぞれ行う複数の接続部と、該複数の接続部にそれぞれ接続を行わせる複数の接続信号を出力する接続信号出力部とを備えることを特徴とする。

【 0 0 1 5 】

また、本発明に係る電位接続回路は、前記接続信号出力部が、前記複数の接続部に異なるタイミングでそれぞれ接続を行わせる複数の接続信号を出力するようにしてあることを特徴とする。

【0016】

また、本発明に係る電位接続回路は、前記接続信号出力部が、前記複数の接続部に異なる周期でそれぞれ接続を行わせる複数の接続信号を出力するようにしてあることを特徴とする。

【0017】

また、本発明に係る電位接続回路は、前記制御信号出力部が、前記複数の負荷を電源電位又は固定電位に接続させる制御信号の入力を受け付け、該制御信号に基づいて前記接続信号を生成して出力するようにしてあることを特徴とする。

10

【0018】

本発明においては、プルアップ／プルダウンを行う電位接続回路に、電源電位又はこれより電位の低い固定電位（接地電位）への接続／遮断を行う接続部を複数設け、各接続部がそれぞれ一又は複数のスイッチを電源電位又は接地電位に接続することにより、複数のスイッチのプルアップ／プルダウンを行う。また各接続部がそれぞれ電源電位又は接地電位への接続を行うように、複数の接続部へ接続信号をそれぞれ出力する接続信号出力部を設ける。

例えば、接続部はバイポーラトランジスタ又はMOSトランジスタ等のスイッチング素子のオン／オフによって電源電位又は接地電位への接続を行う構成とし、接続信号出力部は各接続部のスイッチング素子をオン／オフさせる信号を接続信号として出力する構成とすることができる。接続部を複数設けてそれぞれがスイッチの接続を行うことにより、1つの接続部が全てのスイッチの接続を行う構成と比較して、各接続部に必要とされる電流供給能力が低減され、各接続部が有するスイッチング素子のサイズ（トランジスタサイズ）を小型化することができる。

20

よって、各接続部を流れる最大電流が低減されるため、各接続部のスイッチング素子がサイズによらずそのオン抵抗が一定であれば、各接続部での消費電力が低減され、全体での消費電力を低減することが可能となる。

【0019】

また、本発明においては、各接続部がそれぞれ異なるタイミングで電源電位又は接地電位への接続を行うように、複数の接続部へタイミングの異なる接続信号を接続信号出力部がそれぞれ出力する。これにより、全てのスイッチがオンされた場合であっても、各スイッチへ電流が流れるタイミングをずらすことができるため、全てのスイッチへ同時に電流を流す場合と比較して、電位接続回路の最大消費電流が低減される。

30

【0020】

また、本発明においては、各接続部がそれぞれ異なる周期で電源電位又は接地電位への接続を行うように、複数の接続部へ周期の異なる接続信号を接続信号出力部がそれぞれ出力する。

電位接続回路によるプルアップ／プルダウンが行われているときにスイッチのオン／オフの検出が行われるが、スイッチの種類によってはオン／オフの検出を高感度で行う必要があるものと、低感度でよいものがある。そこで、検出を高感度で行うスイッチについては検出の周期を短くし、低感度で行うスイッチについては周期を長くするなど、適切な検出周期の設定を行うことにより、全てのスイッチのオン／オフを短い周期で検出する場合と比較して、全体での消費電流を低減することができる。

40

【0021】

また、本発明においては、スイッチのオン／オフの検出を行う検出回路がプルアップ／プルダウンを行わせる制御信号を電位接続回路へ出力し、この制御信号からタイミング又は周期の異なる接続信号を接続信号出力部が生成して出力する。これにより、検出回路の動作に同期して電位接続回路にプルアップ／プルダウンを行わせることができ、検出回路が適切なタイミングでスイッチのオン／オフを検出することができる。

50

【発明の効果】

【0022】

本発明による場合は、一又は複数のスイッチを電源電位又は接地電位へ接続／遮断する接続部を複数設け、各接続部へ接続を行わせるための接続信号を接続信号出力部がそれぞれ与える構成とすることにより、各接続部での消費電力を低減することができ、全体での消費電力を低減することができるため、電位接続回路及びこれを備えるスイッチ状態検出装置の発熱量の増大を抑制できる。

また、各接続部へ接続のタイミングが異なる接続信号を与える構成とすることにより、全てのスイッチがオンされた場合であっても、各スイッチへ電流が流れるタイミングをずらすことができ、電位接続回路の最大電流を低減することができるため、電位接続回路及びこれを備える装置の発熱量の増大を抑制できると共に、電位接続回路へ電流を供給する電源に要求される電流供給能力を低減することができる。

また、各接続部へ接続の周期が異なる接続信号を与える構成とすることにより、スイッチのオン／オフの検出感度に適したプルアップ／プルダウンを行うことができるため、電位接続回路に流れる電流を最適化でき、平均電流を低減することができる。

【発明を実施するための最良の形態】

【0023】

(実施の形態1)

以下、本発明をその実施の形態を示す図面に基づき具体的に説明する。図1は、本発明に係るスイッチ状態検出装置の構成を示す回路図である。図において1は、4つのスイッチ51～54のオン／オフの状態を検出するスイッチ状態検出装置である。スイッチ51～54は、例えばプッシュスイッチのようにオン／オフの2つの状態に切り替わるスイッチであり、オン状態で通電し、オフ状態で遮断する。4つのスイッチ51～54は、その一端がスイッチ状態検出装置1の4つの端子部31～34に接続され、他端が接地電位（電源電位より絶対値の小さい固定電位）に接続されており、スイッチ51～54がオン状態の場合に端子部31～34が接地電位に接続される。

【0024】

スイッチ状態検出装置1は、電子機器に設けられたスイッチ51～54の状態及びその変化を検出することによって、電子機器に対するユーザの操作を監視する装置である。スイッチ状態検出装置1は、制御処理及び演算処理等を行うCPU10と、電源電位へのプルアップを行うプルアップ回路（電位接続回路）20と、抵抗R1～R4、抵抗R11～R14、コンデンサC1～C4及びダイオードD1～D4等の回路素子とを備えて構成されている。

【0025】

スイッチ51～54がそれぞれ接続されるスイッチ状態検出装置1の端子部31～34は、それぞれコンデンサC1～C4を介して接地電位に接続されると共に、それぞれダイオードD1～D4のカソードに接続されている。ダイオードD1～D4のアノードは、それぞれ抵抗R11～R14を介してCPU10の入力端子SW1～SW4に接続されていると共に、プルアップ用の抵抗R1～R4の一端に接続されている。2つの抵抗R1及びR2の他端は共通に接続され、プルアップ回路20の第1の接続部21に接続されている。また、2つの抵抗R3及びR4の他端は共通に接続され、プルアップ回路20の第2の接続部22に接続されている。

【0026】

コンデンサC1～C4は、スイッチ51～54のオン／オフによって生じる電圧の急峻な変化を鈍らせることによって、高周波の電圧変化（ノイズ）を除去するためのものである。ダイオードD1～D4は逆流防止、即ちスイッチ状態検出装置1の端子部31～34から内部への電流の流入を防止するためのものである。抵抗R11～R14は、CPU10の入力端子SW1～SW4を保護するためのものである。

【0027】

CPU10は、入力端子SW1～SW4への入力電位に応じてスイッチ51～54の状

10

20

30

40

50

態を検出することができる、即ち入力電位が " H " の場合にスイッチ 5 1 ~ 5 4 がオフ状態であり、入力電位が " L " の場合にスイッチ 5 1 ~ 5 4 がオン状態であると検出することができる。又は、C P U 1 0 は、入力電位の " H " から " L " への変化（立ち下がりエッジ）に応じてスイッチ 5 1 ~ 5 4 の状態変化を検出する構成であってもよい。

【 0 0 2 8 】

また、C P U 1 0 は、スイッチ 5 1 ~ 5 4 が一定期間オンされず、且つ、行わなければならない制御処理及び演算処理等を終了した場合、動作を停止して消費電力を低減するスリープモードへ状態を移行させることができる。ただし、スリープモードにおいてもC P U 1 0 はスイッチ 5 1 ~ 5 4 の状態検出を行っており、スイッチ 5 1 ~ 5 4 のオン状態を検出した場合にはスリープモードから通常の動作モードへ移行し、スイッチ 5 1 ~ 5 4 に対する操作に応じた処理を開始する。

10

【 0 0 2 9 】

また、C P U 1 0 は、プルアップ回路 2 0 へ制御信号を出力することによって、プルアップ回路 2 0 によるプルアップの動作を制御している。本実施の形態においては、C P U 1 0 が出力する制御信号は " H " / " L " のデジタル信号であり、制御信号が " H " の場合にプルアップ回路 2 0 がプルアップを行うものとする。またC P U 1 0 は、制御信号の " H " を出力している間、及びその後の所定期間に上述のスイッチ状態の検出を行うものとする。

【 0 0 3 0 】

プルアップ回路 2 0 は第 1 の接続部 2 1、第 2 の接続部 2 2 及び接続信号出力部 2 3 を備えており、第 1 の接続部 2 1 には 2 つの抵抗 R 1 及び R 2 が接続され、第 2 の接続部 2 2 には 2 つの抵抗 R 3 及び R 4 が接続されている。第 1 の接続部 2 1 は、例えば 1 つの P チャンネル型 M O S (Metal Oxide Semiconductor) トランジスタを用いて構成され、M O S トランジスタのソースを電源電位に接続し、ドレインを抵抗 R 1 及び R 2 に接続し、M O S トランジスタのオン / オフを切り替えることによって、電源電位と抵抗 R 1 及び R 2 との接続 / 遮断を行う。第 2 の接続部 2 2 も同様の構成であり、電源電位と抵抗 R 3 及び R 4 との接続 / 遮断を行う。

20

【 0 0 3 1 】

また、接続部 2 1 及び 2 2 は、接続信号出力部 2 3 からそれぞれ与えられる接続信号に応じて個別に接続 / 遮断を行うようにしてある。本実施の形態においては、接続信号出力部 2 3 が出力する接続信号は " H " / " L " のデジタル信号であり、与えられた接続信号が " H " の場合に、接続部 2 1 及び 2 2 は、M O S トランジスタをオンするなどして、抵抗を電源電位に接続する（プルアップする）ものとする。

30

【 0 0 3 2 】

上述の従来のプルアップ回路 1 2 0（図 6 参照）は、4 つのスイッチ 5 1 ~ 5 4 を一括してプルアップする構成であるため、4 つのスイッチ 5 1 ~ 5 4 が同時にオン状態となった場合の最大電流を供給可能な M O S トランジスタを備える必要がある。これに対して、プルアップ回路 2 0 が複数の接続部 2 1 及び 2 2 を有し、各接続部 2 1 及び 2 2 がそれぞれ 2 つのスイッチ 5 1、5 2 及び 5 3、5 4 をそれぞれプルアップする構成とすることによって、各接続部 2 1 及び 2 2 は従来のプルアップ回路 1 2 0 が有する M O S トランジスタより小さいサイズの M O S トランジスタを備えればよい。

40

また従来のプルアップ回路 1 2 0 が有する M O S トランジスタを流れる最大電流に対して、各接続部 2 1 及び 2 2 の M O S トランジスタを流れる最大電流は略半分である。このため、M O S トランジスタのオン抵抗がトランジスタサイズに関係なく一定であれば、各接続部 2 1 及び 2 2 にてそれぞれ消費される電力は、従来のプルアップ回路 1 2 0 が有する M O S トランジスタによる消費電力の略 1 / 4 であり、プルアップ回路 2 0 全体で略 1 / 2 に消費電力を低減することができる。

【 0 0 3 3 】

接続信号出力部 2 3 は、C P U 1 0 からの制御信号が入力され、この制御信号に基づいて 2 つの接続信号を生成し、生成した 2 つの接続信号の一方を第 1 の接続部 2 1 へ出力し

50

、他方を第２の接続部２２へ出力する。接続信号出力部２３が生成する２つの接続信号は“Ｈ”となるタイミングがそれぞれ異なる信号であり、タイミングが異なる信号を接続部２１及び２２へそれぞれ与えることによって、プルアップのタイミングをずらすことができる。

【００３４】

図２は、本発明の実施の形態１に係るスイッチ状態検出装置１のプルアップ回路２０の動作を説明するための模式図であり、ＣＰＵ１０が出力する制御信号、接続信号出力部２３が出力する２つの接続信号（接続信号１及び接続信号２）、及びＣＰＵ１０の状態変化をタイミングチャートとして図示してある。

【００３５】

ＣＰＵ１０は、スリープ状態であるか否かにかかわらず、プルアップ回路２０へ制御信号を出力する。ＣＰＵ１０が出力する制御信号は、例えば１００ｍｓの周期でパルス幅が８ｍｓ程度の“Ｈ”を繰り返す信号である。接続信号出力部２３は、ＣＰＵ１０からの制御信号を基に２つの接続信号を生成するが、一方の接続信号１は制御信号と略同じ信号である。他方の接続信号２は、接続信号１を１０ｍｓ遅らせた信号であり、接続信号１の“Ｈ”と接続信号２の“Ｈ”とが重ならないようにしてある。

【００３６】

接続信号出力部２３が出力した接続信号１は第１の接続部２１へ与えられ、接続信号２は第２の接続部２２へ与えられる。接続部２１及び２２は、与えられた接続信号が“Ｈ”の場合に接続を行うが、接続信号１と接続信号２とは“Ｈ”のタイミングが異なることから、第１の接続部２１及び第２の接続部２２は異なるタイミングで接続を行う。

【００３７】

例えば、接続信号１が“Ｈ”に変化した場合、第１の接続部２１は抵抗Ｒ１及びＲ２を電源電位に接続する。これにより入力端子ＳＷ１及びＳＷ２が電源電位となるため、ＣＰＵ１０はスイッチ５１及び５２がオフ状態であることを検出できる。このとき、スイッチ５１又は５２がオン状態であれば入力端子ＳＷ１又はＳＷ２は接地電位となり、ＣＰＵ１０はスイッチ５１及び５２がオン状態であることを検出できる。

【００３８】

その後、接続信号１が“Ｌ”に変化して接続信号２が“Ｈ”に変化した場合、第２の接続部２２は抵抗Ｒ３及びＲ４を電源電位に接続する。これにより入力端子ＳＷ３及びＳＷ４は電源電位となるため、ＣＰＵ１０はスイッチ５３及び５４がオフ状態であることを検出できる。このとき、スイッチ５３又は５４がオン状態であれば、入力端子ＳＷ３又はＳＷ４は接地電位となり、ＣＰＵ１０はスイッチ５３又は５４がオン状態であることを検出できる。

【００３９】

このように、ＣＰＵ１０は接続信号１が“Ｈ”の場合にスイッチ５１及び５２の状態を検出し、接続信号２が“Ｈ”の場合にスイッチ５３及び５４の状態を検出することができる。接続信号が“Ｌ”の場合には、入力端子ＳＷ１～ＳＷ４の電位は不定となるため、ＣＰＵ１０はスイッチ５１～５４の状態を検出することはできない。このためＣＰＵ１０は、接続信号１が“Ｈ”の場合、即ち制御信号の“Ｈ”を出力している場合にのみ、入力端子ＳＷ１及びＳＷ２の入力電位に基づくスイッチ５１及び５２の状態検出を行い、接続信号２が“Ｈ”の場合、即ち制御信号の“Ｈ”を出力して１０ｍｓ後から更に８ｍｓが経過するまでの間にのみ、入力端子ＳＷ３及びＳＷ４の入力電位に基づくスイッチ５３及び５４の状態検出を行う。

【００４０】

また、ＣＰＵ１０はスリープ状態であっても上述のスイッチ状態検出を行っており、接続信号が“Ｈ”のときにスイッチ５１～５４がオン状態であることを検出した場合には、ＣＰＵ１０はスリープ状態から通常の動作状態へ移行し、オン状態を検出したスイッチ５１～５４に対応する処理を開始する。

【００４１】

10

20

30

40

50

以上の構成のスイッチ状態検出装置 1 においては、プルアップ回路 20 に電源電位への接続 / 遮断を行う複数の接続部 21 及び 22 を設け、各接続部 21 及び 22 がそれぞれ複数のスイッチ 51、52 及び 53、54 を抵抗 R1、R2 及び R3、R4 を介して電源電位に接続すると共に、各接続部 21 及び 22 が異なるタイミングで電源電位への接続を行うように、接続のタイミングが異なる接続信号を接続信号出力部 23 が生成して各接続部 21 及び 22 へ出力する構成とすることにより、全てのスイッチ 51 ~ 54 がオンされた場合であっても、スイッチ 51 及び 52 と、スイッチ 53 及び 54 とへ電流が流れるタイミングをずらすことができるため、全てのスイッチ 51 ~ 54 へ同時に電流が流れる図 6 の従来のスイッチ状態検出装置 101 と比較して、プルアップ回路 20 による最大消費電流を低減することができる。これにより、プルアップ回路 20 の発熱量を低減することができ、また、プルアップ回路 20 へ電流を供給する電源（図示は省略する）に要求される電流供給能力を低減することができる。

10

【0042】

また、スイッチ 51 ~ 54 のオン / オフの状態検出を行う CPU 10 が、プルアップを行わせる制御信号をプルアップ回路 20 へ出力し、この制御信号から接続信号出力部 23 がタイミングの異なる複数の接続信号を精製して各接続部 21 及び 22 へ出力する構成とすることにより、CPU 10 の動作に同期してプルアップ回路 20 にプルアップを行わせることができ、CPU 10 が適切なタイミングでスイッチ 51 ~ 54 のオン / オフの状態を検出することができる。

【0043】

20

なお、本実施の形態においては、スイッチ 51 ~ 54 のオン / オフの状態をプルアップ回路 20 を用いて検出する構成としたが、これに限るものではなく、プルダウンを行う回路を用いてオン / オフの状態を検出する構成としてもよい。この場合、スイッチ 51 ~ 54 の一端に電源電位を接続しておき、他端にダイオード D1 ~ D4 及び抵抗 R1 ~ R4 を介してプルダウン回路を接続する。ただし、ダイオード D1 ~ D4 の向きは図 1 と逆向きに接続する。

【0044】

また、プルアップ回路 20 の接続部 21 及び 22 が電源電位への接続を行わない場合に、CPU 10 の入力端子 SW1 ~ SW4 の電位が不定となる構成としたが、これに限るものではなく、例えば接続信号出力部 23 が出力する接続信号が "L" の場合に CPU 10 の入力端子 SW1 ~ SW4 を接地電位に固定する回路を設ける構成としてもよい。また、スイッチ状態検出装置 1 は 4 つのスイッチ 51 ~ 54 のオン / オフの状態を検出する構成としたが、これに限るものではなく、3 つ以下又は 5 つ以上のスイッチの状態を検出する構成としてもよく、本発明は少なくとも 2 つ以上のスイッチの状態を検出する装置に適用することができる。

30

【0045】

また、プルアップ回路 20 が 2 つの接続部 21 及び 22 を備える構成としたが、これに限るものではなく、3 つ以上の接続部を備える構成としてもよい。この場合、接続信号出力部 23 は CPU 10 の制御信号から 3 つ以上の接続信号を生成して各接続部へ与えるが、以下の変形例に示すように、3 つ以上の接続信号は "H" の期間が一部重複していてもよい。

40

【0046】

（変形例）

図 3 は、本発明の実施の形態 1 の変形例に係るスイッチ状態検出装置 1 のプルアップ回路 20 の動作を説明するための模式図である。図示は省略するが、変形例に係るスイッチ状態検出装置 1 のプルアップ回路 20 は 4 つの接続部を備えており、4 つの抵抗 R1 ~ R4 がそれぞれ異なる接続部に接続されている。接続信号出力部 23 は 4 つの接続信号 1 ~ 4 を CPU 10 からの制御信号に基づいて生成し、各接続部へ出力する。

【0047】

変形例の接続信号出力部 23 は、CPU 10 からの制御信号に基づいて 4 つの接続信号

50

1～4を生成するが、接続信号1は制御信号と略同じ信号である。また接続信号2は、接続信号1を所定の遅延時間だけ遅らせた信号である。遅延時間は、例えば制御信号の“H”のパルス幅の略半分程度の時間とすることができる。同様に、接続信号3は接続信号2を所定の遅延時間だけ遅らせた信号であり、接続信号4は接続信号3を所定の遅延時間だけ遅らせた信号である。

【0048】

変形例の接続信号出力部23は、制御信号の“H”のパルス幅の略半分程度の遅延時間を設けた4つの接続信号1～4を生成して4つの接続部へそれぞれ出力する。よって、4つの接続信号は“H”の期間が一部重複しており、4つの接続部のうちの2つが同時に動作する期間がある。このように、ブルアップ回路20が備える接続部の数が多い場合、各接続部へ出力される接続信号は“H”の期間が一部重複してもよく、この場合であってもブルアップ回路20の最大消費電流を低減するという効果を得ることができる。

【0049】

(実施の形態2)

実施の形態1に係るスイッチ状態検出装置1は複数の接続部21及び22へタイミングの異なる接続信号を出力する構成としたが、実施の形態2に係るスイッチ状態検出装置1は周期の異なる複数の接続信号を接続信号生成部23が生成して接続部21及び22へ出力する構成である。図4は、本発明の実施の形態2に係るスイッチ状態検出装置1のブルアップ回路20の動作を説明するための模式図である。なお、実施の形態2に係るスイッチ状態検出装置1の回路構成は、実施の形態1に係るスイッチ状態検出装置1の回路構成(図1参照)と略同じであるため、図示は省略する。

【0050】

実施の形態2に係るスイッチ状態検出装置1の接続信号出力部23は、CPU10からの制御信号に基づいて2つの接続信号1及び2を生成するが、接続信号1は制御信号と略同じ信号であり、100msの周期で8ms程度の“H”を繰り返す信号である。これに対して接続信号2は、接続信号1の周期を2倍にした信号であり、200msの周期で8ms程度の“H”を繰り返す信号である。なお、接続信号2が“H”となるタイミングは接続信号1が“H”となるタイミングと同じであってよい。

【0051】

これによりスイッチ状態検出装置1は、スイッチ51及び52は100msの周期でオン/オフの状態検出を行い、スイッチ53及び54は200msの周期でオン/オフの状態検出を行うことができる。例えば、スイッチ51及び52はユーザによるスイッチ操作を高感度に検出する必要があるが、スイッチ53及び54は低感度の検出で十分である場合など、スイッチ51～54の種類などに応じて求められる検出感度が異なる場合がある。上記の実施の形態2に係るスイッチ状態検出装置1は、このような場合に、各スイッチ51～54に求められる検出感度に最適な状態検出を行うことができ、ブルアップ回路20による平均消費電流を低減することができる。

【0052】

なお、実施の形態2に係るスイッチ状態検出装置1は、接続信号出力部23が周期の異なる複数の接続信号を生成して出力する構成としたが、以下の変形例に示すように、接続信号出力部23が周期及びタイミングの異なる複数の接続信号を精製して出力する構成としてもよい。

【0053】

(変形例)

図5は、本発明の実施の形態2の変形例に係るスイッチ状態検出装置1のブルアップ回路20の動作を説明するための模式図である。変形例に係るスイッチ状態検出装置1の接続信号出力部23は、CPU10からの制御信号に基づいて2つの接続信号1及び2を生成するが、接続信号1は制御信号と略同じ信号であり、100msの周期で8ms程度の“H”を繰り返す信号である。これに対して接続信号2は、接続信号1の周期を2倍にすると共に、“H”の立ち上がりを10ms程度遅らせた信号である。

【 0 0 5 4 】

これにより変形例に係るスイッチ状態検出装置 1 は、図 4 に示した実施の形態 2 に係るスイッチ状態検出装置 1 の場合と同様に、各スイッチ 5 1 ~ 5 4 に求められる検出感度に最適な状態検出を行うことができ、プルアップ回路 2 0 による平均消費電流を低減することができると共に、図 2 に示した実施の形態 1 に係るスイッチ状態検出装置 1 の場合と同様に、スイッチ 5 1 ~ 5 4 へ電流が流れるタイミングをずらすことができるためプルアップ回路 2 0 による最大消費電流を低減することができる。

【 図面の簡単な説明 】

【 0 0 5 5 】

【 図 1 】 本発明に係るスイッチ状態検出装置の構成を示す回路図である。

10

【 図 2 】 本発明の実施の形態 1 に係るスイッチ状態検出装置のプルアップ回路の動作を説明するための模式図である。

【 図 3 】 本発明の実施の形態 1 の変形例に係るスイッチ状態検出装置のプルアップ回路の動作を説明するための模式図である。

【 図 4 】 本発明の実施の形態 2 に係るスイッチ状態検出装置のプルアップ回路の動作を説明するための模式図である。

【 図 5 】 本発明の実施の形態 2 の変形例に係るスイッチ状態検出装置のプルアップ回路の動作を説明するための模式図である。

【 図 6 】 従来のスイッチ状態検出装置の構成を示す回路図である。

20


【 符号の説明 】

【 0 0 5 6 】


- 1 スイッチ状態検出装置
- 1 0 C P U
- 2 0 プルアップ回路（電位接続回路）
- 2 1、2 2 接続部
- 2 3 接続信号出力部
- 3 1 ~ 3 4 端子部
- 5 1 ~ 5 4 スイッチ
- C 1 ~ C 4 コンデンサ
- D 1 ~ D 4 ダイオード
- R 1 ~ R 4、R 1 1 ~ R 1 4 抵抗

30


【図 1】




【図 2】




【図 3】




【図 4】



【図 5】



【図 6】



フロントページの続き

F ターム(参考) 5J055 AX12 AX64 DX10 DX44 EX32 EY01 EY10 EY12 EZ22 EZ39
EZ43 FX05 FX13 FX22 FX28 GX01
5J056 AA02 BB17 DD51 DD55 FF10 GG12