



# (12) 发明专利

(10) 授权公告号 CN 114779570 B

(45) 授权公告日 2025. 03. 07

(21) 申请号 202210373942.9

G02F 1/01 (2006.01)

(22) 申请日 2022.04.11

G02F 1/15 (2019.01)

G02F 1/163 (2006.01)

(65) 同一申请的已公布的文献号

申请公布号 CN 114779570 A

(56) 对比文件

CN 105607377 A, 2016.05.25

KR 20130006743 A, 2013.01.18

(43) 申请公布日 2022.07.22

(73) 专利权人 西湖大学

审查员 王度阳

地址 310024 浙江省杭州市西湖区云栖小镇石龙山街18号

(72) 发明人 李西军 宋春燕

(74) 专利代理机构 中国贸促会专利商标事务所有限公司 11038

专利代理师 於蓉珉

(51) Int. Cl.

G03F 1/00 (2012.01)

G03F 1/68 (2012.01)


权利要求书3页 说明书12页 附图4页

(54) 发明名称

掩模版、光刻装置和用于制造掩模版的方法

(57) 摘要

本公开涉及一种掩模版、光刻装置和用于制造掩模版的方法,掩模版包括:电解反应层,电解反应层包括电致变色材料;第一控制电路层,第一控制电路层设于电解反应层的第一侧上,且第一控制电路层包括多个第一控制电极;以及第二控制电路层,第二控制电路层设于电解反应层的与第一侧相对的第二侧上,且第二控制电路层包括多个第二控制电极;其中,掩模版中的像素区域的透光状态被配置为由像素区域中包含的第一控制电极的至少一部分和第二控制电极的至少一部分之间的控制电压决定,控制电压通过控制电解反应层中的电致变色材料的离子结合状态来控制像素区域的透光状态。



1. 一种用于光刻工艺的掩模版,其特征在于,所述掩模版包括:

电解反应层,所述电解反应层包括电解质层、第一电解材料层和第二电解材料层,其中,所述电解质层设于所述第一电解材料层和所述第二电解材料层之间,所述第一电解材料层和所述第二电解材料层中的一者包括电致变色材料,且所述电解质层、所述第一电解材料层和所述第二电解材料层中的一者或两者包括呈阵列状排布的多个块,所述电解质层、所述第一电解材料层和所述第二电解材料层中的另外两者或一者呈连续薄膜状;

第一控制电路层,所述第一控制电路层设于所述第一电解材料层的与所述电解质层相对的一侧上,其中,所述第一控制电路层包括多个第一控制电极,所述第一控制电极为沿第一方向延伸的第一条状电极,且所述多个第一控制电极彼此电隔离地排列在所述第一控制电路层中;以及

第二控制电路层,所述第二控制电路层设于所述第二电解材料层的与所述电解质层相对的一侧上,其中,所述第二控制电路层包括多个第二控制电极,所述第二控制电极为沿垂直于第一方向的第二方向延伸的第二条状电极,且所述多个第二控制电极彼此电隔离地排列在所述第二控制电路层中;

其中,所述掩模版中的每个像素区域包括一个或多个块、至少一个第一控制电极的至少一部分和至少一个第二控制电极的至少一部分,所述掩模版中的像素区域的透光状态被配置为由所述像素区域中包含的第一控制电极的至少一部分和第二控制电极的至少一部分之间的控制电压决定,所述控制电压通过控制所述电解反应层中的电致变色材料的离子结合状态来控制所述像素区域的透光状态。

2. 根据权利要求1所述的掩模版,其特征在于,所述掩模版还包括:

基板,所述第一控制电路层、所述电解反应层和所述第二控制电路层依次沉积在所述基板上。

3. 根据权利要求2所述的掩模版,其特征在于,所述基板包括石英和氟化钙中的至少一者。

4. 根据权利要求1所述的掩模版,其特征在于,在所述电解质层中能够溶解有锂离子和氢离子中的至少一者。

5. 根据权利要求1所述的掩模版,其特征在于,所述电解质层包括固体电解质;或所述电解质层包括液体电解质。

6. 根据权利要求1所述的掩模版,其特征在于,所述第一电解材料层和所述第二电解材料层中的一者包括镁镍合金、镁钇合金、氧化铈或由氧化铟锡纳米颗粒修饰的氧化铈。

7. 根据权利要求1所述的掩模版,其特征在于,所述第一电解材料层和所述第二电解材料层中的另一者包括过渡金属氧化物。

8. 根据权利要求7所述的掩模版,其特征在于,所述第一电解材料层和所述第二电解材料层中的另一者包括氧化钨。

9. 根据权利要求1所述的掩模版,其特征在于,所述电解质层包括呈连续薄膜状的电解质材料;

所述第一电解材料层包括呈连续薄膜状的第一电解材料;或

所述第二电解材料层包括呈连续薄膜状的第二电解材料。

10. 根据权利要求1所述的掩模版,其特征在于,所述电解质层包括呈阵列状排布的多

个电解质材料块,且所述掩模版中的每个像素区域包括一个或多个电解质材料块;

所述第一电解材料层包括呈阵列状排布的多个第一电解材料块,且所述掩模版中的每个像素区域包括一个或多个第一电解材料块;或

所述第二电解材料层包括呈阵列状排布的多个第二电解材料块,且所述掩模版中的每个像素区域包括一个或多个第二电解材料块。

11.根据权利要求1所述的掩模版,其特征在于,所述多个第一控制电极中的每个第一控制电极分别经由相应的第一开关器件连接到控制电源的第一极;以及

所述多个第二控制电极中的每个第二控制电极分别经由相应的第二开关器件连接到所述控制电源的第二极。

12.根据权利要求1所述的掩模版,其特征在于,每个第一控制电极分别被配置为接收第一控制信号,且每个第二控制电极分别被配置为接收第二控制信号,以控制其中包含重叠的第一控制电极的至少一部分和第二控制电极的至少一部分的像素区域的透光状态。

13.根据权利要求1所述的掩模版,其特征在于,所述掩模版中的每个像素区域包括多于一个第一控制电极的至少一部分和多于一个第二控制电极的至少一部分。

14.根据权利要求1所述的掩模版,其特征在于,所述第一控制电路层中的被第一控制电极所占据的区域面积与未被第一控制电极所占据的区域面积的比例为100%~1000%;和/或

所述第二控制电路层中的被第二控制电极所占据的区域面积与未被第二控制电极所占据的区域面积的比例为100%~1000%。

15.根据权利要求1所述的掩模版,其特征在于,所述第一控制电路层中的被第一控制电极所占据的区域面积与未被第一控制电极所占据的区域面积的比例等于所述第二控制电路层中的被第二控制电极所占据的区域面积与未被第二控制电极所占据的区域面积的比例。

16.根据权利要求1所述的掩模版,其特征在于,所述第一控制电路层中的多个第一控制电极周期性地排列;和/或

所述第二控制电路层中的多个第二控制电极周期性地排列。

17.根据权利要求16所述的掩模版,其特征在于,所述第一控制电路层中的多个第一控制电极的排列周期为50 nm~50 μm;和/或

所述第二控制电路层中的多个第二控制电极的排列周期为50 nm~50 μm。

18.根据权利要求16所述的掩模版,其特征在于,所述第一控制电路层中的多个第一控制电极的排列周期等于所述第二控制电路层中的多个第二控制电极的排列周期。

19.根据权利要求1所述的掩模版,其特征在于,所述第一控制电极包括氧化铟锡、铝掺杂的氧化锌、导电金刚石和导电氮化铝中的至少一者;和/或

所述第二控制电极包括氧化铟锡、铝掺杂的氧化锌、导电金刚石和导电氮化铝中的至少一者。

20.根据权利要求1所述的掩模版,其特征在于,所述第一控制电路层的厚度为10 nm~100 nm;和/或

所述第二控制电路层的厚度为10 nm~100 nm。

21.根据权利要求1所述的掩模版,其特征在于,所述第一控制电极的电阻率小于所述

电解反应层的电阻率;以及

所述第二控制电极的电阻率小于所述电解反应层的电阻率。

22. 根据权利要求1所述的掩模版,其特征在于,所述电解反应层、所述第一控制电路层和所述第二控制电路层的总厚度在100  $\mu\text{m}$ 以下。

23. 一种光刻装置,其特征在于,所述光刻装置包括:

根据权利要求1至22中任一项所述的掩模版;以及

控制模块,所述控制模块被配置为根据版图产生分别施加到所述多个第一控制电极的多个第一控制信号和所述多个第二控制电极的多个第二控制信号,以使得所述掩模版中的像素区域的透光状态与所述版图相对应。

24. 一种用于制造用于光刻工艺的掩模版的方法,其特征在于,所述方法包括:

提供基板;

在所述基板上形成图案化的第一控制电路层,其中,所述第一控制电路层包括多个第一控制电极,所述第一控制电极为沿第一方向延伸的第一条状电极,且所述多个第一控制电极彼此电隔离地排列在所述第一控制电路层中;

在所述第一控制电路层上形成电解反应层,其中,所述电解反应层包括电解质层、第一电解材料层和第二电解材料层,所述第一电解材料层设于所述第一控制电路层和所述电解质层之间,所述电解质层设于所述第一电解材料层和所述第二电解材料层之间,所述第一电解材料层和所述第二电解材料层中的一者包括电致变色材料,所述电解质层、所述第一电解材料层和所述第二电解材料层中的一者或两者包括呈阵列状排布的多个块,所述电解质层、所述第一电解材料层和所述第二电解材料层中的另外两者或一者呈连续薄膜状;以及

在所述电解反应层上形成图案化的第二控制电路层,其中,所述第二控制电路层包括多个第二控制电极,所述第二控制电极为沿垂直于第一方向的第二方向延伸的第二条状电极,且所述多个第二控制电极彼此电隔离地排列在所述第二控制电路层中;

其中,所述掩模版中的每个像素区域包括一个或多个块、至少一个第一控制电极的至少一部分和至少一个第二控制电极的至少一部分,所述掩模版中的像素区域的透光状态被配置为由所述像素区域中包含的第一控制电极的至少一部分和第二控制电极的至少一部分之间的控制电压决定,所述控制电压通过控制所述电解反应层中的电致变色材料的离子结合状态来控制所述像素区域的透光状态。

25. 根据权利要求24所述的方法,其特征在于,在所述第一控制电路层上形成电解反应层包括:

依次将第一电解材料层、电解质层和第二电解材料层层压在一起以形成所述电解反应层;以及

将所述电解反应层形成在所述第一控制电路层上,其中,所述第一电解材料层位于所述第一控制电路层与所述电解质层之间。

## 掩模版、光刻装置和用于制造掩模版的方法

### 技术领域

[0001] 本公开一般地涉及光刻技术领域,更具体地,涉及一种掩模版、光刻装置和用于制造掩模版的方法。

### 背景技术

[0002] 在光刻技术中,通常使用掩模版来形成图案化的结构。然而,一旦掩模版被制成,其中的图案就不容易再被更改。并且,如果掩模版中存在缺陷或者在掩模版的使用过程中引入了缺陷,也难以再对这些缺陷进行修复。此外,掩模版通常还具有很高的成本。上述这些因素都会导致采用掩模版生产的芯片的成本升高、掩模版缺陷监控带来工艺的繁琐。因此,芯片生产技术存在对于新的掩模版的需求。

### 发明内容

[0003] 本公开的目的在于提供一种掩模版、光刻装置和用于制造掩模版的方法。

[0004] 根据本公开的第一方面,提供了一种掩模版,所述掩模版包括:电解反应层,所述电解反应层包括电致变色材料;第一控制电路层,所述第一控制电路层设于所述电解反应层的第一侧上,且所述第一控制电路层包括多个第一控制电极;以及第二控制电路层,所述第二控制电路层设于所述电解反应层的与第一侧相对的第二侧上,且所述第二控制电路层包括多个第二控制电极;其中,所述掩模版中的像素区域的透光状态被配置为由所述像素区域中包含的第一控制电极的至少一部分和第二控制电极的至少一部分之间的控制电压决定,所述控制电压通过控制所述电解反应层中的电致变色材料的离子结合状态来控制所述像素区域的透光状态。

[0005] 在一些实施例中,所述掩模版还包括:基板,所述第一控制电路层、所述电解反应层和所述第二控制电路层依次沉积在所述基板上。

[0006] 在一些实施例中,所述基板包括石英和氟化钙中的至少一者。

[0007] 在一些实施例中,所述电解反应层包括:电解质层;第一电解材料层,所述第一电解材料层设于所述第一控制电路层与所述电解质层之间;以及第二电解材料层,所述第二电解材料层设于所述电解质层与所述第二控制电路层之间。

[0008] 在一些实施例中,在所述电解质层中能够溶解有锂离子和氢离子中的至少一者。

[0009] 在一些实施例中,所述电解质层包括固体电解质;或所述电解质层包括液体电解质。

[0010] 在一些实施例中,所述第一电解材料层和所述第二电解材料层中的一者包括电致变色材料。

[0011] 在一些实施例中,所述第一电解材料层和所述第二电解材料层中的一者包括镁镍合金、镁钒合金、氧化铌或由氧化铟锡纳米颗粒修饰的氧化铌。

[0012] 在一些实施例中,所述第一电解材料层和所述第二电解材料层中的另一者包括过渡金属氧化物。

[0013] 在一些实施例中,所述第一电解材料层和所述第二电解材料层中的另一者包括氧化钨。

[0014] 在一些实施例中,所述电解质层包括呈连续薄膜状的电解质材料;所述第一电解材料层包括呈连续薄膜状的第一电解材料;和/或所述第二电解材料层包括呈连续薄膜状的第二电解材料。

[0015] 在一些实施例中,所述电解质层包括呈阵列状排布的多个电解质材料块,且所述掩模版中的每个像素区域包括一个或多个电解质材料块;所述第一电解材料层包括呈阵列状排布的多个第一电解材料块,且所述掩模版中的每个像素区域包括一个或多个第一电解材料块;和/或所述第二电解材料层包括呈阵列状排布的多个第二电解材料块,且所述掩模版中的每个像素区域包括一个或多个第二电解材料块。

[0016] 在一些实施例中,所述多个第一控制电极中的每个第一控制电极分别经由相应的第一开关器件连接到控制电源的第一极;以及所述多个第二控制电极中的每个第二控制电极分别经由相应的第二开关器件连接到所述控制电源的第二极。

[0017] 在一些实施例中,每个第一控制电极分别被配置为接收第一控制信号,且每个第二控制电极分别被配置为接收第二控制信号,以控制其中包含重叠的第一控制电极的至少一部分和第二控制电极的至少一部分的像素区域的透光状态。

[0018] 在一些实施例中,所述第一控制电极为沿第一方向延伸的第一条状电极,且所述多个第一控制电极彼此电隔离地排列在所述第一控制电路层中;以及所述第二控制电极为沿垂直于第一方向的第二方向延伸的第二条状电极,且所述多个第二控制电极彼此电隔离地排列在所述第二控制电路层中。

[0019] 在一些实施例中,所述掩模版中的每个像素区域包括一个第一控制电极的至少一部分和一个第二控制电极的至少一部分。

[0020] 在一些实施例中,所述掩模版中的每个像素区域包括多于一个第一控制电极的至少一部分和多于一个第二控制电极的至少一部分。

[0021] 在一些实施例中,所述第一控制电路层中的被第一控制电极所占据的区域面积与未被第一控制电极所占据的区域面积的比例为100%~1000%;和/或所述第二控制电路层中的被第二控制电极所占据的区域面积与未被第二控制电极所占据的区域面积的比例为100%~1000%。

[0022] 在一些实施例中,所述第一控制电路层中的被第一控制电极所占据的区域面积与未被第一控制电极所占据的区域面积的比例等于所述第二控制电路层中的被第二控制电极所占据的区域面积与未被第二控制电极所占据的区域面积的比例。

[0023] 在一些实施例中,所述第一控制电路层中的多个第一控制电极周期性地排列;和/或所述第二控制电路层中的多个第二控制电极周期性地排列。

[0024] 在一些实施例中,所述第一控制电路层中的多个第一控制电极的排列周期为50nm~50 $\mu$ m;和/或所述第二控制电路层中的多个第二控制电极的排列周期为50nm~50 $\mu$ m。

[0025] 在一些实施例中,所述第一控制电路层中的多个第一控制电极的排列周期等于所述第二控制电路层中的多个第二控制电极的排列周期。

[0026] 在一些实施例中,所述第一控制电极包括氧化铟锡、铝掺杂的氧化锌、导电金刚石和导电氮化铝中的至少一者;和/或所述第二控制电极包括氧化铟锡、铝掺杂的氧化锌、导

电金刚石和导电氮化铝中的至少一者。

[0027] 在一些实施例中,所述第一控制电路层的厚度为10nm~100nm;和/或所述第二控制电路层的厚度为10nm~100nm。

[0028] 在一些实施例中,所述第一控制电极的电阻率小于所述电解反应层的电阻率;以及所述第二控制电极的电阻率小于所述电解反应层的电阻率。

[0029] 在一些实施例中,所述电解反应层、所述第一控制电路层和所述第二控制电路层的总厚度在100 $\mu$ m以下。

[0030] 根据本公开的第二方面,提供了一种光刻装置,所述光刻装置包括:如上所述的掩模版;以及控制模块,所述控制模块被配置为根据版图产生分别施加到所述多个第一控制电极的多个第一控制信号和所述多个第二控制电极的多个第二控制信号,以使得所述掩模版中的像素区域的透光状态与所述版图相对应。

[0031] 根据本公开的第三方面,提供了一种用于制造掩模版的方法,所述方法包括:提供基板;在所述基板上形成图案化的第一控制电路层,所述第一控制电路层包括多个第一控制电极;在所述第一控制电路层上形成电解反应层,所述电解反应层包括电致变色材料;以及在所述电解反应层上形成图案化的第二控制电路层,所述第二控制电路层包括多个第二控制电极;其中,所述掩模版中的像素区域的透光状态被配置为由所述像素区域中包含的第一控制电极的至少一部分和第二控制电极的至少一部分之间的控制电压决定,所述控制电压通过控制所述电解反应层中的电致变色材料的离子结合状态来控制所述像素区域的透光状态。

[0032] 在一些实施例中,在所述第一控制电路层上形成电解反应层包括:依次将第一电解材料层、电解质层和第二电解材料层层压在一起以形成所述电解反应层;以及将所述电解反应层形成在所述第一控制电路层上,其中,所述第一电解材料层位于所述第一控制电路层与所述电解质层之间。

[0033] 在一些实施例中,在所述第一控制电路层上形成电解反应层包括:在所述第一控制电路层上形成第一电解材料层;在所述第一电解材料层上形成电解质层;以及在所述电解质层上形成第二电解材料层。

## 附图说明

[0034] 构成说明书的一部分的附图描述了本公开的实施例,并且连同说明书一起用于解释本公开的原理。

[0035] 参照附图,根据下面的详细描述,可以更加清楚地理解本公开,其中:

[0036] 图1是根据本公开的一示例性实施例的掩模版的结构示意图;

[0037] 图2是根据本公开的一示例性实施例的包含第一控制电路层和第二控制电路层的控制电路示意图;

[0038] 图3是调节掩模版的像素区域的透光状态的控制电路的一状态示意图;

[0039] 图4是在图3的控制电路的状态下掩模版的像素区域的透光状态的示意图;

[0040] 图5是调节掩模版的像素区域的透光状态的控制电路的另一状态示意图;

[0041] 图6是在图5的控制电路的状态下掩模版的像素区域的透光状态的示意图;

[0042] 图7是根据本公开的一示例性实施例的光刻装置的结构示意图;

[0043] 图8是根据本公开的一示范性实施例的用于制造掩模版的方法的流程示意图。

### 具体实施方式

[0044] 以下将参照附图描述本公开,其中的附图示出了本公开的若干实施例。然而应当理解的是,本公开可以以多种不同的方式呈现出来,并不局限于下文描述的实施例;事实上,下文描述的实施例旨在使本公开的公开更为完整,并向本领域技术人员充分说明本公开的保护范围。还应当理解的是,本文公开的实施例能够以各种方式进行组合,从而提供更多额外的实施例。

[0045] 应当理解的是,在所有附图中,相同的附图标记表示相同的元件。在附图中,为清楚起见,某些特征的尺寸可以进行变形。

[0046] 应当理解的是,说明书中的用辞仅用于描述特定的实施例,并不旨在限定本公开。说明书使用的所有术语(包括技术术语和科学术语)除非另外定义,均具有本领域技术人员通常理解的含义。为简明和/或清楚起见,公知的功能或结构可以不再详细说明。

[0047] 说明书使用的用辞“包括”、“包含”和“含有”表示存在所声称的特征,但并不排斥存在一个或多个其它特征。说明书使用的用辞“和/或”包括相关列出项中的一个或多个的任意和全部组合。说明书使用的用辞“在X和Y之间”和“在大约X和Y之间”应当解释为包括X和Y。本说明书使用的用辞“在大约X和Y之间”的意思是“在大约X和大约Y之间”,并且本说明书使用的用辞“从大约X至Y”的意思是“从大约X至大约Y”。

[0048] 在说明书中,称一个元件位于另一元件“上”、“附接”至另一元件、“连接”至另一元件、“耦合”至另一元件、或“接触”另一元件等时,该元件可以直接位于另一元件上、附接至另一元件、连接至另一元件、联接至另一元件或接触另一元件,或者可以存在中间元件。相对照的是,称一个元件“直接”位于另一元件“上”、“直接附接”至另一元件、“直接连接”至另一元件、“直接耦合”至另一元件或、或“直接接触”另一元件时,将不存在中间元件。在说明书中,一个特征布置成与另一特征“相邻”,可以指一个特征具有与相邻特征重叠的部分或者位于相邻特征上方或下方的部分。

[0049] 在说明书中,诸如“上”、“下”、“左”、“右”、“前”、“后”、“高”、“低”等的空间关系用辞可以说明一个特征与另一特征在附图中的关系。应当理解的是,空间关系用辞除了包含附图所示的方位之外,还包含装置在使用或操作中的不同方位。例如,在附图中的装置倒转时,原先描述为在其它特征“下方”的特征,此时可以描述为在其它特征的“上方”。装置还可以以其它方式定向(旋转90度或在其它方位),此时将相应地解释相对空间关系。

[0050] 在微纳米器件的研究以及半导体芯片的生产工艺中,通常使用基于掩模版的光刻技术来形成期望的器件或芯片结构。为了形成期望的结构,可以根据所要加工的器件或芯片的版图、按照相应的工艺步骤来预先制造一个或多个掩模版,每个掩模版上的图案可以对应于版图中的一个图层或者对应于能够在同一步骤中制备的多个图层。通常,掩模版可以包括能够使用于让抗刻蚀剂(光刻胶)的性质发生改变的紫外光等透过的基板(例如,石英玻璃)和沉积在基板上的、用来阻止上述紫外光透过的镀膜(例如,金属铬膜)。

[0051] 在一种制造掩模版的方法中,可以在石英玻璃上依次沉积数十纳米厚的铬膜和位于铬膜上的抗刻蚀剂,然后采用激光直写或电子束曝光的方式在抗刻蚀剂上形成所需的图案,之后湿法刻蚀或干法刻蚀从抗刻蚀剂中暴露出的铬,以在铬膜上形成与期望的结构对

应的图案。其中,激光直写的方式通常用于形成最小线宽在300nm以上的掩模版,而电子束曝光的方式可以用来形成最小线宽小于300nm的掩模版。

[0052] 采用上述制备方式,单张掩模版的成本大约在数万美元,而用于完整的器件或芯片生产工艺的整套掩模版的成本可能高达数百万美元。并且,这样的掩模版一旦被制成,其结构就很难再被更改。在传统的应用场景中,包括中央处理器(CPU)、动态随机存取存储器(DRAM)、闪存等芯片的单批次批量通常在数百万甚至上亿的量级,因此可以很好地分摊制造掩模版的成本,从而使得基于掩模版的光刻工艺能够广泛地应用在这些器件或芯片的制造生产中。然而,随着物联网、人工智能、个性化生命健康等产业的发展,目前越来越多地涉及小批量器件或芯片的生产,这些器件或芯片的数量可能只有几万个或甚至更少。如果预先制备掩模版、再基于掩模版来生产这些器件或芯片,很难通过足够的器件或芯片数量来分摊制造掩模版的成本,导致器件或芯片成本的大幅升高。另外,如果采用激光直写的方式来直接制造这些器件或芯片,一方面其产率很低,难以满足量产的需求,另一方面激光直写的大约300nm的最小线宽也限制了通过缩微器件的方式来提高芯片的集成度、性能和降低芯片的成本。类似地,如果采用电子束曝光的方式来直接制造这些器件或芯片,虽然可以制造出更小尺寸和更高集成度的器件或芯片,但其产率依然极低,难以满足生产要求,且工艺成本也很高,阻碍了器件和芯片的市场渗透。

[0053] 此外,掩模版中存在的缺陷也可能导致生产器件或芯片的成本的大幅增加。具体而言,如果掩模版中存在小的缺陷,则需要花费时间来进行缺陷的探测和修复;而如果掩模版中存在大的缺陷,则可能不得不废弃整张掩模版。

[0054] 为了解决上述问题,满足小批量芯片的生产和相关产品向高集成度发展的需求,使得未来物联网、人工智能等技术能够具有更好的社会渗透度,本公开提出了一种可编程、可擦写以重复使用的数字化光刻掩模版。在这样的掩模版中,可以通过控制电解反应层中电致变色材料的离子结合状态来改变掩模版中的相应的像素区域的透光状态,使得同一块掩模版上的图案可以根据需要发生变化,从而实现掩模版的重复利用,进而降低器件或芯片的生产成本。其中,电致变色材料可以与阳离子或阴离子结合,并在离子结合的状态下呈现非透光而在离子脱出的状态下呈现透光,或者在离子结合的状态下呈现透光而在离子脱出的状态下呈现非透光,在此不作限制。在下文中,将以电致变色材料与氢离子和/或锂离子的结合为例,具体阐述掩模版中的各种状态变化,但可以理解的是,也可以采用其他电致变色材料和离子体系来实现对掩模版中的透光状态的调节。

[0055] 在本公开的一示例性实施例中,如图1所示,掩模版可以包括电解反应层110、第一控制电路层120和第二控制电路层130。

[0056] 其中,电解反应层110可以包括电致变色材料,该电致变色材料的透光率可以随着其离子结合状态的变化而变化。当电致变色材料处于非透光状态时,其可以阻挡用来使抗刻蚀剂发生变化的紫外光等曝光光束;而当电致变色材料处于透光状态时,可以使用来使抗刻蚀剂发生变化的紫外光等通过,所通过的紫外光可以曝光器件或芯片的相应区域中的抗刻蚀剂,以帮助形成期望的器件或芯片结构。

[0057] 在一些实施例中,如图1所示,电解反应层110可以包括电解质层111、第一电解材料层112和第二电解材料层113。在电解质层111中能够溶解有例如锂离子和氢离子中的至少一者。通过施加电场,可以使锂离子和/或氢离子在电解质层111中按照期望的方向移动,

进而与第一电解材料层112或第二电解材料层113中的电致变色材料结合,使电致变色材料处于非透光状态,相应地形成掩模版中的非透光区域。此外,也可以通过施加反向电场使与第一电解材料层112或第二电解材料层113结合的锂离子和/或氢离子被抽取出来而从第一电解材料层112或第二电解材料层113中脱出,使电致变色材料处于透光状态,相应地形成掩模版中的透光区域。

[0058] 如图1所示,第一电解材料层112可以设于第一控制电路层120与电解质层111之间,而第二电解材料层113可以设于电解质层111与第二控制电路层130之间。在第一控制电路层120和第二控制电路层130的共同作用下,可以控制施加到电解反应层110中的各像素区域的电场,进而改变相应的像素区域的透光状态,如后文中将详细描述。

[0059] 在一些实施例中,电解质层111可以呈固态或液态,换句话说,电解质层111可以包括固体电解质或者液体电解质。在电解质层111为固体电解质的情况下,当移除了施加到掩模版上的电场之后,仍然可以很好地限制离子的移动,因而掩模版的透光区域和非透光区域也可以被很好地保持。而在电解质层111为液体电解质的情况下,当移除了施加到掩模版上的电场之后,掩模版的透光区域和非透光区域可能发生缓慢的变化,其稳定性相应变差(但可以理解的是,即使稳定性较差,在通常情况下也是可以满足光刻需求的)。然而同时,在电解质层111为液体电解质的情况下,在产生掩模版上的相应的透光区域和非透光区域的过程中,离子可以在液体电解质中更快地移动,从而更快地与第一电解材料层112或第二电解材料层113结合,或者从第一电解材料层112或第二电解材料层113脱出,以更快地实现相应区域中透光状态与非透光状态之间的转换。在实际应用中,可以根据需求来选择相应的电解质层。

[0060] 在一些实施例中,可以使用对用于光刻的紫外光等透光且具有一定导电性的材料来形成电解反应层110中的第一电解材料层112和第二电解材料层113,且第一电解材料层112和第二电解材料层113中的至少一者为电致变色材料。在一具体示例中,电致变色材料可以包括镁镍合金(Mg-Ni)、镁钇合金(Mg-Y)、例如氧化铌( $\text{NbO}_x$ )玻璃或由氧化铟锡(ITO)纳米颗粒修饰的氧化铌( $\text{NbO}_x$ )玻璃的金属氧化物等。第一电解材料层112和第二电解材料层113中的另一者可以包括过渡金属氧化物,例如氧化钨( $\text{WO}_3$ )等。其中,采用可逆的对Mg-Ni或Mg-Y的氢化,可以实现在365~405nm波段内的紫外光的透光状态的可逆变化,而采用ITO纳米颗粒修饰的 $\text{NbO}_x$ 薄膜材料,可以实现在约405nm附近的紫外光的透光状态的可逆变化。

[0061] 在一些实施例中,电解反应层110可以呈连续薄膜状。具体而言,电解反应层110中的电解质层111可以包括呈连续薄膜状的电解质材料,第一电解材料层112可以包括呈连续薄膜状的第一电解材料,且第二电解材料层113可以包括呈连续薄膜状的第二电解材料。连续薄膜状的电解反应层110易于被制备在掩模版中,在制造掩模版的过程中也不存在与掩模版中的其他部件(例如,第一控制电路层120中的第一控制电极121和第二控制电路层130中的第二控制电极131)进行对准的问题,因此能够有效地降低掩模版的制造成本。此外,可以通过在电解反应层110中采用具有较大的电阻率的材料来避免相邻区域之间的电场干扰,从而能够独立地控制各个区域的透光状态与非透光状态。

[0062] 然而,在另一些实施例中,为了进一步增强掩模版中各个像素区域之间的隔离性,避免相邻像素区域之间电场的彼此干扰,使每个像素区域内的电致变色材料仅仅或基本上

是被施加到该像素区域中的电场独立控制的,电解反应层110中的一层或多层也可以被设置为呈阵列状(例如,呈矩形阵列状)排布的多个块,且掩模版中的每个像素区域可以包括一个或多个相邻的块(例如,每个像素区域包括一个块,或者每个像素区域包括2x2共四个彼此相邻的块等)。具体而言,电解质层111可以包括呈阵列状排布的多个电解质材料块,且掩模版中的每个像素区域可以包括一个或多个电解质材料块;和/或第一电解材料层112可以包括呈阵列状排布的多个第一电解材料块,且掩模版中的每个像素区域可以包括一个或多个第一电解材料块;和/或第二电解材料层113可以包括呈阵列状排布的多个第二电解材料块,且掩模版中的每个像素区域可以包括一个或多个第二电解材料块。然而,在这种情况下,在制备掩模版的过程中,通常需要考虑电解反应层110内部各层或电解反应层110与掩模版中的其他部件(例如,第一控制电路层120中的第一控制电极121和第二控制电路层130中的第二控制电极131)之间的对准问题,因而可能导致掩模版成本的上升。

[0063] 如图1、图2、图3和图5所示,为了控制掩模版中的各个像素区域的透光状态,可以采用类似于数码相机中的电荷耦合器件(CCD)驱动器或显示器中的显示驱动电路的控制电路来实现。具体而言,第一控制电路层120可以设于电解反应层110的第一侧上,且第一控制电路层120可以包括多个第一控制电极121。类似地,第二控制电路层130可以设于电解反应层110的与第一侧相对的第二侧上,且第二控制电路层130可以包括多个第二控制电极131。第一控制电极121和第二控制电极131中的一者类似于CCD驱动电路或显示驱动电路中的扫描线,而另一者类似于CCD驱动电路或显示驱动电路中的数据线。其中,每个第一控制电极121的至少一部分可以在掩模版的厚度方向上与相应的一个第二控制电极131的至少一部分重叠,这样,掩模版的在第一控制电极121与第二控制电极131的交叉点区域可以被该第一控制电极121与该第二控制电极131之间的电场所控制,即这个交叉点处的电解质层111中的离子可以在电场的作用下移动,它们与第一电解材料层112或第二电解材料层113中的电致变色材料结合,或者从第一电解材料层112或第二电解材料层113中的电致变色材料脱出,进而改变该交叉点区域的透光状态。换句话说,掩模版中的像素区域的透光状态可以被配置为由像素区域中包含的第一控制电极121的至少一部分和第二控制电极131的至少一部分之间的控制电压决定,或者说由像素区域中包含的第一控制电极121的至少一部分和第二控制电极131的至少一部分之间的控制电压的加载历史决定,第一控制电极121的这部分和第二控制电极131的这部分在掩模版的厚度方向上是重叠的,控制电压通过控制电解反应层110中的电致变色材料的离子结合状态来控制像素区域的透光状态。

[0064] 在一些实施例中,每个交叉点处的区域可以形成为一个像素区域(例如,图4和图6中所示的每个最小阴影区域可以被视为一个处于非透光状态下的像素区域)。换句话说,掩模版中的每个像素区域可以包括一个第一控制电极的至少一部分和一个第二控制电极的至少一部分(例如,包括彼此重叠的第一控制电极的一部分和第二控制电极的一部分)。或者,在另一些实施例中,可以由彼此相邻的多个交叉点处的区域共同形成一个像素区域(例如,如图4和图6所示,包括四个交叉点区域、且由虚线框表示的一个区域可以被视为一个处于非透光状态的像素区域)。换句话说,掩模版中的每个像素区域可以包括多于一个第一控制电极的至少一部分和多于一个第二控制电极的至少一部分(例如,包括两个第一控制电极中各个第一控制电极的一部分和两个第二控制电极中各个第二控制电极的一部分)。

[0065] 在一些实施例中,如图2、图3和图5所示,多个第一控制电极(H1、H2、H3和H4)中的

每个第一控制电极可以分别经由相应的第一开关器件 (SH1、SH2、SH3和SH4) 连接到控制电源的第一极 (例如图中所示的阴极), 而多个第二控制电极 (V1、V2、V3和V4) 中的每个第二控制电极可以分别经由相应的第二开关器件 (SV1、SV2、SV3和SV4) 连接到控制电源的第二极 (例如图中所示的阳极)。这样, 可以通过控制每个开关器件的断开或闭合状态来控制施加到每个控制电极上的电压, 进而控制掩模版中的相应像素区域的透光状态。此外, 如上文所述的, 在电解反应层110中, 即使所施加的外界电场被移除, 相应区域中的离子与电致变色材料的结合或分离状态仍然可以被保持, 因此可以通过逐步控制一个或多个第一开关器件以及一个或多个第二开关器件的方式来控制掩模版中的每个像素区域的透光状态。其中, 开关器件可以包括场效应晶体管等器件, 在此不作限制。在一些实施例中, 开关器件可以被共同设置在掩模版的控制电路层中。或者, 在另一些实施例中, 开关器件可以被设置在掩模版外, 以避免对掩模版上各个像素区域的透光状态造成干扰。如下文所述的, 在一些实施例中, 也可以直接对各个控制电极施加相应的控制信号, 而省去开关器件。

[0066] 在一具体示例中, 如图3至图6所示, 如果期望在掩模版上形成图6所示的非透光区域 (图中所示的阴影部分), 那么可以分成两个步骤来完成。

[0067] 首先, 如图3所示, 通过闭合开关器件SH1、SH2、SV1和SV2并断开开关器件SH3、SH4、SV3和SV4, 使第一控制电极H1和第二控制电极V1的交叉区域中被施加有从第二控制电极V1指向第一控制电极H1的电场, 相应地, 该区域的电解质层111中的氢离子和/或锂离子将向第一控制电极H1移动, 进而与在该区域的第一电解材料层112中的电致变色材料结合, 这样, 掩模版的第一控制电极H1和第二控制电极V1的交叉区域将处于非透光状态。类似地, 第一控制电极H1与第二控制电极V2的交叉区域、第一控制电极H2与第二控制电极V1的交叉区域以及第一控制电极H2与第二控制电极V2的交叉区域都将呈现为非透光状态。而在掩模版的其他区域中, 由于没有形成如上所述的电场, 因此电解质层111中的氢离子和/或锂离子未与电致变色材料结合, 使得电致变色材料仍然保持在透光状态, 进而使得掩模版的相应区域呈透光状态。综上, 可以形成具有如图4所示的图案的掩模版。

[0068] 然后, 如图5所示, 通过闭合开关器件SH3、SH4、SV3和SV4并断开开关器件SH1、SH2、SV1和SV2, 使第一控制电极H3和第二控制电极V3的交叉区域中被施加有从第二控制电极V3指向第一控制电极H3的电场, 相应地, 该区域的电解质层111中的氢离子和/或锂离子将向第一控制电极H3移动, 进而与该区域的第一电解材料层112中的电致变色材料结合, 这样, 掩模版的第一控制电极H3和第二控制电极V3的交叉区域将处于非透光状态。类似地, 第一控制电极H3与第二控制电极V4的交叉区域、第一控制电极H4与第二控制电极V3的交叉区域以及第一控制电极H4与第二控制电极V4的交叉区域都将呈现为非透光状态。而在掩模版的其他区域中, 由于没有形成如上所述的电场, 因此离子可以保持为其原有的形式, 也就使得第一控制电极H1与第二控制电极V1的交叉区域、第一控制电极H1与第二控制电极V2的交叉区域、第一控制电极H2与第二控制电极V1的交叉区域以及第一控制电极H2与第二控制电极V2的交叉区域仍然保持为非透光状态, 而剩余区域保持为透光状态。综上, 可以形成具有如图6所示的图案的掩模版。

[0069] 在一些实施例中, 为了实现对掩模版上的图案的自动控制, 可以基于所要形成的一个或多个掩模版图案产生施加到每个第一控制电极上的第一控制信号和施加到每个第二控制电极上的第二控制信号。第一控制信号和第二控制信号可以直接施加到第一控制电

极和第二控制电极上,或者可以通过相应的开关器件(如图2、图3和图5所示)施加到第一控制电极和第二控制电极上。通过设置第一控制信号和第二控制信号在每个时间段中的电平状态,可以自动、连续地改变掩模版的其中包含重叠的第一控制电极的至少一部分和第二控制电极的至少一部分的像素区域的透光状态,在一些情况下可以省去开关器件,或者避免手动地改变各个开关器件的闭合或断开状态。

[0070] 可以理解的是,在其他具体示例中,掩模版中可以包括更多或更少的第一控制电极和第二控制电极。例如,可以在掩模版上形成数目为1000~100000的第一控制电极和数目为1000~100000数目的第二控制电极,进而形成在1000x1000~100000x100000量级数目的像素区域,在此不作限制。此外,在一些实施例中,根据控制电源的第一极和第二极(阳极和阴极)的方向的不同,离子也可能与设置在第二电解材料层131中的电致变色材料结合以形成非透光区域,在此不作限制。进一步地,根据期望得到的掩模版图案,可以在形成掩模版图案的每一步骤中分别控制不同数量的、连接到不同的控制电极的开关器件的闭合或断开状态,在此不作限制。

[0071] 另外,当需要擦除或改变掩模版上的图案,即改变掩模版上的一个或多个像素区域的透光状态,使该掩模版可以用于另一不同结构的制备时,可以将控制电源反向,即对调控制电源的第一极和第二极(阳极和阴极),并结合相应的开关器件的断开或闭合,使得与电致变色材料结合的离子脱出,从而使得该区域转换为透光状态。

[0072] 为了简化控制电路层的结构,使用尽可能少的开关器件或控制信号来实现对掩模版中的每个像素区域的透光状态的控制,如图1、图2、图3和图5所示,第一控制电极121可以为沿第一方向延伸的第一条状电极,且多个第一控制电极121可以彼此电隔离地排列在第一控制电路层120中,以使得能够单独控制每个第一控制电极121上施加的电压。类似地,第二控制电极131可以为沿垂直于第一方向的第二方向延伸的第二条状电极,且多个第二控制电极131可以彼此电隔离地排列在第二控制电路层130中,以使得能够单独控制每个第二控制电极131上施加的电压。且通过设置第一条状电极和第二条状电极,可以方便地形成第一控制电极和第二控制电极之间的交叉区域,而无需在制备掩模版的过程中进行复杂的对准。然而可以理解的是,在其他一些实施例中,也可以采用其他形式来布置控制电极131,只要能够独立地控制第一控制电极121和第二控制电极131的在掩模版厚度方向上的重叠部分上所施加的电场,就可以控制每个交叉区域的透光状态,在此不作限制。例如,当掩模版的面积较大时,可以在同一水平方向或竖直方向上设置两个或更多个第一条状电极或第二条状电极,以避免所施加的控制信号在电极的不同区域上的过大衰减等。

[0073] 在一些实施例中,第一控制电路层120中的被第一控制电极121所占据的区域面积与未被第一控制电极121所占据的区域面积的比例可以为100%~1000%。类似地,第二控制电路层130中的被第二控制电极131所占据的区域面积与未被第二控制电极131所占据的区域面积的比例可以为100%~1000%。一方面,比例越大,控制电极在相应的控制电路层中所占的区域面积越大,因此当该区域被设置为非透明区域时,其阻挡紫外光的效果可以更好,尤其是在由多个交叉点处的区域形成一个像素区域的情况下,像素区域中相邻电极之间的空隙更小,因而挡光性能也就更好。但是,由于在同一控制电路层中的控制电极之间的间距较小,因此可能导致制备控制电极阵列的难度升高,例如由于邻近效应等导致相邻的控制电极之间的间距比设计间距更小或甚至为零,导致相邻的控制电极的短路等情况。

另一方面,比例越小,则有助于降低控制电极阵列的制备难度,但相应地,当同一控制电路层中的控制电极之间的间距较大时,对紫外光的阻挡效果可能会变差,尤其是在由多个交叉点区域形成一个像素区域的情况下,当期望将该像素区域调整为非透光状态时,控制电极之间的空隙可能会导致一定程度的漏光。

[0074] 在一些实施例中,第一控制电路层120中的被第一控制电极121所占据的区域面积与未被第一控制电极121所占据的区域面积的比例可以等于第二控制电路层130中的被第二控制电极131所占据的区域面积与未被第二控制电极131所占据的区域面积的比例。这样,每个交叉点区域在水平和垂直方向上的分布情况将是基本上相同的,且有助于简化掩模版的制备工艺。

[0075] 在一些实施例中,第一控制电路层120中的多个第一控制电极121可以呈周期性地排列,类似地,第二控制电路层130中的多个第二控制电极131可以呈周期性地排列。这样,每个交叉点区域或者每个像素区域的大小可以是彼此相等的。进一步地,第一控制电路层120中的多个第一控制电极121的排列周期可以为 $50\text{nm} \sim 50\mu\text{m}$ ,类似地,第二控制电路层130中的多个第二控制电极131的排列周期可以为 $50\text{nm} \sim 50\mu\text{m}$ 。在一具体示例中,第一控制电路层120中的多个第一控制电极121的排列周期可以为 $5\mu\text{m}$ ,和/或第二控制电路层130中的多个第二控制电极131的排列周期可以为 $5\mu\text{m}$ 。可以理解的是,控制电极的排列周期越小,掩模版所能达到的图案精度就可以越高,但相应地掩模版的制造工艺可能越难,制造成本可能越高。

[0076] 在一些实施例中,第一控制电路层120中的多个第一控制电极121的排列周期可以等于第二控制电路层130中的多个第二控制电极131的排列周期。这样,每个交叉点区域在水平和垂直方向上的分布情况将是基本上相同的,且有助于简化掩模版的制备工艺。

[0077] 为了避免控制电路层对掩模版的透光状态造成干扰,可以采用对紫外光透明且具有一定导电性的材料来形成第一控制电极121和第二控制电极131。例如,在一些实施例中,第一控制电极121可以包括氧化铟锡(ITO)、铝掺杂的氧化锌、导电金刚石和导电氮化铝(AIN)中的至少一者。类似地,第二控制电极131可以包括氧化铟锡(ITO)、铝掺杂的氧化锌、导电金刚石和导电氮化铝(AIN)中的至少一者。在一些实施例中,第一控制电路层120的厚度可以为 $10\text{nm} \sim 100\text{nm}$ 。类似地,第二控制电路层130的厚度可以为 $10\text{nm} \sim 100\text{nm}$ 。此外,第一控制电极121的电阻率通常小于电解反应层110的电阻率,且第二控制电极131的电阻率通常也小于电解反应层110的电阻率,这样使得所需的电场可以基本上均匀地分布在控制电极对应的区域中,且避免相邻的交叉点区域或像素区域之间电场的干扰。另外,电解反应层110、第一控制电路层120和第二控制电路层130的总厚度可以在 $100\mu\text{m}$ 以下,以避免厚度过大导致掩模版的透光状态和非透光状态之间的切换过慢。

[0078] 此外,在本公开的一些实施例中,如图1所示,掩模版还可以包括基板140,其中第一控制电路层120、电解反应层110和第二控制电路层130可以依次沉积在基板140上。换句话说,基板140可以用作对其上各层的支撑。其中,基板140可以由对紫外光透明的石英玻璃或氟化钙玻璃等制成。

[0079] 在本公开的掩模版中,利用透明的控制电极阵列来控制其间的电解反应层中的离子与电致变色材料的结合状态,实现对掩模版中的各个像素区域的透光状态的可逆调节。这样,可以基于所需的器件或芯片结构的数据文件直写形成相应的掩模版图案,且同一掩

模版上的掩模版图案可以擦写,实现了掩模版的可重复使用,提高了掩模版的使用效率,降低了器件或芯片的制造成本,避免了在传统的光刻中掩模版成本过高所导致的一系列问题。在本公开的示例性实施例中,控制电路层中的控制电极阵列的周期可以在100nm甚至更小,结合四倍(4x)缩小的投影曝光可以满足28nm工艺节点的需求,结合双重图形工艺(LELE)方法等技术可以满足14nm甚至更先进工艺节点的需求,从而能够实现集成度高的小批量芯片的可靠且低成本的生产。

[0080] 在本公开的一示例性实施例中,还提出了一种光刻装置。如图7所示,该光刻装置可以包括如上所述的掩模版100和控制模块200。其中,控制模块200可以被配置为根据版图产生分别施加到多个第一控制电极121的多个第一控制信号和多个第二控制电极131的多个第二控制信号,以使得掩模版100中的像素区域的透光状态分别与版图中的相应图层相对应。具体而言,控制模块200可以包括用于产生与器件或芯片的版图中的一个或多个图层对应的多个掩模版图案、并根据各个掩模版图案产生相应的第一控制信号和第二控制信号的数字控制单元210,以及用于分别根据每组第一控制信号和第二控制信号来改变掩模版中各个像素区域的透光状态的掩模驱动单元220。

[0081] 在本公开实施例的光刻装置中,如果采用线宽在100nm精度的掩模版结合4x缩小投影和LELE等技术,利用10000x10000的像素区域,每次曝光的面积可以在0.25x0.25 mm<sup>2</sup>左右。在这种情况下,光刻装置可以经过1600次结合工件台1~2nm级别的定位控制、同步掩模版的动态调节和曝光,实现在10分钟左右的时间内完成对1cm<sup>2</sup>级芯片的曝光。在32nm精度上,这个曝光速度是最先进的电子束曝光机的100倍以上。综上,可以通过可重复使用、可擦写的仅一块或少数几块掩模版,高效且准确地完成复杂的器件或芯片的制造,降低了器件或芯片的制造成本,有利于器件或芯片的快速更新、批量生产和更好地渗透市场。

[0082] 在本公开的一示例性实施例中,还提出了一种用于制造掩模版的方法,如图8所示,该方法可以包括:

[0083] 步骤S810,提供基板;

[0084] 步骤S820,在基板上形成图案化的第一控制电路层,第一控制电路层包括多个第一控制电极;

[0085] 步骤S830,在第一控制电路层上形成电解反应层,电解反应层包括电致变色材料;以及

[0086] 步骤S840,在电解反应层上形成图案化的第二控制电路层,第二控制电路层包括多个第二控制电极;

[0087] 其中,掩模版中的像素区域的透光状态被配置为由像素区域中包含的第一控制电极的至少一部分和第二控制电极的至少一部分之间的控制电压决定,控制电压通过控制所述电解反应层中的电致变色材料的离子结合状态来控制所述像素区域的透光状态。

[0088] 在形成图案化的第一控制电路层和第二控制电路层的过程中,可以采用激光直写或电子束直写的方式,或者也可以基于另一掩模版采用光刻的方式来形成图案化的第一控制电路层和第二控制电路层。当第一控制电路层和第二控制电路层中的被控制电极占据的区域面积与未被控制电极占据的区域面积的比例、控制电极阵列的周期等参数相同时,可以采用同一掩模版在不同的方向(例如,彼此垂直的方向)上形成第一控制电路层和第二控制电路层,以降低制造成本。

[0089] 进一步地,在一些实施例中,在第一控制电路层上形成电解反应层可以包括:

[0090] 依次将第一电解材料层、电解质层和第二电解材料层层压在一起以形成电解反应层;以及

[0091] 将电解反应层形成在第一控制电路层上,其中,第一电解材料层位于第一控制电路层与电解质层之间。

[0092] 其中,当第一电解材料层、电解质层和第二电解材料层呈连续薄膜状时,采用这种方式形成电解反应层将是非常简便且低成本的。而如果第一电解材料层、电解质层和第二电解材料层中存在一定的图案化,则可以采用激光直写、电子束直写或基于另一掩模版的方式来形成相应的图案化的层。如果第一电解材料层、电解质层和第二电解材料层具有相同的图案化方式,则可以先层压形成第一电解材料层、电解质层和第二电解材料层的复合体,再进行图案化处理。

[0093] 或者,在另一些实施例中,在第一控制电路层上形成电解反应层可以包括:

[0094] 在第一控制电路层上形成第一电解材料层;

[0095] 在第一电解材料层上形成电解质层;以及

[0096] 在电解质层上形成第二电解材料层。

[0097] 当采用这种方式来形成电解反应层时,可以方便地在每一层中根据需要沉积呈连续薄膜状或图案化的对应材料。

[0098] 虽然已经描述了本公开的示例性实施例,但是本领域技术人员应当理解的是,在本质上不脱离本公开的精神和范围的情况下能够对本公开的示范实施例进行多种变化和改变。因此,所有变化和改变均包含在权利要求所限定的本公开的保护范围内。本公开由附加的权利要求限定,并且这些权利要求的等同也包含在内。




图1




图2




图3




图4




图5




图6




图7



图8