

[19] 中华人民共和国国家知识产权局

[51] Int. Cl.

H01L 23/495 (2006.01)

H01L 23/28 (2006.01)



[12] 发明专利申请公布说明书

[21] 申请号 200680024215.0

[43] 公开日 2008年7月2日

[11] 公开号 CN 101213663A

[22] 申请日 2006.6.19

[21] 申请号 200680024215.0

[30] 优先权

[32] 2005.6.30 [33] US [31] 60/696,320

[32] 2005.6.30 [33] US [31] 60/696,027

[32] 2005.6.30 [33] US [31] 60/696,350

[32] 2005.6.30 [33] US [31] 60/696,305

[32] 2005.7.22 [33] US [31] 60/701,781

[32] 2005.7.22 [33] US [31] 60/702,076

[32] 2005.12.21 [33] US [31] 60/753,040

[86] 国际申请 PCT/US2006/023851 2006.6.19

[87] 国际公布 WO2007/005263 英 2007.1.11

[85] 进入国家阶段日期 2008.1.2

[71] 申请人 费查尔德半导体有限公司

地址 美国缅因州

[72] 发明人 O·全 Y·崔 B·H·古伊

M·C·B·伊斯塔西欧 D·钟

T·T·肯恩 S·南 R·约什

C-L·吴 V·伊尔

L·Y·里姆 B-O·李

[74] 专利代理机构 上海专利商标事务所有限公司

代理人 陈 炜


权利要求书 11 页 说明书 39 页 附图 33 页

[54] 发明名称

半导体管芯封装及其制作方法

[57] 摘要

公开了半导体管芯封装。一种示例性半导体管芯封装包括预模制衬底。该预模制衬底可具有附连到其的半导体，并且可在该半导体管芯上设置包封材料。



1. 一种方法，包括：

获得包括引线框架结构和模塑材料的预模制衬底，其中所述引线框架结构包括第一导电部分、第二导电部分以及在所述第一导电部分与所述第二导电部分之间的中间部分；

切割所述中间部分以使所述第一导电部分与所述第二导电部分电隔离；

将半导体管芯附连到所述衬底；以及

将所述第一和第二导电部分电耦合到所述半导体管芯。

2. 如权利要求 1 所述的方法，其特征在于，所述中间部分使用蚀刻共用来形成。

3. 如权利要求 1 所述的方法，其特征在于，所述第一和第二导电部分的表面与所述模塑材料的外表面基本上共面。

4. 如权利要求 1 所述的方法，其特征在于，将所述第一导电部分和所述第二导电部分电耦合到所述半导体管芯包括将所述第一导电部分引线接合到所述半导体管芯以及将所述第二导电部分引线接合到所述半导体管芯。

5. 如权利要求 1 所述的方法，其特征在于，切割包括使用锯子、激光器或水射流来切割所述中间部分。

6. 如权利要求 1 所述的方法，其特征在于，还包括在将所述管芯附连到所述半导体管芯之后，使用包封材料对所述半导体管芯进行包封，其中所述包封材料填充所述第一导电部分与第二导电部分之间的区域。

7. 如权利要求 1 所述的方法，其特征在于，所述预模制衬底处于预模制衬底的阵列中。

8. 如权利要求 1 所述的方法，其特征在于，所述导电部分不延伸通过所述模塑材料。

9. 如权利要求 1 所述的方法，其特征在于，所述经附连的半导体管芯与所述第一导电部分的至少一部分重叠。

10. 如权利要求 9 所述的方法，其特征在于，所述引线框架结构还包括在由多个第一导电部分限定的区域内的导电中央部分。

11. 一种半导体管芯封装，包括：

包括引线框架结构和模塑材料的预模制衬底，其中所述引线框架结构包括第一导电部分、第二导电部分以及在所述第一导电部分与所述第二导电部分之间的腔体；

在所述预模制衬底上的半导体管芯；以及

覆盖所述半导体管芯并填充所述第一导电部分与所述第二导电部分之间的腔体的包封材料。

12. 如权利要求 11 所述的半导体管芯封装，其特征在于，所述半导体管芯包括功率 MOSFET。

13. 如权利要求 11 所述的半导体管芯封装，其特征在于，所述半导体管芯包括垂直器件。

14. 如权利要求 11 所述的半导体管芯封装，其特征在于，所述半导体管芯具有远离所述衬底的第一表面和靠近所述衬底的第二表面，其中所述封装还包括将所述管芯的所述第一表面耦合到所述衬底的引线接合。

15. 如权利要求 11 所述的半导体管芯封装，其特征在于，所述半导体管芯直接处于所述衬底的绝缘部分上。

16. 如权利要求 11 所述的半导体管芯封装，其特征在于，所述半导体管芯不具有远离所述包封材料测向延伸的引线。

17. 如权利要求 11 所述的半导体管芯封装，其特征在于，所述腔体通过切割形成。

18. 如权利要求 11 所述的半导体管芯封装，其特征在于，所述腔体通过使用锯子、激光器或水射流的切割来形成。

19. 如权利要求 11 所述的半导体管芯封装，其特征在于，所述经附连的半导体管芯与所述第一导电部分的至少一部分重叠。

20. 如权利要求 11 所述的半导体管芯封装，其特征在于，所述引线框架结构还包括在由多个第一导电部分限定的区域内的导电中央部分。

21. 一种方法，包括：

获得包括第一表面和第二表面的预模制衬底，其中所述预模制衬底包括引线框架结构和模塑材料，其中所述引线框架结构包括焊盘区，其中所述焊盘区的外表面和所述模塑材料的外表面基本上共面，并且与所述预模制衬底的所述第二表面重合；以及

将至少两个半导体管芯附连到预模塑衬底的所述第一表面。

22. 如权利要求 21 所述的方法，其特征在于，所述引线框架结构包括多个导电区，其中所述多个导电区处于所述衬底的边缘区处。

23. 如权利要求 21 所述的方法，其特征在于，所述至少两个半导体管芯使用焊料来附连。

24. 如权利要求 21 所述的方法，其特征在于，所述至少两个半导体管芯使用粘合剂来附连。

25. 如权利要求 21 所述的方法，其特征在于，所述引线框架结构包括管芯附连区，其中所述管芯附连区与所述衬底的所述第一表面重合，并且所述管芯的至少之一处于所述管芯附连区上。

26. 如权利要求 21 所述的方法，其特征在于，所述引线框架结构包括铜。

27. 如权利要求 21 所述的方法，其特征在于，所述衬底不具有侧向延伸通过所述模塑材料的引线。

28. 如权利要求 21 所述的方法，其特征在于，所述半导体管芯的至少之一包括垂直器件。

29. 如权利要求 21 所述的方法，其特征在于，所述管芯的至少之一包括垂直 MOSFET。

30. 如权利要求 21 所述的方法，其特征在于，所述引线框架结构包括多个导电区，其中所述多个导电区处于所述衬底的边缘区，并且其中所述方法还包括将所述管芯引线接合到所述导电区。

31. 一种半导体管芯封装，包括：

包括第一表面和第二表面的预模制衬底，其中所述预模制衬底包括引线框架结构和模塑材料，其中所述引线框架结构包括焊盘区，其中所述焊盘区的外表面和所述模塑材料的外表面基本上共面，并且与所述预模制衬底的所述第二表面重合；以及

耦合到所述预模塑衬底的所述第一表面的至少两个半导体管芯。

32. 如权利要求 31 所述的半导体管芯封装，其特征在于，所述引线框架结构包括多个导电区域，其中所述多个导电区处于所述衬底的边缘区处。

33. 如权利要求 31 所述的半导体管芯封装，其特征在于，所述至少两个半导体管芯使用焊料来附连。

34. 如权利要求 31 所述的半导体管芯封装，其特征在于，所述至少两个半导体管芯使用粘合剂来附连所述衬底。

35. 如权利要求 31 所述的半导体管芯封装，其特征在于，所述引线框架结构包括管芯附连区，其中所述管芯附连区与所述衬底的所述第一表面重合，并且所述管芯的至少之一处于所述管芯附连区上。

36. 如权利要求 31 所述的半导体管芯封装，其特征在于，所述引线框架结构包括铜。

37. 如权利要求 21 所述的半导体管芯封装，其特征在于，所述衬底不具有侧向延伸通过所述模塑材料的引线。

38. 如权利要求 31 所述的半导体管芯封装，其特征在于，所述半导体管芯的至少之一包括垂直器件。

39. 如权利要求 31 所述的半导体管芯封装，其特征在于，所述管芯的至少之一包括垂直 MOSFET。

40. 如权利要求 31 所述的半导体管芯封装，其特征在于，所述引线框架结构包括多个导电区，其中所述多个导电区处于所述衬底的边缘区，并且其中所述方法还包括将所述管芯引线接合到所述导电区。

41. 一种用于形成半导体管芯封装的方法，所述方法包括：

形成衬底，其中形成衬底包括：（i）将引线框架衬底放置在至少第一模塑管芯与第二管芯之间，（ii）使所述引线框架结构与所述第一和第二模塑管芯接触，以及（iii）围绕所述引线框架结构形成模塑材料；

将半导体管芯附连到所述衬底；以及

将所述半导体管芯包封到封装材料中。

42. 如权利要求 41 所述的方法，其特征在于，使用粘合剂将所述半导体管芯附连到所述衬底。

43. 如权利要求 41 所述的方法，其特征在于，所述半导体管芯包括功率 MOSFET。

44. 如权利要求 41 所述的方法，其特征在于，所形成的衬底包括在所述衬底的相对侧上的两个凹面结构。

45. 如权利要求 41 所述的方法，其特征在于，所述模塑材料的厚度等于所述引线框架结构的厚度。

46. 如权利要求 41 所述的方法，其特征在于，所形成的衬底包括在所述衬底的一侧上的一个凹面结构。

47. 如权利要求 41 所述的方法，其特征在于，所述引线框架结构处于引线框

架结构的阵列中，并且其中所述方法还包括在包封之后：

分隔所述阵列中的所述引线框架结构以形成单独的管芯封装。

48. 如权利要求 41 所述的方法，其特征在于，所述引线框架结构包括铜。

49. 如权利要求 41 所述的方法，其特征在于，还包括形成将所述半导体管芯接合到所述引线框架结构中的引线的引线接合。

50. 如权利要求 41 所述的方法，其特征在于，在包封之后形成的半导体管芯封装不具有延伸超出所述包封材料的引线。

51. 一种半导体管芯封装，包括：

衬底，其中所形成的衬底包括引线框架结构和模塑材料，其中所述衬底形成至少一个凹面结构；以及

在所述衬底上的半导体管芯。

52. 如权利要求 51 所述的半导体管芯封装，其特征在于，还包括在所述半导体管芯上的包封材料。

53. 如权利要求 51 所述的半导体管芯封装，其特征在于，还包括在所述半导体管芯与所述衬底中的所述引线框架结构之间形成的引线接合。

54. 如权利要求 51 所述的半导体管芯封装，其特征在于，所述衬底具有在所述衬底的相对侧上的两个凹面结构。

55. 如权利要求 51 所述的半导体管芯封装，其特征在于，所述凹面结构由所述模塑材料的上升壁与所述引线框架结构的表面形成。

56. 如权利要求 51 所述的半导体管芯封装，其特征在于，所述半导体管芯包括功率晶体管。

57. 如权利要求 51 所述的半导体管芯封装，其特征在于，所述半导体管芯包括功率 MOSFET。

58. 如权利要求 51 所述的半导体管芯封装，其特征在于，所述引线框架结构包括铜。

59. 如权利要求 51 所述的半导体管芯封装，其特征在于，所述半导体管芯是第一半导体管芯，并且其中所述半导体管芯封装还包括在所述衬底上的第二半导体管芯。

60. 如权利要求 51 所述的半导体管芯封装，其特征在于，还包括在所述半导体管芯上的包封材料，并且其中所述引线结构的引线不延伸通过所述包封材料。

61. 一种方法，包括：

获得包括引线框架结构和模塑材料的衬底，其中所述模塑材料与所述引线框架结构的表面基本上共面，并且其中所述衬底包括第一管芯附连区和第二管芯附连区；

将第一半导体管芯附连到所述第一管芯附连区；以及

将第二半导体管芯附连到所述第二管芯附连区。

62. 如权利要求 61 所述的方法，其特征在于，所述第一半导体管芯包括驱动器 IC，并且其中所述第二半导体管芯包括功率晶体管。

63. 如权利要求 61 所述的方法，其特征在于，所述方法还包括将第三半导体管芯附连到所述衬底。

64. 如权利要求 61 所述的方法，其特征在于，所述方法包括使用包封材料来对所述第一和第二半导体管芯进行包封。

65. 如权利要求 61 所述的方法，其特征在于，所述引线框架结构包括铜。

66. 如权利要求 61 所述的方法，其特征在于，还包括形成所述衬底，其中形成所述衬底包括部分地蚀刻所述引线框架结构，然后围绕所述引线框架结构模塑所述模塑材料，从而未蚀刻表面基本上与所述模制的模塑材料的外表面共面。

67. 如权利要求 61 所述的方法，其特征在于，还包括形成所述衬底，其中形成所述衬底包括：部分地蚀刻所述引线框架结构；使用带覆盖所述引线框架结构的未蚀刻表面；然后围绕所述引线框架结构模塑所述模塑材料，从而未蚀刻表面基本上与所述模制的模塑材料的外表面共面。

68. 如权利要求 61 所述的方法，其特征在于，所述管芯的至少之一包括垂直器件。

69. 如权利要求 61 所述的半导体管芯封装，其特征在于，所述管芯的至少之一包括功率 MOSFET。

70. 如权利要求 61 所述的半导体管芯封装，其特征在于，所述引线框架结构包括侧向延伸通过所述衬底中的所述模塑材料的的侧面外表面的多根引线。

71. 一种半导体管芯封装，包括：

包括引线框架结构和模塑材料的衬底，其中所述模塑材料与所述引线框架结构的表面基本上共面，并且其中所述衬底包括第一管芯附连区和第二管芯附连区；

在所述第一管芯附连区上的第一半导体管芯；以及

在所述第二管芯附连区上的第二半导体管芯。

72. 如权利要求 71 所述的半导体管芯封装，其特征在于，所述第一半导体管芯包括驱动器 IC，并且其中所述第二半导体管芯包括功率晶体管。

73. 如权利要求 71 所述的半导体管芯封装，其特征在于，还包括附连到所述衬底的第三半导体管芯。

74. 如权利要求 71 所述的半导体管芯封装，其特征在于，还包括对所述第一和第二半导体管芯进行包封的包封材料。

75. 如权利要求 71 所述的半导体管芯封装，其特征在于，所述引线框架结构包括铜。

76. 如权利要求 71 所述的半导体管芯封装，其特征在于，所述衬底包括部分蚀刻的结构，并且其中围绕所述引线框架结构设置所述模塑材料，从而未蚀刻表面基本上与所述模制的模塑材料的外表面共面。

77. 如权利要求 71 所述的半导体管芯封装，其特征在于，所述衬底包括部分蚀刻的结构，并且其中围绕所述引线框架结构设置所述模塑材料，从而未蚀刻表面基本上与所述模制的模塑材料的外表面共面，并且其中所述引线框架结构包括铜。

78. 如权利要求 71 所述的半导体管芯封装，其特征在于，所述管芯的至少之一包括垂直器件。

79. 如权利要求 71 所述的半导体管芯封装，其特征在于，所述管芯的至少之一包括功率 MOSFET。

80. 如权利要求 71 所述的半导体管芯封装，其特征在于，所述引线框架结构包括侧向延伸通过所述衬底中的所述模塑材料的的侧面外表面的多根引线。

81. 一种用于制作半导体管芯封装的衬底的方法，所述方法包括：

获得第一引线框架结构和第二引线框架结构；

使用粘合层将所述第一和第二引线框架结构附连在一起；以及

将模塑材料涂敷到所述第一引线框架结构、所述第二引线框架结构或所述粘合层。

82. 如权利要求 81 所述的方法，其特征在于，将所述模塑材料涂敷到所述第一引线框架结构、所述第二引线框架结构或所述粘合层包括所述模塑材料涂敷到所述第一引线框架结构、所述第二引线框架结构或所述粘合层。

83. 如权利要求 81 所述的方法，其特征在于，部分地蚀刻所述第一引线框架结构，以及部分地蚀刻所述第二引线框架结构。

84. 如权利要求 81 所述的方法，其特征在于，所述粘合层是聚合膜的形式。

85. 如权利要求 81 所述的方法，其特征在于，所述粘合层是聚酰亚胺膜的形式。

86. 如权利要求 81 所述的方法，其特征在于，将所述第一引线框架结构和所述第二引线框架结构对称地设置在所述粘合层的相对侧上。

87. 如权利要求 81 所述的方法，其特征在于，所述第一和第二引线框架结构包括腔体，并且其中所述第一和第二引线框架结构中的所述腔体使用所述模塑材料来填充，并且其中所述第一和第二引线框架的边缘使用所述模塑材料来涂敷。

88. 如权利要求 81 所述的方法，其特征在于，所述衬底中的所述模塑材料具有与所述第一引线框架结构或所述第二引线框架结构的外表面基本上共面的外表面。

89. 如权利要求 81 所述的方法，其特征在于，所述衬底中的所述模塑材料具有外表面，所述表面与所述第一引线框架结构或所述第二引线框架结构的外表面基本上共面。

90. 如权利要求 81 所述的方法，其特征在于，所述第一和第二引线框架结构包括铜。

91. 一种用于半导体管芯封装的衬底，所述衬底包括：

第一引线框架结构；

第二引线框架结构；以及

粘合层，它将所述第一和第二引线框架结构粘合在一起；以及

在所述第一引线框架结构、所述第二引线框架结构或所述粘合层上的模塑材料。

92. 如权利要求 91 所述的衬底，其特征在于，所述模塑材料处于所述第一引线框架结构、所述第二引线框架结构和所述粘合层上。

93. 如权利要求 91 所述的衬底，其特征在于，部分地蚀刻所述第一引线框架结构，以及部分地蚀刻所述第二引线框架结构。

94. 如权利要求 91 所述的衬底，其特征在于，所述粘合层是聚合膜的形式。

95. 如权利要求 91 所述的衬底，其特征在于，所述第一和第二引线框架结构包括铜。

96. 如权利要求 91 所述的衬底，其特征在于，所述粘合层是聚酰亚胺膜的形式。

97. 如权利要求 91 所述的衬底，其特征在于，所述衬底中的所述模塑材料具

有与所述第一引线框架结构或所述第二引线框架结构的外表面基本上共面的外表面。

98. 如权利要求 91 所述的衬底，其特征在于，所述第一和第二引线框架结构包括腔体，并且其中所述第一和第二引线框架结构中的所述腔体使用所述模塑材料来填充，并且其中所述第一和第二引线框架的边缘使用所述模塑材料来涂敷。

99. 如权利要求 91 所述的衬底，其特征在于，所述衬底中的所述模塑材料具有外表面，所述表面与所述第一引线框架结构或所述第二引线框架结构的外表面基本上共面。

100. 如权利要求 91 所述的衬底，其特征在于，将所述第一引线框架结构和所述第二引线框架结构对称地设置在所述粘合层的相对侧上。

101. 一种形成半导体管芯封装的方法，包括：

获得包括引线框架结构和模塑材料的预模制衬底，其中所述引线框架结构的外表面和所述模塑材料的外表面基本上共面；

将所述衬底附连到包括引线的引线框架结构；以及

将管芯附连到所述衬底。

102. 如权利要求 101 所述的方法，其特征在于，所述引线框架结构包括铜。

103. 如权利要求 101 所述的方法，其特征在于，还包括围绕所述附连的衬底形成模塑材料，以及将所述引线与所述框架结构分隔开。

104. 如权利要求 101 所述的方法，其特征在于，还包括在将所述衬底附连到所述框架结构之前或之后，将多个管芯附连到所述衬底。

105. 如权利要求 101 所述的方法，其特征在于，在将所述衬底附连到所述框架结构之后，所述衬底相对于所述框架结构的主要部分下沉。

106. 一种半导体管芯封装，包括：

包括引线框架结构和模塑材料的预模制衬底，其中所述引线框架结构的外表面和所述模塑材料的外表面基本上共面；以及

在所述预模制衬底上的半导体管芯；

附连到所述预模制衬底的引线，其中所述引线与所述预模制衬底分别形成。

107. 如权利要求 106 所述的半导体管芯封装，其特征在于，所述引线框架结构包括铜。

108. 如权利要求 106 所述的半导体管芯封装，其特征在于，所述模塑材料具

有与上述引线框架结构的相对表面基本上共面的相对表面。

109. 如权利要求 106 所述的半导体管芯封装，其特征在于，通过焊料或焊接将所述引线附连到所述预模制衬底。

110. 如权利要求 106 所述的半导体管芯封装，其特征在于，所述半导体管芯包括垂直器件。

111. 一种方法，包括：

获得包括导电管芯附连表面的衬底；

将包括高压侧晶体管输入的高压侧晶体管附连到所述衬底，其中所述高压侧晶体管输入被耦合到所述导电管芯附连表面；以及

将包括低压侧晶体管输出的低压侧晶体管附连到所述衬底，其中所述低压侧晶体管输入被耦合到所述导电管芯附连表面。

112. 如权利要求 111 所述的方法，其特征在于，还包括：

围绕所述高压侧晶体管和所述低压侧晶体管形成包封材料。

113. 如权利要求 111 所述的方法，其特征在于，所述高压侧晶体管是高压侧 MOSFET，而所述高压侧晶体管输入是高压侧晶体管源极连接。

114. 如权利要求 111 所述的方法，其特征在于，所述低压侧晶体管是低压侧 MOSFET，而所述低压侧晶体管输出是低压侧晶体管漏极连接。

115. 如权利要求 111 所述的方法，其特征在于，述高压侧晶体管在第一管芯中，而所述低压侧晶体管在第二管芯中。

116. 如权利要求 111 所述的方法，其特征在于，还包括对安装在所述衬底上的控制芯片进行安装。

117. 如权利要求 111 所述的方法，其特征在于，所述衬底包括具有与上述导电管芯附连表面基本上共面的外表面的模塑材料。

118. 如权利要求 111 所述的方法，其特征在于，上述导电管芯附连表面是引线框架的一部分。

119. 如权利要求 111 所述的方法，其特征在于，上述高压侧晶体管具有高压侧晶体管输出，其中上述高压侧晶体管输出远离上述导电管芯附连表面，而上述高压侧晶体管输入靠近上述导电管芯附连表面，并且其中上述封装还包括将上述高压侧晶体管输出耦合到外部引线的接线柱或引线接合，并且其中上述高压侧和低压侧晶体管都是功率 MOSFET。

120. 如权利要求 111 所述的方法，其特征在于，还包括将控制芯片附连到所

述衬底，并且其中所述导电管芯附连表面是引线框架结构的一部分。

121. 一种半导体器件封装，包括：

包括导电管芯附连表面的衬底；

包括高压侧晶体管输入的高压侧晶体管，其中所述高压侧晶体管输入被耦合到所述导电管芯附连表面；以及

包括低压侧晶体管输出的低压侧晶体管，其中所述低压侧晶体管输入被耦合到所述导电管芯附连表面。

122. 如权利要求 121 所述的半导体管芯封装，其特征在于，还包括：

围绕所述高压侧晶体管和所述低压侧晶体管形成包封材料。

123. 如权利要求 121 所述的半导体管芯封装，其特征在于，所述高压侧晶体管是高压侧 MOSFET，而所述高压侧晶体管输入是高压侧晶体管源极连接。

124. 如权利要求 121 所述的半导体管芯封装，其特征在于，所述低压侧晶体管是低压侧 MOSFET，而所述低压侧晶体管输出是低压侧晶体管漏极连接。

125. 如权利要求 121 所述的半导体管芯封装，其特征在于，所述高压侧晶体管是高压侧 MOSFET，而所述低压侧晶体管是低压侧 MOSFET，并且所述低压侧晶体管输出是低压侧晶体管漏极连接。

126. 如权利要求 121 所述的半导体管芯封装，其特征在于，还包括安装在所述衬底上的控制芯片。

127. 如权利要求 121 所述的半导体管芯封装，其特征在于，所述导电管芯附连表面是引线框架的一部分。

128. 如权利要求 121 所述的半导体管芯封装，其特征在于，所述衬底包括具有与所述导电管芯附连表面基本上共面的外表面的模塑材料。

129. 如权利要求 121 所述的半导体管芯封装，其特征在于，所述高压侧晶体管具有高压侧晶体管输出，其中所述高压侧晶体管输出远离所述导电管芯附连表面，而所述高压侧晶体管输入靠近所述导电管芯附连表面，并且其中所述封装还包括将所述高压侧晶体管输出耦合到外部引线的接线柱或引线接合。

130. 如权利要求 121 所述的半导体管芯封装，其特征在于，所述高压侧晶体管具有高压侧晶体管输出，其中所述高压侧晶体管输出远离所述导电管芯附连表面，而所述高压侧晶体管输入靠近所述导电管芯附连表面，并且其中所述封装还包括将所述高压侧晶体管输出耦合到外部引线的接线柱或引线接合，并且其中所述高压侧和低压侧晶体管都是功率 MOSFET。

半导体管芯封装及其制作方法

相关申请的交叉引用

本发明是非临时的，并要求以下美国临时申请的优先权：2005年7月22日提交的60/701,781；2005年6月30日提交的60/696,320；2005年6月30日提交的60/696,027；2005年6月30日提交的60/696,350；2005年7月22日提交的60/702,076；2005年6月30日提交的60/696,305；以及2005年12月21日提交的60/753,040。这些美国临时申请通过引用通用地整体结合于此。

本发明的背景

各种半导体管芯封装是众所周知的。

虽然这些封装是有益的，但是可对它们进行改进。例如，进行上述许多封装是很困难和/或昂贵的。

因此，期望提供经改进的半导体封装、用于制作半导体管芯封装的方法、这些管芯封装的元件、以及使用这些半导体管芯封装的电气组件。可期望以较低的成本来制造这些经改进的半导体管芯封装和/或期望其具有较好的功能。

本发明的概述

本发明的实施例涉及半导体管芯封装、用于制作半导体管芯封装的方法、以及包括该半导体管芯封装的电子组件。

本发明的一个实施例涉及一种方法，包括：获得包括引线框架和模塑材料（molding material）的预模制衬底（premolded substrate），其中该引线框架结构包括第一导电部分、第二导电部分以及在该第一导电部分与该第二导电部分之间的中间部分；切割该中间部分以使该第一导电部分与该第二导电部分电隔离；将半导体管芯附连到该衬底；以及将该第一和第二导电部分电耦合到该半导体管芯。

本发明的另一个实施例涉及一种半导体管芯封装，包括：包括引线框架和模塑材料的预模制衬底，其中该引线框架结构包括第一导电部分、第二导电部分以及在该第一导电部分与该第二导电部分之间的腔体；在该预模制衬底上的半导体管

芯;以及覆盖该半导体管芯并填充该第一导电部分与该第二导电部分之间的腔体的包封材料。

本发明的另一个实施例涉及一种方法,包括:获得包括第一表面和第二表面的预模制衬底,其中该预模制衬底包括引线框架结构和模塑材料,其中该引线框架结构包括焊盘区,其中该焊盘区的外表面和该模塑材料的外表面基本上共面,并且与该预模制衬底的第二表面重合;以及将至少两个半导体管芯附连到预模塑衬底的第一表面。

本发明的另一个实施例涉及一种半导体管芯封装,包括:包括第一表面和第二表面的预模制衬底,其中该预模制衬底包括引线框架结构和模塑材料,其中该引线框架结构包括焊盘区,其中该焊盘区的外表面和该模塑材料的外表面基本上共面,并且与该预模制衬底的第二表面重合;以及附连到预模塑衬底的第一表面的至少两个半导体管芯。

本发明的另一个实施例涉及一种用于形成半导体管芯封装的方法,该方法包括:形成衬底,其中形成衬底包括:(i)将引线框架结构放置在至少第一模塑管芯与第二模塑管芯之间,(ii)使该引线框架结构与该第一和第二模塑管芯接触,以及(iii)在该引线框架结构周围形成模塑材料;将半导体管芯附连到该衬底;以及将该半导体管芯包封到包封材料中。

本发明的另一个实施例涉及一种半导体管芯封装,包括:衬底,其中形成的衬底包括引线框架结构和模塑材料,其中该衬底形成至少一个凹面结构;以及在该衬底上的半导体管芯。

本发明的另一个实施例涉及一种方法,包括:获得包括引线框架结构和模塑材料的衬底,其中该模塑材料与该引线框架结构的表面基本上共面,并且其中该衬底包括第一管芯附连区和第二管芯附连区;将第一半导体管芯附连到该第一管芯附连区;以及将第二半导体管芯附连到该第二管芯附连区。

本发明的另一个实施例涉及一种半导体管芯封装,包括:包括引线框架结构和模塑材料的衬底,其中该模塑材料与该引线框架结构的表面基本上共面,并且其中该衬底包括第一管芯附连区和第二管芯附连区;在该第一管芯附连区上的第一半导体管芯;以及在该第二管芯附连区上的第二半导体管芯。

本发明的另一个实施例涉及一种用于半导体管芯封装的衬底的制作方法,该方法包括:获得第一引线框架结构和第二引线框架结构;使用粘合层将该第一和第二引线框架结构附连在一起;以及将模塑材料涂敷到该第一引线框架结构、该第二

引线框架结构或该粘合层。

本发明的另一个实施例涉及一种半导体管芯封装，包括：包括引线框架和模塑材料的预模制衬底，其中该引线框架结构的外表面和该模塑材料的外表面基本上共面；以及在该预模制衬底上的半导体管芯；附连到该预模制衬底的引线，其中这些引线从该预模制衬底独立地形成。

本发明的另一个实施例涉及一种方法，包括：获得包括导电管芯附连表面的衬底；将包括高压侧晶体管输入的高压侧晶体管附连到该衬底，其中该高压侧晶体管输入被耦合到该导电管芯附连表面；以及将包括低压侧晶体管输出的低压侧晶体管附连到该衬底，其中该低压侧晶体管输入被耦合到该导电管芯附连表面。

本发明的另一个实施例涉及一种半导体管芯封装，包括：包括导电管芯附连表面的衬底；包括高压侧晶体管输入的高压侧晶体管，其中该高压侧晶体管输入被耦合到该导电管芯附连表面；以及包括低压侧晶体管输出的低压侧晶体管，其中该低压侧晶体管输入被耦合到该导电管芯附连表面。

以下详细描述本发明的这些以及其它实施例。

附图的简要描述

图 1A-1H 示出了根据本发明的实施例在半导体管芯封装的形成期间的元件的横截面视图。

图 1I 是根据本发明的实施例的半导体管芯封装的仰视图。

图 1J 是在制造期间衬底的组件的俯视图。

图 1K 是包括基准凹槽的导轨的侧面横截面视图。

图 1L 示出了具有切割线的衬底的俯视图。

图 2A 示出了根据本发明的另一半导体管芯封装的仰视图。

图 2B 示出了图 2A 中所示的半导体管芯封装的侧面横截面视图。

图 2C 示出了根据本发明的实施例的引线框架结构的仰视图。

图 2D 示出了根据本发明的另一实施例的半导体管芯封装的仰视图。

图 2E 示出了根据本发明的另一实施例的另一半导体管芯封装的侧面横截面视图。

图 3A-3C 示出了半导体管芯封装在其被组装时的俯视图。

图 3D 示出了半导体管芯封装的仰视图。

图 3E 示出了根据本发明的实施例的衬底的侧面横截面视图。

图 4A-4C 示出了根据本发明的实施例的另一半导体管芯封装的俯视图。

图 4D 示出了根据本发明的实施例的衬底的平面仰视图。

图 4E 示出了根据本发明的实施例的衬底的侧面横截面视图。

图 5 示出了引线框架结构阵列的立体图。

图 6A-6I 示出了管芯封装在形成它们时的立体图。

图 7A-7C 示出了另一半导体管芯封装在其形成时的侧面横截面视图。

图 7D 示出了使用图 7A-7C 中所示的工艺形成的半导体管芯封装的立体图。

图 8A-8D 示出了另一半导体管芯封装在其形成时的侧面横截面图。

图 8E 示出了使用图 8A-8D 中所示的工艺形成的半导体管芯封装的立体图。

图 9A-9D 示出了正在形成的另一半导体管芯封装的横截面视图。

图 9E 示出了根据本发明的实施例的另一半导体管芯封装的立体图。

图 10A-10D 示出了另一半导体管芯封装在其形成时的横截面视图。

图 10E 示出了根据本发明的实施例的另一半导体管芯封装的立体图。

图 11A-11D 示出了另一半导体管芯封装在其形成时的横截面视图。

图 11E 示出了导体管芯封装的立体仰视图。

图 12A-12D 示出了另一半导体管芯封装在其形成时的横截面视图。

图 12E 示出了图 12D 中所示的导体管芯封装的仰视立体图。

图 13A-13D 示出了另一半导体管芯封装在其形成时的横截面视图。

图 13E 示出了图 13D 中所示的导体管芯封装的立体仰视图。

图 14A-14D 示出了另一半导体管芯封装在其形成时的横截面视图。

图 14E 示出了图 14D 中所示的导体管芯封装的立体图。

图 15A-15D 示出了另一半导体管芯封装在其形成时的横截面视图。

图 15E 示出了图 15D 中所示的导体管芯封装的立体仰视图。

图 16A-16D 示出了另一半导体管芯封装在其形成时的横截面视图。

图 16E 示出了图 16D 中所示的导体管芯封装的立体仰视图。

图 17A-17D 示出了另一半导体管芯封装在其形成时的横截面视图。

图 17E 示出了图 17D 中所示的导体管芯封装的立体仰视图。

图 18A-1 是引线框架结构的立体仰视图。

图 18A-2 是已被部分蚀刻的引线框架结构的立体俯视图。

图 18B-1 是预模制衬底的立体仰视图。

图 18B-2 是预模制衬底的立体俯视图。

图 18C 是其上安装有半导体管芯的预模制衬底的立体仰视图。

图 18D 是包括预模制衬底的半导体管芯封装的立体俯视图。

图 19A 是包括安装在其上的半导体管芯的预模制引线框架衬底的立体俯视图。

图 19B 是示出了图 18A 中所示的预模制引线框架衬底的立体仰视图。

图 20A 是根据本发明的实施例的预模制衬底的平面俯视图。

图 20B 是根据本发明的实施例的预模制衬底的立体俯视图。

图 20C 是根据本发明的实施例的预模制衬底的侧面横截面视图。

图 20D 是根据本发明的实施例的预模制衬底的立体仰视图。

图 20E 是根据本发明的实施例的预模制衬底的平面俯视图。

图 20F 是根据本发明的实施例的预模制衬底的侧面横截面视图。

图 20G 是根据本发明的实施例的预模制衬底的立体俯视图。

图 20H 是根据本发明的实施例的预模制衬底的立体仰视图。

图 21A 是框架结构的立体仰视图。

图 21B 和 21C 是根据本发明的预模制衬底的立体图。

图 21D 和 21E 示出了安装在框架中的预模制衬底的立体俯视图。半导体管芯安装在该预模制衬底上。

图 21F 示出了安装在框架中的预模制衬底的立体仰视图。

图 21G 示出了安装到框架的预模制衬底的侧视图。

图 22A-22D 分别示出了根据本发明的实施例的模制管芯封装的侧面横截面视图、背面立体图、立体俯视图和正视图。

图 23 是与图 24C 中所示的封装相对应的同步降压(buck)变换器的电路图。

图 24A 示出了根据本发明的实施例的半导体管芯封装的侧视图。

图 24B 示出了根据本发明的实施例的半导体管芯封装的平面俯视图。

图 24C 示出了根据本发明的实施例的半导体管芯封装的立体图。

图 24D 示出了引线框架结构的立体仰视图。

图 24E 是根据本发明的实施例的半导体管芯封装的立体侧视图。

图 25 示出了本发明的另一实施例的侧视图。在此实施例中，模塑材料被沉积在引线框架内，并且使芯片与引线框架结构的导电区隔离。

详细描述

本发明的实施例涉及半导体管芯封装以及用于制作半导体管芯的方法。根据本发明的实施例的半导体管芯封装包括衬底以及安装在该衬底上的半导体管芯。半导体管芯可使用粘合剂或任何其它合适的附连材料来附连到衬底上。在半导体管芯封装中，该半导体管芯的底面和/或顶面可电耦合到衬底的导电区。包封材料可包封半导体管芯。如以下进一步详细描述，在不同的实施例中，根据本发明的实施例的衬底可具有不同的构造。

衬底可具有任何合适的构造。然而，在本发明的优选实施例中，衬底包括引线框架结构和模塑材料。通常，引线框架结构的至少一个表面基本上与模塑材料的外表面共面。在某些实施例中，引线框架结构的两个相对主表面基本上与衬底中的模塑材料的相对外表面共面。在其它实施例中，引线框架结构的仅一个主表面基本上与模塑材料的外表面共面。

术语“引线框架结构”可指从引线框架获得的结构。引线框架结构可通过例如本领域中公知的冲压工艺来形成。示例性引线框架结构还可通过蚀刻连续导电片以形成预定图案而形成。因而，在本发明的实施例中，半导体管芯封装中的引线框架结构可以是连续金属结构或非连续金属结构。

根据本发明的实施例的引线框架结构最初可以通过系杆连接在一起的引线框架结构阵列中的许多引线框架结构之一。在制作半导体管芯封装的过程期间，引线框架结构阵列可被切割成彼此独立的各个引线框架结构。作为此切割的结果，最终半导体管芯封装中的引线框架结构的部分（诸如源极引线和栅极引线）可在电和机械上分开。在一个实施例中，当制造根据本发明的实施例的半导体管芯封装时，不使用引线框架结构阵列。

根据本发明的实施例的引线框架结构可包括任何合适的材料、可具有任何合适的形式、以及可具有任何合适的厚度。示例性引线框架结构材料包括诸如铜、铝、金等金属及其合金。引线框架结构还可包括诸如金、铬、银、钯、镍等的电镀层的电镀层。

根据本发明的实施例的引线框架结构还可具有任何合适的构造。例如，引线框架结构还可具有任何合适的厚度，包括约小于 1 mm（例如约小于 0.5 mm）的厚度。另外，引线框架结构可具有形成管芯附连焊盘（DAP）的管芯附连区。引线可远离管芯附连区侧向延伸。它们还可具有与形成管芯附连区的表面共面和/或不共面的表面。例如，在某些例子中，引线可相对于管芯附连区向下弯曲。

如果引线框架结构的引线不侧向向外延伸通过模塑材料，则衬底可被认为是

“无引线 (leadless)”衬底，并且包含该衬底的封装可被认为是“无引线”封装。如果引线框架结构的引线延伸通过模塑材料，则衬底可以是“带引线 (lead) ”衬底，而封装可以是“带引线封装”。

用在衬底中的模塑材料可包括任何合适的材料。合适的模塑材料包括基于联苯的材料和多功能交联环氧树脂复合材料。合适的模塑材料可以液体形式或半固体形式沉积在引线框架结构内，并且之后进行固化以使它们硬化。

安装在衬底上的半导体管芯可包括任何合适的半导体器件。合适的器件可包括垂直器件或水平器件。垂直器件至少在管芯的一侧具有输入，而在管芯的另一侧具有输出，从而电流可垂直接流过管芯。水平器件在管芯的一侧具有至少一个输入，而在管芯的同一侧具有至少一个输出，从而电流可水平流过管芯。在 2004 年 12 月 29 日提交的美国专利申请 No. 11/026,276 中也描述了示例性半导体器件，该申请通过引用通用地整体结合于此。

垂直功率晶体管包括 VDMOS 晶体管和垂直双极性晶体管。VDMOS 晶体管是具有通过扩散形成的两个或多个半导体区的 MOSFET。它具有源区、漏区、和栅极。器件是垂直的，因为源区和漏区出于半导体管芯的相对表面上。栅极可以是沟道栅结构或平面栅结构，并且与源区形成于同一表面上。沟道栅结构是较佳的，因为沟道栅结构较窄，并且占据比平面栅结构小的空间。在工作期间，VDMOS 器件中从源区到漏区的电流基本上与管芯表面垂直。

包封材料可用于包封半导体管芯。包封材料可包括与先前所述的模塑材料相同或不同类型的材料。在一个实施例中，包封材料覆盖或至少部分地覆盖衬底以及衬底上的一个或多个半导体管芯。包封材料可用于保护一个或多个半导体管芯免受由于曝露于周围环境而导致的潜在损坏。

任何合适的工艺可用于包封半导体管芯和/或支承半导体管芯的衬底。例如，半导体管芯和衬底可被置于模塑管芯中，而包封材料可围绕半导体管芯和/或衬底形成。对于本领域普通技术人员而言，具体模塑条件是众所周知的。

I. 包括具有切割隔离区的衬底的管芯封装

随着微引线封装 (MLP) 元件的特征尺寸变得越来越小，设计受到了蚀刻或半蚀刻框架技术的金属对金属间隙和尺寸容限能力的限制。本发明的实施例公开了能够容纳用于外露焊盘的两行的预模制框架布置。与相同数量的引线的单行 MLP 相比，双行 MLP 具有较小的封装尺寸。在本发明的实施例中，对引线框架结构进行预模制，然后将其分割以隔离两个导电焊盘。

本发明的一个实施例涉及一种方法，包括获得包括引线框架和模塑材料的预模制衬底，其中该引线框架结构包括第一导电部分、第二导电部分以及在该第一导电部分与该第二导电部分之间的中间部分。衬底中的模塑材料的厚度基本上等于引线框架的厚度。例如，模塑材料的厚度可基本上等于第一导电部分和/或第二导电部分的厚度。

然后，切割中间部分以使第一导电部分与第二导电部分电隔离。第一和第二导电部分可在管芯封装中形成不同的端子。例如，第一和第二导电部分可选自下组：栅极引线、源极引线和漏极引线，其中第一和第二导电部分可以不同。多组第一和第二导电部分可形成导电区的行。

在切割了引线框架结构之后，将至少一个半导体管芯附连到衬底上。合适的粘合剂或焊料可用于将半导体管芯附连到衬底上。半导体管芯可以是上述类型。例如，引线框架结构可以是包括功率 MOSFET 的半导体管芯。

在将半导体管芯附连到衬底上之后，半导体管芯可电耦合到第一和第二导电部分。例如，半导体管芯以及第一和第二导电部分可被引线接合在一起。或者，导电接线柱可用于将半导体管芯电耦合到第一和第二导电部分。

在将半导体管芯电耦合到预模制衬底中的第一和第二部分之后，封装材料可被沉积到半导体管芯上以对其进行封装。该封装材料可以是与上述模塑材料相同或不同的材料。

所形成的半导体管芯封装可具有不延伸通过模塑材料的外表面的引线。在某些实施例中，所形成的半导体管芯封装可被称为“微引线封装”或 MLP 封装。

可参照附图 1A-1L 描述示例性方法和管芯封装。

图 1A 示出了根据本发明的实施例的引线框架结构 14。此示例中的引线框架结构 14 不带管芯附连焊盘 (DAP)。如以下将说明的，包括引线框架结构 14 的衬底将具有由模塑材料形成的管芯附连区。引线框架结构 14 具有与该引线结构 14 的第二表面 14(f) 相对的第一表面 14(e)。

引线框架结构 14 包括第一导电部分 14(a)、第二导电部分 14(b) 和在该第二导电部分 14(a) 与该第二导电部分 14(b) 之间的中间部分 14(c)。如所示，第一和第二导电部分 14(a)、14(b) 的厚度大致相同，但是中间部分 14(c) 的厚度小于第一和第二导电部分 14(a)、14(b) 的厚度。作为这些不同厚度的结果，间隙 16 由第一导电部分 14(a)、第二导电部分 14(b) 以及中间部分 14(c) 来限定。

引线框架 14 可使用任何合适的工艺来形成。例如，引线框架结构 14 可使用

光刻胶和蚀刻工艺、或者冲压工艺来形成。这些工艺和其它工艺对于本领域普通技术人员是众所周知的。例如，图 1A 中所示的间隙 16 可使用众所周知的光刻和蚀刻工艺来形成。在示例性光刻和蚀刻工艺中，可使用一层光刻胶来覆盖裸金属结构（未示出）。可对该层光刻胶成像并显影。金属结构的外露部分可使用湿法蚀刻和干法蚀刻工艺来蚀刻。腔体 16 可使用湿法或干法蚀刻工艺来形成。

如图 1A 中所示，在形成引线框架结构 14 之后，可将一片带 12 附连到引线框架结构 14 的第一表面 14(a)上。该片带 12 覆盖引线框架结构 14 的第一表面 14(e)，从而用于形成衬底的模塑材料不覆盖该第一表面 14(e)。

如图 1B 中所示，在将带 12 附连到引线框架结构 14 的第一表面 14(e)之后，诸如环氧模塑材料的模塑材料 18 可在引线框架结构 14 上沉积并固化。模塑材料 18 填充引线框架结构 14 的间隙 16 以及各个第一和第二导电部分 14(a)、14(b)之间的空隙。可移除多余的模塑材料，使得第二表面 14(f)不被模塑材料覆盖。然而，在此示例中，使用模塑材料 18 来填充引线框架结构 14 的第一和第二表面 14(e)、14(f)之间的区域。

如图 1B 中所示，模塑材料 18 的外表面 18(a)可基本上与第一和第二导电部分 14(a)、14(b)的外表面 14(a)-1、14(b)-1 共面。如所示，模塑材料 18 在特定位置处的厚度基本上等于第一和第二导电部分 14(a)、14(b)的厚度。

如图 1C 中所示，在模塑之后，第一切割元件 20 切割引线框架结构 14 的中间部分 14(c)，由此在衬底 22 中形成一个或多个腔体 24。该一个或多个腔体 24 可延伸穿过整个中间部分 14(c)，并且可部分延伸到模塑材料 18 中。腔体 24 可形成为通过衬底 22 的厚度的一半厚度（或更少）。通过切割中间部分 14(c)，第一和第二导电部分 14(a)、14(b)可彼此电隔离或机械隔离。如将在以下详细描述，被隔离的第一和第二导电部分 14(a)、14(b)可在之后用作在所得的半导体管芯封装中的分离的电端子（例如，电接合焊盘）。

任何合适的第一切割元件 20 可用于切割中间部分 14(c)。例如，第一切割元件 20 可以是水射流（water jet）、锯子、蚀刻材料或激光器。

如图 1D 中所示，在切割之后，形成预模制衬底 22。衬底 22 具有在其中执行切割的腔体 24。腔体 24 将第一和第二导电区 14(a)、14(b)分开，使得它们彼此机械和电隔离。

所形成的预模制衬底 22 可具有或不具有延伸通过模塑材料 18 的侧向边缘的引线。在具体的衬底 22 中，引线框架结构 14 的引线对应于第一和第二导电区

14(a)、14(b)。在其它实施例中，衬底 22 可具有侧向延伸到引线框架结构 14 的侧向边缘的引线，并且可向下弯曲或不弯曲来形成端子连接。

如图 1E 中所述，然后，可将一个或多个半导体管芯 25 安装到衬底 22 上。衬底 22 可包括第一表面 22(a)以及与该第一表面 22(a)相对的第二表面 22(b)。在此示例中，存在直接安装在模塑材料 18 上的至少两个半导体管芯 25。如果要形成多个半导体管芯封装，则可将多个半导体管芯 25 安装到衬底 22 上。如以下所说明的，可形成接合的封装，并且可在单立工艺中最后彼此分离。

任何合适的材料可用于将一个或多个半导体管芯 25 安装到衬底 22 上。例如，焊料或者导电或不导电粘合剂可用于将一个或多个半导体管芯 25 安装到衬底 22 上。合适的粘合剂包括经填充或未填充的环氧粘合剂。

可将一个或多个半导体管芯 25 安装到衬底 22 上的任何合适的位置。如图 1E 中所示，将一个或多个半导体管芯 25 安装到诸如模塑材料 18 之类的绝缘材料。在其它实施例中，引线框架结构 14 可包括一个或多个导电管芯附连焊盘（未示出），并且一个或多个半导体管芯 25 可被安装到一个或多个管芯附连焊盘。

半导体管芯 25 可以是上述半导体管芯的任一种。例如，每个管芯 25 可具有第一表面 25(a)和第二表面 25(b)，其中该第二表面 25(b)比该第一表面 25(a)更靠近衬底 22。在一些实施例中，第一表面 25(a)可具有源极端子、栅极端子和漏极端子，而第二表面 25(b)不具有任何端子。在其它的实施例中，第一表面 25(a)可具有源极和/或栅极端子，而第二表面 25(b)可具有漏极端子（或相反）。在此情况中，一个或多个半导体管芯 25 可被安装到导电管芯附连焊盘（未示出）而非模塑材料 18。

在安装了一个或多个半导体管芯 25 之后，可将导线 30 附连到（以及由此进行电耦合）半导体管芯 25 的第一表面 25(a)处的电端子，以及第一和第二导电部分 14(a)、14(b)上。导线 30 可另外称为“引线接合（wirebond）”。这些导线可由诸如金、银、铂等的贵金属构成，或者可包括诸如铜、铝等的过渡金属。在某些实施例中，导线可以是涂敷导线（例如，使用诸如金或铂的贵金属涂敷的铜线）。可选地或另外，导电接线柱可用于将半导体管芯 25 的第一表面 25(a)处的电端子耦合到第一和第二导电部分 14(a)、14(b)。

参看图 1F，然后，封装材料 32 可被沉积在衬底 22 的第一表面 22(a)以及在衬底 22 的第一表面 22(a)上安装的半导体管芯 25 上。封装材料 32 填充预先形成于衬底 22 中的间隙 24。通过封装材料 32 填充衬底 22 中的腔体 24 有益地将封装材料 32 “锁到”衬底 22。还可模塑封装材料 32，使得它不延伸通过衬底 22 的侧边缘。

参看图 1G，在沉积了包封材料 32 之后，第二切割元件 42（与上述第一切割元件 20 相同或不同）可用于使所形成的封装 40(a)、40(b)彼此分隔开。第二切割元件 42 可切穿包封材料 32 和衬底 22。可将此工艺称为“单立”。

图 1H 示出了在单立之后根据本发明的实施例的半导体管芯封装 40(a)的侧面横截面视图。如图 1H 中所示，在封装 40(a)之后，包封材料 32 的侧面可与衬底 22 的侧面同样宽。包封材料 32 还覆盖半导体管芯 25 以及导线 30。第一和第二导电部分 14(a)、14(b)彼此电隔离，并且在封装 40(a)的底部形成电端子。

如图 1I 中所示，第一和第二导电部分 14(a)、14(b)可在封装 40(a)的底部形成电端子。与第一和第二导电部分 14(a)、14(b)相对应的这些端子可对应于印刷电路板（未示出）上的导电焊区。

图 1I 中所示的半导体管芯封装 40(a)可容易地安装到印刷电路板（未示出）以形成电组件。可将焊料沉积在第一和第二导电部分 14(a)、14(b)的外露表面上，以及电路板上的相应导电焊区上。然后，可类似于倒装芯片（flip chip）将半导体管芯封装 40(a)安装到电路板上。

图 1J 示出了在封装形成工艺期间可夹持许多衬底 22 的导轨结构 50。导轨结构 50 包括许多切割基准凹槽 50(a)。凹槽 50(a)可用于帮助引导前述的第一切割元件 20，从而可在切割第一和第二导电部分之间的中间部分之前确定最佳的切割深度。在某些情况中，凹槽 50(a)可称为“锯道基准（saw street reference）”。

图 1K 示出了导轨 50 中的基准凹槽 50(a)的侧视图。如所示，凹槽 50(a)延伸通过框架结构 50 的厚度的一部分。

图 1L 示出了水平和垂直切割线。这些线 62 定义了当第一切割元件对隔离衬底 22 中的引线框架结构的第一和第二导电部分的中间部分进行切割时用于第一切割元件的切割通道。

当通过切割线执行切割时，例如锯片可仅切穿导轨结构 50 的一部分，从而它们可保持完整，并且可进一步处理各个衬底 22。作为使用锯子和基准凹槽 50(a)的替代方案，可使用激光来切割前述存在于第一和第二导电部分之间的中间部分。在不使用基准凹槽的情况下，激光束可用于具体地切割中间部分。

上述实施例具有大量优点。如上所述，通过在引线框架结构的第一和第二导电部分之间提供腔体以及然后使用包封材料对其进行填充，包封材料可“锁定”到预模制衬底。这有助于确保所形成的管芯封装是坚固且稳固的。而且，具有多个电端子的管芯封装可使用本发明的实施例来快速且有效地形成。另

外，本发明的实施例可形成具有最小化封装尺寸的 MLP 封装的至少两行，并且不外露管芯附连焊盘（DAP）。

在参照图 1A-1L 描述的实施例中，半导体管芯在由引线的端子部分定义是区域的内部。在本发明的其它实施例中，可能提供一种籍此半导体管芯与引线的一部分重叠的构造的半导体管芯封装。此类半导体管芯封装还可以是双行 MLP 封装。经改进的双行 MLP 封装允许在不牺牲热性能的情况下，在给定的同一封装尺寸上具有较大的引脚数量。在不牺牲热性能的情况下，该改进的双行 MLP 封装还小于具有相同数量引脚的可比较封装。参照图 2A-2E 描述这些附加实施例。

图 2A 示出了根据本发明的实施例的半导体管芯封装 700 的仰视图。半导体管芯封装 700 包括引线框架结构 720，该结构包括多个内部第一导电部分 702(a)和多个外部第二导电部分 702(b)。如所示，第二导电部分 702(b)围绕第一导电部分 702(a)。与先前实施例中的一样，模塑材料 704 形成具有引线框架结构 720 的衬底 721。模塑材料 704 的外表面基本上与引线框架结构 720 的第一和第二导电部分 702(a)、702(b)的外表面共面。

图 2B 中示出了半导体管芯封装 700 的侧面横截面视图。图 2B 是沿图 2A 线 2B-2B 的横截面视图。半导体管芯封装 700 包括使用诸如焊料或不导电粘合剂之类的管芯附连材料 712 安装在衬底 721 上的半导体管芯 710。在此示例中，半导体管芯 710 的底部并不电耦合到第一导电内部部分 70(a)。与以上实施例中的一样，衬底 721 包括模塑材料 704 和引线框架 720，并具有形成于衬底 721 中的空腔 703。腔体 703 处于各个第一和第二导电部分 702(a)、702(b)之间，并且通过切割引线框架结构 720 处于第一和第二导电部分 702(a)、702(b)之间的中间部分来形成。在以上图 1C 和 1D 中描述了切割工艺，并且这里可使用上述切割工艺的任一种。

然后，可执行包括管芯附连、引线接合、包封和单立的工艺步骤。以上参照图 1E 到 1H 描述了这些工艺步骤。这些描述被结合于此。

与图 1G 中所示的前述封装不同，在此实施例中，半导体管芯 710 被安装到衬底 721 上，从而它在内部的第一导电部分 702(a)以及引线框架结构 720 的已蚀刻部分 720(a)之上或者与它们重叠。导线 711 将半导体管芯 710 电耦合到达第一和第二导电部分 702(a)、702(b)的顶面。

图 2C 是用在衬底 721 中的引线框架结构 720 的仰视图。如所示，在蚀刻

之后形成第一和第二导电部分 702(a)、702(b)。中间部分 702(c)处于第一和第二导电部分 702(a)、702(b)之间。第一和第二导电部分 702(a)、702(b)以及该第一和第二导电部分 702(a)、702(b)之间的中间部分 702(c)可一起形成间隙。如上所述，最后切割中间部分 702(c)，并且使用封装材料来对其进行填充。引线框架结构 720 还包括已蚀刻区 720(a)，从引线框架结构 720 移除该已蚀刻区中的材料。

图 2D 示出了根据本发明的另一实施例的半导体管芯封装 730 的仰视图。与先前的实施例一样，半导体管芯封装 730 包括引线框架结构 740 和模塑材料 746。这些元件可一起形成衬底 741。引线框架结构 740 包括：中央部分 736，该部分可包括包含管芯附连焊盘（DAP）的管芯附连区；以及内部第一导电部分 732(a)和外部第二导电部分 732(b)。第二导电部分 732(b)可围绕内部第一导电部分 732(a)，并且第一和第二导电部分 732(a)、732(b)可如上所述地彼此电隔离。

如图 2E 中所示，使用管芯附连材料等将半导体管芯 752 安装到中央部分 736 的管芯附连区。半导体管芯 752 与许多第一导电部分 732(a)以及中央部分 736 重叠。多个第二导电部分 732(b)中的每一个第二导电部分与多个第一导电部分 732(b)中相应的第一导电部分电隔离。图 2E 是沿图 2D 中的线 2E-2E 的横截面视图。为了清晰起见，从图 2E 中略去了前述导线。

参照图 2A-2E 所述的实施例具有大量优点。本发明的实施例允许较大的引脚数量而不牺牲热性能。在不牺牲热性能的情况下，本发明的实施例可另外小于具有较少引脚数的可比较封装。例如，小封装可使用这些实施例来形成，即使用在封装中的管芯相对较大。在不增加封装的尺寸的情况下，其它设计无法将较大的半导体管芯结合到封装中。这是因为在其它设计中，半导体管芯被设置在可比较尺寸的 DAP（管芯封装焊盘）上。然而，在上述实施例中，半导体管芯可具有大于 DAP 的侧向尺寸，或者可完全不具有 DAP，同时与引线框架结构的导电部分（引线）的至少一些重叠。热性能未被牺牲而是可得到改进，因为消散的热量不仅通过 DAP，而且通过引线框架结构的引线（导电部分）。

表 1 示出与以上在图 1A-1L 中所述的特定实施例（实施例 1）相比，由参照图 2A-2E 所述的特定实施例提供的优点。如表 1 中所述的，参照图 2A-2E 具体描述的实施例（实施例 2）可较小、可具有更大的引脚数量、以及可具有比图 1A-1L 中具体描述的实施例更好的热性质。

特征	实施例 1	实施例 2
尺寸 (间距)	7 mm x 6 mm (0.65 mm 间距)	6 mm x 5 mm (0.4 mm-0.5mm 间距)
引脚数量	56 个引脚	80 个引脚
间距极限	最小 0.5 mm	最小 0.4 mm
热阻-单板 (C/W 级)	DAP 未与 56 个引脚焊接 -82.6	DAP 未与 80 个引脚焊接 -78.7 DAP 未与 64 个引脚焊接 -72.1
热阻-多板 (C/W 级)	DAP 未与 56 个引脚焊接 -45.1	DAP 未与 80 个引脚焊接 -35.3 DAP 未与 64 引脚焊接 -32.8

II. 包括多个半导体管芯的管芯封装

随着微引线 (MLP 封装) 封装元件的特征尺寸变得越来越小, 设计受到了蚀刻或半蚀刻框技术的金属对金属间隙和尺寸容限能力的限制。这导致引入凸点芯片载体 (BCC) 技术, 该技术当前不提供任何布置限制, 但是通常可使用湿蚀刻工艺。使用湿蚀刻并非优选。

本发明的实施例使用结合了引线框架结构的预模制衬底。衬底可容纳多个半导体管芯。通常, 多芯片封装需要使用专用衬底布置。专用衬底布置通常对于该具体多芯片封装是特定的。本发明的实施例能够通过使同一预模制衬底设计能够再次用于容纳多个半导体管芯布置来消除这种限制。外露焊盘布置也可用于提高本发明的实施例中的半导体管芯封装的热性能。其它布置概念包括半导体管芯封装提供通向半导体管芯的漏极接点的能力 (例如, 如果半导体管芯包括垂直功率 MOSFET)。

在本发明的一个实施例中, 获得了包括第一表面和第二表面的预模制结构。预模制衬底包括引线框架结构和模塑材料。引线框架结构包括焊盘区。焊盘区的外表面和模塑材料的外表面基本上共面, 并且与预模制衬底的第二表面重合。至少两个半导体管芯被附连到衬底。较佳地, 至少两个半导体管芯被附

连到衬底的模塑材料，并且使用接合导电和/或导电接线柱连接到衬底的侧向边缘。

图 3A 到 3E 示出了包括预模制衬底和多个半导体管芯的半导体管芯封装的形成中的步骤。

图 3A 示出了根据本发明的实施例的预模制衬底 100 的俯视图。预模制衬底 100 包括模塑材料 102 和引线框架结构 104。至少模塑材料 102 的外表面和引线框架结构 104 的外表面基本上共面。引线框架结构 104 包括多根引线 104(a)，这些引线处于 100 衬底的外侧向边缘上并在其上结束。在此示例中，引线 104(a) 存在于衬底 100 的四个侧面边缘的每一个上，并且外露穿过但不延伸通过模塑材料 102。引线 104(a) 的外表面可基本上与模塑材料 102 的外表面共面。

如图 3A 中的虚线所示，引线框架结构 104 包括在引线 104(a) 内的下沉 (downset) 中央区。下沉中央区可通过部分蚀刻工艺来形成。下沉中央区的顶面使用模塑材料 102 来覆盖。

模塑材料 102 的顶面可形成其中可安装两个或多个半导体管芯 (未示出) 的管芯附连区 100(a)。因为在所示实施例中，模塑材料 102 的顶面用作管芯附连区 106，并且没有导电管芯附连焊盘用作安装表面，所以预模制衬底 100 可支承多个半导体管芯而无需这些管芯处于特定布置。可使用若干多管芯构造而无需改变外部引线布置。

参看图 3B，在形成衬底之后，将半导体管芯 110、112、114 安装在衬底 100 的管芯附连区 106。不导电 (或导电) 粘合剂可用于将半导体管芯 110、112、114 附连到管芯附连区 106。半导体管芯可以是上述半导体管芯的任一种。有益地，管芯 110、112、114 可以任何合适的排列设置在衬底 100 的模塑材料 102 上。

参看图 3C，在将半导体管芯 110、112、114 安装在衬底 100 之后，半导体管芯 110、112、114 的顶面可电耦合到引线 104(a) 以形成半导体管芯封装 121。可在半导体管芯 110、112、114 以及用于将引线 104(a) 耦合到半导体管芯 110、112、114 的顶面上的任何导电结构 (例如，导线、接线柱等) 上按需沉积任选的封装材料并使其固化。

图 3C 具体地示出了将半导体管芯 110、112、114 顶面上的电端子 (未示出) 耦合到引线框架结构 104 的侧向引线 104(a)。引线接合 118 可通过引线接

合工艺来形成，该工艺在本领域中是众所周知的。作为替代方案，导电接线柱和焊料可用于将半导体管芯 110、112、114 的顶面上的电端子耦合到引线 104(a)。

图 3D 示出了衬底 100 的仰视图。衬底 100 的底面和引线框架结构 104 包括与管芯附连区 106 相对的焊盘区 104(b)。焊盘区 104(b)是较大的，并且占据衬底 100 的第二表面 100(b)的主部分，并且相对于衬底 100 的边缘处的引线 104(a)下沉。在此示例中，外露焊盘区 104(b)可占据衬底 100 的侧向面积的至少约 50%。较大的焊盘区 104(b)提供了的具有良好的热转移特性的所形成封装，因为引线框架结构 104 的较大的焊盘区 104(b)用作散热片。

图 3E 示出了沿图 3A 中的线 3E-3E 的衬底 100 的侧面横截面视图。焊盘区 104(b)具有占据了衬底 100 的底面的基本部分的外表面 104(b)-1。焊盘区 104(b)的外表面 104(b)-1 外露并基本上与衬底 100 中的模塑材料的外表面 102(a) 共面。在此示例中，模塑材料 102 使半导体管芯 110、112、114 与焊盘区 104(b) 电隔离。外露焊盘区 104(b)可按需焊接到电路板（未示出）以提供从半导体管芯 110、112、114 到电路板的热通道。

如图 3E 中所示，引线 104(a)的厚度基本上等于模塑材料 102 的最大厚度。另外，在衬底 100 中，引线框架结构 104 的焊盘区 104(b)的内表面由模塑材料 102 覆盖。模塑材料 102 的厚度为“T”，并且在此示例中，厚度 T 与焊盘区 104(b)的厚度的组合等于衬底 100 的厚度。

参照图 3A-3E 描述的实施例具有大量优点。首先，较大的外露焊盘区 104(b)通过提供从半导体管芯道 110、112、114 开始的较大的导热通道来改进了所形成的半导体管芯封装的热性能。另外，衬底 100 的较大管芯附连区 106 不具有导电焊盘，从而可在封装中提供各个多管芯布置，即使仅使用一个衬底设计。

图 4A-4F 示出了用于形成本发明的另一实施例的工艺。

图 4A 示出了根据本发明的实施例的另一预模制衬底 100。衬底 100 包括：包含焊盘区 104(b)和引线 104(a)的引线框架结构 104；以及模塑材 102。预模制衬底 100 的顶面 100(a)上的管芯附连区 106 可包括焊盘区 104(b)的表面，并且可支承大量半导体管芯（未示出）。图 4B 中的虚线示出了引线框架结构 104 的轮廓，并且引线框架 104 可通过部分蚀刻工艺来形成。

与以上参照图 3A 所述的衬底 100 不同，在此示例中，焊盘区 104(b)具有与衬底 100 的相对表面共面的相对表面。在此实施例中，管芯附连区 106 包括

焊盘区 104(b)的外表面和模塑材料 102 的外表面。

在此示例中，焊盘区 104(b)延伸通过衬底 100 的整个厚度，并且可向焊盘区 104(b)上的半导体管芯（未示出）提供通过衬底 100 并到达底层电路板（未示出）的导电和/或热通道。在某些实施例中，焊盘区 104(b)可电耦合到半导体管芯（未在图 4A 中示出）中的电子器件的输入和输出端子。例如，焊盘区 104(b)可电耦合到半导体管芯中的 MOSFET 的漏区。

如图 4B 中所示，可将大量半导体管芯 110、112、114 设置在管芯附连区 106 上。可将半导体管芯之一—半导体管芯 112—附连到焊盘区 104(b)，同时可将其它半导体管芯 110、114 附连到模塑材料 102。半导体管芯 112 可以是诸如垂直 MOSFET 之类的垂直器件。如上所述，这种垂直器件在管芯的一个表面上具有输入，而在管芯的另一相对面上具有输出。其它半导体管芯 110、114 可包括水平器件。如上所述，水平器件在管芯的同一表面上具有输入和输出。

参看图 4C，在将半导体管芯 110、112、114 安装到衬底 100 上后，可形成大量引线接合 118 以将引线 104(a)连接到半导体管芯 110、112、114 的顶面。然后，形成半导体管芯封装 121。

图 4D 示出了衬底 100 的仰视图。如图 4D 中所示，焊盘区 104(b)在衬底 100 的底面 100(b)上的外露表面大于焊盘区 104(b)在衬底 100 的顶面 100(a)上的外露表面。在其它实施例中，焊盘区 104(b)在衬底 100 的顶面 100(a)上的外露表面的尺寸可大于或等于焊盘区 104(b)在衬底 100 的底面 100(b)上的外露表面。

图 4E 示出了图 4A 中所示的衬底 100 的侧视图。如图 4E 中所示，焊盘区 104(b)的第一和第二相对表面 104(b)-1、104(b)-2 基本上与模塑材料 102 的外表面共面。模塑材料 102 在焊盘区 104(b)的已蚀刻部分的厚度可为“T”。因而，模塑材料 102 在某些位置的厚度可等于衬底 100 的厚度，而在其它位置的厚度可为“T”。

参照图 4A-4E 所述的实施例具有大量优点。首先，较大的外露焊盘区 104(b)通过提供从半导体管芯 110、112、114 起的较大的热导电通道来改进所形成的半导体管芯封装的热性能。另外，衬底 100 的较大的管芯附连区 106 可用作安装在衬底 100 上的一个或多个半导体管芯的导电和热通道。

如图 3A-3E 和 4A-4E 中所示的实施例具有除上述那些之外的其它优点。首先，因为 DAP 并非必需的，所以可使用许多不同的半导体管芯构造而无需改

变外部引线构造。可减小衬底上的管芯之间的空隙，因为 DAP 并非必需的，由此提供了更紧凑的封装。第二，因为 DAP 并非必需的，所以在加工期间，不需要用于连接到 DAP 的系杆。这可简化加工。第三，可最大化由与根据本发明的实施例的衬底中的外露焊盘相关联的面积所占据的面积。如上所述，外露焊盘可基本上占据支承半导体管芯的整个背面。第四，如上所述，引线框架结构可在衬底中具有外露表面，该表面用以连接到在衬底上安装的半导体管芯中的电器件中的漏极或其它端子。可实现上述，同时最大化衬底上的相对侧面处的外露焊盘面积，该衬底最后被焊接到适当的电路板。

III.使用冲压引线框架结构制造半导体管芯封装的方法

上述某些预模制衬底实施例使用经蚀刻引线框架结构(例如,参照图 1A-1H 所述的实施例)并使用昂贵的盖带来形成。使用经蚀刻引线框架和盖带是昂贵的。在制造工艺中,带是相对昂贵的元件,并且带包装和蚀刻工艺增加了制造时间、复杂度以及预模制衬底的成本。可期望提供用于形成不依赖于使用盖带或经蚀刻引线框架结构的使用的预模制衬底。

为了解决这些问题,本发明的实施例可使用冲压引线框架结构装置来形成预模制衬底。不需要盖带和经蚀刻的引线框架来形成预模制衬底,从而所制成的最终封装比使用经蚀刻引线框架和盖带形成的封装便宜。由于使用本发明的实施例实现的处理效能,根据本发明的实施例所制成的所得半导体管芯封装的成本可比使用预模制衬底和经蚀刻引线框架结构的可比较半导体管芯封装约少 42%。

除了解决上述问题,还可期望其改进包括预模制衬底的半导体管芯封装的热性能。在本发明的实施例中,热性能是良好的,因为热量可从半导体管芯传送到引线框架结构的引线。

在某些情形中,还可期望增加用于将半导体管芯封装附连到电路板的焊点的面积。使用本发明的实施例,可在衬底中形成凹面结构。使用凹面结构,增加焊点的尺寸是可能的,并且可保护外露焊盘免受可能的电气短路。这将在以下进一步详细说明。

本发明的实施例还可使用采用了不导电粘合剂或焊料凸点和回流工艺的倒装芯片附连方法。引线框架结构设计是相对简单的,并且还可能对给定封装尺寸增加引脚数量。还可能在半导体管芯封装中使用较大的管芯,因为在本发明的实施例中,无需 DAP(管芯附连焊盘)。

在一个实施例中，该方法包括形成预模制衬底。形成预模制衬底的步骤包括：(i) 将引线框架结构放置在至少第一模塑管芯与第二模塑管芯之间，(ii) 使引线框架结构与该第一和第二模塑管芯接触，以及(iii) 围绕该引线框架结构形成模塑材料。引线框架结构可以是非蚀刻的引线框架结构，而第一和第二模塑管芯可形成模塑装置或工具的一部分。在形成预模制衬底之后，将半导体管芯附连到预模制衬底。引线接合、导电接线柱、焊料结构（例如，焊球）等可用于将半导体管芯电耦合到预模制衬底中的引线。在将半导体管芯电或机械地耦合到预模制衬底之后，就将半导体管芯包封在包封材料中以形成半导体管芯封装。包封材料可与前述模塑材料相同或不同。例如，该包封材料可与前述模塑材料不同以改进所形成的管芯封装的热性能并减小制造成本。

在特定实施例中，用于形成半导体管芯封装的方法使用以下工艺：a) 第一模塑工艺，用于形成预模制衬底；b) 衬底清洗工艺，该工艺使用等离子体、激光或化学蚀刻和/或去毛刺（deflash）工艺；c) 管芯附连工艺；d) 等离子清洗工艺；e) 引线接合工艺；e) 第二模塑或包封工艺；以及 f) 单立工艺。将在以下进一步描述这些工艺的每一个。

图 5 示出了包括大量经联结的引线框架结构 200 的引线框架结构阵列 201。引线框架结构阵列 201 中的每个引线框架结构 200 包括未切引线 200(b) 和主区 200(a)。未切引线 200(b) 在主区 200(a) 的相对侧上延伸。引线框架结构阵列 201 中的引线框架结构 200 将最终被用在单个半导体管芯封装中并且最终将彼此分隔开。引线框架结构 200 和引线框架结构阵列 201 可具有任一个上述引线框架结构的任一个特性或特征。

图 6A 示出了在铸模工具 202 中形成模制引线框架结构阵列 206 之后的该模制引线框架结构阵列 206 的立体图。铸模工具 202 包括第一模塑管芯 202(a) 和第二模塑管芯 202(b)。可在铸模工具 202 中设置用于引入未固化模塑材料的进口以及用于过量模塑材料的流体出口。在某些情形中，还可设置加热元件（未示出）以加热模塑材料，从而使其可流动。通常，铸模工具在本领域中是众所周知的。

为了形成模制引线框架结构阵列 206，可将前述引线框架结构阵列 201 插入第一和第二模塑管芯 202(a)、202(b) 之间。围绕引线框架阵列结构 200 形成模塑材料 204 并使其固化，以形成模制引线框架结构阵列 206。模塑材料 204 外露引线 200(b) 和主区 200(a) 的外表面。围绕每个主区 200(a) 可呈现略为升高

的缘结构 204(a)。模塑材料 204 和引线框架结构阵列 200 中的引线框架结构的外表面基本上彼此共面。

铸模工具 202 具有两个模塑管芯 202(a)、202(b)，这些管芯可具有适当构造以按期望方式对模塑材料 204 成形。上铸模 202(b)可具有与主区 200(a)、未切引线 200(b)的表面以及不应当用模塑材料覆盖的任何其它表面直接接触的表面。通过使用模塑管芯 202(a)、202(b)，在形成预模制衬底时，无需使用昂贵的盖带或经蚀刻的引线框架结构。这降低了预模制衬底的成本，并由此降低了由该预模制衬底形成的半导体管芯的成本。这还减小了形成预模制衬底的模制部分的所需的步骤的数量，因而节省了加工时间和花费。最后，使用模塑管芯 202(a)、202(b)，可能围绕主区 200(a)形成模塑材料的缘，由此形成凹面结构。

如图 6B 中所示，清洗工艺可用于增加包封材料到模塑材料 204 和外露引线 200(b)的粘合力。可使用任何合适的清洗工艺。例如，可使用等离子体清洗工艺、激光清洗工艺、化学蚀刻工艺、机械去毛刺工艺等。合适的清洗工艺参数可由本领域技术人员来确定。图 6B 具体示出了当其清洗模制引线框架阵列 206 的上表面的清洗装置 216。

如图 6C 中所示，在使用清洗装置 216 对模制引线框架阵列 206 进行了清洗之后，可使用粘合剂沉积装置 217 来将粘合剂 218（或焊料等）沉积在主区 200(a)的外表面上。粘合剂 218 可包括任何合适的可购买的粘合剂，包括环氧粘合剂。粘合剂 218 可以是填充或未填充的，并且可包括或不包括导电材料。

如图 6D 中所示，在主区 208(a)上沉积了粘合剂 218 之后，将一个或多个半导体管芯 226 安装到主区 200(a)上。电耦合到每个主区 200(a)的半导体管芯 226 可被设置在引线 200(b)上或可与其重叠。然而，由于存在模塑材料 204(a)的缘，所以半导体管芯 226 可与引线 200(b)电隔离。因为半导体管芯 226 实际上可位于引线 200(b)的一部分之上，所以半导体管芯 226 的尺寸并不限于主区 200(a)的尺寸。这允许将较大的半导体管芯结合到根据本发明的实施例的半导体管芯封装。

而且如图 6D 中所示，然后可在半导体管芯 226 和引线 200(b)的顶侧的电端子之间形成引线接合 228。在其它实施例中，作为引线接合 228 的替代，可使用导电接线柱来将引线 200(b)电和机械耦合到半导体管芯 226 的上表面。

如图 6E 中所示，然后使用包封材料 230 来对所得组件进行过模制（overmold）以形成过模制组件（overmolded assembly）232。图 6E 示出了过

模制组件 232 的立体俯视图。

任何合适的模塑工艺可用于形成过模制组件 232。例如，具有模塑管芯的模塑工具可用于形成过模制组件。如先前的实施例，封装材料 230 可与用于在半导体管芯封装中形成预模制衬底的模塑材料相同或不同。

图 6F 示出了图 6F 中所示的过模制组件 232 的相对侧面的立体仰视图。如所示，模塑材料可存在围绕引线框架结构的主区 208(a)的底面的第二缘 204(b)。如以下将进一步详细描述，这些可形成凹面结构。

图 6G 示出了当使用激光 238 或其它合适标记元件来作标记时的包括模塑材料 230 的过模制组件 232。过模制组件 232 包括大量经联结的半导体管芯封装。在进行作标记之后，这些经联结的封装可使用适当的切割元件（未示出）来进行单立以使所形成的封装彼此分隔开。合适的切割元件包括激光器、锯子、穿孔装置等。

图 6H 示出了所形成封装 246 的立体俯视图，而图 6I 示出了所形成封装 246 的立体仰视图。如图 6I 中所示，主区 208(b)的第二缘 204(b)和外露表面可形成凹面结构。该凹面结构可包含焊料（未示出）并可将其翻转，然后将其安装到印刷电路板。凹面结构可用于将焊料限制在特定位置，并且模塑材料的第二缘 204(b)可在附连到主区 204(b)的焊料与引线 200(b)之间形成壁垒。如所示，引线 200(b)的侧向边缘基本上共面，并且不延伸通过模塑材料 204 的侧向表面。引线 200(b)的底面也基本上与引线 200(b)之间的模塑材料 204 的表面共面。

图 7A-7D 示出了半导体管芯封装在其被加工时的侧视图。图 7A-7D 中所示的方法类似于图 6A-6I 中所示的工艺。

图 7A 示出了包括第一表面 302(a)和与该第一表面 302(a)相对的第二表面 302(b)的引线框架结构 302。在此示例中，引线框架结构 302 具有存在于引线 305 与引线框架结构 302 的主中央部分 333 之间的大量间隔 303。主中央部分 333 存在于多组引线 305 之间。引线框架结构 302 可具有与上述引线框架结构相同或不同的特性。例如，引线框架结构 302 可包括诸如铜之类的材料，并可被电镀。

图 7B 示出了已在其上形成模塑材料 302 之后的引线框架结构 302。这可包括第一模塑工艺。之后形成预模制衬底 301。模塑材料 302 具有两个部分 304(a)、304(b)，它们可形成模塑材料 304 的缘。如图 7B 中所示，凹面结构 307 由模塑材料部分 304(a)、304(b)以及引线框架结构的主中央部分 333 的底面形成。

如图 7C 中所示, 在形成预模制衬底 301 之后, 使用粘合剂 308 将半导体管芯 310 附连到预模制衬底 301, 该粘合剂可包括导电或不导电粘合剂、焊料等。半导体管芯 310 可包括如上所述的水平或垂直器件。如果存在垂直器件, 则粘合剂 308 可以是导电的, 从而电流可通过或从管芯 310 的底面流到粘合剂 308、引线框架结构 302 的主中央部分 333 以及到电路板(未示出)上的适当焊盘。

然后, 在引线框架结构 302 的引线 305 与半导体管芯 310 的上表面处的电端子(未示出)之间形成引线接合 314。半导体管芯 310 的上表面离开预模制衬底 301 的距离比半导体管芯 310 的相对面远。然后, 在半导体管芯 310 和引线接合 314 上形成包封材料 318。如图 7C 中所示, 包封材料 318 的侧向表面可与引线框架 302 的引线 305 的侧向表面共面。

在图 7D 中示出了所得半导体管芯封装 330 的立体仰视图。半导体管芯封装 330 包括包封材料 318 和引线框架结构 302。模塑材料 304 的缘被设置成围绕引线框架结构 302 的主中央部分 333, 以形成凹面结构 301。如所示, 使用模塑材料 304 来填充引线框架结构 302 的引线之间的区域, 并且模塑材料 304 的表面在这些位置处基本上与引线的表面共面。

根据本发明的其它半导体管芯封装可包括不带凹面结构的预模制衬底。可参照图 8A-8E 描述这些实施例。

图 8A 示出了包括间隙 321 的引线框架结构 320 的另一侧面横截面视图。引线框架结构 320 还包括第一表面 320(a)和第二表面 320(b), 以及在间隙 321 的相对侧上的引线 324。

图 8B 示出了在执行模塑工艺之后的引线框架结构 320。这可构成第一模塑工艺。如图 8B 中所示, 模塑材料被设置在间隙 321 内, 并且模塑材料 322 的外表面基本上与引线框架结构 320 的第一和第二表面 320(a)、320(b) 共面。所得的预模制衬底 363 具有第一和第二相对表面 363(a)、363(b), 这些表面与模塑材料 322 的外表面以及引线框架结构 320 的第一和第二表面 320(a)、320(b) 重合。与图 7B 中所示的结构不同, 不在图 8B 中所示的预模制衬底 363 中形成凹面结构。

如图 8C 中所示, 在形成衬底 363 之后, 使用粘合剂 344 将半导体管芯 328 安装到衬底 363 上。在此示例中, 半导体管芯 328 可包括具有电端子的上表面, 其中电端子形成半导体管芯 328 中的水平器件的一部分。粘合剂 344 可以是环

氧粘合剂或者任何其它合适类型的粘合剂，并且可以是已填充或未填充的。

在将半导体管芯 328 安装到衬底 363 之后，在衬底 363 的引线 324 与半导体管芯 328 的上表面之间形成引线接合 329。作为替代方案，导电接线柱可用在本发明的其它实施例中。

如图 8D 中所示，在半导体管芯 328 的上表面与引线 324 之间形成引线接合 329 之后，在半导体管芯 328 上形成包封材料 332 以形成半导体管芯封装 330。这可构成第二模塑工艺。在此示例中，包封材料 332 不延伸通过衬底 363 的外边缘。如在先前的实施例中，包封材料 332 可与模塑材料 322 相同或不同。

图 8E 示出了图 8D 中所示的半导体管芯封装 330 的立体仰视图。如图 8E 中所示，半导体管芯封装 330 的底面是平坦的。引线 324 的底面基本上与模塑材料 322 的底面共面。

图 9A 示出了包括间隙 321 的引线框架结构 320 的侧面横截面视图。引线框架结构 320 还包括第一表面 320(a)和第二表面 320(b)，以及间隙 321 的相对侧上的引线。

图 9B 示出了在执行模塑工艺之后的引线框架结构 320。如所示，所形成模塑材料 322 填充间隙 321 并覆盖引线框架结构 320 的第二表面 320(b)的一部分，以形成衬底 363。然而，此示例中的模塑材料 322 不覆盖引线框架结构 320 的第一表面 320(a)。

参看图 9C，在形成衬底 363 之后，使用粘合剂 344 将半导体管芯 328 附连到衬底 363 上。在半导体管芯 328 的上表面与衬底 363 中的引线框架结构 320 的引线 324 之间形成引线接合 329。如先前实施例中的，导电接线柱可用来替代引线接合 329。

参看图 9D，在将半导体管芯 328 附连到衬底 363 之后，在衬底 363 和半导体管芯 328 上形成包封材料 332，以形成半导体管芯封装 330。如所示，引线框架结构 320 的引线 324 不延伸通过包封材料 332。

图 9E 示出了图 9D 中所示的半导体管芯封装 330 的立体仰视图。如所示，模塑材料 322 从引线框架结构 320 的第二表面 320(b)伸出。

图 10A 示出了包括间隙 321 的引线框架结构 320 的另一侧面横截面视图。引线框架结构 320 还包括第一表面 320(a)和第二表面 320(b)，以及在间隙 321 的相对侧上的引线 324。

如图 10B 中所示，模塑材料 322 填充引线框架结构 320 的间隙 321 并且还

覆盖引线框架结构 320 的第一表面 320(a)的一部分，以形成预模制衬底 363。在此示例中，模塑材料 322 不覆盖引线框架结构 320 的第二表面 320(b)。

如图 10C 中所示，使用粘合剂 344 将半导体管芯 328 安装到衬底 363 上。引线接合 329 等可形成为将半导体管芯 328 的上表面处的电端子（未示出）耦合到衬底 323 的引线框架结构 320 的引线 324。

如图 10D 中所示，封装材料 332 覆盖半导体管芯 328 到衬底 363 的引线，以形成半导体管芯封装 330。如图所示，半导体管芯封装 330 的底面是平坦的。

图 10E 示出了图 10D 中所示的半导体管芯封装 330 的立体仰视图。

图 11A 示出了包括间隙 321 的引线框架结构 320 的另一侧面横截面视图。引线框架结构 320 还包括第一表面 320(a)和第二表面 320(b)以及在间隙 321 的相对侧上的引线 324。

图 11B 示出了在对引线框架结构 320 进行了模塑工艺之后的衬底 363 的侧面横截面视图。衬底 363 包括模塑材料 322，该材料填充间隙 321 并覆盖引线框架结构 320 的第一和第二表面 320(a)、320(b)。

图 11C 示出了使用粘合剂 344 将半导体管芯 328 安装到衬底 363 上。可在半导体管芯 328 的上表面与衬底 363 中的引线 324 之间形成引线接合 329 等。

如图 11D 中所示，然后，在衬底 363 和半导体管芯 328 上形成封装材料 332 以形成半导体管芯封装 330。如图所示，模塑材料 322 从引线 324 的底面伸出。

图 11E 示出了图 11D 中所示的半导体管芯封装 330 的立体仰视图。如图所示，模塑材料 322 在引线 324 之间的外表面与引线 320 的外表面基本上共面。然而，模塑材料 322 在相对引线组 324 之间的中央部分相对于引线 320 的外表面上升。

图 12A 示出了包括间隙 321 的引线框架结构 320 的另一侧面横截面视图。引线框架结构 320 还包括第一表面 320(a)和第二表面 320(b)。引线 324 处于间隙 321 的相对侧上。主中央部分 333 处于间隙 321 之间。

图 12B 示出了在执行了模塑工艺之后的图 12A 中的引线框架结构 320。如图所示，模塑材料 322 形成于间隙 321 内，并形成于引线框架结构 320 的第二表面 320(b)的至少一部分上，以形成根据本发明的实施例的预模制衬底 363。模塑材料 322 包括第一部分 322(a)和第二部分 322(b)。第一部分 322(a)、第二部分 322(b)以及引线框架结构 320 在该第一和第二部分 322(a)、322(b)之间的主中央部分 333 可形成凹面结构 337。

如图 12C 中所示，使用粘合剂 344 将半导体管芯 328 安装到衬底 363。其上安装了半导体管芯 328 的衬底 363 的表面是平坦的。然后，在衬底 363 的引线 324 与半导体管芯 328 的上表面处的电端子之间形成引线接合 329（等）。

如图 12D 中所示，在将半导体管芯 328 安装到衬底 363 上之后，在衬底 363 上并跨过半导体管芯 328 形成包封材料 332 以形成半导体管芯封装 330。

图 12E 示出了图 12D 中所示的半导体管芯封装 330 的立体仰视图。如图 12E 中所示，模塑材料 322 包括模塑材料 322 的缘，该缘围绕引线框架结构 320 的主部分 333 并与其形成凹面结构。

参照图 6-12 描述的实施例具有引线接合等，它们用于将半导体管芯的表面一与模塑衬底安装表面相对一上的电端子连接到预模制衬底中的引线。图 13-17 示出了本发明的实施例可与倒装芯片类型的管芯一起使用以形成倒装芯片类型的半导体管芯封装。

图 13A 示出了包括间隙 339 的引线框架结构 340 的另一侧面横截面视图。引线框架结构 340 还包括第一表面 340(a)和第二表面 340(b)。引线 366 处于间隙 339 的相对侧上。

图 13B 示出了在对其进行模塑工艺以形成预模制衬底 349 之后的图 13A 中的引线框架结构 340。如这里所示，模塑材料 342 填充间隙 339，但不延伸通过引线框架结构 340 的第一和第二表面 340(a)、340(b)。所得的预模制衬底 349 具有相对的平面。

图 13C 示出了包括大量焊料凸点 348 的半导体管芯 346。可将焊料凸点 348 耦合到半导体管芯 346 中的半导体器件中的电端子。

焊料凸点 348 可包括任何合适的焊料材料，包括 Pb-Sn 焊料，无 Pb 焊料等。作为替代方案，除焊料凸点 348 以外，还可使用包括诸如铜之类的导电材料的导电柱，或用其代替焊料凸点 348。

如图 13C 中所示，使用粘合剂 344 将半导体管芯 346 安装到预模制衬底 349。可使用任何合适的工艺来在衬底 349 上沉积粘合剂 346，这些工艺包括：层叠、滚涂、刮刀涂敷等。可使用包括环氧粘合剂的任何合适的粘合剂。

图 13D 示出了在将半导体管芯 346 安装到衬底 349 之后的所形成的半导体管芯封装 350。如所示，粘合剂 344 填充半导体管芯 346 与预模制衬底 349 之间的间隔，并且可部分地位于半导体管芯 346 的周边的外部。在半导体管芯封装 350 中，焊料凸点 348 将半导体管芯 346 中的端子（未示出）电耦合到引线

框架结构 340 的引线 366。

尽管图 13C 和 13D 示出了如何首先将粘合剂沉积在衬底上,然后将半导体管芯 346 安装到衬底 349 上,但是应当理解,其它实施例是可能的。例如,首先将半导体管芯 346 安装到衬底 349,然后使用底部填充材料来填充半导体管芯 346 与衬底 349 之间的间隔。底部填充材料是可购买到的。在其它实施例中,可能不需要底部填充材料或其它粘合剂,因为焊料 348 将半导体管芯 346 耦合到预模制衬底 349。

图 13E 示出了图 13D 中所示的半导体管芯封装 350 的立体仰视图。如所示,半导体管芯封装 350 的底面与引线框架结构 340 的第二表面 340(b)重合。半导体管芯封装 350 的底部、引线结构 340 的外表面基本上与模塑材料 342 的外表面共面。

图 14A 示出了包括间隙 339 的引线框架结构 340 的另一侧面横截面视图。引线框架结构 340 还包括第一表面 340(a)和第二表面 340(b)。引线 366 处于间隙 339 的相对侧上。

图 14B 示出了在对其进行模塑工艺之后的引线框架结构 340。模塑材料 342 填充间隙 339,并且覆盖引线框架结构 340 的第二表面 340(b)的至少一部分,以形成预模制衬底 349。在此实施例中,第一表面 340(a)并不被模塑材料 342 覆盖。

图 14C 示出了包括使用粘合剂 344 安装到衬底 349 的焊料凸点 348 的半导体管芯 346。与先前的实施例一样,焊料凸点 348 穿过粘合层 344 以接触引线框架结构 340。与先前的实施例一样,焊料凸点 348 可包括任何合适的焊料,包括 Pb-Sn 焊料,无 Pb 焊料等。除焊料外,还可使用导电柱,或用其替代焊料。

图 14D 示出了在将半导体管芯 346 安装到衬底 349 之后的半导体管芯封装 350。图 14E 示出了图 14D 中所示的半导体管芯封装 350 的立体仰视图。如图 14D 和 14E 中所示的,模塑材料 342 从引线框架结构 340 的第二表面 340(b)向下伸出。如图 14E 中所示,在相邻引线 366 之间的模塑材料 342 基本上与引线 366 的外表面共面。

图 15A 示出了包括间隙 339 的引线框架结构 340 的另一侧面横截面视图。引线框架结构 340 还包括第一表面 340(a)和第二表面 340(b)。引线 366 处于间隙 339 的相对侧上。

图 15B 示出了在对其进行模塑工艺之后的引线框架结构 340。模塑材料 342 填充间隙 339, 但不覆盖引线框架结构 340 的第一表面 340(a) 或第二表面 340(b)。

图 15C 示出了将其安装到衬底 349 上时的半导体管芯 346。类似于先前的实施例, 半导体管芯 346 具有附连到半导体管芯 346 中的端子 (未示出) 的大量焊料凸点 348。

如图 15D 中所示, 在将半导体管芯 346 安装到预模制衬底 349 之后, 可在半导体管芯 346 之上和之下形成包封材料 352, 以形成半导体管芯封装 350。包封材料 352 可使用与前述的模塑材料 342 相同或不同类型的材料。

图 15E 示出了半导体管芯封装 350 的立体仰视图。如所示, 模塑材料 342 的外表面基本上与引线 366 的底部外表面共面。

可翻转半导体管芯封装 350, 并将其安装到电路板。在将半导体管芯封装 350 安装到电路板之前, 可在引线 366 的外露表面上按需形成焊料。

与之前的实施例不同, 在将半导体管芯 346 安装到衬底 349 之前, 在衬底 349 上不存在粘合层。相反, 包封材料 350 覆盖半导体管芯 346 的顶面和底面。

图 16A 示出了括间隙 339 的引线框架结构 340 的另一侧面横截面视图。引线框架结构 340 还包括第一表面 340(a) 和第二表面 340(b)。引线 366 处于间隙 339 的相对侧上。

图 16B 示出了在对其进行模塑工艺之后的引线框架结构 340。模塑材料 342 填充间隙 339, 并覆盖第二侧 340(b) 的至少一部分以形成预模制衬底 349。

图 16C 示出了将其安装到预模制衬底 349 上时的半导体管芯 346。半导体管芯 346 包括大量焊料凸点 348。在安装之后, 这些焊料凸点 348 接触引线 366。

如图 16D 中所示, 在将半导体管芯 346 安装到衬底 349 之后, 可在半导体管芯 346 之上和之下形成包封材料 352, 以形成半导体管芯封装 350。

图 16E 示出了图 16D 中所示半导体管芯封装 350 的立体仰视图。如所示, 相邻引线 366 之间的模塑材料 342 基本上与那些引线 366 的外表面共面。模塑材料 342 的较大部分从引线 366 伸出。

图 17A 示出了括至少两个间隙 339 的引线框架结构 340 的另一侧面横截面视图。引线框架结构 340 还包括第一表面 340(a) 和第二表面 340(b)。主中央部分 333 处于间隙 339 之间。引线 366 从间隙 339 的向外延伸。

图 17B 示出了在对其进行模塑工艺之后的引线框架结构 340。如图 17B 中所示, 模塑材料 342 填充间隙 339, 并覆盖第二侧 340(b) 的至少一部分以形成

预模制衬底 349。模塑材料 342 包括第一部分 342(a)和第二部分 342(b)，它们与引线框架结构 340 的第二主中央部分 333 一起形成凹面结构 351。

图 17C 示出了将其安装到预模制衬底 349 上时的半导体管芯 346。半导体管芯 346 包括附连到其下侧的大量焊料结构 348。焊料结构 348 将半导体管芯 348 中的电端子电耦合到引线框架结构 340 的引线 366。

如图 17D 中所示，在将半导体管芯 346 安装到衬底 349 之后，可在半导体管芯 346 之上和之下形成包封材料 352，以形成半导体管芯封装 350。

图 17E 示出了图 17D 中所示半导体管芯封装 350 的底部立体图。如图 17E 中所示，围绕主中央部分 333 形成模塑材料 342 的缘。同时，它们可形成凹面结构。

参照图 5-17 所述的实施例提供了大量优点。首先，可较便宜地制成半导体管芯封装，因为不需要昂贵的盖带和经蚀刻引线框架结构来形成半导体管芯封装。在这些实施例中，不需要经蚀刻的引线框架结构和盖带来形成预模制衬底，因为使用具有模塑管芯的模塑工具来形成预模制衬底。在某些示例中，当与使用昂贵的盖带来生产的半导体管芯封装相比时，这可使半导体管芯封装的成本减少 42%。第二，与由许多前述实施例所示的一样，半导体管芯封装可使用较大的半导体管芯。如上所示，半导体管芯的尺寸无需限于在衬底中使用的引线框架结构中的管芯附连焊盘的尺寸。第三，在本发明的实施例中，可能增加引脚引线数量，而无需增加半导体管芯封装的尺寸。第四，当形成凹面结构时，可增加焊料联结可靠性。凹面结构可包含用于将所形成半导体管芯封装附连到印刷电路板等的焊料。

IV. 制造大功率模块的设计和方法

大功率模块被用于大量电子应用中。某些大功率模块是“智能 (smart)”功率模块。这些功率模块包括至少一个功率半导体管芯和至少一个控制半导体管芯。控制半导体管芯 (例如，驱动器集成电路或驱动器芯片) 可用于至少部分地控制功率半导体管芯的操作。

本发明的附加实施例涉及大功率模块和用于制作大功率模块的方法。在一个实施例中，获得包括引线框架结构和模塑材料的衬底。模塑材料和引线框架结构的表面基本上共面。衬底包括第一管芯附连区和第二管芯附连区。第一半导体管芯被附连到该第一管芯附连区，而第二半导体管芯被附连到该第二管芯附连区。第一和第二半导体管芯可包括功率晶体管。第二半导体管芯可包括控

制芯片（或驱动器 IC 或驱动器集成电路）。在大功率模块中还可存在附加功率晶体管和附加电子元件。

图 18A-1 示出了包括第一管芯附连区 402(b)-1、第二管芯附连区 402(b)-2 和第三管芯附连区 402(b)-3 的引线框架结构 402。各个管芯附连区 402(b)-1、402(b)-2、402(b)-3 之间的间隔可受到要形成的封装的电压需要的限定。

引线框架结构 402 还可包括远离第一、第二和第三管芯附连区 402(b)-1、402(b)-2、402(b)-3 延伸的大量引线 402(a)。在此示例中，引线 402(a)在单个方向上远离第一、第二和第三管芯附连区 402(b)-1、402(b)-2、402(b)-3 延伸。在其它示例中，它们可在一个以上的方向上远离各个管芯附连区延伸。在此示例中，第三管芯附连区 402(b)-3 可对应于驱动器半导体管芯的管芯焊垫(paddle)，而其它管芯附连区 402(b)-1、402(b)-2 可对应于功率半导体管芯的管芯焊垫。

图 18A-2 示出了引线框架结构 402 的相反侧。引线框架结构 402 包括第一半蚀刻区 402(c)-1 和第二半蚀刻区 402(c)-2。在本发明的实施例中，经蚀刻区可通过部分地蚀刻穿过引线框架结构的厚度来形成。“半蚀刻”结构可在去除引线框架结构的约一半厚度之后形成指引线框架结构。

半蚀刻区 402(c)-1、402(c)-2 可使用标准蚀刻工艺来形成。例如，在蚀刻之前，对应于半蚀刻区 402(c)-1、402(c)-2 的表面可使用诸如光刻胶或带（例如，聚酰亚胺带）的材料来覆盖。然后，蚀刻材料（例如，液体蚀刻剂或干蚀刻剂）可用于蚀刻引线框架结构 402 未被覆盖材料所覆盖的区域。参看图 18A-1 和 18A-2，在此示例中，第一半蚀刻区 402(c)-1 和第一管芯附连区 402(b)-1 可以是同一结构的一部分。而且，在此示例中，第二半蚀刻区 402(c)-2 和第二管芯附连区 402(b)-2 也可以是同一结构的一部分。

图 18B-1 示出了在执行模塑工艺之后的引线框架结构 402。在执行了模塑工艺（例如，转移模塑工艺）之后，围绕引线框架结构 402 形成模塑材料 404，由此形成预模制衬底 405。在一个示例性转移模塑工艺中，引线结构 402 并不期望被模塑材料覆盖的表面可使用带（例如，聚酰亚胺带）来覆盖以防止在模塑期间铸模溢出。在使用带覆盖了引线框架结构 402 之后，可在引线框架结构 402 上沉积模塑材料。随后移除该带，从而使引线框架结构 402 预先被覆盖的部分穿过模制模塑材料外露。如上所述，在其它实施例中，预模制衬底可使用铸模工具来形成而无需使用盖带。

如所示，形成模塑材料 404，从而模塑材料 404 的外表面基本上与第一、

第二和第三导电管芯附连区 402(b)-1、402(b)-2、402(b)-3 的外表面共面。如图 18B-1 中所示，引线 402(a)远离模塑材料 404 的一侧向边缘延伸。在其它实施例中，从导电管芯附连区 402(b)-1、402(b)-2、402(b)-3 延伸的引线可远离模塑材料 404 的两个或多个侧向边缘延伸。

图 18B-2 示出了预模制衬底 405 的立体仰视图。如所示，第一和第二半蚀刻区 402(c)-1、402(c)-2 的外表面可外露通过模塑材料 404。

与某些常规衬底相比，根据本发明的实施例的预模制集成引线框架结构具有较小的翘曲和较高的刚性。如将从以下描述所清楚的，在类似于 SIP（封装中的系统）模块的本发明的实施例中，无需类似于直接接合的铜或绝缘的金属衬底的额外的散热片或衬底。半导体管芯封装的热性能可通过使用具有适当厚度引线框架结构来实现。在模塑操作期间，可定义预模制衬底的电路。如图 18C 中所示，可使用粘合剂或某些其它合适的材料来将第一、第二和第三半导体管芯 408(a)、408(b)、408(c)附连到衬底 405。与先前实施例中一样，环氧类粘合剂或任何其它合适的可购买的粘合剂可用于将半导体管芯 408(a)、408(b)、408(c)附连到预模制衬底 405。与前述实施例中所示的一样，也可在引线 402(a)与半导体管芯 408(a)、408(b)、408(c)上表面上的端子之间按需形成引线接合（未示出）。引线接合还可用于将不同的半导体管芯彼此连接。例如，半导体管芯 408(b)可以是驱动器 IC，而半导体管芯 408(a)、408(c)可以是功率 IC 管芯。驱动器 IC 管芯可经由导线电耦合到功率 IC 管芯并对其进行控制。在其它实施例中，可使用诸如导线接线柱的其它导电结构来替代引线接合。如图 18D 中所示，在第一、第二和第三半导体管芯 408(a)、408(b)、408(c)上形成包封材料 410 来形成半导体管芯封装 400。可使用标准模塑工艺来形成包封材料 410。在示例性半导体管芯封装 400 中，引线 402(a)仅远离包封材料 410 的一侧延伸。在执行了包封工艺之后，所形成封装可被修整并使其形成适当的尺寸。图 19A 和 19B 示出了 SPM（智能功率模块）类封装的视图，该封装可使用与参照 18A-D 所述的相同的通用工艺流程来制成。图 19A 示出了用作包括引线框架结构的衬底 504 的框架的框架结构 502 的立体图。图 19B 示出了框架结构 502 和衬底 504 的仰视图。第一和第二半导体管芯 506(a)、506(b)在衬底 504 上。如前所述，衬底 504 使用引线框架结构 504(a)和模塑材料 504(b)来形成。与先前实施例中的一样，可部分地蚀刻引线框架结构 504(a)的部分，而模塑材料 504(a)具有与模塑材料 504(a)的外表面基本上共面的外表面。如上所述，本发明的实施例可

具有一半或部分被蚀刻的引线框架结构,该结构带有用于功率和驱动器 IC 半导体管芯的预定义管芯焊垫。管芯附连焊垫之间的隔离间隔可通过半导体管芯封装的电压要求来控制。另外,引线框架结构可以是预模制,并且引线框架结构可使用带来进行反面涂敷(backcoat)以防止在模塑期间的铸模溢出。而且,模塑材料的外表面可基本上与预模制衬底中的管芯附连焊垫的外表面共面。

如上所述,预模制集成引线框架结构具有比其它衬底小的翘曲以及高的整体面板刚性。此外,无需类似于直接接合的铜或绝缘金属衬底的额外的散热片或衬底,因为封装的热性能可使用具有不同厚度的引线框架来实现。如果期望较好的热传递,则可使用较厚的引线框架结构。在本发明的实施例中,可将子组件面板模塑成最终封装尺寸,然后可修整并形成最终封装。

上述半导体管芯封装可以是高热效率封装,并可用在诸如 LCD(液晶显示器) TV 模块封装的封装中。

V. 大功率模块的衬底

本发明的其它实施例涉及用于半导体管芯封装的预模制衬底、用于制作预模制衬底的方法、以及包括该预模制衬底的半导体管芯封装。

在一个实施例中,获得第一引线框架结构和第二引线框架结构。然后,使用粘合层将第一和第二引线框架结构附连在一起。然后,将模塑材料施加到该第一引线框架结构、该第二引线框架结构或粘合层。

图 20A 示出了根据本发明的实施例的衬底 700 的俯视图。图 20B 示出了图 20A 中所示的衬底 700 的立体俯视图。在此示例中,衬底 700 的顶面包括四个导电区 752,这些导电区通过绝缘区 754 来分隔并作为边界。绝缘区 754 包括填充导电区 752 之间的间隙 758 的模塑材料。导电区 752 可用作导电管芯附连区。四个导电区 752 可以是单个引线框架结构的一部分。当四个导电区 752 之间的间隙使用模塑材料来填充时,该模塑材料的外表面基本上与导电区 752 的外表面共面。这种组合可形成如上所述的预模制结构。

图 20C 示出了图 20A、20B 中所示的衬底 700 的侧面横截面视图。如图 20C 中所示,衬底 700 包括彼此面对的两个半蚀刻引线框架结构 702。该两个半蚀刻引线框架结构 702 可包括铜、铜合金或任何其它合适的导电材料。该两个半蚀刻(部分蚀刻)的引线框架结构 702 可由两个 10-20 密耳(mil)厚的引线框架结构构成,这两结构在特定位置上已被部分地蚀刻成厚度约为 5-10 密耳。在其它实施例中,引线框架结构 702 的厚度可约为 20-40 密耳,并且可在特定位置

上被半蚀刻成厚度约为 10-20 密耳。引线框架结构 702 较佳地具有相同的厚度和构造。然而，这在所有示例中并非必需的。

每个引线框架结构 702 可存在于每个预模制衬底中。这些预模制衬底及其相对应的引线框架结构 702 可层叠并与粘合层 704 接触，该粘合层被设置在引线框架结构 702 之间。在层叠之后，形成夹层复合物。

粘合层 704 可具有任何合适的形式，并且可具有任何合适的厚度。例如，在某些实施例中，粘合层 704 的厚度可约为 1-3 密耳。而且，粘合层 704 可以是连续或不连续层的形式。

粘合层 704 可包括可将前述预模制衬底和引线框架结构 702 接合在一起的任何合适的材料。例如，粘合层 704 可包括诸如聚酰亚胺层（聚酰亚胺带）之类的聚合层。在其它实施例中，可使用 FR4 层叠或高 K 粘合膜来减小粘合层 702 与引线框架结构 702 之间的任何 CTE（热膨胀系数）失配，以及任何界面剪应力（interface shear stress）（如果预模制衬底特别大）。

引线框架结构 702 和所形成的粘合层层叠可以是对称的，以减小可能的翘曲问题。例如，如图 20C 中所示，在所形成的衬底 700 中，由前述部分蚀刻工艺形成的区 702(a)可在内部彼此面对。两个引线框架结构 702 还可近具有对称的蚀刻图案以及类似的几何形状，从而可将它们对称地设置在衬底 700 中。

夹层层叠用模塑材料 706 进一步预模制，该模塑材料 706 围绕引线框架结构 702 的边缘形成。模塑材料 706 可包括环氧模塑材料或任何其它合适类型的模塑材料。转移模塑工艺或其它工艺可用于形成围绕引线框架结构 702 的边缘的模塑材料 706 以及相对应的预模制衬底。例如，可将夹层层叠置于两个模塑管芯之间的，并且可与使用众所周知的模塑工艺所示的一样模制该模塑材料。模塑材料 706 减小所形成的层叠的界面处的自由边界应力。

在使用模塑材料 706 对夹层层叠进行过模塑之后，还可按需处理导电区 752 的表面。例如，如果在衬底 724 的顶部外露的导电区 752 将被用作功率 IC 半导体管芯的导电管芯附连区，则可对该导电区 752 的外露表面进行电镀或另外使用诸如 Ni/Pd/Au 的凸点下（underbump）复合物、或者其它金属层来涂敷。这些附加层可形成用于将半导体管芯焊接到导电区 752 的可焊接焊盘。在另一个示例中，如果导电区 752 的外露表面被认为是绝缘的，则导电区 752 的外露顶面可被阳极化。可使用任何合适的公知阳极化工艺。

图 20D 示出了先前图中所述的衬底 700 的立体俯视图。

可以面板形式在 MLP 类封装中制造衬底 700 和 710,接着使用例如晶片锯来进行单立,然后用在随后的组装中。如以下将进一步详细描述,这些实施例可使用用于柔性模块组件的一般引线框架结构来构造。SIP(单列直插式封装)也可使用这些实施例来形成。

其它实施例是可能的。在图 20A-20D 中的前述实施例中,部分地蚀刻引线框架结构,然后执行模塑工艺以形成预模制衬底。该预模制衬底具有其外表面与模塑材料的外表面基本上共面的引线框架结构。然后,可使用粘合剂来将预模制衬底层叠在一起以形成夹层复合物。然后,对所得夹层复合物进行边缘模制以形成衬底。

然而,在其它实施例中,可能获得两个部分蚀刻的引线框架结构,然后使用粘合层将它们层叠在一起,而无需首先形成预模制衬底。然后,就可使用模塑材料来模制经层叠的引线框架结构以形成衬底,该衬底具有与前述一样的通用构造。

尽管已详细描述了使用两个部分蚀刻的引线框架结构,但是应当理解,根据本发明的实施例,可组合两个或多个经蚀刻的引线框架结构以形成组合衬底。

图 230E-20H 示出了根据本发明的其它实施例的其它衬底。

图 20E 示出了根据本发明的实施例的衬底 710 的平面俯视图。衬底 710 包括引线框架结构 712(例如,铜引线框架结构)和填充该引线框架结构 712 的空隙的模塑材料 714。因而,较厚的铜引线框架结构可使用诸如环氧模塑材料之类的模塑材料来预模制以在衬底 712 中形成电隔离金属焊盘。

图 20F、20G 和 20H 分别示出了衬底 710 的侧面横截面视图、立体俯视图和立体仰视图。如图 20F 中所示,模塑材料 714 的厚度基本上等于引线框架结构 712 的厚度。引线框架结构 712 的边缘还以模塑材料 714 为边界,使得模塑材料形成衬底 710 的外边缘。

在本发明的实施例中,前述结构 700、710 可单独地用在半导体管芯封装中。与先前的实施例一样,可将半导体管芯安装到衬底。可按需在所安装的半导体管芯与衬底和/或外部输入和/或输出源之间形成输入和输出连接。然后,可将所形成的封装安装到电路板。

然而,在其它实施例中,可将前述类型的衬底 700、702 安装到框架结构以提供具有外部引线的衬底 700、702。下面将进一步详细描述图 21 和 22 中所示的这些实施例。

图 21A 示出了包括框架部分 550(a)和大量引线 550(b)的框架结构 550。中央区 550(c)可容纳根据本发明的实施例的衬底。

可将任何合适的衬底放置在中央区 550(c)中。例如,可容纳在中央区 550(c)中的衬底可以是图 20E 中所示的衬底 710 或者图 20C 中所示的衬底 700。图 21B 示出了可被放置在框架结构 550 的中央区 550(c)中的特定衬底 552 的俯视图。图 21C 示出了图 21B 中所示的衬底 552 的立体俯视图。

如图 21D 和 21E 中所示,在将衬底 552 附连到框架结构 550 之前或之后,可将大量半导体管芯 554 安装到衬底 552。如前所述,任何合适的导电粘合剂可用于将半导体管芯 554 附连到衬底 552。另外,半导体管芯可具有上述特性的任一种。例如,半导体管芯 554 的至少之一可包括驱动器 IC 半导体管芯,而半导体管芯 554 的至少之一可包括功率 IC 半导体管芯。在将半导体管芯 554 安装到衬底 552 之后,由此形成半导体管芯组件 560。

如所示,可将包括半导体管芯 554 的衬底 552 附连到框架结构 550 的引线 550(b)。引线 550(b)的底面可被焊接或另外粘合到衬底 552 的导电顶面。

在替代的实施例中,可将衬底 552 附连到框架结构 550 而非半导体管芯 554 的引线 550(b)。在将衬底 552 附连到框架结构 550 的引线 550(b)之后,可将半导体管芯 554 安装到衬底 552 上。

图 21F 示出了半导体管芯组件 560 的立体仰视图。图 21G 示出了半导体管芯组件 560 的侧面横截面视图。

在形成半导体管芯组件 560 之后,可在该半导体管芯 554 上形成包封材料 576。图 22A 示出了半导体管芯封装 577 的侧面横截面视图。在此示例中,半导体管芯封装 577 是单列直插式封装(SIP)。图 22B、22C 和 22D 示出了半导体管芯封装 577 的立体俯视图、平面俯视图和立体仰视图。所得的封装可以是高热效率封装,并且可用在 LCD TV 模块封装中。

应当理解,上述技术也可用于形成双列直插式封装(DIP)。为了形成双列直插式封装,前述框架结构 550 可具有向内面向中央区 550(c)的两组引线。然后,可将两组引线附连到衬底(其上安装或不安装半导体管芯),然后,如上所述可对所得的组件进行包封以形成 DIP 类型的半导体管芯封装。

上述实施例具有优于常规结构的大量优点。例如,与直接接合铜(DBC)衬底相比,本发明的实施例较便宜,因为 DBC 衬底需要使用昂贵的基底材料,以及较高的处理温度。而且,在 DBC 衬底中,DBC 中铜与陶瓷之间的热失配

可包括较高的界面应力并可引起封装可靠性问题。另外，形成 DBC 衬底所需的较高的处理温度可导致较高的面板翘曲。

热覆板（thermal clad board）是另一类衬底。它们使用铝（1-1.5 mm）、电介质（50-80 微米）、铜（35-400 微米）和无电镀镍（3-5 微米）的组合。

本发明的实施例可具有优于热覆板的大量优点。例如，与热覆板相比，本发明的实施例需要较少的层，并且由此以较低的成本来制造。另外，热覆板具有比本发明的实施例更高的热阻，而且可能具有较多的 CTE 失配问题。热失配可产生较高的界面应力而且可减小封装可靠性问题。

最后，如上所述，本发明的实施例可使用柔性模块组件的一般引线结构来构造。

VI. 包括电压调节器的封装中的系统

上述许多实施例涉及半导体管芯封装中的成形和模塑衬底的使用。前述半导体管芯封装实施例涉及功率半导体管芯封装的具体构造。半导体管芯封装可与电源和/或电压调节器一起使用。以下描述的实施例可使用上述预模制衬底的任一种，或者支持一个或多个半导体管芯的任何其它合适的衬底。

随着宽带应用需求的增长，微处理器的设计要求变得更加复杂。这导致了 CPU 时钟频率的增加，并且这导致了功耗的增加。通常，可按以下所考虑的要求来设计电压调节器：（1）电压调节器具有较高的响应、在经减小的电压下工作、以及适应于高电流电平（例如，从 1.3V 和 70A 的输出到 0.8V 和 150A 的输出）；以及（2）电压调节器在较高的切换频率下具有增加的效率以使任何可能的损失保持在较低的水平。

为了生成组合了高频和高效的操作的电压调节器，期望改进结合到功率 MOSFET 中的单独器件的每一个，并减小这些器件之间的配线的寄生电感。通过将驱动器 IC 以及高压侧和低压侧功率 MOSFET 集成到单个封装中，可实现效率的极大提高以及显著的小型化。

同步降压变换器等的常规封装通常具有三个管芯焊垫，分别用于驱动器 IC、高压侧 MOSFET 管芯和低压侧管芯。在常规封装中，使用接合线将高压侧 MOSFET 源极连接到低压侧 MOSFET 漏极。这产生较高的寄生电感。另外，在常规封装中，从驱动器 IC 到高压侧和低压侧 MOSFET 栅极、源极和漏极的连接还可使用接合线来实现。使用各个焊垫需要使用较长的接合线。这些因素降低了常规封装的高频功率效率和热性能。通常，多管芯焊垫封装具有比本发

明的实施例低的可靠性水平。

同步降压变化器可使用驱动器 IC、高压侧功率 MOSFET 和低压侧功率 MOSFET。图 23 示出了典型的同步降压变换器的简化示意图。同步降压变换器 (SBC) 670 包括高压侧金属氧化物半导体场效应晶体管 (MOSFET) 672 和低压侧 MOSFET 674。低压侧 MOSFET 674 的漏极 D 被电连接到高压侧 MOSFET 672 的源极 S。大多数商业生产的 MOSFET 是垂直器件, 并且被封装成到栅极、漏极和源极的外部连接点处于器件的同一地理平面上。

期望 SBC670 中的高压侧和低压侧 MOSFET672 和 674 的源极 S 与漏极 D 之间的连接分别具有极低的电感, 以便于在从适度到较高的工作/切换频率下使用 SBC670。在 MOSFET 672 和 674 被配置成离散器件的场合中, 期望最优化 SBC 670 的电路布置的设计以减小寄生电感。或者, SBC 670 可被配置成单个封装中的单个变换器中的完全集成的同步降压变换器, 并且可被设计并布置成分别减小高压侧和低压侧 MOSFET 672 和 674 之间的连接的寄生电感。然而, 这种完全集成器件往往成为通常与其它应用和/或设计不兼容的适当应用和/或设计的特定器件。此外, 连接 MOSFET 的印刷电路板迹线/导体通常无法适当的承载从适度到较高的电流电平。

在本发明的实施例中, 新的双列通用焊垫封装 (例如, 9x5 mm-26-引脚双侧平面无引线封装) 可克服常规封装的问题。本发明的实施例可具有以下特性:

- 驱动器 IC、高压侧 MOSFET 和低压侧 MOSFET 可共用同一焊垫。
- 高压侧 MOSFET 可以附连到管芯焊垫的倒装芯片, 而低压侧 MOSFET 可使用常规软焊料管芯附连材料。
- 因而, 高压侧 MOSFET 的源极通过管芯附连焊垫自动连接到低压侧 MOSFET 的漏极。
- 高压侧 MOSFET 的漏极可使用一个或多个金属条接线柱接合或一个或多个引线接合来连接到外部引脚。
- 驱动器 IC 还可位于高压和低压侧 MOSFET 之间以减小导线长度。
- 驱动器 IC 使用不导电管芯附连材料来使其与 MOSFET 隔离。
- 与诸如 8x8 QFN 封装之类的常规封装相比, 根据本发明的实施例的封装具有较小的覆盖区 (footprint) (例如, 70%) 和较小的引脚数 (例如, 26)。

根据本发明的实施例的一个示例性方法包括获得包含半导体管芯附连表面的衬底, 以及将包括高压侧晶体管输入的高压侧晶体管附连到该衬底。高压

侧晶体管输入被耦合到导电管芯附连表面。包括低压侧晶体管输出的低压侧晶体管也被附连到衬底。低压侧晶体管输入被耦合到导电管芯附连表面。

图 24A 示出了根据本发明的实施例的半导体管芯封装 600 的侧面横截面视图。半导体管芯封装 600 具有安装在衬底 610 上的低压侧晶体管 606、高压侧晶体管 602 和控制管芯 604。

图 24B 示出了图 24A 中所示的半导体管芯封装 600 的平面俯视图。图 24C 示出了图 24A 中所示的半导体管芯封装 600 的立体图。参看图 24B 和 24C，半导体管芯封装 600 具有安装在衬底 610 上的低压侧晶体管管芯 606、高压侧晶体管管芯 602 和控制管芯 604。高压侧晶体管管芯 602 中的高压侧晶体管和低压侧晶体管管芯 606 中的低压侧晶体管可以是诸如垂直功率 MOSFET 之类的功率晶体管。以下将进一步详细描述垂直功率 MOSFET 管芯。

在此示例中，衬底 610 包括高压侧源极引线 610(c)、高压侧栅极引线 610(h)、导电管芯附连表面 610(g)、低压侧源极引线 610(a) 和控制引线 610(b)。衬底 610 可以是预模制衬底，如上所述，可以是单个导电引线框架结构或者可以是某些其它合适的结构。导电管芯附连表面 610(g) 可占据衬底 610 的表面的一部分或者衬底 610 的整个上表面。

可存在到高压侧 MOSFET 管芯 602 的大量连接。例如，将漏极接线柱 612 附连到高压侧 MOSFET 管芯 602 中的漏区。大量焊料结构 622(a) 可用于将高压侧 MOSFET 管芯 602 中的漏区电和机械地耦合到漏极接线柱 612。除此示例中的漏极接线柱 612 以外，还可使用一个或多个漏极导线，或用其来替代此示例中的漏极接线柱 612。

如图 24B 中所示，高压侧 MOSFET 管芯 602 中的栅区被耦合到栅极引线 610(h)。焊料结构 622(b) 可将栅极引线 610(h) 耦合到高压侧 MOSFET 管芯 602 中的栅区。高压侧 MOSFET 管芯 602 中的源区被耦合到导电管芯附连表面 610(g)。焊料（未示出）还可用于将高压侧 MOSFET 管芯 602 中的源区电耦合到导电管芯附连表面 610(g)。

可存在到低压侧 MOSFET 管芯 606 的大量连接。例如，由源极导线 616(a) 可将低压侧 MOSFET 管芯 606 中的源区耦合到衬底 610 的源极引线 610(a)。作为替代方案，除源极导线 616(a) 外，还可使用一个或多个源极接线柱，或用其来替代源极导线 616(a)。源极导线 616(a) 可包括铜、金或任何其它合适的材料。低压侧 MOSFET 管芯 606 的栅区使用导线 616(c) 耦合到控制芯片 604。

低压侧 MOSFET 管芯 606 的漏区通过诸如焊料等的导电管芯附连材料耦合到衬底 610 的导电管芯附连表面 610(g)。基于铅或基于无铅的焊料可用于将低压侧 MOSFET 管芯 606 的漏区附连到管芯附连表面 610(g)。

还可将控制芯片 604 安装到衬底 610 的导电管芯附连表面 610(g)，但是可与衬底 610 电隔离。大量接合线 616(e)可将控制芯片 604 中的端子耦合到控制引线 610(b)。导线 602(d)还可将控制芯片 604 中的端子耦合到导电管芯附连表面 610(g)。在某些情况中，可使用导电接线柱来替代接合线。

图 24D 示出了衬底 610 的仰视图。如图 24D 中所示，衬底 610 的底部可具有半蚀刻部分 610(i)。

图 24E 示出了半导体管芯封装 600 的立体图。

图 25 示出了根据本发明的另一实施例的衬底 610 的侧面横截面视图。衬底 610 包括使用模塑材料 692 填充的凹槽 690。控制芯片 604 处于模塑材料 692 的顶部。该模塑材料 692 使控制芯片 604 与衬底的导电部分电隔离。与先前实施例中的一样，低压侧 MOSFET 管芯 606 和高压侧 MOSFET 管芯 602 处于衬底 610 上。

凹槽 690 可通过蚀刻、研磨等来形成。可将模塑材料 692 沉积在凹槽中，随后进行固化或凝固。

图 25 中所示的实施例具有大量优点。例如，模塑材料 692 使控制芯片 604 与高压和低压侧管芯 602、606 电隔离，并且不增加所形成的半导体管芯封装的高度。

上述实施例具有大量优点。这些优点包括较小的覆盖区，以及较好的热和电特性。这些实施例可用在单列直插式封装和双列直插式封装中。

上述实施例的任一种和/或其任何特征可与其它实施例和/或特征进行组合而不背离本发明的范围。例如，尽管未参照图 1-2 中所示的实施例具体描述封装类型模块中的系统，但是应当理解，这些实施例可用于封装类型模块中的系统而不背离本发明的精神和范围。

上述描述仅是示例性的而非限制性的。对于本领域技术人员而言，考虑对公开的回顾，本发明的许多更改将变得显而易见。因此，本发明的范围并非参照上述描述来确定，相反应当参照所附权利要求以及其整个范围和等效方案来确定。

对诸如“顶部”、“底部”、“上”、“下”等的位置的任何引用指附图，

并且可用来帮助说明，而非旨在进行限定。它们并非旨在指绝对位置。

上述半导体管芯封装可用在许多合适的电气装置中。例如，它们可用在个人计算机、服务器计算机、蜂窝电话、电器等中。

列举“一”、“一个”、“该”旨在表示“一个或多个”，除非特别指明与此相反。

上述所有专利、专利申请、公开和说明书通过通用的引用全部结合于此。全部都不应当被认为是现有技术。




图 1A




图 1B




图 1C




图 1D




图 1E




图 1F




图 1G




图 1H




图 1I




图 1J




图 1K




图 1L




图 2A




图 2B




图 2C




图 2D




图 2E




图 3A

图 3C




图 3B




图 3D




图 3E




图 4A




图 4C




图 4B




图 4D




图 4E




图 5




图 6A




图 6B




图 6C




图 6D




图 6E




图 6F




图 6G




图 6H





图 6I






图 8A




图 8D




图 8B




图 8C




图 8E




图 9A




图 9D




图 9B




图 9E




图 9C




图 10A




图 10D




图 10B




图 10E




图 10C




图 11A




图 11D




图 11B




图 11E




图 11C




图 12A




图 12D




图 12B




图 12E




图 12C




图 13A




图 13D




图 13B




图 13E




图 13C




图 14A




图 14D




图 14B




图 14C




图 14E




图 15A




图 15D




图 15B




图 15E




图 15C




图 16A




图 16D




图 16B




图 16E




图 16C




图 17A




图 17D




图 17B




图 17E




图 17C




图 18A-1




图 18A-2





图 18B-1




图 18B-2




图 18C




图 18D




图 19B




图 19A




图 20A




图 20B




图 20C




图 20D




图 20G




图 20H




图 20E




图 20F




图 21A




图 21C




图 21B




图 21D




图 21E




图 21F




图 21G




图 22A




图 22B




图 22C




图 22D




图 23




图 24A




图 24B




图 24C




图 24D




图 24E




图 25