

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2018年10月4日(04.10.2018)



(10) 国際公開番号

WO 2018/180356 A1

- (51) 国際特許分類:
H01L 23/40 (2006.01) *H02G 3/16* (2006.01)
H01L 25/07 (2006.01) *H05K 7/20* (2006.01)
H01L 25/18 (2006.01)
- (21) 国際出願番号: PCT/JP2018/009114
- (22) 国際出願日: 2018年3月9日(09.03.2018)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2017-068331 2017年3月30日(30.03.2017) JP
- (71) 出願人: 株式会社オートネットワーク技術
研究所(AUTONETWORKS TECHNOLOGIES,
LTD.) [JP/JP]; 〒5108503 三重県四日市市西


末広町1番14号 Mie (JP). 住友電装株式
会社(SUMITOMO WIRING SYSTEMS, LTD.)
[JP/JP]; 〒5108503 三重県四日市市西末広
町1番14号 Mie (JP). 住友電気工業株
式会社(SUMITOMO ELECTRIC INDUSTRIES,
LTD.) [JP/JP]; 〒5410041 大阪府大阪市中央区
北浜四丁目5番33号 Osaka (JP).

(72) 発明者: 原 口 章 (HARAGUCHI, Akira);
〒5108503 三重県四日市市西末広町1番
14号 株式会社オートネットワーク
技術研究所内 Mie (JP).

(74) 代理人: 河野 英仁, 外(KOHNO, Hideto et al.);
〒5400035 大阪府大阪市中央区釣鐘町二丁目
4番3号 河野特許事務所 Osaka (JP).

(54) Title: CIRCUIT DEVICE

(54) 発明の名称: 回路装置



(57) **Abstract:** A plate-like conductor (22) is placed on an upper surface (23a) of a plate-like radiator (23) via an insulating member (24). On the upper surface (23a) of the radiator (23), a heat insulating member (26) is placed in a position different from the position where the conductor (22) is placed. A FET (4) is electrically connected to the conductor (22). The FET (4) generates heat when a current flows in the FET (4). A microcomputer (51) that outputs a control signal for controlling the operation of the FET (4) is connected to an upper surface of a circuit board (25) and faces the heat insulating member (26).



(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告(条約第21条(3))

(26) via the circuit board (25).

(57) 要約: 板状の導電体(22)が板状の放熱体(23)の上面(23a)に絶縁部材(24)を介して載置されている。放熱体(23)の上面(23a)において、導電体(22)が載置されている場所とは異なる場所に断熱部材(26)が載置されている。FET(4)は導電体(22)に電氣的に接続されている。FET(4)に電流が流れた場合、FET(4)は発熱する。FET(4)の動作を制御する制御信号を出力するマイコン(51)は、回路基板(25)の上面に接続され、回路基板(25)を介して断熱部材(26)と対向している。

明 細 書

発明の名称：回路装置

技術分野

[0001] 本発明は回路装置に関する。

本出願は、2017年3月30日出願の日本出願第2017-068331号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。

背景技術

[0002] 特許文献1には、バッテリーと、ヘッドランプ又はワイパー等の負荷とに接続される電気接続箱が開示されている。この電気接続箱では、放熱体の載置面に、絶縁部材を介して、板状をなす複数の導電体が載置され、複数の導電体夫々の一方の板面は載置面に対向している。複数の導電体中の2つの導電体夫々に半導体スイッチの一端及び他端が接続されている。半導体スイッチの一端は、2つの導電体中の一方を介してバッテリーに接続され、半導体スイッチの他端は、2つの導電体中の他方を介して負荷に接続されている。

[0003] 複数の導電体の他方の板面に回路基板が配置され、回路基板の一方の板面は複数の導電体の他方の板面に対向している。回路基板の他方の板面には、制御素子が配置され、制御素子は、半導体スイッチのオン又はオフを指示する制御信号を出力する。半導体スイッチのオンを指示する制御信号を制御素子が出力した場合、半導体スイッチはオンに切替わり、バッテリーから負荷に電力が供給され、半導体スイッチを介して電流が流れる。半導体スイッチのオフを指示する制御信号を制御素子が出力した場合、半導体スイッチはオフに切替わり、バッテリーから負荷への電力供給が停止され、半導体スイッチを介して流れる電流が遮断される。

[0004] 半導体スイッチを介して電流が流れている場合、半導体スイッチは発熱する。半導体スイッチから発生した熱は、導電体及び放熱体の順に伝導し、放熱体から放出される。

先行技術文献

特許文献

[0005] 特許文献1：特開2003-164040号公報

発明の概要

[0006] 本発明の一態様に係る回路装置は、放熱体と、該放熱体の載置面に絶縁部材を介して載置される導電体と、該載置面にて、前記導電体が載置される場所とは異なる場所に載置されている断熱部材と、前記導電体に電氣的に接続され、発熱する回路部品と、回路基板と、該回路基板上に配置され、該回路基板を介して前記断熱部材と対向し、前記回路部品の動作を制御する制御信号を出力する制御素子とを備える。

図面の簡単な説明

[0007] [図1]本実施形態における電気接続箱の回路図である。

[図2]電気接続箱の斜視図である。

[図3]図2におけるA-A線の断面図である。

[図4]蓋体が外された電気接続箱の斜視図である。

[図5]蓋体が外された電気接続箱の平面図である。

[図6]図5におけるB-B線の断面図である。

[図7]図6におけるC部分の拡大図である。

[図8]電気接続箱の製造の説明図である。

発明を実施するための形態

[0008] [本開示が解決しようとする課題]

特許文献1に記載の電気接続箱では、放熱体、導電体、回路基板及び制御素子の順に配置されている。このため、半導体スイッチから発生した熱は、導電体及び回路基板を介して制御素子に伝導する。従って、半導体スイッチの温度が上昇した場合、制御素子の温度は、半導体スイッチの温度の上昇速度と略同じ速度で上昇する。

[0009] 制御素子の耐熱性は弱いため、正常な動作が確保される半導体スイッチの

温度の上限値は、通常、正常な動作が確保される制御素子の温度の上限値よりも高い。この場合、半導体スイッチの動作は、半導体スイッチの温度が制御素子の温度の上限値以上にならないように制御される。例えば、制御素子は、半導体スイッチの温度が、制御素子の温度の上限値に近い温度になった場合、半導体スイッチのオフを指示する制御信号を出力し、半導体スイッチをオフに切替え、半導体スイッチを介した通電を停止する。

[0010] 以上のように、特許文献 1 に記載の電気接続箱には、許容される半導体スイッチの温度の上限値が、実際の半導体スイッチの温度の上限値よりも低いという問題がある。

[0011] このような問題が生じる回路装置は、特許文献 1 に記載の電気接続箱に限定されない。放熱体、導電体、回路基板及び制御素子の順に配置され、導電体に、発熱する回路部品が接続された回路装置には、同様の問題が生じる。

[0012] この回路装置では、制御素子は回路部品の動作を制御する制御信号を出力し、正常な動作が確保される回路部品の温度の上限値は、正常な動作が確保される制御素子の温度の上限値よりも低い。このため、許容される回路部品の温度の上限値が、実際の回路部品の温度の上限値よりも低い。

[0013] そこで、許容される回路部品の温度の上限値が高い回路装置を提供することを目的とする。

[0014] [本開示の効果]

本開示によれば、許容される回路部品の温度の上限値が高い。

[0015] [本発明の実施形態の説明]

最初に本発明の実施態様を列挙して説明する。以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。

[0016] (1) 本発明の一態様に係る回路装置は、放熱体と、該放熱体の載置面に絶縁部材を介して載置される導電体と、該載置面にて、前記導電体が載置される場所とは異なる場所に載置されている断熱部材と、前記導電体に電氣的に接続され、発熱する回路部品と、回路基板と、該回路基板上に配置され、該回路基板を介して前記断熱部材と対向し、前記回路部品の動作を制御する制

御信号を出力する制御素子とを備える。

[0017] 上記の一態様にあつては、制御素子は回路基板を介して断熱部材と対向しているので、回路部品から発生した熱は、導電体又は放熱体を介して制御素子に伝導することは殆どない。このため、回路部品の温度が上昇した場合であっても、制御素子の温度が上昇することは殆どない。結果、許容される回路部品の温度の上限値は、正常な動作が確保される制御素子の温度の上限値によって制限されず、高い。

[0018] (2) 本発明の一態様に係る回路装置では、前記断熱部材はシリカエアロゲル粒子を含む不織布によって構成される。

[0019] 上記の一態様にあつては、断熱部材がシリカエアロゲル粒子を含む不織布で構成されているため、導電体又は放熱体から断熱部材を介して制御素子に熱がより伝導しにくい。

[0020] (3) 本発明の一態様に係る回路装置は、前記放熱体の前記載置面の周縁に沿って配置され、前記回路部品、回路基板及び制御素子を囲む枠体と、前記放熱体の前記載置面に対向し、該枠体の内側を覆う蓋体とを備え、前記導電体、回路部品、回路基板及び制御素子は前記載置面及び蓋体間に配置されている。

[0021] 上記の一態様にあつては、回路部品が放熱体、枠体及び蓋体によって覆われているので、回路部品に接触している空気は装置外に放出されにくい。このため、回路部品から発生した熱の大部分が導電体及び放熱体を伝導する。枠体及び蓋体が設けられている構成では、断熱部材がより効果的に作用する。

[0022] (4) 本発明の一態様に係る回路装置では、前記導電体の数は2以上であり、前記回路部品は、2つの前記導電体に電氣的に接続される半導体スイッチであり、前記制御信号は、前記回路部品のオン又はオフを指示する信号である。

[0023] 上記の一態様にあつては、2つの導電体と、回路部品として機能する半導体スイッチを介して電流が流れる。半導体スイッチがオンである場合、2つ

の導電体を介して電流が流れることが可能であり、半導体スイッチがオフである場合、2つの導体を介して電流が流れることはない。

[0024] [本発明の実施形態の詳細]

本発明の実施形態に係る電気接続箱（回路装置）の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

[0025] 図1は本実施形態における電気接続箱1の回路図である。電気接続箱1は、好適に車両に搭載されており、導電体20、21、22、6つのNチャネル型のFET(Field Effect Transistor)3、4、駆動回路50及びマイクロコンピュータ（以下、マイコンという）51を備える。導電体20、21、22夫々は、所謂バスバーであり、例えば、銅合金製である。電気接続箱1は回路装置として機能する。

[0026] FET3はFET本体3a及びダイオード3bを有し、ダイオード3bはFET本体3aのドレイン及びソース間に接続されている。FET4はFET本体4a及びダイオード4bを有し、ダイオード4bはFET本体4aのドレイン及びソース間に接続されている。ダイオード3b、4bは寄生ダイオードである。

[0027] 3つのFET本体3aは導電体20、21間に並列に接続され、3つのFET本体4aは導電体21、22間に並列に接続されている。3つのFET本体3aのドレインは導電体20に接続され、6つのFET本体3a、4aのソースは導電体21に接続され、3つのFET本体4aのドレインは導電体22に接続されている。6つのFET本体3a、4aのゲートは駆動回路50に接続されている。駆動回路50には、更に、マイコン51が接続されている。

FET3、4夫々は半導体スイッチとして機能する。駆動回路50は、6つのFET3、4について、固定電位を基準としたゲートの電圧を調整する。これにより、駆動回路50は、6つのFET3、4をオン又はオフに切替

える。

[0028] 6つのFET3, 4がオンである場合、導電体20, 21, 22及び6つのFET3, 4を介して電流が流れることが可能である。6つのFET3, 4がオフである場合、導電体20, 21, 22及び6つのFET3, 4を介して電流が流れることはない。

FET3においてドレイン及びソース間に電流が流れた場合、FET3は発熱する。同様に、FET4においてドレイン及びソース間に電流が流れた場合、FET4は発熱する。FET3, 4夫々は回路部品としても機能する。

[0029] 3つのダイオード3bのアノードは、導電体21を介して、3つのダイオード4bのアノードに接続されている。このため、6つのFET3, 4がオフである場合、6つのダイオード3b, 4bを介して電流が流れることはない。

[0030] マイコン51には、6つのFET3, 4のオンを指示するオン信号と、6つのFET3, 4のオフを指示するオフ信号とが入力される。マイコン51は、入力された信号に応じて、駆動回路50に6つのFET3, 4のオン又はオフを指示する制御信号を出力する。

[0031] 具体的に、マイコン51は、オン信号が入力された場合、6つのFET3, 4のオンを指示する制御信号を駆動回路50に出力し、駆動回路50は、6つのFET3, 4をオンに切替える。また、マイコン51は、オフ信号が入力された場合、6つのFET3, 4のオフを指示する制御信号を駆動回路50に出力し、駆動回路50は、6つのFET3, 4をオフに切替える。

制御信号は、6つのFET3, 4夫々の動作を制御するための信号である。

[0032] 図2は電気接続箱1の斜視図である。電気接続箱1は、更に、箱体状をなす収容体6を備え、6つのFET3, 4、駆動回路50及びマイコン51は収容体6内に収容されている。収容体6は、矩形状の枠体60と蓋体61とを有する。蓋体61は、電気接続箱1の上側に配置され、枠体60の内側に

嵌め込まれ、枠体 60 の内側を覆っている。

[0033] 導電体 20, 22 は板状をなす。導電体 20 の板面は、枠体 60 の一辺部の上側を覆い、導電体 22 の板面は、枠体 60 の他辺部の上側を覆っている。導電体 20 が覆っている枠体 60 の一辺部と、導電体 22 が覆っている枠体 60 の一辺部とは、左右方向に並置され、前後方向に延びている。従って、導電体 20 が覆っている枠体 60 の一辺部は、導電体 22 が覆っている枠体 60 の一辺部に対向している。以下では、導電体 20 が覆っている枠体 60 の一辺部を左辺部と記載し、導電体 22 が覆っている枠体 60 の一辺部を右辺部と記載する。

[0034] 枠体 60 の左辺部の上面から、円柱状のスタッドボルト 52 が上側に突出している。導電体 20 には、上下方向に貫通する貫通孔 20a が設けられており、スタッドボルト 52 は、貫通孔 20a を挿通している。同様に、枠体 60 の右辺部の上面から、円柱状のスタッドボルト 53 が上側に突出している。導電体 20 には、上下方向に貫通している貫通孔 22a が設けられており、スタッドボルト 53 は、貫通孔 22a を挿通している。2つのスタッドボルト 52, 53 は左右方向に対向しており、スタッドボルト 52, 53 夫々には螺子溝が設けられている。

[0035] スタッドボルト 52 には、開口を有する図示しない端子が取付けられる。具体的には、スタッドボルト 52 を、端子の開口に挿通させた状態でスタッドボルト 52 に図示しないナットを締める。これにより、導電体 20 と端子とが接触し、導電体 20 はこの端子に電氣的に接続する。

同様に、スタッドボルト 53 には、開口を有する図示しない端子が取付けられる。具体的には、スタッドボルト 53 を、端子の開口に挿通させた状態でスタッドボルト 53 に図示しないナットを締める。これにより、導電体 22 と端子とが接触し、導電体 22 はこの端子に電氣的に接続する。

[0036] スタッドボルト 52 に取付けられた端子は、例えばバッテリーの正極に接続され、スタッドボルト 53 に取付けられた端子は、例えば、負荷の一端に接続されている。電気接続箱 1 を介して、バッテリーから負荷に電力が供給され

る。

電気接続箱 1 はコネクタ 5 4 を有し、コネクタ 5 4 には、図示しない信号線の端部に設けられた図示しないコネクタが嵌め込まれる。オン信号及びオフ信号は、信号線を介して電気接続箱 1 のマイコン 5 1 に入力される。

[0037] 図 3 は、図 2 における A-A 線の断面図である。枠体 6 0 内には、板状の放熱体 2 3 が収容されている。放熱体 2 3 は、例えばアルミニウム製である。枠体 6 0 は放熱体 2 3 の上面 2 3 a における左縁部及び右縁部を覆っている。導電体 2 0 は複数回屈曲されており、導電体 2 0 の板面は、枠体 6 0 の左辺部の上面だけではなく、枠体 6 0 内における放熱体 2 3 の上面 2 3 a の左側部分と、枠体 6 0 の左辺部の内面とを覆っている。同様に、導電体 2 2 は複数回屈曲されており、導電体 2 2 の板面は、枠体 6 0 の右辺部の上面だけではなく、枠体 6 0 内における放熱体 2 3 の上面 2 3 a の右側部分と、枠体 6 0 の右辺部の内面とを覆っている。

[0038] 導電体 2 1 も板状をなす。放熱体 2 3 の上面 2 3 a において、導電体 2 0, 2 2 の間に導電体 2 1 が載置されている。放熱体 2 3 の上面 2 3 a は、導電体 2 0, 2 1, 2 2 の下面に対向しており、接着剤として機能する絶縁部材 2 4 (図 7 参照) によって、放熱体 2 3 の上面 2 3 a は導電体 2 0, 2 1, 2 2 の下面に接着している。

以上のように、放熱体 2 3 の上面 2 3 a に絶縁部材 2 4 を介して導電体 2 0, 2 1, 2 2 が載置されている。放熱体 2 3 の上面 2 3 a は載置面として機能する。

[0039] 枠体 6 0 内において、導電体 2 0, 2 1, 2 2 の上側には、チップ状の FET 3, 4 が配置されている。前述したように、FET 3 のドレインは導電体 2 0 に電氣的に接続され、FET 3, 4 のソースは導電体 2 1 に電氣的に接続され、FET 4 のドレインは導電体 2 2 に電氣的に接続されている。枠体 6 0 内において、導電体 2 0, 2 1, 2 2 の上面には、回路基板 2 5 が配置されている。回路基板 2 5 の下面は導電体 2 0, 2 1, 2 2 の上面と対向しており、回路基板 2 5 には、6 つの開口 2 5 a (図 4 参照) が設けられて

いる。6つのFET3, 4夫々は、6つの開口25aを挿通している。

[0040] FET3から発生した熱は、導電体20、絶縁部材24及び放熱体23の順に伝導するとともに、導電体21、絶縁部材24及び放熱体23の順に伝導する。FET4から発生した熱は、導電体21、絶縁部材24及び放熱体23の順に伝導するとともに、導電体22、絶縁部材24及び放熱体23の順に伝導する。放熱体23に伝導した熱は、放熱体23から電気接続箱1の外側に放出される。

[0041] 図4は、蓋体61が外された電気接続箱1の斜視図であり、図5は、蓋体61が外された電気接続箱1の平面図である。回路基板25は、矩形状をなし、前後方向に延びている。回路基板25において、6つの開口25aは格子状に設けられている。3つの開口25aが前後方向に並設されており、2つの開口25aが左右方向に並設されている。

[0042] 3つのFET3夫々は、回路基板25の左側に設けられた3つの開口25a内に配置されている。3つのFET4夫々は、回路基板25の右側に設けられた3つの開口25a内に配置されている。FET3, 4のゲートは、回路基板25の上面に設けられた図示しない導電パターンに電氣的に接続している。

[0043] マイコン51は、チップ状をなし、回路基板25の上面の前側に配置されている。また、回路基板25の上面の前側にコネクタ54が設けられている。駆動回路50は回路基板25の上面に形成されている。なお、図4及び図5において、駆動回路50の図示を省略している。

[0044] マイコン51は、回路基板25の上面に設けられた導電パターンによって、駆動回路50と、コネクタ54とに各別に電氣的に接続されている。駆動回路50は、回路基板25の上面に設けられた導電パターンによって、6つのFET3, 4のゲートに電氣的に接続されている。

[0045] 前述したように、コネクタ54には信号線のコネクタが嵌め込まれる。マイコン51には、信号線及び導電パターンを介して、オン信号及びオフ信号が入力される。また、導電パターンを介して、マイコン51から駆動回路5

0に制御信号が入力される。更に、駆動回路50は、導電パターンを介して、6つのFET3, 4のゲートに電圧を印加し、固定電位を基準としたこれらのゲートの電圧を調整する。

[0046] 前述したように、マイコン51は、オン信号が入力された場合、6つのFET3, 4のオンを指示する制御信号を駆動回路50に出力し、駆動回路50は6つのFET3, 4をオンに切替える。マイコン51は、オフ信号が入力された場合、6つのFET3, 4のオフを指示する制御信号を駆動回路50に出力し、駆動回路50は6つのFET3, 4をオフに切替える。

図3及び図4に示すように、蓋体61は放熱体23の上面23aに対向し、6つのFET3, 4、回路基板25及びマイコン51を覆っている。6つのFET3, 4、3つの導電体20, 21, 22、回路基板25及びマイコン51は、放熱体23の上面23a及び蓋体61間に配置されている。

[0047] 図6は、図5におけるB-B線の断面図である。図4、図5及び図6に示すように、枠体60内において、放熱体23の上面23aの前側に、矩形シート状の断熱部材26が配置されている。断熱部材26は、放熱体23の上面23aにおいて、3つの導電体20, 21, 22が載置されている場所とは異なる場所に載置されている。断熱部材26は、シリカエアロゲル粒子を含む不織布によって構成されている。回路基板25は、3つの導電体20, 21, 22よりも前側に延びており、回路基板25の延設部分は断熱部材26の上側に配置されている。回路基板25の延設部分の上面にはマイコン51が配置され、マイコン51は、回路基板25を介して断熱部材26と対向している。マイコン51は制御素子として機能する。

[0048] また、図3及び図6に示すように、枠体60は放熱体23の上面23aの周縁に沿って配置され、6つのFET3, 4、回路基板25及びマイコン51を囲んでいる。

[0049] 図7は、図6におけるC部分の拡大図である。前述したように、導電体20, 21, 22の下面は、接着剤として機能する絶縁部材24によって、放熱体23の上面23aと接着しており、絶縁部材24は層の形状をなしてい

る。具体的には、放熱体 23 の上面 23 a に絶縁部材 24 が塗布され、絶縁部材 24 の上側に導電体 20, 21, 22 が配置される。この状態で、絶縁部材 24 を加熱する。これにより、絶縁部材 24 は硬化し、導電体 20, 21, 22 夫々は絶縁部材 24 によって放熱体 23 の上面 23 a に接着する。

[0050] 絶縁部材 24 に電流が流れることはないため、導電体 20, 21, 22 から放熱体 23 に電流が流れることはない。絶縁部材 24 は、放熱性を有する。このため、導電体 20, 21, 22 夫々から絶縁部材 24 を介して放熱体 23 に熱が伝導する。絶縁部材 24 は、例えば、熱伝導性フィラを含むエポキシ樹脂製である。熱伝導性フィラとして、例えば、酸化アルミニウムが用いられる。

[0051] 以上のように構成された電気接続箱 1 では、マイコン 51 が回路基板 25 を介して断熱部材 26 と対向しているため、6つの FET 3, 4 から発生した熱は、導電体 20, 21, 22 中の 1 つ又は放熱体 23 を介して、マイコン 51 に伝導することは殆どない。このため、6つの FET 3, 4 の温度が上昇した場合であっても、マイコン 51 の温度が上昇することは殆どない。

[0052] マイコン 51 の耐熱性は弱いので、正常な動作が確保される FET 3, 4 の温度の上限値は、正常な動作が確保されるマイコン 51 の温度の上限値よりも高い。しかしながら、6つの FET 3, 4 の温度が上昇した場合であっても、マイコン 51 の温度が上昇することは殆どないので、許容される FET 3, 4 の温度の上限値は、正常な動作が確保されるマイコン 51 の温度の上限値によって制限されず、高い。

[0053] 導電体 20, 21, 22 及び放熱体 23 は金属によって構成されているため、これらの熱伝導率は高い。一方で、回路基板 25 では、絶縁板上に導電パターンを形成されており、絶縁板の熱伝導率は、導電体 20, 21, 22 及び放熱体 23 の熱伝導率よりも十分に低い。このため、6つの FET 3, 4 から回路基板 25 を介してマイコン 51 に伝導する熱の量は殆どない。

[0054] 電気接続箱 1 では、正常な動作が確保される温度、即ち、適正温度の上限値が、FET 3, 4 の適正温度の上限値よりも低い低温素子が、マイコン 5

1 だけではない可能性がある。低温素子として、制御 IC (Integrated Circuit) 又はアルミニウム電解コンデンサ等が挙げられる。低温素子がマイコン 51 だけではない場合、例えば、駆動回路 50 に低温素子が含まれる場合、マイコン 51 を除く他の低温素子も、回路基板 25 を介して断熱部材 26 と対向するように、回路基板 25 の上面に配置されることが好ましい。

[0055] また、前述したように、断熱部材 26 はシリカエアロゲル粒子を含む不織布で構成されるので、断熱部材 26 の熱伝導率は、空気の熱伝導率よりも低い。結果、導電体 20, 21, 22 及び放熱体 23 中の少なくとも 1 つを介して、マイコン 51 に熱が伝導しにくい。

[0056] 更に、6 つの FET 3, 4、回路基板 25、駆動回路 50 及びマイコン 51 は、放熱体 23、枠体 60 及び蓋体 61 によって覆われている。このため、6 つの FET 3, 4 に接触している空気は電気接続箱 1 の外側に放出されにくい。従って、6 つの FET 3, 4 から発生した熱の大部分が導電体 20, 21, 22 中の 1 つと、放熱体 23 とを伝導する。このため、枠体 60 及び蓋体 61 が設けられている構成では、断熱部材 26 がより効果的に作用する。

なお、6 つの FET 3, 4、回路基板 25、駆動回路 50 及びマイコン 51 は、放熱体 23、枠体 60 及び蓋体 61 等によって液密に封止されている。

[0057] 次に、電気接続箱 1 の製造方法を説明する。図 8 は電気接続箱 1 の製造の説明図である。まず、銅合金製の金属板に対して、切断及び折り曲げを行うことによって、導電体 20, 21, 22 を製造する。次に、導電体 20, 21, 22 に回路基板 25 を貼り付け、6 つの FET 3, 4 夫々を、回路基板 25 に設けられた 6 つの開口 25a 内に取付ける。その後、マイコン 51 を含む複数の素子を回路基板 25 の上面に取付ける。次に、放熱体 23 の上面 23a に、接着剤として機能する絶縁部材 24 を塗布し、放熱体 23 を、2 つのスタッドボルト 52, 53 が設けられている枠体 60 内に取付ける。

[0058] 次に、放熱体 23 の上面 23a の前側に断熱部材 26 を配置し、マイコン

51が回路基板25を介して断熱部材26と対向するように、3つの導電体20、21、22及び回路基板25を放熱体23の上側に配置する。その後、絶縁部材24を加熱することによって、絶縁部材24を硬化させる。これにより、導電体20、21、22の下面が放熱体23の上面23aに接着する。その後、蓋体61を上側から枠体60内に嵌め込む。

[0059] なお、3つのFET3のソースが導電体20に接続され、6つのFET3、4のドレインが導電体21に接続され、3つのFET4のソースが導電体22に接続されてもよい。この場合であっても、6のFET3、4がオフである限り、6つのダイオード3b、4bを介して電流が流れることはない。

[0060] また、FET3、4夫々の数は、3に限定されず、1、2又は4以上であってもよい。また、FET3の数はFET4の数と一致していなくてもよい。更に、FET3、4夫々のタイプはNチャネル型に限定されない。FET3、4夫々のタイプはPチャネル型であってもよい。ただし、FET3、4のタイプは一致している。

[0061] また、FET3、4は半導体スイッチとして機能すればよいので、FET3、4の代わりに、バイポーラトランジスタ又はIGBT(Insulated Gate Bipolar Transistor)等を用いてもよい。半導体スイッチ内において、寄生ダイオードが形成されていない場合においては、半導体スイッチがオフであるとき、半導体スイッチを介して電流が流れることはない。このため、半導体スイッチ内において、寄生ダイオードが形成されていない場合、導電体21、22間に電氣的に接続される半導体スイッチを設けなくてもよい。この場合、導電体21、22は、一体化され、1つの導電体として扱われる。更に、電流が導電体22、21、20の順に流れる可能性がない場合、電気接続箱1内にFET4を設ける必要はない。この場合も、導電体21、22は、一体化され、1つの導電体として扱われる。導電体21、22が1つの導電体として扱われた場合、導電体の数は2つである。

[0062] 断熱部材26は、熱伝導率が十分に低い部材であればよいので、シリカエアロゲル粒子を含む不織布で構成されていなくてもよい。また、導電体20

、 2 1、 2 2 に接続される回路部品は、半導体スイッチに限定されず、発熱する部品であればよい。更に、マイコン 5 1 は、制御信号を出力する制御素子として機能すればよい。このため、マイコン 5 1 の代わりに、制御信号を出力する素子を用いてもよい。また、導電体の数は、2 又は 3 に限定されず、1 又は 4 以上であってもよい。

[0063] 開示された本実施形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。

符号の説明


- [0064] 1 電気接続箱（回路装置）
3, 4 FET（回路部品、半導体スイッチ）
3 a, 4 a FET 本体
3 b, 4 b ダイオード
6 収容体
2 0, 2 1, 2 2 導電体
2 0 a, 2 2 a 貫通孔
2 3 放熱体
2 3 a 上面（載置面）
2 4 絶縁部材
2 5 回路基板
2 5 a 開口
2 6 断熱部材
5 0 駆動回路
5 1 マイコン（制御素子）
5 2, 5 3 スタッドボルト
5 4 コネクタ
6 0 枠体

6 1 蓋体


請求の範囲

- [請求項1] 放熱体と、
該放熱体の載置面に絶縁部材を介して載置される導電体と、
該載置面にて、前記導電体が載置される場所とは異なる場所に載置されている断熱部材と、
前記導電体に電氣的に接続され、発熱する回路部品と、
回路基板と、
該回路基板上に配置され、該回路基板を介して前記断熱部材と対向し、前記回路部品の動作を制御する制御信号を出力する制御素子とを備える回路装置。
- [請求項2] 前記断熱部材はシリカエアロゲル粒子を含む不織布によって構成される
請求項1に記載の回路装置。
- [請求項3] 前記放熱体の前記載置面の周縁に沿って配置され、前記回路部品、回路基板及び制御素子を囲む枠体と、
前記放熱体の前記載置面に対向し、該枠体の内側を覆う蓋体とを備え、
前記導電体、回路部品、回路基板及び制御素子は前記載置面及び蓋体間に配置されている
請求項1又は請求項2に記載の回路装置。
- [請求項4] 前記導電体の数は2以上であり、
前記回路部品は、2つの前記導電体に電氣的に接続される半導体スイッチであり、
前記制御信号は、前記回路部品のオン又はオフを指示する信号である
請求項1から請求項3のいずれか1つに記載の回路装置。


[図1]




[図2]

1


1




[図4]




[図5]



[図7]



[図8]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2018/009114

A. CLASSIFICATION OF SUBJECT MATTER

Int.Cl. H01L23/40 (2006.01) i, H01L25/07 (2006.01) i, H01L25/18 (2006.01) i, H02G3/16 (2006.01) i, H05K7/20 (2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl. H01L23/40, H01L25/07, H01L25/18, H02G3/16, H05K7/20

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan 1922-1996

Published unexamined utility model applications of Japan 1971-2018

Registered utility model specifications of Japan 1996-2018

Published registered utility model applications of Japan 1994-2018

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y	JP 3-69185 A (NEC CORPORATION) 25 March 1991, page 2, upper left column, line 5 to upper right column, line 1, fig. 1 (Family: none)	1 2-4
Y	JP 2016-3159 A (PANASONIC INTELLECTUAL PROPERTY MANAGEMENT CO., LTD.) 12 January 2016, paragraphs [0004]-[0006] & US 2015/0360961 A1, paragraphs [0006]-[0010] & EP 2957340 A1 & CN 105293507 A	2-4



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"I" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
14.05.2018

Date of mailing of the international search report
22.05.2018

Name and mailing address of the ISA/
Japan Patent Office
3-4-3, Kasumigaseki, Chiyoda-ku,
Tokyo 100-8915, Japan

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2018/009114

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2003-164040 A (AUTO NETWORK GIJUTSU KENKYUSHO KK) 06 June 2003, paragraphs [0022]-[0066], fig. 1-4, 6-10, 12, 13 (Family: none)	3-4

A. 発明の属する分野の分類（国際特許分類（IPC））

Int.Cl. H01L23/40(2006.01)i, H01L25/07(2006.01)i, H01L25/18(2006.01)i, H02G3/16(2006.01)i, H05K7/20(2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（IPC））

Int.Cl. H01L23/40, H01L25/07, H01L25/18, H02G3/16, H05K7/20

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2018年
日本国実用新案登録公報	1996-2018年
日本国登録実用新案公報	1994-2018年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X Y	JP 3-69185 A（日本電気株式会社）1991.03.25, 第2頁左上欄第5行-右上欄第1行, 第1図（ファミリーなし）	1 2-4
Y	JP 2016-3159 A（パナソニック IP マネジメント株式会社） 2016.01.12, 段落[0004]-[0006] & US 2015/0360961 A1, 段落[0006]-[0010] & EP 2957340 A1 & CN 105293507 A	2-4

☑ C欄の続きにも文献が列挙されている。

☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
「O」口頭による開示、使用、展示等に言及する文献
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」同一パテントファミリー文献

国際調査を完了した日

14.05.2018

国際調査報告の発送日

22.05.2018

国際調査機関の名称及びあて先

日本国特許庁（ISA/J P）
郵便番号100-8915
東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

多賀 和宏

5D

6310

電話番号 03-3581-1101 内線 3551

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 2003-164040 A (株式会社オートネットワーク技術研究所) 2003.06.06, 段落[0022]-[0066], 図 1-4, 6-10, 12-13 (ファミリーなし)	3-4