



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2023-0115967
(43) 공개일자 2023년08월03일

(51) 국제특허분류(Int. Cl.)
H02J 3/00 (2006.01) H02M 1/12 (2006.01)
H02M 1/44 (2007.01)
(52) CPC특허분류
H02J 3/00 (2023.08)
H02M 1/123 (2021.05)
(21) 출원번호 10-2023-0097330(분할)
(22) 출원일자 2023년07월26일
심사청구일자 없음
(62) 원출원 특허 10-2021-0066512
원출원일자 2021년05월24일
심사청구일자 2022년09월19일

(71) 출원인
이엠코어텍 주식회사
울산광역시 울주군 언양읍 유니스트길 50 (106동504-1호(울산과학기술원))
울산과학기술원
울산광역시 울주군 언양읍 유니스트길 50
(72) 발명자
정상영
울산광역시 울주군 언양읍 유니스트길 50
김진국
울산광역시 울주군 범서읍 대동길 21, 103동 1903호 (문수애시앙)
(74) 대리인
특허법인더웨이브


전체 청구항 수 : 총 1 항

(54) 발명의 명칭 전류 보상 장치

(57) 요약

본 발명의 실시예들은 다양한 형태의 전력 시스템에서, 하나의 장치로부터 공통 모드(Common Mode)로 입력되는 제1 전류를 능동적으로 보상하되, 보다 간소화된 회로 구성으로 전력선 간의 노이즈를 밸런싱 하는 전류 보상 장치에 관한 것이다.

대표도



(52) CPC특허분류
H02M 1/44 (2013.01)

이 발명을 지원한 국가연구개발사업

과제고유번호	1711177931
과제번호	2022-IT-RD-0099-01
부처명	과학기술정보통신부
과제관리(전문)기관명	(재단)연구개발특구진흥재단
연구사업명	기술이전사업화(강소)
연구과제명	400V 이상급 배터리 충방전 시스템 적용을 위한 능동EMI 필터 개발 및 성능 평가
기 여 율	1/3
과제수행기관명	이엠코어텍 주식회사
연구기간	2022.06.11 ~ 2023.05.31

이 발명을 지원한 국가연구개발사업

과제고유번호	1711168890
과제번호	NRF-2020R1A2C1005576
부처명	과학기술정보통신부
과제관리(전문)기관명	한국연구재단
연구사업명	개인기초연구(과기정통부)(R&D)
연구과제명	반도체 내 EMI 노이즈의 관측과 상쇄를 위한 회로 및시스템 개발
기 여 율	1/3
과제수행기관명	울산과학기술원
연구기간	2022.03.01 ~ 2023.02.28

이 발명을 지원한 국가연구개발사업

과제고유번호	1711152501
과제번호	2020-0-00839
부처명	과학기술정보통신부
과제관리(전문)기관명	정보통신기획평가원
연구사업명	방송통신산업기술개발(R&D)
연구과제명	초연결 E-Vehicle 전력 및 신호 EMC 고도화 기술 개발
기 여 율	1/3
과제수행기관명	한국과학기술원
연구기간	2022.01.01 ~ 2022.12.31

명세서

청구범위

청구항 1

제1 장치 측에서 공통 모드(Common Mode)로 입력되는 제1 전류를 능동적으로 보상하는 전류 보상 장치에 있어서,

제2 장치에 의해 공급되는 제2 전류를 상기 제1 장치에 전달하는 적어도 둘 이상의 대전류 경로;

상기 적어도 둘 이상의 대전류 경로들 간의 제1 전류의 밸런싱을 조절하는 제1 밸런싱부;

상기 적어도 둘 이상의 대전류 경로 상에서, 상기 제1 밸런싱부에 의해 밸런싱이 조절된 제1 전류를 감지하고, 감지 결과에 대응되는 출력 신호를 생성하는 센싱부;

상기 출력 신호를 증폭하여 증폭된 출력 신호를 생성하는 증폭부;

상기 증폭된 출력 신호에 기초하여 보상 전류를 생성하는 보상부;

상기 보상 전류를 상기 적어도 둘 이상의 대전류 경로 중 어느 하나의 경로인 기준 대전류 경로로 흐르는 경로를 제공하는 보상 커패시터부; 및

상기 기준 대전류 경로로 제공된 상기 보상 전류를 상기 적어도 둘 이상의 대전류 경로로 분배하는 제2 밸런싱부;를 포함하는, 전류 보상 장치.

발명의 설명

기술 분야

[0001] 본 발명의 실시예들은 전류 보상 장치에 관한 것으로, 두 장치를 연결하는 둘 이상의 대전류 경로 상에 공통 모드로 입력되는 전류를 능동적으로 보상하는 전류 보상 장치에 관한 것이다.

배경 기술

[0002] 일반적으로 가전용, 산업용 전기 제품이나 전기자동차와 같은 전기 기기들은 동작하는 동안 노이즈를 방출한다. 가령 전기 기기 내부의 스위칭 동작으로 인해 노이즈가 발생될 수 있다. 이러한 노이즈는 인체에 유해할 뿐만 아니라 연결된 다른 전자 기기의 오동작 또는 고장을 야기한다.

[0003] 전자 기기가 다른 기기에 미치는 전자 장애를, EMI(Electromagnetic Interference)라고 하며, 그 중에서도, 와이어 및 기관 배선을 경유하여 전달되는 노이즈를 전도성 방출(Conducted Emission, CE) 노이즈라고 한다.

[0004] 전자 기기가 주변 부품 및 다른 기기에 고장을 일으키지 않고 동작하도록 하기 위해서, 모든 전자 제품에서 EMI 노이즈 방출량을 엄격히 규제하고 있다. 따라서 대부분의 전자 제품들은, 노이즈 방출량에 대한 규제를 만족하기 위해, EMI 노이즈를 저감시키는 EMI 필터와 같은 전류 보상 장치를 필수적으로 포함한다.

[0005] 예를 들면, 에어컨과 같은 백색가전, 전기차, 항공, 에너지 저장 시스템(Energy Storage System, ESS) 등에서, 전류 보상 장치는 필수적으로 포함된다. 종래의 전류 보상 장치는, 전도성 방출(CE) 노이즈 중 공통 모드(Common Mode, CM) 노이즈를 저감시키기 위해 공통 모드 초크(CM choke)를 이용한다.

[0006] 한편, 고전력 제품들이 출시됨에 따라 고전력 시스템용 전류 보상 장치에 대한 니즈(needs)가 증가하고 있는 실정이다. 그런데 고전력/고전류 시스템에서 공통 모드(CM) 초크는, 자기 포화 현상에 의해 노이즈 저감 성능이 급격히 떨어지게 된다.

[0007] 따라서 고전력/고전류 시스템에서 자기 포화를 방지하며 노이즈 저감 성능을 유지하기 위해서, 종래에는 공통 모드 초크의 사이즈를 키우거나 개수를 늘려야 하는데, 이로 인해 고전력 제품을 위한 전류 보상 장치의 크기와 가격이 매우 증가하는 문제점이 발생하였다.

발명의 내용

해결하려는 과제

- [0008] 본 발명은 상기와 같은 문제점을 개선하기 위한 것으로, 공통 모드(CM) 노이즈를 저감시키는 능동형 전류 보상 장치를 제공하고자 한다.
- [0009] 또한 본 발명은 하나 이상의 대전류 경로 상의 노이즈를 밸런싱 하여 노이즈의 제거율이 향상된 전류 보상 장치를 제공하고자 하며, 특히 보다 간소화된 구조로 노이즈를 밸런싱 하는 전류 보상 장치를 제공하고자 한다.
- [0010] 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.

과제의 해결 수단

- [0011] 본 발명의 일 실시예에 따른 제1 장치 측에서 공통 모드(Common Mode)로 입력되는 제1 전류를 능동적으로 보상하는 전류 보상 장치는, 제2 장치에 의해 공급되는 제2 전류를 상기 제1 장치에 전달하는 적어도 둘 이상의 대전류 경로; 상기 적어도 둘 이상의 대전류 경로들 간의 제1 전류의 밸런싱을 조절하는 제1 밸런싱부; 상기 적어도 둘 이상의 대전류 경로 상에서, 상기 제1 밸런싱부에 의해 밸런싱이 조절된 제1 전류를 감지하고, 감지 결과에 대응되는 출력 신호를 생성하는 센싱부; 상기 출력 신호를 증폭하여 증폭된 출력 신호를 생성하는 증폭부; 상기 증폭된 출력 신호에 기초하여 보상 전류를 생성하는 보상부; 상기 보상 전류를 상기 적어도 둘 이상의 대전류 경로 중 어느 하나의 경로인 기준 대전류 경로로 흐르는 경로를 제공하는 보상 커패시터부; 및 상기 기준 대전류 경로로 제공된 상기 보상 전류를 상기 적어도 둘 이상의 대전류 경로로 분배하는 제2 밸런싱부;를 포함할 수 있다.
- [0012] 상기 제2 밸런싱부는 합성 전류들의 상기 적어도 둘 이상의 대전류 경로들에서의 밸런싱을 조절하고, 상기 합성 전류는 상기 적어도 둘 이상의 대전류 경로들 각각에서 상기 밸런싱이 조절된 제1 전류에 상기 보상 전류가 더해진 전류일 수 있다.
- [0013] 본 발명의 일 실시예에 따른 전류 보상 장치는 상기 보상부에서 상기 제2 장치 측으로의 출력 임피던스를 조절하는 출력 임피던스 조절부;를 더 포함할 수 있다.
- [0014] 상기 출력 임피던스 조절부는 상기 기준 대전류 경로와 상기 보상부의 기준전위 사이에 전류가 흐르는 경로를 제공하는 제1 커패시터를 포함하고, 상기 제2 밸런싱부는 상기 기준 대전류 경로와 나머지 대전류 경로들 각각 사이에 전류가 흐르는 경로를 제공하는 하나 이상의 제2 커패시터를 포함할 수 있다.
- [0015] 상기 출력 임피던스는 상기 제1 커패시터 및 상기 제2 커패시터를 직렬로 연결한 제1 임피던스와 상기 제2 장치의 임피던스를 병렬로 연결한 합성 임피던스일 수 있다.

발명의 효과

- [0016] 상술한 바와 같이 이루어진 본 발명의 다양한 실시예에 따르면, 고전력 시스템에서도 가격, 면적, 부피, 무게가 크게 증가하지 않는 전류 보상 장치를 제공할 수 있다.
- [0017] 구체적으로, 다양한 실시예에 따른 전류 보상 장치는, CM 초크를 포함하는 수동 보상 장치에 비하여 가격, 면적, 부피, 무게가 감소될 수 있다.
- [0018] 또한, 본 발명의 다양한 실시예에 따른 전류 보상 장치는, CM 초크에 기생하지 않고 독립적으로 동작할 수 있는 능동형 전류 보상 장치를 제공할 수 있다.
- [0019] 또한, 본 발명의 다양한 실시예에 따른 전류 보상 장치는, 전력선으로부터 전기적으로 절연되는 능동 회로단을 가짐으로써, 능동 회로단에 포함된 소자들을 안정적으로 보호할 수 있다.
- [0020] 또한, 본 발명의 다양한 실시예에 따른 전류 보상 장치는, 외부 과전압으로부터 보호될 수 있다.
- [0021] 또한 본 발명의 다양한 실시예에 따른 전류 보상 장치는 하나 이상의 대전류 경로 상의 노이즈를 밸런싱 하여 노이즈의 제거율을 향상시킬 수 있다.
- [0022] 또한 본 발명의 다양한 실시예에 따른 전류 보상 장치는 보다 간소화된 구조로 대전류 경로 상의 노이즈를 밸런싱 하여 제조 단가를 감소시키고 생산성을 향상시킬 수 있다.

도면의 간단한 설명

- [0023] 도 1은 본 발명의 일 실시예에 따른 전류 보상 장치(100)를 포함하는 시스템의 구성을 개략적으로 도시한 도면이다.
- 도 2는 본 발명의 일 실시예에 따라 3상 4선 시스템에 사용되는 전류 보상 장치(100A)의 구성을 개략적으로 도시한 도면이다.
- 도 3은 일 실시예에 따른 제1 밸런싱부(160A)의 구성 및 동작을 설명하기 위한 도면이다.
- 도 4는 보상부(140)에 의해 생성된 보상 전류(IC)가 보상 커패시터부(150A) 및 제2 밸런싱부(170A)를 통해 대전류 경로(111A, 112A, 113A, 114A)에 분배되는 과정을 설명하기 위한 도면이다.
- 도 5는 일 실시예에 따른 제2 밸런싱부(170A)가 합성 전류의 밸런싱을 조절하는 과정을 설명하기 위한 도면이다.
- 도 6은 제2 밸런싱부(170A)와 출력 임피던스 조절부(180A)에 의해 출력 임피던스(Zeq31, Zeq32, Zeq33, Zeq34)가 조절되는 과정을 설명하기 위한 도면이다.
- 도 7은 본 발명의 다른 실시예에 따라 3상 3선 시스템에 사용되는 전류 보상 장치(100B)의 구성을 개략적으로 도시한 도면이다.

발명을 실시하기 위한 구체적인 내용

- [0024] 본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
- [0025] 이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
- [0026] 이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. 도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 형태는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
- [0027] 도 1은 본 발명의 일 실시예에 따른 전류 보상 장치(100)를 포함하는 시스템의 구성을 개략적으로 도시한 도면이다.
- [0028] 본 발명의 일 실시예에 따른 전류 보상 장치(100)는 제1 장치(300)와 연결되는 적어도 둘 이상의 대전류 경로(111, 112, 113, 114) 각각에 공통 모드(Common Mode)로 입력되는 제1 전류(I11, I12, I13, I14)를 능동적으로 보상할 수 있다. 이를 위해 본 발명의 일 실시예에 따른 전류 보상 장치(100)는 적어도 둘 이상의 대전류 경로(111, 112, 113, 114), 센싱부(120), 증폭부(130), 보상부(140), 보상 커패시터부(150), 제1 밸런싱부(160), 제2 밸런싱부(170) 및 출력 임피던스 조절부(180)를 포함할 수 있다.
- [0029] 둘 이상의 대전류 경로(111, 112, 113, 114)는 전류 보상 장치(100) 내에서 제2 장치(200)에 의해 공급되는 제2 전류(I21, I22, I23, I24)를 제1 장치(300)에 전달하는 경로일 수 있는 데, 예컨대 전력선일 수 있다.
- [0030] 일 실시예에 따르면, 둘 이상의 대전류 경로(111, 112, 113, 114)는 도 2에 도시된 바와 같이 3상 4선 전력 시스템에서 각각 R선, S선, T선 및 N선일 수 있다. 물론 둘 이상의 대전류 경로(111, 112, 113, 114)는 도 7에 도시된 바와 같이 3상 3선 전력 시스템에서 각각 R선, S선 및 T선일 수도 있다. 이와 같이 본 발명에서 둘 이상의 대전류 경로(111, 112, 113, 114)의 수량은 사용되는 전력 시스템의 구성에 따라 다양하게 설정될 수 있다.
- [0031] 본 명세서에서 제2 장치(200)는 제1 장치(300)에 전원을 전류 및/또는 전압의 형태로 공급하기 위한 다양한 형태의 장치일 수 있다. 가령 제2 장치(200)는 전원을 생산하여 공급하는 장치일 수도 있고, 다른 장치에 의해 생산된 전원을 공급하는 장치(예컨대 전기 자동차 충전 장치)일 수도 있다. 물론 제2 장치(200)는 저장된 에너지를 공급하는 장치일 수도 있다. 다만 이는 예시적인 것으로 본 발명의 사상이 이에 한정되는 것은 아니다.

- [0032] 본 명세서에서 제1 장치(300)는 전술한 제2 장치(200)가 공급하는 전원을 사용하는 다양한 형태의 장치일 수 있다. 가령 제1 장치(300)는 제2 장치(200)가 공급하는 전원을 이용하여 구동되는 부하일 수 있다. 또한 제1 장치(300)는 제2 장치(200)가 공급하는 전원을 이용하여 에너지를 저장하고, 저장된 에너지를 이용하여 구동되는 부하(예컨대 전기 자동차)일 수 있다. 다만 이는 예시적인것으로 본 발명의 사상이 이에 한정되는 것은 아니다.
- [0033] 전술한 바와 같이 둘 이상의 대전류 경로(111, 112, 113, 114) 각각은 제2 장치(200)에 의해 공급되는 전원, 즉 제2 전류(I21, I22, I23, I24)를 제1 장치(300)에 전달하는 경로일 수 있다.
- [0034] 일 실시예에 따르면, 제2 전류(I21, I22, I23, I24)는 제2 주파수 대역의 주파수를 갖는 교류 전류일 수 있다. 이때 제2 주파수 대역은 가령 50Hz 내지 60Hz의 범위를 갖는 대역일 수 있다.
- [0035] 또한 둘 이상의 대전류 경로(111, 112, 113, 114) 각각은 제1 장치(300)에서 발생한 노이즈, 즉 제1 전류(I11, I12, I13, I14)의 적어도 일부가 제2 장치(200)에 전달되는 경로일 수도 있다. 이때 제1 전류(I11, I12, I13, I14)는 둘 이상의 대전류 경로(111, 112, 113, 114) 각각에 대해 공통 모드(Common Mode)로 입력 될 수 있다.
- [0036] 제1 전류(I11, I12, I13, I14)는 다양한 원인에 의해 제1 장치(300)에서 의도치 않게 발생하는 전류일 수 있다. 가령 제1 전류(I11, I12, I13, I14)는 제1 장치(300)와 주변 환경 사이의 가상의 커패시턴스(Capacitance)에 의해 발생되거나, 제1 장치(300)의 내부적 스위칭(Switching)에 의해 발생하는 노이즈 전류일 수 있다.
- [0037] 제1 전류(I11, I12, I13, I14)는 제1 주파수 대역의 주파수를 갖는 전류일 수 있다. 이때 제1 주파수 대역은 전술한 제2 주파수 대역보다 높은 주파수 대역일 수 있는데, 예컨대 150KHz 내지 30MHz의 범위를 갖는 대역일 수 있다.
- [0038] 제1 밸런싱부(160)는 대전류 경로(111, 112, 113, 114)들 간의 제1 전류(I11, I12, I13, I14)의 밸런싱을 조절할 수 있다.
- [0039] 본 발명에서 '밸런싱을 조절'하는 것은 밸런싱 조절 대상들 간의 물리량의 차이가 감소하도록 각 조절 대상들의 물리량을 조절하는 것을 의미할 수 있다. 따라서 제1 밸런싱부(160)는 대전류 경로(111, 112, 113, 114)들 각각에 흐르는 제1 전류(I11, I12, I13, I14)들의 크기 차이를 감소시킬 수 있다. 가령, 첫 번째 대전류 경로(111)의 제1 전류(I11)의 크기가 1이고, 두 번째 대전류 경로(112)의 제1 전류(I12)의 크기가 3이고, 세 번째 대전류 경로(113)의 제1 전류(I13)의 크기가 1.5이고, 네 번째 대전류 경로(114)의 제1 전류(I14)의 크기가 2.5인 경우를 가정해보자. 상술한 가정에 따라, 제1 밸런싱부(160)는 제1 전류(I11)의 크기를 2.01로, 제1 전류(I12)의 크기를 2.02로, 제1 전류(I13)의 크기를 1.99로, 제1 전류(I14)의 크기를 1.98로 조절할 수 있다.
- [0040] 이와 같이 본 발명은 각 대전류 경로 상에서 노이즈 전류인 제1 전류(I11, I12, I13, I14)의 분포를 고르게 하여 전류 보상 장치(100)의 나머지 구성요소에 의한 노이즈 제거가 보다 효율적으로 이루어 질 수 있도록 한다.
- [0041] 일 실시예에 따르면, 제1 밸런싱부(160)는 대전류 경로(111, 112, 113, 114)들 간에 제1 주파수 대역의 전류만이 흐르도록 하는 대전류 경로 연결부를 포함하도록 구성될 수 있다. 이때 대전류 경로 연결부는 예를 들어 제1 주파수 대역의 전류만을 통전시키는 커패시턴스를 갖는 커패시터로 구현될 수 있다.
- [0042] 센싱부(120)는 대전류 경로(111, 112, 113, 114)에 전기적으로 연결되어 둘 이상의 대전류 경로(111, 112, 113, 114) 상에서 밸런싱이 조절된 제1 전류를 감지하고, 감지 결과에 대응되는 출력 신호를 생성할 수 있다. 바꾸어말하면 센싱부(120)는 대전류 경로(111, 112, 113, 114) 상에서 제1 전류(또는 밸런싱이 조절된 제1 전류)를 감지하는 수단을 의미할 수 있다.
- [0043] 일 실시예에 따르면, 센싱부(120)는 센싱 변압기로 구현될 수 있다. 이때 센싱 변압기는 대전류 경로(111, 112, 113, 114)와 절연된 상태에서 대전류 경로(111, 112, 113, 114) 상의 제1 전류(I11, I12, I13, I14)를 감지하기 위한 수단일 수 있다.
- [0044] 일 실시예에 따르면, 센싱부(120)는 후술하는 증폭부(130)의 입력단과 차동(Differential)으로 연결될 수 있다.
- [0045] 증폭부(130)는 센싱부(120)에 전기적으로 연결되어, 센싱부(120)가 출력한 출력 신호를 증폭하여, 증폭된 출력 신호를 생성할 수 있다.
- [0046] 본 발명에서 증폭부(130)에 의한 '증폭'은 증폭 대상의 크기 및/또는 위상을 조절하는것을 의미할 수 있다.
- [0047] 증폭부(130)의 증폭에 의해, 전류 보상 장치(100)는 밸런싱이 조절된 제1 전류와 크기가 동일하고 위상이 반대인 보상 전류(IC)를 생성하여 대전류 경로(111, 112, 113, 114) 상의 밸런싱이 조절된 제1 전류를 보상할 수 있

다. 이때 '보상'은 '제거' 또는 '저감'을 의미할 수 있다.

- [0048] 증폭부(130)는 다양한 수단으로 구현될 수 있다. 일 실시예에에서 증폭부(130)는 OP-AMP를 포함할 수 있다. 다른 실시예에에서 증폭부(130)는 OP-AMP 이외에 저항과 커패시터 등 복수의 수동 소자들을 포함할 수 있다. 또 다른 실시예에서, 증폭부(130)는 BJT(Bipolar Junction Transistor)를 포함할 수 있다. 또 다른 실시예에서, 증폭부(130)는 BJT 이외에 저항과 커패시터 등 복수의 수동 소자들을 포함할 수 있다. 다만 증폭부(130)의 위와 같은 구현 방식은 예시적인것으로 본 발명의 사상이 이에 한정되는 것은 아니며, 본 발명에서 설명하는 '증폭'을 위한 수단은 본 발명의 증폭부(130)로 제한 없이 사용될 수 있다.
- [0049] 증폭부(130)는 제1 장치(300) 및/또는 제2 장치(200)와 구분되는 제3 장치(400)로부터 전원을 공급받아, 센싱부가 출력한 출력신호를 증폭하여 증폭 전류를 생성할 수 있다. 이때 제3 장치(400)는 제1 장치(300) 및 제2 장치(200)와 무관한 전원으로부터 전원을 공급 받아 증폭부(130)의 입력 전원을 생성하는 장치일 수 있다. 선택적으로 제3 장치(400)는 제1 장치(300) 및 제2 장치(200) 중 어느 하나의 장치로부터 전원을 공급 받아 증폭부(130)의 입력 전원을 생성하는 장치일 수도 있다.
- [0050] 보상부(140)는 전술한 증폭부(130)에 의해 증폭된 출력 신호에 기초하여 보상 전류를 생성할 수 있다.
- [0051] 보상부(140)는 증폭부(130)의 출력단과 증폭부(130)의 기준전위(기준전위 2)를 연결하는 경로와 전기적으로 연결되어 보상 전류를 생성할 수 있다. 보상부(140)는 보상 커패시터부(150) 및 전류 보상 장치(100)의 기준전위(기준전위 1)를 연결하는 경로와 전기적으로 연결될 수 있다. 증폭부(130)의 기준전위(기준전위 2)와 전류 보상 장치(100)의 기준전위(기준전위 1)는 서로 구분되는 전위일 수 있다.
- [0052] 보상 커패시터부(150)는 보상부(140)에 의해 생성된 보상 전류(IC)가 기준 대전류 경로(114)로 흐르는 경로를 제공할 수 있다. 이때 기준 대전류 경로(114)는 대전류 경로(111, 112, 113, 114) 중 어느 하나를 의미하는 것으로, 선택에 따라 나머지 대전류 경로(111, 112, 113) 중 어느 하나도 기준 대전류 경로에 해당할 수 있다.
- [0053] 일 실시예에 따르면, 보상 커패시터부(150)는 보상부(140)에 의해 생성된 보상 전류(IC)가 기준 대전류 경로(114)로 흐르는 경로를 제공하는 커패시터로 구현될 수 있다. 이때 보상 커패시터부(150)는 전류 보상 장치(100)의 기준전위(기준전위 1)와 기준 대전류 경로(114)를 연결하는 커패시터를 포함할 수 있다.
- [0054] 제2 밸런싱부(170)는 기준 대전류 경로(114)로 제공된 보상 전류(IC)를 둘 이상의 대전류 경로(111, 112, 113, 114)로 분배할 수 있다. 가령 대전류 경로(114)로 제공된 보상 전류(IC)의 크기가 8인 경우, 제2 밸런싱부(170)는 네 개의 대전류 경로(111, 112, 113, 114) 각각에 크기가 2인 보상 전류가 흐르도록 보상 전류(IC)를 분배할 수 있다.
- [0055] 한편 제2 밸런싱부(170)는 대전류 경로(111, 112, 113, 114)상에서 합성 전류들의 밸런싱을 조절할 수 있다. 이때 합성 전류는 제1 밸런싱부에 의해 밸런싱이 조절된 제1 전류에 분배된 보상 전류가 더해진 전류를 의미할 수 있다. 전술한 바와 같이 본 발명에서 '밸런싱을 조절'하는 것은 밸런싱 조절 대상들 간의 물리량의 차이가 감소하도록 각 조절 대상들의 물리량을 조절하는 것을 의미할 수 있다. 따라서 제2 밸런싱부(170)는 대전류 경로(111, 112, 113, 114)들 각각에 흐르는 합성 전류들 간의 크기 차이를 감소시킬 수 있다. 가령, 첫 번째 대전류 경로(111)의 합성 전류의 크기가 0.01이고, 두 번째 대전류 경로(112)의 합성 전류의 크기가 0.02이고, 세 번째 대전류 경로(113)의 합성 전류의 크기가 -0.01이고, 네 번째 대전류 경로(114)의 합성 전류의 크기가 -0.02인 경우를 가정해보자. 상술한 가정 하에, 제2 밸런싱부(170)는 모든 대전류 경로(111, 112, 113, 114)에서의 합성 전류의 크기를 0으로 조절할 수 있다.
- [0056] 이와 같이 본 발명은 보상부(140)에 의한 전류 보상 이후에 잔존하는 미세한 제1 전류들의 분포를 다시 한번 고르게 하여 감소시킴으로써 제2 장치(200)측에 전달되는 제1 전류를 보다 완벽하게 차단할 수 있다.
- [0057] 일 실시예에 따르면, 제2 밸런싱부(170)는 대전류 경로(111, 112, 113, 114)들 간에 제1 주파수 대역의 전류만이 흐르도록 하는 대전류 경로 연결부를 포함하도록 구성될 수 있다. 이때 대전류 경로 연결부는 예를 들어 제1 주파수 대역의 전류만을 통전시키는 캐피시턴스를 갖는 캐피시터로 구현될 수 있다.
- [0058] 제2 밸런싱부(170)는 후술하는 출력 임피던스 조절부(180)와 함께 보상부(140)에서 제2 장치(200) 측으로의 출력 임피던스를 조절할 수 있다.
- [0059] 출력 임피던스 조절부(180)는 전술한 제2 밸런싱부(170)와 함께 보상부(140)에서 제2 장치(200) 측으로의 출력 임피던스를 조절할 수 있다. 가령 임피던스 조절부(180)는 보상부(140)에서 제2 장치(200) 측으로 보이는 출력 임피던스를 감소시켜, 보상 전류(IC)가 역방향(즉 보상부(140) 방향)으로 흐르는 것을 방지할 수 있다. 일 실시예

에서 출력 임피던스 조절부(180)는 소정의 커패시턴스를 갖는 커패시터로 구현될 수 있다.

- [0060] 상기와 같이 구성된 전류 보상 장치(100)는 둘 이상의 대전류 경로(111, 112, 113, 114) 상의 특정 조건의 전류를 감지하고 이를 능동적으로 보상할 수 있고, 장치(100)의 소형화에도 불구하고 고전류, 고전압 및/또는 고전력 시스템에 적용될 수 있다. 또한 제2 밸런싱부(170)의 다양한 역할 수행에 따라 전류 보상 장치(100) 자체의 소형화가 가능하다.
- [0061] 이하에서는 도 2 내지 도 7을 도 1과 함께 참조하여, 다양한 실시예에 따른 전류 보상 장치(100)를 설명한다.
- [0062] 도 2는 본 발명의 일 실시예에 따라 3상 4선 시스템에 사용되는 전류 보상 장치(100A)의 구성을 개략적으로 도시한 도면이다.
- [0063] 본 발명의 일 실시예에 따른 전류 보상 장치(100A)는 제1 장치와 연결(제1 장치는 P4 내지 P7에 연결됨)되는 네 개의 대전류 경로(111A, 112A, 113A, 114A) 각각에 공통 모드로 입력되는 제1 전류(I11, I12, I13, I14)를 능동적으로 보상할 수 있다.
- [0064] 이를 위해 본 발명의 일 실시예에 따른 전류 보상 장치(100A)는 네 개의 대전류 경로(111A, 112A, 113A, 114A), 센싱 변압기(120A), 증폭부(130A), 보상 변압기(140A), 보상 커패시터부(150A), 제1 밸런싱부(160A), 제2 밸런싱부(170A) 및 출력 임피던스 조절부(180A)를 포함할 수 있다.
- [0065] 또한 전류 보상 장치(100A)는 외부 장치들과 연결되는 단자들(P1 내지 P11)을 포함할 수 있다. 이때 단자(P1)는 기준전위 1과 연결되는 단자이고, 단자(P2)는 기준전위 2와 연결되는 단자이고, 단자(P3)는 증폭부(130A)의 전원을 공급하는 제3 장치와 연결되는 단자이고, 단자들(P4 내지 P7)은 제1 장치와 연결되는 단자이고, 단자들(P8 내지 P11)은 제2 장치와 연결되는 단자일 수 있다.
- [0066] 도 3은 일 실시예에 따른 제1 밸런싱부(160A)의 구성 및 동작을 설명하기 위한 도면이다.
- [0067] 제1 밸런싱부(160A)는 대전류 경로(111A, 112A, 113A, 114A)들 간의 제1 전류(I11, I12, I13, I14)의 밸런싱을 조절하여, 밸런싱이 조절된 제1 전류(I11', I12', I13', I14')를 생성할 수 있다.
- [0068] 일 실시예에서 제1 밸런싱부(160)는 도 3에 도시된 바와 같이 R선, S선, T선에 대응되는 대전류 경로(111A, 112A, 113A) 각각과 N선에 대응되는 대전류 경로(114A)를 연결하는 커패시터(161A, 162A, 163A)를 포함하도록 구현될 수 있다.
- [0069] 제1 밸런싱부(160A)를 구성하는 커패시터(161A, 162A, 163A)의 커패시턴스는 제1 전류의 주파수가 속하는 제1 주파수 대역의 전류만이 선택적으로 흐르도록 결정될 수 있다. 가령 제1 주파수 대역이 150kHz 내지 30MHz인 경우, 밸런싱부(160A)를 구성하는 커패시터(161A, 162A, 163A)의 커패시턴스는 각각 30μF으로 결정되어 해당 주파수 대역에서 커패시터(161A, 162A, 163A)가 단락(Short)회로 처럼 동작하도록 할 수 있다. 이에 따라 커패시터(161A, 162A, 163A)를 통하여 대전류 경로(111A, 112A, 113A, 114A)들 간의 제1 전류의 밸런싱이 조절될 수 있다.
- [0070] 가령 첫 번째 대전류 경로(111A) 상의 제1 전류(I11)의 크기가 나머지 대전류 경로(112A, 113A, 114A) 상의 제1 전류(I12, I13, I14)들의 크기보다 상대적으로 큰 경우, 제1 전류는 커패시터(161A)를 통하여 네 번째 대전류 경로(114A)에 전달되고, 커패시터(162A, 163A)를 통하여 나머지 대전류 경로(112A, 113A)로 전달될 수 있다.
- [0071] 한편 대전류 경로(111A, 112A, 113A, 114A)들 간에 균등한 크기로 제1 전류가 분배(또는 밸런싱)되기 위해, 대전류 경로(111A, 112A, 113A, 114A) 별로 제1 밸런싱부(160A)를 바라볼 때의 임피던스(Z_{eq11} , Z_{eq12} , Z_{eq13} , Z_{eq14})들 간의 차이는 소정의 임계 임피던스 차이 이하일 수 있다.
- [0072] 일 실시예에서 제1 밸런싱부(160A)는 제1 주파수 대역에서 대전류 경로(111A, 112A, 113A, 114A)들 각각의 전압 간의 차이를 소정의 임계 전압 차이 이하로 감소시킬 수 있다. 전술한 바와 같이 제1 주파수 대역에서 커패시터(161A, 162A, 163A)들은 단락(Short)회로 처럼 동작하기에, 제1 밸런싱부(160A)에 의해 대전류 경로(111A, 112A, 113A, 114A)들 각각의 전압 간의 차이가 소정의 임계 전압 차이 이하로 감소할 수 있다. 바꾸어말하면 각 대전류 경로(111A, 112A, 113A, 114A)상의 노드(N1, N2, N3, N4)들의 전압간의 차이가 소정의 임계 전압 차이 이하로 감소할 수 있다.
- [0073] 이와 같이 본 발명은 밸런싱이 조절된 제1 전류(I11', I12', I13', I14')를 생성하여 전류 보상 장치(100A)의 다른 구성 요소에 전달함으로써 노이즈의 효율적인 제거가 이루어지도록 할 수 있다.

- [0074] 일 실시예에서, 센싱부(120)는 센싱 변압기(120A)로 구현될 수 있다. 이때 센싱 변압기(120A)는 대전류 경로(111A, 112A, 113A, 114A)와 절연된 상태에서 대전류 경로(111A, 112A, 113A, 114A) 상의 밸런싱이 조절된 제1 전류(I11', I12', I13', I14')를 감지하기 위한 수단일 수 있다.
- [0075] 센싱 변압기(120A)는 대전류 경로(111A, 112A, 113A, 114A) 상에 배치되는 제1 차 측(121A)에서, 밸런싱이 조절된 제1 전류(I11', I12', I13', I14')에 의해 유도되는 제1 자속 밀도에 기초하여 제2 차 측(122A)에 제1 유도 전류를 생성할 수 있다. 이때 센싱 변압기(120A)의 제2 차 측(122A)은 후술하는 증폭부(130A)의 입력단과 차동(Differential)으로 연결될 수 있다.
- [0076] 일 실시예에서 센싱 변압기(120A)의 제1 차 측(121A) 권선 및 제2 차 측(122A) 권선은 자속 및/또는 자속 밀도의 생성 방향을 고려하여 변압기 코어에 권취될 수 있다.
- [0077] 가령 센싱 변압기(120A)의 제1 차 측(121A)에서 밸런싱이 조절된 제1 전류(I11', I12', I13', I14')에 의해 유도되는 제1 자속 밀도는 서로 중첩될 수 있게(또는 서로 보강할 수 있게) 구성되어, 대전류 경로(111A, 112A, 113A, 114A)와 절연된 제2 차 측(122A)에서 밸런싱이 조절된 제1 전류(I11', I12', I13', I14')와 대응되는 제1 유도 전류를 생성할 수 있다.
- [0078] 한편 대전류 경로(111A, 112A, 113A, 114A) 측(또는 제1 차 측(121A)) 및 제2 차측(122A) 권선이 권취되는 수는 전류 보상 장치(100A)가 사용되는 시스템의 요구 조건에 따라 적절하게 결정될 수 있다. 가령 대전류 경로(111A, 112A, 113A, 114A) 측(또는 제1 차 측(121A)) 권선 및 제2 차측(122A) 권선 모두 변압기 코어에 1회만 권취될 수 있다. 이러한 경우 대전류 경로(111A, 112A, 113A, 114A)측(또는 제1 차 측(121A)) 권선 및 제2 차측(122A) 권선이 단지 코어의 중앙 홀을 통과하는 형태로 센싱 변압기(120A)가 구성될 수 있다. 다만 이는 예시적인것으로 본 발명의 사상이 이에 한정되는 것은 아니다.
- [0079] 한편 센싱 변압기(120A)는 둘 이상의 대전류 경로(111A, 112A, 113A, 114A) 각각에 흐르는 제2 전류(I21, I22, I23, I24)에 의해 유도되는 제2 자속 밀도가 소정의 자속 밀도 조건을 만족하도록 구성될 수 있다.
- [0080] 가령 센싱 변압기(120A)는 제2 전류(I21, I22, I23, I24)에 의해 유도되는 제2 자속 밀도가 소정의 자속 밀도 조건을 만족하도록 구성될 수 있다. 이때 소정의 자속 밀도 조건은 서로 상쇄되는 조건일 수 있다.
- [0081] 바꾸어 말하면, 센싱 변압기(120A)는 둘 이상의 대전류 경로(111A, 112A, 113A, 114A) 각각에 흐르는 제2 전류(I21, I22, I23, I24)에 의해 유도되는 제2 유도 전류가 소정의 제2 유도 전류 조건을 만족하도록 구성될 수 있다. 이때 소정의 제2 유도 전류 조건은 제2 유도 전류의 크기가 소정의 임계 크기 미만인 조건일 수 있다.
- [0082] 이와 같이 센싱 변압기(120A)는 제2 전류(I21, I22, I23, I24)에 의해 유도되는 제2 자속 밀도가 서로 상쇄될 수 있게 구성되어, 밸런싱이 조절된 제1 전류(I11', I12', I13', I14')만을 감지할 수 있다.
- [0083] 센싱 변압기(120A)는 제1 주파수 대역(예를 들어 150KHz 내지 30MHz의 범위를 갖는 대역)의 밸런싱이 조절된 제1 전류(I11', I12', I13', I14')에 의해 유도되는 제1 자속 밀도의 크기가 제2 주파수 대역(예를 들어 50Hz 내지 60Hz의 범위를 갖는 대역)의 제2 전류(I21, I22, I23, I24)에 의해 유도되는 제2 자속 밀도의 크기보다 크도록 구성될 수 있다.
- [0084] 본 발명에서 A 구성요소가 B 하도록 '구성'되는 것은, A 구성요소의 디자인 파라미터가 B 하기에 적절하도록 설정되는 것을 의미할 수 있다. 가령 센싱 변압기(120A)가 특정 주파수 대역의 전류에 의해 유도되는 자속의 크기가 크도록 구성되는 것은, 센싱 변압기(120A)의 크기, 코어의 직경, 권취 수, 인덕턴스의 크기 상호 인덕턴스의 크기와 같은 파라미터가 특정 주파수 대역의 전류에 의해 유도되는 자속의 크기가 강하도록 적절하게 설정된 것을 의미할 수 있다.
- [0085] 센싱 변압기(120A)의 제2 차 측(122A)은 증폭부(130A)에 제1 유도 전류를 공급하기 위해, 도 2에 도시된 바와 같이 증폭부(130A)의 입력단과 차동(Differential)으로 연결될 수 있다. 또한 증폭부(130A)의 구성에 따라, 센싱 변압기(120A)의 제2 차 측(122A)은 증폭부(130A)의 입력단과 증폭부(130A)의 기준전위(기준전위 2)를 연결하는 경로상에 배치될 수도 있다.
- [0086] 한편 위에서 바와 같이 센싱부(120)가 센싱 변압기(120A)로 구현되는 것은 예시적인것으로 본 발명의 사상이 이에 한정되는 것은 아니다. 따라서 대전류 경로(111A, 112A, 113A, 114A) 상에서 공통 모드로 입력되는 제1 전류(I11, I12, I13, I14) 또는 밸런싱이 조절된 제1 전류(I11', I12', I13', I14')만을 감지할 수 있는 수단은 센싱부(120A)로 제한 없이 사용될 수 있다.

- [0087] 증폭부(130)는 전술한 센싱부(120)가 출력한 출력 신호를 증폭하여, 증폭된 출력 신호를 생성할 수 있다.
- [0088] 일 실시예에서, 증폭부(130)는 센싱 변압기(120A)에 의해 생성된 제1 유도 전류를 증폭하여 증폭 전류를 생성하는 증폭부(130A)로 구현될 수 있다.
- [0089] 본 발명에서 증폭부(130)에 의한 '증폭'은 증폭 대상의 크기 및/또는 위상을 조절하는것을 의미할 수 있다. 가령 증폭부(130A)는 제1 유도 전류의 위상을 180도 변경하고, 크기를 K배($K \geq 1$) 만큼 증가시켜 증폭 전류를 생성할 수 있다.
- [0090] 이와 같은 증폭부(130A)의 증폭에 의해, 전류 보상 장치(100A)는 밸런싱이 조절된 제1 전류(I11', I12', I13', I14')와 크기가 동일하고 위상이 반대인 보상 전류(IC)를 생성하여 대전류 경로(111A, 112A, 113A, 114A) 상의 밸런싱이 조절된 제1 전류(I11', I12', I13', I14')를 보상할 수 있다. 이때 '크기가 동일'한 것은 제1 전류(I11', I12', I13', I14')의 크기의 합과 보상 전류(IC)의 크기가 동일하거나 동일한 것으로 볼 수 있는 것을 의미할 수 있다.
- [0091] 증폭부(130A)는 전술한 센싱 변압기(120A)의 변압 비율 및 후술하는 보상부 (140)의 변압 비율을 고려하여 증폭 전류를 생성할 수 있다.
- [0092] 가령 센싱 변압기(120A)가 크기가 1인 밸런싱이 조절된 제1 전류(I11', I12', I13', I14')를 크기가 1/F1인 제1 유도 전류로 변환하고, 보상부(140)가 크기가 1인 증폭 전류를 크기가 1/F2인 보상 전류로 변환하는 보상 변압기(140A)로 구현되는 경우, 증폭부(130A)는 제1 유도 전류의 크기의 $F1 \times F2$ 배인 증폭 전류를 생성할 수 있다. 이때 증폭부(130A)는 증폭 전류의 위상이 제1 유도 전류의 위상과 반대가 되도록 증폭 전류를 생성할 수 있다.
- [0093] 증폭부(130A)는 다양한 수단으로 구현될 수 있다. 가령 증폭부(130A)는 OP-AMP를 포함할 수 있다. 선택적으로 상기 증폭부(130A)는 OP-AMP 이외에 저항과 커패시터 등 복수의 수동 소자들을 포함할 수 있다. 또한 증폭부(130A)는 BJT(Bipolar Junction Transistor)를 포함할 수 있다. 선택적으로 상기 증폭부(130A)는 BJT 외에 복수의 수동 소자들을 포함할 수 있다. 다만 증폭부(130A)의 위와 같은 구현 방식은 예시적인것으로 본 발명의 사상이 이에 한정되는 것은 아니며, 본 발명에서 설명하는 '증폭'을 위한 수단은 본 발명의 증폭부(130A)로 제한 없이 사용될 수 있다.
- [0094] 증폭부(130A)는 전술한 바와 같이 제3 장치(400A)로부터 전원을 공급받아 제1 유도 전류를 증폭하여 증폭 전류를 생성할 수 있다.
- [0095] 보상부(140)는 전술한 증폭부(130)에 의해 증폭된 출력 신호에 기초하여 보상 전류(IC)를 생성할 수 있다.
- [0096] 일 실시예에서, 보상부(140)는 보상 변압기(140A)를 포함할 수 있다. 이때 보상 변압기(140A)는 전술한 대전류 경로(111A, 112A, 113A, 114A)와 절연된 상태에서, 증폭 전류에 기초하여 대전류 경로(111A, 112A, 113A, 114A) 측에(또는 후술하는 제2 차 측(142A)에) 보상 전류를 생성하기 위한 수단일 수 있다.
- [0097] 보다 구체적으로, 보상 변압기(140A)는 증폭부(130A)의 출력단과 차동으로 연결되는 제1 차 측(141A)에서, 증폭부(130A)가 생성한 증폭 전류에 의해 유도되는 제3 자속 밀도에 기초하여 제2 차 측(142A)에 보상 전류를 생성할 수 있다. 이때 제2 차 측(142A)은 후술하는 보상 커패시터부(150A)와 전류 보상 장치의 기준전위(기준전위 1)를 연결하는 경로상에 배치될 수 있다.
- [0098] 한편 보상 변압기(140A)의 제1 차 측(141A), 증폭부(130A) 및 센싱 변압기(120A)의 제2 차 측(122A)은 전류 보상 장치(100A)의 나머지 구성요소들과 구분되는 기준전위(기준전위 2)와 연결될 수 있다.
- [0099] 이와 같이 본 발명은 보상 전류를 생성하는 구성요소에 대해서 나머지 구성요소와 상이한 기준전위를 사용하고, 별도의 전원을 사용함으로써 보상 전류를 생성하는 구성요소가 절연된 상태에서 동작하도록 할 수 있으며, 이로써 전류 보상 장치(100A)의 신뢰도를 향상시킬 수 있다.
- [0100] 보상 커패시터부(150)는 보상부(140)에 의해 생성된 보상 전류(IC)가 기준 대전류 경로(114)로 흐르는 경로를 제공할 수 있다. 이때 기준 대전류 경로(114)는 대전류 경로(111, 112, 113, 114) 중 어느 하나를 의미하는 것으로, 선택에 따라 나머지 대전류 경로(111, 112, 113)도 기준 대전류 경로가 될 수 있다.
- [0101] 일 실시예에서, 보상 커패시터부(150)는 보상 변압기(140A)에 의해 생성된 전류가 기준 대전류 경로(114A)로 흐르는 경로를 제공하는 보상 커패시터부(150A)로 구현될 수 있다.
- [0102] 도 4는 보상부(140)에 의해 생성된 보상 전류(IC)가 보상 커패시터부(150A) 및 제2 밸런싱부(170A)를 통해 대전

류 경로(111A, 112A, 113A, 114A)에 분배되는 과정을 설명하기 위한 도면이다.

- [0103] 전술한 바와 같이 보상 커패시터부(150A)는 보상부(140A)에 의해 생성된 보상 전류가 기준 대전류 경로(114A)로 흐르는 경로를 제공할 수 있다. 한편, 기준 대전류 경로(114A)에 전달된 보상 전류는 제2 밸런싱부(170A)를 통해 각 대전류 경로(111A, 112A, 113A, 114A)로 분배될 수 있다.
- [0104] 가령 기준 대전류 경로(114A)에 전달된 보상 전류는 제2 밸런싱부(170A)의 첫 번째 커패시터(171A)를 통하여 첫 번째 대전류 경로(111A)로 전달될 수 있다. (경로 W1 참조) 이와 유사하게, 두 번째 커패시터(172A) 및 세 번째 커패시터(173A)를 통하여 두 번째 대전류 경로(112A) 및 세 번째 대전류 경로(113A) 각각에 보상 전류가 전달될 수 있다. (경로 W2 및 W3 참조) 한편 대전류 경로들(111A, 112A, 113A)에 전달되고 남은 보상 전류는 네 번째 대전류 경로(또는 기준 대전류 경로(114A))에 잔존할 수 있다. (경로 W4 참조)
- [0105] 네 개의 대전류 경로(111A, 112A, 113A, 114A) 각각에 제공된 보상 전류는 각 대전류 경로(111A, 112A, 113A, 114A) 상의 밸런싱이 조절된 제1 전류(I11', I12', I13', I14')를 상쇄시켜, 밸런싱이 조절된 제1 전류(I11', I12', I13', I14')가 제2 장치(200A)로 전달되는 것을 방지할 수 있다. 이때 밸런싱이 조절된 제1 전류(I11', I12', I13', I14')와 보상 전류는 동일한(또는 동일한 것으로 볼 수 있는) 크기에 위상이 서로 반대인(또는 반대에 상응하는 위상인) 전류일 수 있다.
- [0106] 일 실시예에서, 보상 커패시터부(150A)는 보상 커패시터를 통해 기준 대전류 경로(114A)와 전류 보상 장치(100A)의 기준전위(기준전위 1) 사이에 흐르는 전류가 소정의 제2 조건을 만족하도록 구성될 수 있다. 이때 소정의 제2 전류 조건은 전류의 크기가 소정의 제2 임계 크기 미만인 조건일 수 있다.
- [0107] 제2 밸런싱부(170)는 상술한 바와 같이 보상 커패시터부(150A)에 의해 제공된 보상 전류를 각 대전류 경로(111A, 112A, 113A, 114A)에 분배하는 것 외에 합성 전류들의 밸런싱을 조절하여 밸런싱이 조절된 합성 전류를 생성할 수 있다. 이때 합성 전류는 제1 밸런싱부(160A)에 의해 밸런싱이 조절된 제1 전류(I11', I12', I13', I14')에 분배된 보상 전류가 더해진 전류를 의미할 수 있다.
- [0108] 도 5는 일 실시예에 따른 제2 밸런싱부(170A)가 합성 전류의 밸런싱을 조절하는 과정을 설명하기 위한 도면이다.
- [0109] 일 실시예에서 제2 밸런싱부(170A)는 도 5에 도시된 바와 같이 R선, S선, T선에 대응되는 대전류 경로(111A, 112A, 113A) 각각과 N선에 대응되는 대전류 경로(114A)를 연결하는 커패시터(171A, 172A, 173A)로 구현될 수 있다.
- [0110] 제2 밸런싱부(170A)를 구성하는 커패시터(171A, 172A, 173A)의 커패시턴스는 합성 전류의 주파수가 속하는 제1 주파수 대역의 전류만이 선택적으로 흐르도록 결정될 수 있으며, 이에 대한 상세한 설명은 제1 밸런싱부(160A)에 대한 설명으로 갈음한다.
- [0111] 일 실시예에서 첫 번째 대전류 경로(111A) 상의 합성 전류(I31)의 크기가 나머지 대전류 경로(112A, 113A, 114A) 상의 합성 전류(I32, I33, I34)들의 크기보다 상대적으로 큰 경우, 합성 전류(I31)는 커패시터(171A)를 통하여 네 번째 대전류 경로(114A)에 전달되고, 다시 커패시터(172A, 173A)를 통하여 나머지 대전류 경로(112A, 113A)로 전달될 수 있다.
- [0112] 한편 대전류 경로(111A, 112A, 113A, 114A)들 간에 균등한 크기로 합성 전류가 분배(또는 밸런싱)되기 위해, 대전류 경로(111A, 112A, 113A, 114A) 별로 제1 밸런싱부(170A)를 바라볼 때의 임피던스(Zeq21, Zeq22, Zeq23, Zeq24)들 간의 차이는 소정의 임계 임피던스 차이 이하일 수 있다.
- [0113] 일 실시예에서 제2 밸런싱부(170A)는 제1 주파수 대역에서 대전류 경로(111A, 112A, 113A, 114A)들 각각의 전압 간의 차이를 소정의 임계 전압 차이 이하로 감소시킬 수 있다. 제1 주파수 대역에서 커패시터(171A, 172A, 173A)들은 단락(Short)회로 처럼 동작하기에, 제2 밸런싱부(170A)에 의해 대전류 경로(111A, 112A, 113A, 114A)들 각각의 전압 간의 차이가 소정의 임계 전압 차이 이하로 감소할 수 있다. 바꾸어말하면 각 대전류 경로(111A, 112A, 113A, 114A)상의 노드(N5, N6, N7, N8)들의 전압간의 차이가 소정의 임계 전압 차이 이하로 감소할 수 있다.
- [0114] 이와 같이 본 발명은 보상부(140A)에 의한 전류 보상 이후에 잔존하는 미세한 제1 전류들의 분포를 다시 한번 고르게 하여 감소시킴으로써 제2 장치측에 전달되는 제1 전류를 보다 완벽하게 차단할 수 있다.
- [0115] 이로써 본 발명의 일 실시예에 따른 전류 보상 장치(100A)는 제1 장치와 연결되는 네 개의 대전류 경로(111A,

112A, 113A, 114A) 각각에 공통 모드로 입력되는 제1 전류(I11, I12, I13, I14)를 능동적으로 보상하여, 제2 장치의 오동작이나 파손을 방지할 수 있다.

- [0116] 한편 도 4 및 도 5에서는 설명의 편의를 위하여 보상 전류가 분배되는 과정과 합성 전류가 밸런싱 되는 과정을 별개의 과정으로 구분하여 설명하였지만, 상술한 과정들은 동시에 수행될 수 있다. 바꾸어말하면 제2 밸런싱부(170A)는 대전류 경로(111A, 112A, 113A, 114A)에 보상 전류를 분배함과 동시에, 보상 전류에 의해 생성된 합성 전류들의 밸런싱을 조절하여 결과적으로 대전류 경로(111A, 112A, 113A, 114A)상의 제1 전류(I11, I12, I13, I14)를 제거하거나 감소시킬 수 있다.
- [0117] 일 실시예에서 제2 밸런싱부(170A)는 후술하는 출력 임피던스 조절부(180A)와 함께 보상부(140A)에서 제2 장치 측으로의 출력 임피던스를 조절할 수 있다.
- [0118] 도 6은 제2 밸런싱부(170A)와 출력 임피던스 조절부(180A)에 의해 출력 임피던스(Zeq31, Zeq32, Zeq33, Zeq34)가 조절되는 과정을 설명하기 위한 도면이다.
- [0119] 일 실시예에서, 출력 임피던스 조절부(180A)는 도 6에 도시된 바와 같이 기준 대전류 경로(114A)와 보상부(140A)의 기준전위 사이에 전류가 흐르는 경로를 제공하는 커패시터(181A)를 포함할 수 있다.
- [0120] 또한 전술한 바와 같이 제2 밸런싱부(170A)는 기준 대전류 경로(114A)와 나머지 대전류 경로(111A, 112A, 113A)들 각각 사이에 전류가 흐르는 경로를 제공하는 커패시터(171A, 172A, 173A)를 포함할 수 있다.
- [0121] 일 실시예에서, 보상부(140A)에서 제2 장치 측으로의 출력 임피던스(Zeq31, Zeq32, Zeq33, Zeq34)는 커패시터(181A)와 커패시터(171A, 172A, 173A) 각각을 직렬로 연결한 임피던스와 제2 장치의 임피던스(Zeq41, Zeq42, Zeq43, Zeq44)를 병렬로 연결한 합성 임피던스일 수 있다. 가령 첫 번째 대전류 경로(111A)에 있어서, 출력 임피던스(Zeq31)는 커패시터(181A)와 커패시터(171A)를 직렬로 연결한 임피던스와 제2 장치의 임피던스(Zeq41)를 병렬로 연결한 합성 임피던스일 수 있다.
- [0122] 이와 같이 제2 밸런싱부(170A) 및 출력 임피던스 조절부(180A)는 제2 장치의 임피던스(Zeq41, Zeq42, Zeq43, Zeq44)와 병렬로 연결된 형태의 임피던스로 작용하여, 보상부(140A)가 제2 장치 측으로 보이는 출력 임피던스(Zeq31, Zeq32, Zeq33, Zeq34)를 감소시켜 다양한 크기의 제2 장치의 임피던스(Zeq41, Zeq42, Zeq43, Zeq44)에서도 보상 전류에 의한 전류 보상이 원활하게 이루어지도록 한다.
- [0123] 도 7은 본 발명의 다른 실시예에 따라 3상 3선 시스템에 사용되는 전류 보상 장치(100B)의 구성을 개략적으로 도시한 도면이다. 이하에서는 도 1 내지 도 6을 참조하여 설명한 내용과 중복되는 내용의 설명은 생략한다.
- [0124] 본 발명의 다른 실시예에 따른 전류 보상 장치(100B)는 제1 장치와 연결되는 세 개의 대전류 경로(111B, 112B, 113B) 각각에 공통 모드로 입력되는 제1 전류(I11, I12, I13)를 능동적으로 보상할 수 있다.
- [0125] 이를 위해 본 발명의 다른 실시예에 따른 전류 보상 장치(100B)는 세 개의 대전류 경로(111B, 112B, 113B), 센싱 변압기(120B), 증폭부(130B), 보상 변압기(140B), 보상 커패시터부(150B), 제1 밸런싱부(160B), 제2 밸런싱부(170B) 및 출력 임피던스 조절부(180B)를 포함할 수 있다.
- [0126] 도 2 내지 도 4에서 설명한 실시예에 따른 전류 보상 장치(100A)와 대비하여 살펴보면, 도 5에 도시된 실시예에 따른 전류 보상 장치(100B)는 세 개의 대전류 경로(111B, 112B, 113B)를 포함하고, 이에 따라 센싱 변압기(120B), 보상 커패시터부(150B), 제1 밸런싱부(160B), 제2 밸런싱부(170B) 및 출력 임피던스 조절부(180B) 상의 차이점이 있다. 따라서 이하에서는 상술한 차이점을 중심으로 전류 보상 장치(100B)에 대해 설명한다.
- [0127] 본 발명의 다른 일 실시예에 따른 전류 보상 장치(100B)는 서로 구분되는 세 개의 대전류 경로, 즉 첫 번째 대전류 경로(111B), 두 번째 대전류 경로(112B) 및 세 번째 대전류 경로(113B)를 포함할 수 있다.
- [0128] 일 실시예에 따르면, 첫 번째 대전류 경로(111B)는 R선, 상기 두 번째 대전류 경로(112B)는 S선, 상기 세 번째 대전류 경로(113B)는 T선의 전력선일 수 있다. 제1 전류(I11, I12, I13)는 첫 번째 대전류 경로(111B), 두 번째 대전류 경로(112B) 및 세 번째 대전류 경로(113B) 각각에 공통 모드로 입력될 수 있다.
- [0129] 제1 밸런싱부(160B)는 대전류 경로(111B, 112B, 113B)들 간의 제1 전류(I11, I12, I13)의 밸런싱을 조절하여, 밸런싱이 조절된 제1 전류(I11', I12', I13')를 생성할 수 있다.
- [0130] 일 실시예에서 제1 밸런싱부(160B)는 도 5에 도시된 바와 같이 R선, S선, T선에 대응되는 대전류 경로(111B, 112B, 113B) 각각에 일단이 연결되고, 타단이 공통으로 연결되는 커패시터로 구현될 수 있다. 가령 첫 번째 대

전류 경로(111B) 상의 제1 전류(I11)의 크기가 나머지 대전류 경로(112B, 113B) 상의 제1 전류(I12, I13)들의 크기보다 상대적으로 큰 경우, 제1 전류(I11)는 커패시터(161B) 및 커패시터(162B, 163B)를 통하여 나머지 나머지 대전류 경로(112B, 113B)로 전달될 수 있다.

- [0131] 센싱 변압기(120B)의 제1 차 측(121B)은 첫 번째 대전류 경로(111B), 두 번째 대전류 경로(112B) 및 세 번째 대전류 경로(113B) 각각에 배치되어 제1 유도 전류를 생성할 수 있다. 세 개의 대전류 경로(111B, 112B, 113B) 상의 밸런싱이 조절된 제1 전류(I11', I12', I13')에 의해 센싱 변압기(120B)에 생성되는 자속 밀도는 서로 보강될 수 있다. 밸런싱이 조절된 제1 전류(I11', I12', I13')에 의해 제1 유도 전류가 생성되는 과정은 도 2에서 설명하였으므로, 이에 대한 상세한 설명은 생략한다.
- [0132] 보상 커패시터부(150B)는 보상 변압기에 의해 생성된 보상 전류(IC)가 기준 대전류 경로인 세 번째 대전류 경로(113B)로 흐르는 경로를 제공할 수 있다. 이때 기준 대전류 경로(113B)는 대전류 경로(111B, 112B, 113B) 중 어느 하나를 의미하는 것으로, 선택에 따라 나머지 대전류 경로(111B, 112B)도 기준 대전류 경로가 될 수 있다.
- [0133] 일 실시예에서 보상 커패시터부(150B)는 도 7에 도시된 바와 같이 커패시터(151B)로 구현될 수 있다.
- [0134] 제2 밸런싱부(170B)는 기준 대전류 경로(113B)에 전달된 보상 전류를 각 대전류 경로(111B, 112B, 113B)로 분배할 수 있다.
- [0135] 일 실시예에서 제2 밸런싱부(170B)는 R선, S선, T선에 대응되는 대전류 경로(111B, 112B, 113B) 각각에 일단이 연결되고, 타단이 공통으로 연결되는 커패시터(171B, 172B, 173B)로 구현될 수 있다.
- [0136] 일 실시예에서 기준 대전류 경로(113B)에 전달된 보상 전류는 제2 밸런싱부(170B)의 첫 번째 커패시터(171B)를 통하여 첫 번째 대전류 경로(111B)로 전달될 수 있다. 이와 유사하게, 두 번째 커패시터(172B) 및 세 번째 커패시터(173B)를 통하여 두 번째 대전류 경로(112B) 및 세 번째 대전류 경로(113B) 각각에도 보상 전류가 전달될 수 있다.
- [0137] 세 개의 대전류 경로(111B, 112B, 113B) 각각에 제공된 보상 전류는 각 대전류 경로(111B, 112B, 113B) 상의 밸런싱이 조절된 제1 전류(I11', I12', I13)를 상쇄시켜, 밸런싱이 조절된 제1 전류(I11', I12', I13)가 제2 장치(200A)로 전달되는 것을 방지할 수 있다. 이때 밸런싱이 조절된 제1 전류(I11', I12', I13)와 보상 전류는 동일한(또는 동일한 것으로 볼 수 있는) 크기에 위상이 서로 반대인(또는 반대에 상응하는 위상인) 전류일 수 있다.
- [0138] 일 실시예에서, 보상 커패시터부(150B)는 보상 커패시터를 통해 기준 대전류 경로(113B)와 전류 보상 장치(100B)의 기준전위(기준전위 1) 사이에 흐르는 전류가 소정의 제2 조건을 만족하도록 구성될 수 있다. 이때 소정의 제2 전류 조건은 전류의 크기가 소정의 제2 임계 크기 미만인 조건일 수 있다.
- [0139] 제2 밸런싱부(170B)는 상술한 바와 같이 보상 커패시터부(150B)에 의해 제공된 보상 전류를 각 대전류 경로(111B, 112B, 113B)에 분배하는 것 외에 합성 전류들의 밸런싱을 조절하여 밸런싱이 조절된 합성 전류를 생성할 수 있다. 이때 합성 전류는 제1 밸런싱부(160B)에 의해 밸런싱이 조절된 제1 전류(I11', I12', I13')에 분배된 보상 전류가 더해진 전류를 의미할 수 있다.
- [0140] 제2 밸런싱부(170B)를 구성하는 커패시터(171B, 172B, 173B)의 커패시턴스는 합성 전류의 주파수가 속하는 제1 주파수 대역의 전류만이 선택적으로 흐르도록 결정될 수 있으며, 이에 대한 상세한 설명은 제1 밸런싱부(160B)에 대한 설명으로 갈음한다.
- [0141] 일 실시예에서 제2 밸런싱부(170B)는 출력 임피던스 조절부(180B)와 함께 보상부(140B)에서 제2 장치 측으로의 출력 임피던스를 조절할 수 있다.
- [0142] 일 실시예에서, 출력 임피던스 조절부(180B)는 기준 대전류 경로(113B)와 보상부(140B)의 기준전위 사이에 전류가 흐르는 경로를 제공하는 커패시터(181B)를 포함할 수 있다.
- [0143] 제2 밸런싱부(170B) 및 출력 임피던스 조절부(180B)에 의해 보상부(140B)에서 제2 장치 측으로의 출력 임피던스를 조절되는 원리는 도 6에서 상세히 설명하였으므로 이에 대한 상세한 설명은 생략한다.
- [0144] 이와 같은 실시예에 따른 전류 보상 장치(100B)는 3상 3선의 전력 시스템의 부하에서 전원으로 이동하는 제1 전류(I11, I12, I13)를 상쇄시키기 위해(또는 차단하기 위해)사용될 수 있다.
- [0145] 본 발명에서 설명하는 특정 실행들은 일 실시 예들로서, 어떠한 방법으로도 본 발명의 범위를 한정하는 것은 아

니다. 명세서의 간결함을 위하여, 종래 전자적인 구성들, 제어 시스템들, 소프트웨어, 상기 시스템들의 다른 기능적인 측면들의 기재는 생략될 수 있다. 또한, 도면에 도시된 구성 요소들 간의 선들의 연결 또는 연결 부재들은 기능적인 연결 및/또는 물리적 또는 회로적 연결들을 예시적으로 나타낸 것으로서, 실제 장치에서는 대체 가능하거나 추가의 다양한 기능적인 연결, 물리적인 연결, 또는 회로 연결들로서 나타내어질 수 있다. 또한, "필수적인", "중요하게" 등과 같이 구체적인 언급이 없다면 본 발명의 적용을 위하여 반드시 필요한 구성 요소가 아닐 수 있다.

[0146] 따라서, 본 발명의 사상은 상기 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 또는 이로부터 등가적으로 변경된 모든 범위는 본 발명의 사상의 범주에 속한다고 할 것이다.

부호의 설명

[0147]

100: 전류 보상 장치

111, 112, 113, 114: 대전류 경로

120: 센싱부

130: 증폭부

140: 보상부

150: 보상 커패시터부

160: 제1 댈런싱부

170: 제2 댈런싱부

180: 출력 임피던스 조절부


200: 제2 장치

300: 제1 장치


400: 제3 장치

도면


도면1




도면2




도면3




도면4



도면5



도면6



도면7

