



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2008-0043239
(43) 공개일자 2008년05월16일

(51) Int. Cl.

H01L 27/105 (2006.01)

(21) 출원번호 10-2007-0114744

(22) 출원일자 2007년11월12일

심사청구일자 없음

(30) 우선권주장

JP-P-2006-00307153 2006년11월13일 일본(JP)

JP-P-2007-00290164 2007년11월07일 일본(JP)

(71) 출원인

세이코 엡슨 가부시키가이샤

일본 도쿄도 신주쿠구 니시신주쿠 2초메 4-1

(72) 발명자

다키구치 히로시

일본국 나가노켄 스와시 오와 3-3-5 세이코 엡슨
가부시키가이샤내

가라사와 준이치

일본국 나가노켄 스와시 오와 3-3-5 세이코 엡슨
가부시키가이샤내

(74) 대리인

문기상, 문두현

전체 청구항 수 : 총 18 항


(54) 유기 강유전체막의 형성 방법, 기억 소자의 제조 방법, 기억 장치, 및 전자 기기

(57) 요 약

본 발명은 유기 강유전체막의 형성 방법, 기억 소자의 제조 방법, 기억 장치, 및 전자 기기를 제공하는 것을 과제로 한다.

상기 과제를 해결하기 위하여 본 발명은, 기판(2)의 한쪽 면 위에, 유기 강유전체 재료를 함유하는 액상 재료를 도포·건조하여, 유기 강유전체막(4)의 결정화도보다도 낮은 결정화도로 유기 강유전체 재료를 주재료로 하여 구성된 저결정화도 막(4B)을 형성하는 제1 공정과, 저결정화도 막(4B)을 가열·가압함으로써, 저결정화도 막(4B)을 정형(整形)하면서 저결정화도 막(4B)의 결정화도를 높여, 유기 강유전체막(4)을 형성하는 제2 공정을 갖는다.

대표도 - 도2



특허청구의 범위

청구항 1

결정성을 갖는 유기 강유전체 재료를 주재료로 하여 구성된 유기 강유전체막의 형성 방법으로서, 기판의 한쪽 면 위에, 상기 유기 강유전체막의 결정화도보다도 낮은 결정화도의 저결정화도 막을 형성하는 제1 공정과,

상기 저결정화도 막으로 상기 유기 강유전체막을 형성하는 제2 공정을 가지며,

상기 제1 공정은, 상기 기판의 한쪽 면 위에 상기 유기 강유전체 재료를 함유하는 액상 재료를 도포·건조하는 공정을 포함하고,

상기 제2 공정은, 상기 저결정화도 막을 가열·가압함으로써, 상기 저결정화도 막을 정형(整形)하면서 상기 저결정화도 막 중의 결정화도를 높이는 공정을 포함하는 것을 특징으로 하는 유기 강유전체막의 형성 방법.

청구항 2

제1항에 있어서,

상기 저결정화도 막에 있어서의 결정화도는 상기 유기 강유전체막의 결정화도의 80% 이하인 것을 특징으로 하는 유기 강유전체막의 형성 방법.

청구항 3

제1항 또는 제2항에 있어서,

상기 제2 공정에서는, 상기 가압의 압력이 $0.1\sim10\text{MPa}/\text{cm}^2$ 인 유기 강유전체막의 형성 방법.

청구항 4

제1항에 있어서,

상기 유기 강유전체막의 막두께는 5~500nm인 유기 강유전체막의 형성 방법.

청구항 5

제1항에 있어서,

상기 유기 강유전체 재료는 불화비닐리덴과 트리플루오로에틸렌의 공중합체, 불화비닐리덴의 중합체 중 1종을 단독 또는 2종을 조합시킨 것인 유기 강유전체막의 형성 방법.

청구항 6

제1항에 있어서,

상기 유기 강유전체 재료를 함유하는 액상 재료는 상기 유기 강유전체 재료를 용매에 용해한 것인 유기 강유전체막의 형성 방법.

청구항 7

제1항에 있어서,

상기 제2 공정에서는, 상기 결정화도를 높이기 위한 상기 가열의 온도가 80~200°C인 유기 강유전체막의 형성 방법.

청구항 8

제1항에 있어서,

상기 제2 공정에서는, 상기 결정화도를 높인 후, 상기 가압 상태를 유지한 채 냉각을 행하는 유기 강유전체막의 형성 방법.

청구항 9

제8항에 있어서,

상기 냉각은 상기 유기 강유전체 재료의 유리 전이점 이하에서 행하는 유기 강유전체막의 형성 방법.

청구항 10

제1항에 있어서,

상기 제1 공정 후, 상기 제2 공정 전에, 상기 저결정화도 막을 가열하여 연화시키는 공정을 갖는 유기 강유전체막의 형성 방법.

청구항 11

제1항에 있어서,

상기 제2 공정에서는, 상기 정형을, 상기 유기 강유전체막의 유효 영역을 규정할 수 있는 형(型)을 상기 기판을 향해 압입함으로써 행하는 유기 강유전체막의 형성 방법.

청구항 12

제11항에 있어서,

상기 형은 그 압입면에 이형 처리가 실시되어 있는 유기 강유전체막의 형성 방법.

청구항 13

제11항 또는 제12항에 있어서,

상기 제1 공정 전에, 상기 기판 위에 제1 전극을 형성하고, 상기 제1 공정에서는, 상기 제1 전극의 상기 기판과는 반대측의 면 위에 상기 저결정화도 막을 형성하며,

상기 제2 공정에서는, 상기 가압 시에, 상기 형과 상기 제1 전극의 사이에 전계를 인가하면서, 상기 결정화를 행하는 유기 강유전체막의 형성 방법.

청구항 14

결정성을 갖는 유기 강유전체 재료를 주재료로 하여 구성된 유기 강유전체막의 제조 방법으로서,

기판의 한쪽 면 위에, 상기 유기 강유전체막의 결정화도보다도 낮은 결정화도의 저결정화도 막을 형성하는 제1 공정과,

상기 저결정화도 막으로 상기 유기 강유전체막을 형성하는 제2 공정을 가지며,

상기 제1 공정은, 상기 기판의 한쪽 면 위에 상기 유기 강유전체 재료를 함유하는 액상 재료를 도포·건조하는 공정을 포함하고,

상기 제2 공정은,

상기 저결정화도 막을 가열하여 상기 저결정화도 막의 결정화도를 높인 결정막을 형성하는 제3 공정과,

상기 결정막을 가열·가압함으로써 상기 결정막을 정형하여 상기 유기 강유전체막을 형성하는 제4 공정을 포함하는 것을 특징으로 하는 유기 강유전체막의 형성 방법.

청구항 15

결정성을 갖는 유기 강유전체 재료를 주재료로 하여 구성된 유기 강유전체막을 사용한 기억 소자의 제조 방법으로서,

기판의 한쪽 면 위에, 제1 전극을 형성하는 공정과,

상기 제1 전극의 상기 기판과는 반대측의 면 위에 상기 유기 강유전체막의 결정화도보다도 낮은 결정화도의 저결정화도 막을 형성하는 제1 공정과,

상기 저결정화도 막으로 상기 유기 강유전막을 형성하는 제2 공정과,

상기 유기 강유전체막의 상기 제1 전극과는 반대측의 면 위에, 제2 전극을 형성하는 공정을 포함하며,

상기 제1 공정은, 상기 기판의 한쪽 면 위에 상기 유기 강유전체 재료를 함유하는 액상 재료를 도포·건조하는 공정을 포함하고,

상기 제2 공정은, 상기 저결정화도 막을 가열·가압함으로써, 상기 저결정화도 막을 정형하면서 상기 저결정화도 막 중의 결정화도를 높이는 공정을 포함하는 것을 특징으로 하는 기억 소자의 제조 방법.

청구항 16

제15항에 있어서,

상기 제1 전극을 형성하는 공정 후, 상기 제1 공정 전에, 반도체막을 형성하는 공정을 더 포함하고,

상기 제1 전극을 형성하는 공정에서 형성하는 상기 제1 전극은 서로 간격을 두고 설치된 한 쌍의 전극이며,

상기 반도체막을 형성하는 공정에서, 상기 한 쌍의 전극 각각에 접촉하도록 반도체막을 형성하고,

상기 제1 공정에서 형성되는 저결정화도 막은 상기 반도체막의 상기 기판과는 반대측의 면 위에 형성되는 것을 특징으로 하는 기억 소자의 제조 방법.

청구항 17

제15항 또는 제16항에 기재된 기억 소자의 제조 방법으로 제조된 기억 소자를 구비하는 것을 특징으로 하는 기억 장치.

청구항 18

제17항에 기재된 기억 장치를 구비하는 것을 특징으로 하는 전자 기기.

명세서

발명의 상세한 설명

기술 분야

<1> 본 발명은 유기 강유전체막의 형성 방법, 기억 소자의 제조 방법, 기억 장치, 및 전자 기기에 관한 것이다.

배경 기술

<2> 기억 소자로서는, 강유전체 재료로 구성된 강유전체막에 그 두께 방향으로 전계를 인가함으로써, 그 분극 상태를 변화시켜, 데이터의 기입·판독을 행함이 알려져 있다. 이와 같은 기억 소자는 강유전체막에서의 분극 상태가 쌍안정이며, 전계의 인가 정지 후에도 유지되므로, 불휘발성 메모리로서 사용할 수 있다.

<3> 최근, 이러한 기억 소자의 플렉시블화를 도모하는 것 등을 목적으로 하여, 강유전체 재료로서 유기 강유전체 재료를 사용함이 제안되어 있다. 이와 같은 유기 강유전체 재료로서는, 메모리의 특성 향상 등의 목적으로, 비특허문헌 1에 개시되어 있는 바와 같은 결정성을 갖는 유기 강유전체 재료가 사용된다.

<4> 이와 같은 유기 강유전체 재료를 사용한 강유전체막을 형성함에 있어서는, 결정성의 제어가 용이하지 않은 증착법 등의 기상 박막 형성 프로세스보다도, 유기 강유전체 재료를 함유하는 액체를 사용하여, 스픬 코팅법 등의 액상 박막 형성 프로세스와 결정화 프로세스를 조합한 프로세스 쪽이 재료 선택의 자유도나 프로세스 비용면에서 적합하다.

<5> 예를 들면 종래에는, 이러한 액체를 하부 전극 위에 도포하고, 이것을 건조·결정화하여 강유전체막을 형성한 후, 이 강유전체막 위에 기상 성막법을 이용하여 상부 전극을 형성한다. 이와 같이 액체를 사용하여 강유전체막을 형성하는 것은, 기상 박막 형성 프로세스와 같이 대형의 진공 장치를 사용하지 않고, 상온 상압에 가까운 조건하에서 행할 수 있으므로, 기억 소자의 제조 시에 에너지 절약화·저비용화를 가져온다.

<6> 그러나 종래에는, 하부 전극 위에 도포한 액체를 노출한 상태에서 건조·결정화를 행하기 때문에, 유기 강유전체의 결정화에 따라, 강유전체막의 하부 전극과 반대측의 면에, 조대(粗大)한 결정 입자에 의한 요철이 형성되

어 버린다. 그 때문에, 종래 이러한 기억 소자의 제조 방법에서는, 강유전체막의 두께가 결정 입자의 사이즈와 동일한 정도까지 얇아지게 되면, 상부 전극을 형성했을 때에, 강유전체막의 상기 요철의 요부(凹部)에 전극 재료가 들어가 버려, 상부 전극과 하부 전극 사이의 거리가 국소적으로 얕아져 근접 또는 접촉하여, 누설 전류의 증가나, 상부 전극과 하부 전극 사이에서의 쇼트를 초래할 우려가 있다. 상술한 바와 같은 강유전체막의 요철의 조도(粗度)는 강유전체막의 두께가 바뀌어도 크게 변화되는 일이 없기 때문에, 강유전체막의 두께가 얕아질 수록 악영향이 현저해진다.

<7> 불화비닐리덴과 트리플루오로에틸렌의 공중합체, 또는 불화비닐리덴의 중합체로 대표되는 유기 강유전체는, 일반적으로 항전계(抗電界)가 매우 높아, 저전압 구동화를 도모하기 위해서는, 강유전체 박막의 막두께를 매우 얕게 할 필요가 있다. 그런데, 상술한 이유 등에 의해, 지금까지, 강유전체막의 막두께를 매우 얕게 함에 의한 기억 소자의 저전압 구동화는 매우 곤란했다.

<8> <비특허문헌 1> J. Appl. Phys., Vol. 89, No. 5, pp. 2613-16

발명의 내용

해결 하고자하는 과제

<9> 본 발명의 목적은 유기 강유전체막의 형성 방법, 기억 소자의 제조 방법, 기억 장치, 및 전자 기기를 제공하는데 있다.

과제 해결수단

<10> 이와 같은 목적은 하기의 본 발명에 의해 달성된다.

<11> 본 발명에 따른 하나의 강유전체막의 형성 방법은, 결정성을 갖는 유기 강유전체 재료를 주재료로 하여 구성된 유기 강유전체막의 형성 방법으로서, 기판의 한쪽 면 위에, 상기 유기 강유전체막의 결정화도보다도 낮은 결정화도의 저결정화도 막을 형성하는 제1 공정과, 상기 저결정화도 막으로 상기 유기 강유전막을 형성하는 제2 공정을 가지며, 상기 제1 공정은 상기 기판의 한쪽 면 위에 상기 유기 강유전체 재료를 함유하는 액상 재료를 도포·건조하는 공정을 포함하고, 상기 제2 공정은 상기 저결정화도 막을 가열·가압함으로써, 상기 저결정화도 막을 정형하면서 상기 저결정화도 막 중의 결정화도를 높이는 공정을 포함하는 것을 특징으로 한다.

<12> 또한, 본 발명에서, 상기 저결정화도 막에 있어서의 결정화도는 상기 유기 강유전체막의 결정화도의 80% 이하인 것이 바람직하다.

<13> 이에 의하여, 저결정화도 막의 기판과 반대측의 면이 형(型)에 의해 평활화된 상태를 유지하면서, 유기 강유전체 재료의 결정화가 진행된다. 따라서, 유기 강유전체 재료의 결정 입자가 자유롭게 성장하여 표면이 거칠어지는 것을 막을 수 있다. 그 때문에, 얹어지는 유기 강유전체막의 기판과 반대측의 면이 평활화되어, 유기 강유전체막의 막두께가 국소적으로 작아지는 것을 방지할 수 있다.

<14> 본 발명에 따른 다른 하나의 유기 강유전체막의 형성 방법은, 결정성을 갖는 유기 강유전체 재료를 주재료로 하여 구성된 유기 강유전체막의 제조 방법으로서, 기판의 한쪽 면 위에, 상기 유기 강유전체 막의 결정화도보다도 낮은 결정화도의 저결정화도 막을 형성하는 제1 공정과, 상기 저결정화도 막으로 상기 유기 강유전체막을 형성하는 제2 공정을 가지며, 상기 제1 공정은 상기 기판의 한쪽 면 위에 상기 유기 강유전체 재료를 함유하는 액상 재료를 도포·건조하는 공정을 포함하고, 상기 제2 공정은 상기 저결정화도 막을 가열하여 상기 저결정화도 막의 결정화도를 높인 결정막을 형성하는 제3 공정과, 상기 결정막을 가열·가압함으로써 상기 결정막을 정형하여 상기 유기 강유전체막을 형성하는 제4 공정을 포함하는 것을 특징으로 한다.

<15> 이에 의하여, 결정화에 의해 결정막의 기판과 반대측의 면에, 유기 강유전체 재료의 결정립으로 구성된 요철이 형성되어 있더라도, 유기 강유전체막의 기판과 반대측의 면을 평활하게 할 수 있다. 그 때문에, 유기 강유전체 막의 막두께가 국소적으로 작아지는 것을 방지할 수 있다.

<16> 본 발명의 유기 강유전체막의 형성 방법에서는, 상기 제2 공정에서는, 상기 가압의 압력이 $0.1\sim10\text{MPa}/\text{cm}^2$ 인 것이 바람직하다.

<17> 이에 의하여, 얹어지는 유기 강유전체막의 기판과 반대측의 면을 매우 평활한 면으로 할 수 있다.

<18> 본 발명의 유기 강유전체막의 형성 방법에서는, 상기 유기 강유전체막의 막두께는 5~500nm인 것이 바람직하다.

- <19> 이에 의하여, 얻어지는 유기 강유전체막의 박막화를 도모하면서, 유기 강유전체막의 막두께가 국소적으로 작아지는 것을 보다 확실히 방지할 수 있다.
- <20> 본 발명의 유기 강유전체막의 형성 방법에서는, 상기 유기 강유전체 재료는 불화비닐리덴과 트리플루오로에틸렌의 공중합체, 불화비닐리덴의 중합체 중 1종을 단독 또는 2종 조합시킨 것이 바람직하다.
- <21> 이와 같은 유기 강유전체 재료는 항전계가 매우 높다. 그 때문에, 예를 들면, 이와 같은 유기 강유전체 재료를 구성 재료로 하는 유기 강유전체막을 기억 소자에 사용하는 경우, 저구동 전압화를 위하여, 유기 강유전체막을 매우 얇게 할 필요가 있다. 따라서, 본 발명을 적용함으로써 얻어지는 효과가 현저해진다.
- <22> 본 발명의 유기 강유전체막의 형성 방법에서는, 상기 유기 강유전체 재료를 함유하는 액상 재료는, 상기 유기 강유전체 재료를 용매에 용해한 것임이 바람직하다.
- <23> 이에 의하여, 얻어지는 유기 강유전체막의 박막화를 도모하면서, 유기 강유전체막의 막두께가 국소적으로 작아지는 것을 보다 확실히 방지할 수 있다.
- <24> 본 발명의 유기 강유전체막의 형성 방법에서는, 상기 제2 공정에서는, 상기 결정화도를 높이기 위한 상기 가열의 온도가 80~200°C인 것이 바람직하다.
- <25> 이에 의하여, 저결정화도 막 내의 유기 강유전체 재료를 효율적으로 결정화할 수 있다.
- <26> 본 발명의 유기 강유전체막의 형성 방법에서는, 상기 제2 공정에서는, 상기 결정화도를 높인 후, 상기 가압 상태를 유지한 채 냉각을 행하는 것이 바람직하다.
- <27> 이에 의하여, 유기 강유전체막의 기판과 반대측의 면을 보다 확실히 평활화한 상태로 할 수 있다.
- <28> 본 발명의 유기 강유전체막의 형성 방법에서는, 상기 냉각은 상기 유기 강유전체 재료의 유리 전이점 이하에서 행하는 것이 바람직하다.
- <29> 이에 의하여, 결정화를 보다 확실히 행할 수 있다.
- <30> 본 발명의 유기 강유전체막의 형성 방법에서는, 상기 제1 공정 후, 상기 제2 공정 전에, 상기 저결정화도 막을 가열하여 연화시키는 공정을 갖는 것이 바람직하다.
- <31> 이에 의하여, 유기 강유전체막의 기판과 반대측의 면을 보다 확실히 평활화한 상태로 할 수 있다.
- <32> 본 발명의 유기 강유전체막의 형성 방법에서는, 상기 제2 공정에서는, 상기 정형을, 상기 유기 강유전체막의 유효 영역을 규정할 수 있는 형을 상기 기판을 향해 압압함으로써 행하는 것이 바람직하다.
- <33> 이에 의하여, 유기 강유전체막의 형상을 원하는 것으로 할 수 있다.
- <34> 본 발명의 유기 강유전체막의 형성 방법에서는, 상기 형은 그 압압면에 이형 처리가 실시되어 있는 것이 바람직하다.
- <35> 이에 의하여, 형을 떼어내기가 간단해지는 동시에, 형에의 유기 강유전체 재료의 고착을 방지하고, 유기 강유전체막의 기판과 반대측 면의 평활성을 보다 뛰어난 것으로 할 수 있다.
- <36> 본 발명의 유기 강유전체막의 형성 방법에서는, 상기 제2 공정에서는, 상기 가압 시에, 상기 형과 상기 제1 전극의 사이에 전계를 인가하면서, 상기 결정화를 행하는 것이 바람직하다.
- <37> 이에 의하여, 얻어지는 유기 강유전체막 내의 유기 강유전체 재료의 결정 방위를 정렬시킬 수 있다. 그 때문에, 얻어지는 기억 소자에서는, 유기 강유전체 재료의 분극축 방위의 요동에 의한 분극의 손실을 저감할 수 있다. 즉, 얻어지는 유기 강유전체막 내의 유기 강유전체 재료의 분극축 방향을, 가능한 한 유기 강유전체막의 두께 방향(전계의 인가 방향)으로 정렬시킬 수 있으므로, 얻어지는 기억 소자에서는, 분극 반전의 응답성 향상을 도모하는 동시에, 히스테리시스 곡선에서의 각형성(角型性)을 뛰어난 것으로 할 수 있다.
- <38> 본 발명에 따른 하나의 기억 소자의 제조 방법은, 결정성을 갖는 유기 강유전체 재료를 주재료로 하여 구성된 유기 강유전체막을 사용한 기억 소자의 제조 방법으로서, 기판의 한쪽 면 위에, 제1 전극을 형성하는 공정과, 상기 제1 전극의 상기 기판과는 반대측의 면 위에 상기 유기 강유전체막의 결정화도보다도 낮은 결정화도의 저결정화도 막을 형성하는 제1 공정과, 상기 저결정화도 막으로 상기 유기 강유전막을 형성하는 제2 공정과, 상기 유기 강유전체막의 상기 제1 전극과는 반대측의 면 위에, 제2 전극을 형성하는 공정을 포함하고, 상기 제1 공정은, 상기 기판의 한쪽 면 위에 상기 유기 강유전체 재료를 함유하는 액상 재료를 도포·건조하는 공정을 포함하

고, 상기 제2 공정은, 상기 저결정화도 막을 가열·가압함으로써, 상기 저결정화도 막을 정형하면서 상기 저결정화도 막 중의 결정화도를 높이는 공정을 포함하는 것을 특징으로 한다.

<39> 이에 의하여, 유기 강유전체막을 제1 전극과 제2 전극 사이에 끼운 구조체를 기판 위에 형성하여 이루어지는 커페시터를 형성할 수 있다. 이 경우, 유기 강유전체막의 기판과 반대측의 면이 평활화되어 있기 때문에, 제1 전극과 제2 전극 사이의 거리가 국소적으로 짧아지는 것을 방지할 수 있다. 그 결과, 유기 강유전체막을 얇게 하더라도, 얻어지는 기억 소자는 누설 전류의 증가를 방지하는 동시에, 제1 전극과 제2 전극 사이의 단락을 방지할 수 있다. 즉, 유기 강유전체막을 얇게 하여, 구동 전압을 저감할 수 있다.

<40> 또한, 본 발명에서는, 대형의 진공 장치를 사용하는 기상 박막 형성 프로세스에 비하여 에너지를 그다지 필요로 하지 않고, 비교적 저온 조건에서 간이 프로세스에 의해 기억 소자를 형성할 수 있다. 그 때문에, 제조 장치의 저비용화를 도모할 수 있는 동시에, 기억 소자, 더욱이 기억 장치를 구성하는 재료의 선택폭이 넓어진다.

<41> 본 발명에 따른 다른 하나의 기억 소자의 제조 방법은, 상기 제1 전극을 형성하는 공정 후, 상기 제1 공정 전에, 반도체막을 형성하는 공정을 더 포함하고, 상기 제1 전극을 형성하는 공정에서 형성하는 상기 제1 전극은, 서로 간격을 두고 설치된 한 쌍의 전극이며, 상기 반도체막을 형성하는 공정에서, 상기 한 쌍의 전극 각각에 접촉하도록 반도체막을 형성하고, 상기 제1 공정에서 형성되는 저결정화도 막은 상기 반도체막의 상기 기판과는 반대측의 면 위에 형성되는 것을 특징으로 한다.

<42> 이에 의하여, 이른바 1T(트랜지스터)형의 기억 장치에 사용할 수 있는 기억 소자를 얻을 수 있다. 이 경우, 유기 강유전체막의 기판과 반대측의 면이 평활화되어 있기 때문에, 반도체막과 제2 전극 사이의 거리가 국소적으로 짧아지는 것을 방지할 수 있다. 그 결과, 유기 강유전체막을 얇게 하더라도, 얻어지는 기억 소자는 누설 전류의 증가를 방지하는 동시에, 반도체막과 제2 전극 사이의 단락을 방지할 수 있다. 즉, 유기 강유전체막을 얇게 하여, 구동 전압을 저감할 수 있다.

<43> 또한, 본 발명에서는, 대형의 진공 장치를 사용하는 기상 박막 형성 프로세스에 비하여 에너지를 그다지 필요로 하지 않고, 비교적 저온 조건에서 간이 프로세스에 의해 기억 소자를 형성할 수 있다. 그 때문에, 제조 장치의 저비용화를 도모할 수 있는 동시에, 기억 소자, 더욱이 기억 장치를 구성하는 재료의 선택폭이 넓어진다.

<44> 본 발명에 따른 기억 장치는 본 발명의 기억 소자의 제조 방법으로 제조된 기억 소자를 구비하는 것을 특징으로 한다.

<45> 이에 의하여, 결정성을 갖는 유기 강유전체 재료를 유기 강유전체막의 구성 재료로서 사용하더라도, 구동 전압의 저감화를 도모할 수 있는 기억 장치를 제공할 수 있다. 또한, 이와 같은 기억 장치는 누설 전류의 저감 및 단락의 방지에 의해, 뛰어난 신뢰성을 갖는다.

<46> 본 발명에 따른 전자 기기는 본 발명의 기억 장치를 구비하는 것을 특징으로 한다.

<47> 이에 의하여, 결정성을 갖는 유기 강유전체 재료를 유기 강유전체막의 구성 재료로서 사용하더라도, 구동 전압의 저감화를 도모할 수 있는 전자 기기를 제공할 수 있다. 또한, 이와 같은 전자 기기는 누설 전류의 저감 및 단락의 방지에 의해, 뛰어난 신뢰성을 갖는다.

발명의 실시를 위한 구체적인 내용

<48> 이하, 본 발명의 기억 소자의 제조 방법, 기억 소자, 기억 장치, 및 전자 기기의 적합한 실시 형태에 관하여 설명한다.

<49> [제1 실시 형태]

<50> 본 발명의 제1 실시 형태를 설명한다.

<51> <기억 소자>

<52> 우선, 본 발명의 기억 소자의 제조 방법을 이용하여 제조된 기억 소자, 즉 본 발명의 기억 소자의 실시 형태를 도 1에 의거하여 설명한다.

<53> 도 1은 본 발명의 제1 실시 형태에 따른 기억 소자를 나타낸 종단면도이다. 또한, 이하, 설명의 편의상, 도 2 중에서의 「위」를 「위」, 「아래」를 「아래」라 한다.

<54> 도 1에 나타낸 기억 소자(1)는, 예를 들면 기억 장치 등의 각종 전자 디바이스에 조립하여 사용되는 것이며, 기

판(2), 하부 전극(제1 전극)(3), 유기 강유전체막(4), 및 상부 전극(제2 전극)(5)이, 이 순서대로 적막(積膜)되어 구성되어 있다. 바꿔 말하면, 기억 소자(1)는, 하부 전극(3)과 상부 전극(5)의 사이에 유기 강유전체막(기록막)(4)이 개재하여 이루어지는 구조체가 그 하부 전극(3) 측에서 기판(2)에 의해 지지되어 있다.

<55> 이와 같은 기억 소자(1)는 하부 전극(3)과 상부 전극(5)의 사이에 전압(전계)을 인가함으로써, 데이터의 기입 및 판독이 행해지고, 또한 전계의 인가를 정지한 후에도 분극 상태가 유지된다. 이와 같은 특성을 이용하여, 기억 소자(1)를 기억 장치에 이용할 수 있다.

<56> 기판(2)으로서는, 예를 들면 유리 기판, 폴리이미드, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리메틸메타크릴레이트(PMMA), 폴리카르보네이트(PC), 폴리에테르술폰(PES), 방향족 폴리에스테르(액정 폴리머) 등으로 구성되는 플라스틱 기판(수지 기판), 석영 기판, 실리콘 기판, 갈륨비소 기판 등을 사용할 수 있다. 기억 소자(1)에 가요성을 부여하는 경우에는, 기판(2)으로는 수지 기판이 선택된다.

<57> 또한, 기판(2) 위에는 하지막이 설치되어 있어도 된다. 하지막은, 예를 들면 기판(2) 표면으로부터의 이온의 확산을 방지하려는 목적, 하부 전극(3)과 기판(2)의 밀착성(접합성)을 향상시키려는 목적 등에 의해 설치된다.

<58> 또한, 용도 등에 따라서는 기판(2)을 생략할 수 있다.

<59> 하지막의 구성 재료로서는 특별히 한정되지 않지만, 산화규소(SiO₂), 질화규소(SiN), 폴리이미드, 폴리아미드, 또는 가교되어 불용화된 고분자 등이 적합하게 사용된다.

<60> 또한, 기판(2)의 두께는 특별히 한정되지 않지만, 10~2000 μm인 것이 바람직하다.

<61> 이와 같은 기판(2)의 윗면(기판(2)의 한쪽 면)에는, 하부 전극(3)이 형성되어 있다.

<62> 하부 전극(3)의 구성 재료로서는, 도전성을 갖는 것이면 특별히 한정되지 않고, 예를 들면 Pd, Pt, Au, W, Ta, Mo, Al, Cr, Ti, Cu 또는 이들을 함유하는 합금 등의 도전성 재료, ITO, FTO, ATO, SnO₂ 등의 도전성 산화물, 카본블랙, 카본 나노튜브, 폴리렌 등의 탄소계 재료, 폴리아세틸렌, 폴리피롤, PEDOT(polyethylene dioxythiophene)와 같은 폴리티오펜, 폴리아닐린, 폴리(p-페닐렌), 폴리플루오렌, 폴리카르바졸, 폴리실란 또는 이들의 유도체 등의 도전성 고분자 재료 등을 들 수 있으며, 이들 중 1종 또는 2종 이상을 조합하여 사용할 수 있다. 또한, 상기 도전성 고분자 재료는 통상, 산화철, 요오드, 무기산, 유기산, 폴리스티렌설폰산 등의 고분자로 도핑되어, 도전성이 부여된 상태로 사용된다. 이들 중에서도, 하부 전극(3)의 구성 재료로서는 각각, Al, Au, Cr, Ni, Cu, Pt 또는 이들을 함유하는 합금을 주로 하는 것이 적합하게 사용된다. 이들 금속 재료를 사용하면, 전해 또는 무전해 도금법을 이용하여, 용이하고 저렴하게 하부 전극(3)을 형성할 수 있다. 또한, 기억 소자(1)의 특성을 향상시킬 수 있다.

<63> 또한, 하부 전극(3)의 두께는 특별히 한정되지 않지만, 10~1000nm 정도로 하는 것이 바람직하고, 50~500nm 정도로 하는 것이 보다 바람직하다.

<64> 이와 같은 하부 전극(3)의 윗면(하부 전극(3)의 기판(2)과 반대측의 면)에는, 유기 강유전체막(4)이 형성되어 있다.

<65> 유기 강유전체막(4)은 결정성을 갖는 유기 강유전체 재료를 주재료로 하여 구성된 것이다.

<66> 유기 강유전체 재료로서는, 예를 들면 P(VDF/TrFE)(비닐리덴플루오라이드와 트리플루오로에틸렌의 공중합체), PVDF(불화비닐리덴의 중합체) 등을 적합하게 사용할 수 있다. 이와 같은 유기 강유전체 재료는 항전계가 매우 높다. 그 때문에, 예를 들면 이와 같은 유기 강유전체 재료를 구성 재료로 하는 유기 강유전체막(4)을 기억 소자(1)에 사용하는 경우, 저구동 전압화를 위하여, 유기 강유전체막(6)을 매우 얇게 할 필요가 있다. 따라서, 본 발명을 적용함으로써 얻어지는 효과가 현저해진다.

<67> 또한, 유기 강유전체막(4)의 두께는 특별히 한정되지 않지만, 5~500nm 정도로 하는 것이 바람직하고, 10~200nm 정도로 하는 것이 보다 바람직하다. 이에 의하여, 기억 소자(1)(나아가서는, 기억 장치 소자 등의 각종 전자 디바이스)의 각종 구동 특성을 적합하게 발휘시킬 수 있다. 또한, 유기 강유전체막(4)에서의 누설 전류나 쇼트의 원인이 되는, 유기 강유전체막(4)의 결정립에 의한 표면의 요철이 작도록 억제하고, 그 결과, 기억 소자(1)의 저전압 구동화를 도모할 수 있다.

<68> 이와 같은 유기 강유전체막(4)의 윗면(유기 강유전체막(4)의 하부 전극(3)과 반대측의 면)에는, 상부 전극(5)이 형성되어 있다.

- <69> 상부 전극(5)의 구성 재료로서는, 상술한 하부 전극(3)의 구성 재료와 동일한 것을 사용할 수 있다.
- <70> 또한, 상부 전극(5)의 두께는 특별히 한정되지 않지만, 10~1000nm 정도로 하는 것이 바람직하고, 50~500nm 정도로 하는 것이 보다 바람직하다.
- <71> <기억 소자의 제조 방법>
- <72> 다음에, 본 발명의 기억 소자의 제조 방법에 대하여, 기억 소자(1)의 제조 방법을 일례로 설명한다.
- <73> (제1 예)
- <74> 우선, 기억 소자(1)의 제조 방법의 제1 예를 도 2에 의거하여 설명한다.
- <75> 기억 소자(1)의 제조 방법은,
- <76> [1] 하부 전극(3)을 형성하는 공정과,
- <77> [2] 하부 전극(3) 위에,
- <78> 유기 강유전체 재료를 함유하는 액상 재료를 도포한 후, 이것을 건조하여, 저결정화도 막을 형성하는 공정(제1 공정)과,
- <79> [3] 저결정화도 막을 가열·가압함으로써, 유기 강유전체막을 형성하는 공정(제2 공정)과,
- <80> [4] 유기 강유전체막 위에 상부 전극을 형성하는 공정을 갖는다.
- <81> 이하, 각 공정을 순차적으로 상세히 설명한다.
- <82> [1] 하부 전극(3)을 형성하는 공정
- <83> 우선, 도 2(a)에 나타낸 바와 같이, 예를 들면 반도체 기판, 유리 기판, 수지 기판 등의 기판(2)을 준비하고, 이 기판(2)의 윗면에, 도 2(b)에 나타낸 바와 같이 하부 전극(3)을 형성한다.
- <84> 특히, 기판(2)으로서 수지 기판을 사용함으로써, 얻어지는 기억 소자(1), 더욱이 기억 장치를 플렉시블한 것으로 할 수 있다.
- <85> 하부 전극(3)의 형성 방법으로서는 특별히 한정되지 않고, 예를 들면 진공증착법, 스퍼터링법(저온 스퍼터링), 이온 플레이팅 등과 같은 물리적 기상 퇴적법(PVD법), 플라스마 CVD법, 열 CVD법, 레이저 CVD법과 같은 화학 기상 퇴적법(CVD법), 전해 도금, 침지 도금, 무전해 도금 등의 습식 도금법, 스피드 코팅법, 용액 안개화 퇴적법(LSMCD법) 등의 용액 도포법, 스크린 인쇄법, 잉크젯법 등의 각종 인쇄법 등에 의해 형성할 수 있다.
- <86> [2] 저결정화도 막을 형성하는 공정(제1 공정)
- <87> 다음에, 도 2(c)에 나타낸 바와 같이, 하부 전극(3) 위에, 결정성의 유기 강유전체 재료를 함유하는 액상 재료(4A)를 도포하고(막상(膜狀)의 액상 재료(4A)를 형성하고), 이것을 건조하여, 도 2(d)에 나타낸 바와 같이, 유기 강유전체막(4)의 형성을 위한 중간 생성막인 저결정화도 막(비정질막을 포함함)(4B)을 형성한다.
- <88> 이 저결정화도 막(4B)은 유기 강유전체막(4)에 있어서의 유기 강유전체 재료의 최종적인 결정화도보다도 낮은 결정화도로, 유기 강유전체 재료를 주재료로 하여 구성되는 것이다. 또한, 저결정화도 막(4B)에 있어서의 유기 강유전체 재료의 결정화도는, 유기 강유전체막(4)에 있어서의 유기 강유전체 재료의 최종적인 결정화도를 100%로 했을 때, 0.001~80% 이하인 것이 바람직하고, 50% 이하인 것이 보다 바람직하다.
- <89> 액상 재료(4A)는 결정성의 유기 강유전체 재료를 용매에 용해 또는 분산매에 분산시킨 것을 사용할 수 있다.
- <90> 특히, 액상 재료(4A)는 상기 유기 강유전체 재료를 용매에 용해한 것임이 바람직하다. 이에 의하여, 기판(2)에의 액상 재료(4A)의 도포를 용이하게 하는 동시에, 비교적 간단히 저결정화도 막(4B)의 막두께를 균일한 것으로 할 수 있다. 그 결과, 얻어지는 유기 강유전체막(4)의 박막화를 도모하면서, 유기 강유전체막(4)의 막두께가 국소적으로 작아지는 것을 보다 확실히 방지할 수 있다.
- <91> 액상 재료(4A) 중의 유기 강유전체 재료로서는, 상술한 유기 강유전체막(4)의 구성 재료를 사용할 수 있다. 특히, 상기 유기 강유전체 재료로서, 불화비닐리덴과 트리플루오로에틸렌의 공중합체, 불화비닐리덴의 중합체 중 1종을 단독 또는 2종을 조합시킨 것을 사용하는 것이 바람직하다. 또한, 매우 용이하게 강유전성을 얻기 위해서는, 불화비닐리덴과 트리플루오로에틸렌의 공중합체인 것이 더 바람직하다.

<92> 또한, 액상 재료(4A)에는, 유기 강유전체 재료, 용매 또는 분산매 이외에, 다른 물질이 함유되어 있어도 된다.

<93> 액상 재료(4A) 중의 용매 또는 분산매로서는, 상기 유기 강유전체 재료를 용해 또는 분산시킬 수 있는 것임에 특별히 한정되지 않고, 예를 들면 질산, 황산, 암모니아, 과산화수소, 물, 이황화탄소, 사염화탄소, 에틸렌카르보네이트 등의 무기 용매나, 메틸에틸케톤(MEK), 아세톤, 디에틸케톤, 메틸이소부틸케톤(MIBK), 메틸이소프로필케톤(MIPrK), 메틸이소펜틸케톤(MIPeK), 아세틸아세톤, 시클로헥사논 등의 케톤계 용매, 디에틸카르보네이트(DEC), 메탄올, 에탄올, 이소프로판올, 에틸렌글리콜, 디에틸렌글리콜(DEG), 글리세린 등의 알코올계 용매, 디에틸에테르, 디이소프로필에테르, 1,2-디메톡시에탄(DME), 1,4-디옥산, 테트라하이드로푸란(THF), 테트라하이드로페란(THP), 아니솔, 디에틸렌글리콜디메틸에테르(디글림), 디에틸렌글리콜에틸에테르(카르비톨) 등의 에테르계 용매, 메틸셀로솔브, 에틸셀로솔브, 페닐 셀로솔브 등의 셀로솔브계 용매, 헥산, 펜tan, 햅tan, 시클로헥산 등의 지방족 탄화수소계 용매, 톨루엔, 크실렌, 벤젠 등의 방향족 탄화수소계 용매, 피리딘, 피라진, 푸란, 피롤, 티오펜, 메틸파롤리돈 등의 방향족 복소환 화합물계 용매, N,N-디메틸포름아미드(DMF), N,N-디메틸아세트아미드(DMA) 등의 아미드계 용매, 디클로로메탄, 클로로포름, 1,2-디클로로에탄 등의 할로겐 화합물계 용매, 아세트산에틸, 아세트산 메틸, 포름산 에틸 등의 에스테르계 용매, 디메틸су포시드(DMSO), 술포란 등의 황화합물계 용매, 아세토니트릴, 프로피오니트릴, 아크릴로니트릴 등의 니트릴계 용매, 포름산, 아세트산, 트리클로로아세트산, 트리플루오로아세트산 등의 유기산계 용매와 같은 각종 유기 용매, 또는 이들을 포함하는 혼합 용매 등을 사용할 수 있다.

<94> 특히, 유기 강유전체 재료로서 P(VDF/TrFE)를 사용하는 경우에는, 용매로서 MEK(메틸에틸케톤: 2-부타논), MIPrK(메틸이소프로필케톤: 3-메틸-2-부타논), 2-펜타논, 3-펜타논, MIBK(메틸이소부틸케톤: 4-메틸-2-펜타논), 2-헥사논, 2,4-디메틸-3-펜타논, 4-헵타논, MIPeK(메틸이소펜틸케톤: 5-메틸-2-헥사논), 2-헵타논, 3-헵타논, 시클로헥사논, 또는 DEC(디에틸카르보네이트)의 각종 유기 용매, 또는 이들의 혼합 용매를 사용하는 것이 바람직하다.

<95> 또한, 도포하는 액상 재료(4A) 중에 있어서의 유기 강유전체 재료의 함유율은 0.1~8.0중량%인 것이 바람직하고, 0.2~4.0중량%인 것이 보다 바람직하다. 이에 의하여, 기판(2)에의 액상 재료(4A)의 도포를 용이하게 하는 동시에, 비교적 간단히 저결정화도 막(4B)의 막두께를 균일한 것으로 할 수 있다.

<96> 액상 재료(4A)의 도포 방법으로서는 특별히 한정되지 않지만, 예를 들면 스판 코팅법, 용액 안개화 퇴적법(LSMCD법), 잉크젯법 등을 적합하게 사용할 수 있다.

<97> 액상 재료(4A)의 건조 방법, 즉 액체로부터 용매 또는 분산액의 제거 방법으로서는 특별히 한정되지 않지만, 예를 들면 핫플레이트나 오븐 등에 의한 외부 열건조법, 마이크로파 등에 의한 내부 열건조법, 열풍 반송법, 적외선 등에 의한 복사 전열 건조법, 진공 감압법 등을 이용할 수 있다.

<98> 또한, 액상 재료(4A)의 용매 또는 분산액의 휘발성이 높아, 도포 후의 막에 잔류 용매 또는 잔류 분산액이 거의 없는 경우, 상기 건조 공정을 생략해도 된다.

<99> 액상 재료(4A)의 건조 방법으로서 열처리를 이용하는 경우, 처리 온도는 유기 강유전체 재료의 최적의 결정화 온도 이하에서 행하며, 구체적으로는, 사용하는 유기 강유전체 재료, 용매의 종류, 액상 재료(4A)의 막두께 등에도 의하지만, 실온~140°C인 것이 바람직하고, 실온~100°C인 것이 보다 바람직하다.

<100> 또한, 이 경우, 처리 시간은 사용하는 유기 강유전체 재료나 액상 재료(4A)의 막두께 등에도 의하지만, 0.5~120분간인 것이 바람직하고, 1~30분간인 것이 보다 바람직하다.

<101> 또한, 액상 재료(4A)를 도포하여 저결정화도 막을 형성하는 경우, 복수회에 걸쳐 도포 공정을 반복해도 된다. 이에 의하여, 용매의 증발 과정에서 형성되는 작은 펀홀 결함 등에 액상 재료가 충전되어, 저결정화도 막의 펀홀 결함이 저감되고, 결과적으로 누설 전류나 쇼트가 적은 강유전체막을 형성할 수 있다. 또한, 상기 도포 공정과 상기 건조 공정을 교대로 반복함으로써, 펀홀 결함이 적은 저결정화도 막을 형성할 수도 있다.

<102> [3] 유기 강유전체막(4)을 형성하는 공정

<103> 다음에, 저결정화도 막(4B)을 가열·가압함으로써, 저결정화도 막(4B)을 정형하면서 저결정화도 막(4B)의 결정화도를 높여, 유기 강유전체막(4)을 얻는다. 구체적으로는, 도 2(e)에 나타낸 바와 같이, 형(6)을 저결정화도 막(4B)을 거쳐 기판(2)을 향해 압압하면서, 저결정화도 막(4B)을 가열함으로써, 결정화를 행한 후에, 도 2(f)에 나타낸 바와 같이, 형(6)을 떼어내어, 유기 강유전체막(4)을 형성한다.

- <104> 형(6)을 기판(2)을 향해 압압할 때의 압력은 $0.1\sim10\text{MPa}/\text{cm}^2$ 인 것이 바람직하다. 이에 의하여, 얻어지는 유기 강유전체막(4)의 기판과 반대측의 면을 매우 평활한 면으로 할 수 있다.
- <105> 형(6)을 압압하는 방법으로서는 특별히 한정되지 않고, 각종 프레스기를 사용할 수 있다. 저결정화도 막(4B)은 가열함으로써 결정성을 촉진시킨다. 결정성을 촉진하는 방법(결정화도를 높이는 방법)으로서는 특별히 한정되지 않지만, 예를 들면 핫플레이트, 오븐, 진공 오븐 등을 사용한 결정성 촉진법, 마이크로파 등에 의한 내부 가열을 이용한 결정성 촉진법, 적외선 등에 의한 복사 전열에 의한 결정성 촉진법 등을 이용할 수 있다. 특히, 핫플레이트, 오븐, 진공 오븐 등에 의한 결정성 촉진 열처리 공정을 적합하게 이용할 수 있다. 저결정화도 막(4B)의 결정성을 촉진시킴에 있어, 저결정화도 막(4B)에 대하여 적절한 온도 영역에서 열처리를 실시함으로써, 형(6)으로 압압하면서 결정성을 촉진하면, 비교적 간단히 단시간에, 유기 강유전체 재료의 본의 아닌 결정 구조 변화를 방지하면서, 저결정화도 막(4B) 내의 유기 강유전체 재료의 결정성을 효율적으로 촉진시킬 수 있다.
- <106> 저결정화도 막(4B)의 결정성 촉진 방법으로서 열처리를 이용하는 경우, 그 처리 온도는 유기 강유전체 재료의 결정화 온도 이상, 융점 이하에서 행하며, 구체적으로는, 사용하는 유기 강유전체 재료에도 의하지만, P(VDF/TrFE)(VDF/TrFE = 75/25)의 경우, 가열 온도가 $80\sim200^\circ\text{C}$ 인 것이 바람직하고, $100\sim150^\circ\text{C}$ 인 것이 보다 바람직하다. 이에 의하여, 저결정화도 막(4B) 내의 유기 강유전체 재료를 효율적으로 결정화시킬 수 있다. 또한, 이 처리 온도는, 상술한 바와 같은 온도 범위이면서, 유기 강유전체 재료의 퀴리(curing) 온도 이상이면, 저결정화도 막(4B) 내의 유기 강유전체 재료의 결정성을 간단하고 효율적으로 촉진시킬 수 있다.
- <107> 여기서, 「처리 온도」란 저결정화도 막(4B)의 온도이며, 이 열처리에서는, 예를 들면 저결정화도 막(4B)이 상술한 바와 같은 온도 범위가 되도록, 오븐이나 핫플레이트를 작동시킨다.
- <108> 또한, 결정화 처리 시의 처리 시간은, 사용하는 유기 강유전체 재료나 액상 재료(4A)의 막두께 등에도 의하지만, $0.5\sim120$ 분간인 것이 바람직하고, $1\sim30$ 분간인 것이 보다 바람직하다.
- <109> 또한, 저결정화도 막(4B)을 가열하여 결정화도를 높인 후에 냉각하는 것이 바람직하다. 이에 의하여, 유기 강유전체막(4)의 기판(2)과 반대측의 면을 보다 확실히 평활화한 상태로 할 수 있다. 또한, 이 냉각은 결정화도를 높인 후, 형(6)을 떼어내기 전에 행하는 것이 보다 바람직하다. 즉, 형(6)을 압압하면서 상기 냉각을 행하고, 그 후, 형(6)을 떼어내는 것이 바람직하다. 이에 의하여, 유기 강유전체막(4)의 기판(2)과 반대측의 면을 더욱 확실히 평활화(정형)할 수 있다.
- <110> 이 냉각의 온도는 $0\sim100^\circ\text{C}$ 인 것이 바람직하고, 상기 유기 강유전체 재료의 유리 전이점 이하에서 행하는 것이 보다 바람직하고, 또한 상온(실온) 이하에서 행하는 것이 바람직하다. 이에 의하여, 결정화의 촉진을 보다 확실히 행할 수 있다. 또한, 이 냉각은 유기 강유전체 재료가 원하는 결정 상태로 되는 냉각 속도로 행해진다.
- <111> 유기 강유전체 재료의 냉각 방법으로서는 특별히 한정되지 않지만, 예를 들면 자연 냉각, 기판이나 형을 펠티에(Peltier) 소자에 의해 냉각하는 방법, 형에 재킷을 설치하여 냉매를 유통시키는 방법 등을 적합하게 들 수 있다.
- <112> 또한, 형(6)에 의한 압압(정형) 전에, 저결정화도 막(4B)을 가열하여 연화시키는 것이 바람직하다. 이에 의하여, 유기 강유전체막(4)의 기판(2)과 반대측의 면을 보다 확실히 평활화한 상태로 할 수 있다.
- <113> 형(6)의 재질에 대해서는 특별히 한정되지 않지만, 예를 들면 금속 재료가 적합하게 사용된다. 또한, 형(6)의 표면(압압면)에 이형 처리가 실시되어 있는 것이 바람직하다. 이에 의하여, 형(6)을 떼어내기가 간단해지는 동시에, 형(6)에의 유기 강유전체 재료의 고착을 방지하여, 유기 강유전체막(4)의 기판(2)과 반대측의 면의 평활성을 보다 뛰어난 것으로 할 수 있다.
- <114> 이형 처리로서는 특별히 한정하지 않지만, 발액 처리, 미세 요철의 형성 등을 적합하게 들 수 있다.
- <115> 또한, 불소계 고분자의 유기 강유전체 재료를 사용하는 경우에는, 불소를 많이 포함하고 있기 때문에 다른 재료 와의 밀착성이 그다지 높지 않으므로, 반드시 형(6)의 표면 처리가 필요하지는 않다.
- <116> 이 가열 처리 공정에서는, 저결정화도 막(4B) 내의 유기 강유전체 재료의 분자 운동이 열에너지에 의해 격렬해져, 저결정화도 막(4B)이 연화된다. 따라서, 연화된 상태의 저결정화도 막(4B)에 형(6)을 밀착 가압(프레스)하면서 β 형으로의 상전이를 촉진하여 결정화한 후, 프레스한 상태를 유지하면서 냉각함으로써, 형(6)에 형성된 패턴이 전사된 유기 강유전체막(4)을 얻을 수 있다.
- <117> 또한, 결정화 처리 시에 있어서의 분위기는, 공기 중이어도 되지만, 질소, 아르곤 등의 불활성 분위기 중, 또는

진공 중인 것이 보다 바람직하다.

<118> 이 프로세스의 특징은, 가열에 의해 저결정화도 막(4B)의 결정화를 촉진하는 과정에서, 저결정화도 막(4B) 중의 유기 강유전체 재료가 가압되기 때문에, 결정화가 제한된 공간 내에서 진행된다. 즉, 저결정화도 막(4B)의 기판(2)과 반대측의 면이 형(6)에 의해 평활화된 상태를 유지하면서, 유기 강유전체 재료의 결정화가 진행된다. 따라서, 유기 강유전체 재료의 결정 입자가 자유롭게 성장하여 표면이 거칠어지는 것을 막을 수 있다. 그 때문에, 얻어지는 유기 강유전체막(4)의 기판(2)과 반대측의 면이 평활화되어, 유기 강유전체막(4)의 막두께(하부 전극(3)과 상부 전극(5) 사이의 거리)가 국소적으로 작아지는 것을 방지할 수 있다. 이에 의하여, 예를 들면, P(VDF/TrFE)의 박막화를 방해하는 결정립에 의한 표면 요철의 문제가 회피되어, 기억 소자(1)의 저전압 구동화를 도모할 수 있다.

<119> 또한, 본 예에서는, 형(6)과 하부 전극(3) 사이에 전계를 인가하면서, 결정화를 행한다.

<120> 이에 의하여, 얻어지는 유기 강유전체막(4) 내의 유기 강유전체 재료의 결정 방위, 즉 분극축을 하부 전극(3) 및 상부 전극(5)의 면에 수직한 방향으로 정렬시킬 수 있다. 그 때문에, 얻어지는 기억 소자(1)에서는, 분극축의 방위 요동에 기인하는 분극의 손실을 저감할 수 있어, 유기 강유전체가 갖는 분극값을 최대한으로 끌어낼 수 있다. 또한, 분극 반전의 응답성 향상을 도모하는 동시에, 히스테리시스 곡선에서의 각형성을 뛰어난 것으로 할 수 있다.

<121> 또한, 하부 전극(3) 및 형(6)을 사용하여 저결정화도 막(4B)에 전압을 인가하므로, 별도의 전극을 준비하지 않고, 간단히 저결정화도 막(4B)에 전압을 인가할 수 있다.

<122> 상기 전압 인가에 의해 저결정화도 막(4B)에 인가되는 전계는, 사용하는 유기 강유전체 재료에도 의하지만, 항전계 이상의 전계를 인가하는 것이 바람직하다. 예를 들면, P(VDF/TrFE)의 경우, 0.3kV/cm 이상인 것이 바람직하고, 항전계인 0.5MV/cm 이상인 것이 보다 바람직하다. 이에 의하여, 얻어지는 유기 강유전체막(4) 내의 유기 강유전체 박막의 결정 배향성을, 분극축이 하부 및 상부 전극면에 수직한 방향으로 정렬시킬 수 있다.

<123> 또한, 상술한 바와 같은 전계의 인가는 생략할 수 있다.

<124> [4] 상부 전극을 형성하는 공정

<125> 다음에, 도 2(g)에 나타낸 바와 같이, 저결정화도 막(4B) 위에, 상부 전극(5)을 형성한다. 상술한 바와 같이, 유기 강유전체막(4)의 제1 전극(3)과 반대측의 면은 평활하며, 이와 같은 평활한 면 위에 상부 전극(5)을 형성하므로, 유기 강유전체막(4)과 상부 전극(5) 사이의 계면을 매우 평활하게 할 수 있다.

<126> 상부 전극(5)의 형성은 상기 공정 [1]과 마찬가지 방법으로 행할 수 있다.

<127> 이상과 같이 하여, 기억 소자(1)를 제조할 수 있다.

<128> 이와 같은 제조 방법에 의하면, 형(6)을 사용하여 저결정화도 막(4B)의 결정화를 행하므로, 저결정화도 막(4B)과 제2 전극(5) 사이의 계면을 매우 평활하게 하고, 이와 같은 상태로 저결정화도 막(4B)을 결정화할 수 있다. 그 때문에, 결정의 입자 성장에 따른 표면 요철의 발생을 방지하여, 얻어지는 유기 강유전체막(4)의 표면을 매우 평활하게 할 수 있다.

<129> 그 결과, 유기 강유전체막(4)을 얇게 하더라도, 얻어지는 기억 소자(1)는 누설 전류의 증가를 방지하는 동시에, 유기 강유전체막(4)의 두께 방향에서의 단락(하부 전극(3)과 상부 전극(5) 사이에서의 단락)을 방지할 수 있다. 즉, 유기 강유전체막(4)을 얇게 하여, 구동 전압을 저감할 수 있다.

<130> 또한, 이러한 제조 방법에서는, 비교적 저온에서 간이 장치만을 사용한 프로세스에 의해 기억 소자(1)를 형성할 수 있다. 그 때문에, 제조 장치의 저비용화를 도모할 수 있는 동시에, 기억 소자(1), 더욱이 기억 장치를 구성하는 재료의 선택폭이 넓어진다. 예를 들면, 기판(2)으로서 수지 재료를 사용하여, 플렉시블한 기억 소자(1)나 기억 장치를 제조할 수 있다.

<131> (제2 예)

<132> 다음에, 기억 소자(1)의 제조 방법의 제2 예를 도 3에 의거하여 설명한다. 또한, 이하에서는, 상술한 제1 예와 상이한 사항을 중심으로 설명하고, 동일한 사항에 관해서는 그 설명을 생략한다.

<133> 제2 예에 있어서의 기억 소자(1)의 제조 방법은, 제2 공정에서, 저결정화도 막(4B)을 결정화한 후에 이것을 연화한 상태에서 형(6)을 압압하여, 유기 강유전체막(4)을 형성하는 것 이외에는, 상술한 제1 예에 있어서의 기억

소자(1)의 제조 방법과 동일하다.

<134> 즉, 제2 예에 있어서의 기억 소자(1)의 제조 방법에서는, [1] 하부 전극(3)을 형성하는 공정과, [2] 하부 전극(3) 위에, 유기 강유전체 재료를 함유하는 액상 재료를 도포한 후, 이것을 건조하여, 저결정화도 막을 형성하는 공정(제1 공정)과, [3] 저결정화도 막의 결정성을 촉진한 후에, 이것을 가열·가압하여, 유기 강유전체막을 형성하는 공정(제2 공정)과, [4] 유기 강유전체막 위에 상부 전극을 형성하는 공정을 갖는다.

<135> 제2 예에 있어서의 기억 소자(1)의 제조 방법에서의 공정 [1], [2] 및 [4]는, 제1 예에서의 공정 [1], [2] 및 [4]와 동일하다.

<136> 제2 예에서의 공정 [3]에서는, 저결정화도 막(4B) 중의 유기 강유전체 재료의 결정성을 촉진하여, 유기 강유전체막(4)을 형성할 때에, 도 3(d)에 나타낸 바와 같이, 저결정화도 막(4B)을 가열함으로써 결정화도를 높여 결정막(4C)을 형성한 후, 결정막(4C)을 가열하여 연화시킨 상태에서, 도 3(e)에 나타낸 바와 같이, 형(6)을 결정막(4C)을 거쳐 기판(2)을 향해 압압한 후, 형(6)을 빼어내어, 유기 강유전체막(4)을 얻는다.

<137> 상기 연화를 위한 가열 온도(처리 온도)로서는 특별히 한정되지 않지만, 80~200°C인 것이 바람직하다. 이에 의하여, 얻어지는 유기 강유전체막(4)의 기판(2)과 반대측의 면을 매우 평활하게 할 수 있다.

<138> 또한, 연화한 결정막(4C)을 형(6)에 의해 압압할 때, 상술한 제1 예와 마찬가지로, 형(6)과 기판(2)(또는 하부 전극(3)) 사이에 전압을 인가하여, 결정화막(4C) 내의 강유전체 재료의 분극축의 방향을 정렬할 수 있다.

<139> 그 밖에, 여기서 사용하는 형(6), 및 압압, 가열 처리, 냉각 등의 조건은 제1 예에서 기술한 것과 동일한 조건을 이용할 수 있다.

<140> 이와 같은 제조 방법에 의하면, 결정화에 의해 결정막(4C)의 기판(2)과 반대측의 면에, 유기 강유전체 재료의 결정립으로 구성된 요철이 형성되어 있더라도, 유기 강유전체막(4)의 기판(2)과 반대측의 면을 평활하게 할 수 있다. 그 때문에, 유기 강유전체막(4)의 막두께가 국소적으로 작아지는 것을 방지할 수 있다. 그 결과, 유기 강유전체막(4)을 얇게 하더라도, 얻어지는 기억 소자(1)는 누설 전류의 증가를 방지하는 동시에, 유기 강유전체막(4)의 두께 방향에서의 단락을 방지할 수 있다. 즉, 유기 강유전체막(4)을 얇게 하여, 구동 전압을 저감할 수 있다.

<141> 이상과 같이 해서도, 기억 소자(1)를 제조할 수 있다.

<142> 또한, 제2 예에서, 상술한 바와 같은 형에 의한 압압은, 상부 전극(5)의 형성 전에 행하지 않고, 저결정화도 막(4B) 위에 상부 전극(5)을 형성하고, 그 후, 상부 전극(5) 및 저결정화도 막(4B)을 거쳐 기판(2)을 향해 형(6)을 압압할 수도 있다.

<143> <기억 장치>

<144> 다음에, 본 발명의 기억 장치의 일례로서, 본 발명의 기억 소자(1)를 사용한 CP형의 기억 장치를 도 4에 의거하여 설명한다.

<145> 도 4는 본 발명의 기억 소자(1)를 사용한 기억 장치(메모리 어레이)의 회로형태를 모식적으로 나타낸 도면이다.

<146> 도 4에 나타낸 기억 장치(100)는 복수의 CP형의 메모리 셀로 구성된 메모리 어레이를 갖는 기억 장치이다.

<147> 보다 구체적으로는, 기억 장치(100)는 행 선택을 위한 제1 신호 전극(101)과, 열 선택을 위한 제2 신호 전극(102)이 직교하도록 배열하여 구성된 메모리 어레이를 갖고 있다.

<148> 제1 신호 전극(101) 및 제2 신호 전극(102) 중, 한쪽이 워드선이고, 다른쪽이 비트선이며, 이들의 각 교점이 본 발명의 기억 소자(1)를 구성한다. 또한, 도 4에서는, 기억 소자(1)를 교점 부근에 접속된 저항으로서 모식적으로 나타내고 있다.

<149> 이와 같은 기억 장치(100)는 결정성을 갖는 유기 강유전체 재료를 유기 강유전체막(4)의 구성 재료로서 사용하더라도, 구동 전압의 저감화를 도모할 수 있다. 또한, 이와 같은 기억 장치(100)는 누설 전류의 저감 및 단락의 방지에 의해, 뛰어난 신뢰성을 갖는다.

<150> [제2 실시 형태]

<151> 다음에, 본 발명의 제2 실시 형태를 설명한다. 또한, 제2 실시 형태에 대하여, 상술한 제1 실시 형태와 동일한 사항에 관해서는, 그 설명을 생략한다.

- <152> 도 5은 본 발명의 제2 실시 형태에 따른 기억 소자의 실시 형태를 나타낸 단면도이다. 또한, 도 5에서, (a)는 이러한 기억 소자의 종단면도를 나타내고, (b)는 이러한 기억 소자의 횡단면도를 나타내고 있다. 또한, 이하, 설명의 편의상, 도 5 중에서의 「위」를 「위」, 「아래」를 「아래」라 한다.
- <153> 도 5에 나타낸 기억 소자(1A)는 1트랜지스터형(이른바 1T형) 기억 장치의 형태를 한 것이다.
- <154> 이와 같은 기억 소자(1A)는 기판(2) 위에 서로 간격을 두고 설치된 소스 영역(31) 및 드레인 영역(32)과, 이들 간에서 소스 영역(31) 및 드레인 영역(32)에 각각 접촉하는 반도체막(33)과, 반도체막(33) 위를 덮도록 형성된 유기 강유전체막(기록막)(4D)과, 유기 강유전체막(4D) 위에 형성된 게이트 전극(5A)을 갖는다.
- <155> 이와 같은 기억 소자(1A)에서는, 게이트 전극(5A)과 소스 영역(31) 및 드레인 영역(32)의 사이에 전압을 인가하여, 유기 강유전체막(4D) 내의 분극 상태를 변화시켜, 데이터의 기록(기입)이 행해진다. 또한, 이와 같은 분극 상태는 전계의 인가를 정지하더라도 유지되어, 소스 영역(31)과 드레인 영역(32) 사이를 흐르는 전류를 검지함으로써, 기록의 재생(판독)을 행할 수 있다. 그 때문에, 기억 소자(1A)를 불휘발성 메모리로 사용할 수 있다.
- <156> 이 기억 소자(1)에서는, 도 5(b)에 나타낸 바와 같이, 반도체막(33) 중, 소스 영역(31)과 드레인 영역(32) 사이의 영역이, 캐리어가 이동하는 채널 영역(34)으로 되어 있다. 여기서, 이 채널 영역(34)에서, 캐리어의 이동 방향의 길이, 즉 소스 영역(31)과 드레인 영역(32) 사이의 거리가 채널 길이(L)이며, 채널 길이(L) 방향과 직교하는 방향의 길이가 채널폭(W)이다.
- <157> 이와 같은 기억 소자(1A)는, 소스 영역(31) 및 드레인 영역(32)이 유기 강유전체막(4D)을 거쳐 게이트 전극(5A)보다도 기판(2) 측에 설치된 구조, 즉 톱 게이트 구조로 되어 있다.
- <158> 다음에, 본 발명의 기억 소자의 제조 방법에 대하여, 도 6에 의거하여 기억 소자(1A)의 제조 방법을 일례로 설명한다.
- <159> 도 6은 도 5에 나타낸 기억 소자의 제조 방법을 설명하기 위한 도면이다.
- <160> 기억 소자(1A)의 제조 방법은, 유기 강유전체막(4D)의 제조에 관하여, 상술한 제1 실시 형태(제1 예 또는 제2 예)에 따른 기억 소자(1)의 제조 방법과 동일하다.
- <161> 즉, 기억 소자(1A)의 제조 방법은, [1] 소스 영역(31), 드레인 영역(32), 및 반도체막(33)을 형성하는 공정과, [2] 반도체막(33)(채널 영역(34)) 위에, 유기 강유전체 재료를 함유하는 액상 재료를 도포한 후, 이것을 건조하여, 저결정화도 막을 형성하는 공정(제1 공정)과, [3] 저결정화도 막을 결정화하여, 유기 강유전체막을 형성(형을 사용함)하는 공정(제2 공정)과, [4] 유기 강유전체막 위에, 게이트 전극(5A)을 형성하는 공정을 갖는다.
- <162> [1] 소스 영역(31), 드레인 영역(32), 및 반도체막(33)을 형성하는 공정
- <163> 우선, 도 6(a)에 나타낸 바와 같이, 예를 들면 반도체 기판, 유리 기판, 수지 기판 등의 기판(2)을 준비하고, 이 기판(2)의 윗면에, 도 6(b)에 나타낸 바와 같이, 소스 영역(31) 및 드레인 영역(32)을 형성한 후, 도 6(c)에 나타낸 바와 같이 반도체막(33)을 형성한다.
- <164> 소스 영역(31), 드레인 영역(32), 및 반도체막(33)의 형성 방법으로서는, 각각 특별히 한정되지 않고, 상술한 하부 전극(3)과 마찬가지 방법을 이용할 수 있다.
- <165> 또한, 반도체막(33)의 구성 재료로서는 특별히 한정되지 않고, 각종 유기 반도체 재료나 각종 무기 반도체 재료를 사용할 수 있지만, 플렉시블화의 관점에서 유기 반도체 재료를 사용하는 것이 바람직하다.
- <166> 유기 반도체 재료로서는, 예를 들면 나프탈렌, 안트라센, 테트라센, 펜타센, 헥사센, 프탈로시아닌, 페닐렌, 히드라존, 트리페닐메탄, 디페닐메탄, 스틸벤, 아릴비닐, 피라졸린, 트리페닐아민, 트리아릴아민, 올리고티오펜, 프탈로시아닌 또는 이들의 유도체와 같은 저분자의 유기 반도체 재료나, 폴리-N-비닐카르바졸, 폴리비닐피렌, 폴리비닐안트라센, 폴리티오펜, 폴리알킬티오펜, 폴리헥실티오펜, 폴리(p-페닐렌비닐렌), 폴리티에닐렌비닐렌, 폴리아릴아민, 피렌 포름알데히드 수지, 에틸카르바졸 포름알데히드 수지, 폴루오렌-비티오펜 공중합체, 폴루오렌-아릴아민 공중합체 또는 이들의 유도체와 같은 고분자의 유기 반도체 재료(공역계 고분자 재료)를 들 수 있으며, 이들 중 1종 또는 2종 이상을 조합하여 사용할 수 있지만, 특히, 고분자의 유기 반도체 재료(공역계 고분자 재료)를 주로 하는 것을 사용하는 것이 바람직하다. 공역계 고분자 재료는 그 특유의 전자 구름의 퍼짐에 의해, 캐리어의 이동성이 특히 높다.
- <167> 또한, 이 중, 공기 중에서 산화되기 어려워 안정하다는 것 등의 이유로, 고분자의 유기 반도체 재료(공역계 고

분자 재료)로서는, 플루오렌-비티오펜 공중합체, 플루오렌-아릴아민 공중합체, 폴리아릴아민 또는 이들의 유도체 중 적어도 1종을 주성분으로 하는 것을 사용하는 것이 특히 바람직하다.

<168> 이와 같은 고분자의 유기 반도체 재료를 주재료로 하여 반도체막(33)을 구성하면, 박형화·경량화가 가능하고, 또한, 가요성도 뛰어난 기억 장치로 되기 때문에, 플렉시블 디스플레이 등으로 대표되는, 각종 플렉시블 일렉트로닉스 디바이스에 탑재되는 불휘발성 메모리로서의 응용에 적합하다.

<169> 반도체막(33)(유기 반도체 재료)의 두께는 1~500nm 정도인 것이 바람직하고, 10~200nm 정도인 것이 보다 바람직하다.

[2] 저결정화도 막을 형성하는 공정(제1 공정)

<171> 다음에, 반도체막(33) 위를 덮도록, 결정성의 유기 강유전체 재료를 함유하는 액상 재료를 도포하고(막상의 액상 재료를 형성하고), 이것을 건조하여, 도 6(d)에 나타낸 바와 같이, 유기 강유전체막(4D)의 형성을 위한 중간 생성막인 저결정화도 막(비정질막)(4E)을 형성한다.

<172> 이 저결정화도 막(4E)의 형성은, 상술한 제1 예의 저결정화도 막(4B)의 형성과 마찬가지 방법으로 행할 수 있다.

<173> 본 실시 형태와 같이, 소스 영역(31), 드레인 영역(32), 및 반도체막(33)에 의한 요철이 형성되어 있더라도, 용액 안개화 퇴적법(LSMCD법)을 이용하여 저결정화도 막(4E)을 형성하면, 얻어지는 저결정화도 막(4E)의 막두께의 균일화를 간단히 도모할 수 있다. 이것은 용액 안개화 퇴적법(LSMCD법)에 의해 형성된 액적의 입경이 작음에 기인하는 것이다.

[3] 유기 강유전체막(4D)을 형성하는 공정(제2 공정)

<175> 다음에, 도 6(e)에 나타낸 바와 같이, 저결정화도 막(4E)의 결정을 촉진하여, 유기 강유전체막(4D)을 형성한다.

<176> 이 유기 강유전체막(4D)의 형성(결정화)은, 상술한 제1 실시 형태(제1 예 또는 제2 예)의 유기 강유전체막(4)의 형성과 마찬가지 방법으로 행할 수 있다. 즉, 형을 사용하여, 유기 강유전체막(4D)의 기판(2)과 반대측의 면을 평탄화할 수 있다.

[4] 게이트 전극을 형성하는 공정

<178> 다음에, 도 6(e)에 나타낸 바와 같이, 유기 강유전체막(4) 위에 게이트 전극(5A)을 형성한다.

<179> 게이트 전극(5A)의 형성은 상기 공정 [1]과 마찬가지 방법으로 행할 수 있다.

<180> 이상과 같이 하여, 기억 소자(1A)를 제조할 수 있다.

<181> 이상에서 설명한 바와 같은 제조 방법에 의해, 뛰어난 응답성 및 히스테리시스 특성을 갖는 기억 소자(1A)를 제조할 수 있다.

<182> 특히, 본 실시 형태에서는 저결정화도 막(4E)을 형성하는 공정 전에, 기판(2) 위에, 소스 영역(31) 및 드레인 영역(32)과, 채널 영역(34)(반도체막(33))을 형성하고, 저결정화도 막(4E)을 형성하는 공정에서는, 채널 영역(34) 위에 저결정화도 막(4E)을 형성하고, 유기 강유전체막(4D)을 형성하는 공정 후에, 유기 강유전체막(4D) 위에 게이트 전극(5A)을 형성한다. 이에 의하여, 이른바 1T(트랜지스터)형의 기억 장치에 사용할 수 있는 기억 소자(1A)를 얻을 수 있다.

<기억 장치>

<184> 다음에, 본 발명의 기억 장치의 다른 예로서, 본 발명의 기억 소자(1A)를 사용한 기억 장치를 도 7에 의거하여 설명한다.

<185> 도 7에 나타낸 기억 장치(100A)는, 이른바 1T형의 기억 장치이다.

<186> 보다 구체적으로는, 기억 장치(100A)는 행 선택을 위한 제1 신호 전극(101)과, 열 선택을 위한 제2 신호 전극(102)이 직교하는 동시에, 제1 신호 전극(101)과 제2 신호 전극(102)의 교점 부근을 제3 신호 전극(103)이 통과하도록 배열하고, 이들에 기억 소자(1A)가 접속되어 구성된 메모리 어레이를 갖고 있다.

<187> 제1 신호 전극(101) 및 제2 신호 전극(102) 중, 한쪽이 워드선이고, 다른쪽이 비트선이다. 또한, 제1 신호 전극(101)과 제2 신호 전극(102)의 각 교점 부근에서, 제1 신호 전극(101)은 드레인 영역(32)에 접속되고, 제2 신

호 전극(102)은 소스 영역(31)에 접속되어 있다. 제3 신호 전극(103)은 게이트 전극(5A)에 접속되어, 데이터 기입을 위한 기입선으로서 기능하는 것이다.

<188> 이와 같은 기억 장치(100A)는 비파괴 판독이 가능하다.

<189> 또한, 기억 장치의 안정 동작의 관점에서는, 2T2C형, 더욱이는 1T1C형의 기억 장치가 바람직하지만, 비파괴 판독(NDRO)이 가능하다는 관점에서, 1T형이 바람직하다.

<190> 또한, 본 실시 형태에서는 본 발명의 기억 소자에 관한 것을 설명하지만, 본 실시 형태에 따른 기억 소자 및 그 제조 방법은 박막 트랜지스터와 같은 트랜지스터 및 그 제조 방법에도 적용 가능하다. 즉, 본 실시 형태에 따른 제조 방법과 마찬가지 방법으로, 트랜지스터를 제조할 수 있다. 이 경우, 트랜지스터의 구동 전압의 저감화를 도모하거나, 응답성을 향상시키거나 할 수 있다.

<191> 또한, 1T1C형이나 2T2C형의 기억 장치를 제조함에 있어서는, 본 실시 형태에 따른 기억 소자의 제조 방법과 마찬가지 방법으로 메모리 어레이의 트랜지스터 부분을 제조할 수 있다. 이에 의하여, 기억 장치의 특성을 향상 시킬 수 있다. 이때, 상술한 제1 실시 형태에 따른 기억 소자의 제조 방법을 이용하여 메모리 어레이의 커패시터 부분을 제조함으로써, 기억 장치의 특성을 더욱 향상시킬 수 있다.

<192> 이상에서 설명한 바와 같은 기억 장치(100, 100A)는 각종 전자 기기에 적용할 수 있다. 이에 의하여, 결정성을 갖는 유기 강유전체 재료를 유기 강유전체막(4)의 구성 재료로서 사용하더라도, 구동 전압의 저감화를 도모할 수 있는 전자 기기를 제공할 수 있다. 또한, 이와 같은 전자 기기는 누설 전류의 저감 및 단락의 방지에 의해, 뛰어난 신뢰성을 갖는다.

<193> 이 전자 기기로서는, 예를 들면 퍼스널 컴퓨터, 휴대 정보 기기 등을 들 수 있다.

<194> 이상, 본 발명에 대하여, 도면에 나타낸 실시 형태에 의거하여 설명했지만, 본 발명은 이것에 한정되는 것은 아니다.

<195> 예를 들면, 본 발명을 구성하는 각 부는, 동일한 기능을 발휘하는 임의의 것과 치환하거나, 그 밖의 구성을 추가할 수도 있다.

<196> 또한, 예를 들면 유기 강유전체막(4)과, 하부 전극(3) 및 상부 전극(5)의 사이에는, 각각, 임의 목적의 층이 1층 또는 2층 이상 설치되어 있어도 된다. 또한, 유기 강유전체막(4D)과, 반도체막(33)의 사이에는, 각각, 임의 목적의 층이 1층 또는 2층 이상 설치되어 있어도 된다.

<197> 또한, 상술한 바와 같은 2T2C형, 1T1C형, CP형, 1T형의 각 기억 장치 내의 트랜지스터는, 단결정 Si 트랜지스터, 아모퍼스 실리콘 박막 트랜지스터(a-Si TFT), 저온 폴리실리콘 박막 트랜지스터(LTPS TFT: Low Temperature poly-Si TFT), 고온 폴리실리콘 박막 트랜지스터(HTPS: High Temperature poly-Si TFT), 또는 유기 박막 트랜지스터(유기 TFT)의 형태로 할 수 있다.

<198> [실시예]

<199> 다음에, 본 발명의 구체적 실시예에 관하여 설명한다.

<200> (실시예 1)

<201> 도 1에 나타낸 바와 같은 기억 소자를 본 발명에 따른 제조 방법에 의해 하기와 같이 제조했다.

<202> 구체적으로는, 우선, 평균 두께 $300\text{ }\mu\text{m}$ 의 폴리이미드제 기판을 준비했다.

<203> 다음에, 이 기판 위에, 증착법을 이용하여 Al로 이루어지는 두께 100nm의 하부 전극을 형성하였다.

<204> 다음에, 하기 조성의 액상 재료를 스판 코팅법에 의해 도포하고, 80°C에서 20분간 건조시켜, 저결정화도 막을 얻었다.

<205> (액상 재료의 조성)

<206> P(VDF/TrFE)[VDF/TrFE = 75/25] 3wt%

<207> MEK(메틸에틸케톤: 2-부탄논) 97wt%

<208> 퀴리점(Tc): 약 80°C

<209> 다음에, 도 8(a)에 나타낸 바와 같이, 저결정화도 막에, 미리 PTFE로 표면 처리를 실시한 형을 압력 $5\text{MPa}/\text{cm}^2$ 로 압착하고, 140°C (도 8에 나타낸 시간 $T_{s2} - T_{s3}$ 사이에서의 온도; 큐리점(Tc) 이상)에서 15분간($T_{s1} - T_{s4}$ 사이의 시간 길이) 가열 처리를 행하여 결정화시켰다. 도 8은 형 및 기판의 온도와 시간의 관계, 및 형의 압력과 시간의 관계를 나타낸 도면이다.

<210> 다음에, 이것을 실온(상온(RT): 25°C)에서 자연 냉각하고, 형을 박리시켜, 두께 50nm의 유기 강유전체막을 얻었다.

<211> 그리고, 형을 박리한 유기 강유전체막의 표면을 현미경에 의해 관찰하고, 그 표면 상태를 이하의 4단계의 기준에 따라 평가했다. 그 평가 결과를 표 1에 나타낸다.

<212> ◎ : 결정립에 의한 요철이 거의 보이지 않음.

<213> ○ : 결정립에 의한 요철이 있지만, 그 요부가 매우 얇음.

<214> △ : 결정립에 의한 요철이 있으며, 그 요부가 깊음.

<215> × : 결정립에 의한 요철에 의해, 유기 강유전체막에 핀홀이 발생함.

<표 1>

	가열 온도 (가압시) ($^\circ\text{C}$)	냉각 속도 ($^\circ\text{C}/\text{min}$)	압력 (Mpa/cm^2)	강유전체막의 표면 상태
실시예 1	140	1	5	○
실시예 2	140	10	5	○
실시예 3	140	1	8	○
실시예 4	140	10	8	○
실시예 5	70	10	11	○
실시예 6	90	10	9	○
실시예 7	190	10	0.2	○
실시예 8	210	10	0.05	○
실시예 9	140	10	2	○
실시예 10	160	10	1	○
비교예	140	10	-	×

<217>

<218> 다음에, 증착법을 이용하여 Al로 이루어지는 두께 100nm의 상부 전극을 형성했다.

(실시예 2)

<220> 도 8(b)에 나타낸 바와 같이, 저결정화도 막에 가열 처리를 행하여 결정성을 촉진시킨 후, 큐리점 이하로 급속 냉각($10^\circ\text{C}/\text{min}$ 이상)하는 이외는, 실시예 1과 마찬가지 방법으로 기억 소자를 제조했다.

<221> 또한, 형을 박리한 유기 강유전체막의 표면을 현미경에 의해 관찰하고, 그 표면 상태를 이하의 4단계의 기준에 따라 평가했다. 그 평가 결과를 표 1에 나타낸다.

(실시예 3)

<223> 도 1에 나타낸 바와 같은 기억 소자를 본 발명에 따른 제조 방법에 의해 하기와 같이 제조했다.

보다 구체적으로는, 우선, 평균 두께 $300\text{ }\mu\text{m}$ 의 폴리이미드제 기판을 준비했다.

<225> 다음에, 이 기판 위에, 증착법을 이용하여 Al로 이루어지는 두께 100nm의 하부 전극을 형성했다.

<226> 다음에, 하기 조성의 액상 재료를 스핀 코팅법에 의해 도포하고, 140°C (큐리점(Tc) 이상)로 가열하여 액상 재료의 결정성을 촉진시켜 결정막을 얻었다.

<227> (액상 재료의 조성)

<228> P(VDF/TrFE)[VDF/TrFE = 75/25] 3wt%

<229> MEK(메틸에틸케톤: 2-부탄논) 97wt%

<230> 큐리점(Tc): 약 80°C

- <231> 다음에, 결정막에, 미리 PTFE로 표면 처리를 실시한 형을 압력 $8\text{MPa}/\text{cm}^2$ 로 20분간 압착했다.
- <232> 다음에, 이것을 실온(상온(RT): 25°C)으로 냉각하고, 형을 박리시켜, 두께 50nm의 유기 강유전체막을 형성했다.
- <233> 그리고, 형을 박리한 유기 강유전체막의 표면을 현미경에 의해 관찰하고, 그 표면 상태를 이하의 4단계의 기준에 따라 평가했다. 그 평가 결과를 표 1에 나타낸다.
- <234> 다음에, 증착법을 이용하여 Al로 이루어지는 두께 100nm의 상부 전극을 형성했다.
- <235> (실시예 4)
- <236> 결정막에 형을 압착한 후, 급속 냉각($10^\circ\text{C}/\text{min}$ 이상)하는 이외는, 실시예 3과 동일한 조작을 행하여, 표면이 평활한 유기 강유전체 재료를 얻었다.
- <237> 또한, 형을 박리한 유기 강유전체막의 표면을 현미경에 의해 관찰하고, 그 표면 상태를 이하의 4단계의 기준에 따라 평가했다. 그 평가 결과를 표 1에 나타낸다.
- <238> (실시예 5~10)
- <239> 압력 및 처리 온도를 표 1에 나타낸 바와 같이 한 이외는, 상술한 실시예 1과 마찬가지 방법으로, 유기 강유전체막을 형성했다.
- <240> (비교예)
- <241> 형에 의한 압착을 행하지 않은 이외는, 상술한 실시예 1과 마찬가지 방법으로 기억 소자를 제조했다.
- <242> 표 1에 나타낸 바와 같이, 본 발명에 따른 실시예 1~10에서는, 어느 것이나, 유기 강유전체막의 기판과 반대측의 면이 평활했다. 이에 비하여, 비교예에서는, 유기 강유전체막의 기판과 반대측의 면에 결정립에 의한 요철이 두드러졌다.
- <243> 또한, 실시예 1~10의 기억 소자는 저전압 구동(약 2V 정도로의 구동)이 가능했다. 이에 대하여, 비교예의 기억 소자는 구동이 불가능했다. 이것은 누설 전류의 증대나 단락에 따른 것으로 생각된다.

도면의 간단한 설명


- <244> 도 1은 본 발명의 기억 소자의 실시 형태를 나타낸 종단면도.
- <245> 도 2는 도 1에 나타낸 기억 소자의 제조 방법의 제1 예를 설명하기 위한 도면.
- <246> 도 3은 도 1에 나타낸 기억 소자의 제조 방법의 제2 예를 설명하기 위한 도면.
- <247> 도 4는 본 발명의 기억 소자(1)를 사용한 기억 장치의 회로 형태를 모식적으로 나타낸 도면.
- <248> 도 5는 도 1에 나타낸 기억 소자의 제조 방법의 제4 예를 설명하기 위한 도면.
- <249> 도 6은 도 5에 나타낸 기억 소자의 제조 방법을 설명하기 위한 도면.
- <250> 도 7은 도 6에 나타낸 기억 소자를 구비하는 기억 장치의 기본 회로 형태를 모식적으로 나타낸 도면.
- <251> 도 8은 본 발명의 실시예에 있어서의 형 및 기판의 온도와 시간의 관계, 및 형의 압력과 시간의 관계를 설명하기 위한 도면.

도면의 주요 부호에 대한 설명


- <253> 1, 1A…기억 소자 2…기판 3…하부 전극 31…소스 영역 32…드레인 영역 33…반도체막 34…채널 영역 4…유기 강유전체막 4A…액상 재료 4B…저결정화도 막 4C…결정막 4D…유기 강유전체막 4E…저결정화도 막 5…상부 전극 5A…게이트 전극 100, 100A…기억 장치 101…제1 신호 전극 102…제2 신호 전극 103…제3 신호 전극

도면


도면1




도면2




도면3




도면4




도면5



도면6



도면7



도면8

