202450128

(19)中華民國智慧財產局

(12)發明說明書公開本 (11)公開編號：TW 202450128 A

(43)公開日： 中華民國 113 (2024) 年 12 月 16 日

(21)申請案號：112151298 (22)申請日： 中華民國 112 (2023) 年 12 月 28 日

(51)Int. Cl.： *H01L29/786 (2006.01)* *H01L21/8234(2006.01)*
H01L21/336 (2006.01) *G02F1/1368 (2006.01)*
G09F9/00 (2006.01) *G09F9/30 (2006.01)*

(30)優先權：2023/01/13 日本 2023-003822
2023/02/01 日本 2023-013711

(71)申請人：日商半導體能源研究所股份有限公司 (日本) SEMICONDUCTOR ENERGY LABORATORY CO., LTD. (JP)
日本

(72)發明人：山崎舜平 YAMAZAKI, SHUNPEI (JP) ；木村肇 KIMURA, HAJIME (JP) ；澤井寬美 SAWAI, HIROMI (JP) ；倉田求 KURATA, MOTOMU (JP) ；宮田翔希 MIYATA, SHOKI (JP) ；和久田真弘 WAKUDA, MASAHIRO (JP) ；村川努 MURAKAWA, TSUTOMU (JP)

(74)代理人：林志剛

申請實體審查：無 申請專利範圍項數：17 項 圖式數：62 共 290 頁

(54)名稱

半導體裝置及其製造方法

(57)摘要

提供一種佔有面積小的半導體裝置，其中以具有位於間隔物的第一開口部的內部的區域的方式設置有第一電晶體。以在從平面看時隔著第一開口部相對的方式設置有源極電極和汲極電極。沿著第一開口部的側面及底面設置有半導體層。半導體層上以具有位於第一開口部的內部的區域的方式依次設置有閘極絕緣層及閘極電極。此外，可以設置部分製程與第一電晶體共同的第二電晶體。第二電晶體以具有位於間隔物的第二開口部的內部的區域的方式設置。第二開口部下設置有第二電晶體的源極電極和汲極電極中的一個，間隔物上設置有第二電晶體的源極電極和汲極電極中的另一個。

指定代表圖：



【圖1C】

符號簡單說明：

100:電晶體

101:絕緣層

102:基板

104:導電層

106:絕緣層

108:半導體層

109:絕緣層

110:絕緣層

112a:導電層

112b:導電層

141:開口部

【發明摘要】

【中文發明名稱】

半導體裝置及其製造方法

【中文】

提供一種佔有面積小的半導體裝置，其中以具有位於間隔物的第一開口部的內部的區域的方式設置有第一電晶體。以在從平面看時隔著第一開口部相對的方式設置有源極電極和汲極電極。沿著第一開口部的側面及底面設置有半導體層。半導體層上以具有位於第一開口部的內部的區域的方式依次設置有閘極絕緣層及閘極電極。此外，可以設置部分製程與第一電晶體共同的第二電晶體。第二電晶體以具有位於間隔物的第二開口部的內部的區域的方式設置。第二開口部下設置有第二電晶體的源極電極和汲極電極中的一個，間隔物上設置有第二電晶體的源極電極和汲極電極中的另一個。

【指定代表圖】圖1C

【代表圖之符號簡單說明】

100:電晶體

101:絕緣層

102:基板

104:導電層

106:絕緣層

108:半導體層

109:絕緣層

110:絕緣層

112a:導電層

112b:導電層

141:開口部

【特徵化學式】無

【發明說明書】

【中文發明名稱】

半導體裝置及其製造方法

【技術領域】

【0001】本發明的一個實施方式係關於一種半導體裝置及其製造方法。本發明的一個實施方式係關於一種電晶體及其製造方法。本發明的一個實施方式係關於一種包括半導體裝置的顯示裝置。

【0002】注意，本發明的一個實施方式不侷限於上述技術領域。作為本發明的一個實施方式的技術領域的例子，可以舉出半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、電子裝置、照明設備、輸入裝置(例如，觸控感測器)、輸入輸出裝置(例如，觸控面板)、它們的驅動方法或它們的製造方法。

【0003】在本說明書等中，半導體裝置是指利用半導體特性的裝置，是指包括半導體元件(電晶體、二極體、光電二極體等)的電路、包括該電路的裝置等。另外，半導體裝置是指能夠利用半導體特性而發揮作用的所有裝置。例如，作為半導體裝置的例子，有積體電路、具備積體電路的晶片、封裝中容納有晶片的電子構件。此外，記憶體裝置、顯示裝置、發光裝置、照明設備以及電子裝置本身是半導體裝置，並且有時都包括半導體裝置。

【先前技術】

【0004】包括電晶體的半導體裝置被廣泛地應用於電子裝置。近年來，顯示裝置的用途不斷多樣化，例如，可攜式資訊終端、電視機(也稱為電視接收器)、數位看板(Digital Signage：電子看板)及PID(Public Information Display：公共資訊顯示器)等中都使用有顯示裝置。作為顯示裝置，例如舉出包括有機EL(Electro Luminescence)元件或發光二極體(LED：Light Emitting Diode)的顯示裝置、包括液晶元件的顯示裝置、以電泳方式進行顯示的電子紙。

【0005】在顯示裝置中，藉由縮小電晶體的佔有面積，可以縮小像素尺寸，因此可以提高清晰度。此外，藉由縮小電晶體的佔有面積，可以提高開口率。因此，微型電晶體被要求。

【0006】作為需要高清晰顯示裝置的設備，例如面向虛擬實境(VR：Virtual Reality)、擴增實境(AR：Augmented Reality)、替代實境(SR：Substitutional Reality)以及混合實境(MR：Mixed Reality)的設備的開發很活躍。

【0007】在專利文獻1中公開了一種使用有機EL元件的高清晰顯示裝置。

【0008】

[專利文獻1] 國際專利申請公開第2016/038508號

【發明內容】

【0009】當電晶體被微型化使得通道長度變短時，電晶體的飽和性變低。例如，當控制流過顯示裝置所包括的像素的發光元件(也稱為發光器件)的電流的驅動電晶體被微型化使得通道長度變短而降低飽和性時，有時流過發光元件的電流變得不穩定，由此發光元件的發光亮度變得不穩定。例如，產生流過發光元件的電流的隨時間的不均勻，在顯示靜態影像的情況下也有時產生發光元件的發光亮度的隨時間的不均勻。

【0010】本發明的一個實施方式的目的之一是提供一種微型電晶體。另外，本發明的一個實施方式的目的之一是提供一種通道長度長的電晶體。另外，本發明的一個實施方式的目的之一是提供一種通道長度長的電晶體及通道長度短的電晶體。另外，本發明的一個實施方式的目的之一是提供一種高飽和性電晶體。另外，本發明的一個實施方式的目的之一是提供一種電特性良好的電晶體。另外，本發明的一個實施方式的目的之一是提供一種小型半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種佈線電阻小的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種高速驅動的半導體裝置或顯示裝置。另外，本發明的一個實施方式的目的之一是提供一種廉價的半導體裝置或顯示裝置。另外，本發明的一個實施方式的目的之一是提供一種功耗低的半導體裝置或顯示裝置。另外，本發明的一個實施方式的目的之一是提供一種

具有高可靠性的電晶體、半導體裝置或顯示裝置。另外，本發明的一個實施方式的目的之一是提供一種高清晰顯示裝置。另外，本發明的一個實施方式的目的之一是提供一種生產率高的半導體裝置的製造方法或顯示裝置的製造方法。另外，本發明的一個實施方式的目的之一是提供一種製造成本低的半導體裝置的製造方法或顯示裝置的製造方法。另外，本發明的一個實施方式的目的之一是提供一種新穎的電晶體、半導體裝置、顯示裝置或它們的製造方法。

【0011】注意，這些目的的記載不妨礙其他目的的存在。本發明的一個實施方式並不需要實現所有上述目的。可以從說明書、圖式、申請專利範圍的記載中抽取上述目的以外的目的。

【0012】本發明的一個實施方式是一種半導體裝置，包括第一絕緣層以及第一絕緣層上的第二絕緣層及電晶體，其中，電晶體包括第一導電層、第二導電層、第三導電層、半導體層以及第三絕緣層，第二絕緣層包括到達第一絕緣層的開口部，第一導電層和第二導電層以在從平面看時隔著開口部相對的方式設置在第二絕緣層上，半導體層以具有與第一導電層接觸的區域以及與第二導電層接觸的區域並具有位於開口部的內部的區域的方式設置，第三絕緣層以具有位於開口部的內部的區域的方式設置在半導體層上，並且，第三導電層以具有位於開口部的內部的區域的方式設置在第三絕緣層上。

【0013】另外，本發明的一個實施方式是一種半導體裝置，包括第一絕緣層以及第一絕緣層上的第二絕緣層、第一電晶體及第二電晶體，其中，第一電晶體包括第一導電層、第二導電層、第三導電層、第一半導體層以及第三絕緣層，第二電晶體包括第四導電層、第五導電層、第六導電層、第二半導體層以及第三絕緣層，第四導電層設置在第一絕緣層上，第二絕緣層設置在第四導電層上，第二絕緣層包括到達第一絕緣層的第一開口部以及到達第四導電層的第二開口部，第一導電層和第二導電層以在從平面看時隔著第一開口部相對的方式設置在第二絕緣層上，第五導電層設置在第二絕緣層上並包括具有與第二開口部重疊的區域的第三開口部，第一半導體層以具有與第一導電層接觸的區域以及與第二導電層接觸的區域並具有位於第一開口部的內部的區域的方式設置，第二半導體層以具有與第四導電層接觸的區域以及與第五導電層接觸的區域並具有位於第一開口部的內部的區域以及位於第二開口部的內部的區域的方式設置，第三絕緣層以具有位於第一開口部的內部的區域、位於第二開口部的內部的區域以及位於第三開口部的內部的區域的方式設置在第一半導體層及第二半導體層上，第三導電層以具有位於第一開口部的內部的區域的方式設置在第三絕緣層上，並且，第六導電層以具有位於第二開口部的內部的區域及在第三開口部的內部隔著第三絕緣層與第二半導體層相對的區域的方式設置。

【0014】在上述實施方式中，第一電晶體的通道長度

的沿著第一開口部的底面的成分的長度也可以為第一電晶體的通道長度的沿著第一開口部的側面的成分的長度以上。

【0015】在上述實施方式中，第一導電層的寬度及第二導電層的寬度也都可以大於第一半導體層的寬度。

【0016】在上述實施方式中，第二絕緣層也可以包括第一層、第一層上的第二層以及第二層上的第三層，第一半導體層及第二半導體層也可以包含金屬氧化物，並且第二層的氧含量也可以比第一層及第三層多。

【0017】在上述實施方式中，第一層及第三層的氧擴散係數也可以比第二層小。

【0018】在上述實施方式中，也可以藉由二次離子質譜分析法、X射線光電子能譜法或熱脫附譜分析法測量氧含量。此外，也可以藉由熱脫附譜分析法或二次離子質譜分析法算出氧擴散係數。

【0019】另外，本發明的一個實施方式是一種半導體裝置的製造方法，包括：形成第一絕緣層；在第一絕緣層上形成第一導電層；在第一絕緣層及第一導電層上形成第二絕緣層；在第二絕緣層上形成導電膜；在導電膜中形成第一開口部以及具有與第一導電層重疊的區域的第二開口部；在第二絕緣層中形成具有與第一開口部重疊的區域並到達第一絕緣層的第三開口部以及具有與第二開口部重疊的區域並到達第一導電層的第四開口部；加工導電膜來以在從平面看時隔著第二開口部相對的方式形成第二導電層

和第三導電層，並形成包括第二開口部的第四導電層；形成具有與第二導電層接觸的區域、與第三導電層接觸的區域及位於第三開口部的內部的區域的第一半導體層以及具有與第一導電層接觸的區域、與第四導電層接觸的區域、位於第二開口部的內部的區域以及位於第四開口部的內部的區域的第二半導體層，以具有位於第二至第四開口部的內部的區域的方式在第一半導體層及第二半導體層上形成第三絕緣層；以及在第三絕緣層上形成具有位於第三開口部的內部的區域的第五導電層以及具有位於第二開口部的內部的區域及位於第四開口部的內部的區域的第六導電層。

【0020】在上述實施方式中，作為第二絕緣層也可以形成第一層、第一層上的第二層以及第二層上的第三層，作為第一半導體層及第二半導體層也可以形成包含金屬氧化物的層，並且也可以在形成第二層之後且形成第三層之前對第二層供應氧。

【0021】在上述實施方式中，也可以以其氧擴散係數比第二層小的方式形成第一層及第三層。

【0022】根據本發明的一個實施方式可以提供一種微型電晶體。另外，根據本發明的一個實施方式可以提供一種通道長度長的電晶體。另外，根據本發明的一個實施方式可以提供一種通道長度長的電晶體及通道長度短的電晶體。另外，根據本發明的一個實施方式可以提供一種高飽和性電晶體。另外，根據本發明的一個實施方式可以提供

一種電特性良好的電晶體。另外，根據本發明的一個實施方式可以提供一種小型半導體裝置。另外，根據本發明的一個實施方式可以提供一種佈線電阻小的半導體裝置。另外，根據本發明的一個實施方式可以提供一種高速驅動的半導體裝置或顯示裝置。另外，根據本發明的一個實施方式可以提供一種廉價的半導體裝置或顯示裝置。另外，根據本發明的一個實施方式可以提供一種功耗低的半導體裝置或顯示裝置。另外，根據本發明的一個實施方式可以提供一種具有高可靠性的電晶體、半導體裝置或顯示裝置。另外，根據本發明的一個實施方式可以提供一種高清晰顯示裝置。另外，根據本發明的一個實施方式可以提供一種生產率高的半導體裝置的製造方法或顯示裝置的製造方法。另外，根據本發明的一個實施方式可以提供一種製造成本低的半導體裝置的製造方法或顯示裝置的製造方法。另外，根據本發明的一個實施方式可以提供一種新穎的電晶體、半導體裝置、顯示裝置或它們的製造方法。

【0023】注意，這些效果的記載不妨礙其他效果的存在。本發明的一個實施方式並不需要具有所有上述效果。可以從說明書、圖式、申請專利範圍的記載中抽取上述效果以外的效果。

【圖式簡單說明】

【0024】

[圖1A]及[圖1B]是示出半導體裝置的結構例子的平面

圖。[圖1C]及[圖1D]是示出半導體裝置的結構例子的剖面圖。

[圖2A]是示出半導體裝置的結構例子的平面圖。[圖2B]及[圖2C]是示出半導體裝置的結構例子的剖面圖。

[圖3A]至[圖3C]是示出半導體裝置的結構例子的剖面圖。

[圖4A]及[圖4B]是示出半導體裝置的結構例子的剖面圖。

[圖5A]是示出半導體裝置的結構例子的平面圖。[圖5B]及[圖5C]是示出半導體裝置的結構例子的剖面圖。

[圖6A]及[圖6B]是示出半導體裝置的結構例子的剖面圖。

[圖7A]是示出半導體裝置的結構例子的平面圖。[圖7B]是示出半導體裝置的結構例子的剖面圖。

[圖8A]是示出半導體裝置的結構例子的平面圖。[圖8B]是示出半導體裝置的結構例子的剖面圖。

[圖9A]及[圖9B]是示出半導體裝置的結構例子的平面圖。

[圖10A]及[圖10B]是示出半導體裝置的結構例子的平面圖。

[圖11A]及[圖11B]是示出半導體裝置的結構例子的平面圖。

[圖12A]及[圖12B]是示出半導體裝置的結構例子的平面圖。

[圖13A]及[圖13B]是示出半導體裝置的結構例子的平面圖。[圖13C]是示出半導體裝置的結構例子的剖面圖。

[圖14A]及[圖14B]是示出半導體裝置的結構例子的平面圖。[圖14C]是示出半導體裝置的結構例子的剖面圖。

[圖15A]及[圖15B]是示出半導體裝置的結構例子的平面圖。[圖15C]是示出半導體裝置的結構例子的剖面圖。

[圖16A]及[圖16B]是示出半導體裝置的結構例子的平面圖。[圖16C]是示出半導體裝置的結構例子的剖面圖。

[圖17A]是示出半導體裝置的結構例子的平面圖。[圖17B]及[圖17C]是示出半導體裝置的結構例子的剖面圖。

[圖18A]是示出半導體裝置的結構例子的平面圖。[圖18B]是示出半導體裝置的結構例子的剖面圖。

[圖19A]及[圖19B]是示出半導體裝置的結構例子的剖面圖。

[圖20A]是示出半導體裝置的結構例子的平面圖。[圖20B]及[圖20C]是示出半導體裝置的結構例子的剖面圖。

[圖21A]是示出半導體裝置的結構例子的平面圖。[圖21B]是示出半導體裝置的結構例子的剖面圖。

[圖22A]是示出顯示裝置的結構例子的方塊圖。[圖22B]是示出像素的結構例子的平面圖。[圖22C]及[圖22D]是示出像素的結構例子的電路圖。

[圖23A]及[圖23B]是示出顯示裝置的結構例子的平面圖。[圖23C]是示出顯示裝置的結構例子的剖面圖。

[圖24A]是示出半導體裝置的結構例子的平面圖。[圖

24B]是示出半導體裝置的結構例子的剖面圖。

[圖25A]是示出顯示裝置的結構例子的方塊圖。[圖25B]是示出像素的結構例子的電路圖。

[圖26A]是示出顯示裝置的結構例子的平面圖。[圖26B]是示出顯示裝置的結構例子的剖面圖。

[圖27]是示出像素的結構例子的電路圖。

[圖28]是示出像素的驅動方法的一個例子的時序圖。

[圖29]是示出像素的驅動方法的一個例子的電路圖。

[圖30]是示出像素的驅動方法的一個例子的電路圖。

[圖31]是示出像素的驅動方法的一個例子的電路圖。

[圖32]是示出像素的驅動方法的一個例子的電路圖。

[圖33]是示出像素的驅動方法的一個例子的電路圖。

[圖34]是示出像素的驅動方法的一個例子的電路圖。

[圖35]是示出像素的驅動方法的一個例子的電路圖。

[圖36A]及[圖36B]是示出像素電路的結構例子的平面圖。

[圖37A]及[圖37B]是示出像素電路的結構例子的平面圖。

[圖38A]及[圖38B]是示出像素電路的結構例子的平面圖。

[圖39]是示出像素電路的結構例子的平面圖。

[圖40A]至[圖40E]是示出半導體裝置的製造方法例子的剖面圖。

[圖41A]至[圖41C]是示出半導體裝置的製造方法例子

的剖面圖。

[圖42A]至[圖42D]是示出半導體裝置的製造方法例子的剖面圖。

[圖43A]至[圖43D]是示出半導體裝置的製造方法例子的剖面圖。

[圖44A]及[圖44B]是示出半導體裝置的製造方法例子的剖面圖。

[圖45A]及[圖45B]是示出顯示裝置的結構例子的立體圖。

[圖46]是示出顯示裝置的結構例子的剖面圖。

[圖47]是示出顯示裝置的結構例子的剖面圖。

[圖48]是示出顯示裝置的結構例子的剖面圖。

[圖49A]是示出顯示裝置的結構例子的平面圖。[圖49B]及[圖49C]是示出顯示裝置的結構例子的剖面圖。

[圖50A]及[圖50B]是示出顯示裝置的結構例子的剖面圖。

[圖51]是示出顯示裝置的結構例子的剖面圖。

[圖52A]至[圖52D]是示出電子裝置的結構例子的圖。

[圖53A]至[圖53F]是示出電子裝置的結構例子的圖。

[圖54A]至[圖54G]是示出電子裝置的結構例子的圖。

[圖55A]及[圖55B]是示出根據實施例的樣品的結構的剖面圖。

[圖56]是示出根據實施例的電晶體的Id-Vg特性的圖表。

[圖57A]及[圖57B]是示出根據實施例的電晶體的Id-Vg特性的圖表。

[圖58A]及[圖58B]是根據實施例的STEM影像。

[圖59]是示出用於根據實施例的電晶體的關態電流的評價的電路的結構的電路圖。

[圖60]是示出根據實施例的電晶體的關態電流的評價結果的阿瑞尼斯圖。

[圖61A]及[圖61B]是示出根據實施例的電晶體的Id-Vg特性的圖表。

[圖62A]及[圖62B]是示出根據實施例的電晶體的Id-Vd特性的圖表。

【實施方式】

【0025】參照圖式對實施方式進行詳細說明。但是，所屬技術領域的通常知識者可以很容易地理解一個事實，就是本發明不侷限於底面說明，可以在不脫離本發明的精神及其範圍的條件下被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。

【0026】注意，在以下說明的發明的結構中，在不同的圖式之間共同使用相同的符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。此外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加符號。

【0027】此外，為了便於理解，有時圖式中示出的各構成的位置、大小及範圍等並不表示其實際的位置、大小及範圍等。因此，所公開的發明並不必然限於圖式中公開的位置、大小及範圍等。

【0028】注意，在本說明書等中，為了方便起見，附加了“第一”、“第二”等序數詞，而其並不限制組件的個數或組件的順序(例如，製程順序或疊層順序)。此外，在本說明書中的某一部分對組件附加的序數詞與在本說明書中的其他部分或申請專利範圍對該組件附加的序數詞有時不一致。

【0029】另外，根據情況或狀態，有時可以互相調換“層”和“膜”。例如，有時可以將“導電層”變換為“導電膜”。此外，有時可以將“絕緣層”變換為“絕緣膜”。再者，有時可以將“半導體層”變換為“半導體膜”。

【0030】電晶體是半導體元件的一種，並且可以實現放大電流或電壓的功能、控制導通或非導通的切換工作等。本說明書中的電晶體包括IGFET(Insulated Gate Field Effect Transistor：絕緣閘場效電晶體)和薄膜電晶體(TFT：Thin Film Transistor)。

【0031】在使用極性不同的電晶體的情況或電路工作的電流方向變化的情況等下，“源極”及“汲極”的功能有時被互相調換。因此，在本說明書等中，可以互相調換使用“源極”和“汲極”。注意，根據情況可以將電晶體的源極和汲極適當地換稱為源極端子及汲極端子或源極電極及汲極

電極等。

【0032】“閘極”和“背閘極”可以互相調換。因此，在本說明書等中，可以互相調換使用“閘極”和“背閘極”。注意，根據情況可以將電晶體的閘極及背閘極適當地稱為閘極電極及背閘極電極等。

【0033】在本說明書等中，“電連接”包括藉由“具有某種電作用的元件”連接的情況。在此，“具有某種電作用的元件”只要可以進行連接對象間的電信號的授收，就對其沒有特別的限制。例如，“具有某種電作用的元件”除了電極或佈線以外還包括電晶體等切換元件、電阻器、線圈、電容器、其他具有各種功能的元件等。

【0034】在本說明書等中，在沒有特別的說明的情況下，關態電流是指電晶體處於關閉狀態(也稱為非導通狀態、遮斷狀態)時流過源極和汲極之間的電流。在沒有特別的說明的情況下，在n通道型電晶體中，關閉狀態是指閘極與源極間的電壓低於臨界電壓(p通道型電晶體中閘極與源極間的電壓高於臨界電壓)的狀態。

【0035】“電壓”一般是指某個電位與參考電位(例如，接地電位(GND電位)或源極電位等)之間的電位差。另外，“電位”是相對的，對佈線等供應的電位有時根據參考電位而變化。因此，有時可以互換“電壓”與“電位”的稱謂。

【0036】在本說明書等中，“平面形狀大致一致”是指疊層中的每一個層的邊緣的至少一部分重疊。例如，包括

上層及下層藉由同一的遮罩圖案或其一部分同一的遮罩圖案被加工的情況。但是，實際上有邊緣不重疊的情況，有時上層位於下層的內側或者上層位於下層的外側，該情況也可以說“平面形狀大致一致”。當平面形狀一致或大致一致時，也可以說端部對齊或大致對齊。

【0037】在本說明書等中，組件的頂面形狀是指從平面看時的該組件的輪廓形狀。另外，平面視是指從該組件的被形成面或形成有該組件的支撐體(例如基板)的表面的法線方向看的情況。

【0038】在本說明書等中，錐形形狀是指組件的側面的至少一部分相對於基板面或被形成面傾斜地設置的形狀。例如，較佳為具有傾斜的側面和基板面或被形成面所成的角(也稱為錐角)小於90度的區域。在此，組件的側面、基板面及被形成面不一定必須完全平坦，也可以是具有微小曲率的近似平面狀或具有微細凹凸的近似平面狀。

【0039】在本說明書等中，有時將使用金屬遮罩或FMM(Fine Metal Mask，高精細金屬遮罩)製造的器件稱為具有MM(Metal Mask)結構的器件。此外，在本說明書等中，有時將不使用金屬遮罩或FMM製造的器件稱為具有MML(Metal Mask Less)結構的器件。注意，因為MML結構的器件可以不使用金屬遮罩製造，所以可以超過起因於金屬遮罩的對準精度的清晰度的上限。此外，MML結構的器件可以省去有關金屬遮罩製造的裝置及金屬遮罩的洗滌製程。此外，MML結構的器件可以降低製造成本，所以適合

於大量生產。

【0040】在本說明書等中，有時將在發光波長不同的發光元件中分別製造發光層的結構稱為SBS(Side By Side)結構。SBS結構由於可以對各發光元件使材料及結構最佳化，材料及結構的選擇彈性得到提高，可以容易實現亮度及可靠性的提高。

【0041】在本說明書等中，有時將電洞或電子表示為“載子”。明確而言，有時將電洞注入層或電子注入層稱為“載子注入層”，將電洞傳輸層或電子傳輸層稱為“載子傳輸層”，將電洞阻擋層或電子阻擋層稱為“載子阻擋層”。注意，上述載子注入層、載子傳輸層及載子阻擋層有時無法根據其剖面形狀或特性等明確地進行區分。另外，有時一個層兼具載子注入層、載子傳輸層和載子阻擋層中的兩者或三者的功能。

【0042】在本說明書等中，發光元件在一對電極間包括EL層。EL層至少包括發光層。在此，作為EL層所包括的層(也稱為功能層)，可以舉出發光層、載子注入層(電洞注入層及電子注入層)、載子傳輸層(電洞傳輸層及電子傳輸層)及載子阻擋層(電洞阻擋層及電子阻擋層)等。在本說明書等中，受光元件(也被稱為受光器件)在一對電極之間至少包括用作光電轉換層的活性層。在本說明書等中，有時將一對電極中的一方記為像素電極，另一方記為共用電極。

【0043】在本說明書等中，犧牲層(也可以稱為遮罩

層)至少位於發光層(更明確而言是構成EL層的層中被加工為島狀的層)的上方，並且在製程中具有保護該發光層的功能。

【0044】在本說明書等中，島狀是指使用在同一製程中形成的同一材料的兩個以上的層物理分離的狀態。例如，島狀發光層是指該發光層與相鄰的發光層物理分離的狀態。

【0045】在本說明書等中，斷開是指層、膜或電極因被形成面的形狀(例如，步階等)而分離的現象。

【0046】

實施方式1

在本實施方式中，說明本發明的一個實施方式的半導體裝置的結構例子。在此，特別說明包括電晶體的結構。

【0047】在本發明的一個實施方式的半導體裝置中，基底絕緣層上設置有用作間隔物的絕緣層。間隔物包括到達基底絕緣層的第一開口部。以具有位於第一開口部的內部的區域的方式設置有第一電晶體。注意，在以下說明中有時將用作間隔物的絕緣層簡單地稱為間隔物，也可以將間隔物稱為絕緣層。

【0048】間隔物上設置有第一電晶體的源極電極(第一源極電極)及汲極電極(第一汲極電極)。第一源極電極和第一汲極電極以在從平面看時隔著第一開口部相對的方式設置。

【0049】以具有位於第一開口部的內部的區域的方式

設置有第一半導體層。第一半導體層中設置有第一電晶體中的通道形成區域。第一半導體層可以沿著第一開口部的底面及側面設置。此外，第一半導體層例如可以具有與第一源極電極的頂面接觸的區域、與第一源極電極的側面接觸的區域、與第一汲極電極的頂面接觸的區域以及與第一汲極電極的側面接觸的區域。第一電晶體的閘極絕緣層及閘極電極(第一閘極電極)以具有位於第一開口部的內部的區域的方式依次設置在第一半導體層上。第一閘極電極以具有在第一開口部的內部隔著閘極絕緣層與第一半導體層重疊的區域的方式設置。此外，第一閘極電極以具有在第一開口部的內部隔著閘極絕緣層與第一半導體層相對的區域的方式設置。

【0050】在本說明書等中，在B包括到達A的開口部的情況下，將由於該開口部而露出的A的頂面稱為“該開口部的底面”。此外，將由於該開口部而露出的B的側面稱為“該開口部的側面”。

【0051】由此，在第一電晶體中，在第一半導體層中除了沿著第一開口部的底面的方向之外還可以將沿著第一開口部的側面的方向視作通道長度。由此，與不設置第一開口部而例如採用平面型電晶體的情況相比，可以在不增大第一電晶體的佔有面積，明確而言不增大第一半導體層的佔有面積的狀態下增大第一電晶體的通道長度。由此，可以實現微型且飽和性高的電晶體。因此，在例如將本發明的一個實施方式的半導體裝置用於包括發光元件的顯示

裝置的情況下，可以在使像素微型化的同時提高控制流過發光元件的電流的驅動電晶體的飽和性。由此，可以使流過發光元件的電流穩定而使發光元件的發光亮度穩定。例如，可以抑制在將靜態影像顯示在顯示裝置上時產生流過發光元件的電流的隨時間的不均勻，而可以抑制產生發光元件的發光亮度的隨時間的不均勻。由此，藉由將本發明的一個實施方式的半導體裝置用於顯示裝置，可以實現高清晰、高可靠性的顯示裝置。

【0052】在本說明書等中，將電晶體的Id-Vd特性中的飽和區域的電流變化小(傾斜度小)的情況稱為“飽和性高”。

【0053】在此，在基底絕緣層上除了第一電晶體之外還可以設置具有與第一電晶體不同的結構的第二電晶體。第一電晶體和第二電晶體可以使部分製程共同化來形成。

【0054】在本發明的一個實施方式的半導體裝置中設置第二電晶體的情況下，在基底絕緣層上設置用作第二電晶體的源極電極(第二源極電極)和汲極電極(第二汲極電極)中的一個的第一導電層。

【0055】第一導電層上設置有上述間隔物。該間隔物包括到達第一導電層的第二開口部。第二開口部可以藉由與第一開口部相同的製程形成。以具有位於第二開口部的內部的區域的方式設置有第二電晶體。

【0056】間隔物上設置有用作第二源極電極和第二汲極電極中的另一個的第二導電層。第二導電層包括具有與

第二開口部重疊的區域的第三開口部。第二導電層可以使用與第一源極電極及第一汲極電極相同的材料藉由與它們相同的製程形成。例如，可以藉由加工相同的導電膜形成第一源極電極、第一汲極電極和第二導電層。

【0057】以具有位於第二開口部的內部的區域以及位於第三開口部的內部的區域的方式設置有第二半導體層。第二半導體層中設置有第二電晶體中的通道形成區域。第二半導體層可以沿著第二開口部的側面及第三開口部的側面設置。此外，第二半導體層例如可以具有與第一導電層的頂面、第二導電層的側面及第二導電層的頂面接觸的區域。第二半導體層可以使用與第一半導體層相同的材料藉由與第一半導體層相同的製程形成。例如，可以藉由加工相同的半導體膜形成第一半導體層和第二半導體層。

【0058】第二電晶體的閘極絕緣層及閘極電極(第二閘極電極)以具有位於第二開口部的內部的區域的方式依次設置在第二半導體層上。第二閘極電極以具有在第二開口部的內部隔著閘極絕緣層與第二半導體層相對的區域的方式設置。在此，第二電晶體的閘極絕緣層與第一電晶體的閘極絕緣層可以共用。此外，第二閘極電極可以使用與第一閘極電極相同的材料藉由與第一閘極電極相同的製程形成。例如，可以藉由加工相同的導電膜形成第一閘極電極和第二閘極電極。

【0059】在第二電晶體中，沿著間隔物的第二開口部的側面的方向是通道長度，但平行於基底絕緣層的頂面的

方向不是通道長度。因此，第二電晶體的通道長度比第一電晶體的通道長度短。由此，第二電晶體的通態電流(on-state current)可以比第一電晶體大。因此，藉由將第二電晶體用作設置在上述像素中的例如具有選擇寫入影像資料的像素的功能的選擇電晶體，可以高速驅動本發明的一個實施方式的顯示裝置。

【0060】在本說明書等中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。另外，“垂直”是指兩條直線形成的角度為80°以上且100°以下的狀態。因此，也包括該角度為85°以上且95°以下的狀態。“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。

【0061】由此，在本發明的一個實施方式的半導體裝置中，可以使部分製程共同化來例如形成電特性不同的多個電晶體。因此，可以在減少製造成本的同時容易實現例如具有所希望的性能的電路。由此，可以實現廉價、高性能的半導體裝置。例如，在將本發明的一個實施方式的半導體裝置用於顯示裝置的情況下，可以實現廉價、高清晰、高可靠性、高速驅動的顯示裝置。

【0062】

<半導體裝置的結構例子1>

圖1A是示出本發明的一個實施方式的半導體裝置的半

導體裝置10的一部分的結構例子的平面圖。在圖1A中，省略半導體裝置10的組件的一部分，例如省略部分絕緣層。關於示出半導體裝置的結構例子的俯視圖，與圖1A同樣地，後面的圖式中也省略組件的一部分。圖1B是從圖1A省略部分組件的平面圖。

【0063】圖1C是沿著圖1A中的點劃線A1-A2的截斷面的剖面圖。圖1D是沿著圖1A中的點劃線B1-B2的截斷面的剖面圖。

【0064】在半導體裝置10中，基板102上設置有絕緣層101，絕緣層101上設置有絕緣層110及電晶體100。絕緣層101被用作基底絕緣層。絕緣層110被用作間隔物。此外，基板102與絕緣層101之間也可以設置有電極、佈線、電晶體、電容器和電阻器等中的至少一個。例如，也可以在基板102上設置基底絕緣層，在該基底絕緣層上設置設置有佈線的層(也稱為佈線層)，並在佈線層上設置絕緣層101。

【0065】電晶體100包括導電層104、導電層112a、導電層112b、絕緣層106及半導體層108。在電晶體100中，導電層104被用作閘極電極，絕緣層106的一部分被用作閘極絕緣層。導電層112a被用作源極電極和汲極電極中的一個，導電層112b被用作源極電極和汲極電極中的另一個。構成電晶體100的各層可以具有單層結構，也可以具有疊層結構。

【0066】絕緣層110包括到達絕緣層101的開口部

141。以具有位於開口部141的內部的區域的方式設置有電晶體100。

【0067】絕緣層110上設置有導電層112a及導電層112b。換言之，每個電晶體100都在絕緣層110上設置兩個導電層112。在以下說明中，將對符號“112”附上字母的導電層統稱為導電層112。

【0068】導電層112a及導電層112b的部分端部較佳為與開口部141一側的絕緣層110的端部對齊。導電層112a和導電層112b可以使用相同材料。此外，導電層112a和導電層112b可以藉由相同製程形成。例如，藉由形成將成為導電層112a及導電層112b的導電膜並加工該導電膜，可以形成導電層112a及導電層112b。

【0069】圖1B是從圖1A省略導電層104的圖。如圖1B所示，以在從平面看時隔著開口部141相對的方式設置有導電層112a和導電層112b。

【0070】半導體層108具有位於開口部141的內部的區域。半導體層108可以沿著開口部141的底面及側面設置。此外，半導體層108例如可以具有與導電層112a的頂面接觸的區域、與導電層112a的側面接觸的區域、與導電層112b的頂面接觸的區域以及與導電層112b的側面接觸的區域。再者，半導體層108可以具有與絕緣層101的頂面接觸的區域以及與絕緣層110的側面接觸的區域。

【0071】半導體層108中的與導電層112a接觸的區域被用作源極區域和汲極區域中的一個，與導電層112b接觸

的區域被用作其中另一個。在半導體層108中，源極區域與汲極區域之間設置有通道形成區域。

【0072】絕緣層106以具有位於開口部141的內部的區域的方式設置，明確而言以覆蓋開口部141的方式設置。絕緣層106設置在半導體層108、導電層112a、導電層112b、絕緣層110及絕緣層101上。絕緣層106具有沿著半導體層108的頂面及側面、導電層112a及導電層112b的頂面、絕緣層110的頂面及側面以及絕緣層101的頂面的形狀。絕緣層106可以具有與半導體層108的頂面接觸的區域、與半導體層108的側面接觸的區域、與導電層112a的頂面接觸的區域、與導電層112b的頂面接觸的區域、與絕緣層110的頂面接觸的區域、與絕緣層110的側面接觸的區域以及與絕緣層101的頂面接觸的區域。此外，雖然圖1C及圖1D中未圖示，但是絕緣層106可以具有沿著導電層112a的側面以及導電層112b的側面的形狀，並可以具有與導電層112a的側面接觸的區域以及與導電層112b的側面接觸的區域。

【0073】導電層104以具有位於開口部141的內部的區域的方式設置在絕緣層106上。導電層104以具有在開口部141的內部隔著絕緣層106與半導體層108重疊的區域的方式設置。此外，導電層104以具有在開口部141的內部隔著絕緣層106與半導體層108相對的區域的方式設置。導電層104可以具有沿著絕緣層106的形狀，明確而言可以具有沿著絕緣層106的頂面以及開口部141的內部的絕緣層106的

側面的形狀。此外，導電層104可以具有與絕緣層106的頂面接觸的區域以及與開口部141的內部的絕緣層106的側面接觸的區域。

【0074】以覆蓋電晶體100的方式設置有絕緣層109。絕緣層109設置在導電層104及絕緣層106上。絕緣層109被用作電晶體100的保護層。注意，雖然圖1C及圖1D示出絕緣層109不被平坦化的例子，但是絕緣層109也可以被平坦化。此外，作為絕緣層109也可以採用不被平坦化的絕緣層和該絕緣層上的被平坦化的絕緣層的疊層結構。

【0075】圖2A、圖2B及圖2C分別是圖1B、圖1C及圖1D的放大圖。參照圖2A、圖2B及圖2C說明電晶體100的通道長度及通道寬度等。

【0076】在圖2A、圖2B及圖2C中，將電晶體100的通道長度設定為長度L100，將通道寬度設定為寬度W100，將開口部141的寬度設定為寬度D141，將絕緣層110的厚度設定為厚度T110_1，將絕緣層110在開口部141中的側面和絕緣層101的頂面所成的角設定為角度θ110，將導電層112a的寬度設定為寬度W112a，將導電層112b的寬度設定為寬度W112b。此外，在圖2A、圖2B及圖2C中，以雙箭頭表示長度L100、寬度W100、寬度D141、厚度T110_1、寬度W112a及寬度W112b。以下圖式中也同樣地表示。在此，如圖2B所示，厚度T110_1可以為剖視時的絕緣層110的被形成面(這裡，絕緣層101的頂面)和導電層112a或導電層112b的底面的最短距離。

【0077】在本說明書等中，用作源極電極或汲極電極的導電層的寬度是該導電層在平行於通道寬度方向的方向上的長度。因此，寬度W112a及寬度W112b在平行於寬度W100的方向上。

【0078】在圖2B中，作為半導體層108的區域示出區域108i、區域108na及區域108nb。區域108i設置在區域108na與區域108nb之間。

【0079】區域108i的至少一部分被用作電晶體100的通道形成區域。區域108na是半導體層108中的與導電層112a接觸的區域及其附近的區域。區域108na的至少一部分被用作電晶體100的源極區域和汲極區域中的一個。區域108nb是半導體層108中的與導電層112b接觸的區域及其附近的區域。區域108nb的至少一部分被用作電晶體100的源極區域和汲極區域中的另一個。區域108na及區域108nb的至少一部分可以為其電阻比區域108i的至少一部分低的區域(以下也記作低電阻區域)。例如，區域108na及區域108nb的至少一部分可以為其載子濃度或氧空位密度比區域108i的至少一部分高的區域。雖然圖2B示出區域108i和區域108na的邊界的高度與絕緣層110和導電層112a的邊界的高度一致或大致一致且區域108i和區域108nb的邊界的高度與絕緣層110和導電層112b的邊界的高度一致或大致一致的例子，但是上述高度也可以不一致或大致一致。

【0080】在本說明書等中，“高度一致或大致一致”是指在剖視時距基準面(例如，基板表面等平坦的面)的高度

相等。例如，在半導體裝置的製造程序中，有時進行平坦化處理以使單層或多個層的表面露出。此時，平坦化處理的被處理面距基準面的高度相等。但是，根據平坦化處理時使用的處理裝置、處理方法或者被處理面的材料，該被處理面的多個層的高度有時不完全相等。在本說明書等中，這情況也被看作“高度一致或大致一致”。例如，如下情況也稱為“高度一致或大致一致”：包括距基準面的高度不同的兩個層(在此，第一層及第二層)，其中第一層的頂面高度與第二層的頂面高度之差為20nm以下。

【0081】電晶體100的通道長度的長度L100相當於剖視時的絕緣層110在開口部141中的側面的長度的2倍與開口部141的寬度D141的合計。剖視時的絕緣層110在開口部141中的側面的長度可以使用厚度T110_1和角度θ110決定。在此，開口部141的高度可以為厚度T110_1。此外，寬度D141可以為平行於電晶體100的通道長度的沿著開口部141的底面的成分的方向上的開口部141的底面的長度，例如可以為該長度的最大值。

【0082】由此，在電晶體100中，在半導體層108中除了沿著開口部141的底面的方向(也稱為橫向)之外還可以將沿著開口部141的側面的方向(也稱為縱向)視作通道長度。由此，與不設置開口部141而例如採用平面型電晶體的情況相比，可以在不增大電晶體100的佔有面積，明確而言不增大半導體層108的佔有面積的狀態下增大電晶體100的通道長度。由此，可以實現微型且飽和性高的電晶

體。因此，在例如將半導體裝置10用於包括發光元件的顯示裝置的情況下，可以在使像素微型化的同時提高控制流過發光元件的電流的驅動電晶體的飽和性。由此，可以使流過發光元件的電流穩定而使發光元件的發光亮度穩定。例如，可以抑制在將靜態影像顯示在顯示裝置上時產生流過發光元件的電流的隨時間的不均勻，而可以抑制產生發光元件的發光亮度的隨時間的不均勻。由此，藉由將半導體裝置10用於顯示裝置，可以實現高清晰、高可靠性的顯示裝置。注意，電晶體100具有電流既縱向流過又橫向流過的結構，所以可以說是VLFET(Vertical Lateral Field Effect Transistor：縱向橫向場效應電晶體)。

【0083】如上所述，電晶體100的通道長度的長度L100具有沿著開口部141的底面的成分和沿著開口部141的側面的成分。在此，當長度L100的沿著開口部141的底面的成分的長度比沿著開口部141的側面的成分的長度長時，沿著開口部141的底面的成分對長度L100的貢獻可以比沿著開口部141的側面的成分對長度L100的貢獻大。當在半導體裝置10中設置多個電晶體100時，例如開口部141的寬度D141可以根據每個電晶體100不同。另一方面，可以作為開口部141的高度的厚度T110_1在多個電晶體100之間相等或大致相等。因此，藉由增加沿著開口部141的底面的成分對長度L100的貢獻，容易在多個電晶體100之間控制長度L100，明確地說容易使長度L100不同。由此，在半導體裝置10所包括的電路中，例如容易分別製造具有不

同的電特性的多個電晶體100。因此，可以容易實現例如具有所希望的性能的電路。由此，可以實現具有高性能的半導體裝置。

【0084】例如，電晶體100的通道長度的沿著開口部141的底面的成分的長度較佳為電晶體100的通道長度的沿著開口部141的側面的成分的長度以上。或者，在平行於電晶體100的通道長度的沿著開口部141的底面的成分的方向上，從平面看時的半導體層108的長度L108較佳為厚度T110_1以上。或者，寬度D141較佳為厚度T110_1以上。

【0085】厚度T110_1例如可以為0.1nm以上且小於3μm、0.1nm以上且2.5μm以下、1nm以上且2μm以下、1nm以上且1.5μm以下、5nm以上且1.2μm以下、5nm以上且1μm以下、7nm以上且500nm以下、7nm以上且300nm以下、10nm以上且200nm以下、10nm以上且100nm以下或10nm以上且50nm以下。

【0086】在藉由光微影法形成開口部141時，開口部141的寬度D141為曝光裝置的極限解析度以上。寬度D141例如可以為200nm以上且小於5μm、200nm以上且4.5μm以下、200nm以上且4μm以下、300nm以上且3.5μm以下、300nm以上且3μm以下、400nm以上且2.5μm以下、400nm以上且2μm以下、500nm以上且1.5μm以下或500nm以上且1μm以下。

【0087】圖1A、圖1B及圖2A示出開口部141的平面形狀呈圓形的例子。此時，寬度D141可以相當於該圓的直

徑。此外，在本說明書等中，圓形不侷限於正圓。

【0088】對開口部141的平面形狀沒有限制，例如可以呈圓形、橢圓形、三角形、四角形(包括長方形、菱形及正方形)、五角形等多邊形或者這些多邊形的角部呈圓形的形狀。多邊形也可以是凹多邊形(至少一個內角超過180度的多邊形)或凸多邊形(內角都是180度以下的多邊形)。

【0089】在本說明書等中，設置在絕緣層中的開口部的平面形狀是指該絕緣層的該開口一側的頂面端部的形狀或者底面端部的形狀。例如，開口部141的平面形狀是指絕緣層110的開口部141一側的頂面端部的形狀或者底面端部的形狀。

【0090】絕緣層110在開口部141中的側面較佳為具有垂直形狀，例如較佳為垂直於絕緣層101。就是說，角度θ110較佳為80°以上且100°以下，更佳為85°以上且95°以下。由此，可以實現微型電晶體作為電晶體100。因此，可以減小設置在半導體裝置10中的電路的佔有面積，由此半導體裝置10可以為小型半導體裝置。注意，絕緣層110在開口部141中的側面也可以具有錐形形狀。例如，角度θ110也可以小於90°或小於80°。此時，可以提高形成在絕緣層110上的層(例如，半導體層108)的覆蓋性。此外，角度θ110越小長度L100可以越大，角度θ110越大長度L100可以越小。

【0091】注意，在圖2B及圖2C等中，示出剖視時絕

緣層110在開口部141中的側面的形狀為直線的結構，但是本發明的一個實施方式不侷限於此。在剖視時，絕緣層110在開口部141中的側面的形狀可以為曲線，也可以具有側面的形狀為直線的區域和曲線的區域的兩者。

【0092】電晶體100的通道寬度的寬度W100相當於垂直於沿著開口部141的底面的長度L100的成分的方向上的半導體層108的長度。注意，在本說明書等中，將垂直於沿著開口部141的底面的長度L100的成分的方向上的半導體層108的長度稱為半導體層108的寬度。也就是說，寬度W100可以為半導體層108的寬度。

【0093】在此，導電層112a的寬度W112a及導電層112b的寬度W112b較佳為大於寬度W100。由此，可以減小導電層112a及導電層112b的佈線電阻而高速驅動半導體裝置10。注意，寬度W112a及寬度W112b也可以為寬度W100以下。

【0094】此外，開口部141的寬度D141較佳為寬度W112a及寬度W112b以上。由此，可以防止導電層112a與導電層112b接觸而電短路。

【0095】接著，說明電晶體100的詳細結構。

【0096】對用於半導體層108的半導體材料沒有特別的限制。例如，可以使用由單個元素構成的半導體或者化合物半導體。作為由單個元素構成的半導體例如可以舉出矽或鍺。作為化合物半導體例如可以舉出砷化鎵及矽鍺。除此之外，作為化合物半導體例如可以使用有機半導體、

氮化物半導體及氧化物半導體(OS：Oxide Semiconductor)。注意，這些半導體材料也可以包含雜質作為摻雜物。

【0097】對用於半導體層108的半導體材料的結晶性沒有特別的限制，可以使用非晶半導體、單晶半導體或具有單晶以外的結晶性的半導體(微晶半導體、多晶半導體或其一部分具有結晶區域的半導體)。當使用單晶半導體或具有結晶性的半導體時可以抑制電晶體100的特性劣化，所以是較佳的。

【0098】半導體層108可以使用矽。作為矽可以舉出單晶矽、多晶矽、微晶矽、非晶矽。作為多晶矽例如可以舉出低溫多晶矽(LTPS：Low Temperature Poly Silicon)。通道形成區域中使用非晶矽的電晶體可以形成在大型玻璃基板上，可以以低成本製造。通道形成區域中使用多晶矽的電晶體具有高場效移動率而能夠進行高速工作。此外，通道形成區域中使用微晶矽的電晶體與使用非晶矽的電晶體相比具有高場效移動率而能夠進行高速工作。

【0099】在本說明書等中，將通道形成區域中使用矽的電晶體稱為Si電晶體。

【0100】半導體層108較佳為包含呈現半導體特性的金屬氧化物(也稱為氧化物半導體)。

【0101】用於半導體層108的金屬氧化物的能帶間隙較佳為2.0eV以上，更佳為2.5eV以上。

【0102】與使用非晶矽的電晶體相比，使用氧化物半導體的電晶體(以下記為OS電晶體)的場效移動率非常高。

另外，OS電晶體的關態電流極小，可以長期間保持與該電晶體串聯連接的電容器中儲存的電荷。另外，藉由使用OS電晶體，可以降低半導體裝置的功耗。

【0103】絕緣層110較佳為具有一層以上的無機絕緣膜。作為可用於無機絕緣膜的材料，例如可以舉出氧化物、氮化物、氧氮化物及氮氧化物。作為氧化物，例如可以舉出氧化矽、氧化鋁、氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化鈰、氧化鈥、氧化鉿、氧化鉭、氧化鈰、鎵鋅氧化物及鋁酸鉿。作為氮化物，例如可以舉出氮化矽及氮化鋁。作為氧氮化物，例如可以舉出氧氮化矽、氧氮化鋁、氧氮化鎵、氧氮化釔及氧氮化鉿。作為氮氧化物，例如可以舉出氮氧化矽及氮氧化鋁。尤其是，在絕緣層110使用氮化矽時，可以使絕緣層110成為不容易使雜質透過的層，所以可以抑制雜質混入電晶體100的通道形成區域中。因此，電晶體100可以為呈現良好的電特性且可靠性高的電晶體。同樣地，在絕緣層101也使用氮化矽時，可以更良好地抑制雜質混入電晶體100的通道形成區域中。

【0104】在本說明書等中，氧氮化物是指在其組成中氧含量多於氮含量的材料，而氮氧化物是指在其組成中氮含量多於氧含量的材料。例如，在記載為“氧氮化矽”時指在其組成中氧含量多於氮含量的材料，而在記載為“氮氧化矽”時指在其組成中氮含量多於氧含量的材料。

【0105】在電晶體100中，半導體層108中的與絕緣層

101接觸的區域以及與絕緣層110接觸的區域被用作通道形成區域。在半導體層108使用金屬氧化物的情況下，為了提高半導體層108與絕緣層101以及半導體層108與絕緣層110的介面特性，絕緣層101中的與半導體層108接觸的區域的至少一部分以及絕緣層110中的與半導體層108接觸的區域的至少一部分較佳為包含氧。明確而言，絕緣層101中的與半導體層108的通道形成區域接觸的區域以及絕緣層110中的與半導體層108的通道形成區域接觸的區域較佳為包含氧。絕緣層110中的與半導體層108的通道形成區域接觸的區域可以適當地使用氧化物和氧氮化物中的一個以上。

【0106】此外，絕緣層101中的與半導體層108接觸的區域的至少一部分較佳為具有俘獲或固定(也稱為吸雜)氫的功能。由此，可以降低半導體層108的通道形成區域中的氫濃度。因此，可以降低通道形成區域中的氧空位(V_O)及V_OH來實現通道形成區域的i型化或實質上的i型化。由此，電晶體100可以為呈現良好的電特性且可靠性高的電晶體。

【0107】作為具有俘獲或固定氫的功能的絕緣層，可以舉出具有非晶結構的金屬氧化物。例如，較佳為使用氧化鎂或者包含鋁和鉿中的一者或兩者的氧化物等金屬氧化物。上述具有非晶結構的金屬氧化物有時具有如下性質：氧原子具有懸空鍵而由該懸空鍵俘獲或固定氫。也就可以說，具有非晶結構的金屬氧化物的俘獲或固定氫的能力

高。

【0108】圖3A及圖3B是圖2B及圖2C所示的結構的變形例子，其中絕緣層110具有絕緣層110b和絕緣層110b上的絕緣層110c的兩層疊層結構。注意，平面結構例子可以參照圖1A及圖2A。在圖3A所示的結構例子中，絕緣層110b可以具有與半導體層108的側面接觸的區域以及與絕緣層101的頂面接觸的區域。此外，絕緣層110c可以具有與半導體層108的側面接觸的區域、與導電層112a的底面接觸的區域、與導電層112b的底面接觸的區域以及與絕緣層106的底面接觸的區域。

【0109】絕緣層110b較佳為包含氧。例如，絕緣層110b的氧含量較佳為多於絕緣層110c的氧含量。例如，絕緣層110b的單位體積的氧含量較佳為多於絕緣層110c的單位體積的氧含量。此外，絕緣層110b較佳為使用上述氧化物和氧氮化物中的一個以上。明確而言，絕緣層110b可以適當地使用氧化矽和氧氮化矽中的一者或兩者。由此，至少半導體層108中的與絕緣層110b接觸的區域可以被用作電晶體100的通道形成區域。

【0110】例如可以利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)或X射線光電子能譜法(XPS：X-ray Photoelectron Spectroscopy)測量出氧等元素的含量。在目的元素的含有率高(例如為0.5atomic%以上或1atomic%以上)時，較佳為採用XPS進行分析。另一方面，在目的元素的含有率低(例如為0.5atomic%以下或

1atomic%以下)時，較佳為採用SIMS進行分析。在比較元素含量時，更佳為採用SIMS和XPS的兩者分析技術進行複合分析。此外，藉由利用熱脫附譜分析法(TDS：Thermal Desorption Spectroscopy)測量上述元素的脫離量，例如可以比較兩個層中的上述元素的含量。注意，在測量氧以外的元素的含量時也可以採用SIMS、XPS或TDS法等。

【0111】絕緣層110b更佳為使用藉由加熱釋放氧的膜。由於在電晶體100的製程中施加的熱而絕緣層110b釋放氧，因此可以將氧供應到半導體層108。藉由將氧從絕緣層110b供應給半導體層108，尤其是供應到通道形成區域，修復氧空位(V_O)，可以減少氧空位(V_O)。因此，電晶體100可以為呈現良好的電特性且可靠性高的電晶體。

【0112】例如，藉由在含氧氛圍下進行加熱處理或者在含氧氛圍下進行電漿處理，可以將氧供應到絕緣層110b。另外，也可以在含氧氛圍下利用濺射法在絕緣層110b的頂面形成氧化物膜來供應氧。然後，也可以去除該氧化物膜。

【0113】絕緣層110b較佳為利用濺射法或電漿增強化學氣相沉積(PECVD：Plasma Enhanced Chemical Vapor Deposition)法等沉積方法形成。尤其是，藉由利用濺射法且作為沉積氣體不使用氫氣體的方法而形成，由此可以實現含氫量極少的膜。因此，可以抑制通道形成區域被供應氫而實現電晶體100的電特性的穩定化。

【0114】較佳為在絕緣層110b中物質容易擴散。也可

以說絕緣層110b中的物質的擴散係數較佳為大。特別較佳的是，在絕緣層110b中氧容易擴散。就是說，絕緣層110b中的氧擴散係數較佳為大。絕緣層110b中的氧擴散在絕緣層110b中，經過絕緣層110b和半導體層108的介面供應到半導體層108。

【0115】在氧擴散係數的計算中可以利用TDS。或者，也可以利用SIMS。注意，氧以外的物質的擴散係數有時也可以利用TDS或SIMS算出。

【0116】這裡，藉由將導電率高的材料用於半導體層108，可以實現通態電流大的電晶體。然而，在使用導電率高的材料時容易形成氧空位(V_O)，在通道形成區域中的氧空位(V_O)變多時，有時電晶體的臨界電壓漂移，閘極電壓為0V時流過的汲極電流(以下，也記為截止電流)增大。例如，在n通道型電晶體中，在臨界電壓負向漂移時，有時截止電流會增大。藉由設置絕緣層110b，至少對半導體層108中的與絕緣層110b接觸的區域，即電晶體100的通道形成區域被供應氧，因此可以減少通道形成區域中的氧空位(V_O)。由此，可以抑制臨界電壓漂移，所以可以實現截止電流小且通態電流大的電晶體。由此，半導體裝置10可以為低功耗且高性能的半導體裝置。

【0117】較佳的是，絕緣層110c的從本身釋放的雜質(例如，氫及水)量少且不容易透過雜質。由此，可以抑制絕緣層110c中的雜質擴散到電晶體100的通道形成區域。因此，電晶體100可以為呈現良好的電特性且可靠性高的

電晶體。

【0118】絕緣層110c較佳為使用不容易使氧透過的膜，例如較佳為使用與絕緣層110b相比不容易使氧透過的膜。此外，絕緣層110c較佳為使用氧擴散係數小的膜，例如較佳為使用氧擴散係數比絕緣層110b小的膜。由此，可以抑制絕緣層110b中的氧藉由絕緣層110c擴散到導電層112a及導電層112b。由此，可以抑制導電層112a及導電層112b的電阻變高。與此同時，可以抑制絕緣層110b中的氧擴散到絕緣層110c一側，因此從絕緣層110b供應到電晶體100的通道形成區域的氧量增大而可以降低通道形成區域中的氧空位(V_O)及V_OH。由此，可以使電晶體100的通道形成區域成為i型或實質上i型。因此，電晶體100可以為呈現良好的電特性且可靠性高的電晶體。

【0119】絕緣層110c較佳為包含氮，還較佳為使用上述氮化物和氮氧化物中的任一個或多個。絕緣層110c例如可以適當地使用氮化矽或氮氧化矽。此外，作為絕緣層110c可以使用氧化物和氧氮化物中的一個以上。絕緣層110c例如可以適當地使用氧化鋁。

【0120】在圖3A中，將絕緣層110b的厚度設定為厚度T110b_1，將絕緣層110c的厚度設定為厚度T110c_1。

【0121】絕緣層110b的厚度T110b_1例如可以為5nm以上且小於3μm、5nm以上且2.5μm以下、5nm以上且2μm以下、5nm以上且1.5μm以下、7nm以上且1.2μm以下、7nm以上且1μm以下、7nm以上且500nm以下、7nm以上且

300nm以下、10nm以上且200nm以下、10nm以上且100nm以下、10nm以上且50nm以下或者10nm以上且30nm以下。絕緣層110c的厚度T110c_1可以為厚度T110b_1以下。厚度T110c_1例如可以為3nm以上且1μm以下、3nm以上且500nm以下、3nm以上且300nm以下、3nm以上且200nm以下、5nm以上且100nm以下、5nm以上且50nm以下、5nm以上且30nm以下或5nm以上且20nm以下。

【0122】如圖3A所示，厚度T110b_1可以為剖視時的絕緣層110b的被形成面(在此，絕緣層101的頂面)與絕緣層110c的底面的最短距離。此外，厚度T110c_1可以為剖視時的絕緣層110c的被形成面(在此，絕緣層110b的頂面)與導電層112a或導電層112b的底面的最短距離。

【0123】當絕緣層110c的厚度T110c_1厚時，有時絕緣層110c釋放的雜質之量增大而擴散到電晶體100的通道形成區域的雜質之量增大。另一方面，在厚度T110c_1薄時，有時絕緣層110b中的氧藉由絕緣層110c擴散到導電層112a及導電層112b一側而減少供應到電晶體100的通道形成區域的氧量。藉由將厚度T110c_1設定為上述範圍內，可以降低通道形成區域的氧空位(V_O)及V_OH。由此，可以使電晶體100的通道形成區域成為i型或實質上i型。此外，可以抑制導電層112a及導電層112b被絕緣層110b中的氧氧化導致導電層112a及導電層112b的電阻變高。由此，電晶體100可以為呈現良好的電特性且可靠性高的電晶體。

【0124】圖3C是示出圖3A中的區域108na及其附近的

區域的放大圖。圖3C示出如下例子：在半導體層108中，除了與導電層112a接觸的區域及其附近的區域之外還將與絕緣層110c接觸的區域及其附近的區域，即區域107包括在具有低電阻區域的區域108na中。雖然圖3C中未圖示，但是除了與導電層112b接觸的區域及其附近的區域之外還可以將與絕緣層110c接觸的區域及其附近的區域包括在區域108nb中。雖然圖3C示出區域108i和區域108na的邊界的高度與絕緣層110b和絕緣層110c的邊界的高度一致或大致一致的例子，但是上述高度也可以不一致或大致一致。同樣地，區域108i和區域108nb的邊界的高度可以與絕緣層110b和絕緣層110c的邊界的高度一致或大致一致，也可以不一致或大致一致。

【0125】藉由將釋放雜質的材料用於絕緣層110c，可以使區域107成為低電阻區域。半導體層108可以在電晶體100中的源極區域及汲極區域與通道形成區域之間具有低電阻區域。低電阻區域可以被用作用來緩和汲極電場(產生在汲極區域及其附近的電場)的緩衝區域。此外，這些低電阻區域也可以被用作源極區域或汲極區域。藉由在汲極區域與通道形成區域之間設置低電阻區域，高電場不容易產生在汲極區域附近。由此，可以抑制熱載子的產生而抑制電晶體的劣化。

【0126】如上所述，當絕緣層110c所釋放的雜質量過多時，雜質有可能擴散到電晶體100的通道形成區域。即使將釋放雜質的材料用於絕緣層110c，釋放的雜質量也較

佳為少。

【0127】在圖3A所示的例子中，電晶體100的通道長度的長度L100相當於剖視時的絕緣層110b在開口部141中的側面的長度的2倍與開口部141的寬度D141的合計。剖視時的絕緣層110b在開口部141中的側面的長度可以使用厚度T110b_1和角度θ110決定。

【0128】圖4A及圖4B分別是圖2B及圖3A所示的結構的變形例子。圖4A及圖4B示出絕緣層106例如被加工為島狀的例子。

【0129】圖4A及圖4B示出絕緣層106的頂面端部與導電層104的底面端部對齊或大致對齊的例子。例如，藉由使用與導電層104相同的圖案加工絕緣層106，可以使絕緣層106的頂面端部與導電層104的底面端部對齊或大致對齊。注意，絕緣層106的頂面端部也可以不與導電層104的底面端部對齊或大致對齊。例如，絕緣層106的頂面端部也可以位於導電層104的底面端部的外側。

【0130】圖5A、圖5B及圖5C分別是圖1A、圖3A及圖3B所示的半導體裝置10的變形例子，其中電晶體100包括導電層103及絕緣層105。在此，將包括導電層103及絕緣層105的電晶體100稱為電晶體100A，將包括電晶體100A的半導體裝置10稱為半導體裝置10A。

【0131】在電晶體100A中，絕緣層101上設置有導電層103，導電層103及絕緣層101上設置有絕緣層105。絕緣層105具有沿著導電層103的頂面及側面以及絕緣層101的

頂面的形狀。絕緣層105可以具有與導電層103的頂面接觸的區域、與導電層103的側面接觸的區域以及與絕緣層101的頂面接觸的區域。

【0132】絕緣層105上設置有絕緣層110及半導體層108。絕緣層110所包括的開口部141到達絕緣層105。半導體層108的底面可以具有與絕緣層105的頂面接觸的區域。此外，絕緣層106可以具有與絕緣層105的頂面接觸的區域。

【0133】導電層103可以具有隔著絕緣層105與半導體層108、絕緣層106及導電層104的位於開口部141的內部的區域重疊的區域。由此，除了導電層104之外還可以將導電層103用作閘極電極，並且除了絕緣層106之外還可以將絕緣層105用作閘極絕緣層。因此，電晶體100A可以說是隔著通道形成區域配置有兩側閘極電極的雙閘極型電晶體。

【0134】在電晶體100A中，例如導電層104可以被稱為第一閘極電極、前閘極電極或者被簡單地稱為閘極電極。此外，導電層103可以被稱為第二閘極電極或背閘極電極。注意，也可以調換導電層104和導電層103的稱呼。此外，絕緣層106及絕緣層105分別可以被稱為第一閘極絕緣層及第二閘極絕緣層。注意，絕緣層105及絕緣層106分別也可以被稱為第一閘極絕緣層及第二閘極絕緣層。

【0135】藉由使電晶體100包括導電層103，可以固定半導體層108的背通道一側的電位而抑制臨界電壓的漂

移。在此，在電晶體100的臨界電壓負向漂移時，有時截止電流增大。藉由抑制電晶體100的臨界電壓的負向漂移，可以實現截止電流小的電晶體。注意，有時將截止電流小的狀態記為常關閉。

【0136】注意，雖然圖5B示出絕緣層110b被平坦化的例子，但是絕緣層110b也可以不被平坦化。此時，絕緣層110c可以被平坦化，也可以不被平坦化。

【0137】圖6A及圖6B分別是圖3A及圖3B所示的結構的變形例子，其中設置有絕緣層147及絕緣層149。圖6A示出絕緣層147及絕緣層149設置在絕緣層110與半導體層108之間、導電層112a與半導體層108之間以及導電層112b與半導體層108之間的例子。圖6B示出絕緣層147及絕緣層149設置在絕緣層110與絕緣層106之間的例子。

【0138】絕緣層147可以具有與絕緣層110的側面接觸的區域、與導電層112a的側面接觸的區域、與導電層112b的側面接觸的區域、與絕緣層101的頂面接觸的區域、與半導體層108的側面接觸的區域以及與絕緣層106接觸的區域。如圖6A及圖6B所示，在剖視時，絕緣層147中的與絕緣層101的頂面接觸的部分形成有突出部。絕緣層147可以在突出部的端部與半導體層108接觸。絕緣層147的突出部呈比其他部分向開口部141的中央突出的形狀。

【0139】絕緣層147較佳為具有氫阻擋性，尤其較佳的是，抑制氫擴散的能力高。絕緣層147例如可以使用氧化鋁、氧化鎂、氧化鉿、氧化鎵、銦鎵鋅氧化物、氮化矽

和氮氧化矽中的一個或多個。絕緣層147例如可以使用氮化矽。藉由設置絕緣層147，可以抑制氫從電晶體100的外部藉由絕緣層147擴散到半導體層108。

【0140】絕緣層149可以設置在絕緣層147上。絕緣層149可以具有與絕緣層147的側面接觸的區域、與絕緣層147的上述突出部的頂面接觸的區域、與半導體層108接觸的區域以及與絕緣層106接觸的區域。如圖6A及圖6B所示，在剖視時，絕緣層149的側面有時與絕緣層147的突出部的側端部齊平。

【0141】絕緣層149較佳為具有氫阻擋性，尤其較佳的是，俘獲或固定氫的能力高。絕緣層149例如可以使用包含鎂的氧化物、包含鋁和鈥中的一方的氧化物以及包含鋁和鈥的兩者的氧化物中的一個或多個。另外，這些氧化物更佳為具有非晶結構。在具有非晶結構的氧化物中，氧原子具有懸空鍵，有時具有由該懸空鍵俘獲或固定氫的性質。此外，這些氧化物較佳為採用非晶結構，但其一部分也可以形成有結晶區域。此外，作為抑制氫擴散的能力高的材料，可以舉出氮化矽及氮氧化矽。絕緣層149例如可以適當地使用氧化鈥。藉由設置絕緣層149，例如可以由絕緣層149俘獲或固定絕緣層110中的氫。例如在將金屬氧化物用於半導體層108時，藉由在半導體裝置中設置絕緣層147及絕緣層149，可以去除有可能混入半導體層108的氫及水等。因此，電晶體100可以為呈現良好的電特性且可靠性高的電晶體。

【0142】在製造圖6A及圖6B所示的半導體裝置時，在基板102上形成絕緣層101、絕緣層110、導電層112a及導電層112b並在絕緣層110中形成開口部141，然後以覆蓋開口部141的方式依次形成將成為絕緣層147的絕緣膜及將成為絕緣層149的絕緣膜。接著，加工將成為絕緣層149的絕緣膜及將成為絕緣層147的絕緣膜，由此形成絕緣層149及絕緣層147。例如，對將成為絕緣層149的絕緣膜及將成為絕緣層147的絕緣膜的頂面大致均勻地進行蝕刻，由此可以形成絕緣層149及絕緣層147。如此均勻地蝕刻而進行平坦化的處理也被稱為各向異性蝕刻。此外，也可以利用光微影法形成絕緣層149及絕緣層147。

【0143】然後，依次形成半導體層108、絕緣層106、導電層104及絕緣層109。由此，可以製造圖6A及圖6B所示的半導體裝置。

【0144】圖7A及圖7B分別是圖2A及圖3A所示的半導體裝置10的變形例子，其中導電層112b設置在絕緣層101與絕緣層110之間。也就是說，圖7A及圖7B示出導電層112b設置在絕緣層110下的例子。在此，將圖7A所示的半導體裝置10稱為半導體裝置10B，將圖7B所示的電晶體100稱為電晶體100B。在半導體裝置10B中，開口部141具有到達導電層112b的區域。此外，在半導體裝置10B中，導電層112a也可以設置在絕緣層110下，並且導電層112b也可以設置在絕緣層110上。此時，藉由將導電層112b和區域108nb分別適當地替換為導電層112a和區域108na，可

以參照以下半導體裝置10B及電晶體100B的說明。

【0145】在電晶體100B中，例如區域108i和區域108nb的邊界在比絕緣層110b的頂面低的位置。圖7B示出區域108i和區域108nb的邊界的高度比絕緣層110b和絕緣層110c的邊界的高度低的例子。

【0146】關於電晶體100B，可以將縱向通道長度設定為開口部141中的側面的長度的1倍或大致1倍。此外，可以使橫向通道長度比開口部141的寬度D141短。由此，電晶體100B的通道長度例如可以比圖3A所示的電晶體100短。注意，雖然圖7A及圖7B示出半導體層108的與導電層112b重疊的底面端部設置在絕緣層110上的例子，但是該底面端部也可以接觸於導電層112b。此時，區域108nb可以不接觸於絕緣層110。

【0147】圖8A及圖8B分別是圖7A及圖7B所示的半導體裝置10B的變形例子，其中絕緣層101與絕緣層110之間除了導電層112b之外還設置有導電層112a。也就是說，圖8A及圖8B示出絕緣層110下除了導電層112b之外還設置有導電層112a的例子。在此，將圖8A所示的半導體裝置10稱為半導體裝置10C，將圖8B所示的電晶體100稱為電晶體100C。在半導體裝置10C中，開口部141具有到達導電層112a的區域及到達導電層112b的區域。

【0148】電晶體100C可以不具有縱向通道長度，即其縱向通道長度可以為0。此外，可以使橫向通道長度比電晶體100B短。由此，電晶體100C的通道長度可以比電晶

體100B短。注意，雖然圖8A及圖8B示出半導體層108的與導電層112a重疊的底面端部及與導電層112b重疊的底面端部設置在絕緣層110上的例子，但是與導電層112a重疊的上述底面端部也可以接觸於導電層112a，並且與導電層112b重疊的上述底面端部也可以接觸於導電層112b。此時，區域108na及區域108nb可以不接觸於絕緣層110。

【0149】圖9A是圖2A所示的結構的變形例子，其中半導體層108的寬度W100比導電層112a的寬度W112a以及導電層112b的寬度W112b大。注意，雖然圖9A示出寬度W100比寬度D141小的例子，但是寬度W100也可以為寬度D141以上。

【0150】藉由增大寬度W100，可以增大半導體裝置10所包括的電晶體100的通態電流。另一方面，藉由減小寬度W100，可以實現微型電晶體作為電晶體100。

【0151】圖9B是圖2A所示的結構的變形例子，其中一個開口部141設置有兩個半導體層108。

【0152】在本說明書等中，在使用同一符號表示多個組件時，尤其在需要區分它們時，有時對符號附加“[1]”、“[2]”、“_1”或“_2”等用於識別的符號。例如，將兩個半導體層108分別記作半導體層108[1]及半導體層108[2]而進行區別。

【0153】在圖9B所示的例子中，半導體層108[1]及半導體層108[2]都具有與同一導電層112a及同一導電層112b接觸的區域。注意，也可以在一個開口部141中設置三個

以上的半導體層108。

【0154】在一個開口部141中設置多個半導體層108的情況下，與在一個開口部141中只設置一個半導體層108的情況相比，可以減小每一個半導體層108的面積。由此，在半導體裝置10的製程中，有時容易對半導體層108供應氧。由此，有時可以減少通道形成區域中的氧空位(V_O)及V_OH。由此，有時可以使半導體裝置10所包括的電晶體100呈現良好的電特性且可靠性高的電晶體。另一方面，在一個開口部141中設置一個半導體層108的情況下，與在一個開口部141中設置多個半導體層108的情況相比，可以在使半導體裝置10所包括的電晶體100微型化的同時增大通道寬度。

【0155】圖10A及圖10B是圖2A所示的結構的變形例子，其中開口部141的平面形狀與圖2A所示的半導體裝置10不同。圖10A示出開口部141的平面形狀為矩形的例子，圖10B示出開口部141的平面形狀為角部呈圓形的矩形的例子。

【0156】例如藉由作為開口部141的平面形狀採用圖2A所示的圓形，可以提高形成開口部141時的加工精度。另一方面，藉由作為開口部141的平面形狀採用矩形或角部呈圓形的矩形等，開口部141的側面具有平面或大致平面的區域，因此有時可以提高半導體層108、絕緣層106及導電層104等設置在開口部141的內部的層的覆蓋性。此外，在作為開口部141的平面形狀採用矩形的情況下，藉

由使角部有棱角，與使角部呈圓形的情況相比，可以在使半導體裝置10所包括的電晶體100微型化的同時增大從平面看時的開口部141的面積。另一方面，在使開口部141的角部呈圓形的情況下，與使開口部141的角部有棱角的情況相比，可以提高設置在開口部141的內部的層對開口部141的角部的覆蓋性。

【0157】圖11A及圖11B分別是圖10A及圖10B所示的結構的變形例子，其中與圖9B所示的結構同樣，一個開口部141設置有兩個半導體層108。注意，如上所述，也可以在一個開口部141中設置三個以上的半導體層108。

【0158】圖12A及圖12B分別是圖11A及圖11B所示的結構的變形例子，其中設置有半導體層108[1]的開口部141與設置有半導體層108[2]的開口部141不同。在圖12A及圖12B中，將設置有半導體層108[1]的開口部141記作開口部141[1]，將設置有半導體層108[2]的開口部141記作開口部141[2]，由此對兩個開口部141進行區別。以下圖式中也同樣地記載。注意，在設置三個以上的具有與同一導電層112a及同一導電層112b接觸的區域的半導體層108的情況下，可以設置三個以上的開口部141。

【0159】與圖11A及圖11B所示的例子相比，根據圖12A及圖12B所示的例子容易從絕緣層110對半導體層108供應氧。另一方面，與圖12A及圖12B所示的例子相比，根據圖11A及圖11B所示的例子可以減小設置在一個電晶體100中的開口部141的佔有面積的合計，所以可以實現微

型電晶體作為電晶體100。

【0160】圖13A是圖1A所示的結構的變形例子。圖13B是從圖13A省略導電層104的平面圖。圖13C是沿著圖13A中的點劃線A1-A2的截斷面的剖面圖。在圖13A至圖13C所示的例子中，一個電晶體100跨著開口部141[1]的內部及開口部141[2]的內部設置，並且在從平面看時開口部141[1]與開口部141[2]之間設置有導電層112c。換言之，在圖13A至圖13C所示的半導體裝置10中，在從平面看時導電層112a和導電層112c以隔著開口部141[1]相對的方式設置。此外，在從平面看時導電層112b和導電層112c以隔著開口部141[2]相對的方式設置。在此，將一個半導體層108跨著多個開口部141的內部設置且在從平面看時該多個開口部141之間設置有導電層的電晶體100稱為電晶體100D，將包括電晶體100D的半導體裝置10稱為半導體裝置10D。

【0161】在圖13A至圖13C所示的例子中，一個電晶體100包括三個導電層112。此外，一個電晶體100也可以跨著三個以上的開口部141的內部設置。此時，可以在一個電晶體100中設置四個以上的導電層112。

【0162】藉由跨著多個開口部141的內部設置一個電晶體100，與在一個開口部141的內部設置一個電晶體100的情況相比，可以增大電晶體100的縱向通道長度而提高電晶體100的飽和性。另一方面，藉由在一個開口部141的內部設置一個電晶體100，與跨著多個開口部141的內部設

置一個電晶體100的情況相比，可以實現微型電晶體作為電晶體100。

【0163】圖14A、圖14B及圖14C分別是圖13A、圖13B及圖13C所示的結構的變形例子，其中具有位於開口部141[1]的內部的區域的半導體層108與具有位於開口部141[2]的內部的區域的半導體層108不同。在圖14A、圖14B及圖14C中，將具有位於開口部141[1]的內部的區域的半導體層108記作半導體層108[1]。此外，將具有位於開口部141[2]的內部的區域的半導體層108記作半導體層108[2]。注意，在跨著三個以上的開口部141的內部設置一個電晶體100的情況下，例如可以在每個開口部141中分別設置不同的半導體層108。在此，將跨著多個開口部141的內部設置，該多個開口部141的每一個分別設置有不同的半導體層108，並且在從平面看時該多個開口部141之間設置有導電層的電晶體100稱為電晶體100E，將包括電晶體100E的半導體裝置10稱為半導體裝置10E。

【0164】與電晶體100D相比，在電晶體100E中可以減小每一個半導體層108的面積。由此，與半導體裝置10D相比，半導體裝置10E在製程中有時容易對半導體層108供應氧。由此，有時可以減少通道形成區域中的氧空位(V_O)及V_OH。因此，與電晶體100D相比，電晶體100E有時可以為呈現更良好的電特性且可靠性更高的電晶體。另一方面，電晶體100D的開口部141之間的距離可以比電晶體100E短，所以電晶體100D可以為微型電晶體。

【0165】圖15A、圖15B及圖15C分別是圖13A、圖13B及圖13C所示的結構的變形例子，其中電晶體100包括導電層103及絕緣層105。也就可以說，圖15A、圖15B及圖15C是組合圖5A、圖5B及圖5C所示的結構和圖13A、圖13B及圖13C所示的結構而成的結構。將這種電晶體100稱為電晶體100F。此外，將包括電晶體100F的半導體裝置10稱為半導體裝置10F。

【0166】電晶體100F可以在抑制臨界電壓漂移的同時實現比電晶體100A高的飽和性。另一方面，電晶體100A可以與電晶體100F相比進一步實現微型化。

【0167】圖16A、圖16B及圖16C分別是圖15A、圖15B及圖15C所示的結構的變形例子，其中以具有位於開口部141[1]的內部的區域的方式設置有半導體層108[1]，以具有位於開口部141[2]的內部的區域的方式設置有半導體層108[2]。圖16A、圖16B及圖16C可以說是組合圖14A、圖14B及圖14C所示的結構和圖15A、圖15B及圖15C所示的結構而成的結構。將這種電晶體100稱為電晶體100G。此外，將包括電晶體100G的半導體裝置10稱為半導體裝置10G。

【0168】與電晶體100F相比，電晶體100G有時可以為呈現更良好的電特性且可靠性更高的電晶體。另一方面，電晶體100F的開口部141之間的距離可以比電晶體100G短，所以電晶體100F可以為微型電晶體。

【0169】

<半導體裝置的結構例子2>

圖17A是示出本發明的一個實施方式的半導體裝置的半導體裝置20的結構例子的平面圖。圖17B是沿著圖17A中的點劃線A3-A4的截斷面的剖面圖。圖17C是沿著圖17A中的點劃線B3-B4的截斷面的剖面圖。

【0170】半導體裝置20除了圖1A、圖1C及圖1D所示的電晶體100之外還包括具有與電晶體100不同的結構的電晶體200。電晶體200設置在絕緣層101上。

【0171】電晶體200包括導電層204、導電層212a、導電層212b、絕緣層106及半導體層208。在電晶體200中，導電層204被用作閘極電極，絕緣層106的一部分被用作閘極絕緣層。導電層212a被用作源極電極和汲極電極中的一個，導電層212b被用作源極電極和汲極電極中的另一個。構成電晶體200的各層可以具有單層結構，也可以具有疊層結構。

【0172】導電層212a設置在絕緣層101上。絕緣層110設置在導電層212a上。絕緣層110以覆蓋導電層212a的頂面及側面的方式設置。絕緣層110包括到達導電層212a的開口部241。以具有位於開口部241的內部的區域的方式設置有電晶體200。注意，雖然圖17B及圖17C示出絕緣層110被平坦化的例子，但是絕緣層110也可以不被平坦化。

【0173】絕緣層110上設置有導電層212b。導電層212b包括具有與開口部241重疊的區域的開口部243。開口部241及開口部243的平面形狀可以為與開口部141可具有

的平面形狀同樣的形狀。在此，開口部241的平面形狀與開口部243的平面形狀可以一致或大致一致。此時，導電層212b的開口部243一側的底面端部較佳為與絕緣層110的開口部241一側的頂面端部較佳為對齊或大致對齊。導電層212b的底面是指絕緣層110一側的面。絕緣層110的頂面是指導電層212b一側的面。

【0174】此外，開口部241的平面形狀與開口部243的平面形狀也可以不一致。另外，當開口部241和開口部243的平面形狀呈圓形時，開口部241和開口部243既可以呈同心圓狀又可以不呈同心圓狀。

【0175】導電層212b可以使用與導電層112a及導電層112b相同的材料。此外，導電層212b可以藉由與導電層112a及導電層112b相同的製程形成。例如，藉由形成將成為導電層112a、導電層112b及導電層212b的導電膜並加工該導電膜，可以形成導電層112a、導電層112b及導電層212b。

【0176】半導體層208具有位於開口部241的內部的區域以及位於開口部243的內部的區域。半導體層208可以沿著開口部241的底面及側面以及開口部243的側面設置。半導體層208例如可以具有與導電層212a的頂面接觸的區域、與導電層212b的側面接觸的區域以及與導電層212b的頂面接觸的區域。再者，半導體層208可以具有與絕緣層110的側面接觸的區域。

【0177】半導體層208中的與導電層212a接觸的區域

被用作源極區域和汲極區域中的一個，與導電層212b接觸的區域被用作其中另一個。在半導體層208中，源極區域與汲極區域之間設置有通道形成區域。

【0178】半導體層208可以使用與半導體層108相同的材料。半導體層208可以藉由與半導體層108相同的製程形成。例如，藉由形成將成為半導體層108及半導體層208的膜並加工該半導體膜，可以形成半導體層108及半導體層208。

【0179】絕緣層106以具有位於開口部241的內部的區域以及位於開口部243的內部的區域的方式設置，明確而言以覆蓋開口部241及開口部243的方式設置。絕緣層106設置在半導體層208及導電層212b上。絕緣層106具有沿著半導體層208的頂面及側面以及導電層212b的頂面及側面的形狀。絕緣層106可以具有與半導體層208的頂面接觸的區域、與半導體層208的側面接觸的區域、與導電層212b的頂面接觸的區域以及與導電層212b的側面接觸的區域。

【0180】導電層204以具有位於開口部241的內部的區域以及位於開口部243的內部的區域的方式設置在絕緣層106上。導電層204以具有在開口部241的內部隔著絕緣層106與半導體層208相對的區域的方式設置。導電層204可以具有沿著絕緣層106的形狀，明確而言可以具有沿著絕緣層106的頂面以及開口部241及開口部243的內部的絕緣層106的側面的形狀。此外，導電層204可以具有與絕緣層106的頂面接觸的區域以及與開口部241及開口部243的內

部的絕緣層106的側面接觸的區域。

【0181】導電層204可以使用與導電層104相同的材料。導電層204可以藉由與導電層104相同的製程形成。例如，藉由形成將成為導電層104及導電層204的膜並加工該導電膜，可以形成導電層104及導電層204。

【0182】以覆蓋電晶體200的方式設置有絕緣層109。絕緣層109設置在導電層204上。絕緣層109被用作電晶體200的保護層。

【0183】電晶體200是在半導體層208的上方包括閘極電極的所謂頂閘極型電晶體。再者，由於半導體層208的底面與用作源極電極及汲極電極的導電層212a及導電層212b接觸，所以可以說是TGBC(Top Gate Bottom Contact：頂閘極底接觸)型電晶體。此外，在電晶體200中源極電極與汲極電極的對於被形成面的絕緣層101的表面的高度彼此不同，在垂直於或大致垂直於絕緣層101的表面的方向上汲極電流流過。也可以說，在電晶體200中，在縱向方向或大致縱向方向上汲極電流流過。因此，電晶體200可以說是縱向通道型電晶體或VFET(Vertical Field Effect Transistor：縱向場效應電晶體)。

【0184】電晶體200可以由設置在導電層212a與導電層212b之間的絕緣層110的厚度控制通道長度。因此，可以高精度地製造具有比用來製造電晶體的曝光裝置的極限解析度小的通道長度的電晶體。此外，可以減少多個電晶體200間的特性不均勻。因此，包括電晶體200的半導體裝

置的工作穩定，可以提高可靠性。此外，當特性不均勻減小時，電路設計彈性提升，還可以降低半導體裝置的工作電壓。由此，可以降低半導體裝置的功耗。

【0185】因為可以重疊設置源極電極、具有通道形成區域的層和汲極電極，所以可以使電晶體200的佔有面積比將具有通道形成區域的層配置為平面狀的所謂的平面型電晶體小得多。

【0186】導電層212a、導電層212b及導電層204可以都被用作佈線，電晶體200可以設置在這些佈線重疊的區域。也就是說，在包括電晶體200及佈線的電路中，可以縮小電晶體200及佈線的佔有面積。因此，可以縮小電路的佔有面積來實現小型半導體裝置。

【0187】通道長度短的電晶體200及通道長度長的電晶體100可以使部分製程共同化來形成在絕緣層101上。例如，將電晶體200用作被需求大通態電流的電晶體，將電晶體100用作被需求高飽和性的電晶體，由此可以實現高性能的半導體裝置。如此，本發明的一個實施方式的半導體裝置產生如下優異的效果：可以根據絕緣層的厚度及圖案形成在同一基板上自由地設計具有不同的通道長度的電晶體。

【0188】在圖17A中，將開口部241的寬度設定為寬度D241。此外，在圖17A中，以雙箭頭表示寬度D241。以下圖式中也同樣地表示。

【0189】寬度D241較佳為小，例如較佳為設置有較佳

為具有大通道長度的電晶體100的開口部141的寬度D141以下。由此，電晶體200可以為微型電晶體。此外，電晶體100的通道長度依賴於寬度D141，因此藉由使寬度D141大於寬度D241，在確保電晶體100的通道長度的同時電晶體200可以為微型電晶體。

【0190】用作電晶體200的源極電極和汲極電極中的一個的導電層212a及用作電晶體200的源極電極和汲極電極中的另一個的導電層212b設置在不同的面上。明確而言，導電層212a設置在絕緣層101上，導電層212b設置在絕緣層110上，絕緣層110夾在導電層212a與導電層212b間。另一方面，用作電晶體100的源極電極和汲極電極中的一個的導電層112a及用作電晶體100的源極電極和汲極電極中的另一個的導電層112b設置在相同的面上。明確而言，導電層112a及導電層112b設置在絕緣層110上。也可以說，電晶體200的源極電極和汲極電極中的一個設置在與電晶體100的源極電極及汲極電極不同的面上，電晶體200的源極電極和汲極電極中的另一個設置在與電晶體100的源極電極及汲極電極相同的面上。

【0191】例如，在將本發明的一個實施方式的半導體裝置用於顯示裝置的像素電路時，可以縮小像素電路的佔有面積而實現高清晰顯示裝置。此外，例如，在將本發明的一個實施方式的半導體裝置用於顯示裝置的驅動電路(例如，閘極線驅動電路和源極線驅動電路中的一者或兩者)時，可以縮小驅動電路的佔有面積，因此可以實現窄

邊框的顯示裝置。

【0192】圖18A及圖18B分別是圖17A及圖17B所示的電晶體200的放大圖。參照圖18A及圖18B說明電晶體200的通道長度及通道寬度等。

【0193】在圖18A及圖18B中，將電晶體200的通道長度設定為長度L200，將通道寬度設定為寬度W200，將絕緣層110的厚度設定為厚度T110_2，將絕緣層110在開口部241中的側面和絕緣層101的頂面所成的角設定為角度θ110。此外，在圖18A及圖18B中，以雙箭頭表示長度L200、寬度W200及厚度T110_2。以下圖式中也同樣地表示。在此，如圖18B所示，厚度T110_2可以為剖視時的導電層212a的被形成面(在此，導電層212a的頂面)和導電層212b的底面的最短距離。

【0194】在圖18B中，作為半導體層208的區域示出區域208i、區域208na及區域208nb。區域208i設置在區域208na與區域208nb之間。

【0195】區域208i的至少一部分被用作電晶體200的通道形成區域。區域208na是半導體層208中的與導電層212a接觸的區域及其附近的區域。區域208na的至少一部分被用作電晶體200的源極區域和汲極區域中的一個。區域208nb是半導體層208中的與導電層212b的區域及其附近的區域。區域208nb的至少一部分被用作電晶體200的源極區域和汲極區域中的另一個。區域208na及區域208nb的至少一部分可以為具有比區域208i的至少一部分低的電阻的

區域(以下也記作低電阻區域)。例如，區域208na及區域208nb的至少一部分可以為具有比區域208i的至少一部分更高的載子濃度的區域或者更高的氧空位密度的區域。雖然圖18B示出區域208i和區域208nb的邊界的高度與絕緣層110和導電層212b的邊界的高度一致或大致一致的例子，但是上述高度也可以不一致或大致一致。

【0196】電晶體200的通道長度的長度L200相當於剖視時的絕緣層110在開口部241中的側面的長度。也就是說，長度L200根據絕緣層110的厚度T110_2以及絕緣層110在開口部241中的側面和絕緣層110的被形成面(在此，導電層212a的頂面)所成的角θ110決定。因此，可以將長度L200設為比曝光裝置的極限解析度小的值，可以實現微型電晶體。明確而言，可以實現習知的平板顯示器的量產中使用的曝光裝置(例如，最小線寬為2μm或1.5μm左右)中不能實現的通道長度極小的電晶體。此外，還可以不用最先進的LSI技術中使用的非常昂貴的曝光裝置實現通道長度小於10nm的電晶體。

【0197】長度L200例如可以為0.1nm以上且小於3μm、0.1nm以上且2.5μm以下、1nm以上且2μm以下、1nm以上且1.5μm以下、5nm以上且1.2μm以下、5nm以上且1μm以下、7nm以上且500nm以下、7nm以上且300nm以下、10nm以上且200nm以下、10nm以上且100nm以下或10nm以上且50nm以下。

【0198】藉由縮短長度L200，可以增大電晶體200的

通態電流。藉由使用電晶體200，可以製造能夠高速工作的電路。再者，可以縮小電路的佔有面積。因此，可以實現小型半導體裝置。例如，在本發明的一個實施方式的半導體裝置用於大型顯示裝置或高清晰的顯示裝置的情況下，在佈線數增加時也可以降低各佈線的信號延遲，由此可以抑制顯示不均勻。此外，由於可以縮小電路的佔有面積，所以可以縮小顯示裝置的邊框。

【0199】藉由調整絕緣層110的厚度T110_2及角度θ110，可以控制長度L200。

【0200】絕緣層110在開口部241中的側面較佳為與開口部141中的側面同樣地具有垂直形狀，例如較佳為垂直於絕緣層101。注意，絕緣層110在開口部241中的側面也可以具有錐形形狀。此外，絕緣層110在開口部241中的側面形狀可以呈與開口部141中的側面形狀同樣的直線或者曲線，側面形狀也可以具有直線的區域和曲線的區域的兩者。

【0201】在此，導電層212b較佳為沒有設置在開口部241中。明確而言，導電層212b較佳為不具有與絕緣層110在開口部241中的側面接觸的區域。當將導電層212b還設置在開口部241的內側時，電晶體200的長度L200比絕緣層110的側面的長度短，因此有時長度L200的控制變得困難。因此，較佳的是，開口部243的平面形狀與開口部241的平面形狀一致或者在俯視時開口部243具有開口部241。

【0202】圖18A示出開口部241的平面形狀為圓形的例

子。此時，寬度D241相當於該圓的直徑，電晶體200的通道寬度的寬度W200相當於該圓的圓周的長度。就是說，寬度W200為π×D241。如此，在開口部241的平面形狀為圓形時，與其他形狀相比，可以實現寬度W200小的電晶體。

【0203】開口部241的寬度D241有時在深度方向上發生變化。作為開口部241的寬度D241，例如可以使剖視時的絕緣層110的最高位置之徑、最低位置之徑和它們的中間點的位置之徑這三個的平均值。或者，作為開口部241之徑，例如也可以使用剖視時的絕緣層110的最高位置之徑、最低位置之徑和它們的中間點的位置之徑中的任意徑。

【0204】在藉由光微影法形成開口部241時，開口部241的寬度D241為曝光裝置的極限解析度以上。寬度D241例如可以為200nm以上且小於5μm、200nm以上且4.5μm以下、300nm以上且4μm以下、300nm以上且3.5μm以下、400nm以上且3μm以下、400nm以上且2.5μm以下、500nm以上且2μm以下、500nm以上且1.5μm以下或500nm以上且1μm以下。

【0205】例如圖18B示出在電晶體200中半導體層208、絕緣層106及導電層204覆蓋開口部241及開口部243的例子，但本發明的一個實施方式不侷限於此。此外，也可以具有如下結構：由絕緣層110以及導電層212a形成步階，沿著該步階設置半導體層208、絕緣層106及導電層

204。

【0206】圖19A是圖17B所示的結構的變形例子，其中絕緣層110具有絕緣層110a、絕緣層110a上的絕緣層110b和絕緣層110b上的絕緣層110c的三層疊層結構。注意，平面結構例子可以參照圖17A。

【0207】在圖19A所示的例子中，絕緣層110a可以具有與半導體層108的側面接觸的區域、與半導體層208的側面接觸的區域、與導電層212a的頂面接觸的區域、與導電層212a的側面接觸的區域以及與絕緣層101的頂面接觸的區域。絕緣層110b可以具有與半導體層108的側面接觸的區域以及與半導體層208的側面接觸的區域。絕緣層110c可以具有與半導體層108的側面接觸的區域、與半導體層208的側面接觸的區域、與導電層112a的底面接觸的區域、與導電層112b的底面接觸的區域、與導電層212b的底面接觸的區域以及與絕緣層106的底面接觸的區域。注意，雖然圖19A示出絕緣層110a不被平坦化而絕緣層110b被平坦化的例子，但是絕緣層110a也可以被平坦化，絕緣層110b也可以不被平坦化。在絕緣層110b不被平坦化的情況下，絕緣層110c可以被平坦化，也可以不被平坦化。

【0208】絕緣層110a可以使用可用於絕緣層110c的材料，並且可以具有與絕緣層110c同樣的功能。例如，絕緣層110a的氧含量較佳為少於絕緣層110b。換言之，絕緣層110b的氧含量較佳為多於絕緣層110a。此外，絕緣層110b的氧含量較佳為多於絕緣層110a及絕緣層110c。例如，絕

緣層110b的單位體積的氧含量較佳為多於絕緣層110a的單位體積的氧含量及絕緣層110c的單位體積的氧含量。

【0209】此外，絕緣層110a及絕緣層110c較佳為使用不容易使氧透過的膜，例如較佳為使用與絕緣層110b相比不容易使氧透過的膜。此外，絕緣層110a及絕緣層110c較佳為使用氧擴散係數小的膜，例如較佳為使用氧擴散係數比絕緣層110b小的膜。由此，可以抑制絕緣層110b中的氧藉由絕緣層110a擴散到導電層212a並藉由絕緣層110c擴散到導電層112a、導電層112b及導電層212b。由此，可以抑制導電層112a、導電層112b、導電層212a及導電層212b的電阻變高。與此同時，抑制絕緣層110b中的氧擴散到絕緣層110a一側及絕緣層110c一側，因此從絕緣層110b供應到電晶體200的通道形成區域的氧量增大而可以降低通道形成區域中的氧空位(V_O)及V_OH。由此，電晶體200可以為呈現良好的電特性且可靠性高的電晶體。

【0210】圖19B是示出圖19A中的半導體層208及其附近的區域的放大圖。圖19B示出如下例子：在半導體層208中，除了與導電層212a接觸的區域及其附近的區域之外還將與絕緣層110a接觸的區域及其附近的區域的區域107a包括在具有低電阻區域的區域208na中。此外，圖19B示出除了半導體層208中的與導電層212b接觸的區域及其附近的區域之外還將與絕緣層110c接觸的區域及其附近的區域，即區域107b包括在具有低電阻區域的區域208nb中的例子。雖然圖19B示出區域208i和區域208nb的邊界的高度與

絕緣層110b和絕緣層110c的邊界的高度一致或大致一致的例子，但是上述高度也可以不一致或大致一致。

【0211】藉由將釋放雜質的材料用於絕緣層110a，可以使區域107a成為低電阻區域。藉由將釋放雜質的材料用於絕緣層110c，可以使區域107b成為低電阻區域。半導體層208可以在電晶體100中的源極區域及汲極區域與通道形成區域之間具有低電阻區域。如上所述，低電阻區域可以被用作用來緩和汲極電場的緩衝區域。此外，這些低電阻區域也可以被用作源極區域或汲極區域。

【0212】如上所述，藉由在汲極區域與通道形成區域之間設置低電阻區域，高電場不容易產生在汲極區域附近。由此，可以抑制熱載子的產生而抑制電晶體的劣化。例如，在導電層212a被用作汲極電極且導電層212b被用作源極電極時，藉由將半導體層208的與絕緣層110a接觸的區域用作低電阻區域，在汲極區域附近不容易產生高電場。當導電層212a被用作源極電極且導電層212b被用作汲極電極時，藉由將半導體層208的與絕緣層110c接觸的區域用作低電阻區域，在汲極區域附近不容易產生高電場。

【0213】與絕緣層110c同樣，當絕緣層110a所釋放的雜質量過多時，雜質有可能擴散到通道形成區域。即使將釋放雜質的材料用於絕緣層110a及絕緣層110c，釋放的雜質量也較佳為少。

【0214】在圖19B中，將絕緣層110a的厚度設定為厚度T110a，將絕緣層110b的厚度設定為厚度T110b_2，將絕

緣層110c的厚度設定為厚度T110c_2。

【0215】絕緣層110a的厚度T110a例如可以為0.5nm以上且小於1μm、0.5nm以上且500nm以下、0.5nm以上且400nm以下、1nm以上且300nm以下、1nm以上且200nm以下、1nm以上且150nm以下、2nm以上且100nm以下、2nm以上且50nm以下、2nm以上且30nm以下、3nm以上且20nm以下、3nm以上且15nm以下或3nm以上且10nm以下。如圖19B所示，厚度T110a可以為剖視時的絕緣層110a的被形成面(在此，導電層212a的頂面)和絕緣層110b的底面的最短距離。

【0216】當絕緣層110a的厚度T110a厚時，有時絕緣層110a釋放的雜質之量增大而擴散到通道形成區域的雜質之量增大。另一方面，當厚度T110a薄時，有時絕緣層110b中的氧經過絕緣層110a擴散到導電層212a一側而供應到通道形成區域的氧之量降低。藉由將厚度T110a設定為上述範圍內，可以降低通道形成區域的氧空位(V_O)及V_OH。另外，可以抑制絕緣層110b中的氧導致導電層212a的氧化而導電層212a的電阻變大。由此，電晶體200可以為呈現良好的電特性且可靠性高的電晶體。

【0217】在圖19B所示的例子中，電晶體200的通道長度的長度L200相當於剖視時的絕緣層110b在開口部241中的側面的長度。也就是說，在圖19B所示的例子中，長度L200可以根據厚度T110b_2和角度θ110決定。

【0218】圖20A及圖20B分別是圖17A及圖19A所示的

半導體裝置20的變形例子，其中作為電晶體100設置有包括導電層103及絕緣層105的電晶體100A。在此，將包括電晶體100A的半導體裝置20稱為半導體裝置20A。圖20B示出絕緣層105上設置有導電層212a的例子。

【0219】圖20C是圖20B所示的結構的變形例子，其中導電層212a設置在絕緣層101與絕緣層105之間。在圖20C所示的例子中，開口部241不僅設置在絕緣層110中而且還設置在絕緣層105中。此外，在圖20C所示的例子中，導電層212a可以使用與導電層103相同的材料及製程形成。例如，藉由形成將成為導電層103及導電層212a的導電膜並加工該導電膜，可以形成導電層103及導電層212a。

【0220】圖21A及圖21B分別是圖17A及圖19A所示的半導體裝置20的變形例子，其中電晶體100的閘極電極與電晶體200的源極電極和汲極電極中的另一個電連接。明確而言，圖21A及圖21B示出電晶體100的閘極電極以及電晶體200的源極電極和汲極電極中的另一個都是導電層104的例子。在此，圖21A及圖21B示出電晶體200不包括導電層212b的例子。將圖21A及圖21B所示的半導體裝置20稱為半導體裝置20B。

【0221】在圖21A及圖21B所示的半導體裝置20B中，絕緣層110及絕緣層106包括到達導電層212a的開口部245。以具有位於開口部245的內部的區域的方式設置有電晶體200。

【0222】導電層104包括具有與開口部245重疊的區域的開口部247。開口部245的平面形狀可以為與開口部241可具有的平面形狀同樣的形狀，開口部247的平面形狀可以為與開口部243可具有的平面形狀同樣的形狀。在此，開口部245的平面形狀與開口部247的平面形狀可以一致或大致一致。此時，導電層104的開口部247一側的底面端部較佳為與絕緣層106的開口部245一側的頂面端部對齊或大致對齊。

【0223】此外，開口部245的平面形狀與開口部247的平面形狀也可以不一致。另外，當開口部245和開口部247的平面形狀呈圓形時，開口部245和開口部247既可以呈同心圓狀又可以不呈同心圓狀。

【0224】在圖21A及圖21B所示的半導體裝置20B中，半導體層208具有位於開口部245的內部的區域以及位於開口部247的內部的區域。半導體層208可以沿著開口部245的底面及側面以及開口部247的側面設置。半導體層208例如可以具有與導電層212a的頂面接觸的區域、與導電層104的側面接觸的區域以及與導電層104的頂面接觸的區域。再者，半導體層208可以具有與絕緣層110的側面接觸的區域以及與絕緣層106的側面接觸的區域。

【0225】半導體層208上設置有用作電晶體200的閘極絕緣層的絕緣層206。絕緣層206以具有位於開口部245的內部的區域以及位於開口部247的內部的區域的方式設置，明確而言以覆蓋開口部245及開口部247的方式設置。

絕緣層206設置在半導體層208、導電層104及絕緣層106上。絕緣層206具有沿著半導體層208的頂面及側面、導電層104的頂面及側面以及絕緣層106的形狀。絕緣層206可以具有與半導體層208的頂面接觸的區域、與半導體層208的側面接觸的區域、與導電層104的頂面接觸的區域、與導電層104的側面接觸的區域以及與絕緣層106接觸的區域。

【0226】導電層204以具有位於開口部245的內部的區域以及位於開口部247的內部的區域的方式設置在絕緣層206上。導電層204以具有在開口部245的內部隔著絕緣層206與半導體層208相對的區域的方式設置。導電層204可以具有沿著絕緣層206的形狀，明確而言可以具有沿著絕緣層206的頂面以及開口部245及開口部247的內部的絕緣層206的側面的形狀。此外，導電層204可以具有與絕緣層206的頂面接觸的區域以及開口部245及開口部247的內部的絕緣層206的側面接觸的區域。

【0227】半導體裝置20等可以被用作顯示裝置，例如可以被用作顯示裝置所包括的像素電路。圖22A是示出作為本發明的一個實施方式的顯示裝置的顯示裝置30的結構例子的方塊圖。顯示裝置30包括顯示部25、掃描線驅動電路31、信號線驅動電路33及電源電路35。顯示部25包括排列為矩陣狀的多個像素21。另外，電源電路35也可以設置在顯示裝置30的外部。

【0228】掃描線驅動電路31藉由佈線41與像素21電連

接。佈線41例如在上述矩陣的行方向上延伸。

【0229】信號線驅動電路33藉由佈線43與像素21電連接。佈線43例如在上述矩陣的列方向上延伸。

【0230】電源電路35藉由佈線45與像素21電連接。例如，可以使所有像素21藉由相同的佈線45與電源電路35電連接。

【0231】在圖22A中以直線表示佈線41及佈線43，但是一個直線並不侷限為一個佈線，有時以一個直線表示多個佈線。在下面的方塊圖及電路圖等中也有時以一個直線表示多個佈線。另外，有時佈線41及佈線43以外的佈線也以一個直線表示多個佈線。

【0232】像素21包括顯示元件，可以由顯示元件將影像顯示在顯示部25上。作為顯示元件，例如可以使用發光元件，明確而言，可以使用有機EL元件。另外，作為顯示元件，也可以使用液晶元件(也稱為液晶器件)。

【0233】掃描線驅動電路31例如具有按行選擇寫入影像資料的像素21的功能。明確而言，掃描線驅動電路31可以藉由向佈線41輸出信號來選擇寫入影像資料的像素21。在此，掃描線驅動電路31例如可以在將上述信號輸出到第一行的佈線41之後將上述信號輸出到第二行的佈線41，並將上述信號依次輸出到最後一行的佈線41，由此選擇所有的像素21。由此，掃描線驅動電路31向佈線41輸出的信號為掃描信號，可以說佈線41為掃描線。

【0234】信號線驅動電路33具有生成影像資料的功

能。影像資料藉由佈線43供應到像素21。例如，可以將影像資料寫入到掃描線驅動電路31所選擇的行所包括的所有像素21。在此，影像資料可以表示為信號(影像信號)。由此，佈線43可以說是信號線。

【0235】電源電路35具有生成電源電位並將其供應到佈線45的功能。電源電路35例如具有生成高電源電位(以下，簡稱為“高電位”或“VDD”)並將其供應到佈線45的功能。此外，電源電路35也可以具有生成低電源電位(以下，簡稱為“低電位”或“VSS”)的功能。佈線45被供應電源電位，由此佈線45可以說是電源線。

【0236】圖22B是示出像素21的結構例子的平面圖。像素21可以包括多個子像素23。圖22B示出像素21包括子像素23R、子像素23G及子像素23B的例子。在此，在像素21作為顯示元件包括發光元件的情況下，例如圖22B所示的子像素的平面形狀相當於發光元件的發光區域的平面形狀。注意，在圖22B中子像素23R、子像素23G及子像素23B的開口率(也可以說尺寸或發光區域的尺寸)相等或大致相等，但是本發明的一個實施方式不侷限於此。子像素23R、子像素23G及子像素23B的開口率可以適當地決定。子像素23R、子像素23G及子像素23B的開口率可以彼此不同，其中的兩個以上也可以相等或大致相等。

【0237】在本說明書等中，例如在說明子像素23R、子像素23G和子像素23B之間共同的內容時，有時省略區別它們的字母而記載為子像素23。在說明用字母進行區別

的其他組件之間共同的內容時，有時用省略字母的符號進行說明。

【0238】在圖22B所示的像素21中，作為子像素23的排列方法採用條紋排列。此外，作為子像素23的排列方法，也可以採用S條紋排列、矩陣排列、Delta排列、拜耳排列或Pentile排列等。

【0239】子像素23R、子像素23G及子像素23B發射不同顏色的光。作為子像素23R、子像素23G及子像素23B，可以舉出紅色(R)、綠色(G)及藍色(B)的三種顏色的子像素、黃色(Y)、青色(C)及洋紅色(M)的三種顏色的子像素等。另外，在像素21中也可以設置四個以上的子像素23。例如，在像素21中也可以設置R、G、B及白色(W)的四種顏色的子像素。由此，藉由在顯示裝置30中像素21包括多個發射不同顏色的光的子像素23，可以將全彩色影像顯示在顯示部25上。此外，在像素21中，例如也可以設置R、G。B及紅外光(IR)的子像素。

【0240】另外，顯示部25也可以設置有感測器，例如像素21中也可以設置有感測器。例如，顯示部25也可以具有指紋感測器的功能。例如，顯示部25也可以具有光學式或超聲波式的指紋感測器的功能。

【0241】圖22C是示出子像素23的結構例子的電路圖。圖22C所示的子像素23包括像素電路40A及發光元件60。作為發光元件60，例如較佳為使用OLED(Organic Light Emitting Diode：有機發光二極體)或QLED(Quantum-

dot Light Emitting Diode：量子點發光二極體)。作為發光元件60含有的發光物質，例如可以舉出發射螢光的物質(螢光材料)、發射磷光的物質(磷光材料)、呈現熱活化延遲螢光的物質(熱活化延遲螢光(Thermally Activated Delayed Fluorescence：TADF)材料)及無機化合物(例如量子點材料)。此外，作為發光元件60，也可以使用微型LED(Light Emitting Diode)等LED。

【0242】像素電路40A包括電晶體200、電晶體100及電容器57。也就是說，像素電路40A是2Tr(電晶體)1C(電容器)型像素電路。

【0243】在像素電路40A中，電晶體200的源極和汲極中的一個與佈線43電連接。電晶體200的源極和汲極中的另一個與電晶體100的閘極電連接。電晶體100的閘極與電容器57的一個電極電連接。電晶體200的閘極與佈線41電連接。

【0244】電晶體100的源極和汲極中的一個與佈線45電連接。電晶體100的源極和汲極中的另一個與電容器57的另一個電極電連接。電容器57的另一個電極與發光元件60的一個電極電連接。發光元件60的另一個電極與佈線47電連接。在此，發光元件60的一個電極被稱為像素電極。另外，例如所有的子像素23之間可以共同使用佈線47。由此，發光元件60的另一個電極可以被稱為共用電極。

【0245】如上所述，佈線41被用作掃描線，佈線43被用作信號線，佈線45被用作電源線。另外，佈線47被用作

電源線，例如在佈線45被供應高電源電位時佈線47被供應低電源電位。佈線47例如可以與電源電路35電連接。

【0246】電晶體200被用作開關，也被稱為選擇電晶體。電晶體200具有根據佈線41的電位控制佈線43與電晶體100的閘極之間的導通狀態及非導通狀態的功能。當使電晶體200處於開啟狀態時影像資料寫入到像素電路40A，當使電晶體200處於關閉狀態時保持被寫入的影像資料。在此，當電晶體200的通態電流大時，可以高速地對像素電路40A寫入影像資料，所以是較佳的。

【0247】電晶體100具有控制流過發光元件60的電流量的功能，也被稱為驅動電晶體。電容器57具有保持電晶體100的閘極電位的功能。根據供應到電晶體100的閘極的對應於影像資料的電位而控制發光元件60的發光亮度。明確而言，在佈線45被供應高電源電位且佈線47被供應低電源電位的情況下，根據電晶體100的閘極電位而控制從佈線45流到佈線47的電流的大小。由此，控制發光元件60的發光亮度。在此，當電晶體100的飽和性高時，可以使流過發光元件60的電流穩定而使發光元件60的發光亮度穩定，所以是較佳的。例如，可以抑制在將靜態影像顯示在顯示部25上時產生流過發光元件60的電流的隨時間的不均勻，而可以抑制產生發光元件60的發光亮度的隨時間的不均勻。

【0248】作為圖22C所示的電晶體100及電晶體200，可以使用圖21A及圖21B所示的電晶體100及電晶體200。

如上所述，電晶體100具有比電晶體200更長的通道長度以及更高的飽和性。此外，電晶體100可以為微型電晶體。由此，藉由將電晶體100用作驅動電晶體，可以在使設置有子像素23的像素21微型化的同時提高驅動電晶體的飽和性。由此，可以使流過發光元件60的電流穩定而使發光元件60的發光亮度穩定。

【0249】此外，電晶體200的通道長度比電晶體100短。因此，與電晶體100相比，電晶體200可以增大通態電流。此外，電晶體200可以為微型電晶體。由此，藉由將電晶體200用作選擇電晶體，可以在使設置有子像素23的像素21微型化的同時增大選擇電晶體的通態電流。因此，可以在使像素21微型化的同時高速地對像素21寫入影像資料。

【0250】由此，藉由將半導體裝置20用於顯示裝置，可以實現高清晰、高可靠性、高速驅動的顯示裝置。

【0251】在此，例如在圖3A及圖17A所示的寬度D141比圖19B所示的厚度T110b_2大時，可以增大電晶體100的通道長度與電晶體200的通道長度之差。由此，有時可以進一步增大電晶體100的飽和性並進一步增大電晶體200的通態電流，所以是較佳的。

【0252】圖22D是示出子像素23的結構例子的電路圖。圖22D所示的子像素23包括像素電路40B及液晶元件69。

【0253】像素電路40B包括電晶體50及電容器57。就

是說，像素電路40B是1Tr1C型像素電路。

【0254】在像素電路40B中，電晶體50的源極和汲極中的一個與佈線43電連接。電晶體50的源極和汲極中的另一個與電容器57的一個電極電連接。電容器57的一個電極與液晶元件69的一個電極電連接。電晶體50的閘極與佈線41電連接。電容器57的另一個電極及液晶元件69的另一個電極與佈線45電連接。在此，液晶元件69的一個電極也被稱為像素電極。另外，有時液晶元件69的另一個電極被稱為共用電極。另外，在像素電路40B中，例如佈線45被供應接地電位。

【0255】在像素電路40B中，電晶體50被用作開關，其具有根據佈線41的電位控制佈線43與液晶元件69的一個電極之間的導通狀態或非導通狀態的功能。當使電晶體50處於開啟狀態時影像資料寫入到像素電路40B，當使電晶體50處於關閉狀態時保持被寫入的影像資料。

【0256】電容器57具有保持液晶元件69的一個電極的電位的功能。根據供應到液晶元件69的一個電極的對應於影像資料的電位而控制液晶元件69的配向狀態。

【0257】作為液晶元件69的模式，例如可以使用下列模式：TN(Twisted Nematic：扭曲向列)模式；STN(Super-Twisted Nematic：超扭曲向列)模式；VA(Vertical Alignment：垂直配向)模式；ASM(Axially Symmetric Aligned Micro-cell：軸對稱排列微單元)模式；OCB(Optically Compensated Birefringence：光學補償雙折

射)模式；FLC(Ferroelectric Liquid Crystal：鐵電液晶)模式；AFLC(AntiFerroelectric Liquid Crystal：反鐵電液晶)模式；MVA(Multidomain Vertical Alignment：多域垂直配向)模式；PVA(Patterned Vertical Alignment：垂直配向構型)模式；IPS(In Plane Switching：平面內切換)模式；FFS(Fringe Field Switching：邊緣電場切換)模式；或者TBA(Transverse Bend Alignment：橫向彎曲配向)模式等。另外，作為其他例子，還有ECB(Electrically Controlled Birefringence：電控雙折射)模式、PDLC(Polymer Dispersed Liquid Crystal：聚合物分散液晶)模式、PNLC(Polymer Network Liquid Crystal：聚合物網路液晶)模式及賓主模式等。注意，並不限定於此，可以使用各種模式。

【0258】電晶體50可以具有與本說明書等所示的電晶體100或電晶體200同樣的結構。藉由使電晶體50具有與電晶體100同樣的結構，例如與使電晶體50具有和電晶體200同樣的結構的情況相比可以增大電晶體50的通道長度，因此可以減小電晶體50的關態電流。由此，可以在子像素23中長期保持影像資料。另一方面，藉由使電晶體50具有與電晶體200同樣的結構，例如與使電晶體50具有和電晶體100同樣的結構的情況相比可以縮短電晶體50的通道長度，因此可以增大電晶體50的通態電流。由此，可以高速地對子像素23寫入影像資料。

【0259】圖23A是示出圖22C所示的像素電路40A的結

構例子的平面圖。圖23B是省略圖23A所示的導電層104的陰影並將其表示為虛線的平面圖。圖23A及圖23B沒有示出絕緣層110。圖23C是沿著圖23A中的點劃線C1-C2的截斷面的剖面圖。圖23C示出電容器57的結構例子。

【0260】在圖23A所示的例子中，電晶體100及電晶體200具有與圖21A所示的結構同樣的結構。如圖23C所示，電容器57包括絕緣層110上的導電層112b、導電層112b上的絕緣層106以及絕緣層106上的導電層104。

【0261】導電層212a的至少一部分被用作具有信號線的功能的佈線43，並與圖22A所示的信號線驅動電路33電連接。導電層112a的至少一部分被用作具有電源線的功能的佈線45，並與圖22A所示的電源電路35電連接。導電層204的至少一部分被用作具有掃描線的功能的佈線41，並與圖22A所示的掃描線驅動電路31電連接。

【0262】圖24A及圖24B分別是圖17A及圖19A所示的半導體裝置20的變形例子，其中電晶體100的源極電極和汲極電極中的另一個與電晶體200的源極電極和汲極電極中的另一個電連接。明確而言，圖24A及圖24B示出電晶體100的源極電極和汲極電極中的另一個以及電晶體200的源極電極和汲極電極中的另一個都是導電層112b的例子。在此，圖24A及圖24B示出電晶體200不包括導電層212b的例子。將圖24A及圖24B所示的半導體裝置20稱為半導體裝置20C。在半導體裝置20C所包括的電晶體200中，半導體層208可以具有與導電層112b的側面接觸的區域以及與

導電層112b的頂面接觸的區域。

【0263】圖25A是示出顯示裝置30的結構例子的方塊圖，又是圖22A所示的顯示裝置30的變形例子。圖25A所示的顯示裝置30與圖22A所示的顯示裝置30的不同之處在於：圖25A所示的顯示裝置30作為佈線41包括佈線41a及佈線41b；以及設置參考電位生成電路37。

【0264】參考電位生成電路37藉由佈線48與像素21電連接。例如，所有的像素21可以藉由相同的佈線48與參考電位生成電路37電連接。例如，參考電位生成電路37具有生成用來校正各驅動電晶體的閘極-源極間電壓(源極與汲極的電位差)的不均勻的參考電位並將其供應到佈線48的功能。佈線48的電位成為參考電位，由此佈線48可以被稱為參考電位線。另外，參考電位生成電路37也可以被稱為電源電路。此外，電源電路35與參考電位生成電路37也可以合併用作一個電路。例如，電源電路35也可以包括參考電位生成電路37。

【0265】圖25B是示出圖25A所示的像素21所包括的子像素23的結構例子的電路圖。圖25B所示的子像素23包括像素電路40C及發光元件60。

【0266】像素電路40C包括電晶體51、電晶體100、電晶體200及電容器57。也就是說，像素電路40C是3Tr(電晶體)1C(電容器)型像素電路。

【0267】在像素電路40C中，電晶體51的源極和汲極中的一個與佈線43電連接。電晶體51的源極和汲極中的另

一個與電晶體100的閘極電連接。電晶體100的閘極與電容器57的一個電極電連接。電晶體51的閘極與佈線41a電連接。

【0268】電晶體100的源極和汲極中的一個與佈線45電連接。電晶體200的源極和汲極中的一個與佈線48電連接。電晶體100的源極和汲極中的另一個與電晶體200的源極和汲極中的另一個電連接。電晶體200的源極和汲極中的另一個與電容器57的另一個電極電連接。電容器57的另一個電極與發光元件60的一個電極電連接。電晶體200的閘極與佈線41b電連接。發光元件60的另一個電極與佈線47電連接。

【0269】在像素電路40C中，電晶體51被用作選擇電晶體。電晶體100被用作驅動電晶體。電晶體200被用作開關，其具有根據佈線41b的電位控制佈線48與發光元件60的一個電極之間的導通狀態及非導通狀態的功能。佈線48例如被供應參考電位。根據藉由電晶體200供應的佈線48的參考電位，可以抑制設置在多個子像素23的每一個中的各電晶體100的閘極-源極間電壓的不均勻。

【0270】此外，佈線48可以被用作將流過電晶體100的電流或流過發光元件60的電流輸出到子像素23的外部的監控線。輸出到佈線48的電流例如可以由源極隨耦電路轉換為電位。或者，例如可以由A-D轉換器轉換為數位信號。

【0271】作為圖25B所示的電晶體100及電晶體200，

可以使用圖24A及圖24B所示的電晶體100及電晶體200。藉由將電晶體100用作驅動電晶體，可以在使子像素23微型化的同時提高驅動電晶體的飽和性。此外，藉由將電晶體200用作電連接有用作參考電位線的佈線48的電晶體，可以在使子像素23微型化的同時高速對像素電路40C供應參考電位。注意，電晶體51例如可以為具有與電晶體200同樣的結構的電晶體。

【0272】圖26A是示出圖25B所示的像素電路40C的結構例子的平面圖。圖26A沒有示出絕緣層110。圖26B是沿著圖26A中的點劃線C3-C4的截斷面的剖面圖。圖26B示出電晶體51及電容器57的結構例子。

【0273】在圖26A所示的例子中，電晶體100及電晶體200具有與圖24A所示的結構同樣的結構。電晶體51包括用作源極電極和汲極電極中的一個的導電層72a、用作源極電極和汲極電極中的另一個的導電層112b、具有通道形成區域的半導體層78、用作閘極絕緣層的絕緣層106以及用作閘極電極的導電層74。絕緣層110中設置有到達導電層72a的開口部71，導電層112b中設置有具有與開口部71重疊的區域的開口部73。以具有位於開口部71的內部的區域以及位於開口部73的內部的區域的方式設置有半導體層78、絕緣層106及導電層74。

【0274】如上所述，電晶體51可以為具有與電晶體200同樣的結構的電晶體。在圖26A及圖26B所示的例子中，導電層72a、半導體層78、導電層74、開口部71及開

口部73分別對應於導電層212a、半導體層208、導電層204、開口部241及開口部243。

【0275】關於電容器57的說明可以參照圖23C的說明。

【0276】如圖26B所示，絕緣層106包括到達導電層112b的開口部75，導電層112b與導電層104在開口部75的內部電連接。明確地說，例如在開口部75的內部具有導電層112b與導電層104接觸的區域。

【0277】雖然在圖26A中開口部75的平面形狀為圓形，但是本發明的一個實施方式不侷限於此，可以為與開口部141可具有的形狀同樣的形狀、與開口部241可具有的形狀同樣的形狀或者與開口部243可具有的形狀同樣的形狀。

【0278】導電層72a的至少一部分被用作具有信號線的功能的佈線43，並與圖25A所示的信號線驅動電路33電連接。導電層112a的至少一部分被用作具有電源線的功能的佈線45，並與圖25A所示的電源電路35電連接。導電層212a的至少一部分被用作具有參考電位線的功能的佈線48，並與圖25A所示的參考電位生成電路37電連接。導電層74的至少一部分被用作具有掃描線的功能的佈線41a，並與圖25A所示的掃描線驅動電路31電連接。導電層204的至少一部分被用作具有掃描線的功能的佈線41b，並與圖25A所示的掃描線驅動電路31電連接。

【0279】雖然在本實施方式中示出絕緣層110具有單

層結構、兩層疊層結構或三層疊層結構的例子，但是絕緣層110也可以具有四層以上的疊層結構。

【0280】與半導體裝置10同樣，本實施方式所示的半導體裝置20可以設置有絕緣層147及絕緣層149。在此情況下，也可以在絕緣層110和半導體層208之間以及導電層212b和半導體層208之間設置絕緣層147及絕緣層149。例如，絕緣層147可以具有與導電層212a的頂面接觸的區域以及與導電層212b在開口部243中的側面接觸的區域。此外，絕緣層149可以具有與半導體層208接觸的區域。

【0281】圖27是示出圖25A所示的像素21所包括的子像素23的結構例子的電路圖。圖27所示的子像素23包括像素電路40D及發光元件60。

【0282】像素電路40D包括電晶體Tr1、電晶體Tr2、電晶體Tr3、電晶體Tr4、電晶體Tr5、電晶體Tr6、電晶體Tr7、電容器C1、電容器C2及電容器C3。也就是說，像素電路40D是7Tr(電晶體)3C(電容器)型像素電路。在此，電晶體Tr2是包括第一閘極及第二閘極的雙閘極型電晶體。以下，將電晶體Tr2的第一閘極簡單地稱為閘極，將第二閘極稱為背閘極。

【0283】在像素電路40D中，電晶體Tr1的源極和汲極中的一個與電晶體Tr2的閘極、電晶體Tr3的源極和汲極中的一個及電容器C1的一個電極電連接。電晶體Tr2的源極和汲極中的一個與電晶體Tr3的源極和汲極中的另一個、電晶體Tr5的源極和汲極中的一個、電晶體Tr6的源極和汲

極中的一個、電容器C1的另一個電極及電容器C2的一個電極電連接。電晶體Tr2的背閘極與電晶體Tr4的源極和汲極中的一個及電容器C2的另一個電極電連接。電晶體Tr5的源極和汲極中的另一個與電容器C3的一個電極及發光元件60的一個電極電連接。電晶體Tr5的閘極與電晶體Tr7的源極和汲極中的一個及電容器C3的另一個電極電連接。

【0284】在像素電路40D中，將電晶體Tr2的源極和汲極中的一個、電晶體Tr3的源極和汲極中的另一個、電晶體Tr5的源極和汲極中的一個、電晶體Tr6的源極和汲極中的一個、電容器C1的另一個電極以及電容器C2的一個電極電連接的節點稱為節點N1。此外，將電晶體Tr2的背閘極、電晶體Tr4的源極和汲極中的一個以及電容器C2的另一個電極電連接的節點稱為節點N2。此外，將電晶體Tr1的源極和汲極中的一個、電晶體Tr2的閘極、電晶體Tr3的源極和汲極中的一個以及電容器C1的一個電極電連接的節點稱為節點N3。再者，將電晶體Tr5的閘極、電晶體Tr7的源極和汲極中的一個以及電容器C3的另一個電極電連接的節點稱為節點N4。

【0285】像素電路40D與作為佈線41的佈線41a、佈線41b及佈線41c電連接。佈線41a與電晶體Tr1的閘極、電晶體Tr6的閘極及電晶體Tr7的閘極電連接。佈線41b與電晶體Tr3的閘極及電晶體Tr4的閘極電連接。佈線41c與電晶體Tr7的源極和汲極中的另一個電連接。

【0286】佈線43與電晶體Tr1的源極和汲極中的另一

個電連接。佈線45與電晶體Tr2的源極和汲極中的另一個電連接。佈線48與電晶體Tr6的源極和汲極中的另一個電連接。佈線49與電晶體Tr4的源極和汲極中的另一個電連接。

【0287】電晶體Tr1以及電晶體Tr3至電晶體Tr7被用作開關。電晶體Tr1、電晶體Tr6及電晶體Tr7基於佈線41a的電位成為開啟狀態或關閉狀態。電晶體Tr3及電晶體Tr4基於佈線41b的電位成為開啟狀態或關閉狀態。電晶體Tr5在電晶體Tr7處於開啟狀態時基於佈線41c的電位成為開啟狀態或關閉狀態。

【0288】在電晶體Tr1、電晶體Tr6及電晶體Tr7的通態電流大時，可以高速驅動像素電路40D，所以是較佳的。如上所述，電晶體200的通態電流可以比電晶體100的通態電流大。因此，作為電晶體Tr1以及電晶體Tr3至電晶體Tr7較佳為使用電晶體200。

【0289】藉由使電晶體Tr1成為開啟狀態，電晶體Tr2的閘極電位成為對應於佈線43的電位的電位。此外，佈線43與具有生成影像資料的功能的信號線驅動電路33電連接。由此，藉由使電晶體Tr1成為開啟狀態可以對像素電路40D寫入影像資料，藉由使電晶體Tr1成為關閉狀態可以保持被寫入的影像資料。電晶體Tr1也被稱為選擇電晶體。

【0290】電晶體Tr2具有控制流過發光元件60的電流量的功能，也被稱為驅動電晶體。電容器C1具有保持電晶

體Tr2的閘極電位的功能。根據供應到電晶體Tr2的閘極的對應於影像資料的電位而控制發光元件60的發光亮度。明確而言，在佈線45被供應高電源電位且佈線47被供應低電源電位的情況下，根據電晶體Tr2的閘極電位而控制從佈線45流到佈線47的電流的大小。如此，控制發光元件60的發光亮度。

【0291】當電晶體Tr2的飽和性高時，可以使流過發光元件60的電流穩定而使發光元件60的發光亮度穩定，所以是較佳的。如上所述，電晶體100的飽和性例如可以比電晶體200的飽和性高。此外，上述電晶體100A為雙閘極型電晶體100。由此，作為電晶體Tr2可以使用電晶體100A或電晶體100F等。

【0292】電晶體Tr5具有控制發光元件60的發光及淬滅的功能。在電晶體Tr3及電晶體Tr6處於關閉狀態時，藉由使電晶體Tr5成為開啟狀態，具有對應於電晶體Tr2的閘極電位的大小的電流流過發光元件60，由此可以使發光元件60發光。另一方面，藉由使電晶體Tr5成為關閉狀態，電流不論電晶體Tr2的閘極電位的大小都不流過發光元件60，由此可以使發光元件60不發光，即淬滅。

【0293】在像素電路40D中，佈線48可以具有將流過用作驅動電晶體的電晶體Tr2的電流或者流過發光元件60的電流輸出到子像素23的外部的監控線的功能。此時，可以校正電晶體Tr2的臨界電壓。明確而言，藉由控制電晶體Tr2的背閘極電位，可以校正電晶體Tr2的臨界電壓。電

晶體Tr2的背閘極電位可以保持在電容器C2中。

【0294】

<顯示裝置的驅動方法例子>

以下參照圖式說明圖27所示的子像素23的驅動方法的一個例子。圖28是示出像素電路40D的驅動方法的一個例子的時序圖。圖29至圖35是示出時序圖中的各期間的像素電路40D的狀態的電路圖。在此，佈線45、佈線47、佈線48和佈線49分別被供應電位Va、電位Vc、電位V0和電位V1。此外，佈線41a、佈線41b及佈線41c分別被供應高電位或低電位。

【0295】高電位是在供應給n通道型電晶體的閘極時該電晶體成為開啟狀態的電位，低電位是在供應給n通道型電晶體的閘極時該電晶體成為關閉狀態的電位。以下，假設電晶體Tr1至電晶體Tr7都為n通道型電晶體來進行說明，但是例如藉由適當地使電位的大小關係相反，即使電晶體Tr1至電晶體Tr7的至少一部分為p通道型電晶體也可以參照以下說明。

【0296】電位Va為陽極電位，電位Vc為陰極電位。電位Va為高於電位Vc及電位V0的電位。此外，電位V1為高於電位V0的電位。在圖28至圖35中，將電位V0設定為0V來進行說明。

【0297】像素電路40D具有根據從佈線43供應的影像信號控制流過發光元件60的電流的大小的功能。發光元件60的發光亮度根據該電流的大小被控制。

【0298】注意，例如在示出像素的驅動方法的時序圖及電路圖中，有時與端子或佈線等相鄰地附有“H”、“L”、“V0”或“V1”等表示電位的符號(也稱為“電位符號”)。在此，“H”表示高電位，“L”表示低電位。另外，例如在示出像素的驅動方法的電路圖中，為了容易理解端子及佈線等的電位變化，對發生了電位變化的端子及佈線等附有的電位符號有時以帶框的形式表示。另外，有時與關閉狀態的電晶體重疊地附有“×”的符號。再者，有時以虛線箭頭表示電流。當以虛線箭頭表示電流時，該電流流過的方向有時與箭頭所示的方向相反。

【0299】流過發光元件60的電流主要根據上述影像信號及電晶體Tr2的臨界電壓決定。因此，即使將相同的影像信號供應給以矩陣狀排列的多個像素電路40D，在各像素電路40D所包括的電晶體Tr2的臨界電壓不同時，流過發光元件60的電流不同。因此，電晶體Tr2的臨界電壓的不均勻是顯示品質下降的原因之一。

【0300】鑒於此，藉由獲得各子像素23中的電晶體Tr2的臨界電壓來減少流過發光元件60的電流不均勻。注意，有時將獲取電晶體Tr2的臨界電壓的工作稱為“臨界電壓校正工作”。

【0301】

[臨界電壓校正工作]

在期間T1之前，佈線41a及佈線41b的電位為低電位，並且佈線41c的電位為高電位。在期間T1，進行重設工

作。明確而言，對佈線41a、佈線41b及佈線41c供應高電位(參照圖29)。對佈線41a供應高電位，由此電晶體Tr1、電晶體Tr6及電晶體Tr7成為開啟狀態。對佈線41b供應高電位，由此電晶體Tr3及電晶體Tr4成為開啟狀態。

【0302】節點N1藉由電晶體Tr6被供應電位V0。節點N2藉由電晶體Tr4被供應電位V1。節點N3藉由電晶體Tr6及電晶體Tr3被供應電位V0。高電位從佈線41c藉由電晶體Tr7被供應給節點N4，由此電晶體Tr5成為開啟狀態。

【0303】此外，在期間T1，佈線43和佈線48藉由電晶體Tr1、電晶體Tr3及電晶體Tr6成為導通狀態。因此，在期間T1，較佳的是，使佈線43與佈線48具有相同電位或者使佈線43成為浮動狀態。圖29示出佈線43的電位為與佈線48的電位相同的電位V0的例子。

【0304】在期間T1，節點N1的電位低於佈線45的電位。因此，可以使電流流過電晶體Tr2的源極與節點N1之間。因為節點N3的電位和節點N1的電位都是電位V0，所以電晶體Tr2的閘極-源極間電壓為0V。此外，因為節點N2的電位為電位V1且節點N1的電位為電位V0，所以電晶體Tr2的背閘極-源極間電壓(背閘極和源極的電位差)為“V1-V0”。

【0305】在期間T2，對佈線41c供應低電位(參照圖30)。由此，低電位從佈線41c藉由電晶體Tr7被供應給節點N4，電晶體Tr5成為關閉狀態。

【0306】在期間T3，對佈線41a供應低電位(參照圖

31)。由此，電晶體Tr1、電晶體Tr6及電晶體Tr7成為關閉狀態。在這狀態下，電晶體Tr2的背閘極的電位為V1，由此電流從佈線45流到節點N1。由此，節點N1的電位上升。此外，因為電晶體Tr3處於開啟狀態，所以節點N3的電位也上升。明確而言，節點N1及節點N3的電位上升到從電晶體Tr2的背閘極的電位V1減去電晶體Tr2的臨界電壓Vth的值“V1-Vth”。因此，電晶體Tr2的背閘極-源極間電壓成為臨界電壓Vth。

【0307】在期間T4，對佈線41b供應低電位(參照圖32)。由此，電晶體Tr3及電晶體Tr4成為關閉狀態。因此，節點N1、節點N2及節點N3成為浮動狀態。由此，校正電晶體Tr2的臨界電壓。

【0308】注意，有時微小電流流過佈線45與佈線47之間。由此，在期間T4，有時節點N1的電位下降。此外，隨著節點N1的電位下降，有時節點N2的電位及節點N3的電位也下降。在這種情況下，電晶體Tr2的背閘極-源極間電壓也保持為臨界電壓Vth。

【0309】

[資料寫入工作]

在期間T5，對佈線43供應對應於影像信號的電位Vdata。在這狀態下對佈線41a及佈線41c供應高電位(參照圖33)。對佈線41a供應高電位，由此電晶體Tr1、電晶體Tr6及電晶體Tr7成為開啟狀態。電晶體Tr1成為開啟狀態，由此節點N3被供應電位Vdata，影像資料被寫入到子

像素23。電晶體Tr6成為開啟狀態，由此節點N1被供應電位V0。由此，電晶體Tr2的閘極-源極間電壓成為“Vdata-V0”，在電位V0為0V時成為電位Vdata。

【0310】節點N1與節點N2藉由電容器C2形成電容耦合，由此當節點N1的電位從“V1-Vth”變化到“V0”時，節點N2的電位也同樣地變化。節點N2的電位由“V1-(V1-Vth-V0)”表示。就是說，節點N2的電位成為“Vth+V0”，在電位V0為0V時成為臨界電壓Vth。

【0311】高電位從佈線41c藉由電晶體Tr7被供應給節點N4，由此電晶體Tr5成為開啟狀態。由此，發光元件60的陽極藉由電晶體Tr6及電晶體Tr5被供應電位V0。

【0312】

[發光工作]

在期間T6，對佈線41a供應低電位(參照圖34)。由此，電晶體Tr1、電晶體Tr6及電晶體Tr7成為關閉狀態。使電晶體Tr6成為關閉狀態，由此電流從佈線45流到佈線47。由此，電流Ie流過發光元件60，發光元件60以對應於電流Ie的亮度發光。此外，在電流從佈線45流到佈線47時，節點N1的電位及發光元件60的陽極的電位上升。

【0313】另外，節點N2及節點N3成為浮動狀態。節點N1與節點N3藉由電容器C1形成電容耦合。在期間T6，當節點N1的電位從電位V0變化到電位Va1時，節點N3的電位也同樣地變化。在此，節點N3的電位成為“Vdata+Va1”。就是說，即使電晶體Tr2的源極電位變化，

電晶體Tr2的閘極-源極間電壓也保持為電位Vdata。

【0314】同樣地，隨著節點N1的電位變化，節點N2的電位變為“Vth+Va1”。因此，電晶體Tr2的背閘極-源極間電壓保持為Vth。

【0315】另外，發光元件60的陽極與節點N4藉由電容器C3形成電容耦合。由此，當發光元件60的陽極的電位從電位V0變化到電位Va2時，節點N4的電位也同樣地變化。在此，節點N4的電位成為“H+Va2”。就是說，即便相當於電晶體Tr5的源極的發光元件60的陽極電位變化，也可以將電晶體Tr5的閘極-源極間電壓保持為高電位。

【0316】例如，在電晶體Tr5的閘極具有固定電位的情況下，當電晶體Tr5的源極電位上升時，閘極-源極間電壓變小。當閘極-源極間電壓小於電晶體Tr5的臨界電壓時，電晶體Tr5處於關閉狀態。由此，在提高發光元件60的陽極電位的情況下，也需要對電晶體Tr5的閘極供應高電位，需要還設置電源或電源電路。鑒於此，在電晶體Tr5的閘極與源極之間設置電容器C3來構成自舉電路，由此即便增大發光元件60的陽極電位也可以保持電晶體Tr5的開啟狀態，而不設置電源電路。因此，可以穩定地將電流Ie供應到發光元件60。注意，有時將電容器C3稱為“自舉電容器”。另外，電容器C1及電容器C2各自被用作自舉電容器。

【0317】此外，如上所述，流過發光元件60的電流Ie的電流量根據對應於影像信號的電位Vdata及電晶體Tr2的

臨界電壓Vth決定。在像素電路40D中，藉由進行臨界值校正工作，可以由電位Vdata控制流過發光元件60的電流Ie的電流量。

【0318】發光元件60的發光亮度被電位Vdata控制，由此在發光工作時，電晶體Tr5需要確實地處於開啟狀態。在像素電路40D中，在發光工作時，電晶體Tr5可以確實地處於開啟狀態。由此可以正確地控制電流Ie，因此可以提高半色調的顏色再現性。由此，可以提高本發明的一個實施方式的顯示裝置的顯示品質。

【0319】

[淬滅工作]

在期間T7，對佈線41a供應高電位，對佈線41c供應低電位(參照圖35)。對佈線41a供應高電位，由此電晶體Tr1、電晶體Tr6及電晶體Tr7成為開啟狀態。電晶體Tr6成為開啟狀態，由此節點N1被供應電位V0。電晶體Tr4處於關閉狀態，並且節點N1與節點N2藉由電容器C2形成電容耦合，因此隨著節點N1的電位變化，節點N2的電位成為“Vth+V0”。

【0320】低電位從佈線41c藉由電晶體Tr7被供應給節點N4，由此電晶體Tr5成為關閉狀態。由此，電流不流過發光元件60，發光元件60的發光停止。

【0321】注意，在期間T7，有時寫入到與佈線43電連接的其他子像素23的對應於影像資料的電位VdataX藉由電晶體Tr1被供應給節點N3，但是電晶體M5處於關閉狀態，

所以不影響到淬滅工作。

【0322】作為顯示元件使用EL元件等發光元件的顯示裝置可以在一個圖框期間中連續使發光元件發光。將這種驅動方法也稱為“保持型”或“保持型驅動”。藉由作為顯示裝置的驅動方法採用保持型驅動，可以減輕顯示螢幕的閃爍現象等。另一方面，保持型驅動在顯示動態影像時容易發生殘像及影像的模糊等。將在顯示動態影像時人感覺的解析度也稱為“動態影像解析度”。就是說，保持型驅動的動態影像解析度容易下降。

【0323】此外，已知改善顯示動態影像時的餘感及影像的模糊等的方法的“插黑驅動”。”插黑驅動”也被稱為“偽脈衝型”或“偽脈衝型驅動”。插黑驅動是每隔一個圖框進行黑色顯示的或者在一個圖框中的規定期間進行黑色顯示的驅動方法。

【0324】包括像素電路40D的顯示裝置藉由淬滅工作而容易實現插黑驅動。因此，該顯示裝置不容易降低動態影像解析度，可以實現顯示品質高的動態影像顯示。

【0325】在期間T7之後，使佈線41a的電位成為低電位，然後使佈線41c的電位成為高電位。以上是像素電路40D的驅動方法的一個例子。

【0326】圖36A、圖36B、圖37A、圖37B、圖38A、圖38B及圖39是示出像素電路40D的結構例子的平面圖。在圖36A、圖36B及圖37A中，示出電晶體Tr1至電晶體Tr7的組件。在圖37B、圖38A、圖38B及圖39中，除了電晶體

Tr1至電晶體Tr7的組件之外還示出電容器C1、電容器C2及電容器C3的組件。在圖36A至圖39所示的例子中，作為電晶體Tr2使用圖16A所示的電晶體100G。此外，作為電晶體Tr1以及電晶體Tr3至電晶體Tr7，使用例如圖20A所示的電晶體200。

【0327】在圖36A中，示出導電層901A、導電層901B、導電層901C、導電層901D、導電層901E、導電層901F、導電層901G、導電層903A、導電層903B、導電層903C、導電層903D及導電層903E。在圖36A至圖39中，由省略字母的同一符號表示的導電層都可以使用相同的材料並藉由相同的製程形成。例如，導電層901A至導電層901G都可以使用相同的材料並藉由相同的製程形成。此外，導電層903A至導電層903E都可以使用相同的材料並藉由相同的製程形成。

【0328】導電層901A相當於電晶體100G所包括的導電層103，被用作電晶體Tr2的背閘極電極。導電層903A至導電層903E都相當於電晶體200所包括的導電層212a。導電層903A被用作電晶體Tr1及電晶體Tr3的源極電極和汲極電極中的一個。導電層903B被用作電晶體Tr4的源極電極和汲極電極中的一個。導電層903C被用作電晶體Tr5的源極電極和汲極電極中的一個。導電層903D被用作電晶體Tr6的源極電極和汲極電極中的一個。導電層903E被用作電晶體Tr7的源極電極和汲極電極中的一個。在此，導電層903D被用作圖27所示的佈線48。

【0329】在圖36B中，除了圖36A所示的組件之外還示出導電層905A、導電層905B、導電層905C、導電層905D、導電層905E、導電層905F、導電層905G、導電層905H、半導體層909A、半導體層909B、半導體層909C、半導體層909D、半導體層909E、半導體層909F、半導體層909G及半導體層909H。

【0330】導電層905A相當於電晶體200所包括的導電層212b，被用作電晶體Tr1的源極電極和汲極電極中的另一個。導電層905B相當於電晶體100G所包括的導電層112a，被用作電晶體Tr2的源極電極和汲極電極中的一個。導電層905C相當於電晶體100G所包括的導電層112b，被用作電晶體Tr2的源極電極和汲極電極中的另一個。導電層905D相當於電晶體100G所包括的導電層112c。

【0331】導電層905E至導電層905H都相當於電晶體200所包括的導電層212b。導電層905E被用作電晶體Tr3及電晶體Tr6的源極電極和汲極電極中的另一個。導電層905F被用作電晶體Tr4的源極電極和汲極電極中的另一個。導電層905G被用作電晶體Tr5的源極電極和汲極電極中的另一個。導電層905H被用作電晶體Tr7的源極電極和汲極電極中的另一個。

【0332】絕緣層110(未圖示)中設置有開口部907A、開口部907B、開口部907C、開口部907D、開口部907E、開口部907F、開口部907G及開口部907H。開口部907A相

當於例如圖20A所示的開口部241，到達導電層903A。開口部907B相當於圖16A所示的開口部141[1]，到達導電層901A。開口部907C相當於圖16A所示的開口部141[2]，到達導電層901A。

【0333】開口部907D至開口部907H都相當於圖20A等所示的開口部241。開口部907D到達導電層903A。開口部907E到達導電層903B。開口部907F到達導電層903C。開口部907G到達導電層903D。開口部907H到達導電層903E。

【0334】導電層905A中以具有與開口部907A重疊的區域的方式設置有開口部908A。導電層905E中以具有與開口部907D重疊的區域的方式設置有開口部908B，以具有與開口部907G重疊的區域的方式設置有開口部908E。導電層905F中以具有與開口部907E重疊的區域的方式設置有開口部908C。導電層905G中以具有與開口部907F重疊的區域的方式設置有開口部908D。導電層905H中以具有與開口部907H重疊的區域的方式設置有開口部908F。

【0335】半導體層909A相當於電晶體200中的半導體層208，以具有位於開口部907A的內部的區域以及位於開口部907B的內部的區域的方式設置。半導體層909B相當於電晶體100G中的半導體層108[1]，以具有位於開口部907B的內部的區域的方式設置。半導體層909C相當於電晶體100G中的半導體層108[2]，以具有位於開口部907C的內部的區域的方式設置。

【0336】半導體層909D至半導體層909H相當於電晶體200中的半導體層208。半導體層909D以具有位於開口部907D的內部的區域以及位於開口部908B的內部的區域的方式設置。半導體層909E以具有位於開口部907E的內部的區域以及位於開口部908C的內部的區域的方式設置。半導體層909F以具有位於開口部907F的內部的區域以及位於開口部908D的內部的區域的方式設置。半導體層909G以具有位於開口部907G的內部的區域以及位於開口部908E的內部的區域的方式設置。半導體層909H以具有位於開口部907H的內部的區域以及位於開口部908F的內部的區域的方式設置。

【0337】在圖37A中，除了圖36B所示的組件之外還示出導電層911A、導電層911B、導電層911C及導電層911D。導電層911A相當於電晶體200所包括的導電層204，被用作電晶體Tr1、電晶體Tr6及電晶體Tr7的閘極電極。導電層911B相當於電晶體100G所包括的導電層104，被用作電晶體Tr2的閘極電極。

【0338】導電層911C及導電層911D相當於電晶體200所包括的導電層204。導電層911C被用作電晶體Tr3及電晶體Tr4的閘極電極。導電層911D被用作電晶體Tr5的閘極電極。

【0339】在圖37B中，除了圖37A所示的組件之外還示出導電層913A、導電層913B、導電層913C、導電層913D、導電層913E、導電層913F、導電層913G、導電層

913H、導電層913I、導電層913J及導電層913K。注意，在圖37B以後的示出像素電路40D的結構例子的平面圖中，省略部分組件的符號。

【0340】導電層913A被用作電容器C1的一個電極。導電層913B被用作電容器C2的一個電極。導電層913G被用作電容器C3的一個電極。

【0341】導電層913A藉由接觸孔917A與導電層903A電連接，並藉由接觸孔921B與導電層911B電連接。導電層913B藉由接觸孔915A與導電層901A電連接，並藉由接觸孔917B與導電層903B電連接。導電層913C藉由接觸孔915B與導電層901B電連接，並藉由接觸孔921C與導電層911C電連接。導電層913D藉由接觸孔915C與導電層901C電連接，並藉由接觸孔921A與導電層911A電連接。導電層913E藉由接觸孔915D與導電層901G電連接，並藉由接觸孔919G與導電層905H電連接。導電層913F藉由接觸孔919C與導電層905C電連接。導電層913G藉由接觸孔917D與導電層903E電連接，並藉由接觸孔921D與導電層911D電連接。導電層913H藉由接觸孔919A與導電層905A電連接。導電層913I藉由接觸孔919B與導電層905B電連接。導電層913J藉由接觸孔917C與導電層903C電連接，藉由接觸孔919D與導電層905E電連接，並藉由接觸孔919F與導電層905G電連接。導電層913K藉由接觸孔919E與導電層905F電連接。

【0342】在本說明書等中，接觸孔是指用來電連接兩

個導電層的開口部。換言之，接觸孔是開口部的一個實施方式。“A與B藉由接觸孔電連接”包括在接觸孔中設置插頭並藉由插頭A與B電連接的情況。此外，還包括如下情況：A和B中的至少一個具有位於接觸孔的內部的區域，A與B在接觸孔的內部接觸，由此A與B電連接。接觸孔例如可以設置在絕緣層中。

【0343】在圖38A中，除了圖37B所示的組件之外還示出導電層923A及導電層923B。導電層923A被用作電容器C1的另一個電極以及電容器C2的另一個電極。導電層923B被用作電容器C3的另一個電極。

【0344】導電層913A與導電層923A之間、導電層913B與導電層923A之間以及導電層913G與導電層923B之間設置有用作介電質的絕緣層。並且，導電層913A與導電層923A重疊的區域被用作電容器C1，導電層913B與導電層923A重疊的區域被用作電容器C2，導電層913G與導電層923B重疊的區域被用作電容器C3。

【0345】在圖38B中，除了圖38A所示的組件之外還示出用作引線的導電層925A、導電層925B、導電層925C、導電層925D、導電層925E、導電層925F、導電層925G及導電層925H。

【0346】導電層925A藉由接觸孔927A與導電層913C電連接。導電層925B藉由接觸孔927B與導電層913D電連接。導電層925C藉由接觸孔927C與導電層913E電連接。導電層925D藉由接觸孔927D與導電層913J電連接，並藉

由接觸孔929B與導電層923B電連接。導電層925E藉由接觸孔927E與導電層913H電連接。導電層925F藉由接觸孔927F與導電層913I電連接。導電層925G藉由接觸孔927G與導電層913J電連接，並藉由接觸孔929A與導電層923A電連接。導電層925H藉由接觸孔927H與導電層913K電連接。

【0347】導電層925A被用作圖27所示的佈線41b。導電層925B被用作圖27所示的佈線41a。導電層925C被用作圖27所示的佈線41c。導電層925F被用作圖27所示的佈線45。

【0348】在圖39中，除了圖38B所示的組件之外還示出用作引線的導電層931A、導電層931B及導電層931C。導電層931A藉由接觸孔933A與導電層925D電連接。導電層931B藉由接觸孔933B與導電層925E電連接。導電層931C藉由接觸孔933C及接觸孔933D與導電層925H電連接。

【0349】導電層931B被用作圖27所示的佈線43。導電層931C被用作佈線49。

【0350】

[半導體層108及半導體層208]

關於可用於半導體層108及半導體層208的金屬氧化物，具體地進行說明。作為金屬氧化物例如可以舉出銦氧化物、鎵氧化物及鋅氧化物。金屬氧化物較佳為至少包含銦或鋅。此外，金屬氧化物較佳為包含選自銦、元素M和

鋅中的兩個或三個。元素M是與氧的鍵能高的金屬元素或類金屬元素，例如是與氧的鍵能比銦高的金屬元素或類金屬元素。作為元素M，明確而言，可以舉出鋁、鎵、錫、釔、鈦、釩、鉻、錳、鐵、鈷、鎳、鋯、鉬、鉿、鉭、鎢、鑭、鈰、釹、鎂、鈣、鍶、鋇、硼、矽、鍺及銻等。金屬氧化物所包含的元素M較佳為上述元素中的任一種或多種，更佳為選自鋁、鎵、錫和釔中的一種或多種，進一步較佳為鎵和錫中的一種或多種。注意，在本說明書等中，有時將金屬元素和類金屬元素總稱為“金屬元素”，本說明書等中記載的“金屬元素”有時包括類金屬元素。

【0351】半導體層108及半導體層208例如可以使用銦氧化物(In氧化物)、銦鋅氧化物(In-Zn氧化物)、銦錫氧化物(In-Sn氧化物，也記為ITO)、銦鈦氧化物(In-Ti氧化物)、銦鎵氧化物(In-Ga氧化物)、銦鎢氧化物(In-W氧化物，也記為IWO)、銦鎵鋁氧化物(In-Ga-Al氧化物)、銦鎵錫氧化物(In-Ga-Sn氧化物，也記為IGTO)、鎵鋅氧化物(Ga-Zn氧化物，也記為GZO)、鋁鋅氧化物(Al-Zn氧化物，也記為AZO)、銦鋁鋅氧化物(In-Al-Zn氧化物，也記為IAZO)、銦錫鋅氧化物(In-Sn-Zn氧化物，也記為ITZO(註冊商標))、銦鈦鋅氧化物(In-Ti-Zn氧化物)、銦鎵鋅氧化物(In-Ga-Zn氧化物，也記為IGZO)、銦鎵錫鋅氧化物(In-Ga-Sn-Zn氧化物，也記為IGZTO)、銦鎵鋁鋅氧化物(In-Ga-Al-Zn氧化物，也記為IGAZO、IGZAO或IAGZO)等。或者，可以使用包含矽的銦錫氧化物(也記為ITSO)、鎵錫氧

化物(Ga-Sn氧化物)、鋁錫氧化物(Al-Sn氧化物)等。

【0352】藉由提高包含在金屬氧化物中的相對於所有金屬元素的原子數的總和的銦的原子數的比率，可以提高電晶體的場效移動率。另外，可以實現通態電流大的電晶體。

【0353】注意，金屬氧化物也可以代替銦或除了銦以外還包含一種或多種元素週期表中的週期數大的金屬元素。有金屬元素的軌域的重疊越大金屬氧化物中的載子傳導越大的趨勢。因此，藉由包含週期數大的金屬元素，有時可以提高電晶體的場效移動率。作為週期數大的金屬元素，可以舉出屬於第5週期的金屬元素以及屬於第6週期的金屬元素等。作為該金屬元素，明確而言，可以舉出釔、鋯、銀、鎘、錫、銻、鋇、鉛、鉍、鑭、鈰、鐠、釹、鉕、釤及銪等。注意，鑭、鈰、鐠、釹、鉕、釤及銪被稱為輕稀土元素。

【0354】金屬氧化物也可以包含一種或多種非金屬元素。當金屬氧化物包含非金屬元素時，有時載子濃度增加或者能帶間隙變窄等而可以提高電晶體的場效移動率。作為非金屬元素，例如可以舉出碳、氮、磷、硫、硒、氟、氯、溴及氫等。

【0355】當提高金屬氧化物中的相對於所有的金屬元素的原子數之和的鋅的原子數之比例時，金屬氧化物具有高結晶性，可以抑制金屬氧化物中的雜質擴散。由此，電晶體的電特性的變動得到抑制，而可以提高可靠性。

【0356】當提高金屬氧化物中的相對於所有的金屬元素的原子數之和的元素M的原子數之比例時，可以抑制在金屬氧化物中形成氧空位(V_O)。因此，起因於氧空位(V_O)的載子生成得到抑制，可以形成關態電流小的電晶體。另外，電晶體的電特性的變動得到抑制而可以提高可靠性。

【0357】根據用於半導體層108及半導體層208的金屬氧化物的組成而電晶體的電特性及可靠性不同。因此，藉由根據電晶體所需的電特性及可靠性使金屬氧化物的組成不同，可以實現兼具優異的電特性及高可靠性的半導體裝置。

【0358】在金屬氧化物為In-M-Zn氧化物時，該In-M-Zn氧化物中的In的原子數比較佳為M的原子數比以上。作為這種In-M-Zn氧化物的金屬元素的原子數比，例如可以舉出In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=2：1：3、In：M：Zn=3：1：2、In：M：Zn=4：2：3、In：M：Zn=4：2：4.1、In：M：Zn=5：1：3、In：M：Zn=5：1：6、In：M：Zn=5：1：7、In：M：Zn=5：1：8、In：M：Zn=6：1：6、In：M：Zn=10：1：1、In：M：Zn=10：1：3、In：M：Zn=10：1：4、In：M：Zn=10：1：6、In：M：Zn=10：1：7、In：M：Zn=10：1：8、In：M：Zn=5：2：5、In：M：Zn=10：1：10、In：M：Zn=20：1：10、In：M：Zn=40：1：10以及它們附近的組成等。注意，附近的組成包括所希望的原子數比的±30%的範圍。藉由增大金屬氧化物中的銦的原

子數比，可以提高電晶體的通態電流或場效移動率等。

【0359】In-M-Zn氧化物中的In的原子數比也可以小於M的原子數比。作為這種In-M-Zn氧化物的金屬元素的原子數比，例如可以舉出In：M：Zn=1：3：2、In：M：Zn=1：3：3、In：M：Zn=1：3：4以及它們附近的組成。藉由增高金屬氧化物中的M的原子個數的比例，可以抑制氧空位(V_O)的生成。

【0360】注意，在作為元素M包含多個金屬元素時，該金屬元素的原子數的比例的總計可以為元素M的原子數的比例。

【0361】在本說明書等中，相對於含有的所有金屬元素的原子數之和的銦的原子數之比例有時記載為銦的含有率。其他金屬元素也是同樣的。

【0362】藉由將銦的含有率高的材料用於半導體層108及半導體層208，可以提高電晶體的通態電流或場效移動率等。並且，藉由包含元素M，可以抑制產生氧空位(V_O)。元素M的含有率(相對於所有的含有金屬元素的原子數之和的元素M的原子數的比率)較佳為0.1%以上且3%以下，更佳為0.1%以上且2%以下。由此，可以實現電特性良好的電晶體。例如，較佳為使用In：M：Zn=40：1：10及其附近的金屬氧化物。元素M較佳為上述元素中的任一種或多種，更佳為選自鋁、鎵、錫和釔中的一種或多種。明確而言，可以適當地使用In：Sn：Zn=40：1：10及其附近的金屬氧化物。或者，可以適當地使用In：Al：Zn=

40：1：10及其附近的金屬氧化物。

【0363】在此，藉由將多晶結構的金屬氧化物用於半導體層108及半導體層208，晶界成為再結合中心而俘獲載子，因此有時電晶體的通態電流變小。在使用具有容易成為多晶結構的組成的金屬氧化物時，較佳為包含阻礙晶化的元素。例如，與銦錫氧化物(ITO)相比，包含矽的銦錫氧化物(ITSO)不容易成為多晶結構，所以可以將其適當地用於半導體層108及半導體層208。在使用ITSO時，矽的含有率(相對於所有的含有金屬元素的原子數之和的矽的原子數的比率)較佳為1%以上且20%以下，更佳為3%以上且20%以下，更佳為3%以上且15%以下，更佳為5%以上且15%以下。明確而言，可以適當地使用In：Sn：Si=45：5：4、In：Sn：Si=95：5：8及其附近的金屬氧化物。

【0364】在半導體層108及半導體層208的組成分析中例如可以使用能量色散X射線分析法(EDX：Energy Dispersive X-ray Spectrometry)、X射線光電子能譜法(XPS：X-ray Photoelectron Spectrometry)、電感耦合電漿質譜分析法(ICP-MS：Inductively Coupled Plasma-Mass Spectrometry)或電感耦合電漿原子發射光譜法(ICP-AES：Inductively Coupled Plasma-Atomic Emission Spectrometry)。或者，也可以組合多個上述方法而分析。注意，含有率低的元素有時受分析精度的影響實際上的含有率與分析所得的含有率不同。例如，當元素M的含有率低時，有時分析所得的元素M的含有率低於實際上的含有率。

【0365】金屬氧化物可以適當地利用濺射法或原子層沉積(ALD：Atomic Layer Deposition)法形成。注意，在利用濺射法形成金屬氧化物的情況下，形成後的金屬氧化物的組成與濺射靶材的組成有時不同。尤其是，形成後的金屬氧化物中的鋅含有率有時減少到濺射靶材的50%左右。

【0366】半導體層108及半導體層208也可以具有包括兩個以上的金屬氧化物層的疊層結構。半導體層108及半導體層208所包括的兩個以上的金屬氧化物層的組成也可以彼此相同或大致相同。藉由採用組成相同的金屬氧化物層的疊層結構，例如可以使用相同的濺射靶材形成，因此可以降低製造成本。

【0367】半導體層108及半導體層208所包括的兩個以上的金屬氧化物層的組成也可以彼此不同。例如，可以適當地使用In：M：Zn=1：3：4[原子數比]或其附近的組成的第一金屬氧化物層以及設置於該第一金屬氧化物層上的In：M：Zn=1：1：1[原子數比]或其附近的組成的第二金屬氧化物層的疊層結構。此外，作為元素M特別較佳為使用鎵、鋁或錫。第一金屬氧化物層和第二金屬氧化物層中的元素M既可以相同，又可以彼此不同。例如，第一金屬氧化物層和第二金屬氧化物層也可以為彼此組成不同的IGZO層。

【0368】例如，可以適當地使用其組成為In：Zn=4：1[原子數比]或其附近的第一金屬氧化物層以及在該第一金屬氧化物層上設置的其組成為In：M：Zn=1：1：1[原子

數比]或其附近的第二金屬氧化物層的疊層結構。

【0369】例如，可以使用選自銦氧化物、銦鎵氧化物和IGZO中的任一個及IAZO、IAGZO和ITZO(註冊商標)中的任一個的疊層結構。

【0370】注意，在具有包含第一金屬氧化物的第一金屬氧化物層和包含第二金屬氧化物的第二金屬氧化物層的疊層結構且第一金屬氧化物的組成與第二金屬氧化物的組成相同或大致相同時，有時不能明確地確認到第一金屬氧化物層與第二金屬氧化物層的邊界(介面)。

【0371】半導體層108及半導體層208較佳為包括具有結晶性的金屬氧化物。作為具有結晶性的金屬氧化物的結構，例如可以舉出CAAC(c-axis aligned crystal)結構、多晶結構、微晶(nc：nano-crystal)結構。藉由使用具有結晶性的金屬氧化物，可以降低半導體層108及半導體層208中的缺陷態密度，由此可以實現可靠性高的半導體裝置。

【0372】半導體層108及半導體層208各自較佳為使用CAAC-OS或nc-OS。

【0373】CAAC-OS具有多個層狀晶體。該晶體的c軸在被形成面的法線方向上配向。半導體層108及半導體層208都較佳為具有平行或大致平行於被形成面的層狀晶體。例如，較佳的是，半導體層208在接觸於導電層212b的頂面的區域中具有平行或大致平行於該頂面的層狀晶體，並在接觸於導電層212b的側面的區域中具有平行或大致平行於該側面的層狀晶體。尤其是，半導體層208較佳

為在開口部241中具有平行或大致平行於作為被形成面的絕緣層110的側面的層狀晶體。藉由採用這種結構，半導體層208的層狀晶體以平行或大致平行於電晶體200的通道長度方向的方式形成，所以可以實現通態電流大的電晶體。同樣地，半導體層108較佳為具有平行或大致平行於被形成面(在此，絕緣層110的側面、導電層112a的側面及導電層112b的側面)的層狀晶體。尤其是，半導體層108較佳為在與導電層104重疊的區域中具有平行或大致平行於作為被形成面的絕緣層110的側面的層狀晶體。

【0374】藉由將結晶性高的金屬氧化物用於通道形成區域，可以降低通道形成區域中的缺陷態密度。另一方面，藉由使用結晶性低的金屬氧化物，可以實現能夠流過大電流的電晶體。

【0375】在利用濺射法形成金屬氧化物時，形成時的基板溫度越高，越可以形成結晶性高的金屬氧化物。形成時的基板溫度例如可以根據形成時放置基板的載物台的溫度調整。此外，相對於在形成時使用的沉積氣體整體的氧氣體的流量比率(以下，也稱為氧流量比)或處理室內的氧分壓越高，越可以形成結晶性高的金屬氧化物。

【0376】半導體層108及半導體層208的結晶性例如可以藉由X射線繞射(XRD：XRay Diffraction)圖、穿透式電子顯微鏡(TEM：Transmission Electron Microscope)影像或電子繞射(ED：Electron Diffraction)圖分析。或者，也可以組合多個上述方法而分析。

【0377】當作為半導體層108及半導體層208使用金屬氧化物時，較佳為儘量減少通道形成區域中的V_OH以使其成為高純度本質或實質上高純度本質。為了得到這種V_OH被充分減少的金屬氧化物，重要的是：去除金屬氧化物中的水、氫等雜質(有時記載為脫水或脫氫化處理)；以及對金屬氧化物供氧來修復氧空位(V_O)。藉由將V_OH等雜質被充分減少的金屬氧化物用於電晶體的通道形成區域，可以賦予穩定的電特性。注意，有時將氧供應給金屬氧化物來修復氧空位(V_O)的處理記為加氧化處理。

【0378】當作為半導體層108及半導體層208使用金屬氧化物時，通道形成區域的載子濃度較佳為$1\times10^{18}cm^{-3}$以下，更佳為低於$1\times10^{17}cm^{-3}$，進一步較佳為低於$1\times10^{16}cm^{-3}$，更佳為低於$1\times10^{13}cm^{-3}$，進一步較佳為低於$1\times10^{12}cm^{-3}$。注意，對通道形成區域的載子濃度的下限值沒有限制，例如可以為$1\times10^{-9}cm^{-3}$。

【0379】OS電晶體的因被照射放射線而引起的電特性變動小，即對於放射線的耐受性高，因此可以在有可能入射放射線的環境下也適當地使用。OS電晶體也可以說是對於放射線具有高可靠性。例如，可以適當地使用OS電晶體作為X射線的平板探測器的像素電路。此外，OS電晶體可以適當地用於在宇宙空間中使用的半導體裝置。作為放射線，可以舉出電磁輻射線(例如，X射線及γ射線)及粒子放射線(例如，α射線、β射線、質子輻射及中子輻射)。

【0380】半導體層108及半導體層208也可以包含用作半導體的層狀物質。層狀物質是具有層狀晶體結構的材料群的總稱。層狀晶體結構是由共價鍵或離子鍵形成的層藉由如范德華鍵合那樣的比共價鍵及離子鍵弱的鍵合層疊的結構。層狀物質在單位層中具有高導電性，亦即，具有高二維導電性。藉由將用作半導體並具有高二維導電性的材料用於通道形成區域，可以提供通態電流大的電晶體。

【0381】作為上述層狀物質，例如可以舉出石墨烯、矽烯、硫族化物等。硫族化物是包含氧族元素(屬於第16族元素)的化合物。此外，作為硫族化物，可以舉出過渡金屬硫族化物、第13族硫族化物等。作為能夠用於電晶體的通道形成區域的過渡金屬硫族化物，具體地可以舉出硫化鉬(典型的是MoS_2)、硒化鉬(典型的是$MoSe_2$)、碲化鉬(典型的是$MoTe_2$)、硫化鎢(典型的是WS_2)、硒化鎢(典型的是WSe_2)、碲化鎢(典型的是WTe_2)、硫化鉿(典型的是HfS_2)、硒化鉿(典型的是$HfSe_2$)、硫化鋯(典型的是ZrS_2)、硒化鋯(典型的是$ZrSe_2$)等。

【0382】

[導電層112a、導電層112b、導電層104、導電層103、導電層212a、導電層212b及導電層204]

導電層112a、導電層112b、導電層104、導電層103、導電層212a、導電層212b及導電層204既可以具有單層結構又可以具有兩層以上的疊層結構。作為可用於導電層112a、導電層112b、導電層104、導電層103、導電層

212a、導電層212b及導電層204的材料，例如可以舉出鉻、銅、鋁、金、銀、鋅、鉭、鈦、鎢、錳、鎳、鐵、鈷、鉬和鈮中的一個或多個以及以上述金屬中的一個或多個為成分的合金。可以將包含銅、銀、金和鋁中的一個或多個的低電阻的導電材料適當地用於導電層112a、導電層112b、導電層104、導電層103、導電層212a、導電層212b及導電層204。其中，銅或鋁在量產性上尤其具有優勢，因此是較佳的。

【0383】導電層112a、導電層112b、導電層104、導電層103、導電層212a、導電層212b及導電層204可以使用具有導電性的金屬氧化物(氧化物導電體)。作為氧化物導電體(OC：Oxide Conductor)，例如可以舉出氧化銦、氧化鋅、In-Sn氧化物(ITO)、In-Zn氧化物、In-W氧化物、In-W-Zn氧化物、In-Ti氧化物、In-Ti-Sn氧化物、In-Sn-Si氧化物(包含矽的ITO，也稱為ITSO)、添加有鎵的氧化鋅及In-Ga-Zn氧化物。尤其是，較佳為使用包含銦的導電氧化物，因為其導電性高。

【0384】例如，在具有半導體特性的金屬氧化物中形成氧空位，對該氧空位添加氫而在導帶附近形成施體能階。其結果，金屬氧化物的導電性增高，而成為導電體。可以將成為導電體的金屬氧化物稱為氧化物導電體。

【0385】作為導電層112a、導電層112b、導電層104、導電層103、導電層212a、導電層212b及導電層204，也可以採用含有上述氧化物導電體(金屬氧化物)的

導電膜和含有金屬或合金的導電膜的疊層結構。藉由使用含有金屬或合金的導電膜，可以降低佈線電阻。

【0386】作為導電層112a、導電層112b、導電層104、導電層103、導電層212a、導電層212b及導電層204，也可以應用Cu-X合金膜(X為Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。藉由使用Cu-X合金膜，可以以濕蝕刻法進行加工，從而可以降低製造成本。

【0387】注意，用於導電層112a、導電層112b、導電層104、導電層103、導電層212a、導電層212b及導電層204的材料可以相同或不同。

【0388】導電層112a及導電層112b具有與半導體層108接觸的區域。導電層212a及導電層212b具有與半導體層208接觸的區域。在作為半導體層108使用金屬氧化物的情況下有如下擔憂：在作為導電層112a及導電層112b使用容易氧化的金屬(例如，鋁)時，在導電層112a與半導體層108之間以及導電層112b與半導體層108之間形成絕緣氧化物(例如，氧化鋁)，阻礙它們的導通。同樣地，在作為半導體層208使用金屬氧化物的情況下有如下擔憂：在作為導電層212a及導電層212b使用容易氧化的金屬時，在導電層212a與半導體層208之間以及導電層212b與半導體層208之間形成絕緣氧化物，阻礙它們的導通。因此，導電層112a、導電層112b、導電層212a及導電層212b較佳為使用不容易氧化的導電材料、即使被氧化也保持低電阻的導電材料或氧化物導電材料。

【0389】導電層112a、導電層112b、導電層212a及導電層212b例如較佳為使用鈦、氮化鉭、氮化鈦、包含鈦和鋁的氮化物、包含鉭和鋁的氮化物、釕、氧化釕、氮化釕、包含鍶和釕的氧化物、包含鑭和鎳的氧化物。由於這些材料為不容易被氧化的導電材料或即使被氧化也保持低電阻的材料，所以是較佳的。

【0390】導電層112a、導電層112b、導電層212a及導電層212b可以使用上述氧化物導電體。明確而言，可以使用氧化銦、氧化鋅、ITO、In-Zn氧化物、In-W氧化物、In-W-Zn氧化物、In-Ti氧化物、In-Ti-Sn氧化物、包含矽的In-Sn氧化物或添加有鎵的氧化鋅等導電氧化物。

【0391】導電層112a、導電層112b、導電層212a及導電層212b也可以使用氮化物導電體。作為氮化物導電體例如可以舉出氮化鉭及氮化鈦。

【0392】導電層112a、導電層112b、導電層104、導電層212a、導電層212b及導電層104都可以具有疊層結構。此時，至少與半導體層108或半導體層208接觸的區域較佳為使用不容易被氧化的導電材料、即使被氧化也保持低電阻的導電材料或氧化物導電材料。此外，不與半導體層108及半導體層208接觸的區域較佳為使用具有低電阻率的材料。由此，可以降低導電層的電阻。例如，可以將In-Sn-Si氧化物(ITSO)適當地用於與半導體層108或半導體層208接觸的區域並將銅或鎢適當地用於不與半導體層108及半導體層208接觸的區域。

【0393】

[絕緣層106、絕緣層105及絕緣層206]

絕緣層106、絕緣層105及絕緣層206可以具有單層結構或兩層以上的疊層結構。絕緣層106、絕緣層105及絕緣層206較佳為包括一層以上的無機絕緣膜。作為可用於無機絕緣膜的材料，例如可以舉出氧化物、氮化物、氧氮化物及氮氧化物。絕緣層106、絕緣層105及絕緣層206可以使用可用於絕緣層110的材料。

【0394】絕緣層106具有與半導體層108及半導體層208接觸的區域。此外，絕緣層105具有與半導體層108接觸的區域，絕緣層206具有與半導體層208接觸的區域。在半導體層108及半導體層208使用金屬氧化物時，構成絕緣層106的膜中的至少與半導體層108及半導體層208接觸的膜較佳為使用上述氧化物和氧氮化物中的任一個。此外，構成絕緣層105的膜中的至少與半導體層108接觸的膜較佳為使用上述氧化物和氧氮化物中的任一個。再者，構成絕緣層206的膜中的至少與半導體層208接觸的膜較佳為使用上述氧化物和氧氮化物中的任一個。此外，絕緣層106、絕緣層105及絕緣層206較佳為使用藉由加熱釋放氧的膜。

【0395】明確而言，在絕緣層106、絕緣層105及絕緣層206具有單層結構時，絕緣層106、絕緣層105及絕緣層206較佳為使用氧化物或氧氮化物。明確而言，絕緣層106、絕緣層105及絕緣層206可以適當地使用氧化矽或氧氮化矽。

【0396】在絕緣層106具有疊層結構時，較佳的是，與半導體層108及半導體層208接觸一側的絕緣膜較佳為包含氧化物或氧氮化物且與導電層204及導電層104接觸一側的絕緣膜包含氮化物或氮氧化物。此外，在絕緣層105具有疊層結構時，較佳的是，與半導體層108接觸一側的絕緣膜較佳為包含氧化物或氧氮化物且與導電層103接觸一側的絕緣膜包含氮化物或氮氧化物。再者，在絕緣層206具有疊層結構時，較佳的是，與半導體層208接觸一側的絕緣膜較佳為包含氧化物或氧氮化物且與導電層204接觸一側的絕緣膜包含氮化物或氮氧化物。作為該氧化物或氧氮化物，例如可以適當地使用氧化矽或氧氮化矽。作為該氮化物或氮氧化物，例如可以適當地使用氮化矽或氮氧化矽。

【0397】氮化矽以及氮氧化矽具有本身釋放雜質(例如，水及氫)量很少且不容易使氧及氫透過的特徵，因此可以適當地用作絕緣層106、絕緣層105及絕緣層206。由於從絕緣層106、絕緣層105及絕緣層206向半導體層108及半導體層208的雜質擴散得到抑制，可以實現良好的電晶體的電特性且提高可靠性。

【0398】注意，在微型電晶體中，在閘極絕緣層的厚度小時，有時洩漏電流增大。藉由閘極絕緣層使用相對介電常數高的材料(也稱為high-k材料)，可以在保持物理厚度的同時實現電晶體工作時的低電壓化。作為可用於絕緣層106、絕緣層105及絕緣層206的high-k材料，例如可以

舉出氧化鎵、氧化鉿、氧化鋯、含有鋁及鉿的氧化物、含有鋁及鉿的氧氮化物、含有矽及鉿的氧化物、含有矽及鉿的氧氮化物以及含有矽及鉿的氮化物。

【0399】

[絕緣層109]

用作電晶體100及電晶體200的保護層的絕緣層109較佳為使用雜質不容易擴散的材料。藉由設置絕緣層109，可以有效地抑制雜質從外部擴散到該電晶體中，從而可以提高半導體裝置的可靠性。作為雜質，例如可以舉出水及氫。

【0400】絕緣層109可以為包含無機材料的絕緣層或包含有機材料的絕緣層。絕緣層109例如可以適當地使用氧化物、氧氮化物、氮氧化物或氮化物的無機材料。更明確而言，可以使用氮化矽、氮氧化矽、氧氮化矽、氧化鋁、氧氮化鋁、氮化鋁、氧化鉿和鋁酸鉿中的一個或多個。作為有機材料例如可以使用丙烯酸樹脂和聚醯亞胺樹脂中的一個或多個。作為有機材料也可以使用感光性材料。此外，也可以層疊兩層以上的上述絕緣膜而使用。絕緣層109也可以具有包含無機材料的絕緣層及包含有機材料的絕緣層的疊層結構。

【0401】

[基板102]

雖然對基板102的材料沒有特別的限制，但是至少需要具有能夠承受後續的加熱處理的耐熱性。例如，可以使

用以矽或碳化矽為材料的單晶半導體基板或多晶半導體基板、矽鍺等化合物半導體基板、SOI基板、玻璃基板、石英基板、藍寶石基板、陶瓷基板或有機樹脂基板作為基板102。另外，基板102上也可以設置有半導體元件。注意，半導體基板及絕緣性基板的形狀可以為圓形或角形。

【0402】作為基板102，也可以使用撓性基板，並且在撓性基板上直接形成電晶體100及電晶體200等。或者，也可以在基板102與電晶體100及電晶體200等之間設置剝離層。藉由設置剝離層，可以在剝離層上製造半導體裝置的一部分或全部之後將其從基板102分離並轉置到其他基板上。此時，也可以將電晶體100及電晶體200等轉置到耐熱性低的基板或撓性基板上。

【0403】作為基板102也可以在上述基板上層疊絕緣層而使用。

【0404】

<半導體裝置的製造方法例子1>

以下，參照圖式說明本發明的一個實施方式的半導體裝置的製造方法例子。注意，關於各組件的材料及形成方法，有時省略與已說明的部分同樣的部分。

【0405】構成半導體裝置的薄膜(絕緣膜、半導體膜及導電膜等)可以利用濺射法、化學氣相沉積(CVD：Chemical Vapor Deposition)法、真空蒸鍍法、脈衝雷射沉積(PLD：Pulsed Laser Deposition)法、ALD法、分子束磊晶(MBE：Molecular Beam Epitaxy)法等形成。作為CVD法

有PECVD法及熱CVD法等。此外，作為熱CVD法之一，有有機金屬化學氣相沉積(MOCVD：Metal Organic CVD)法。

【0406】構成半導體裝置的薄膜(絕緣膜、半導體膜、導電膜等)可以利用旋塗法、浸漬法、噴塗法、噴墨法、分配器法、網版印刷法、平板印刷法、刮刀(doctor knife)法、狹縫式塗佈法、輥塗法、簾式塗佈法或刮刀式塗佈法等濕式沉積方法形成。

【0407】當對構成半導體裝置的薄膜進行加工時，例如可以利用光微影法。或者，也可以利用奈米壓印法、噴砂法、剝離法等對薄膜進行加工。此外，可以藉由使用金屬遮罩等陰影遮罩的沉積方法直接形成島狀的薄膜。

【0408】光微影法典型地有如下兩種方法。一種是在要進行加工的薄膜上形成光阻遮罩，例如藉由蝕刻對該薄膜進行加工，並去除光阻遮罩的方法。另一個是沉積具有感光性的薄膜之後進行曝光而顯影，將該薄膜加工為所希望的形狀的方法。

【0409】在光微影法中，作為用於曝光的光，例如可以使用i線(波長365nm)、g線(波長436nm)、h線(波長405nm)或將這些光混合了的光。另外，還可以使用紫外線、KrF雷射或ArF雷射等。此外，也可以利用液浸曝光技術進行曝光。此外，作為用於曝光的光，也可以使用極紫外(EUV：Extreme Ultra-violet)光或X射線。此外，代替用於曝光的光，也可以使用電子束。當使用極紫外光、X射

線或電子束時，可以進行極微細的加工，所以是較佳的。注意，在藉由利用電子束等光束進行掃描而進行曝光時，不需要光罩。

【0410】在薄膜的蝕刻中，可以利用乾蝕刻法、濕蝕刻法和噴砂法中的一個或多個。

【0411】參照圖40A至圖41C說明圖17A及圖17B所示的半導體裝置20的製造方法的一個例子。圖40A至圖41C是沿著圖17A中的點劃線A3-A4的剖面圖。

【0412】首先，在基板102上形成絕緣層101(圖40A)。絕緣層101例如可以利用濺射法、CVD法或ALD法形成。在此，當使絕緣層101具有多個層的疊層結構時，也可以使各層中的至少一個層的形成方法和其他層的形成方法不同。上述內容同樣地應用於下面所示的其他絕緣層、導電層及半導體層等。

【0413】接著，在絕緣層101上形成將成為導電層212a的導電膜，對該導電膜進行加工來形成導電層212a(圖40A)。該導電膜的形成可以適當地利用濺射法。

【0414】接著，在絕緣層101及導電層212a上形成絕緣層110a、絕緣層110a上的絕緣層110b及絕緣層110b上的絕緣層110c。由此，在絕緣層101及導電層212a上形成絕緣層110(圖40A)。

【0415】絕緣層110a、絕緣層110b及絕緣層110c例如可以利用ALD法、濺射法或CVD法形成。例如，絕緣層110a可以適當地利用ALD法形成，絕緣層110b及絕緣層

110c可以適當地利用濺射法形成。

【0416】在此，藉由在含氧氛圍下沉積絕緣層110b，可以使絕緣層110b包含多量氧。例如，藉由在含氧氛圍下利用濺射法沉積絕緣層110b，可以使絕緣層110b包含多量氧。此外，藉由利用作為沉積氣體不需要使用包含氫的分子的濺射法沉積絕緣層110b，可以降低絕緣層110b中的氫濃度。藉由如此沉積絕緣層110b，可以將氧從絕緣層110b供應給將在後面製程中形成的半導體層108的通道形成區域及半導體層208的通道形成區域，由此可以減少氧空位。

【0417】另外，也可以在含氧氛圍下利用濺射法在絕緣層110b上形成氧化物膜來供應氧。

【0418】對上述氧化物膜的導電性沒有限制。作為氧化物膜，可以使用絕緣膜、半導體膜和導電膜中的至少一種。氧化物膜例如可以使用氧化鋁、氧化鉿、鋁酸鉿、銦氧化物、銦錫氧化物或含矽的銦錫氧化物。

【0419】作為氧化物膜，較佳為使用包含一個以上的與半導體層108相同的元素的氧化物材料。尤其是，較佳為使用可應用於半導體層108的氧化物半導體材料。

【0420】當形成氧化物膜時，引入到沉積裝置的處理室內的沉積氣體的總流量中的氧流量的比率(氧流量比)或處理室內的氧分壓越高，越可以增大供應給絕緣層110b中的氧量。氧流量比或氧分壓例如為50%以上且100%以下，較佳為65%以上且100%以下，更佳為80%以上且100%以

下。

【0421】如此，藉由在含氧氛圍下利用濺射法形成氧化物膜，在形成氧化物膜時可以在對絕緣層110b供氧的同時防止氧從絕緣層110b脫離。其結果是，可以將較多的氧封閉在絕緣層110b中。並且，可以藉由後面的加熱處理對半導體層108供應較多的氧。其結果是，可以減少半導體層108中的氧空位及V_OH，而可以實現呈現良好的電特性且可靠性高的電晶體。

【0422】此外，也可以在形成氧化物膜之後進行加熱處理。藉由在形成氧化物膜之後進行加熱處理，可以適當地從氧化物膜對絕緣層110b供應氧。

【0423】加熱處理的溫度較佳為150℃以上且低於基板的應變點，更佳為150℃以上且450℃以下，進一步較佳為150℃以上且350℃以下，更進一步較佳為200℃以上且300℃以下。加熱處理可以在包含高貴氣體、氮和氧中的一個以上的氛圍下進行。作為含氮氛圍或含氧氛圍，也可以使用乾燥空氣(CDA：Clean Dry Air)。注意，該氛圍中氫及氧等的含量較佳為儘可能少。作為該氛圍，較佳為使用露點為-60℃以下，較佳為-100℃以下的高純度氣體。藉由使用氫及水等的含量儘可能少的氛圍，可以儘可能地防止氫及水等被絕緣層110b等吸收。該加熱處理可以使用烘箱或快速熱退火(RTA：Rapid Thermal Annealing)裝置等。藉由使用RTA裝置，可以縮短加熱處理時間。

【0424】在形成氧化物膜之後或在上述加熱處理之後

也可以還將氧藉由氧化物膜供應給絕緣層110b。作為氧的供應方法，例如可以舉出離子植入法、離子摻雜法、電漿浸沒離子佈植技術及電漿處理。在本發明的一個實施方式的半導體裝置的製造方法的電漿處理中，例如可以適當地使用以高頻功率使氧氣體電漿化的裝置。作為以高頻功率使氣體電漿化的裝置，例如可以舉出電漿蝕刻裝置及電漿灰化裝置。

【0425】此外，也可以在形成絕緣層101、導電層212a、絕緣層110a及絕緣層110b之後且在形成氧化物膜之前進行加熱處理。藉由進行加熱處理，可以使水及氫從絕緣層110b的表面及膜中脫離。

【0426】接著，去除氧化物膜。

【0427】對氧化物膜的去除方法沒有特別的限制，可以利用化學機械拋光(CMP：Chemical Mechanical Polishing)法或蝕刻法。在利用蝕刻法去除氧化物膜時，藉由利用濕蝕刻法，可以抑制絕緣層110b在去除氧化物膜時被蝕刻。

【0428】注意，對絕緣層110b供氧處理不侷限於上述方法。例如，也可以在絕緣層110b上不形成上述氧化物膜的狀態下進行離子植入處理、離子摻雜處理、電漿浸沒離子植入處理或電漿處理等。另外，也可以在絕緣層110b上形成抑制氧脫離的膜之後，經過該膜對絕緣層110b供應氧。當較佳為在供應氧之後去除該膜。作為上述抑制氧脫離的膜，可以使用含有銦、鋅、鎵、錫、鋁、鉻、鉭、

鈦、鉭、鎳、鐵、鈷和鎢中的一種以上的導電膜或半導體膜。

【0429】在此，較佳為以不容易使氧透過的方式形成絕緣層110a及絕緣層110c，例如較佳為以與絕緣層110b相比更不容易使氧透過的方式形成絕緣層110a及絕緣層110c。此外，以具有小的氧擴散係數的方式形成絕緣層110a及絕緣層110c，例如較佳為以具有比絕緣層110b小的氧擴散係數的方式形成絕緣層110a及絕緣層110c。由此，可以抑制絕緣層110b中的氧藉由絕緣層110a擴散到導電層212a並藉由絕緣層110c擴散到將在後面製程中形成的導電層112a、導電層112b及導電層212b。由此，可以抑制導電層112a、導電層112b、導電層212a及導電層212b的電阻變高。與此同時，可以抑制絕緣層110b中的氧擴散到絕緣層110a一側及絕緣層110c一側，因此從絕緣層110b供應到電晶體的通道形成區域的氧量增大而可以降低通道形成區域中的氧空位(V_O)及V_OH。由此，可以製造呈現良好的電特性且可靠性高的電晶體。

【0430】圖40A示出絕緣層110被平坦化的例子，明確而言示出絕緣層110b被平坦化的例子。平坦化例如可以利用CMP法進行。注意，如上所述，絕緣層110a也可以被平坦化，絕緣層110b也可以不被平坦化。在絕緣層110b不被平坦化的情況下，絕緣層110c可以被平坦化，也可以不被平坦化。

【0431】接著，在絕緣層110c上形成將在後面製程中

成為導電層112a、導電層112b及導電層212b的導電膜112f(圖40B)。導電膜112f的形成例如可以適當地利用濺射法。

【0432】接著，去除導電膜112f的一部分而在導電膜112f中形成開口部143及開口部243(圖40C)。導電膜112f可以利用蝕刻法進行加工，從微細加工的觀點來看，較佳為利用乾蝕刻法進行加工。

【0433】接著，去除絕緣層110a、絕緣層110b及絕緣層110c的一部分而在絕緣層110中形成開口部141及開口部241(圖40D)。開口部141以具有與開口部143重疊的區域並到達絕緣層101的方式形成。開口部241以具有與開口部243重疊的區域並到達導電層212a的方式形成。絕緣層110a、絕緣層110b及絕緣層110c的一部分可以利用蝕刻法去除，從微細加工的觀點來看，較佳為利用乾蝕刻法去除。

【0434】此外，也可以在形成開口部241時或形成開口部241之後去除與開口部241重疊的區域的導電層212a的一部分。當在導電層212a中與將在後面製程中形成的半導體層208的底面接觸的區域的厚度比不與半導體層208接觸的區域的厚度薄時，可以增強施加到導電層212a附近的通道形成區域的閘極電極的電場，而可以增大電晶體200的通態電流。

【0435】接著，加工導電膜112f，由此形成導電層112a、導電層112b及導電層212b(圖40E)。導電層112a和

導電層112b以在從平面看時隔著開口部141相對的方式形成。此外，導電層212b以具有開口部243的方式形成。如上所述，導電膜112f可以利用蝕刻法進行加工，從微細加工的觀點來看，較佳為利用乾蝕刻法進行加工。

【0436】接著，也可以進行加熱處理。加熱處理以250℃以上且650℃以下，較佳為以300℃以上且500℃以下，更佳為以320℃以上且450℃以下進行即可。此外，加熱處理例如在氮氣體或非活性氣體氛圍下進行。加熱處理也可以在減壓狀態下進行。藉由進行上述加熱處理，可以在後述的將成為半導體層108及半導體層208的金屬氧化物膜的沉積之前降低例如絕緣層101及絕緣層110中的水等雜質。

【0437】此外，在上述加熱處理中使用的氣體較佳為被高度純化。例如，在上述加熱處理中使用的氣體所包含的水分量為1ppb以下，較佳為0.1ppb以下，更佳為0.05ppb以下。藉由使用高度純化了的氣體進行加熱處理，例如可以儘可能地防止水分被絕緣層101及絕緣層110吸收。此外，上述加熱處理也可以在形成導電膜112f中的開口部143及開口部243之後且在形成導電層112a、導電層112b及導電層212b之前進行。

【0438】接著，以覆蓋開口部141、開口部241及開口部243的方式形成將成為半導體層108及半導體層208的半導體膜108f(圖41A)。半導體膜108f可以以具有與導電層112a的頂面接觸的區域、與導電層112a的側面接觸的區

域、與導電層112b的頂面接觸的區域、與導電層112b的側面接觸的區域、與導電層212a的頂面接觸的區域、與導電層212b的頂面接觸的區域、與導電層212b的側面接觸的區域、與絕緣層110的頂面接觸的區域、與絕緣層110在開口部141中的側面接觸的區域、與絕緣層110在開口部241中的側面接觸的區域以及與絕緣層101的頂面接觸的區域的方式形成。

【0439】作為半導體膜108f可以使用金屬氧化物膜，明確而言可以使用氧化物半導體膜。半導體膜108f例如可以利用濺射法、CVD法或ALD法形成。在此，半導體膜108f較佳為利用覆蓋性良好的沉積方法沉積，更佳為利用CVD法或ALD法等沉積。例如，作為該氧化物半導體膜利用ALD法沉積In-Ga-Zn氧化物即可。注意，在開口部141、開口部241及開口部243的側面具有錐形形狀時，可以利用濺射法沉積半導體膜108f。

【0440】此外，較佳的是，在半導體膜108f的沉積時或沉積後在例如含氧氛圍下進行微波處理，由此降低半導體膜108f中的雜質濃度。作為雜質尤其可以舉出氫及碳。此外，藉由進行微波處理，有時可以提高半導體膜108f的結晶性。在此，微波處理例如是指使用包括利用微波生成高密度電漿的電源的裝置的處理。

【0441】藉由在含氧氛圍下進行微波處理，可以使用微波或RF(Radio Frequency，射頻)等高頻使氧氣體電漿化而使該氧電漿作用。此外，作為作用於氧化物半導體的

氧，有氧原子、氧分子、氧離子及氧自由基(也被稱為O自由基的具有不成對電子的原子、分子或離子)等各種形態。此外，作用於氧化物半導體的氧可以為上述形態中的任一個或多個，尤其較佳為氧自由基。

【0442】此外，藉由在上述的在含氧氛圍下進行微波處理時加熱基板，可以進一步降低半導體膜108f中的雜質濃度，所以是較佳的。上述基板的加熱以100℃以上且650℃以下，較佳為以200℃以上且600℃以下，更佳為以300℃以上且450℃以下進行即可。

【0443】藉由在上述的在含氧氛圍下進行微波處理時加熱基板，可以使藉由SIMS測得的氧化物半導體膜中的碳濃度低於1×10^{20}atoms/cm^3，較佳為低於1×10^{19}atoms/cm^3，進一步較佳為低於1×10^{18}atoms/cm^3。

【0444】半導體膜108f可以具有兩層以上的疊層結構。在此情況下，各層的沉積方法可以相同或不同。例如，在半導體膜108f具有兩層疊層結構時，也可以利用濺射法沉積下方的半導體膜108f且利用ALD法沉積上方的半導體膜108f。利用濺射法沉積的氧化物半導體膜可以容易具有結晶性。於是，藉由設置具有結晶性的氧化物半導體膜作為下方的半導體膜108f，可以提高上方的半導體膜108f的結晶性。此外，即使藉由濺射法沉積的下方的氧化物半導體膜中形成針孔或斷開等也可以由藉由覆蓋性良好的ALD法沉積的上方的半導體膜108f堵塞與上述針孔或斷開等重疊的部分。

【0445】在形成半導體膜108f之後，較佳為進行加熱處理。加熱處理在上述氧化物半導體膜不發生多晶化的溫度範圍內進行即可，可以在250℃以上且650℃以下，較佳為在400℃以上且600℃以下進行。此外，加熱處理在氮氣體或惰性氣體的氛圍或包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行。例如，當在氮氣體和氧氣體的混合氛圍下進行加熱處理時，氧氣體的比率設為20%左右即可。加熱處理也可以在減壓狀態下進行。或者，加熱處理也可以在氮氣體或惰性氣體氛圍下進行加熱處理，然後為了填補脫離了的氧在包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行加熱處理。

【0446】此外，在上述加熱處理中使用的氣體較佳為被高度純化。例如，在上述加熱處理中使用的氣體所包含的水分量為1ppb以下，較佳為0.1ppb以下，更佳為0.05ppb以下即可。藉由使用高度純化了的氣體進行加熱處理，可以儘可能地防止水分例如被上述氧化物半導體膜吸收。

【0447】在此，較佳為在半導體膜108f與包含多個氧的絕緣層110b接觸的狀態下進行上述加熱處理。由此，可以將氧從絕緣層110b供應給半導體膜的將成為半導體膜108f的通道形成區域的部分來減少氧空位。

【0448】注意，以上在沉積半導體膜108f之後進行加熱處理，但本發明不侷限於此。再者也可以在後面製程中進行加熱處理。

【0449】接著，加工半導體膜108f來形成半導體層

108及半導體層208(圖41B)。在作為半導體膜108f使用金屬氧化物膜時，半導體層108及半導體層208可以為包含金屬氧化物的層。半導體膜108f可以利用蝕刻法進行加工，從微細加工的觀點來看，較佳為利用乾蝕刻法進行加工。

【0450】半導體層108以具有位於開口部141的內部的區域的方式形成。半導體層108可以沿著開口部141的底面及側面形成。此外，半導體層108例如可以以具有與導電層112a的頂面接觸的區域、與導電層112a的側面接觸的區域、與導電層112b的頂面接觸的區域以及與導電層112b的側面接觸的區域的方式形成。再者，半導體層108可以以具有與絕緣層101的頂面接觸的區域以及與絕緣層110的側面接觸的區域的方式形成。

【0451】半導體層208以具有位於開口部241的內部的區域以及位於開口部243的內部的區域的方式形成。半導體層208可以沿著開口部241的底面及側面以及開口部243的側面形成。半導體層208例如可以以具有與導電層212a的頂面接觸的區域、與導電層212b的側面接觸的區域以及與導電層212b的頂面接觸的區域的方式形成。再者，半導體層208可以以具有與絕緣層110的側面接觸的區域的方式形成。

【0452】接著，以覆蓋半導體層108、半導體層208、導電層112a、導電層112b、導電層212b及絕緣層110的方式形成絕緣層106(圖41C)。絕緣層106以具有位於開口部141的內部的區域、位於開口部241的內部的區域以及位於

開口部243的內部的區域的方式形成在半導體層108及半導體層208上。絕緣層106例如可以利用ALD法、CVD法或濺射法形成。

【0453】在將金屬氧化物用於半導體層108及半導體層208時，絕緣層106較佳為被用作抑制氧擴散的阻擋層。藉由使絕緣層106具有抑制氧擴散的功能，半導體層108及半導體層208中的氧擴散到絕緣層106的上側得到抑制，而可以抑制增加半導體層108及半導體層208中的氧空位(V_O)。其結果是，可以製造呈現良好的電特性且可靠性高的電晶體。

【0454】在本說明書等中，阻擋層是指具有阻擋性的層。例如，可以將具有阻擋性的絕緣層稱為阻擋絕緣層。在本說明書等中，阻擋性是指抑制所對應的物質的擴散的功能(也可以說透過性低)和俘獲或固定所對應的物質的功能中的一者或兩者。

【0455】藉由提高用作閘極絕緣層的絕緣層106的形成時的溫度，可以形成缺陷少的絕緣層。但是，形成絕緣層106時的溫度較高時氧從半導體層108及半導體層208脫離，有時半導體層108及半導體層208中的氧空位(V_O)及V_OH增加。形成絕緣層106時的基板溫度較佳為180℃以上且450℃以下，更佳為200℃以上且450℃以下，更佳為250℃以上且450℃以下，更佳為300℃以上且450℃以下，更佳為300℃以上且400℃以下。藉由使形成絕緣層106時的基板溫度在上述範圍內，可以在減少絕緣層106的缺陷的

同時抑制氧從半導體層108及半導體層208脫離。因此，可以製造呈現良好的電特性且可靠性高的電晶體。

【0456】在形成絕緣層106之前也可以對半導體層108及半導體層208的表面進行電漿處理。藉由該電漿處理，可以降低吸附在半導體層108及半導體層208的表面的水等雜質。因此，可以減少半導體層108與絕緣層106的介面以及半導體層208與絕緣層106的介面中的雜質，而可以實現可靠性高的電晶體。尤其是，從半導體層108及半導體層208的形成到絕緣層106的形成之間半導體層108及半導體層208的表面暴露於大氣的情況下，進行電漿處理是較佳的。電漿處理可以例如在氧、臭氧、氮、一氧化二氮或氬等氛圍下進行。電漿處理與絕緣層106的沉積較佳為以不暴露於大氣的方式連續地進行。

【0457】接著，在絕緣層106上形成將成為導電層104及導電層204的導電膜並加工該導電膜，由此形成導電層104及導電層204。由此，可以製造電晶體100及電晶體200(圖41C)。

【0458】導電層104以具有位於開口部141的內部的區域的方式形成。導電層204以具有位於開口部241的內部的區域以及位於開口部243的內部的區域的方式形成。將成為導電層104及導電層204的導電膜例如可以利用濺射法、CVD法或ALD法形成。

【0459】接著，以覆蓋電晶體100及電晶體200的方式形成絕緣層109。明確而言，以覆蓋導電層104、導電層

204及絕緣層106的方式形成絕緣層109(圖17B)。絕緣層109例如可以利用濺射法、CVD法或ALD法形成。

【0460】在形成絕緣層109後也可以進行加熱處理。注意，也可以不進行該加熱處理。此外，也可以在該製程中不進行加熱處理而將在後面的製程中進行的加熱處理用作在該製程中的加熱處理。有時，也可以將在後面的製程中的高溫下的處理(例如，沉積製程)等用作該製程中的加熱處理。

【0461】藉由上述製程可以製造圖17A及圖17B所示的半導體裝置20。

【0462】如上所述，在本發明的一個實施方式的半導體裝置的製造方法中，可以使部分製程共同化來例如形成電特性不同的多個電晶體。例如，可以藉由同一製程形成電晶體100所包括的導電層112a及導電層112b以及電晶體200所包括的導電層212b。此外，可以藉由同一製程形成電晶體100所包括的半導體層108以及電晶體200所包括的半導體層208。並且，可以藉由同一製程形成電晶體100所包括的導電層104以及電晶體200所包括的導電層204。因此，可以在減少製造成本的同時容易實現例如具有所希望的性能的電路。因此，可以製造廉價且具有高性能的半導體裝置。例如，在將本發明的一個實施方式的半導體裝置用於顯示裝置的情況下，可以實現廉價、高清晰、高可靠性、高速驅動的顯示裝置。

【0463】

<半導體裝置的製造方法例子2>

參照圖42A至圖42D說明圖20A及圖20B所示的半導體裝置20A的製造方法的一個例子。圖42A至圖42D是沿著圖20A中的點劃線A3-A4的剖面圖。注意，關於與上述<半導體裝置的製造方法例子1>重複的部分適當地省略說明，主要對不同的部分進行說明。

【0464】首先，在基板102上形成絕緣層101，在絕緣層101上形成將成為導電層103的導電膜。接著，加工該導電膜而形成導電層103(圖42A)。該導電膜例如可以利用濺射法、CVD法或ALD法形成。

【0465】接著，在絕緣層101及導電層103上形成絕緣層105。絕緣層105例如可以利用ALD法、CVD法或濺射法形成。

【0466】在將金屬氧化物用於將在後面製程中形成的半導體層108時，絕緣層105較佳為被用作抑制氧擴散的阻擋層。藉由使絕緣層105具有抑制氧擴散的功能，半導體層108中的氧擴散到絕緣層105的下側得到抑制，而可以抑制增加半導體層108中的氧空位(V_O)。其結果是，可以製造呈現良好的電特性且可靠性高的電晶體。

【0467】接著，在絕緣層105上形成導電層212a。然後，在絕緣層105及導電層212a上形成絕緣層110，在絕緣層110上形成導電膜112f(圖42B)。

【0468】接著，加工導電膜112f而形成導電層112a、導電層112b以及包括開口部243的導電層212b。此外，去

除絕緣層110的一部分而在絕緣層110中形成開口部141及開口部241(圖42C)。開口部141具有與導電層103重疊的區域並到達絕緣層105。開口部241到達導電層212a。開口部141、開口部241、開口部243、導電層112a、導電層112b及導電層212b的形成可以參照圖40C至圖40E。

【0469】注意，在製造圖20C所示的半導體裝置20A的情況下，在絕緣層110中形成開口部141及開口部241之後，在絕緣層105中形成到達導電層212a的開口部。由此，還在絕緣層105中形成開口部241。例如，藉由利用光阻遮罩進行圖案化來在絕緣層110中形成開口部141及開口部241，去除光阻遮罩，然後再次利用光阻遮罩進行圖案化來在絕緣層105中形成開口部241，去除光阻遮罩，由此可以製造圖20C所示的半導體裝置20A。

【0470】接著，形成半導體層108、半導體層208、絕緣層106、導電層104及導電層204(圖42D)。然後，形成絕緣層109(圖20B)。藉由上述製程可以製造圖20A及圖20B所示的半導體裝置20A。

【0471】

<半導體裝置的製造方法例子3>

參照圖43A至圖44B說明圖21A及圖21B所示的半導體裝置20B的製造方法的一個例子。圖43A至圖44B是沿著圖21A中的點劃線A3-A4的剖面圖。注意，關於與上述<半導體裝置的製造方法例子1>重複的部分適當地省略說明，主要對不同的部分進行說明。

【0472】首先，在基板102上依次形成絕緣層101、導電層212a、絕緣層110及導電膜112f。接著，去除導電膜112f的一部分而形成開口部。然後，去除絕緣層110的一部分，而在絕緣層110中形成具有與該開口部重疊的區域的開口部141(圖43A)。

【0473】接著，加工導電膜112f，由此形成導電層112a及導電層112b(圖43B)。導電膜112f可以利用蝕刻法進行加工，從微細加工的觀點來看，較佳為利用乾蝕刻法進行加工。在此，也可以在形成導電層112a及導電層112b之後進行加熱處理。

【0474】接著，以具有位於開口部141的內部的區域的方式形成半導體層108。接著，以覆蓋半導體層108、導電層112a、導電層112b及絕緣層110的方式形成絕緣層106。然後，在絕緣層106上形成將成為導電層104的導電膜104f(圖43C)。導電膜104f例如可以利用濺射法、CVD法或ALD法。

【0475】接著，去除導電膜104f的一部分而形成開口部247，去除絕緣層110的一部分而形成開口部245(圖43D)。開口部245具有與開口部247重疊的區域並到達導電層212a。導電膜104f的一部分及絕緣層110的一部分可以利用蝕刻法去除，從微細加工的觀點來看，較佳為利用乾蝕刻法去除。

【0476】接著，加工導電膜104f而形成導電層104。由此，可以製造電晶體100(圖44A)。導電層104以具有開

口部247的方式形成。注意，也可以在加工導電膜104f而形成導電層104之後去除導電層104的一部分而形成開口部247，並且也可以在其後去除絕緣層110的一部分而形成開口部245。

【0477】接著，以覆蓋半導體層208、導電層104及絕緣層106的方式形成絕緣層206(圖44B)。絕緣層206以具有位於開口部245的內部的區域以及位於開口部247的內部的區域的方式形成在半導體層208上。絕緣層206例如可以利用ALD法、CVD法或濺射法形成。關於絕緣層206的形成，可以參照上述關於絕緣層106的形成的說明。

【0478】接著，在絕緣層206上形成將成為導電層204的導電膜並加工該導電膜，由此形成導電層204。由此，可以製造電晶體200(圖44B)。導電層204以具有位於開口部245的內部的區域以及位於開口部247的內部的區域的方式形成。將成為導電層204的導電膜例如可以利用濺射法、CVD法或ALD法形成。

【0479】接著，以覆蓋導電層204及絕緣層206的方式形成絕緣層109(圖21B)。藉由上述製程可以製造圖21A及圖21B所示的半導體裝置20B。

【0480】本說明書等所示的多個結構例子可以適當地組合而實施。例如，圖10A及圖10B等所示的開口部141的平面形狀可以應用於其他圖式所示的開口部141。

【0481】本實施方式所示的結構例子及對應於這些例子的圖式等的至少一部分可以與其他結構例子或圖式等適

當地組合。

【0482】

實施方式2

在本實施方式中，對可用於本發明的一個實施方式的半導體裝置的顯示裝置的結構例子進行說明。

【0483】本發明的一個實施方式的半導體裝置所包括的電晶體可以為微型電晶體，所以使用本發明的一個實施方式的半導體裝置的顯示裝置可以為高清晰顯示裝置。例如，可以將本發明的一個實施方式的顯示裝置用於手錶型及手鐲型等資訊終端設備(可穿戴裝置)的顯示部及頭戴顯示器等VR用設備及眼鏡型AR用設備等可戴在頭上的設備(HMD：Head Mounted Display)的顯示部。

【0484】

[顯示模組]

圖45A是顯示模組380的立體圖。顯示模組380包括顯示裝置30及FPC390。

【0485】顯示模組380包括基板102及基板170。顯示模組380包括顯示部25。顯示部25是顯示影像的區域。

【0486】圖45B是基板102一側的結構的立體示意圖。基板102上層疊有電路部382、電路部382上的像素電路部383以及像素電路部383上的像素部384。此外，基板102的不與像素部384重疊的部分上設置有用來連接到FPC390的端子部385。端子部385與電路部382藉由由多個佈線構成的佈線部386電連接。

【0487】像素部384包括週期性地排列的多個像素21。在圖45B的右側示出一個像素21的放大圖。像素21包括發射紅色光的發光元件60R、發射綠色光的發光元件60G及發射藍色光的發光元件60B。

【0488】像素電路部383包括週期性地排列的多個像素電路40。一個像素電路40控制一個像素21所包括的三個發光元件的發光。一個像素電路40可以由三個控制一個發光元件的發光的電路構成。例如，像素電路40可以採用對於一個發光元件至少具有一個選擇電晶體、一個電流控制用電晶體(驅動電晶體)和電容器的結構。此時，選擇電晶體的閘極被輸入閘極信號，源極被輸入源極信號。由此，可以實現主動矩陣型顯示裝置。注意，像素電路40也可以包括在像素21中。

【0489】電路部382包括用於驅動像素電路部383的各像素電路40的電路。例如，較佳為包括閘極線驅動電路和源極線驅動電路中的一者或兩者。此外，還可以具有運算電路、記憶體電路和電源電路等中的至少一個。另外，設置在電路部382中的電晶體也可以構成像素電路40的一部分。就是說，也可以由像素電路部383所包括的電晶體及電路部382所包括的電晶體構成像素電路40。

【0490】FPC390用作從外部向電路部382供給影像信號及電源電位等的佈線。此外，也可以在FPC390上安裝IC。

【0491】顯示模組380可以採用像素部384的下側重疊

設置有像素電路部383和電路部382中的一者或兩者的結構，所以可以使顯示部25具有極高的開口率(有效顯示面積比)。例如，顯示部25的開口率可以為40%以上且低於100%，較佳為50%以上且95%以下，更佳為60%以上且95%以下。另外，能夠極高密度地配置像素21，由此可以使顯示部25具有極高的清晰度。例如，顯示部25較佳為以2000ppi以上、更佳為3000ppi以上、進一步較佳為5000ppi以上、更進一步較佳為6000ppi以上且20000ppi以下或30000ppi以下的清晰度配置像素21。

【0492】這種極高清晰的顯示模組380適合用於頭戴式顯示器等VR用設備或眼鏡型AR用設備。例如，因為顯示模組380具有極高清晰度的顯示部25，所以在透過透鏡觀看顯示模組380的顯示部的結構中，即使用透鏡放大顯示部也使用者不能看到像素，由此可以實現具有高度沉浸感的顯示。此外，不侷限於此，顯示模組380還可以應用於具有相對較小型的顯示部的電子裝置。例如，適合用於手錶型裝置等可穿戴式電子裝置的顯示部。

【0493】以下，作為可用於顯示裝置30的顯示裝置示出顯示裝置30A、顯示裝置30B及顯示裝置30C。

【0494】

[顯示裝置30A]

圖46所示的顯示裝置30A包括基板102、絕緣層101、絕緣層110、絕緣層109、電晶體100、電容器340、發光元件60R、發光元件60G及發光元件60B等。圖46示出絕緣層

110具有絕緣層110a、絕緣層110a上的絕緣層110b以及絕緣層110b上的絕緣層110c的三層疊層結構的例子。

【0495】電晶體100包括導電層112a、導電層112b、半導體層108、絕緣層106及導電層104等。電晶體100可以使用實施方式1所示的各種電晶體。此外，基板102、絕緣層101、絕緣層110a、絕緣層110b、絕緣層110c及絕緣層109可以使用實施方式1所示的材料，並可以具有實施方式1所示的功能。

【0496】絕緣層109上設置有絕緣層119。絕緣層119被用作層間絕緣層，可以為被平坦化的層。此外，也可以在絕緣層119與設置在絕緣層119上的絕緣層354之間設置阻擋層，該阻擋層防止水或氫等雜質例如從絕緣層119擴散到電晶體100。

【0497】導電層112a與嵌入於絕緣層119中的插頭374電連接。在此，插頭374較佳為包括覆蓋絕緣層119的開口部的側面、絕緣層109的開口部的側面及導電層112a的頂面的一部分的導電層374a以及具有與導電層374a接觸的區域的導電層374b。此時，作為導電層374a，較佳為使用氫及氧不容易擴散的導電材料。例如，較佳為使用鉭、氮化鉭、鈦、氮化鈦、釕或氧化釕等。此外，可以以單層或疊層使用具有抑制水、氫等雜質的透過的功能的導電材料。藉由採用這種結構，可以抑制水及氫等雜質藉由插頭374混入半導體層108及半導體層208。此外，由於導電層374b還被用作佈線，所以較佳為使用導電性高的導電體。例

如，作為導電層374b，使用以鎢、銅或鋁為主要成分的導電材料等即可。

【0498】絕緣層119上設置有電容器340。電容器340包括導電層341、導電層345及位於它們之間的絕緣層343。導電層341用作電容器340的一個電極，導電層345用作電容器340的另一個電極，並且絕緣層343用作電容器340的電介質。

【0499】導電層341設置在絕緣層119上，並嵌入絕緣層354中。導電層341藉由插頭374與電晶體100的導電層112a電連接。絕緣層343覆蓋導電層341設置。導電層345設置在隔著絕緣層343與導電層341重疊的區域中。

【0500】以覆蓋電容器340的方式設置絕緣層355a，在絕緣層355a上設置絕緣層355b，並且在絕緣層355b上設置絕緣層355c。

【0501】絕緣層119、絕緣層354、絕緣層343、絕緣層355a、絕緣層355b及絕緣層355c都可以適當地使用無機絕緣膜。如上所述，作為可用於無機絕緣膜的材料，例如可以舉出氧化物、氮化物、氧氮化物及氮氧化物等。

【0502】例如，較佳的是，作為絕緣層355a及絕緣層355c使用氧化矽膜，作為絕緣層355b使用氮化矽膜。由此，絕緣層355b可以用作蝕刻保護膜。雖然在本實施方式中示出絕緣層355c的一部分被蝕刻而設置有凹部的例子，但是也可以不在絕緣層355c中設置凹部。

【0503】絕緣層355c上設置有發光元件60R、發光元

件60G及發光元件60B。

【0504】發光元件60R包括像素電極411R、有機層412R、共用層414及共用電極413。發光元件60G包括像素電極411G、有機層412G、共用層414及共用電極413。發光元件60B包括像素電極411B、有機層412B、共用層414及共用電極413。發光元件60R、發光元件60G、發光元件60B共通使用共用層414及共用電極413。

【0505】以下，在說明發光元件60R、發光元件60G及發光元件60B之間共同的內容時有時將其稱為發光元件60進行說明。同樣地，在說明有機層412R、有機層412G及有機層412B等用字母進行區別的組件之間共同的內容時，有時用省略字母的符號進行說明。

【0506】發光元件60R所包括的有機層412R包含至少發射紅色光的發光有機化合物。發光元件60G所包括的有機層412G包含至少發射綠色光的發光有機化合物。發光元件60B所包括的有機層412B包含至少發射藍色光的發光有機化合物。有機層412R、有機層412G及有機層412B各自也可以被稱為EL層，至少包括具有發光有機化合物的層(發光層)。

【0507】顯示裝置30A按每個發光顏色分別形成發光元件，所以低亮度的發光和高亮度的發光之間的色度變化小。另外，有機層412R、有機層412G及有機層412B彼此分離，所以即使採用高清晰顯示面板也可以抑制在相鄰的子像素間發生串擾。因此，可以實現高清晰且顯示品質高

的顯示面板。

【0508】相鄰的發光元件間的區域設置有絕緣層425、樹脂層426及層428。

【0509】發光元件的像素電極411R、像素電極411G及像素電極411B藉由嵌入於絕緣層355a、絕緣層355b及絕緣層355c中的插頭356、嵌入於絕緣層354中的導電層341以及插頭374與電晶體100的導電層112a電連接。絕緣層355c的頂面的高度與插頭356的頂面的高度一致或大致一致。作為插頭可以使用各種導電材料。插頭356例如可以使用與可用於插頭374的材料同樣的材料。

【0510】另外，發光元件60R、發光元件60G及發光元件60B上設置有保護層421。保護層421上由黏合層471貼合有基板170。

【0511】相鄰的兩個像素電極411間不設置有覆蓋像素電極411的頂面端部的絕緣層。因此，可以使相鄰的發光元件間的間隔非常小。因此，可以實現高清晰或高解析度的顯示裝置。

【0512】

[顯示裝置30B]

以下，對部分結構與上述例子不同的顯示裝置進行說明。注意，與上述相同的部分參照上述說明，有時省略說明。

【0513】圖47所示的顯示裝置30B示出為半導體層形成在平面上的平面型電晶體的電晶體150與電流既縱向流

過又橫向流過的電晶體100層疊的例子。

【0514】電晶體150包括半導體層151、絕緣層153、導電層154、一對導電層155、絕緣層156及導電層157。

【0515】在基板102上設置有絕緣層152。絕緣層152用作阻擋層，該阻擋層防止水或氫等雜質從基板102擴散到電晶體150且防止氧從半導體層151向絕緣層152一側脫離。作為絕緣層152，例如可以使用與氧化矽膜相比氫和氧中的一者或兩者不容易擴散的膜諸如氧化鋁膜、氧化鉿膜或氮化矽膜等。

【0516】在絕緣層152上設置有導電層157，並以覆蓋導電層157的方式設置有絕緣層156。導電層157用作電晶體150的第一閘極電極，絕緣層156的一部分用作第一閘極絕緣層。絕緣層156中的至少接觸半導體層151的部分較佳為使用氧化矽膜等氧化物絕緣膜。絕緣層156的頂面較佳為被平坦化。

【0517】半導體層151設置在絕緣層156上。半導體層151較佳為含有金屬氧化物。一對導電層155接觸於半導體層151上並用作源極電極及汲極電極。

【0518】覆蓋一對導電層155的頂面及側面以及半導體層151的側面等設置有絕緣層158、絕緣層161。絕緣層158被用作阻擋層，該阻擋層防止水或氫等雜質擴散到半導體層151以及氧從半導體層151脫離。作為絕緣層158，可以使用與上述絕緣層152同樣的絕緣膜。

【0519】從平面看時的絕緣層158及絕緣層161中的一

對導電層155的一個與另一個之間設置有到達半導體層151的開口部。該開口部的內部嵌入有接觸於半導體層151的頂面的絕緣層153、以及導電層154。導電層154被用作第二閘極電極，絕緣層153被用作第二閘極絕緣層。

【0520】以導電層154的頂面、絕緣層153的頂面及絕緣層161的頂面的高度一致或大致一致的方式對其進行平坦化處理，以覆蓋它們的方式設置有絕緣層159。絕緣層159用作防止水或氫等雜質擴散到電晶體100及電晶體150的阻擋層。絕緣層159可以使用與上述絕緣層152同樣的絕緣膜。

【0521】作為電晶體150，採用兩個閘極夾持形成通道的半導體層的結構。此外，也可以連接兩個閘極，並藉由對該兩個閘極供應同一信號，來驅動電晶體。或者，也可以藉由對兩個閘極中的一個施加用來控制臨界電壓的電位，並對另一個施加用來進行驅動的電位，來控制電晶體150的臨界電壓。

【0522】

[顯示裝置30C]

圖48所示的顯示裝置30C包括在半導體基板形成有通道的電晶體310與電流既縱向流過又橫向流過的電晶體100的疊層結構。

【0523】電晶體310是在基板102中具有通道形成區域的電晶體。作為顯示裝置30C所包括的基板102，例如可以使用如單晶矽基板等半導體基板。電晶體310包括基板102

的一部分、導電層311、低電阻區域312、絕緣層313及絕緣層314。導電層311被用作閘極電極。絕緣層313位於基板102與導電層311之間，並被用作閘極絕緣層。低電阻區域312是基板102中摻雜有雜質的區域，並被用作源極和汲極中的一個。絕緣層314覆蓋導電層311的側面。

【0524】此外，在相鄰的兩個電晶體310之間，以嵌入基板102的方式設置有元件分離層315。

【0525】以下，說明發光元件60R、發光元件60G及發光元件60B的與圖46至圖48不同的結構例子。

【0526】如上所述，本發明的一個實施方式是包括發光元件的顯示裝置。顯示裝置包括發光顏色不同的兩個以上的像素。像素各自包括發光元件。例如，藉由包括分別發射紅色(R)、綠色(G)或藍色(B)的光的三種發光元件，可以實現全彩色顯示裝置。

【0527】在製造包括發光顏色不同的多個發光元件的顯示裝置時，需要將至少包含發光材料的層(發光層)分別形成為島狀。這裡，已知在分別形成EL層的一部分或全部時，利用使用金屬遮罩等陰影遮罩的蒸鍍法形成島狀有機膜的方法。然而，這方法由於金屬遮罩的精度、金屬遮罩與基板的錯位、金屬遮罩的撓曲以及蒸氣散射等所導致的沉積了的膜的輪廓變大等的各種影響，而島狀有機膜的形狀及位置與設計時的形狀及位置產生偏差，難以實現顯示裝置的高清晰化及高開口率化。此外，在蒸鍍中，有時因層的輪廓模糊而端部的膜厚度變小。就是說，有時根據位

置而島狀發光層的膜厚度不同。此外，當製造大型且高解析度或高清晰的顯示裝置時，有如下擔擾：由於金屬遮罩的低尺寸精度及熱等所引起的變形，製造良率下降。因此，已進行如下措施：藉由例如採用Pentile排列等特殊像素排列方式而類比地提高清晰度(也稱為像素密度)。

【0528】注意，在本說明書等中，島狀是指使用在同一製程中形成的同一材料的兩個以上的層物理分離的狀態。例如，島狀發光層是指該發光層與相鄰的發光層物理分離的狀態。

【0529】在本發明的一個實施方式中，不使用高精細金屬遮罩(FMM)等陰影遮罩而利用光微影法將EL層加工為微細圖案。因此，可以實現目前難以實現的具有高清晰度和高開口率的顯示裝置。此外，由於可以分別製造EL層，所以可以實現非常鮮明且對比度高的顯示品質高的顯示裝置。此外，例如，也可以使用金屬遮罩和光微影的兩者將EL層加工為微細圖案。

【0530】此外，可以物理性地分離EL層的一部分或全部。由此，可以抑制經由相鄰的發光元件共通使用的層(也稱為共用層)的發光元件間的洩漏電流。因此，可以抑制因非意圖性的發光而發生的串擾，從而可以實現對比度非常高的顯示裝置。尤其是，可以實現在低亮度下電流效率高的顯示裝置。

【0531】本發明的一個實施方式也可以實現組合白色發光的發光元件和濾色片的顯示裝置。在此情況下，可以

將相同結構的發光元件用於發射不同顏色的光的像素(子像素)中的各發光元件，各發光元件中的所有層都可以用作共用層。再者，也可以藉由利用光微影切斷各EL層的一部分或全部。由此，可以抑制經由共用層的洩漏電流而可以實現對比度高的顯示裝置。尤其是，在具有隔著導電性高的中間層層疊多個發光層的串聯結構的元件中，可以有效地防止經由該中間層的洩漏電流，所以可以實現兼具高亮度、高清晰度及高對比的顯示裝置。

【0532】當利用光微影法加工EL層時，有時因發光層的一部分露出導致劣化。因此，較佳為設置至少覆蓋島狀發光層的側面的絕緣層。該絕緣層也可以覆蓋島狀EL層的頂面的一部分。該絕緣層較佳為使用對水及氧具有阻擋性的材料。例如，可以使用不容易使水或氧擴散的無機絕緣膜。由此，可以抑制EL層的劣化而可以實現可靠性高的顯示裝置。

【0533】此外，相鄰的兩個發光元件間有不設置有各發光元件的EL層的區域(凹部)。在以覆蓋該凹部的方式形成共用電極或者共用電極及共用層的情況下，有時發生共用電極因EL層端部的步階而分離的現象(也稱為斷開)，導致EL層上的共用電極被絕緣。於是，較佳為採用使用用作平坦化膜的樹脂層填充位於相鄰的兩個發光元件間的局部性的步階的結構(也稱為LFP：Local Filling Planarization)。該樹脂層被用作平坦化膜。由此，可以抑制共用層或共用電極的斷開而可以實現可靠性高的顯示裝置。

【0534】以下，參照圖式說明本發明的一個實施方式的顯示裝置的更具體的結構例子。

【0535】

[結構例子1]

圖49A是本發明的一個實施方式的顯示裝置30的俯視示意圖。如上所述，顯示裝置30包括顯示部25。顯示裝置30在層401上包括多個發射紅色光的發光元件60R、多個發射綠色光的發光元件60G及多個發射藍色光的發光元件60B。在圖49A中為了便於區別各發光元件，在各發光元件的發光區域內附上符號“R”、“G”、“B”。在此，可以將圖46至圖48所示的基板102至絕緣層355c包括在層401中。

【0536】發光元件60R、發光元件60G及發光元件60B都以矩陣狀排列在顯示部25上。圖49A示出同一顏色的發光元件在一個方向上排列的所謂條紋排列。注意，發光元件的排列方法不侷限於此，還可以使用S條紋排列、Delta排列、拜耳排列、鋸齒形(zigzag)排列等排列方法，也可以使用Pentile排列、Diamond排列等。

【0537】此外，圖49A示出與共用電極413電連接的連接電極411C。連接電極411C被供應用來對共用電極413供應的電位(例如，陽極電位或陰極電位)。連接電極411C設置在發光元件60R、發光元件60G及發光元件60B等排列的顯示區域的外側。

【0538】連接電極411C可以沿著顯示區域的外周設置。例如，既可以沿著顯示區域的外周的一個邊設置，又

可以橫跨顯示區域的外周的兩個以上的邊設置。就是說，在顯示區域的頂面形狀為長方形的情況下，連接電極411C的頂面形狀可以為帶狀(長方形)、L字狀、“冂”字狀(方括號狀)或四角形等。

【0539】圖49B是沿著圖49A中的點劃線D1-D2的截斷面的剖面圖。圖49C是沿著圖49A中的點劃線D3-D4的截斷面的剖面圖。圖49B示出發光元件60R、發光元件60G及發光元件60B的剖面示意圖，圖49C示出連接電極411C與共用電極413連接的連接部440的剖面示意圖。

【0540】如上所述，發光元件60R包括像素電極411R、有機層412R、共用層414及共用電極413。發光元件60G包括像素電極411G、有機層412G、共用層414及共用電極413。發光元件60B包括像素電極411B、有機層412B、共用層414及共用電極413。發光元件60R、發光元件60G、發光元件60B共通使用共用層414及共用電極413。

【0541】有機層412及共用層414可以分別獨立包括電子注入層、電子傳輸層、電洞注入層和電洞傳輸層中的一個以上。例如，有機層412從像素電極411一側層疊有電洞注入層、電洞傳輸層、發光層、電子傳輸層的疊層結構，並且共用層414包括電子注入層。

【0542】在共用電極413上以覆蓋發光元件60R、發光元件60G及發光元件60B的方式設置保護層421。保護層421具有防止水等的雜質從上方擴散到各發光元件的功

能。

【0543】像素電極411的端部較佳為具有錐形形狀。在像素電極411的端部具有錐形形狀時，沿著像素電極411的端部設置的有機層412也可以具有錐形形狀。藉由使像素電極411的側面具有錐形形狀，可以提高跨著像素電極411的端部設置的有機層412的覆蓋性。此外，藉由使像素電極411的側面具有錐形形狀，可以藉由洗滌處理等容易去除製程中的異物(例如，灰塵或微粒等)，所以是較佳的。

【0544】在本說明書等中，錐形形狀是指組件的側面的至少一部分相對於基板面傾斜地設置的形狀。例如，較佳為具有傾斜的側面和基板面(也稱為錐角)小於90°的區域。

【0545】有機層412利用光微影法被加工為島狀。因此，有機層412在其端部具有頂面與側面所成的角近於90度的形狀。另一方面，例如使用FMM(Fine Metal Mask，高精細金屬遮罩)形成的有機膜的膜厚度有越接近端部越減薄的傾向，例如，距端部1μm以上且10μm以下的範圍頂面形成為坡狀，因此難以區別頂面與側面。

【0546】如上所述，相鄰的發光元件間的區域設置有絕緣層425、樹脂層426及層428。

【0547】在相鄰的兩個發光元件間，各有機層412的側面隔著樹脂層426彼此相對。樹脂層426位於相鄰的兩個發光元件間且以填充各有機層412的端部和兩個有機層412

間的區域的方式設置。樹脂層426的頂面具有平滑的凸狀形狀，以覆蓋樹脂層426的頂面的方式設置共用層414及共用電極413。

【0548】樹脂層426被用作填充位於相鄰的兩個發光元件間的步階的平坦化膜。藉由設置樹脂層426，可以防止共用電極413因有機層412的端部的步階被分離的現象(也稱為斷開)導致有機層412上的共用電極413被絕緣。樹脂層426也可以稱為LFP(Local Filling Planarization)層。

【0549】作為樹脂層426，可以適合使用包含有機材料的絕緣層。例如，作為樹脂層426可以使用丙烯酸樹脂、聚醯亞胺樹脂、環氧樹脂、亞胺樹脂、聚醯胺樹脂、聚醯亞胺醯胺樹脂、矽酮樹脂、矽氧烷樹脂、苯并環丁烯類樹脂、酚醛樹脂及上述樹脂的前驅物等。此外，作為樹脂層426，也可以使用聚乙烯醇(PVA)、聚乙烯醇縮丁醛、聚乙烯吡咯烷酮、聚乙二醇、聚甘油、普魯蘭、水溶性纖維素或者醇可溶性聚醯胺樹脂等有機材料。

【0550】此外，作為樹脂層426，也可以使用感光性樹脂。作為感光性樹脂也可以使用光阻劑。感光性樹脂可以使用正型材料或負型材料。

【0551】樹脂層426也可以包含吸收可見光的材料。例如，樹脂層426本身可以由吸收可見光的材料構成，樹脂層426也可以包含吸收可見光的顏料。作為樹脂層426，例如可以使用如下樹脂：能夠用於可被用作透射紅色、藍色或綠色的光且吸收其他光的濾色片的樹脂；或者作為顏

料包含碳黑且被用作黑矩陣的樹脂；等。

【0552】絕緣層425與有機層412的側面接觸。此外，絕緣層425覆蓋有機層412的上端部。此外，絕緣層425的一部分與層401的頂面接觸。

【0553】絕緣層425位於樹脂層426與有機層412間且被用作防止樹脂層426接觸於有機層412的保護膜。在有機層412與樹脂層426接觸時，有可能由於例如形成樹脂層426時使用的有機溶劑而有機層412被溶解。因此，藉由在有機層412與樹脂層426間設置絕緣層425，可以保護有機層412的側面。

【0554】絕緣層425可以為包含無機材料的絕緣層。作為絕緣層425，可以使用氧化絕緣膜、氮化絕緣膜、氧氮化絕緣膜及氮氧化絕緣膜等無機絕緣膜。絕緣層425可以為單層結構，也可以為疊層結構。作為氧化絕緣膜，可以舉出氧化矽膜、氧化鋁膜、氧化鎂膜、銦鎵鋅氧化物膜、氧化鎵膜、氧化鍺膜、氧化釔膜、氧化鋯膜、氧化鑭膜、氧化釹膜、氧化鉿膜及氧化鉭膜等。作為氮化絕緣膜，可以舉出氮化矽膜及氮化鋁膜等。作為氧氮化絕緣膜，可以舉出氧氮化矽膜、氧氮化鋁膜等。作為氮氧化絕緣膜，可以舉出氮氧化矽膜、氮氧化鋁膜等。尤其是，藉由將利用ALD法形成的氧化鋁膜、氧化鉿膜等氧化金屬膜、氧化矽膜等無機絕緣膜用於絕緣層425，可以形成針孔較少且保護EL層功能優異的絕緣層425。

【0555】絕緣層425可以利用濺射法、CVD法、PLD

法或ALD法等形成。絕緣層425較佳為利用覆蓋性良好的ALD法形成。

【0556】此外，也可以藉由在絕緣層425與樹脂層426之間設置反射膜(例如，包含選自銀、鈀、銅、鈦和鋁等中的一個或多個的金屬膜)而使上述反射膜反射發光層所發射的光。由此，可以進一步提高光提取效率。

【0557】層428是用來在蝕刻有機層412時保護有機層412的保護層(也稱為遮罩層、犧牲層)的一部分殘留的部分。層428可以使用可用於上述絕緣層425的材料。尤其是，層428及絕緣層425較佳為都使用相同材料，由此例如可以使用相同的用來進行加工的裝置。

【0558】尤其是，由於利用ALD法形成的氧化鋁膜或氧化鉿膜等氧化金屬膜或者氧化矽膜等無機絕緣膜是針孔較少的膜，所以保護EL層的功能優異，因此可以適合用於絕緣層425及層428。

【0559】保護層421例如可以具有至少包括無機絕緣膜的單層結構或疊層結構。作為無機絕緣膜，例如可以舉出氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氧氮化鋁膜、氧化鉿膜等的氧化物膜或氮化物膜。或者，作為保護層421也可以使用銦鎵氧化物、銦鋅氧化物、銦錫氧化物、銦鎵鋅氧化物等的半導體材料或導電材料。

【0560】作為保護層421也可以使用無機絕緣膜與有機絕緣膜的疊層膜。例如，較佳為在一對無機絕緣膜間夾

持有機絕緣膜。此外，有機絕緣膜較佳為被用作平坦化膜。因此，可以使有機絕緣膜的頂面平坦，所以其上的無機絕緣膜的覆蓋性提高，由此可以提高阻擋性。此外，保護層421的頂面變平坦，所以當在保護層421的上方設置結構物(例如，濾色片、觸控感測器的電極或透鏡陣列等)時可以減少起因於下方結構的凹凸形狀的影響，所以是較佳的。

【0561】圖49C示出連接電極411C與共用電極413電連接的連接部440。在連接部440中，在連接電極411C上，絕緣層425及樹脂層426中設置有開口部。在該開口部，連接電極411C與共用電極413電連接。

【0562】注意，圖49C示出連接電極411C與共用電極413電連接的連接部440，但是也可以在連接電極411C上隔著共用層414設置共用電極413。尤其是，在作為共用層414使用載子注入層的情況等下，用於該共用層414的材料的電阻率充分低且其膜厚度也很薄，所以在很多情況下共用層414位於連接部440也沒有問題。由此，可以使用相同陰影遮罩形成共用電極413及共用層414，所以可以降低製造成本。

【0563】

[結構例子2]

以下，說明部分結構與上述結構例子1不同的顯示裝置。注意，關於與上述結構例子1相同的部分有時參照上述結構例子1而省略說明。

【0564】圖50A是圖49B所示的結構的變形例子，其中發光元件的結構與圖49B不同，並且還包括彩色層。

【0565】在圖50A所示的例子中，顯示裝置30包括發射白色光的發光元件60W。發光元件60W包括像素電極411、有機層412W、共用層414及共用電極413。有機層412W呈現白色發光。例如，有機層412W可以包含發光顏色處於補色關係的兩種以上的發光材料。例如，有機層412W可以包含發射紅色光的發光有機化合物、發射綠色光的發光有機化合物以及發射藍色光的發光有機化合物。此外，也可以包含發射藍色光的發光有機化合物以及發射黃色光的發光有機化合物。

【0566】在相鄰的兩個發光元件60W之間，各有機層412W分離。由此，可以抑制藉由有機層412W流過相鄰的發光元件60W間的洩漏電流，而可以抑制起因於該洩漏電流的串擾。因此，可以實現對比度及顏色再現性高的顯示裝置。

【0567】保護層421上設置有用作平坦化膜的絕緣層422，絕緣層422上設置有彩色層416R、彩色層416G及彩色層416B。以下，在說明彩色層416R、彩色層416G以及彩色層416B間共同的內容時，有時將其稱為彩色層416來進行說明。

【0568】彩色層416的特定波長的光的穿透率高於其他波長的穿透率。因此，彩色層416具有透過特定的顏色的光的功能。例如，彩色層416R具有透過紅色光的功能，

彩色層416G具有透過綠色光的功能，彩色層416B具有透過藍色光的功能。在此，一個發光元件60W具有與彩色層416R、彩色層416G和彩色層416B中的一個重疊的區域。因此，即便發光元件60W發射的光為白色光，顯示部25例如也可以發射紅色光、綠色光及藍色光，由此可以進行全彩色顯示。

【0569】作為可用於彩色層416的材料，可以舉出金屬材料、樹脂材料及包含顏料或染料的樹脂材料等。彩色層416例如可以利用噴墨法等形成。

【0570】作為絕緣層422，可以使用有機樹脂膜或頂面被平坦化的無機絕緣膜。因為絕緣層422為彩色層416R、彩色層416G及彩色層416B的被形成面，所以在絕緣層422的頂面平坦時可以抑制彩色層416R、彩色層416G及彩色層416B的頂面形成凹凸。由此，可以使彩色層416R、彩色層416G以及彩色層416B分別具有均勻的厚度。由此，可以提高顯示在顯示部25上的影像的色純度。注意，當彩色層416的厚度不均勻時，吸光量根據彩色層416中的區域而不同，由此有可能導致色純度下降。

【0571】圖50A示出在樹脂層426上層疊透過的光的波長不同的彩色層416的例子。由此，例如可以抑制與彩色層416G重疊的發光元件60W所發的光透過相鄰的彩色層416R或彩色層416B而發射到顯示裝置的外部。由此，與不層疊透過的光的波長不同的彩色層416的情況相比，可以提高顯示在顯示部25上的影像的對比度。

【0572】

[結構例子3]

圖50B是圖49B所示的結構的變形例子。在顯示裝置30具有圖50B所示的結構的情況下，發光元件60R包括像素電極411、導電層415R、有機層412W及共用電極413。發光元件60G包括像素電極411、導電層415G、有機層412W及共用電極413。發光元件60B包括像素電極411、導電層415B、有機層412W及共用電極413。導電層415R、導電層415G及導電層415B都具有透光性並被用作光學調整層。

【0573】藉由將反射可見光的膜用作像素電極411並將對可見光具有反射性和透射性的兩者的膜用作共用電極413，可以實現微腔諧振器(微腔)結構。此時，藉由以實現最合適的光程長的方式調整導電層415R、導電層415G及導電層415B的厚度，即便使用呈現白色發光的有機層412也可以從發光元件60R、發光元件60G和發光元件60B分別提取不同的波長的光得到加強的光。

【0574】並且，藉由在發光元件60R、發光元件60G和發光元件60B的光程上分別設置彩色層416R、彩色層416G和彩色層416B，可以提取色純度高的光。此外，藉由在絕緣層423上層疊透過的光的波長不同的彩色層416，可以提高顯示在顯示部25上的影像的對比度。

【0575】此外，設置有覆蓋像素電極411的端部、導電層415R的端部、導電層415G的端部及導電層415B的端

部的絕緣層423。絕緣層423的端部較佳為具有錐形形狀。藉由設置絕緣層423，可以提高形成在其上的有機層412W、共用電極413及保護層421等的覆蓋性。

【0576】有機層412W及共用電極413分別作為一連續的膜共同設置在各發光元件中。藉由採用這種結構，可以大幅度簡化顯示裝置的製程，所以是較佳的。

【0577】在此，像素電極411的端部較佳為具有幾乎垂直的形狀。由此，可以在絕緣層423的表面形成傾斜陡峭的部分，而可以在覆蓋該部分的有機層412W的一部分形成厚度薄的部分，或者可以分離有機層412W的一部分。由此，可以不進行例如利用光微影法的有機層412W的加工而抑制藉由有機層412W產生在相鄰的發光元件間的洩漏電流。

【0578】

[顯示裝置70]

圖51是示出顯示裝置70的結構例子的剖面圖。顯示裝置70作為顯示元件包括實施方式1中的圖22D所示的液晶元件69。顯示裝置70可以適當地採用上述顯示裝置30的結構。

【0579】顯示裝置70除了液晶元件69之外還包括電晶體50。以覆蓋電晶體50的方式設置有絕緣層109，絕緣層109上設置有絕緣層119。液晶元件69設置在絕緣層119上。

【0580】作為顯示裝置70所包括的絕緣層119，可以

適當地使用包含有機材料的絕緣層。作為有機材料，較佳為使用感光性有機樹脂，例如較佳為使用包括丙烯酸樹脂的感光性樹脂組成物。注意，在本說明書等中，丙烯酸樹脂不是僅指聚甲基丙烯酸酯或甲基丙烯酸樹脂，有時也指廣義上的丙烯酸類聚合物整體。

【0581】作為絕緣層119，也可以使用丙烯酸樹脂、聚醯亞胺樹脂、環氧樹脂、醯亞胺樹脂、聚醯胺樹脂、聚醯亞胺醯胺樹脂、矽酮樹脂、矽氧烷樹脂、苯并環丁烯類樹脂、酚醛樹脂及上述樹脂的前驅物等。另外，作為絕緣層119，也可以使用聚乙烯醇(PVA)、聚乙烯醇縮丁醛、聚乙烯吡咯烷酮、聚乙二醇、聚甘油、普魯蘭、水溶性纖維素或者醇可溶性聚醯胺樹脂等有機材料。另外，作為感光性樹脂也可以使用光阻劑。作為感光性有機樹脂，可以使用正型材料或負型材料。

【0582】絕緣層119也可以具有有機絕緣層及無機絕緣層的疊層結構。例如，絕緣層119可以具有有機絕緣層及該有機絕緣層上的無機絕緣層的疊層結構。藉由在絕緣層119的最表面上設置無機絕緣層，可以將該無機絕緣層用作蝕刻保護層。由此，可以抑制在形成像素電極512時絕緣層119的一部分被蝕刻而絕緣層119的平坦性下降。

【0583】此外，也可以將與可用於顯示裝置70所包括的絕緣層119的材料同樣的材料用於顯示裝置30所包括的絕緣層119。此外，也可以將與可用於顯示裝置30所包括的絕緣層119的材料同樣的材料用於顯示裝置70所包括的

絕緣層119。

【0584】如上所述，電晶體50可以具有與本說明書等所示的電晶體100或電晶體200同樣的結構。圖51示出電晶體50具有與電晶體100同樣的結構的例子。此外，顯示裝置70也可以包括電容器57。

【0585】液晶元件69包括像素電極512及共用電極516，其中像素電極512與共用電極516之間設置有液晶543。絕緣層106、絕緣層109及絕緣層119中設置有到達導電層112a的開口部529。像素電極512在開口部529的內部與電晶體50的導電層112a電連接。

【0586】圖51示出作為液晶元件69採用垂直電場方式的例子，其中像素電極512與共用電極516之間設置有液晶543。像素電極512在各液晶元件69中分離地設置，多個液晶元件69共同包括共用電極516。注意，在作為液晶元件69採用垂直電場方式的情況下，共用電極可以被稱為相對電極。

【0587】在基板170的基板102一側的面上依次設置遮光層517及彩色層416、絕緣層533、共用電極516以及絕緣層547。也就是說，在圖51中像素電極512及其下的層設置在基板102一側，絕緣層547及其上的層設置在基板170一側。這裡，在圖51中，作為彩色層416示出彩色層416R及彩色層416G。

【0588】在製造顯示裝置70時，首先在基板102上形成至像素電極512的層，並且在基板170上形成至絕緣層

547的層。接著，基板102與基板170，明確地說絕緣層119與絕緣層533用黏合層(未圖示)貼合。另外，例如藉由液晶注入法或液晶滴落法等將液晶543配置在像素電極512與共用電極516之間。由此，可以製造顯示裝置70。

【0589】在顯示裝置70為透過型液晶顯示裝置的情況下，例如在基板102的外側(與基板170相反一側)設置發射白色光的背光。並且，藉由將從背光發射且透過液晶元件69的光從基板170一側提取，可以在顯示裝置70的顯示部上顯示影像。由此，在顯示裝置70中，基板102及基板170較佳為使用透光性高的材料。另外，像素電極512及共用電極516較佳為使用透光性高的材料諸如對可見光透光性高的導電材料。作為透光性高的材料，可以舉出氧化銦、銦錫氧化物、銦鋅氧化物及氧化鋅等。此外，也可以使用添加有鎵的氧化鋅等導電氧化物作為透光性高的導電材料。並且，作為透光性高的導電材料，也可以使用石墨烯。石墨烯可以藉由還原氧化石墨烯來形成。例如，可以藉由對氧化石墨烯進行加熱來形成石墨烯。

【0590】另外，作為像素電極512及共用電極516，可以使用薄到具有透光性的程度的金屬或合金。例如，可以使用金、銀、鉑、鎂、鎳、鎢、鉻、鉬、鐵、鈷、銅、鈀或鈦等金屬或者包含該金屬的合金。此外，也可以使用該金屬的氮化物或該合金的氮化物，例如可以使用氮化鈦。另外，也可以層疊兩個以上的包含上述材料的導電層。

【0591】此外，在顯示裝置70為反射型液晶顯示裝置

的情況下，像素電極512較佳為使用反射性高的材料諸如對可見光反射性高的導電材料。作為反射型高的導電材料，例如可以舉出鋁、鎂、鈦、鉻、錳、鐵、鈷、鎳、銅、鎵、鋅、銦、錫、鉬、鉭、鎢、鈀、金、鉑、銀、釔及釹等金屬以及適當地組合它們而包含的合金。此外，作為反射性高的導電材料，可以舉出鋁、鎳和鑭的合金(Al-Ni-La)等包含鋁的合金(鋁合金)以及銀和鎂的合金和銀、鈀和銅的合金(Ag-Pd-Cu，也記為APC)等包含銀的合金。

【0592】注意，可以在基板102的外側(與基板170相反一側)及基板170的外側(與基板102相反一側)設置偏光板等各種光學構件。可以在此情況下，例如在各種光學構件的外側設置背光。

【0593】絕緣層547被用作間隔物，例如液晶543可以不與絕緣層547重疊。絕緣層547具有控制基板102與基板170之間的距離而控制液晶543的厚度的功能。藉由以與電晶體50重疊的方式設置絕緣層547，可以抑制起因於絕緣層547的開口率的降低，所以是較佳的。

【0594】圖51示出絕緣層547不與像素電極512重疊的例子，但是絕緣層547也可以與像素電極512的一部分重疊。例如，也可以在開口部529中絕緣層547與像素電極512重疊。在絕緣層547與像素電極512的一部分重疊的情況下，像素電極512與共用電極516之間設置有絕緣層547。

【0595】配向層541可以以覆蓋像素電極512的方式設

置在基板102一側，並且配向層545可以以覆蓋共用電極516及絕緣層547的方式設置在基板170一側。當在顯示裝置70中設置配向層541及配向層545時，在配向層541與配向層545之間設置液晶543。液晶543具有與配向層541接觸的區域及與配向層545接觸的區域。配向層545可以在與絕緣層547重疊的區域中具有與配向層541接觸的區域。

【0596】配向層541及配向層545具有控制液晶543的配向的功能。注意，也可以不設置配向層541及配向層545。

【0597】當在顯示裝置70中設置配向層541及配向層545時，首先在基板102上形成到像素電極512的層，然後以覆蓋像素電極512的方式形成配向層541。此外，在基板170上形成到絕緣層547的層，然後以覆蓋共用電極516及絕緣層547的方式形成配向層545。接著，基板102與基板170，明確地說絕緣層119與絕緣層533用黏合層(未圖示)貼合。另外，在配向層541與配向層545之間配置液晶543。由此，可以製造包括配向層541及配向層545的顯示裝置70。

【0598】如上所述，例如彩色層416R透過紅色光，彩色層416G透過綠色光，彩色層416B透過藍色光。因此，即使在背光發射白色光的情況下，顯示裝置70所包括的顯示部例如也可以發射紅色光、綠色光及藍色光而進行全彩色顯示。

【0599】此外，也可以採用如下結構：上述背光發射

藍色光或紫色光，並且彩色層416使用將該藍色光或該紫色光轉換為其他顏色的光(例如，紅色或綠色等)的顏色轉換材料。作為顏色轉換材料，可以使用分散有螢光材料、磷光材料或量子點的樹脂材料等。另外，此時，彩色層416較佳為採用從背燈一側層疊有顏色轉換材料與濾色片的疊層結構。

【0600】相鄰的彩色層416之間設置有遮光層517。設置有遮光層517的部分為非顯示區域。遮光層517以具有與絕緣層547重疊的區域的方式設置。此外，遮光層517可以以具有與開口部529重疊的區域的方式設置。例如，藉由以彩色層416的端部與遮光層517重疊的方式設置遮光層517，以不具有間隔的方式設置彩色層416及遮光層517。

【0601】藉由設置遮光層517，例如可以抑制透過與彩色層416G重疊的液晶元件69的光透過相鄰的彩色層416R或彩色層416B。此外，藉由設置遮光層517例如可以抑制外光反射。如上所述，可以提高顯示在顯示裝置70的顯示部上的影像的對比度。另外，也可以採用不設置遮光層517的結構。由此，可以將背光所發射的光高效地提取到顯示裝置70的外側，明確地說例如為基板170的外側。

【0602】絕緣層533例如具有抑制包含在彩色層416的成分擴散到液晶元件69的作為覆蓋層的功能。在此，在絕緣層533被平坦化時，在絕緣層533上容易形成共用電極516，所以是較佳的。另外，絕緣層533也可以不被平坦化。絕緣層533例如可以使用與可用於絕緣層119的材料同

樣的材料。

【0603】注意，雖然在圖51中示出包括垂直電場方式的液晶元件的顯示裝置的例子，但是本發明的一個實施方式不侷限於此，例如也可以為包括水平電場方式的液晶元件的顯示裝置。在採用水平電場方式的情況下，也可以使用不使用配向膜的呈現藍相的液晶。藍相是液晶相的一種，是指當使膽固醇液晶的溫度上升時即將從膽固醇相轉變到各向同性相之前出現的相。因為藍相只在窄的溫度範圍內出現，所以將其中混合了5wt%以上的手性試劑的液晶組合物用於液晶543，以擴大溫度範圍。包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度快，並且其具有光學各向同性。另外，包含呈現藍相的液晶和手性試劑的液晶組成物不需要配向處理，並且視角依賴性小。另外，由於不需要設置配向膜，所以不需要摩擦處理。因此可以抑制由於摩擦處理而引起的靜電破壞，並可以降低製程中的液晶顯示裝置的不良及破損。

【0604】本實施方式所示的結構例子及對應於這些例子的圖式等的至少一部分可以與其他結構例子或圖式等適當地組合。

【0605】

實施方式3

在本實施方式中，對本發明的一個實施方式的電子裝置進行說明。

【0606】本實施方式的電子裝置在顯示部中包括使用

本發明的一個實施方式的半導體裝置的顯示面板(顯示裝置)。本發明的一個實施方式的顯示裝置容易實現高清晰化及高解析度化，具有高可靠性，並且可以實現高顯示品質。因此，可以用於各種電子裝置的顯示部。

【0607】作為電子裝置，例如除了電視機、桌上型或膝上型個人電腦、用於電腦等的顯示器、數位看板、彈珠機等大型遊戲機等具有較大的螢幕的電子裝置以外，還可以舉出數位相機、數位攝影機、數位相框、行動電話機、可攜式遊戲機、可攜式資訊終端、音頻再生裝置等。

【0608】特別是，因為本發明的一個實施方式的顯示面板可以提高清晰度，所以可以適當地用於包括較小的顯示部的電子裝置。作為這種電子裝置可以舉出手錶型及手鐲型資訊終端設備(可穿戴裝置)、可戴在頭上的可穿戴裝置等諸如頭戴顯示器等VR用設備、眼鏡型AR用設備及MR用設備等。

【0609】本發明的一個實施方式的顯示面板較佳為具有極高的解析度諸如HD(像素數為1280×720)、FHD(像素數為1920×1080)、WQHD(像素數為2560×1440)、WQXGA(像素數為2560×1600)、4K(像素數為3840×2160)、8K(像素數為7680×4320)等。尤其是，較佳為設定為4K、8K或其以上的解析度。此外，本發明的一個實施方式的顯示面板中的像素密度(清晰度)較佳為100ppi以上，較佳為300ppi以上，更佳為500ppi以上，進一步較佳為1000ppi以上，更進一步較佳為2000ppi以上，更進一步較佳為

3000ppi以上，還進一步較佳為5000ppi以上，進一步較佳為7000ppi以上。藉由使用上述的具有高解析度和高清晰度中的一個或兩者的顯示面板，可以進一步提高真實感及縱深感等。此外，對本發明的一個實施方式的顯示面板的螢幕比例(縱橫比)沒有特別的限制。例如，顯示面板可以適應1：1(正方形)、4：3、16：9及16：10等各種螢幕比例。

【0610】本實施方式的電子裝置也可以包括感測器(該感測器具有感測、檢測、測量如下因素的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)。

【0611】本實施方式的電子裝置可以具有各種功能。例如，可以具有如下功能：將各種資訊(靜態影像、動態影像及文字影像等)顯示在顯示部上的功能；觸控面板的功能；顯示日曆、日期或時間等的功能；執行各種軟體(程式)的功能；進行無線通訊的功能；讀出儲存在存儲介質中的程式或資料的功能；等。

【0612】使用圖52A至圖52D說明可戴在頭上的可穿戴裝置的一個例子。這些可穿戴裝置具有顯示AR內容的功能和顯示VR內容的功能中的一個或兩者。此外，這些可穿戴裝置也可以具有除了AR、VR以外還顯示SR或MR的內容的功能。當電子裝置具有顯示AR、VR、SR和MR

等中的至少一個的內容的功能時，可以提高使用者的沉浸感。

【0613】圖52A所示的電子裝置700A以及圖52B所示的電子裝置700B都包括一對顯示面板751、一對外殼721、通訊部(未圖示)、一對安裝部723、控制部(未圖示)、成像部(未圖示)、一對光學構件753、邊框757以及一對鼻墊758。

【0614】顯示面板751可以應用本發明的一個實施方式的顯示面板。由此，可以實現能夠進行清晰度極高的顯示且可靠性高的電子裝置700A及電子裝置700B。電子裝置700A及電子裝置700B能夠進行清晰度極高的顯示，所以可以使使用者感到高沉浸感。

【0615】電子裝置700A及電子裝置700B都可以將由顯示面板751顯示的影像投影於光學構件753中的顯示區域756。因為光學構件753具有透光性，所以使用者可以與藉由光學構件753看到的透過影像重疊地看到顯示於顯示區域的影像。因此，電子裝置700A及電子裝置700B都是能夠進行AR顯示的電子裝置。

【0616】電子裝置700A及電子裝置700B上作為成像部也可以設置有能夠拍攝前方的照相機。此外，藉由在電子裝置700A及電子裝置700B設置陀螺儀感測器等的加速度感測器，可以檢測使用者的頭部朝向並將對應該方向的影像顯示在顯示區域756上。

【0617】通訊部具有無線通訊裝置，藉由該無線通訊

裝置例如可以供應影像信號。另外，代替無線通訊裝置或者除了無線通訊裝置以外還可以包括能夠連接供應影像信號及電源電位的電纜的連接器。

【0618】此外，電子裝置700A以及電子裝置700B設置有電池，可以以無線方式和有線方式中的一個或兩者進行充電。

【0619】外殼721也可以設置有觸控感測器模組。觸控感測器模組具有檢測外殼721的外側的面是否被觸摸的功能。藉由觸控感測器模組，可以檢測使用者的點按操作或滑動操作等而執行各種處理。例如，藉由點按操作可以執行動態影像的暫時停止或再生等的處理，藉由滑動操作可以執行快進、快退等的處理等。此外，藉由在兩個外殼721的每一個設置觸控感測器模組，可以擴大操作範圍。

【0620】作為觸控感測器模組，可以使用各種觸控感測器。例如，可以採用靜電電容方式、電阻膜方式、紅外線方式、電磁感應方式、表面聲波式、光學方式等各種方式。尤其是，較佳為將靜電電容方式或光學方式的感測器應用於觸控感測器模組。

【0621】在使用光學方式的觸控感測器時，作為受光器件(也稱為受光元件)可以使用光電轉換器件(也稱為光電轉換元件)。在光電轉換器件的活性層中可以使用無機半導體和有機半導體中的一者或兩者。

【0622】圖52C所示的電子裝置800A及圖52D所示的電子裝置800B都包括一對顯示部820、外殼821、通訊部

822、一對安裝部823、控制部824、一對成像部825及一對透鏡832。

【0623】顯示部820可以應用本發明的一個實施方式的顯示面板。由此，可以實現能夠進行清晰度極高的顯示且可靠性高的電子裝置800A及電子裝置800B。電子裝置800A及電子裝置800B能夠進行清晰度極高的顯示，所以可以使使用者感到高沉浸感。

【0624】顯示部820設置在外殼821內部的藉由透鏡832能看到的位置上。此外，藉由在一對顯示部820的每一個上顯示不同影像，可以進行利用視差的三維顯示。

【0625】可以將電子裝置800A以及電子裝置800B都稱為面向VR的電子裝置。裝上電子裝置800A或電子裝置800B的使用者藉由透鏡832能看到顯示在顯示部820上的影像。

【0626】電子裝置800A及電子裝置800B較佳為具有一種機構，其中能夠調整透鏡832及顯示部820的左右位置，以根據使用者的眼睛的位置使透鏡832及顯示部820位於最合適的位置上。此外，較佳為具有一種機構，其中藉由改變透鏡832及顯示部820之間的距離來調整焦點。

【0627】使用者可以使用安裝部823將電子裝置800A或電子裝置800B裝在頭上。例如在圖52C中，示出安裝部823具有如眼鏡的鏡腳(也稱為腳絲等)那樣的形狀的例子，但是不侷限於此。只要使用者能夠裝上，安裝部823就例如可以具有頭盔型或帶型的形狀。

【0628】成像部825具有取得外部的資訊的功能。可以將成像部825所取得的資料輸出到顯示部820。在成像部825中可以使用影像感測器。另外，也可以設置多個相機以能夠對應望遠及廣角等多種視角。

【0629】注意，在此示出包括成像部825的例子，設置能夠測量出與物件的距離的測距感測器(以下，也稱為檢測部)即可。換言之，成像部825是檢測部的一個實施方式。作為檢測部例如可以使用影像感測器或雷射雷達(LIDAR：Light Detection and Ranging)等距離影像感測器。藉由使用由相機取得的影像以及由距離影像感測器取得的影像，可以取得更多的資訊，可以實現精度更高的姿態操作。

【0630】電子裝置800A也可以包括被用作骨傳導耳機的振動機構。例如，作為顯示部820、外殼821和安裝部823中的任一個或多個可以採用包括該振動機構的結構。由此，不需要另行設置頭戴式耳機、耳機或揚聲器等音響設備，而只裝上電子裝置800A就可以享受影像和聲音。

【0631】電子裝置800A以及電子裝置800B也可以都包括輸入端子。可以將供應例如來自影像輸出設備的影像信號以及用於對設置在電子裝置內的電池進行充電的電力等的電纜連線到輸入端子。

【0632】本發明的一個實施方式的電子裝置也可以具有與耳機750進行無線通訊的功能。耳機750包括通訊部(未圖示)，並具有無線通訊功能。耳機750藉由無線通訊

功能可以從電子裝置接收資訊(例如聲音資料)。例如，圖52A所示的電子裝置700A具有藉由無線通訊功能將資訊發送到耳機750的功能。此外，例如圖52C所示的電子裝置800A具有藉由無線通訊功能將資訊發送到耳機750的功能。

【0633】此外，電子裝置也可以包括耳機部。圖52B所示的電子裝置700B包括耳機部727。例如，可以採用以有線方式連接耳機部727和控制部的結構。連接耳機部727和控制部的佈線的一部分也可以配置在外殼721或安裝部723的內部。

【0634】同樣，圖52D所示的電子裝置800B包括耳機部827。例如，可以採用以有線方式連接耳機部827和控制部824的結構。連接耳機部827和控制部824的佈線的一部分也可以配置在外殼821或安裝部823的內部。此外，耳機部827和安裝部823也可以包括磁鐵。由此，可以用磁力將耳機部827固定到安裝部823，收納變得容易，所以是較佳的。

【0635】電子裝置也可以包括能夠與耳機或頭戴式耳機等連接的聲音輸出端子。此外，電子裝置也可以包括聲音輸入端子和聲音輸入機構中的一個或兩者。作為聲音輸入機構，例如可以使用麥克風等收音裝置。藉由將聲音輸入機構設置到電子裝置，可以使電子裝置具有所謂的耳麥的功能。

【0636】如此，作為本發明的一個實施方式的電子裝

置，眼鏡型(電子裝置700A以及電子裝置700B等)和護目鏡型(電子裝置800A以及電子裝置800B等)的兩者都是較佳的。

【0637】圖53A所示的電子裝置6500是可以被用作智慧手機的可攜式資訊終端設備。

【0638】電子裝置6500包括外殼6501、顯示部6502、電源按鈕6503、按鈕6504、揚聲器6505、麥克風6506、照相機6507、光源6508以及控制裝置6509等。顯示部6502具有觸控面板功能。控制裝置6509例如包括選自CPU、GPU及記憶體裝置中的任一個或多個。可以將本發明的一個實施方式的半導體裝置用於顯示部6502及控制裝置6509等。藉由將本發明的一個實施方式的半導體裝置用於控制裝置6509，可以降低功耗，因此是較佳的。

【0639】顯示部6502可以應用本發明的一個實施方式的顯示面板。由此，可以實現能夠進行清晰度極高的顯示且可靠性高的電子裝置6500。

【0640】圖53B是包括外殼6501的麥克風6506一側的端部的剖面示意圖。

【0641】外殼6501的顯示面一側設置有具有透光性的保護構件6510，被外殼6501及保護構件6510包圍的空間內設置有顯示面板6511、光學構件6512、觸控感測器面板6513、印刷電路板6517、電池6518等。

【0642】顯示面板6511、光學構件6512及觸控感測器面板6513使用黏合層(未圖示)固定到保護構件6510。

【0643】在顯示部6502的外側的區域中，顯示面板6511的一部分疊回，且該疊回部分連接有FPC6515。FPC6515安裝有IC6516。FPC6515與設置於印刷電路板6517的端子連接。

【0644】顯示面板6511可以使用本發明的一個實施方式的撓性顯示器。由此，可以實現極輕量的電子裝置。此外，由於顯示面板6511極薄，所以可以在抑制電子裝置的厚度的情況下安裝大容量的電池6518。此外，藉由折疊顯示面板6511的一部分以在像素部的背面設置與FPC6515的連接部，可以實現窄邊框的電子裝置。

【0645】圖53C示出電視機的一個例子。在電視機7100中，外殼7101中組裝有顯示部7000。在此示出利用支架7103支撐外殼7101的結構。

【0646】可以藉由利用外殼7101所具備的操作開關以及另外提供的遙控器7111進行圖53C所示的電視機7100的操作。或者，也可以在顯示部7000中具備觸控感測器，也可以藉由用指頭等觸摸顯示部7000進行電視機7100的操作。此外，也可以在遙控器7111中具備顯示從該遙控器7111輸出的資料的顯示部。藉由利用遙控器7111所具備的操作鍵或觸控面板，可以進行頻道及音量的操作，並可以對顯示在顯示部7000上的影像進行操作。

【0647】此外，電視機7100具備接收機及數據機等。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通訊網路，從而進行單向

(從發送者到接收者)或雙向(發送者和接收者之間或接收者之間等)的資訊通訊。

【0648】圖53D示出膝上型個人電腦的一個例子。膝上型個人電腦7200包括外殼7211、鍵盤7212、指向裝置7213、外部連接埠7214、控制裝置7216等。在外殼7211中組裝有顯示部7000。控制裝置7216例如包括選自CPU、GPU及記憶體裝置中的任一個或多個。可以將本發明的一個實施方式的半導體裝置用於顯示部7000及控制裝置7216等。藉由將本發明的一個實施方式的半導體裝置用於控制裝置7216，可以降低功耗，因此是較佳的。

【0649】圖53E和圖53F示出數位看板的一個例子。

【0650】圖53E所示的數位看板7300包括外殼7301、顯示部7000及揚聲器7303等。此外，還可以包括LED燈、操作鍵(包括電源開關或操作開關)、連接端子、各種感測器、麥克風等。

【0651】圖53F示出設置於圓柱狀柱子7401上的數位看板7400。數位看板7400包括沿著柱子7401的曲面設置的顯示部7000。

【0652】顯示部7000越大，一次能夠提供的資訊量越多。顯示部7000越大，越容易吸引人的注意，例如可以提高廣告宣傳效果。

【0653】藉由將觸控面板用於顯示部7000，不僅可以在顯示部7000上顯示靜態影像或動態影像，使用者還能夠直覺性地進行操作，所以是較佳的。此外，在用於提供路

線資訊或交通資訊等資訊的用途時，可以藉由直覺性的操作提高易用性。

【0654】如圖53E和圖53F所示，數位看板7300或數位看板7400較佳為可以藉由無線通訊與使用者所攜帶的智慧手機等資訊終端設備7311或資訊終端設備7411聯動。例如，顯示在顯示部7000上的廣告資訊可以顯示在資訊終端設備7311或資訊終端設備7411的螢幕上。此外，藉由操作資訊終端設備7311或資訊終端設備7411，可以切換顯示部7000的顯示。

【0655】此外，可以在數位看板7300或數位看板7400上以資訊終端設備7311或資訊終端設備7411的螢幕為操作單元(控制器)執行遊戲。由此，不特定多個使用者可以同時參加遊戲，享受遊戲的樂趣。

【0656】圖53C至圖53F所示的電子裝置的顯示部7000可以應用本發明的一個實施方式的顯示面板。由此，可以實現能夠進行清晰度極高的顯示且可靠性高的電子裝置。

【0657】圖54A至圖54G所示的電子裝置包括外殼9000、顯示部9001、揚聲器9003、操作鍵9005(包括電源開關或操作開關)、連接端子9006、感測器9007(該感測器具有感測、檢測、測量如下因素的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)、麥克風9008等。

【0658】圖54A至圖54G所示的電子裝置具有各種功能。例如，可以具有如下功能：將各種資訊(靜態影像、動態影像及文字影像等)顯示在顯示部上的功能；觸控面板的功能；顯示日曆、日期或時間等的功能；藉由利用各種軟體(程式)控制處理的功能；進行無線通訊的功能；讀出儲存在存儲介質中的程式或資料並進行處理的功能；等。注意，電子裝置的功能不侷限於上述功能，而可以具有各種功能。電子裝置可以包括多個顯示部。另外，也可以在電子裝置中例如設置照相機而使其具有如下功能：拍攝靜態影像或動態影像，且將所拍攝的影像儲存在存儲介質(外部存儲介質或內置於照相機的存儲介質)中的功能；以及將所拍攝的影像顯示在顯示部上的功能；等。

【0659】下面，詳細地說明圖54A至圖54G所示的電子裝置。

【0660】圖54A是示出可攜式資訊終端9101的立體圖。可以將可攜式資訊終端9101例如用作智慧手機。注意，在可攜式資訊終端9101中，也可以設置揚聲器9003、連接端子9006、感測器9007等。此外，作為可攜式資訊終端9101，可以將文字或影像資訊顯示在其多個面上。在圖54A中示出顯示三個圖示9050的例子。此外，可以將以虛線的矩形示出的資訊9051顯示在顯示部9001的其他面上。作為資訊9051的一個例子，可以舉出提示收到電子郵件、SNS或電話等的資訊；電子郵件或SNS等的標題；電子郵件或SNS等的發送者姓名；日期；時間；電池餘量；以及

電波強度等。或者，可以在顯示有資訊9051的位置上顯示圖示9050等。

【0661】圖54B是示出可攜式資訊終端9102的立體圖。可攜式資訊終端9102具有將資訊顯示在顯示部9001的三個以上的面上的功能。在此，示出資訊9052、資訊9053、資訊9054分別顯示於不同的面上的例子。例如，在將可攜式資訊終端9102放在上衣口袋裡的狀態下，使用者能夠確認顯示在從可攜式資訊終端9102的上方看到的位置上的資訊9053。例如，使用者可以確認到該顯示而無需從口袋裡拿出可攜式資訊終端9102，由此能夠判斷是否接電話。

【0662】圖54C是示出平板終端9103的立體圖。平板終端9103例如可以執行行動電話、電子郵件及文章的閱讀和編輯、播放音樂、網路通訊、電腦遊戲等各種應用軟體。平板終端9103在外殼9000的正面包括顯示部9001、照相機9002、麥克風9008及揚聲器9003，在外殼9000的左側面包括用作操作用按鈕的操作鍵9005，並且在底面包括連接端子9006。

【0663】圖54D是示出手錶型可攜式資訊終端9200的立體圖。可以將可攜式資訊終端9200例如用作智慧手錶(註冊商標)。此外，顯示部9001的顯示面彎曲，可沿著其彎曲的顯示面進行顯示。此外，可攜式資訊終端9200例如藉由與可進行無線通訊的耳麥相互通訊可以進行免提通話。此外，藉由利用連接端子9006，可攜式資訊終端9200

可以與其他資訊終端進行資料傳輸或進行充電。充電也可以藉由無線供電進行。

【0664】圖54E至圖54G是示出可以折疊的可攜式資訊終端9201的立體圖。此外，圖54E是將可攜式資訊終端9201展開的狀態的立體圖，圖54G是折疊的狀態的立體圖，圖54F是從圖54E的狀態和圖54G的狀態中的一個轉換成另一個時中途的狀態的立體圖。可攜式資訊終端9201在折疊狀態下可攜性好，而在展開狀態下因為具有無縫拼接較大的顯示區域所以顯示的瀏覽性強。可攜式資訊終端9201所包括的顯示部9001被由鉸鏈9055連結的三個外殼9000支撐。顯示部9001例如可以在曲率半徑0.1mm以上且150mm以下的範圍彎曲。

【0665】圖54A至圖54G所示的電子裝置的顯示部9001可以應用本發明的一個實施方式的顯示面板。由此，可以實現能夠進行清晰度高的顯示且可靠性高的電子裝置。

【0666】本實施方式所示的結構例子及對應於這些例子的圖式等的至少一部分可以與其他結構例子或圖式等適當地組合。

實施例1

【0667】在本實施例中，說明製造包括電晶體的樣品並對其進行評價的結果。

【0668】在本實施例中，製造具有圖55A所示的結構

的樣品1及具有圖55B所示的結構的樣品2。在本實施例中，製造包括圖19A所示的結構中的電晶體100及絕緣層110等的樣品1。此外，在本實施例中，製造包括圖19A所示的結構中的電晶體200及絕緣層110等的樣品2。在此，以包括多個電晶體100的方式製造樣品1，以包括多個電晶體200的方式製造樣品2。

【0669】樣品1藉由圖40A至圖41C所示的電晶體100的製造方法製造。樣品2藉由圖40A至圖41C所示的電晶體200的製造方法製造。注意，在樣品1中沒製造電晶體200，在樣品2中沒製造電晶體100。以下，具體說明樣品1及樣品2的製造方法。

【0670】在樣品1中，首先在作為矽基板的基板102_1上藉由ALD法沉積厚度約為5nm的氮化矽膜，然後藉由ALD法沉積厚度約為15nm的氧化鉿膜，作為絕緣層101_1。在400℃的基板溫度下沉積氮化矽膜。作為氧化劑使用臭氧(O_3)在250℃的基板溫度下沉積氧化鉿膜。

【0671】在本實施例中，將基板102_1的溫度稱為基板溫度。

【0672】接著，在絕緣層101_1上作為絕緣層110_1依次沉積絕緣層110a_1、絕緣層110b_1及絕緣層110c_1。作為絕緣層110a_1，藉由ALD法沉積厚度約為5nm的氮化矽膜。沉積絕緣層110a_1時的基板溫度為400℃。

【0673】作為絕緣層110b_1，藉由使用矽作為靶材的濺射法沉積厚度約為20nm的氧化矽膜。絕緣層110b_1在

如下條件下形成：氧氣體流量為100sccm；氬氣體流量為20sccm；基板溫度為200℃；電源功率為3000W；壓力為0.6Pa；以及偏壓功率為200W。

【0674】作為絕緣層110c_1，藉由使用矽作為靶材的濺射法沉積厚度約為10nm的氮化矽膜。絕緣層110c_1在如下條件下形成：氮氣體流量為20sccm；氬氣體流量為5sccm；基板溫度為室溫；電源功率為1500W；以及壓力為0.2Pa。

【0675】接著，在絕緣層110c_1上藉由濺射法沉積厚度約為20nm的ITSO膜作為圖40B所示的導電膜112f。該ITSO膜相對於ITO包含5wt%的氧化矽。該ITSO膜在如下條件下形成：氧氣體流量為1.5sccm；氬氣體流量為50sccm；基板溫度為室溫；電源功率為1000W；以及壓力為0.4Pa。

【0676】接著，藉由乾蝕刻法去除上述ITSO膜的一部分以及絕緣層110c_1、絕緣層110b_1及絕緣層110a_1的一部分。由此，在上述ITSO膜中形成圖40C及圖40D所示的開口部143。此外，在絕緣層110c_1、絕緣層110b_1及絕緣層110a_1中形成與開口部143重疊並到達絕緣層101_1的開口部141。開口部141以在從平面看時呈直徑為350nm的圓形的方式設計。

【0677】接著，藉由乾蝕刻法加工上述ITSO膜，由此形成導電層112a及導電層112b。

【0678】接著，在導電層112a、導電層112b及絕緣層

101_1上形成圖41A所示的半導體膜108f。作為半導體膜108f，依次形成厚度約為2nm的第一金屬氧化物膜以及第一金屬氧化物膜上的厚度約為5nm的第二金屬氧化物膜。

【0679】第一金屬氧化物膜藉由使用原子數比為In：Ga：Zn=1：1：1.2的金屬氧化物靶材的濺射法沉積。第一金屬氧化物膜在如下條件下形成：氧氣體流量為90sccm；氬氣體流量為10sccm；以及基板溫度為250℃。第二金屬氧化物膜藉由ALD法以原子數比為In：Ga：Zn=1：1：1的方式在200℃的基板溫度下形成。作為氧化劑使用臭氧以一次循環為60秒的方式沉積第二金屬氧化物膜。然後，藉由乾蝕刻法加工半導體膜108f，由此以其寬度為100nm的方式形成兩層疊層結構的金屬氧化物層作為半導體層108。

【0680】接著，在半導體層108、導電層112a及導電層112b上形成絕緣層106_1。作為絕緣層106_1，藉由ALD法依次沉積厚度約為1nm的氧化鋁膜、厚度約為2nm的氧化矽膜、厚度約為2nm的氧化鉿膜以及厚度約為1nm的氮化矽膜。作為氧化劑使用臭氧在300℃的基板溫度下形成氧化鋁膜。使用有機前驅物在如下條件下形成氧化矽膜：壓力為400Pa；電源功率為100W；以及溫度為350℃。作為氧化劑使用臭氧在250℃的基板溫度下沉積氧化鉿膜。在400℃的基板溫度下形成氮化矽膜。

【0681】接著，在絕緣層106_1上沉積將成為導電層104的導電膜並對其進行加工，由此形成導電層104。作為

將成為導電層104的導電膜，藉由CVD法沉積厚度約為5nm的氮化鈦膜，然後藉由濺射法沉積厚度約為20nm的鎢膜。氮化鈦膜在400℃的基板溫度下沉積。鎢膜在如下條件下形成：氬氣體流量為60sccm；基板溫度為130℃；電源功率為1000W；以及壓力為0.4Pa。藉由乾蝕刻法加工所沉積的將成為導電層104的導電膜。由此，形成電晶體100。

【0682】接著，以覆蓋電晶體100的方式形成絕緣層109_1。作為絕緣層109_1，藉由濺射法沉積厚度約為5nm的氮化矽膜。絕緣層109_1在如下條件下形成：氮氣體流量為85sccm；氬氣體流量為25sccm；基板溫度為200℃；電源功率為1000W；以及壓力為0.5Pa。

【0683】在樣品2中，首先在作為矽基板的基板102_2上藉由使用矽作為靶材的濺射法沉積厚度約為200nm的氧化矽膜作為絕緣層101_2。絕緣層101_2在如下條件下形成：氧氣體流量為25sccm；氬氣體流量為25sccm；基板溫度為170℃；電源功率為2500W；以及壓力為0.7Pa。

【0684】接著，在絕緣層101_2上沉積將成為導電層212a的導電膜並對其進行加工，由此形成導電層212a。作為將成為導電層212a的導電膜，藉由濺射法依次沉積厚度約為5nm的氮化鈦膜、厚度約為20nm的鎢膜以及厚度約為10nm的ITSO膜。氮化鈦膜在如下條件下形成：氮氣體流量為50sccm；基板溫度為室溫；電源功率為4000W；以及壓力為0.2Pa。鎢膜在如下條件下形成：氬氣體流量為

50sccm；基板溫度為130℃；電源功率為1000W；以及壓力為0.4Pa。ITSO膜相對於ITO包含5wt%的氧化矽。該ITSO膜在如下條件下形成：氧氣體流量為1.5sccm；氬氣體流量為50sccm；基板溫度為室溫；電源功率為1000W；以及壓力為0.4Pa。藉由乾蝕刻法加工所沉積的將成為導電層212a的導電膜。

【0685】接著，在絕緣層101_2及導電層212a上作為絕緣層110_2依次沉積絕緣層110a_2、絕緣層110b_2及絕緣層110c_2。作為絕緣層110a_2，藉由ALD法沉積厚度約為5nm的氮化矽膜。沉積絕緣層110a_2時的基板溫度為400℃。

【0686】作為絕緣層110b_2，藉由使用矽作為靶材的濺射法依次沉積厚度約為40nm的第一氧化矽膜、厚度約為35nm的第二氧化矽膜以及厚度約為100nm的氮化矽膜。第一氧化矽膜在如下條件下形成：氧氣體流量為164sccm；氬氣體流量為36sccm；基板溫度為200℃；電源功率為1000W；壓力為0.9Pa；以及偏壓功率為200W。第二氧化矽膜在如下條件下形成：氧氣體流量為100sccm；氬氣體流量為20sccm；基板溫度為200℃；電源功率為3000W；壓力為0.6Pa；以及偏壓功率為200W。氮化矽膜在如下條件下形成：氮氣體流量為85sccm；氬氣體流量為25sccm；基板溫度為200℃；電源功率為4000W；以及壓力為0.5Pa。然後，以絕緣層110b_2的導電層212a上的厚度為20nm的方式藉由CMP法使絕緣層110b_2平坦化。

【0687】作為絕緣層110c_2，藉由使用矽作為靶材的濺射法沉積厚度約為10nm的氮化矽膜。絕緣層110c_2在如下條件下形成：氮氣體流量為20sccm；氬氣體流量為5sccm；基板溫度為室溫；電源功率為1500W；以及壓力為0.2Pa。

【0688】接著，在絕緣層110c_2上藉由濺射法沉積厚度約為20nm的ITSO膜作為導電層212b。該ITSO膜相對於ITO包含5wt%的氧化矽。該導電層212b在如下條件下形成：氧氣體流量為1.5sccm；氬氣體流量為50sccm；基板溫度為室溫；電源功率為1000W；以及壓力為0.4Pa。

【0689】接著，藉由乾蝕刻法去除上述ITSO膜的一部分以及絕緣層110c_2、絕緣層110b_2及絕緣層110a_2的一部分。由此，在上述ITSO膜中形成開口部243。此外，在絕緣層110c_2、絕緣層110b_2及絕緣層110a_2中形成與開口部243重疊並到達導電層212a的開口部241。在樣品2中，形成以在從平面看時呈直徑為60nm的圓形的方式設計的開口部241及開口部243以及以在從平面看時呈直徑為150nm的圓形的方式設計的開口部241及開口部243。

【0690】接著，在導電層212a及導電層212b上形成圖41A所示的半導體膜108f。作為半導體膜108f，依次形成厚度約為2nm的第一金屬氧化物膜以及第一金屬氧化物膜上的厚度約為5nm的第二金屬氧化物膜。

【0691】第一金屬氧化物膜藉由使用原子數比為In：Ga：Zn=1：1：1.2的金屬氧化物靶材的濺射法沉積。第一

金屬氧化物膜在如下條件下形成：氧氣體流量為90sccm；氬氣體流量為6sccm；以及基板溫度為250℃。第二金屬氧化物膜藉由ALD法以原子數比為In：Ga：Zn=1：1：1的方式在200℃的基板溫度下形成。膜作為氧化劑使用臭氧以一次循環為60秒的方式沉積第二金屬氧化物。然後，藉由乾蝕刻法加工半導體膜108f，由此形成兩層疊層結構的金屬氧化物層作為半導體層208。

【0692】接著，在半導體層208上形成絕緣層106_2。作為絕緣層106_2，藉由ALD法依次沉積厚度約為1nm的氧化鋁膜、厚度約為2nm的氧化矽膜、厚度約為2nm的氧化鉿膜以及厚度約為1nm的氮化矽膜。作為氧化劑使用臭氧在300℃的基板溫度下形成氧化鋁膜。使用有機前驅物在如下條件下形成氧化矽膜：壓力為400Pa；電源功率為100W；以及溫度為350℃。作為氧化劑使用臭氧在250℃的基板溫度下形成氧化鉿膜。在400℃的基板溫度下形成氮化矽膜。

【0693】接著，在絕緣層106_2上沉積將成為導電層204的導電膜並對其進行加工，由此形成導電層204。作為將成為導電層204的導電膜，藉由CVD法依次沉積厚度約為5nm的氮化鈦膜以及厚度約為20nm的鎢膜。氮化鈦膜及鎢膜在400℃的基板溫度下沉積。藉由乾蝕刻法加工所沉積的將成為導電層204的導電膜。由此，形成電晶體200。明確而言，在同一基板102_2上形成以在從平面看時呈直徑為60nm的圓形的方式設計開口部241及開口部243的電

晶體200以及以在從平面看時呈直徑為150nm的圓形的方式設計開口部241及開口部243的電晶體200。

【0694】接著，以覆蓋電晶體200的方式形成絕緣層109_2。作為絕緣層109_2，藉由濺射法沉積厚度約為5nm的氮化矽膜。絕緣層109_2在如下條件下形成：氮氣體流量為85sccm；氬氣體流量為25sccm；基板溫度為200℃；電源功率為1000W；以及壓力為0.5Pa。

【0695】在本實施例中，測量試作的樣品1中的電晶體100的Id-Vg特性以及樣品2中的電晶體200的Id-Vg特性。圖56是樣品1中的電晶體100的Id-Vg特性的測量結果。圖57A及圖57B是樣品2中的電晶體200的Id-Vg特性的測量結果。圖57A是以在從平面看時呈直徑為60nm的圓形的方式設計開口部241及開口部243的電晶體200的Id-Vg特性的測量結果。圖57B是以在從平面看時呈直徑為150nm的圓形的方式設計開口部241及開口部243的電晶體200的Id-Vg特性的測量結果。在圖56、圖57A及圖57B中，縱軸表示汲極電流Id[A]，橫軸表示閘極電壓Vg[V]。此外，試作的電晶體100及電晶體200都是n通道型電晶體。

【0696】作為電晶體的Id-Vg特性的測量條件，以從-4V到4V每隔0.1V的方式改變施加到閘極電極的電壓(閘極電壓Vg)。另外，將施加到源極電極的電壓(源極電壓)設定為0V，將施加到汲極電極的電壓(汲極電壓Vd)設定為0.1V及1.2V。在圖56、圖57A及圖57B所示的圖表中，實線表示Vd=0.1V時的Id-Vg特性的測量結果，虛線表示

Vd=1.2V時的Id-Vg特性的測量結果。

【0697】在電晶體100中，臨界電壓為0.22V，次臨界擺幅值(S值)為83.35mV/dec。在以在從平面看時呈直徑為60nm的圓形的方式設計開口部241及開口部243的電晶體200中，臨界電壓為0.28V，臨界電壓的不均勻為41mV，S值為124mV/dec。此外，在以在從平面看時呈直徑為150nm的圓形的方式設計開口部241及開口部243的電晶體200中，臨界電壓為-0.23V，臨界電壓的不均勻為30mV，S值為105mV/dec。注意，臨界電壓為汲極電流Id為1pA時的閘極電壓Vg。

【0698】從此可確認到，根據本發明的一個實施方式可以製造具有良好的開關特性的電晶體。

【0699】圖58A是樣品1的掃描穿透式電子顯微鏡(STEM：Scanning Transmission Electron Microscopy)影像。圖58B是樣品2的STEM影像。這裡，在拍攝STEM影像的樣品1中，加工厚度約為20nm的上述第一金屬氧化物膜，由此形成半導體層108。也就是說，沒形成第二金屬氧化物膜。此外，在拍攝STEM影像的樣品1中，作為絕緣層106_1依次沉積厚度約為1nm的氧化鋁膜、厚度約為10nm的氧化矽膜、厚度約為2nm的氧化鉿膜以及厚度約為1nm的氮化矽膜。

【0700】在拍攝STEM影像的樣品2中，作為將成為導電層212a的導電膜依次沉積厚度約為5nm的氮化鈦膜、厚度約為20nm的鎢膜以及厚度約為20nm的ITSO膜並加工該

導電膜，由此形成導電層212a。此外，作為絕緣層110a_2沉積厚度約為15nm的氮化矽膜。此外，作為絕緣層110b_2依次沉積厚度約為40nm的第一氧化矽膜、厚度約為45nm的第二氧化矽膜以及厚度約為100nm的氮化矽膜。此外，加工厚度約為5nm的上述第一金屬氧化物膜以及該第一金屬氧化物膜上的厚度約為5nm的上述第二金屬氧化物膜，由此形成半導體層208。再者，開口部241及開口部243以在從平面看時呈直徑為60nm的圓形的方式設計。

【0701】如圖58A所示，可確認到可以以圖55A所示的所希望的形狀製造電晶體100。例如，可確認到，可以在絕緣層110_1中形成開口部141，並且可以以具有位於開口部141的內部的區域的方式形成半導體層108。此外，可確認到，在與開口部141重疊的區域中，可以在半導體層108上形成絕緣層106_1，並且可以在絕緣層106_1上形成導電層104。

【0702】此外，如圖58B所示，可確認到可以以圖55B所示的所希望的形狀製造電晶體200。例如，可確認到，可以在絕緣層110_2中形成開口部241，並且可以在絕緣層110_2上的導電層212b中形成具有與開口部241重疊的區域的開口部243。此外，可確認到，可以以具有位於開口部241的內部的區域以及位於開口部243的內部的區域的方式依次形成半導體層208、絕緣層106_2及導電層204。

【0703】此外，在本實施例中，評價電晶體200的關態電流。圖59是示出用於電晶體200的關態電流的評價的

電路600的結構的電路圖。

【0704】電路600包括電晶體601、電晶體603、電晶體605及電晶體607。電晶體601的源極和汲極中的一個與端子IN電連接。電晶體601的源極和汲極中的另一個與電晶體603的源極和汲極中的一個電連接。電晶體603的源極和汲極中的一個與電晶體605的閘極電連接。電晶體605的源極和汲極中的一個及電晶體607的源極和汲極中的一個與端子OUT電連接。在此，將電連接電晶體601的源極和汲極中的另一個、電晶體603的源極和汲極中的一個及電晶體605的閘極的節點稱為節點FN。使用電晶體605及電晶體607構成具有從端子OUT讀出節點FN的電位的功能的讀出電路610。

【0705】在電晶體601、電晶體603、電晶體605及電晶體607中，串聯連接以及並聯連接多個電晶體200，該電晶體200的通道長度的設計值為20nm並且通道寬度的設計值為471nm，由此得到所希望的通道長度及通道寬度。在此，以在從平面看時呈直徑為150nm的圓形的方式設計開口部241及開口部243，由此將電晶體200的通道寬度的設計值設定為150π[nm]≈471nm。

【0706】在電晶體601中，串聯連接5個電晶體200，且以通道寬度為0.5μm的方式並聯連接電晶體200。在電晶體603中，不串聯連接電晶體200，而並聯連接20000個電晶體200，由此將通道長度的設計值設定為20nm並將通道寬度的設計值設定為9.4mm。在電晶體605及電晶體607

中，串聯連接13個電晶體200，且以通道寬度為7.1μm的方式並聯連接電晶體200。

【0707】藉由如下步驟進行關態電流的評價。首先，使電晶體601成為開啟狀態，使端子IN的電位成為1.2V。由此，對節點FN寫入1.2V的電位。接著，使電晶體601的閘極電位及電晶體603的閘極電位成為-1.5V，使電晶體601及電晶體603成為關閉狀態。測量其間的端子OUT的電位的隨時間變化，由此測量節點FN的電位的隨時間變化。然後，根據節點FN的電位的隨時間變化而評價電晶體603的關態電流。在此，電晶體603的通道寬度的設計值為電晶體601的通道寬度的設計值的18800倍，由此看作節點FN的電位下降取決於電晶體603的關態電流。

【0708】圖60是示出電晶體200的關態電流的評價結果的阿瑞尼斯圖。在圖60中，橫軸表示溫度T[K]的倒數(1000/T)[1/K]，縱軸表示每通道寬度1μm的關態電流Ioff[A/μm]。在圖60中標繪出125℃、100℃及85℃的各環境下的關態電流的計算值。標繪表示電晶體200的關態電流的計算值，實線是可以從該計算值得到的回歸直線。

【0709】根據圖60所示的阿瑞尼斯圖，製造的電晶體200在27℃的環境下的關態電流估計為4.6zA/μm。由此確認到，製造的電晶體200的關態電流極小。

實施例2

【0710】在本實施例中，說明製造包括電晶體100A及

電晶體200的顯示裝置並對其進行評價的結果。

【0711】在本實施例中，製造包括具有圖20A及圖20B所示的結構的電晶體100A及電晶體200的顯示裝置。明確而言，製造包括圖27所示的子像素23的顯示裝置，其中像素電路40D的平面結構為圖39所示的結構。也就是說，以電晶體100A為電晶體Tr2，以電晶體200為電晶體Tr1以及電晶體Tr3至電晶體Tr7。注意，電晶體Tr1至電晶體Tr7都是n通道型電晶體。電晶體100A及電晶體200藉由圖42A至圖42D所示的方法製造。以下，具體說明該顯示裝置的製造方法。

【0712】首先，在作為矽基板的基板102上形成包括Si電晶體的層。接著，在該層上藉由濺射法依次沉積厚度約為60nm的氮化矽膜、厚度約為40nm的氧化鋁膜以及厚度約為120nm的氧化矽膜作為絕緣層101。在如下條件下使用矽作為靶材而形成氮化矽膜：氮氣體流量為85sccm；氬氣體流量為30sccm；基板溫度為200℃；電源功率為1000W；以及壓力為0.5Pa。在如下條件下使用鋁作為靶材而形成厚度為5nm的氧化鋁膜：氧氣體流量為42sccm；氬氣體流量為42sccm；基板溫度為200℃；電源功率為5000W；以及壓力為0.4Pa，然後在偏壓功率為50W的條件下形成厚度為35nm的氧化鋁膜。在如下條件下使用矽作為靶材而形成氧化矽膜：氧氣體流量為60sccm；氬氣體流量為60sccm；基板溫度為200℃；電源功率為3000W；以及壓力為0.6Pa。

【0713】接著，在絕緣層101上沉積將成為導電層103的導電膜並對其進行加工，由此形成導電層103。作為將成為導電層103的導電膜，沉積厚度約為25nm的鎢膜。將成為導電層103的導電膜在如下條件下藉由濺射法形成：氬氣體流量為60sccm；基板溫度為130℃；電源功率為1000W；以及壓力為0.4Pa。藉由乾蝕刻法加工所沉積的將成為導電層103的導電膜。

【0714】接著，在絕緣層101及導電層103上形成絕緣層105。作為絕緣層105，藉由ALD法依次沉積厚度約為5nm的氮化矽膜以及厚度約為15nm的氧化鉿膜。在400℃的基板溫度下沉積氮化矽膜。作為氧化劑使用臭氧在250℃的基板溫度下沉積氧化鉿膜。

【0715】接著，在絕緣層105上沉積將成為導電層212a的導電膜並對其進行加工，由此形成導電層212a。作為將成為導電層212a的導電膜，藉由濺射法依次沉積厚度約為5nm的氮化鈦膜、厚度約為20nm的鎢膜以及厚度約為10nm的ITSO膜。氮化鈦膜在如下條件下形成：氮氣體流量為50sccm；基板溫度為室溫；電源功率為4000W；以及壓力為0.2Pa。鎢膜在如下條件下形成：氬氣體流量為60sccm；基板溫度為130℃；電源功率為1000W；以及壓力為0.4Pa。ITSO膜相對於ITO包含5wt%的氧化矽。該ITSO膜在如下條件下形成：氧氣體流量為1.5sccm；氬氣體流量為50sccm；基板溫度為室溫；電源功率為1000W；以及壓力為0.4Pa。藉由乾蝕刻法加工所沉積的將成為導

電層212a的導電膜。

【0716】接著，在絕緣層105及導電層212a上依次形成絕緣層110a及絕緣層110b。作為絕緣層110a，藉由ALD法沉積厚度約為5nm的氮化矽膜。沉積絕緣層110a時的基板溫度為400℃。

【0717】作為絕緣層110b，藉由使用矽作為靶材的濺射法依次沉積厚度約為40nm的第一氧化矽膜、厚度約為25nm的第二氧化矽膜以及厚度約為90nm的氮化矽膜。第一氧化矽膜在如下條件下形成：氧氣體流量為164sccm；氬氣體流量為41sccm；基板溫度為200℃；電源功率為1000W；壓力為0.9Pa；以及偏壓功率為200W。第二氧化矽膜在如下條件下形成：氧氣體流量為100sccm；氬氣體流量為25sccm；基板溫度為200℃；電源功率為3000W；壓力為0.6Pa；以及偏壓功率為200W。在如下條件下形成厚度為20nm的氮化矽膜：氮氣體流量為85sccm；氬氣體流量為30sccm；基板溫度為200℃；電源功率為4000W；以及壓力為0.5Pa，然後在偏壓功率為100W的條件下形成厚度為70nm的氮化矽膜。然後，藉由CMP法使絕緣層110b平坦化。

【0718】接著，在絕緣層110b上藉由使用鋁作為靶材的濺射法沉積厚度約為10nm的氧化鋁膜。在如下條件下形成厚度為5nm的絕緣層110c：氧氣體流量為69sccm；氬氣體流量為14sccm；基板溫度為200℃；電源功率為5000W；壓力為0.4Pa；以及偏壓功率為300W，然後在偏

壓功率為100W的條件下形成厚度為5nm的絕緣層110c。然後，藉由CMP法去除氧化鋁膜。

【0719】接著，在絕緣層110b上形成絕緣層110c。作為絕緣層110c，藉由使用矽作為靶材的濺射法沉積厚度約為10nm的氮化矽膜。絕緣層110c在如下條件下形成：氮氣體流量為20sccm；氬氣體流量為5sccm；基板溫度為室溫；電源功率為1500W；以及壓力為0.2Pa。

【0720】接著，在絕緣層110c上藉由濺射法沉積厚度約為20nm的ITSO膜作為導電膜112f。該ITSO膜相對於ITO包含5wt%的氧化矽。該導電膜112f在如下條件下形成：氧氣體流量為1.5sccm；氬氣體流量為50sccm；基板溫度為室溫；電源功率為1000W；以及壓力為0.4Pa。

【0721】接著，藉由乾蝕刻法去除導電膜112f、絕緣層110c、絕緣層110b及絕緣層110a的一部分。由此，在導電膜112f中形成與導電層212a重疊的開口部243。此外，在絕緣層110c、絕緣層110b及絕緣層110a中形成與導電層103重疊並到達絕緣層105的開口部141以及與開口部243重疊並到達導電層212a的開口部241。開口部141以在從平面看時呈直徑為350nm的圓形的方式設計，開口部241及開口部243以在從平面看時呈直徑為160nm的圓形的方式設計。然後，藉由乾蝕刻法加工導電膜112f，由此形成導電層112a、導電層112b及導電層212b。

【0722】接著，在導電層112a、導電層112b、導電層212a、導電層212b、絕緣層105及絕緣層110c上形成圖41A

所示的半導體膜108f。作為半導體膜108f，依次形成厚度約為2nm的第一金屬氧化物膜以及第一金屬氧化物膜上的厚度約為5nm的第二金屬氧化物膜。

【0723】第一金屬氧化物膜藉由使用原子數比為In：Ga：Zn=1：1：1.2的金屬氧化物靶材的濺射法沉積。第一金屬氧化物膜在如下條件下形成：氧氣體流量為90sccm；氬氣體流量為10sccm；以及基板溫度為250℃。第二金屬氧化物膜藉由ALD法以原子數比為In：Ga：Zn=1：1：1的方式在200℃的基板溫度下形成。膜作為氧化劑使用臭氧以一次循環為60秒的方式沉積第二金屬氧化物。然後，藉由乾蝕刻法加工半導體膜108f，由此形成兩層疊層結構的金屬氧化物層作為半導體層108及半導體層208。

【0724】接著，在半導體層108、半導體層208、導電層112a、導電層112b、導電層212b及絕緣層110c上形成絕緣層106。作為絕緣層106，藉由ALD法依次沉積厚度約為1nm的氧化鋁膜、厚度約為10nm的氧化矽膜、厚度約為2nm的氧化鉿膜以及厚度約為3nm的氮化矽膜。作為氧化劑使用臭氧在300℃的基板溫度下形成氧化鋁膜。使用有機前驅物在如下條件下形成氧化矽膜：壓力為400Pa；電源功率為100W；以及溫度為350℃。作為氧化劑使用臭氧在250℃的基板溫度下形成氧化鉿膜。在400℃的基板溫度下形成氮化矽膜。

【0725】接著，在絕緣層106上沉積將成為導電層104及導電層204的導電膜並對其進行加工，由此形成導電層

104及導電層204。作為將成為導電層104及導電層204的導電膜，藉由CVD法依次形成厚度約為5nm的氮化鈦膜以及厚度約為20nm的鎢膜。氮化鈦膜及鎢膜在400℃的基板溫度下沉積。藉由乾蝕刻法加工所沉積的將成為導電層104及導電層204的導電膜。由此，形成電晶體100及電晶體200。

【0726】接著，以覆蓋電晶體200的方式形成絕緣層109。作為絕緣層109，藉由濺射法沉積厚度約為5nm的氮化矽膜。絕緣層109在如下條件下形成：氮氣體流量為85sccm；氬氣體流量為25sccm；基板溫度為200℃；電源功率為1000W；以及壓力為0.5Pa。

【0727】接著，在絕緣層109上形成例如圖48所示的絕緣層119。絕緣層119在與絕緣層110b同樣的條件下形成。然後，以導電層104上及導電層204上的絕緣層119的厚度為40nm的方式藉由CMP法使絕緣層119平坦化。

【0728】接著，藉由乾蝕刻去除絕緣層119、絕緣層109及絕緣層106的一部分來形成開口部。然後，以覆蓋該開口部的方式在400℃的基板溫度下藉由CVD法形成厚度約為5nm的氮化鈦膜作為將成為導電層374a的導電膜。此外，在將成為導電層374a的導電膜上在400℃的基板溫度下藉由CVD法沉積厚度約為150nm的鎢膜作為將成為導電層374b的導電膜。

【0729】接著，藉由CMP法去除將成為導電層374b的導電膜及將成為導電層374a的導電膜直到絕緣層119的頂

面露出為止，由此形成沿著上述開口部的側面的導電層374a以及填充上述開口部的導電層374b。由此，形成插頭374。

【0730】接著，在插頭374及絕緣層119上沉積將成為導電層341的導電膜並對其進行加工，由此形成導電層341。作為將成為導電層341的導電膜，在如下條件下藉由濺射法形成厚度約為50nm的鎢膜：氬氣體流量為60sccm；基板溫度為230℃；電源功率為1000W；以及壓力為0.4Pa。藉由乾蝕刻法加工所沉積的將成為導電層341的導電膜。

【0731】接著，在導電層341上藉由ALD法沉積厚度約為14nm的氧化鋁膜作為絕緣層343，然後藉由CVD法沉積厚度約為7nm的氧氮化矽膜。氧化鋁膜在300℃的基板溫度下形成，氧氮化矽膜在350℃的基板溫度下形成。

【0732】接著，在絕緣層343上沉積將成為導電層345的導電膜並對其進行加工，由此形成導電層345。作為將成為導電層345的導電膜，在與將成為導電層341的導電膜同樣的條件下藉由濺射法形成厚度約為30nm的鎢膜。藉由乾蝕刻法加工所沉積的將成為導電層345的導電膜。由此，形成電容器340。

【0733】接著，在電容器340上依次形成絕緣層355a、絕緣層355b及絕緣層355c。然後，去除絕緣層355c、絕緣層355b、絕緣層355a及絕緣層343的一部分來形成到達導電層341的開口部。然後，作為將成為插頭356

的導電膜，以覆蓋該開口部的方式在340℃的基板溫度下藉由CVD法沉積厚度約為10nm的氮化鈦膜。此外，在氮化鈦膜上在345℃的基板溫度下藉由CVD法沉積厚度約為150nm的鎢膜。然後，藉由CMP法去除將成為插頭356的導電膜直到絕緣層355c的頂面露出為止，由此形成插頭356。

【0734】接著，在插頭356及絕緣層355c上沉積將成為像素電極411R、像素電極411G及像素電極411B的導電膜並對其進行加工，由此形成像素電極411R、像素電極411G及像素電極411B。作為該導電膜，藉由濺射法依次形成厚度約為50nm的第一鈦膜、厚度約為70nm的鋁膜、厚度約為6nm的第二鈦膜及厚度約為10nm的ITSO膜。ITSO膜相對於ITO包含5wt%的氧化矽。

【0735】第一鈦膜在如下條件下形成：氬氣體流量為20sccm；基板溫度為室溫；電源功率為12000W；以及壓力為0.1Pa。鋁膜在如下條件下形成：氬氣體流量為50sccm；基板溫度為室溫；電源功率為4000W；以及壓力為0.4Pa。第二鈦膜在如下條件下形成：氬氣體流量為20sccm；基板溫度為室溫；電源功率為1000W；以及壓力為0.1Pa。ITSO膜在與導電膜112f同樣的條件下形成。在沉積的將成為像素電極411R、像素電極411G及像素電極411B的導電膜中，ITSO膜藉由濕蝕刻法進行加工，第二鈦膜、鋁膜及第一鈦膜藉由乾蝕刻法進行加工。

【0736】接著，不用高精細金屬遮罩而藉由光微影法

依次形成像素電極411B上的厚度約為176nm的有機層412B、像素電極411G上的厚度約為85nm的有機層412G以及像素電極411R上的厚度約為115nm的有機層412R。然後，形成絕緣層425及樹脂層426。

【0737】接著，在有機層412R、有機層412G、有機層412B及樹脂層426上形成厚度約為1.5nm的共用層414。然後，在共用層414上形成厚度約為25nm且銀和鎂的體積比為1：0.1的合金膜作為共用電極413。由此，形成發光元件60R、發光元件60G及發光元件60B。然後，在共用電極413上形成厚度約為70nm的ITO作為保護層421。由此，製造顯示裝置。

【0738】在本實施例中，測量製造的顯示裝置中的電晶體100A及電晶體200的Id-Vg特性和Id-Vd特性。明確而言，作為電晶體100A測量圖27所示的電晶體Tr2的Id-Vg特性和Id-Vd特性，作為電晶體200測量圖27所示的電晶體Tr3的Id-Vg特性和Id-Vd特性。

【0739】圖61A是電晶體100A的Id-Vg特性的測量結果。圖61B是電晶體200的Id-Vg特性的測量結果。在圖61A及圖61B中，縱軸表示汲極電流Id[A]，橫軸表示閘極電壓Vg[V]。作為電晶體100A及電晶體200的Id-Vg特性的測量條件，以從-4V到4V每隔0.1V的方式改變施加到閘極電極的電壓(閘極電壓Vg)。另外，將施加到源極電極的電壓(源極電壓)設定為0V，將施加到汲極電極的電壓(汲極電壓Vd)設定為0.1V及1.2V。在圖61A及圖61B所示的圖表

中，實線表示Vd=0.1V時的Id-Vg特性的測量結果，虛線表示Vd=1.2V時的Id-Vg特性的測量結果。

【0740】如圖61A及圖61B所示，可確認到電晶體100A及電晶體200都具有良好的開關特性。

【0741】圖62A是電晶體100A的Id-Vd特性的測量結果。圖62B是電晶體200的Id-Vd特性的測量結果。在圖62A及圖62B中，縱軸表示汲極電流Id[A]，橫軸表示汲極電壓Vd[V]。作為電晶體100A及電晶體200的Id-Vg特性的測量條件，以從0.0V到5.0V每隔0.1V的方式改變施加到汲極電極的電壓(汲極電壓Vd)。另外，將施加到源極電極的電壓(源極電壓)設定為0V，將施加到閘極電極的電壓(閘極電壓Vg)設定為0.5V、1.0V、1.5V及2.0V。

【0742】如圖62A所示，可確認到，電晶體100A具有高飽和性，而可以適當地被用作具有驅動電晶體的功能的電晶體Tr2。此外，如圖62B所示，可確認到，電晶體200具有大汲極電流Id，而可以適當地被用作具有開關的功能的電晶體Tr1以及電晶體Tr3至電晶體Tr7。

【符號說明】

【0743】

10A:半導體裝置

10B:半導體裝置

10C:半導體裝置

10D:半導體裝置

10E:半導體裝置

10F:半導體裝置

10G:半導體裝置

10:半導體裝置

20A:半導體裝置

20B:半導體裝置

20C:半導體裝置

20:半導體裝置

21:像素

23B:子像素

23G:子像素

23R:子像素

23:子像素

25:顯示部

30A:顯示裝置

30B:顯示裝置

30C:顯示裝置

30:顯示裝置

31:掃描線驅動電路

33:信號線驅動電路

35:電源電路

37:參考電位生成電路

40A:像素電路

40B:像素電路

40C:像素電路

40D:像素電路

40:像素電路

41a:佈線

41b:佈線

41c:佈線

41:佈線

43:佈線

45:佈線

47:佈線

48:佈線

49:佈線

50:電晶體

51:電晶體

57:電容器

60B:發光元件

60G:發光元件

60R:發光元件

60W:發光元件

60:發光元件

69:液晶元件

70:顯示裝置

71:開口部

72a:導電層

73:開口部

74:導電層

75:開口部

78:半導體層

100A:電晶體

100B:電晶體

100C:電晶體

100D:電晶體

100E:電晶體

100F:電晶體

100G:電晶體

100:電晶體

101_1:絕緣層

101_2:絕緣層

101:絕緣層

102_1:基板

102_2:基板

102:基板

103:導電層

104f:導電膜

104:導電層

105:絕緣層

106_1:絕緣層

106_2:絕緣層

106:絕 緣 層

107a:區 域

107b:區 域

107:區 域

108[1]:半 導 體 層

108[2]:半 導 體 層

108f:半 導 體 膜

108i:區 域

108na:區 域

108nb:區 域

108:半 導 體 層

109_1:絕 緣 層

109_2:絕 緣 層

109:絕 緣 層

110_1:絕 緣 層

110_2:絕 緣 層

110a:絕 緣 層

110a_1:絕 緣 層

110a_2:絕 緣 層

110b:絕 緣 層

110b_1:絕 緣 層

110b_2:絕 緣 層

110c:絕 緣 層

110c_1:絕 緣 層

110c_2:絕緣層

110:絕緣層

112a:導電層

112b:導電層

112c:導電層

112f:導電膜

112:導電層

119:絕緣層

141[1]:開口部

141[2]:開口部

141:開口部

143:開口部

147:絕緣層

149:絕緣層

150:電晶體

151:半導體層

152:絕緣層

153:絕緣層

154:導電層

155:導電層

156:絕緣層

157:導電層

158:絕緣層

159:絕緣層

161:絕緣層

170:基板

200:電晶體

204:導電層

206:絕緣層

208i:區域

208na:區域

208nb:區域

208:半導體層

212a:導電層

212b:導電層

241:開口部

243:開口部

245:開口部

247:開口部

310:電晶體

311:導電層

312:低電阻區域

313:絕緣層

314:絕緣層

315:元件分離層

340:電容器

341:導電層

343:絕緣層

345:導電層

354:絕緣層

355a:絕緣層

355b:絕緣層

355c:絕緣層

356:插頭

374a:導電層

374b:導電層

374:插頭

380:顯示模組

382:電路部

383:像素電路部

384:像素部

385:端子部

386:佈線部

390:FPC

401:層

411B:像素電極

411C:連接電極

411G:像素電極

411R:像素電極

411:像素電極

412B:有機層

412G:有機層

412R:有機層

412W:有機層

412:有機層

413:共用電極

414:共用層

415B:導電層

415G:導電層

415R:導電層

416B:彩色層

416G:彩色層

416R:彩色層

416:彩色層

421:保護層

422:絕緣層

423:絕緣層

425:絕緣層

426:樹脂層

428:層

440:連接部

471:黏合層

512:像素電極

516:共用電極

517:遮光層

529:開口部

533:絕緣層

541:配向層

543:液晶

545:配向層

547:絕緣層

600:電路

601:電晶體

603:電晶體

605:電晶體

607:電晶體

610:讀出電路

700A:電子裝置

700B:電子裝置

721:外殼

723:安裝部

727:耳機部

750:耳機

751:顯示面板

753:光學構件

756:顯示區域

757:邊框

758:鼻墊

800A:電子裝置

800B:電子裝置

820:顯示部

821:外殼

822:通訊部

823:安裝部

824:控制部

825:成像部

827:耳機部

832:透鏡

901A:導電層

901B:導電層

901C:導電層

901D:導電層

901E:導電層

901F:導電層

901G:導電層

903A:導電層

903B:導電層

903C:導電層

903D:導電層

903E:導電層

905A:導電層

905B:導電層

905C:導電層

905D:導電層

905E:導電層

905F:導電層

905G:導電層

905H:導電層

907A:開口部

907B:開口部

907C:開口部

907D:開口部

907E:開口部

907F:開口部

907G:開口部

907H:開口部

908A:開口部

908B:開口部

908C:開口部

908D:開口部

908E:開口部

908F:開口部

909A:半導體層

909B:半導體層

909C:半導體層

909D:半導體層

909E:半導體層

909F:半導體層

909G:半導體層

909H:半導體層

911A:導電層

911B:導電層

911C:導電層

911D:導電層

913A:導電層

913B:導電層

913C:導電層

913D:導電層

913E:導電層

913F:導電層

913G:導電層

913H:導電層

913I:導電層

913J:導電層

913K:導電層

915A:接觸孔

915B:接觸孔

915C:接觸孔

915D:接觸孔

917A:接觸孔

917B:接觸孔

917C:接觸孔

917D:接觸孔

919A:接觸孔

919B:接觸孔

919C:接觸孔

919D:接觸孔

919E:接觸孔

919F:接觸孔

919G:接觸孔

921A:接觸孔

921B:接觸孔

921C:接觸孔

921D:接觸孔

923A:導電層

923B:導電層

925A:導電層

925B:導電層

925C:導電層

925D:導電層

925E:導電層

925F:導電層

925G:導電層

925H:導電層

927A:接觸孔

927B:接觸孔

927C:接觸孔

927D:接觸孔

927E:接觸孔

927F:接觸孔

927G:接觸孔

927H:接觸孔

929A:接觸孔

929B:接觸孔

931A:導電層

931B:導電層

931C:導電層

933A:接觸孔

933B:接觸孔

933C:接觸孔

933D:接觸孔

6500:電子裝置

6501:外殼

6502:顯示部

6503:電源按鈕

6504:按鈕

6505:揚聲器

6506:麥克風

6507:照相機

6508:光源

6509:控制裝置

6510:保護構件

6511:顯示面板

6512:光學構件

6513:觸控感測器面板

6515:FPC

6516:IC

6517:印刷電路板

6518:電池

7000:顯示部

7100:電視機

7101:外殼

7103:支架

7111:遙控器

7200:膝上型個人電腦

7211:外殼

7212:鍵盤

7213:指向裝置

7214:外部連接埠

7216:控制裝置

7300:數位看板

7301:外殼

7303:揚聲器

7311:資訊終端設備

7400:數位看板

7401:柱子

7411:資訊終端設備

9000:外殼

9001:顯示部

9002:照相機

9003:揚聲器

9005:操作鍵

9006:連接端子

9007:感測器

9008:麥克風

9050:圖示

9051:資訊

9052:資訊

9053:資訊

9054:資訊

9055:鉸鏈

9101:可攜式資訊終端

9102:可攜式資訊終端

9103:平板終端

9200:可攜式資訊終端

9201:可攜式資訊終端

【發明申請專利範圍】

【請求項1】一種半導體裝置，包括：

第一絕緣層；以及

該第一絕緣層上的第二絕緣層及電晶體，

其中，該電晶體包括第一導電層、第二導電層、第三導電層、半導體層以及第三絕緣層，

該第二絕緣層包括到達該第一絕緣層的開口部，

該第一導電層和該第二導電層以在從平面看時隔著該開口部相對的方式設置在該第二絕緣層上，

該半導體層以具有與該第一導電層接觸的區域以及與該第二導電層接觸的區域並具有位於該開口部的內部的區域的方式設置，

該第三絕緣層以具有位於該開口部的內部的區域的方式設置在該半導體層上，

並且，該第三導電層以具有位於該開口部的內部的區域的方式設置在該第三絕緣層上。

【請求項2】如請求項1之半導體裝置，

其中該電晶體的通道長度的沿著該開口部的底面的成分的長度為該電晶體的通道長度的沿著該開口部的側面的成分的長度以上。

【請求項3】如請求項1之半導體裝置，

其中該第一導電層的寬度及該第二導電層的寬度都大於該半導體層的寬度。

【請求項4】如請求項1至3中任一項之半導體裝置，

其中該第二絕緣層包括第一層及該第一層上的第二層，

該半導體層包含金屬氧化物，

並且該第一層的氧含量比該第二層多。

【請求項5】如請求項4之半導體裝置，

其中藉由二次離子質譜分析法、X射線光電子能譜法或熱脫附譜分析法測量該氧含量。

【請求項6】如請求項4之半導體裝置，

其中該第二層的氧擴散係數比該第一層小。

【請求項7】如請求項6之半導體裝置，

其中藉由熱脫附譜分析法或二次離子質譜分析法算出該氧擴散係數。

【請求項8】一種半導體裝置，包括：

第一絕緣層；以及

該第一絕緣層上的第二絕緣層、第一電晶體及第二電晶體，

其中，該第一電晶體包括第一導電層、第二導電層、第三導電層、第一半導體層以及第三絕緣層，

該第二電晶體包括第四導電層、第五導電層、第六導電層、第二半導體層以及該第三絕緣層，

該第四導電層設置在該第一絕緣層上，

該第二絕緣層設置在該第四導電層上，

該第二絕緣層包括到達該第一絕緣層的第一開口部以及到達該第四導電層的第二開口部，

該第一導電層和該第二導電層以在從平面看時隔著該第一開口部相對的方式設置在該第二絕緣層上，

該第五導電層設置在該第二絕緣層上並包括具有與該第二開口部重疊的區域的第三開口部，

該第一半導體層以具有與該第一導電層接觸的區域以及與該第二導電層接觸的區域並具有位於該第一開口部的內部的區域的方式設置，

該第二半導體層以具有與該第四導電層接觸的區域以及與該第五導電層接觸的區域並具有位於該第一開口部的內部的區域以及位於該第二開口部的內部的區域的方式設置，

該第三絕緣層以具有位於該第一開口部的內部的區域、位於該第二開口部的內部的區域以及位於該第三開口部的內部的區域的方式設置在該第一半導體層及該第二半導體層上，

該第三導電層以具有位於該第一開口部的內部的區域的方式設置在該第三絕緣層上，

並且，該第六導電層以具有位於該第二開口部的內部的區域及在該第三開口部的內部隔著該第三絕緣層與該第二半導體層相對的區域的方式設置。

【請求項9】如請求項8之半導體裝置，

其中該第一電晶體的通道長度的沿著該第一開口部的底面的成分的長度為該第一電晶體的通道長度的沿著該第一開口部的側面的成分的長度以上。

【請求項10】如請求項8之半導體裝置，

其中該第一導電層的寬度及該第二導電層的寬度都大於該第一半導體層的寬度。

【請求項11】如請求項8至10中任一項之半導體裝置，

其中該第二絕緣層包括第一層、該第一層上的第二層以及該第二層上的第三層，

該第一半導體層及該第二半導體層包含金屬氧化物，

並且該第二層的氧含量比該第一層及該第三層多。

【請求項12】如請求項11之半導體裝置，

其中藉由二次離子質譜分析法、X射線光電子能譜法或熱脫附譜分析法測量該氧含量。

【請求項13】如請求項11之半導體裝置，

其中該第一層及該第三層的氧擴散係數比該第二層小。

【請求項14】如請求項13之半導體裝置，

其中藉由熱脫附譜分析法或二次離子質譜分析法算出該氧擴散係數。

【請求項15】一種半導體裝置的製造方法，包括：

形成第一絕緣層；

在該第一絕緣層上形成第一導電層；

在該第一絕緣層及該第一導電層上形成第二絕緣層；

在該第二絕緣層上形成導電膜；

在該導電膜中形成第一開口部以及具有與該第一導電

層重疊的區域的第二開口部；

在該第二絕緣層中形成具有與該第一開口部重疊的區域並到達該第一絕緣層的第三開口部以及具有與該第二開口部重疊的區域並到達該第一導電層的第四開口部；

加工該導電膜來以在從平面看時隔著該第二開口部相對的方式形成第二導電層和第三導電層，並形成包括該第二開口部的第四導電層；

形成具有與該第二導電層接觸的區域、與該第三導電層接觸的區域及位於該第三開口部的內部的區域的第一半導體層以及具有與該第一導電層接觸的區域、與該第四導電層接觸的區域、位於該第二開口部的內部的區域及位於該第四開口部的內部的區域的第二半導體層，

以具有位於該第二至第四開口部的內部的區域的方式在該第一半導體層及該第二半導體層上形成第三絕緣層；以及

在該第三絕緣層上形成具有位於該第三開口部的內部的區域的第五導電層以及具有位於該第二開口部的內部的區域及位於該第四開口部的內部的區域的第六導電層。

【請求項16】如請求項15之半導體裝置的製造方法，

其中作為該第二絕緣層形成第一層、該第一層上的第二層以及該第二層上的第三層，

作為該第一半導體層及該第二半導體層形成包含金屬氧化物的層，

並且在形成該第二層之後且形成該第三層之前對該第

二層供應氧。

【請求項17】如請求項16之半導體裝置的製造方法，

其中以其氧擴散係數比該第二層小的方式形成該第一層及該第三層。

【發明圖式】



【圖1A】



【圖1B】



【圖1C】



【圖1D】


D141
L108
B1
10
A1
A2
110
112a
W112a
141
108
B2
W100
W112b
112b

【圖2A】


D141
104
θ 110
106
L100
T110_1
A1
102
112a
110
108na
108i
108nb
108
101
141
100
112b
109
A2

【圖2B】


W100
101
B1
102
110
141
108
106
104
109
100
B2

【圖2C】


D141
104
106
θ 110
T110b_1
L100
T110c_1
A1
102
110b
110c
108na
108i
108nb
141
100
112b
109
A2
112a
110
108
101

【圖3A】


W100
B1
110a
110b
141
108
106
104
109
100
102
B2
110
101

【圖3B】


104
109
107
106
112a
102
110b
110c
108na
108i
110
108
101

【圖3C】


106
104
A1
102
112a
110
108na
108i
108nb
101
141
100
112b
109
A2
108

【圖4A】


104
106
A1
102
112a
110b
110c
110
108na
108i
108nb
108
141
100
101
112b
109
A2

【圖4B】


10A
B1
103
A1
A2
110
112a
141
104
B2
100A
108
112b

【圖5A】


141
100A
104
109
106
105
101
102
A1
112a
110b
110c
108
103
112b
A2
110

【圖5B】


141
100A
109
104
106
105
103
101
102
B1
110b
110c
108
B2
110

【圖5C】


112a
104
106
141
100
109
112b
A1
110b
110c
108
149
147
101
A2
102
110

【圖6A】


106
141
100
104
109
101
102
B1
110b
110c
108
149
147
B2
110

【圖6B】


10B
D141
A1
A2
110
112a
141
108
112b

【圖7A】


104
D141
106
L100
A1
102
112a
110b
110c
110
108na
108i
108nb
108
141
100B
101
112b
109
A2

【圖7B】


10C
D141
A1
A2
110
112a
W100
108
141
112b

【圖8A】


D141
106
104
L100
A1
102
112a
110b
110c
110
108na
108i
108nb
108
141
100C
101
112b
109
A2

【圖8B】


D141
10
110
112a
W112a
141
108
W100
W112b
112b

【圖9A】


10
110
112a
141
108[1]
108[2]
112b

【圖9B】



【圖10A】



【圖10B】



【圖11A】



【圖11B】


10
141[1]
108[1]
110
112a
141[2]
108[2]
112b

【圖12A】


10
141[1]
108[1]
110
112a
141[2]
108[2]
112b

【圖12B】



【圖13A】



【圖13B】



【圖13C】



【圖14A】



【圖14B】



【圖14C】



【圖15A】



【圖15B】



【圖15C】



【圖16A】



【圖16B】



【圖16C】



【圖17A】



【圖17B】



【圖17C】


20
212b
208
D241
A3
A4
110
204
W200
200
212a
241, 243

【圖18A】


W200
L200
109
200
243
D241
204
106
212b
212b
T110_2
110
θ110
101
102
A3
208nb
208na
208nb
241
212a
A4
208i
208i
208

【圖18B】


100
141
241
200
212b
A3
102
109
112a
104
106
108
110a
110b
110c
112b
110
212a
204
208
243
101
A4

【圖19A】


212b
107a
204
109
107b
106
θ 110
L200
T110c_2
T110b_2
T110a
102
101
110a
110b
110c
110
212a
208nb
208na
208i
208

【圖19B】



【圖20A】



【圖20B】



【圖20C】


20B
108
110
208
204
A3
A4
112a
141
104
100
112b
212a
245, 247
200

【圖21A】


100
141
245
200
104
A3
102
109
112a
104
106
108
110a
110b
110
110c
112b
212a
204
208
247
206
101
A4

【圖21B】



【圖22A】



【圖22B】



【圖22C】



【圖22D】



【圖23A】



【圖23B】



【圖23C】


20C
108
110
208
A3
A4
112a
141
104
100
112b
212a
241, 243
200
204

【圖24A】


100
141
241
200
112b
A3
102
109
112a
104
106
108
110a
110c
110b
110
212a
204
208
243
101
A4

【圖24B】


30
33
43
41a
41b
41
21
25
31
45
48
35
37

【圖25A】


43
48
45
41
41a
41b
51
57
200
100
60
40C
47
23

【圖25B】


212a
(48)
200
204
(41b)
241, 243
112b
100
141
40C
112a
(45)
208
108
75
C4
104
51
78
57
C3
72a
(43)
71, 73
74
(41a)

【圖26A】


112a
112b
74
112b
106
104
57
75
109
C3
72a
78
71
51
73
101
110a
110c
102
C4
110b
110

【圖26B】


41
45
49
48
43
41a
41b
41c
Tr4
N3
N2
Tr1
Tr2
C2
C1
Tr3
Tr6
N1
Tr5
Tr7
N4
C3
40D
60
47
23

【圖27】



【圖28】


V0
41
41a
41b
41c
43
49
V1
45
48
Va
V0
H
H
H
N3
V0
Tr2
N2
Tr4
V1
Tr1
C1
0
V1-V0
C2
Tr6
Tr3
N1
V0
Tr7
Tr5
H
N4
C3
40D
60
Vc
47
23

【圖29】


V0
41
43
41a
41b
41c
49
V1
45
48
Va
V0
H
H
L
N3
V0
Tr2
N2
Tr4
V1
Tr1
0
V1-V0
C1
C2
Tr6
Tr3
N1
V0
Tr7
Tr5
N4
L
C3
40D
60
Vc
47
23

【圖30】


41
49
45
48
V1
Va
V0
43
41a
41b
41c
L
H
L
Tr4
N3
V1-Vth
N2
V1
Tr1
Tr2
Vth
C2
C1
Tr3
N1
Tr6
V1-Vth
Tr7
Tr5
N4
L
C3
40D
60
Vc
47
23

【圖31】


41
49
V1
45
48
Va
V0
43
41a
41b
41c
L
L
L
Tr4
N3
V1-Vth
N2
V1
Tr1
Tr2
Vth
C2
C1
Tr3
N1
Tr6
V1-Vth
Tr7
Tr5
N4
L
C3
40D
60
Vc
47
23

【圖32】


Vdata
41
41a
41b
41c
43
49
V1
45
48
Va
V0
H
L
H
Tr1
N3
Tr2
Vdata
Tr4
N2
Vth
+
V0
C1
Vdata
–
V0
Vth
C2
Tr3
N1
V0
Tr6
Tr5
H
Tr7
N4
V0
C3
40D
60
Vc
47
23

【圖33】


41
41a
41b
41c
43
49
V1
45
48
Va
V0
L
L
H
Vdata
+
Va1
N3
Tr2
Tr4
N2
Vth
+
Va1
Tr1
C1
Vdata
Vth
C2
Tr3
N1
Va1
Tr6
Tr5
Tr7
H+Va2
N4
C3
Va2
Ie
60
40D
Vc
47
23

【圖34】


VdataX
41
41a 41b 41c
43
H
L
L
49
V1
45 48
Va
V0
Tr4
N3
VdataX
N2
Tr1
Tr2
Vth
+
V0
C2
C1
Tr3
V0
N1
Tr6
Tr5
Tr7
L
N4
C3
Va2
40D
60
Vc
47
23

【圖35】


40D
901C
901B
901D
Tr4
901E
903B
Tr1
903D
903A
Tr3
Tr6
Tr7
901F
903E
901G
Tr5
903C
901A
Tr2

【圖36A】


40D
901C
901B
901D
Tr4
901E
907E,
908C
905A
903B
907A,
908A
909E
909A
905F
Tr1
903D
903A
909G
909D
Tr6
Tr3
907G,
908E
907D,
908B
Tr7
905E
907H,
908F
901F
909H
905H
903E
901G
Tr5
905G
903C
907F,
908D
901A
905B
909F
905C
909B
907B
905D
909C
Tr2
907C

【圖36B】


40D
901C
901B
901D
Tr4
907E,
908C
903B
911C
905F
903A
Tr3
907D,
908B
905E
901F
905H
901G
903C
901A
905B
911B
907B
Tr2
905D
907C
901E
905A
907A,
908A
Tr1
903D
911A
Tr6
907G,
908E
Tr7
907H,
908F
903E
911D
Tr5
905G
907F,
908D
905C

【圖37A】


40D
921C
915B
913C
915C
913B
C2
911C
917B
915A
C1
Tr3
917A
919G
913E
915D
913A
917C
921B
913I
919B
Tr2
913F
911B
919C
913D
921A
Tr4
913K
919E
919A
Tr1
913H
911A
Tr6
919D
Tr7
C3
917D
913G
921D
911D
Tr5
919F
913J

【圖37B】


40D
923A
913B
C2
913C
913D
911C
Tr4
913K
Tr1
913H
911A
Tr6
C1
Tr3
Tr7
923B
C3
913E
913G
913A
911D
Tr5
913J
913I
913F
911B
Tr2

【圖38A】


40D
923A
913B
C2
927A
913C
913D
925A
927B
925B
Tr4
927H
925H
913K
913H
925E
C1
927E
Tr1
Tr6
925G
Tr3
927G
929A
Tr7
927C
925C
913E
C3
923B
913G
925D
927D
913A
913J
929B
Tr5
913I
927F
913F
Tr2
925F

【圖38B】


40D
923A
C2
925A
925B
Tr4
933C
925H
933D
C1
925E
933B
Tr1
Tr6
925G
Tr3
Tr7
925C
923B
933A
925D
C3
Tr2
Tr5
931C
931A
931B
925F

【圖39】



【圖40A】



【圖40B】



【圖40C】



【圖40D】



【圖40E】



【圖41A】



【圖41B】



【圖41C】



【圖42A】



【圖42B】



【圖42C】



【圖42D】



【圖43A】



【圖43B】



【圖43C】



【圖43D】


100
141
A3
102
112a
104
108
106
110a
110b
110c
110
112b
212a
245
247
104
101
A4

【圖44A】


100
141
245
200
247
104
A3
102
112a
104
106
108
110a
110b
110
110c
112b
212a
204
208
206
101
A4

【圖44B】


380
170
102
25
390
30

【圖45A】


21
21
60B
60G
384
40
383
386
60R
390
382
385
102

【圖45B】


30A
R
G
B
426
425
412R
411R
421
355b
355a
356
340
354
119
60R
412B
411G
60G
60B
414
412G
411B
471
170
413
428
355c
345
343
341
374a
374b
374
102
101
110a
110c
110b
110
109
100
112a
106
104
108
112b

【圖46】


30B
R
G
B
426
425
412R
411R
421
355b
355a
356
340
354
119
109
106
112a
104
112b
108
159
161
158
156
152
102
374a
374b
374
110a
110c
110b
110
153
154
157
151
155
150
100
101
414
412G
411B
471
170
413
428
355c
60R
412B
411G
60G
60B
345
343
341

【圖47】


30C
R
G
B
426
425
412R
411R
421
355b
355a
356
340
354
119
109
106
112a
104
112b
108
374a
374b
374
110a
110c
110b
110
102
315
310
311
313
312
314
414
412G
411B
471
170
413
428
355c
60R
412B
411G
60G
60B
345
343
341
100
101

【圖48】



【圖49A】



【圖49B】



【圖49C】


60W
416R
428
60W
416G
60W
416B
D1
D2
401
411
412W
414
426
411
421
413
425
411
422

【圖50A】


60R
416R
60G
416G
60B
416B
D1
D2
401
415R
412W
423
415G
421
413
411
415B
422

【圖50B】


70
170
517
516
543
416R
512
541
545
547
533
416G
112b
108
104
106
529
112a
50
69
110c
110a
110b
110
102
109
119
101

【圖51】



【圖52A】



【圖52B】



【圖52C】



【圖52D】



【圖53A】



【圖53B】



【圖53C】



【圖53D】



【圖53E】



【圖53F】

9101



【圖54A】

9102



【圖54B】

9103



【圖54C】

9200



【圖54D】

9201



【圖54E】

9201



【圖54F】

9201



【圖54G】


112a
100
141
109_1
112b
101_1
102_1
104
106_1
108
110a_1
110c_1
110b_1
110_1

【圖55A】


106_2
204
212b
109_2
110c_2
110b_2
110_2
110a_2
200
102_2
101_2
212a
208
241
243

【圖55B】


1×10⁻⁴
1×10⁻⁵
1×10⁻⁶
1×10⁻⁷
1×10⁻⁸
1×10⁻⁹
1×10⁻¹⁰
1×10⁻¹¹
1×10⁻¹²
Id [A]
Vd = 0.1V
Vd = 1.2V
−4
−3
−2
−1
0
1
2
3
4
Vg [V]

【圖56】


1×10⁻⁴
1×10⁻⁵
1×10⁻⁶
1×10⁻⁷
1×10⁻⁸
1×10⁻⁹
1×10⁻¹⁰
1×10⁻¹¹
1×10⁻¹²
Id [A]
Vd = 0.1V
Vd = 1.2V
−4 −3 −2 −1 0 1 2 3 4
Vg [V]

【圖57A】


1×10⁻⁴
1×10⁻⁵
1×10⁻⁶
1×10⁻⁷
1×10⁻⁸
1×10⁻⁹
1×10⁻¹⁰
1×10⁻¹¹
1×10⁻¹²
Id [A]
Vd = 0.1V
Vd = 1.2V
−4 −3 −2 −1 0 1 2 3 4
Vg [V]

【圖57B】


104
109_1
112a
110_1
101_1
100
108
106_1
141
112b
150 nm

圖58A


212b
243
204
212b
110_2
212a
200
208
106_2
241
30 nm

圖58B



【圖59】


125°C
100°C
85°C
27°C
1×10⁻¹⁷
1×10⁻¹⁸
1×10⁻¹⁹
1×10⁻²⁰
1×10⁻²¹
Ioff [A/μm]
2.4
2.6
2.8
3.0
3.2
3.4
1000/T [1/K]

【圖60】



【圖61A】



【圖61B】


6×10⁻¹⁰
5×10⁻¹⁰
4×10⁻¹⁰
3×10⁻¹⁰
2×10⁻¹⁰
1×10⁻¹⁰
0
Id [A]
0
1
2
3
4
5
Vd [V]
Vg = 0.5V
Vg = 1.0V
Vg = 1.5V
Vg = 2.0V

【圖62A】


6×10⁻⁷
5×10⁻⁷
4×10⁻⁷
3×10⁻⁷
2×10⁻⁷
1×10⁻⁷
0
Id [A]
0
1
2
3
4
5
Vd [V]
Vg = 0.5V
Vg = 1.0V
Vg = 1.5V
Vg = 2.0V

【圖62B】