

(19) 대한민국특허청(KR)  
(12) 공개특허공보(A)

(51) Int. Cl. <sup>6</sup> H04N 5/335	(11) 공개번호 (43) 공개일자	특 1999-0068036 1999년 08월 25일
(21) 출원번호	10-1999-0001738	
(22) 출원일자	1999년 01월 21일	
(30) 우선권주장	9/010,698 1998년 01월 22일 미국(US)	
(71) 출원인	이스트맨 코닥 캠페니 로버트 디. 크루그 미합중국 뉴욕 로체스터 스테이트 스트리트 343 리폴피 미국뉴욕주 14534 피츠폴드 반뷰렌로드 9 번스타인 로우렌스제이 미국뉴욕주 14472 호네오에폴스먼던센터로드 1220 구이다쉬로버트마이클 미국뉴욕주 14543 러쉬선더릿지 드라이브 55 리테-흐양 미국뉴욕주 14580 웹스터하이타워웨이 760	
(72) 발명자		
(74) 대리인	김창세, 장성구	

심사청구 : 없음

(54) 집적 씨모스 능동 화소 디지털 카메라

요약

본 발명은 복수의 CMOS 회로가 그 자체 위에 형성된 실리콘 기판으로 이루어진 화상 센서에 관한 것이다. 화상 센서는 복수의 행들과 복수의 열들을 구비하는 화소 어레이, 각 화소 어레이와 타이밍 제어 회로에 동작가능하게 연결되며 화소 어레이 내의 각 행에 어드레스 선을 제공하는 행 버스를 구비하는 행 어드레싱 회로, 열 어드레싱 회로, 화소 타이밍 회로, 타이밍 제어 로직 블록, 신호 처리 회로, 센서 장치에 어드레스와 제어 신호들을 제공하는 외부 연산 수단에 연결되며 타이밍 제어 로직과 화소 타이밍 회로와 행 어드레싱 회로와 열 어드레싱 회로에 동작가능하게 연결되는 인터페이스 회로를 포함한다.

대표도

도 1

명세서

도면의 간단한 설명

도 1은 본 발명에 의해 제시된 집적 CMOS 화상 센서의 기능적 블록도,  
 도 2는 종래의 CCD 카메라의 기능적 블록도,  
 도 3은 도 2에 도시된 블록도와 유사한 기능을 가지며 본 발명에 의해 제시된 카메라-온-칩(camera on chip) 센서를 채택한 카메라의 블록도,  
 도 4는 화소 어레이 내의 화소들을 어드레싱하고 독출하는 본 발명의 블록도,  
 도 5는 화소들을 어드레싱하고, 다중화하여 아날로그 디지털 변환기로 전달하는 것을 도시한 도면.  
 본 발명의 기타 목적, 장점, 기능과 후속 목적, 장점, 기능과 함께 본 발명을 보다 잘 이해하기 위해서, 선행 도면들과 발명의 몇 가지 측면들에 대한 설명과 관련된 후속의 상세한 설명과 첨부한 청구 범위를 참조한다.

도면의 주요 부분에 대한 부호의 설명

- 10 : 센서 12 : 화소 어레이
- 14 : 행 어드레싱 및 화소 타이밍 함수 15 : 행 버스
- 16 : 열 어드레싱 회로 18 : 신호 처리부

- 50 : 직렬 인터페이스  
60 : 타이밍 및 제어 로직부  
72 : 마이크로제어기  
74 : 타이밍 및 제어 로직부  
75 : 종래 기술 시스템  
76 : CCD  
77 : 클럭 구동부  
78 : CDS  
79 : 아날로그/디지털 변환부  
80 : ASIC  
81 : 마이크로제어기  
85 : 버퍼 메모리  
102 : 화소 어레이  
114 : 어드레싱 회로  
116 : 단위 열 당 CDS  
118 : 단위 열 당 ADC  
126 : 신호 다중화부  
128 : 고속 ADC

## 발명의 상세한 설명

### 발명의 목적

#### 발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 CMOS 기반 화상 센서에 관한 것으로서, 보다 상세하게는, CMOS 능동 화소 센서(APS:active pixel sensor) 기반 카메라-온-칩(camera-on-chip) 설계에 관한 것이다.

고체 상태(solid state) 화상 장치들에 관해서는 많은 종래 기술이 있다. 가장 일반적인 것은 CCD(charge coupled device) 기반 세서이다. 종래 기술에서 CCD 센서들은 현대의 CMOS 장치들에 채택되는 초대규모 집적도(VLSI:very large scale integration)면에 있어 부족하며, 이러한 CCD 센서들을 채택하는 카메라를 제작함에 있어서는 타이밍, 제어, 클럭 구동 회로를 제공하기 위한 별도의 집적 회로들이 필요하므로 카메라의 크기가 커지고 생산 비용이 증가한다.

또한, 종래 기술에서는, CMOS 기술을 채택하여 고체 상태 화상 장치를 만드는 많은 화상 감지 장치들이 있다. 이들 종래의 장치들 중에는 아날로그/디지털 변환기를 화상 센서와 동일한 칩 상에 집적하는 것을 제시하는 것들이 있다. 이러한 유형의 CMOS 화상 센서는 잔센(Janssen) 등에 의해 Analog Integrated Circuits and Signal Processing 4, pp. 37-49 (1993)에 수록된 'An Addressable 256×256 Photodiode Sensor Array With An 8-Bit Digital Output'이라는 제목의 논문에서 기재되어 있다. 기타 종래 장치들은 닉슨(Nixon) 등에 의해 1996 IEEE International Solid-State Circuits Conference Digest of Papers, p. 178-179에 수록된 '256×256 CMOS Active Pixel Sensor Camera-on-a-Chip'이라는 제목의 논문에서 기재된 것과 같이 칩 타이밍 생성 상에 집적되어 왔다. 그러나, 이러한 종래 CMOS 장치들은 대규모 집적도 면에 있어서 부족하다.

또한 종래 기술은 화상 감지 장치를 제어할 수 있는 외부 디지털 인터페이스를 허용하는 통합 설계에 대해서는 다루고 있지 않다.

고체 상태 화상 장치를 제어할 수 있는 타이밍, 제어 및 클럭 회로, 디지털 인터페이스를 제공하기에 충분한 대규모 집적도를 제공하는 CMOS 기반 화상 장치가 본 기술 분야에 필요하다는 것은 전술한 논의로부터 명백하다.

#### 발명이 이루고자하는 기술적 과제

본 발명은 CMOS(complementary metal oxide semiconductor) 기법을 채택한 능동 화소 센서(APS:active pixel sensor)를 사용하여 구축한 디지털 카메라-온-칩 구조를 제공하여, 전술한 종래 기술의 단점들을 다룬다. 구조 설계의 구성 요소들은 APS를 작동시키는데 필요한 기능적 블록들과 각각의 상호 연결들을 포함하며, 바람직한 실시예에서는 광감지 요소로서 PPD(pinned photo diode)를 채택한다. CMOS 기술을 채택하면 타이밍, 제어, 아날로그/디지털 변환, 디지털 인터페이스의 병합을 광감지 원소 어레이를 갖는 단일 칩 상에 집적할 수 있다.

본 발명에 의해 제시된 대규모 집적도는 전자 줌(electronic zoom)과 윈도우잉 기능(windowing capability)과 같은 특성들을 허용한다. 제공되는 특성들은 디지털 인터페이스 내에 있는 로직에 의해 제어될 수 있다. 자유 동작 모드(디폴트 동작 모드)는 디지털 인터페이스로부터의 제어 신호들 없이도 윈도우잉/줌 로직에 독립적인 최대 해상도 화상을 제공한다. 광도 측정 모드는 화소 군들을 선택하여 노출 제어와 같은 적절한 파라미터들을 결정하도록 허용한다. 이러한 노출은 전자 셔터의 적절한 타이밍에 의해 영향을 받는다. 다양한 휴지 모드들에 의해 다양한 정도로 전력을 절감할 수 있다.

이러한 CMOS APS 구조는 후속하는 연결된 블록들인 x-y 어드레서블(addressable) 화소 어레이 타이밍 생성, 외부 인터페이스 제어 로직, 프로그래머블(programmable) 아날로그/디지털 변환(ADC)과 관련된 신호 처리 회로를 포함한다.

이러한 특징들과 기타 특징들은 화상 센서 장치를 갖는 CMOS 기반 화상 센서에 의해 제공되며, 이 화상 센서 장치는:

복수의 CMOS 회로가 그 자체 위에 형성된 실리콘 기판과,

기판 내에 형성된 다수 개의 행과 다수 개의 열을 갖는 화소 어레이와,

기판 내에 형성된 타이밍 제어 로직 블럭과,

기판 내에 형성되고 각 화소 어레이와 타이밍 제어 회로에 기능적으로 연결되어, 화소 어레이 내의 각 행에 어드레스 선을 제공하는 행 버스를 갖는 행 어드레싱 회로와,

기판 내에 형성된 열 어드레싱 회로와,

기판 내에 형성된 화소 타이밍 회로와,

기판 내에 포함된 신호 처리 회로와,

센서로 향하는 명령어들을 제공하고 센서 장치로 어드레스와 제어 신호들을 생성하는 외부 연산 수단에 연결되며, 타이밍 제어 로직과 화소 타이밍 회로와 행 어드레싱 회로와 열 어드레싱 회로에 기능적으로 연결된 인터페이스 회로

를 포함한다.

### 발명의 구성 및 작용

타이밍, 제어, 아날로그/디지털 변환, 디지털 인터페이스 병합을 단일 칩으로 집적하는 CMOS(complementary metal oxide semiconductor)를 채택한 능동 화소 센서(APS:active pixel sensor)를 이용하여 디지털 카메라-온-칩(camera-on-chip)을 구축할 수 있다는 것이 밝혀져 있다.

도 1을 참조하면, 전반적으로 센서(10)라 지칭하는 구조 설계의 구성 요소들은 APS 화소 어레이(12)를 동작시키는데 필요한 기능적 블럭들과 각각의 상호 연결들로 이루어져 있다. 또한, 센서(10) 구조는 타이밍, 제어, 클럭, 아날로그/디지털 변환을 단일 CMOS 칩 상에 제공한다. 도 1에 도시한 것과 같은 본 발명은 하드웨어 묘사 언어(hardware description language) 또는 개략적인 엔트리(schematic entry)와 같은 수많은 설계 기술들 중 하나에 의해 구현될 수 있는 블럭도를 나타낸다. 본 발명은 CMOS 내에 구현되어 합리적인 전력 소모를 제공하는 것이 바람직하다. 실리콘 구현은 마이크로 프로그램 기반 구현 또는 스테이트 머신(state machine) 기반 구현을 생성하는데 사용되는 설계 사양을 통하여 생성할 수 있다. 바람직한 실시예에서는 VHDL(VHDL:VHSIC hardware description language)로 기록된 스테이트 머신을 채택한 실리콘 내에 배치된다. VHDL은 전자 설계 자동화의 한 형태로서 채택된다.

화소 어레이(12)는, 도 1에 도시한 것과 같이, 화소들의 2차원 어레이(12)를 형성하는 x-y 어드레서블(x-y addressable) 어레이이다. 어레이(12)는 640×480 화소들의 표준 VGA 해상도와 같은 다양한 해상도를 제공할 수 있다. 바람직한 실시예에서, 각각의 화소는 통상적으로, 광감지기(바람직한 실시예에서는 PPD(pinned photodiode)임), 전송 게이트, 리셋 게이트, 행 선택 게이트, 소스-추종 증폭기(source-follower amplifier)로 이루어진다.

어레이(12)는 입사 광선을 광전자들로 변환시키는데, 이 광전자들은 카메라 렌즈(도시하지 않음)를 통해 어레이(12) 상에 초점이 맞춰진 입사 화상의 저장된 전하 형태로서 어레이(12) 내부의 각각의 광감지기 내에 존재하게 될 것이다. 각 화소는 저장된 전하를 센서(10) 상에 집적된 행 어드레싱 회로(14)와 열 어드레싱 회로(16)를 통해 출력하기 위하여 선택된다. 화상은, 행 선택(14)으로 하여금, 공통 행 버스를 능동 상태로 만드는 행 버스(15) 상의 선택된 행에 대한 어드레스를 제공하게 함으로써, 독출된다.

직렬 인터페이스 및 제어(50)는 외부 마이크로제어기 또는 기타 컴퓨터 프로그램 수단들을 참작하고 교환기 또는 기타 자동화 알고리즘에 기반하여 카메라-온-칩에 대한 세팅(setting)들을 제공하도록 한다. 이러한 세팅들 중에는, 노출 조건을 정하는 광도 측정과 같은 특정 모드에서의 카메라 칩의 작동들이 있다. 또한, 어떤 프로그램이 수행되기 이전에 사전결정된 방식으로 이를 수행하는 화상기(imager) 칩의 디폴트 파워-업(power-up) 모드가 있다. 예를 들어, 전력이 처음 인가되면, 칩은 공간 조명 조건(room light condition)에 일치하는 노출 시간을 갖는 최대 해상도 모드로 작동한다. 이 디폴트 모드는 의도된 각각의 응용에 적합하도록 설계된다.

직렬 인터페이스 및 제어 로직(50)은 x-y 어드레스, 리셋, 샘플, 전송, 타이밍 제어 로직(60)에 의해 생성되는 기타 신호들과 같은 일련의 신호들의 생성을 제어한다. 직렬 인터페이스 및 제어 로직(50)으로부터의 명령어 집합은 타이밍 및 제어 로직(60) 내에 있는 적절한 제어 레지스터들로 로드(load)되어 화소 어레이의 집적 및 독출을 위한 상이한 타이밍 모드들을 인에이블시킨다. 센서(10)의 독출은 최대 해상도로 (모든 화소들을) 프로그램하거나, 화소들의 x-y 윈도우 집합(x-y windowed set)을 프로그램하거나, 서브샘플링(subsampling)하여 (격행으로) 프로그램할 수 있다. 타이밍 로직 제어(60)는 또한 센서(10)로부터의 독출 동작을 위한 제어 신호들을 제공한다.

본 발명에 의하면 아날로그 디지털 변환기(ADC:analog digital converter)를 CMOS 센서(10) 내에 포함할 수도 있다. 또한 센서(10) 외부에 ADC를 제공할 수도 있다. 이는 각 설계들의 장점과 단점을 취사선택하여 결정한 설계 상의 선택일 뿐이다. 어느 경우든지, ADC를 화소 독출과 관련해 배치하여, 디지털 비트 입력을 의미있게 하고 인공 산물(artifact)을 최소화하도록 확인하는 것이 중요하다.

타이밍 로직 제어(60)는, (1) 최대 해상도 모드에서 모든 행이 독출될 예정인 때, 행 어드레싱 및 화소 타이밍 버스(14)에 어드레스를 제공하고, (2) 화상 회의에서 통상적으로 채택되는 서브샘플링 모드에서 사용하듯이, 두 행마다 또는 네 행마다 행들의 부분 집합이 독출될 때, 행 어드레싱 및 화소 타이밍 버스(14)에 주소를 제공하며, (3) 화소들의 서브영역을 어드레싱하는데 필요한 윈도우잉 기능을 제공한다. 또한, 타이밍 및 제어 로직(60)은, (1) 프레임 속도에 비례하여 화소들을 리셋하는 모드와, (2) 각 프레임에 대해 집적 모드를 제어하는 모드와, (3) 광 감도 준위(light sensitivity level)와 전자 셔터 조절을 제어하는 광도 측정 모드를 포함하는 전자 셔터 모드 제어를 제어하는데, 이는 또한 형광 광선 비트(fluorescent light beat)(즉 60Hz)의 감지와 관계식  $ESS = n/(2*line\_rate)$ 를 만족시키는 전자 셔터에 대응하는 제어를 포함하며, ESS는 전자 셔터 속도(ESS:electric shutter speed)이고 n은 선

속도(line rate)의 잠재적인 임의의 요인으로, 바람직한 실시예에서는 60 Hz이다.

센서(10)는 일반적으로 다음과 같이 동작한다. 사전결정된 시간에, 전송 신호가 공통 행 버스 내에 있는 버스 선에 의해 행 내의 모든 화소들로 인가되어 그 행 내에 있는 각각의 광 다이오드로부터 수집한 광전자를 각각의 화소에 대한 감지 노드로 이동시킨다. 각각의 화소에 대한 이 감지 노드는 소스 추종 증폭기 입력에 연결되어 있는데, 이는 능동 화소 센서의 기술 분야에서 통상적인 것이다. 또한, 행 버스는 화소들에 인가되어 광 다이오드 및/또는 감지 노드에 사전결정된 바이어스 리셋 전압(bias reset voltage)을 연결하는 리셋 신호를 인에이블시킨다.

또한, 이중 연관된 샘플링 방안(double correlated sampling scheme)을 채택하여, 먼저 감지 노드를 리셋시켜 감지 노드의 리셋 준위를 출력하고, 광전자들을 전송하기 전에 소스-추종 출력을 독출하게 할 수 있다. 또 다른 출력 샘플은 광전자들이 광 다이오드로부터 전송된 후에 취한다. 샘플링된 두 신호의 차이는 그 화소에 입사한 광선에 의해 생성되는 실제 광전자량을 독출한 것이다.

열 신호 처리 및 ADC(18)는 각각의 화소의 리셋과 신호 준위들을 축전기에 일시 저장할 수 있게 한다. 그런 다음 ADC 회로가 이러한 신호들을 사용하여 신호 준위의 차분을 디지털 표현으로 변환한다. 채택된 특정 ADC 회로의 속도에 의존하여, 디지털 값들은 실시간 속도로 카메라-온-칩 외부에 전달되어, 화상 디스플레이를 갱신하거나 프레임 저장에 의해 움직임 포착한다. 임의로, 칩 상의 국부적인 일시 디지털 저장(local on chip temporary digital storage)을 사용하여 데이터를 버퍼링할 수 있다. 이러한 ADC 회로는 실시간으로 외부 장치에 의해 요구되는 화소의 개수(화소의 총 수 곱하기 프레임 비율)를 변환시킬 수 있는 단일 고속 유닛일 수 있다. 이와는 달리, 단위 열 당(per-column), 또는 n 열 당(per-n column)으로 저속 ADC가 채택되어, 행들 내에 있는 모든 아날로그 화소값들을 동시에 변환할 수 있다.

도 2는 디지털 카메라를 구현하는데 사용되는 다양한 장치들을 보여주는 통상적인 종래 기술의 CCD 기반 시스템(75)을 도시한다. 마이크로제어기(72)는 시스템(75)을 위한 기본적인 제어 신호들을 제공한다. 전형적인 ASIC 장치인 타이밍 및 로직 제어(74)는 이 신호들을 CCD(76)의 제어에 필요한 적절한 준위로 변환하는 클럭 구동기(77)가 요구하는 타이밍 신호들을 생성할 것이다. 마이크로제어기(72)는 사용 중인 화상 모드를 위한 적절한 시퀀스(sequence)를 프로그램한다. 상호 연관된 이중 샘플링(CDS:correlated double sampling)(78)은 CCD(76)에 부딪히는 광선에 관련된 신호들의 실제 값을 생성할 것이다. 신호의 실제 값은 아날로그/디지털 변환기(79)에 의해 디지털 신호로 변환된다.

도 3은 도 2에 도시된 시스템에 비해 많은 장점들을 갖는 본 발명에 의한 시스템을 도시한다. 도 2에 도시된 대부분의 기능 블록들은, 마이크로제어기(81) 및 인터페이스 ASIC(82)을 제외하고는, 도 3의 단일 실리콘 카메라-온-칩 시스템(10) 내에 내장되어 있다. 당업자라면, 마이크로제어기(81)와 ASIC(82)도 제어가 내장된 더 큰 ASIC 장치(80)로 결합될 수 있다는 것을 주지하고 있을 것이다. ASIC(82)은 카메라-온-칩 시스템(10)의 직렬 인터페이스 및 제어 로직(50)과의 인터페이스를 제공한다. 바람직한 실시예에서, ASIC(82)은 카메라-온-칩 시스템(10)으로부터의 출력인 디지털 데이터의 디지털 처리를 제공한다. ASIC(82)은 하드웨어 지향 처리(hardware oriented processing)를 하기 때문에 제공된 화상 데이터를 보다 빨리 처리한다. ASIC(82)과 제어기(81)는 카메라-온-칩 시스템(10)의 일부로서 형성될 수 있다. 버퍼 메모리(85)를 포함하여 ADC(86)로부터의 데이터를 감속시킬 수 있다.

도 4를 참조하면, 4행 6열의 화소로 이루어진 화소 어레이(102)를 나타내는 본 발명의 실시예의 단순화된 블록도가 도시되어 있다. 도 4는 의도적으로 단순화된 것으로서, 본 발명의 바람직한 실시예에서는  $640 \times 480$  화상 감지 장치이다. 도 4를 참조하면, 어드레싱 회로(114)는 행과 열을 선택하기 위한 어드레싱 회로들을 포함한다. 후속의 논의에서는, (도 4의 경우에 단지 2 비트 카운터) 카운터 기법인 행 어드레스의 디코딩을 상세화할 것이며, 열 어드레스의 디코딩은 이와 유사한 방식으로 수행되나, 증가 방식은 다르다. 행 어드레싱부는 어드레스되고 있는 특정 행에 타이밍 및 제어 신호(전송, 리셋 인에이블, 선택)는 물론 오퍼레이팅(operating)을 제공한다. 이러한 어드레싱 회로는 NAND 게이트와 같은 로직 게이트를 이용하여 구축될 수 있고, 각 행을 순차적으로 어드레스하는 쉬프트 레지스터로서 구현될 수도 있다.

제어 신호들은 일련의 단위 열 당 신호 처리의 어레이는 물론 타이밍 및 제어 회로(60)와 행 및 열 어드레싱(114)에 의해 생성된다. 타이밍 및 제어 회로(60)는 센서 칩(10)과 접속된 통신 포트를 경유하여 직렬 인터페이스 및 제어(50)(도 3에 도시한 것과 같은)를 통과하는 명령어들을 사용하여 도 3에 도시한 마이크로제어기(81)에 의해 프로그램된다. 어드레스되면, 화소들의 행은 그 안에 저장된 광전자들을 신호의 노이즈를 감소시키는 상호 연관된 이중 샘플링(CDS)(116) 회로로 방전시킨다. 도 4는 CDS(116) 회로를 통해 화소 어레이를 독출한 신호를 감지하는 단위 열 당 ADC 회로(118)를 도시한다. 이 신호는 단위 열 당 ADC(118)에 의해 디지털 워드로 변환된다. ADC(118)은 이러한 변환을 한 열 또는 한 세트의 열들에 대해 수행할 수 있다. 바람직한 실시예에서는 속도를 고려하여 기저 당(per basis) 8 비트 아날로그/디지털 변환을 채택한다. ADC는 ADC 설계 기술 분야에서 잘 알려진 연속 근사화 방안(successive approximation scheme)을 사용하여 구성될 수 있다. 단위 열 당(또는 한 세트 단위의 열 당) 어레이는 ADC의 변환 속도가 선 주사 시간(line scan time)으로 감소되도록 화소 신호들의 동시 변환을 허용한다.

CDS 회로(116)와 ADC 회로(118)가 요구하는 타이밍 신호들은 타이밍/제어 유닛(60)에 의해 생성된다. 예를 들어, 단위 열 당 CDS(116)는 화소 어레이 중의 모든 화소 행에 의해 능동화된 전송 게이트보다 먼저 리셋 샘플링을 수행하는데, 이는 다이오드로부터 각각의 화소의 감지 노드로의 전송 후의 신호 샘플링에 의해 후속된다.

도 5를 참조하면, 도 4와 유사한 본 발명의 실시예를 도시하고 있는데, 동일한 회로들은 동일한 참조 번호를 갖는다. 그러나, 도 5에서는 어드레스된 행의 각 화소로부터의 신호는 신호 다중화기(126)로 제공되어 다중화되고 디지털 워드로의 변환을 위해 하나 또는 복수의 고속 ADC(128)로 전송된다. 도 5의 예에서, 고속 ADC(128)를 구현하기 위해서는 적은 수의 아날로그/디지털 변환기(예를 들어, 단일한 ADC 또는 아마 복수의 ADC들과 같이)가 사용되고, 변환 속도는 정규 화소 데이터 속도를 ADC의 수로 나눈 것이

된다.

본 발명에 의해 제시된 대규모 집적도는 전자 줌 및 윈도우잉 기능과 같은 특성들을 가능하게 한다. 제공되는 특성들은 디지털 인터페이스 내의 로직에 의해 제어될 수 있다. 자유 동작 모드(디폴트 동작 모드)는 디지털 인터페이스로부터의 제어 신호들 없이도 윈도우잉/줌 로직에 무관한 최대 해상도 화상을 제공한다. 광도 측정 모드는 화소들의 집합을 선택하여 노출 제어와 같은 적절한 변수들을 결정하도록 한다. 다양한 휴지 모드에 의해 다양한 정도로 전력을 절감할 수 있다.

화상 어레이는 (베이어 체커 보드(Bayer checker board)와 같은 사전결정된 방식으로 모자이크 패턴된 CFA(color filter array)를 추가함으로써 색채에 민감하게 하 화상화되고 있는 장면의 색채를 연출할 수 있다.

이 구조는 완전한 카메라-온-칩을 구현한다. 모든 전자 제어 구성 요소들과 신호 회로들은 단일 실리콘 상에 집적되어 있다. 이는 카메라 설계자가, 칩으로 화상을 포착하기 위해 요구하는 세부적인 타이밍보다는 (휴먼 인터페이스(human interface)와 같은) 특성들에 집중할 수 있도록 카메라 시스템 설계를 단순화한다.

또한 집적된 칩은 낮은 전력을 소모하고, 휴대가능하게 응용하는 것을 중요한 요소로 한다.

본 발명이 특별히 소정의 바람직한 실시예에 대하여 설명되기는 했지만, 당업자에 의해, 본 발명의 취지와 범위 내에서 다양한 수정과 변형을 가할 수 있다는 것을 이해할 것이다.

**발명의 효과**

본 발명에 의하면, CMOS(complementary Metal Oxide Semiconductor)를 채택한 능동 화소 센서(APS:active pixel sensor)를 사용하여 단일 칩 상에 디지털 카메라를 집적할 수 있다.

**(57) 청구의 범위**

**청구항 1**

화상 센서 장치에 있어서,  
 복수의 CMOS 회로가 그 자체 위에 형성된 실리콘 기판과,  
 상기 기판 내에 형성된 복수의 행과 복수의 열을 갖는 화소 어레이와,  
 상기 기판 내에 형성된 타이밍 제어 로직 블럭과,  
 상기 기판 내에 형성되고, 각각의 화소 어레이와 타이밍 제어 회로에 동작가능하게 연결되며, 화소 어레이 내의 각각의 행에 어드레스 선을 제공하는 행 버스를 구비하는 행 어드레싱 회로와,  
 상기 기판 내에 형성된 열 어드레싱 회로와,  
 상기 기판 내에 형성된 화소 타이밍 회로와,  
 상기 기판 내에 포함된 신호 처리 회로와,  
 센서에 의해 사용되는 명령어들을 제공하고 센서 장치에 어드레스와 제어 신호들을 생성하는 외부 연산수단에 연결되며, 타이밍 제어 로직과 화소 타이밍 회로와 행 어드레싱 회로와 열 어드레싱 회로에 동작가능하게 연결되는 인터페이스 회로  
 를 포함하는 화상 센서 장치.

**청구항 2**

제 1 항에 있어서,  
 상기 타이밍 제어 로직 블럭은 전자 셔터 제어 회로를 더 포함하는 화상 센서 장치.

**청구항 3**

제 2 항에 있어서,  
 상기 전자 셔터 제어 회로는 인터페이스 회로로부터의 입력에 따라 프로그램할 수 있는 회로를 더 포함하는 화상 센서 장치.

**청구항 4**

제 3 항에 있어서,  
 상기 전자 셔터 제어 회로는, 전자 셔터 모드의 조정, 프레임 시간에 대한 화소들의 클리어(clear), 각각의 프레임에 대한 집적 시간, 또는 형광 광선 비팅(beating) 중 하나에 관련된 인터페이스 회로로부터 수신한 전자 셔터 모드 데이터에 응답하는 화상 센서 장치.

**청구항 5**

제 1 항에 있어서,  
 상기 화소 어레이에 연결되어 어레이로부터 데이터 출력을 수신하는 신호 처리 회로를 더 포함하는 화상

센서 장치.

**청구항 6**

제 5 항에 있어서,

상기 신호 처리 회로는 상호연관된 이중 샘플링 회로(correlated double sampling circuit)를 더 포함하는 화상 센서 장치.

**청구항 7**

제 5 항에 있어서,

상기 신호 처리 회로는 노이즈 감축 회로를 더 포함하는 화상 센서 장치.

**청구항 8**

제 7 항에 있어서,

상기 노이즈 감축 회로는 고정 패턴 노이즈 제거 회로를 더 포함하는 화상 센서 장치.

**청구항 9**

제 5 항에 있어서,

상기 신호 처리 회로는 아날로그/디지털 변환기를 더 포함하는 화상 센서 장치.

**청구항 10**

반도체 기판 위에 형성된 복수의 화소들을 포함하는 화상 어레이와,

상기 기판 위에 형성되고, 상기 기판 위에 형성된 직렬 통신 인터페이스를 통하여 프로그램가능한 타이밍 제어부와,

상기 기판 위에 형성되어, 화소값들을 어드레싱하고 독출하는데 필요한 신호를 생성하는 수단과,

상기 기판 위에 형성되어, 화소값들을 처리해 디지털 워드를 형성하는 수단과,

외부 장치들로 디지털 워드를 전달하는 수단

을 포함하는 반도체 화상 감지 장치.

**청구항 11**

제 10 항에 있어서,

화상 어레이 중 사전결정된 화소들의 집합을 선택하는 수단을 상기 타이밍 제어부 내에 더 포함하는 반도체 화상 감지 장치.

**청구항 12**

제 10 항에 있어서,

전자 셔터링(electronic shuttering)을 수행하는 수단을 상기 타이밍 제어부 내에 더 포함하는 반도체 화상 감지 장치.

**청구항 13**

제 10 항에 있어서,

노출 결정을 위해 화소들의 부분 집합을 선택하는 수단을 상기 타이밍 제어부 내에 더 포함하는 반도체 화상 감지 장치.

**청구항 14**

제 10 항에 있어서,

전력을 보존하는 수단을 상기 타이밍 제어부 내에 더 포함하는 반도체 화상 감지 장치.

**청구항 15**

제 10 항에 있어서,

상기 타이밍 제어부는 기계적인 셔터와 동기화하기 위해 장치 외부로 전달되는 신호를 제공하는 수단을 더 포함하는 반도체 화상 감지 장치.

**청구항 16**

제 10 항에 있어서,

상기 타이밍 제어부는 스트로브 광선(strobe light)과 동기화하기 위해 장치 외부로 전달되는 신호를 제공하는 수단을 더 포함하는 반도체 화상 감지 장치.

**청구항 17**

제 10 항에 있어서,

상기 센서 장치 내에 내장되는 마이크로제어기를 더 포함하되, 상기 마이크로제어기는 사용자 입력을 위한 인터페이스 수단을 더 포함하는 반도체 화상 감지 장치.

**청구항 18**

제 17 항에 있어서,

상기 마이크로제어기를 상기 센서 장치의 잔여 부분들에 인터페이스하기 위해 설계된 ASIC을 더 포함하는 반도체 화상 감지 장치.

**청구항 19**

제 10 항에 있어서,

ADC 출력에 결합된 내장 메모리를 더 포함하는 반도체 화상 감지 장치.


**청구항 20**

제 19 항에 있어서,

상기 내장 메모리는 메커니즘에 상이한 독출 및 기록 속도를 허용하는 데이터 버퍼링 메커니즘을 더 포함하는 반도체 화상 감지 장치.


**도면**

도면1







도면2



도면3



도면4



도면5

