

(19)日本国特許庁(JP)

(12)特許公報(B1)

(11)特許番号
特許第7584713号
(P7584713)

(45)発行日 令和6年11月15日(2024.11.15)

(24)登録日 令和6年11月7日(2024.11.7)

(51)国際特許分類

F I

H 0 1 L	21/336 (2006.01)	H 0 1 L	29/78	6 5 8 A
H 0 1 L	29/78 (2006.01)	H 0 1 L	21/263	E
H 0 1 L	21/263 (2006.01)	H 0 1 L	21/268	F
H 0 1 L	21/268 (2006.01)	H 0 1 L	29/91	A
H 0 1 L	21/329 (2006.01)	H 0 1 L	29/86	3 0 1 P

請求項の数 10 (全16頁) 最終頁に続く

(21)出願番号 特願2024-539066(P2024-539066)
 (86)(22)出願日 令和6年3月12日(2024.3.12)
 (86)国際出願番号 PCT/JP2024/009540
 審査請求日 令和6年6月26日(2024.6.26)
 早期審査対象出願

(73)特許権者 000006013
 三菱電機株式会社
 東京都千代田区丸の内二丁目7番3号
 (74)代理人 100088672
 弁理士 吉竹 英俊
 (74)代理人 100088845
 弁理士 有田 貴弘
 (72)発明者 清井 明
 東京都千代田区丸の内二丁目7番3号
 三菱電機株式会社内
 審査官 戸川 匠

最終頁に続く

(54)【発明の名称】 パワー半導体装置の製造方法

(57)【特許請求の範囲】

【請求項1】

第1主面と前記第1主面とは反対側の第2主面とを有するシリコンウエハの、前記第2主面から予め定められた深さまでの領域である第1領域を少なくとも含む領域に水素を導入し、

前記シリコンウエハに電子線を貫通照射することにより、前記第1領域および前記第1領域と前記第1主面との間の第2領域に欠陥を形成し、

前記シリコンウエハを熱処理することにより、前記水素と前記欠陥とを反応させてドナーを形成し、

前記シリコンウエハの前記第1主面または前記第2主面からレーザーアニールを行うことにより、前記第2領域の前記ドナーを不活性化して前記第1領域をバッファ層とする、
 パワー半導体装置の製造方法。

10

【請求項2】

前記水素の導入は、

前記シリコンウエハを水素雰囲気中でアニール処理すること、

前記シリコンウエハを水素プラズマ中でアニール処理すること、

前記シリコンウエハに水素を含有する膜を堆積させた状態で、前記シリコンウエハをアニール処理すること、

または前記シリコンウエハを酸性液体に浸漬すること、

のいずれかにより行われる、

20

請求項 1 に記載のパワー半導体装置の製造方法。

【請求項 3】

前記レーザーアニールは、シリコンに吸収される波長帯の光を前記第 1 主面に照射することにより、前記第 2 領域を局所的に加熱する処理である、
請求項 1 または請求項 2 に記載のパワー半導体装置の製造方法。

【請求項 4】

前記レーザーアニールは、シリコンに吸収されない波長帯の光を前記第 2 主面に照射し、焦点を前記シリコンウエハの第 1 主面から前記第 2 領域の底部まで深さ方向に走査することにより、前記第 2 領域を局所的に加熱する処理である、
請求項 1 または請求項 2 に記載のパワー半導体装置の製造方法。

10

【請求項 5】

前記レーザーアニールにより前記第 2 領域は 500 以上に加熱される、
請求項 1 または請求項 2 に記載のパワー半導体装置の製造方法。

【請求項 6】

前記レーザーアニールにより前記第 2 領域は 500 以上に加熱される、
請求項 3 に記載のパワー半導体装置の製造方法。

【請求項 7】

前記レーザーアニールにより前記第 2 領域は 500 以上に加熱される、
請求項 4 に記載のパワー半導体装置の製造方法。

【請求項 8】

第 1 主面と前記第 1 主面とは反対側の第 2 主面とを有するシリコンウエハの、前記第 2 主面から予め定められた深さまでの領域である第 1 領域を少なくとも含む領域に水素を導入し、

20

前記シリコンウエハに電子線を貫通照射することにより、前記第 1 領域および前記第 1 領域と前記第 1 主面との間の第 2 領域に欠陥を形成し、

前記第 2 主面から前記シリコンウエハをレーザーアニールすることにより、前記第 1 領域において局所的に前記水素と前記欠陥とを反応させてドナーを形成し、

前記水素の導入は、

前記シリコンウエハを水素雰囲気中でアニール処理すること、

前記シリコンウエハを水素プラズマ中でアニール処理すること、

前記シリコンウエハに水素を含有する膜を堆積させた状態で、前記シリコンウエハをアニール処理すること、

30

または前記シリコンウエハを酸性液体に浸漬すること、

のいずれかにより行われる、

パワー半導体装置の製造方法。

【請求項 9】

前記レーザーアニールは、シリコンに吸収される波長帯の光を前記第 2 主面に照射することにより、前記第 1 領域を局所的に加熱する処理である、
請求項 8 に記載のパワー半導体装置の製造方法。

【請求項 10】

前記レーザーアニールにより前記第 1 領域は 250 以上に加熱される、
請求項 8 または請求項 9 に記載のパワー半導体装置の製造方法。

40

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、パワー半導体装置の製造方法に関する。

【背景技術】

【0002】

縦型 IGBT (Insulated Gate Bipolar Transistor) は、表面側から順に、MOS (Metal Oxide Semiconductor)

50

構造、n型のドリフト層、n型のバッファ層およびp型のコレクタ層を含む領域で構成される。縦型ダイオードは、表面側から順に、p型のアノード部、n型のドリフト層、n型のバッファ層およびn型のカソード層で構成される。特許文献1には縦構造を有するIGBTが開示されている。IGBTおよびダイオードの薄板化は損失低減に有効であるが、電圧スナップオフに対する余裕度が低下する悪影響もある。その対策として、幅広のn型バッファ層が採用されている。

【0003】

特許文献1には、プロトン（水素イオン）の照射または注入（以下、両者をあわせて照射と記載する）とアニール処理とを用いて、バッファ層を製造する方法が記載されている。この方法によれば、1回のプロトン照射で作ることのできるバッファ層の幅は限られる。デバイス裏面に所望の厚みのバッファ層を形成するためには、プロトンの照射飛程を変えた多数回の照射が必要となる。

10

【0004】

特許文献2, 3には、プロトン照射によらずにバッファ層を製造する方法が記載されている。特許文献2には、濃度の異なるウエハの貼り合わせる方法が記載されている。特許文献3には、多段エピ成長によりバッファ層を製造する方法が記載されている。

【先行技術文献】

【特許文献】

【0005】

【文献】特許第6090329号公報

20

【文献】特許第2878488号公報

【文献】特許第3113156号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

IGBTまたはダイオードに幅広のn型バッファ層を形成する際、特許文献1から特許文献3に記載の方法では、以下の問題がある。特許文献1に記載のプロトン多段照射では、照射回数が多くなるため、シリコンウエハに余分なダメージが蓄積する。また、各照射によりドナーが形成される領域の間で界面が発生するという問題もある。特許文献2に記載の貼り合わせによれば、必然的に貼り合わせ界面が発生するという問題がある。特許文献3に記載の多段エピ成長は、気相成長であるため本質的に製造に時間がかかる。

30

【0007】

本開示は、上記の問題点を解決するためになされたものであり、幅広のバッファ層をダメージの蓄積が少なく、かつ界面がないように形成することを目的とする。

【課題を解決するための手段】

【0008】

本開示のパワー半導体装置の製造方法は、第1主面と第1主面とは反対側の第2主面とを有するシリコンウエハの、第2主面から予め定められた深さまでの領域である第1領域を少なくとも含む領域に水素を導入し、シリコンウエハに電子線を貫通照射することにより、第1領域および第1領域と第1主面との間の第2領域に欠陥を形成し、シリコンウエハを熱処理することにより、水素と欠陥とを反応させてドナーを形成し、シリコンウエハの第1主面または第2主面からレーザーアニールを行うことにより、第2領域のドナーを不活性化して第1領域をバッファ層とする。

40

【発明の効果】

【0009】

本開示のパワー半導体装置の製造方法によれば、水素の導入と、電子線の貫通照射と、熱処理と、レーザーアニールとにより、第1領域にのみドナーを残し、第1領域をバッファ層として形成することができる。従って、幅広のバッファ層をダメージの蓄積が少なく、かつ界面がないように形成することができる。本開示の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。

50

【図面の簡単な説明】

【0010】

【図1】実施の形態1に係るパワー半導体装置の製造方法を示すフローチャートである。

【図2】実施の形態1に係るパワー半導体装置の製造工程を示す断面図である。

【図3】実施の形態1に係るパワー半導体装置の製造工程を示す断面図である。

【図4】実施の形態1に係るパワー半導体装置の製造工程を示す断面図である。

【図5】実施の形態1に係るパワー半導体装置の製造工程を示す断面図である。

【図6】実施の形態1に係るパワー半導体装置の製造工程を示す断面図である。

【図7】実施の形態1に係るパワー半導体装置の製造工程を示す断面図である。

【図8】実施の形態1に係るパワー半導体装置の製造工程を示す断面図である。

10

【図9】実施の形態1に係るパワー半導体装置の製造工程を示す断面図である。

【図10】実施の形態1に係るパワー半導体装置の製造工程を示す断面図である。

【図11】実施の形態1に係るパワー半導体装置の製造工程を示す断面図である。

【図12】ドナーの面密度の温度依存性を示す図である。

【図13】実施の形態1に係るパワー半導体装置における水素濃度分布を示す図である。

【図14】実施の形態2に係るパワー半導体装置の製造方法を示すフローチャートである。

【図15】実施の形態2に係るパワー半導体装置の製造工程を示す断面図である。

【図16】実施の形態2に係るパワー半導体装置の製造工程を示す断面図である。

【図17】実施の形態2に係るパワー半導体装置の製造工程を示す断面図である。

【図18】実施の形態2に係るパワー半導体装置の製造工程を示す断面図である。

20

【図19】実施の形態2に係るパワー半導体装置の製造工程を示す断面図である。

【図20】実施の形態2に係るパワー半導体装置の製造工程を示す断面図である。

【図21】実施の形態2に係るパワー半導体装置における水素濃度分布を示す図である。

【図22】実施の形態3に係るパワー半導体装置の製造方法を示すフローチャートである。

【図23】実施の形態3に係るパワー半導体装置の製造工程を示す断面図である。

【発明を実施するための形態】

【0011】

< A . 前提技術 >

まず、本開示の技術の前提技術として、プロトン照射によるバッファ層の形成方法について説明する。

30

【0012】

バッファ層の形成に寄与するドナーは、シリコンウエハに存在する点欠陥および水素を複合化することによって形成される。点欠陥は、結晶格子の局所的な乱れであり、空孔タイプ (vacancy) と格子間原子タイプ (interstitial silicon) とに分けられる。一般的に点欠陥と水素とが複合化すると、点欠陥のダングリングボンドが水素に遮蔽されて、バンド内準位を示さない。しかし、ダングリングボンドの遮蔽効果が不十分であると、浅いドナー型準位が形成される場合がある。この物理現象を利用して、シリコンウエハに形成されるドナーを制御することによってキャリア濃度を制御し、パワー半導体装置にバッファ層を形成することが可能になる。この結果、パワー半導体装置のスイッチング波形がソフトになり、スナップオフまたは発振の防止が可能となる。大抵、ドナーはプロトン照射を用いてシリコンウエハに形成されるが、ヘリウムイオン照射と何らかの水素とを導入させる処理を組み合わせることによっても形成可能である。

40

【0013】

シリコンウエハにバッファ層を形成する際、プロトン照射後に適切なアニール処理が必要である。なぜなら、アニール処理を行うことで、ドナー発生領域がシリコンウエハの裏面側に広がり、デバイス裏面に所望の厚みのバッファ層を形成させることが可能だからである。この広がり幅が小さいと、デバイス裏面に高抵抗領域が残り、その結果としてパワー半導体装置の特性が悪化する。しかし、幅広のバッファ層を得るべく多段照射を行うと、シリコン中に不要なダメージが蓄積されてしまう。そこで、以下に示す実施の形態では、多段照射を用いずに所望の幅のバッファ層を形成する方法について説明する。

50

【 0 0 1 4 】

< B . 実施の形態 1 >

図 1 は、実施の形態 1 に係るパワー半導体装置の製造方法を示すフローチャートである。図 2 から図 1 1 は、実施の形態 1 に係るパワー半導体装置の製造工程を示す断面図である。以下、これらの図を参照して、実施の形態 1 に係るパワー半導体装置の製造方法を説明する。なお、ここでは一例として、n 型または n - 型のシリコンウエハから、縦型 I G B T または縦型ダイオードを製造する方法について説明する。

【 0 0 1 5 】

図 1 のフローを開始する前に、図 2 に示すシリコンウエハ 1 を準備する。シリコンウエハ 1 はインゴットから切り出されたものであり、表面である第 1 主面 S 1 と、第 1 主面 S 1 と逆側の裏面である第 2 主面 S 2 とを有している。シリコンウエハ 1 の水素濃度は、例えば $1 \times 10^{13} \text{ cm}^{-3}$ 以下である。この段階でのシリコンウエハ 1 の厚みは W 1 である。

10

【 0 0 1 6 】

図 1 のステップ S 1 0 1 において、シリコンウエハ 1 の水素濃度を制御する水素導入工程を行う。水素導入工程では、水素ガスおよび水素プラズマのいずれかの雰囲気において、シリコンウエハ 1 にアニール処理を行う。例えば、シリコンウエハ 1 を水素雰囲気に曝した状態で、 1000 以上 1300 以下 (627 K 以上 1027 K 以下) の温度範囲で縦型炉等の炉中でアニール処理を行う。例えば、 1100 で 5 時間のアニールを行うと、シリコン中の水素の侵入深さは 1.7 cm である。従って、パワー半導体用のシリコンウエハ 1 の深さ方向全域において水素を含侵させることができる。図 3 には、この状態のシリコンウエハ 1 が示されており、水素が導入された領域が梨地のハッチングで示されている。

20

【 0 0 1 7 】

シリコンウエハ 1 のうち、後工程でバッファ層となる領域を第 1 領域とし、後工程でドリフト層およびアノード層または M O S 構造となる領域を第 2 領域とする。上記の水素導入工程では、シリコンウエハ 1 の深さ方向全体、すなわち第 1 領域と第 2 領域の両方に水素が導入されたが、少なくとも第 1 領域に水素が導入されればよい。

【 0 0 1 8 】

次に、図 1 のステップ S 1 0 2 において、シリコンウエハ 1 の第 2 主面 S 2 から電子線を照射する電子線照射工程を行う。ここでは、加速器を用いて、数 100 KeV 以上数 10 MeV 以下に加速された電子をシリコンウエハ 1 の第 2 主面 S 2 に照射する。これにより、電子線がパワー半導体用途のシリコンウエハ 1 を貫通し、図 4 に示されるように、シリコンウエハ 1 の厚み方向全体において、点欠陥 2 が形成される。すなわち、第 1 領域と第 2 領域の両方に点欠陥 2 が形成される。

30

【 0 0 1 9 】

電子線のドーズ量は、形成したい点欠陥の量によるが、例えば 1×10^{12} 以上 $1 \times 10^{16} \text{ cm}^{-2}$ 以下である。なお、シリコンウエハ 1 の第 2 主面 S 2 に、電子線の代わりにプロトンまたはヘリウムイオンを照射し、シリコンウエハの局所部分に点欠陥 2 を形成してもよい。

40

【 0 0 2 0 】

次に、図 1 のステップ S 1 0 3 において、ドナー 3 を形成するためのドナー活性化アニール工程を行う。具体的には、シリコンウエハ 1 を窒素などの不活性ガス雰囲気に曝し、 200 以上 500 以下でアニールを行う。この処理により、シリコンウエハ 1 中の水素と点欠陥 2 とが反応して、図 5 に示されるようにシリコンウエハ 1 の厚み方向の全体にドナー 3 が形成される。

【 0 0 2 1 】

図 1 2 は、ドナーの面密度 (cm^{-2}) の温度依存性を示している。図 1 2 に示されるように、 200 よりも低い温度のアニールは、ドナーの形成効率が低下するため好ましくない。また、 500 よりも高い温度のアニールは、ドナーの消滅が顕著になるため好

50

ましくない。したがって、ドナー活性化のためのアニール温度は200 以上500 以下が望ましい。なお、ドナー3の濃度はアニール時間によっても調整可能である。

【0022】

次に、図1のステップS104において、シリコンウエハ1の第2領域に形成されたドナー3を局所的に不活性化するドナー局所不活性化アニール工程を行う。具体的には、図6に示されるように、シリコンに吸収される波長帯の光をシリコンウエハ1の第1主面S1に照射する。これにより、シリコンウエハ1の第1主面S1付近で局所的に温度が上昇し、熱が第1主面S1から第2主面S2に向かう方向に伝導する。図12に示されるように、シリコンの温度が500 以上に上昇した領域で、ドナー3は不活性化する。

【0023】

本工程での光の照射には、例えばレーザーアニール装置またはランプアニール装置が用いられる。シリコンウエハ1の第1領域のドナー3が不活性化しないよう、光の波長、パワー密度、および照射時間が調整される。シリコンウエハ1の第2領域のドナー3のみがアニールアウトすることで、ドナー3が不活性化せず残った第1領域がバッファ層11となる。このバッファ層11を第1バッファ層とも称する。

【0024】

次に、図1のステップS105において、シリコンウエハ1の第1主面S1側にデバイスの表面構造を形成する表面構造形成工程を行う。表面構造を第1主面構造とも称する。ダイオードを製造する場合、表面構造形成工程では、図7に示されるように、シリコンウエハ1の第1主面S1にp+型のアノード層14を形成し、アノード層14上にアノード電極15を形成する。IGBTを製造する場合、シリコンウエハ1の表面にp型のベース領域を形成し、n型のソース領域を形成し、シリコンウエハ1をドライエッチングしてトレンチゲートを形成し、ゲート酸化膜を形成し、ポリシリコン等のゲート電極を形成し、TEOS等の層間絶縁膜を形成し、ソース電極を形成する。

【0025】

次に、図1のステップS106において、第2主面S2を研削し、シリコンウエハ1を所望の厚みにするウエハ研削工程を行う。例えば、第1主面構造を保護した後、シリコンウエハ1の第2主面S2をCMP (Chemical Mechanical Polish) 等の研削手段を用いて研削する。以下、研削後のシリコンウエハ1を半導体領域とも称する。また、研削後のシリコンウエハ1の厚みをW2とする。

【0026】

次に、図1のステップS107において、シリコンウエハ1の第2主面S2に第2バッファ層を形成する第2バッファ層形成工程を行う。例えば図9に示されるように、第2主面S2にリン等のn型ドーパントイオンを注入することにより、n型の第2バッファ層12を形成する。なお、第2バッファ層12は複数回のイオン注入により形成されてもよい。また、第2バッファ層12を第1バッファ層11で代用し、省略してもよい。

【0027】

次に、図1のステップS108において、シリコンウエハ1の第2主面S2にデバイスの裏面構造を形成する裏面構造形成工程を行う。以下、デバイスの裏面構造を第2主面構造とも称する。ダイオードを製造する場合、裏面構造形成工程では、図10に示されるように、シリコンウエハ1の第2主面S2にn+型のカソード層16を形成する。RFC (Relaxed Field of Cathode) ダイオードを製造する場合、n+型のカソード層に加えてp+型のカソード層を部分的に形成する。IGBTを製造する場合、シリコンウエハ1の裏面にp+型のコレクタ層を形成する。RC (Reverse Conductive) IGBTを製造する場合、コレクタ層に加えてn+カソード層を部分的に形成する。

【0028】

次に、図1のステップS109において、シリコンウエハ1の第2主面S2に裏面電極を形成する。ダイオードを製造する場合、裏面電極は図11に示されるカソード電極17である。IGBTを製造する場合、裏面電極はコレクタ電極である。以上が、実施の形態

10

20

30

40

50

1に係るパワー半導体装置の製造方法である。

【0029】

図13は、実施の形態1に係るパワー半導体装置の水素濃度分布を模式的に示している。実線は、200以上500以下の範囲でアニール温度が高く、またはアニール時間が長い場合の水素濃度を示している。破線は、200以上500以下の範囲で実線に比べてアニール温度が低く、またはアニール時間が短い場合の水素濃度を示している。

【0030】

実施の形態1に係るパワー半導体装置の製造方法によれば、水素導入工程、電子線照射工程、ドナー活性化アニール工程、およびドナー局所不活性化アニール工程により、内部に界面を持たない幅広の第1バッファ層11を、シリコンウエハ1にダメージを蓄積させることなく、短時間で形成することが可能である。

10

【0031】

本実施の形態において、表面構造形成工程、ウエハ研削工程、第2バッファ形成工程、裏面構造形成工程、裏面電極形成工程には、上記の例に限らず他の一般的なIGBTまたはダイオードの製造方法が適用可能である。

【0032】

< C . 実施の形態 2 >

実施の形態1では、第1バッファ層(図1のステップS101からステップS104)をデバイス構造(図1のステップS105からステップS109)より先に形成した。

【0033】

これに対して、実施の形態2では、第1バッファ層の形成工程をデバイス構造より後に形成する。ところで、シリコンウエハ1にデバイス構造が形成されると、デバイス構造により、その後のアニール温度およびアニール時間に制限が生じる。また、一般的にパワーデバイスの表面電極には金属電極が用いられるため、表面構造の形成後には、表面側から光を照射してシリコンウエハ1に入熱することができない。そこで、実施の形態2に係るパワー半導体装置の製造方法では、裏面側から光を照射してシリコンウエハ1に入熱する。

20

【0034】

図14は、実施の形態2に係るパワー半導体装置の製造方法を示すフローチャートである。以下、図14のフローに沿って実施の形態2に係るパワー半導体装置の製造方法を説明する。なお、ここでは一例として、n型またはn-型のシリコンウエハから、縦型IGBTまたは縦型ダイオードを製造する方法について説明する。

30

【0035】

図14のフローを開始する前、実施の形態1と同様に厚みW1のシリコンウエハ1を準備する。そして、図14のステップS201において、シリコンウエハ1の第1主面S1にデバイスの表面構造を形成する。ダイオードを製造する場合、表面構造形成工程では、図15に示されるように、シリコンウエハ1の第1主面S1にp+型のアノード層14を形成し、アノード層14上にアノード電極15を形成する。シリコンウエハ1のうちアノード層14以外の領域をドリフト層13とする。本ステップは図1のステップS105と同様である。

【0036】

次に、ステップS202において、第2主面S2を研削し、シリコンウエハ1を所望の厚みにするウエハ研削工程を行う。本ステップは図1のステップS106と同様である。本工程により、シリコンウエハ1の厚みはW2となる。

40

【0037】

その後、ステップS203において、シリコンウエハ1の第2主面S2に第2バッファ層12を形成する第2バッファ層形成工程を行う。本ステップは図1のステップS107と同様である。

【0038】

次に、ステップS204において、シリコンウエハ1の第2主面S2にデバイスの裏面構造を形成する裏面構造形成工程を行う。ダイオードを製造する場合、裏面構造形成工程

50

では、図 17 に示されるように、シリコンウエハ 1 の第 2 主面 S 2 に n + 型のカソード層 16 を形成する。本ステップは図 1 のステップ S 108 と同様である。

【 0039 】

その後、ステップ S 205 において、シリコンウエハ 1 の水素濃度を制御する水素導入工程を行う。本ステップは図 1 のステップ S 101 と同様であるが、アニール温度の上限は表面構造が破壊されない条件、例えば 500 以下となる。本ステップでは、シリコンウエハ 1 の少なくとも第 1 領域に水素が導入されればよい。

【 0040 】

次に、ステップ S 206 において、シリコンウエハ 1 の第 2 主面 S 2 から電子線を照射して点欠陥 2 を形成する電子線照射工程を行う。本ステップは図 1 のステップ S 102 と同様である。図 18 は、本工程により点欠陥 2 が形成された状態のシリコンウエハ 1 を示している。

10

【 0041 】

その後、ステップ S 207 において、ドナー 3 を形成するためのドナー活性化アニール工程を行う。本ステップは図 1 のステップ S 103 と同様である。図 19 は、本工程によりドナー 3 が形成された状態のシリコンウエハ 1 を示している。

【 0042 】

次に、ステップ S 208 において、シリコンウエハ 1 の第 2 領域に形成されたドナー 3 を局所的に不活性化するドナー局所不活性化アニール工程を行う。実施の形態 1 では、シリコンに吸収される波長帯の光を第 1 主面 S 1 に照射したが、本実施の形態では、シリコンに吸収されない波長帯のパルスレーザー光を第 2 主面 S 2 に照射する。この際、光パワーが強いと非線形光学効果により、入射光の焦点位置でのみ局所的な光吸収を発生させることができる。すなわち、シリコンウエハ 1 の第 2 主面 S 2 を加熱することなく、深部のみを 500 以上に上昇させることができる。こうして、ドナー活性化アニール工程で発生したドナー 3 の一部を不活性化させる。パルスレーザーの焦点を第 1 主面 S 1 から第 2 領域の底部に亘って走査することで、第 2 領域におけるドナー 3 を不活性化させることができる。こうして、図 20 に示されるように、ドリフト層 13 のうちドナー 3 が残った領域がバッファ層 11 となる。

20

【 0043 】

その後、ステップ S 209 において、シリコンウエハ 1 の第 2 主面 S 2 に裏面電極を形成する。本ステップは図 1 のステップ S 109 と同様である。以上が、実施の形態 2 に係るパワー半導体装置の製造方法である。

30

【 0044 】

図 21 は、実施の形態 2 に係るパワー半導体装置の水素濃度分布を模式的に示している。図 21 において、W3 は第 1 バッファ層 11、第 2 バッファ層 12 および裏面構造の合計厚みである。図 21 は、ステップ S 205 において、主にシリコンウエハ 1 の第 1 領域に水素が導入された場合を示している。

【 0045 】

実施の形態 2 に係るパワー半導体装置の製造方法によれば、水素導入工程、電子線照射工程、ドナー活性化アニール工程、およびドナー局所不活性化アニール工程により、内部に界面を持たない幅広の第 1 バッファ層 11 を、シリコンウエハ 1 にダメージを蓄積させることなく、短時間で形成することが可能である。

40

【 0046 】

本実施の形態において、表面構造形成工程、ウエハ研削工程、第 2 バッファ形成工程、裏面構造形成工程、裏面電極形成工程には、上記の例に限らず他の一般的な IGBT またはダイオードの製造方法が適用可能である。

【 0047 】

< D . 実施の形態 3 >

実施の形態 3 に係るパワー半導体装置の製造方法では、シリコンウエハ 1 の第 1 領域および第 2 領域にドナー 3 を形成した後、第 2 領域において局所的にドナー 3 を不活性化さ

50

せることで、第 1 領域にのみドナー 3 を形成した。

【 0 0 4 8 】

これに対して実施の形態 3 に係るパワー半導体装置の製造方法では、光を用いたアニールにより、シリコンウエハ 1 の第 1 領域において局所的にドナー 3 を形成する。

【 0 0 4 9 】

図 2 2 は、実施の形態 3 に係るパワー半導体装置の製造方法を示すフローチャートである。以下、図 2 2 のフローに沿って実施の形態 3 に係るパワー半導体装置の製造方法を説明する。なお、ここでは一例として、n 型または n - 型のシリコンウエハから、縦型 I G B T または縦型ダイオードを製造する方法について説明する。

【 0 0 5 0 】

図 2 2 のフローを開始する前、実施の形態 1 , 2 と同様に厚み W 1 のシリコンウエハ 1 を準備する。その後の、ステップ S 3 0 1 からステップ S 3 0 6 の処理は、図 1 4 のステップ S 2 0 1 からステップ S 2 0 6 と同様であり、図 1 5 から図 1 8 に示す処理が行われる。

【 0 0 5 1 】

ステップ S 3 0 6 の後、ステップ S 3 0 7 において、半導体領域内の点欠陥 2 を局所的にドナー化するドナー局所活性化アニール工程を行う。例えば、図 2 3 に示されるように、シリコンウエハ 1 の第 2 主面 S 2 にレーザーアニールまたはランプアニールなどの光を照射するアニール処理を行う。これにより、シリコンウエハ 1 の第 1 領域の温度をドナー形成温度以上、例えば 2 0 0 以上とし、第 1 領域に局所的にドナー 3 を形成する。

【 0 0 5 2 】

アニール温度が 2 0 0 未満である場合、図 1 2 に示される通り、ドナーの形成効率が低下する。また、アニール温度が 5 0 0 より高い場合、ドナーの消滅が顕著になる。従って、本工程のアニール温度は、2 0 0 以上 5 0 0 以下であることが望ましい。光の強度および照射時間は、ドナー濃度が所望の値となるように調整される。本工程により、電子線照射によりシリコンウエハ 1 中に形成された点欠陥 2 のうち、第 1 領域に存在する点欠陥 2 だけがドナー 3 に変換され、第 1 領域が第 1 バッファ層 1 1 となる。

【 0 0 5 3 】

次に、ステップ S 3 0 8 において、シリコンウエハ 1 の第 2 主面 S 2 にデバイスの裏面構造を形成する裏面構造形成工程を行う。本ステップは図 1 のステップ S 1 0 8 および図 1 4 のステップ S 2 0 4 と同様である。以上が、実施の形態 3 に係るパワー半導体装置の製造方法である。

【 0 0 5 4 】

実施の形態 3 に係るパワー半導体装置の水素濃度分布は図 2 1 に示される通りである。

【 0 0 5 5 】

実施の形態 3 に係るパワー半導体装置の製造方法によれば、水素導入工程、電子線照射工程、およびドナー局所活性化アニール工程により、内部に界面を持たない幅広の第 1 バッファ層 1 1 を、シリコンウエハ 1 にダメージを蓄積させることなく、短時間で形成することが可能である。

【 0 0 5 6 】

本実施の形態において、表面構造形成工程、ウエハ研削工程、第 2 バッファ形成工程、裏面構造形成工程、裏面電極形成工程には、上記の例に限らず他の一般的な I G B T またはダイオードの製造方法が適用可能である。

【 0 0 5 7 】

< E . 変形例 >

実施の形態 1 , 2 , 3 では、電子線照射工程が行われた。しかし、シリコンウエハ 1 に点欠陥が元来存在する場合には、電子線照射工程は必須ではない。

【 0 0 5 8 】

実施の形態 1 では、水素導入工程、電子線照射工程、ドナー活性化アニール工程、およびドナー局所不活性アニール工程が、表面構造形成工程の前に行われた。水素導入工程を

10

20

30

40

50

表面構造形成工程の前に行うことで、水素導入工程の処理温度を高くすることができるという利点がある。しかし、水素導入工程、電子線照射工程、ドナー活性化アニール工程、およびドナー局所不活性化アニール工程を、表面構造形成工程の後に適宜、組み入れてもよい。また、水素導入工程と電子線照射工程の順番を入れ替えてもよい。すなわち、水素導入工程と電子線照射工程を行った後に、順にドナー活性化アニール工程、ドナー局所不活性化アニール工程を行い、その後に500（より望ましくは400）よりもシリコンが高温になることがなければ、各工程の順番は適宜変更することができる。

【0059】

同様に、実施の形態2では、水素導入工程、電子線照射工程、ドナー活性化アニール工程、およびドナー局所不活性化アニール工程が、裏面構造形成工程の後に行われたが、これらの工程を表面構造形成工程の後、裏面構造形成工程の前に適宜、組み入れてもよい。また、水素導入工程と電子線照射工程の順番を入れ替えてもよい。すなわち、水素導入工程と電子線照射工程を行った後に、順にドナー活性化アニール工程、ドナー局所不活性化アニール工程を行い、その後に500（より望ましくは400）よりもシリコンが高温になることがなければ、各工程の順番は適宜変更することができる。

10

【0060】

同様に、実施の形態3では、水素導入工程、電子線照射工程、およびドナー局所活性化アニール工程が、裏面構造形成工程の後に行われたが、これらの工程を表面構造形成工程の後、裏面構造形成工程の前に適宜、組み入れてもよい。また、水素導入工程と電子線照射工程の順番を入れ替えてもよい。すなわち、水素導入工程と電子線照射工程を行った後に、ドナー局所活性化アニール工程を行い、その後に500（より望ましくは400）よりもシリコンが高温になることがなければ、各工程の順番は適宜変更することができる。

20

【0061】

また、実施の形態1, 2, 3では、シリコンウエハの表面に水素導入工程が行われたが、表面だけでなく側面などに水素導入工程が行われてもよい。

【0062】

また、実施の形態1, 2, 3では、水素導入工程として、シリコンウエハ1を水素ガスおよび水素プラズマのいずれかの雰囲気においてアニール処理することをあげた。しかし、シリコンウエハ1に水素を含有する膜を堆積させた状態でシリコンウエハ1をアニール処理すること、またはシリコンウエハ1を、水素を含む薬液、すなわち酸性液体に浸漬することによっても、シリコンウエハ1に水素を導入することができる。

30

【0063】

また、以上の説明では、電極の材料、成膜方法、およびp型またはn型の各領域の濃度等について特段の説明を行っていない。これらについては、用途に合わせて、一般的なパワー半導体装置の設計条件が適用されてもよい。

【0064】

また、以上の説明では、各実施の形態に係る製造方法により製造されるパワー半導体装置としてダイオードまたはIGBTを挙げたが、MOSFET (Metal Oxide Semiconductor Field Effect Transistor)、SBD (Schottky Barrier Diode)、Thyristorなどが形成されてもよい。

40

【0065】

なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。上記の説明は、すべての態様において、例示である。例示されていない無数の変形例が想定され得るものと解される。

【符号の説明】

【0066】

1 シリコンウエハ、2 点欠陥、3 ドナー、11 第1バッファ層、12 第2バッファ層、13 ドリフト層、14 アノード層、15 アノード電極、16 カソード層、

50

17 カソード電極、S1 第1主面、S2 第2主面。


【要約】

本開示は、幅広のバッファ層をダメージの蓄積が少なく、かつ界面がないように形成することを目的とする。本開示に係るパワー半導体装置の製造方法は、第1主面(S1)と第1主面(S1)とは反対側の第2主面(S2)とを有するシリコンウエハ(1)の、第2主面(S2)から予め定められた深さまでの領域である第1領域を少なくとも含む領域に水素を導入し、シリコンウエハ(1)に電子線を貫通照射することにより、第1領域および第1領域と第1主面との間の第2領域に欠陥を形成し、シリコンウエハ(1)を熱処理することにより、水素と欠陥とを反応させてドナーを形成し、シリコンウエハ(1)の第1主面(S1)または第2主面(S2)からレーザーアニールを行うことにより、第2領域のドナーを不活性化して第1領域をバッファ層(11)とする。


10

【図面】

【図1】




【図2】




20

【図3】




【図4】




30

40

【 図 5 】




【 図 6 】




10

【 図 7 】




【 図 8 】




20

【 図 9 】



【 図 10 】




30


40

50

【図 1 1】




【図 1 2】




10

【図 1 3】




【図 1 4】




20

【図 1 5】



【図 1 6】




30


40

50


【図17】




【図18】



【図19】




【図20】




10

【図21】



【図22】




20

30

40

50

【 2 3 】



10

20

30

40

50

フロントページの続き

(51)国際特許分類

F I

H 0 1 L 29/868(2006.01)

H 0 1 L 29/872(2006.01)

(56)参考文献

国際公開第 2 0 1 6 / 0 5 1 9 7 3 (W O , A 1)

特開 2 0 2 3 - 0 6 2 6 0 6 (J P , A)

特開 2 0 2 2 - 0 3 5 1 5 7 (J P , A)

(58)調査した分野 (Int.Cl., D B名)

H 0 1 L 2 1 / 2 6 3

H 0 1 L 2 1 / 2 6 8

H 0 1 L 2 1 / 3 2 9

H 0 1 L 2 1 / 3 3 6

H 0 1 L 2 9 / 7 8

H 0 1 L 2 9 / 8 6 8

H 0 1 L 2 9 / 8 7 2