



(12)发明专利申请

(10)申请公布号 CN 109683085 A

(43)申请公布日 2019. 04. 26

(21)申请号 201910044394.3

(22)申请日 2019.01.17

(71)申请人 中国人民解放军陆军工程大学

地址 050000 河北省石家庄市和平西路97号

(72)发明人 孟亚峰 王博 蔡金燕 朱赛
吕贵洲

(74)专利代理机构 石家庄国为知识产权事务所
13120

代理人 秦敏华

(51)Int.Cl.

G01R 31/317(2006.01)


权利要求书2页 说明书9页 附图6页

(54)发明名称

一种电子细胞自检方法

(57)摘要

本发明提供了一种电子细胞自检方法,该方法应用于电路检测技术领域,所述方法包括:基于剩余码确定电子细胞地址产生模块的第一编码;基于Berger码和剩余码确定电子细胞输入输出模块的第二编码;输入所述第一编码和第二编码至第一TRC级联电路得到电子细胞的故障指示信息。本发明提供的电子细胞自检方法能够检测单个故障和单向多位故障,实现胚胎电子细胞的编码自检。



1. 一种电子细胞自检方法,其特征在于,包括:
基于剩余码确定电子细胞地址产生模块的第一编码;
基于Berger码和剩余码确定电子细胞输入输出模块的第二编码;
输入所述第一编码和第二编码至第一TRC级联电路得到电子细胞的故障指示信息。
2. 如权利要求1所述的电子细胞自检方法,其特征在于,所述基于剩余码确定电子细胞地址产生模块的第一编码包括:
基于剩余码生成电子细胞地址产生模块的第一校验信息;
输入所述地址产生模块的地址输出信息至剩余码校验器得到第一校验位;
输入所述第一校验信息和第一校验位至第二TRC级联电路得到第一编码。
3. 如权利要求2所述的电子细胞自检方法,其特征在于,所述输入所述地址产生模块的地址输出信息至剩余码校验器得到第一校验位包括:
输入所述地址产生模块的地址输出信息至剩余码校验器;
所述剩余码校验器计算所述地址输出信息的剩余码得到第一校验位。
4. 如权利要求1所述的电子细胞自检方法,其特征在于,所述基于Berger码和剩余码确定电子细胞输入输出模块的第二编码包括:
基于Berger码和剩余码生成电子细胞输入输出模块的第二校验信息;
输入所述输入输出端的输入信息至编码电路得到第二校验位;
输入所述第二校验信息和第二校验位至第三TRC级联电路得到第二编码。
5. 如权利要求4所述的电子细胞自检方法,其特征在于,所述输入输出端的输入信息包括转接输入信息和功能输入信息,所述输入所述输入输出端的输入信息至编码电路得到第二校验位包括:
输入所述转接输入信息至第一编码电路得到第一输出编码;
输入所述功能输入信息至第二编码电路得到第二输出编码;
根据所述第一输出编码和第二输出编码确定第二校验位。
6. 如权利要求5所述的电子细胞自检方法,其特征在于,所述第一编码电路包括第一等价电路和转接输入编码电路;所述输入所述转接输入信息至第一编码电路得到第一输出编码包括:
输入所述转接输入信息至所述第一等价电路;
所述第一等价电路计算并输出所述转接输入信息的Berger码;
所述转接输入编码电路接收所述转接输出信息的Berger码,并计算所述转接输出信息的Berger码的剩余码得到第一输出编码。
7. 如权利要求5所述的电子细胞自检方法,其特征在于,所述第二编码电路包括功能输入编码电路和第二等价电路,所述输入所述功能输入信息至第二编码电路得到第二输出编码包括:
输入所述功能输入信息至所述功能输入编码电路;
所述功能输入编码电路接收所述功能输入信息并输出所述功能输入信息的奇偶校验位;
所述第二等价电路接收所述奇偶校验位并根据所述奇偶校验位计算得到第二输出编码。

8. 如权利要求7所述的电子细胞自检方法,其特征在于,所述第二等价电路接收所述奇偶校验位并根据所述奇偶校验位计算得到第二输出编码包括:

根据所述奇偶校验位和功能校验位确定功能信号;

根据所述功能信号和连接序列计算所述功能信号的Berger码得到第二输出编码。

9. 如权利要求8所述的电子细胞自检方法,其特征在于,所述功能校验位的确定方法为:

若所述奇偶校验位等于预设功能配置基因,则功能校验基因等于0;

若所述奇偶校验位不等于预设功能配置基因,则功能校验基因等于1。

10. 如权利要求8所述的电子细胞自检方法,其特征在于,所述根据所述功能信号和连接序列计算所述功能信号的Berger码得到第二输出编码包括:

计算连接序列的剩余码得到功能余数校验基因;

根据所述功能余数校验基因与所述功能信号得到第二输出编码。

一种电子细胞自检方法

技术领域

[0001] 本发明属于电路检测技术领域,更具体地说,是涉及一种电子细胞自检方法。

背景技术

[0002] 随着工艺技术的进步,电子系统可靠性问题受到越来越多的关注。胚胎电路是一种模仿多细胞生物生长和发育机理的数字集成电路,该电路由结构相同的电路模块单元(即胚胎电子细胞)相互连接构成胚胎阵列,当一个或多个细胞发生故障时,电路对胚胎电子细胞进行检测,进而控制冗余细胞替代故障细胞完成相应功能,实现故障自修复。由于胚胎电路自组织、自诊断和自修复的优良性能,其在无人机、航天设备、深潜设备和军用机器人等领域具有良好的应用前景。

[0003] 细胞自检检测是自修复的基础。目前,胚胎电子细胞的检测方法主要有细胞间检测和细胞内检测两种。细胞间检测以双模冗余检测方法为主,这类方法故障覆盖率较高,但硬件资源消耗大,布局布线较为复杂,对于胚胎电路阵列结构有一定要求。细胞内检测主要包括针对细胞功能模块的双模冗余检测,针对细胞存储模块的故障检测,针对细胞间连线的冗余检测和细胞间双模冗余检测。这些检测方法仅针对细胞局部进行检测,检测能力受细胞结构影响,故障覆盖率有限,而且检测单元无法有效自检。

发明内容

[0004] 本发明的目的在于提供一种电子细胞自检方法,以解决现有技术中存在的检测单元无法有效自检的技术问题。

[0005] 针对上述技术问题,本发明实施例提供了一种电子细胞自检方法,所述方法包括:

[0006] 基于剩余码确定电子细胞地址产生模块的第一编码;

[0007] 基于Berger码和剩余码确定电子细胞输入输出模块的第二编码;

[0008] 输入所述第一编码和第二编码至第一TRC级联电路得到电子细胞的故障指示信息。

[0009] 可选地,所述基于剩余码确定电子细胞地址产生模块的第一编码包括:

[0010] 基于剩余码生成电子细胞地址产生模块的第一校验信息;

[0011] 输入所述地址产生模块的地址输出信息至剩余码校验器得到第一校验位;

[0012] 输入所述第一校验信息和第一校验位至第二TRC级联电路得到第一编码。

[0013] 可选地,所述输入所述地址产生模块的地址输出信息至剩余码校验器得到第一校验位包括:

[0014] 输入所述地址产生模块的地址输出信息至剩余码校验器;

[0015] 所述剩余码校验器计算所述地址输出信息的剩余码得到第一校验位。

[0016] 可选地,所述基于Berger码和剩余码确定电子细胞输入输出模块的第二编码包括:

[0017] 基于Berger码和剩余码生成电子细胞输入输出模块的第二校验信息;

- [0018] 输入所述输入输出端的输入信息至编码电路得到第二校验位；
- [0019] 输入所述第二校验信息和第二校验位至第三TRC级联电路得到第二编码。
- [0020] 可选地,所述输入输出端的输入信息包括转接输入信息和功能输入信息,所述输入所述输入输出端的输入信息至编码电路得到第二校验位包括:
- [0021] 输入所述转接输入信息至第一编码电路得到第一输出编码;
- [0022] 输入所述功能输入信息至第二编码电路得到第二输出编码;
- [0023] 根据所述第一输出编码和第二输出编码确定第二校验位。
- [0024] 可选地,所述第一编码电路包括第一等价电路和转接输入编码电路;所述输入所述转接输入信息至第一编码电路得到第一输出编码包括:
- [0025] 输入所述转接输入信息至所述第一等价电路;
- [0026] 所述第一等价电路计算并输出所述转接输入信息的Berger码;
- [0027] 所述转接输入编码电路接收所述转接输出信息的Berger码,并计算所述转接输出信息的Berger码的剩余码得到第一输出编码。
- [0028] 可选地,所述第二编码电路包括功能输入编码电路和第二等价电路,所述输入所述功能输入信息至第二编码电路得到第二输出编码包括:
- [0029] 输入所述功能输入信息至所述功能输入编码电路;
- [0030] 所述功能输入编码电路接收所述功能输入信息并输出所述功能输入信息的奇偶校验位;
- [0031] 所述第二等价电路接收所述奇偶校验位并根据所述奇偶校验位计算得到第二输出编码。
- [0032] 可选地,所述第二等价电路接收所述奇偶校验位并根据所述奇偶校验位计算得到第二输出编码包括:
- [0033] 根据所述奇偶校验位和功能校验位确定功能信号;
- [0034] 根据所述功能信号和连接序列计算所述功能信号的Berger码得到第二输出编码。
- [0035] 可选地,所述功能校验位的确定方法为:
- [0036] 若所述奇偶校验位等于预设功能配置基因,则功能校验基因等于0;
- [0037] 若所述奇偶校验位不等于预设功能配置基因,则功能校验基因等于1。
- [0038] 可选地,所述根据所述功能信号和连接序列计算所述功能信号的Berger码得到第二输出编码包括:
- [0039] 计算连接序列的剩余码得到功能余数校验基因;
- [0040] 根据所述功能余数校验基因与所述功能信号得到第二输出编码。
- [0041] 本发明提供的电子细胞自检方法的有益效果在于:本发明提供的电子细胞自检方法基于基本逻辑和算术运算中操作数和结果数之间的剩余码和Berger码关系,建立了胚胎电子细胞输入输出信号之间的数学模型。通过剩余码检测单个故障,Berger码检测多位单向故障,对胚胎电子细胞的输入进行处理得到校验信息。通过设置检测电路,实现对胚胎电子细胞的输出进行处理得到校验位,比较二者得到检测编码,从而根据检测编码完成对胚胎电子细胞的编码自检。

附图说明

[0042] 为了更清楚地说明本发明实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。

[0043] 图1为本发明一实施例提供的电子细胞自检电路的结构示意图;

[0044] 图2为本发明一实施例提供的电子细胞自检方法的流程示意图;

[0045] 图3为本发明另一实施例提供的电子细胞自检电路的结构示意图;

[0046] 图4为本发明另一实施例提供的电子细胞自检方法的流程示意图;

[0047] 图5为本发明再一实施例提供的电子细胞自检方法的流程示意图;

[0048] 图6为本发明再一实施例提供的电子细胞自检电路的结构示意图;

[0049] 图7为本发明又一实施例提供的电子细胞自检方法的流程示意图;

[0050] 图8为本发明又一实施例提供的电子细胞自检方法的流程示意图;

[0051] 图9为本发明又一实施例提供的电子细胞自检方法的流程示意图;

[0052] 图10为本发明又一实施例提供的电子细胞自检方法的流程示意图;

[0053] 图11为本发明又一实施例提供的电子细胞自检方法的流程示意图;

[0054] 图12为本发明又一实施例提供的电子细胞自检方法的流程示意图;

[0055] 图13为本发明一实施例提供的功能输入编码电路的结构示意图。

具体实施方式

[0056] 为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。

[0057] 请参考图1,图1为本发明一实施例提供的电子细胞自检电路的结构示意图。该电路主要包括,地址产生模块编码检测电路10,输入输出模块编码检测电路20以及TRC级联电路30。

[0058] 地址产生模块编码检测电路10主要接收两类输入信息:电子细胞的基因存储模块存储的第一校验信息以及电子细胞的地址产生模块输出端输出的信息。其中,地址产生模块编码检测电路10输出端连接至TRC级联电路的输入端。

[0059] 输入输出模块编码检测电路20主要接收两类输入信息:上级模块输入的第二校验信息以及电子细胞的输入输出模块输出端输出的信息。其中,输入输出模块编码检测电路20输出端连接至TRC级联电路的输入端。

[0060] 请一并参考图1及图2,图2为本发明一实施例提供的电子细胞自检方法的流程示意图。该方法包括:

[0061] S101:基于剩余码确定电子细胞地址产生模块的第一编码。

[0062] 在本实施例中,地址产生模块编码检测电路10可根据电子细胞地址产生模块的输出信息得到地址产生模块的第一校验位,再根据第一校验位和基因存储模块存储的第一校验信息确定第一编码。

[0063] S102:基于Berger码和剩余码确定电子细胞输入输出模块的第二编码。

[0064] 在本实施例中,输入输出模块编码检测电路20可根据输入输出模块的输出信息生成第二校验位,再根据第二校验位和上级模块输入的第二校验信息确定第二编码。

[0065] S103:输入第一编码和第二编码至第一TRC级联电路得到电子细胞的故障指示信息。

[0066] 在本实施例中,TRC级联电路30即为第一TRC级联电路,其主要用于检测编码的比较,即第一编码和第二编码的比较,TRC级联电路具有全自检功能,不存在逻辑屏蔽,只靠自身输入即可自检,其输出的故障指示信息为“00”或“11”时,说明系统存在故障,故障指示信息为“01”或“10”时,系统正常工作。

[0067] 从上述描述可知,本发明实施例提供的电子细胞自检方法基于基本逻辑和算术运算中操作数和结果数之间的剩余码和Berger码关系,建立了胚胎电子细胞输入输出信号之间的数学模型。通过剩余码检测单个故障,Berger码检测多位单向故障,对胚胎电子细胞的输入进行处理得到校验信息。通过设置检测电路,实现对胚胎电子细胞的输出进行处理得到校验位,比较二者得到检测编码,从而根据检测编码完成对胚胎电子细胞的编码自检。

[0068] 请一并参考图3及图4,作为本发明提供的电子细胞检测方法的一种具体实施方式,在上述实施例的基础上,步骤S101可以详述为:

[0069] S201:基于剩余码生成电子细胞地址产生模块的第一校验信息。

[0070] 在本实施例中,已知剩余码通过对信息位进行取模运算得到校验位,则第一校验信息即通过对电子细胞地址产生模块的输入信息进行取模运算得到,并通过基因存储模块进行存储。

[0071] S202:输入地址产生模块的地址输出信息至剩余码校验器得到第一校验位。

[0072] 在本实施例中,可将电子细胞地址产生模块的输出信息输入至剩余码校验器101,剩余码校验器101即对该输出信息进行计算得到第一校验位。

[0073] S203:输入第一校验信息和第一校验位至第二TRC级联电路得到第一编码。

[0074] 在本实施例中,基因存储模块将第一校验信息输入至TRC级联电路102,剩余码校验器将计算得到的第一校验位也输入值TRC级联电路102,则TRC级联电路102对第一校验信息和第一校验位进行比较输出第一编码。其中,TRC级联电路102即第二TRC级联电路。

[0075] 请参考图5,图5为本发明再一实施例提供的电子细胞检测方法的流程示意图,在上述实施例的基础上,步骤S202可以详述为:

[0076] S301:输入地址产生模块的地址输出信息至剩余码校验器。

[0077] S302:剩余码校验器计算地址输出信息的剩余码得到第一校验位。

[0078] 在本实施例中,地址产生模块包括行地址和列地址两部分,实际由两个进1加法器组成。当胚胎电子细胞内出现单个故障时,地址产生模块的输出端不会出现多个故障,即只有一位地址信息输出错误,因此可以直接对地址产生模块的输出进行剩余码编码检测。

[0079] 已知,剩余码的加法运算规则为:若干代码之和的模等于每个代码的模之和的模,即

$$[0080] \quad \left(\sum a_i \right) \bmod(m) = \left[\sum (a_i \bmod(m)) \right] \bmod(m) \quad (1)$$

[0081] 公式(1)中 a_i 为码字, m 为模。

[0082] 剩余码的乘法运算规则为:若干代码之积的模等于每个代码的模之积的模,即

$$[0083] \quad \left(\prod_i a_i \right) \bmod(m) = \left[\prod_i (a_i \bmod(m)) \right] \bmod(m) \quad (2)$$

[0084] 公式(2)中 a_i 为码字, m 为模。

[0085] 当剩余码自检方法的模为奇数时,可以实现对代码中单个错误检测。为了便于检测电路的设计,可采用最低成本剩余码检测方法,即模 m 为 2^d-1 ,在生成第一校验信息后,将第一校验信息通过反码的形式保存在基因存储模块中,自检时与第一校验位通过TRC电路进行比较。

[0086] 本实施例以 16×16 阵列中的(0,14)细胞为例对地址产生模块输出的剩余码检测进行说明。假设细胞输出坐标为(1,15),模为3,则 $d=2$,输出坐标的二进制形式为00011111,将输出坐标的二进制形式从低到高每 d 位分为一组进行相加,不足位添0补齐,然后取模。当存在进位时,将进位消去并在最低位加1,即 $00+01+11+11=01+11+11=01+11=01$ 。也就是说,第一校验位为01,此时将01与基因存储模块中存储的校验信息比较,若基因存储模块存储的校验信息为10,则说明地址产生模块未出现故障。在进行实际电路设计时,剩余码校验器可通过多个全加器级联得到。

[0087] 请一并参考图6及图7,作为本发明实施例提供的电子细胞检测方法的一种具体实施方式,在上述实施例的基础上,步骤S102可以详述为:

[0088] S401:基于Berger码和剩余码生成电子细胞输入输出模块的第二校验信息。

[0089] 在本实施例中,Berger码通过统计码字中“0”或“1”的数目得到校验位,若校验位数较多,可通过剩余码取模运算的方式对Berger所得的校验位取模得到最终校验位。第二校验信息即通过对输入输出模块的输入信息进行Berger码与剩余码联合编码得到,由输出分组编码提供给TRC级联电路205。

[0090] S402:输入输入输出端的输入信息至编码电路得到第二校验位。

[0091] 在本实施例中,输入输出模块的输出端与其它方向的三个输入以及功能输出相连,如果把与同一输入相连的输出分入一组,那么一共可以分为 w 组,每组有四个输出,其中, w 定义为输入输出模块的宽度。当输入输出模块的输出端连接功能输出时,输入输出模块的输出端起功能输出的作用。当输入输出模块的输出端连接其他方向的输出时,输入输出模块的输出端起转接输出的作用。由于转接输出和功能输出的连接关系不同,两者的等价运算也就不同。

[0092] 因此,本实施例可分开设置等价运算电路得到第二校验位。参考图6,将转接输入信息输入至第一等价运算电路201,经第一等价运算电路201、转接输入分组编码电路202处理后得到第一输出编码。将功能信号输入信息输入至功能输入编码电路203,经功能输入编码电路203、第二等价运算电路204处理后得到第二输出编码。根据第一输出编码和第二输出编码可以得到第二校验位。

[0093] S403:输入第二校验信息和第二校验位至第三TRC级联电路得到第二编码。

[0094] 在本实施例中,将第二校验信息和第二校验位输入至TRC级联电路205进行比较得到第二编码,第二编码即为TRC级联电路205的输出。其中,TRC级联电路205即为第三TRC级联电路。

[0095] 请参考图6及图8,图8为本发明又一实施例提供的电子细胞检测方法的流程示意图,在上述实施例的基础上,步骤S402可以详述为:

[0096] S501:输入转接输入信息至第一编码电路得到第一输出编码。

[0097] S502:输入功能输入信息至第二编码电路得到第二输出编码。

[0098] 在本实施例中,第一编码电路即第一等价运算电路201、转接输入分组编码电路202组成的电路,将转接输入信息输入至第一编码电路可以得到第一输出编码。第二编码电路即功能输入编码电路203、第二等价运算电路204组成的电路,将功能输入信息输入至第二编码电路可以得到第二输出编码。其中,第一输出编码通过转接输入分组编码电路202输出,第二输出编码通过第二等价运算电路204输出。

[0099] S503:根据第一输出编码和第二输出编码确定第二校验位。

[0100] 在本实施例中,在上述实施例的基础上,将第一输出编码和第二输出编码输入至TRC电路即可得到第二校验位。

[0101] 请参考图6及图9,图9为本发明又一实施例提供的电子细胞检测方法的流程示意图,在上述实施例的基础上,步骤S501可以详述为:

[0102] S601:输入转接输入信息至第一等价电路。

[0103] S602:第一等价电路计算并输出转接输入信息的Berger码。

[0104] 在本实施例中,以Berger码中的 B_1 码的计算方法为例,对转接输入电路的Berger码检测进行说明。其中, B_1 码即统计码字中“1”的个数。

[0105] 对于基本逻辑和算术运算中的 n 位二进制操作数: $X = (x_n, x_{n-1}, \dots, x_1)$ 和 $Y = (y_n, y_{n-1}, \dots, y_1)$,其运算结果 $S = (s_n, s_{n-1}, \dots, s_1)$ 的Berger码校验信息 $B(S)$ 与操作数的Berger码校验信息 $B(X)$ 和 $B(Y)$ 满足特定关系,以逻辑与运算为例进行说明。假设操作数 $X=0$,操作数 $Y=1$,那么二者进行按位与运算的结果数 $S=0$ 。操作数 X 的Berger码校验码为0,操作数 Y 的Berger码校验码为1,结果数 S 的Berger码校验码为0,另外,操作数 X 和操作数 Y 进行或运算得到结果的Berger码校验码为1,那么对于操作数 X 、操作数 Y 和结果数 S ,它们的Berger码满足如下关系式

[0106] $B(S) = B(X) + B(Y) - B(X|Y)$

[0107] 由于基本逻辑和算术运算的性质,在运算时,其码字中“0”或“1”的个数存在着传递的规律,因此,操作数与结果数之间总是存在着固定的Berger码关系。胚胎电子细胞的输出就相当于结果数,输入相当于一个操作数,只要利用配置基因构建另一个操作数,构建输入输出关系的等价电路就可以实现电路的Berger码自检。

[0108] 本实施例中,第一等价电路即图6中的第一等价运算电路202,其所做的等价运算为:

[0109] 首先对转接输出进行分析。对于一个输入端,它可能通过转接连接的输出端为0至3个。因此,可以把一组的转接输出进行等价运算转换,将其视为4个输入分别与一个4位连接序列相乘再求和的结果,具体转换流程如下:

[0110] 已知乘法的Berger码关系式为:

[0111] $B(S) = B(X) \times B(Y) - B(C) \quad (3)$

[0112] 对于一个输入 i , $X=000i$,连接序列 $Y=y_4y_3y_2y_1$ ($y_n=0,1$),可知 $B(X)=i$, $B(C)=0$,则

[0113] $B(S_i) = i \times B(Y) \quad (4)$

[0114] 公式(4)中的 S_i 是输入 i 和连接序列 Y 对应的结果数,每组4个输入对应的结果数之

和就是该组对应的输出。

[0115] 例如,一组输入W_{lin},N_{lin},E_{lin}和S_{lin}为0101,W_{lin}与输出N_{lout}和E_{lout}相连,N_{lin}与输出S_{lout}相连,E_{lin}与输出W_{lout}相连,S_{lin}没有连接输出端,那么输出W_{lout},N_{lout},E_{lout}和S_{lout}为0001。把转接等价于算术运算,即将W_{lin}与连接序列0110相乘,N_{lin}与连接序列0001相乘,E_{lin}与连接序列1000相乘,S_{lin}与连接序列0000相乘,之后再相加的结果数为0001。则结果数0001即为此组的输出。

[0116] 也就是说,第一等价运算电路202的等价转换过程即计算上述结果数0001的过程。其中,对于连接序列(此处称为第一连接序列),可根据图6所示的第一配置基因得到,第一配置基因即输入第一等价运算电路202的配置基因,其包含了输入至第一等价运算电路202的配置信息。例如对于W_{lin},其与输出N_{lout}和E_{lout}连接,未与输出S_{lout}和W_{lout}连接,则对于以输入顺序为WNES的电路来说,W_{lin}的连接序列即为0110,同理,E_{lin}与输出W_{lout}相连,则E_{lin}的连接序列即为1000。

[0117] S603:转接输入编码电路接收转接输出信息的Berger码,并计算转接输出信息的Berger码的剩余码得到第一输出编码。

[0118] 在本实施例中,在上述实施例的基础上,转接输入编码电路对前述输出的结果数0001进行剩余码的取模运算得到第一输出编码。

[0119] 请参考图6及图10,图10为本发明又一实施例提供的电子细胞检测方法的流程示意图,在上述实施例的基础上,步骤S502可以详述为:

[0120] S701:输入功能输入信息至功能输入编码电路。

[0121] S702:功能输入编码电路接收功能输入信息并输出功能输入信息的奇偶校验位。

[0122] 在本实施例中,功能输入编码电路用于计算功能输入信息的奇偶校验位,其主要由与门阵列和异或门阵列组成。例如,可参考图13,假设输入输出模块宽度为2,W_{lout}和E_{lout}连接功能信号,LUT输入端口为S_{lin},S_{2in},E_{lin}和W_{2in},将8个输入信号S_{lin},S_{2in},E_{lin},E_{2in},N_{lin},N_{2in},W_{lin}和W_{2in}输入至功能信号输入编码电路,功能信号输入编码电路由与门阵列和异或门组成,其中与门的个数与异或门的输入端个数相同,都等于输入输出模块输入的个数。

[0123] 其中,MNC(7)~MNC(0)为功能信号输入筛选基因,T为编码后的值,即功能输入信息的奇偶校验位。与门阵列负责筛选W_{2in}~S_{lin}输入信号,当功能信号输入筛选基因对应的输入端口是LUT输入端口时,功能信号输入筛选基因为1,否则功能信号输入筛选基因为0,由于此时LUT输入端口为S_{lin},S_{2in},E_{lin}和W_{2in},所以MNC为10010011。筛选后的信号经过异或门处理,得到奇偶校验位T。

[0124] S703:第二等价电路接收奇偶校验位并根据奇偶校验位计算得到第二输出编码。

[0125] 在本实施例中,第二等价电路主要进行两方面的等价转换。第一,通过功能校验基因将功能输入信息的奇偶校验位转换为功能信号,第二即为功能信号Berger码的计算。

[0126] 本实施例中,每组LUT输入对应一个功能校验基因,功能校验基因与奇偶校验位经过异或运算的结果与功能信号相同。因此,可通过将功能输入信息的奇偶校验位与功能校验基因异或得到功能信号X。

[0127] 对于功能信号X的Berger码计算,以Berger码中的B_i码的计算方法为例,对功能输入电路的Berger码检测进行说明:

[0128] 功能信号与输入输出模块的0至4n个输出相连,因此,参照转接输入电路的Berger码检测方法,将第二等价电路的检测电路部分设计为与一个4n连接序列的乘法运算,从而得到各组的Berger码校验信息。以输出W1out,N1out,E1out和S1out为例,当N1out和S1out转接的输入为0且W1out和E1out连接功能信号时,如果此时功能信号X的取值为1,那么输出W1out,N1out,E1out和S1out为1010,其Berger码校验信息为10。功能信号的连接序列为1010,利用功能信号进行等价运算,可知 $B(X) = 1, B(Y) = 10, B(C) = 0$,则第二输出编码B(S)为: $B(S) = B(X) \times B(Y) - B(C)$ 。

[0129] 其中,功能信号的连接序列(此处称为第二连接序列),可根据图6所示的第二配置基因得到。例如,第二配置基因即输入第二等价运算电路204的配置基因,其包含了输入至第二等价运算电路204的配置信息。例如,对于功能信号X,其与W1out和E1out相连,则对于以输入顺序为WNES的电路来说,功能信号X对应的连接序列为1010。

[0130] 本实施例中的第二等价电路即为图6的第二等价运算电路204。

[0131] 请参考图11,图11为本发明又一实施例提供的电子细胞检测方法的流程示意图,在上述实施例的基础上,步骤S703可以详述为:

[0132] S801:根据奇偶校验位和功能校验位确定功能信号。

[0133] 在本实施例中,根据奇偶校验位和功能校验位确定功能信号即将奇偶校验位和功能校验位异或得到功能信号。

[0134] S802:根据功能信号和连接序列计算功能信号的Berger码得到第二输出编码。

[0135] 在本实施例中,根据功能信号和连接序列计算功能信号的Berger码得到第二输出编码即根据公式 $B(S) = B(X) \times B(Y) - B(C)$ 得到第二输出编码B(S)。其中,X为功能信号,Y为连接序列, $B(C) = 0$ 。

[0136] 可选地,作为本发明实施例提供的电子检测方法的一种具体实施方式,功能校验位的确定方法为:

[0137] 若奇偶校验位等于预设功能配置基因,则功能校验基因等于0。

[0138] 若奇偶校验位不等于预设功能配置基因,则功能校验基因等于1。

[0139] 在本实施例中,例如,功能输入信息为0000,则奇偶校验位为0。若预设配置基因为0,则功能校验基因为0,若预设配置基因为1,则功能校验基因为0。功能输入信息为1110,则奇偶校验位为1。若预设配置基因为0,则功能校验基因为1,若预设配置基因为1,则功能校验基因为1。

[0140] 可选地,请参考图12,图12为本发明又一实施例提供的电子细胞检测方法的流程示意图,在上述实施例的基础上,步骤S802可以详述为:

[0141] S901:计算连接序列的剩余码得到功能余数校验基因。

[0142] S902:根据功能余数校验基因与功能信号得到第二输出编码。

[0143] 在本实施例中,连接序列即为功能信号的连接序列,可通过对连接序列进行剩余码取模运算得到功能余数校验基因,缩短连接序列位数。再根据缩短后的连接序列与功能信号得到第二输出编码。即在 $B(S) = B(X) \times B(Y) - B(C)$,X可取缩短后的连接序列,即将功能余数校验基因作为X进行Berger码的运算。

[0144] 本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软

件的可互换性,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。

[0145] 所属领域的技术人员可以清楚地了解到,为了描述的方便和简洁,上述描述的模块和单元的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。

[0146] 在本申请所提供的几个实施例中,应该理解到,所揭露的模块和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另外,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口、装置或单元的间接耦合或通信连接,也可以是电的,机械的或其它的形式连接。

[0147] 作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本发明实施例方案的目的。

[0148] 另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以是两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。

[0149] 以上,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到各种等效的修改或替换,这些修改或替换都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以权利要求的保护范围为准。




图1




图2




图3




图4




图5




图6




图7




图8




图9




图10




图11




图12




图13