

(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国际局



(10) 国际公布号

WO 2018/010214 A1

(43) 国际公布日

2018年1月18日 (18.01.2018)

(51) 国际专利分类号:

H01L 21/26 (2006.01) H01L 21/34 (2006.01)

H01L 21/268 (2006.01) H01L 21/84 (2006.01)

H01L 21/28 (2006.01)

(21) 国际申请号:

PCT/CN2016/091824

(22) 国际申请日:

2016年7月27日 (27.07.2016)

(25) 申请语言:

中文

(26) 公布语言:

中文

(30) 优先权:

201610550800.X 2016年7月13日 (13.07.2016) CN

(71) 申请人: 深圳市华星光电技术有限公司(SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD.) [CN/CN]; 中国广东

省深圳市光明新区塘明大道9-2号, Guangdong 518132 (CN)。

(72) 发明人: 向舟翊(XIANG, Zhouyi); 中国广东省深圳市光明新区塘明大道9-2号, Guangdong 518132 (CN)。

(74) 代理人: 深圳市德力知识产权代理事务所(COMIPS INTELLECTUAL PROPERTY OFFICE); 中国广东省深圳市福田区上步中路深勘大厦15E, Guangdong 518028 (CN)。

(81) 指定国(除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA,

(54) Title: METHOD FOR MANUFACTURING METAL OXIDE THIN FILM TRANSISTOR ARRAY SUBSTRATE

(54) 发明名称: 金属氧化物薄膜晶体管阵列基板的制作方法




图1

- Step 1, provide a substrate (10), deposit a buffer layer (20) and a metal oxide semiconductor layer (30) on the substrate (10), pattern the metal oxide semiconductor layer (30) to obtain an active layer (35), and then perform first illumination processing on the active layer (35) to increase carrier concentration in the active layer (35)
- Step 2, form a gate (55) and a gate insulating layer (45), and perform second illumination processing on the active layer (35) using the gate (55) and the gate insulating layer (45) as barrier layers, to enhance the electrical conductivity of the area of the active layer (35) not covered by the gate (55) and the gate insulating layer (45)
- Step 3, deposit an interlayer dielectric layer (60) on the gate (55), the active layer (35), and the buffer layer (20) and perform patterning processing
- Step 4, deposit a source/drain metal layer on the interlayer dielectric layer (60) and perform patterning to form a source (71) and a drain (72)
- Step 5, deposit a passivation layer (80) on the interlayer dielectric layer (60), the source (71), and the drain (72) and perform patterning processing to form a pixel electrode (90) on the passivation layer (80)

(57) Abstract: The present invention provides a method for manufacturing a metal oxide thin film transistor array substrate. The thin film transistor adopts a top-gate coplanar structure, which can effectively reduce stray capacitance; an active layer, an insulating layer, and an exposed area of the active layer after a gate metal layer is patterned are processed by illumination twice, to overcome the defect of a low-temperature deposited film, increase carrier concentration in a channel region, and enhance the electrical conductivity of a contact region between a source and a drain; therefore, the contact resistance between the source and the active layer and between the drain and the active layer is lowered, the mobility and the current on/off ratio are improved, and the electrical property of the thin film

MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI,
NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU,
RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH,
TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA,
ZM, ZW。

(84) 指定国 (除另有指明, 要求每一种可提供的地区
保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ,
NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM,
AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG,
CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU,
IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT,
RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI,
CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布:

— 包括国际检索报告 (条约第21条(3))。

transistor is further improved.

(57) 摘要: 本发明提供一种金属氧化物薄膜晶体管阵列基板的制作方法, 薄膜晶体管采用顶栅共面结构, 能够有效降低寄生电容, 并利用两次光照的方法分别处理有源层、绝缘层与栅极金属层图案化后有源层暴露的区域, 来改善低温沉积膜的缺陷, 增加沟道区的载流子浓度, 增强源、漏极接触区导电性, 从而降低了源、漏极与有源层的接触电阻, 提高了迁移率和电流开关比, 进而提高了薄膜晶体管的电性。

金属氧化物薄膜晶体管阵列基板的制作方法

技术领域

5 本发明涉及显示技术领域，尤其涉及一种金属氧化物薄膜晶体管阵列基板的制作方法。

背景技术

在显示技术领域，平板显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、
10 笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。

薄膜晶体管（Thin Film Transistor, TFT）是目前液晶显示装置（Liquid Crystal Display, LCD）和有源矩阵驱动式有机电致发光显示装置（Active Matrix Organic Light-Emitting Diode, 简称 AMOLED）中的主要驱动元件，直接关系到高性能平板显示装置的发展方向。

15 薄膜晶体管具有多种结构，制备相应结构的薄膜晶体管有源层的材料也具有多种，其中，金属氧化物薄膜晶体管（metal oxide TFT）具有场效应迁移率高（ $\geq 10\text{cm}^2/\text{V} \cdot \text{s}$ ）、制备工艺简单、大面积沉积均匀性好、响应速度快、及可见光范围内透过率高等特点，被认为是显示器朝着大尺寸、及柔性化方向发展的最有潜力的背板技术，但是为了提高金属氧化物薄膜晶
20 体管的电性和稳定性，需要进行高温退火制程，限制了其在柔性方向的应用。

金属氧化物薄膜晶体管器件工作在饱和区时，载流子在绝缘层与有源层界面处形成导电沟道，此时沟道电阻相比于接触电阻可以忽略，总电阻主要取决于器件的接触电阻，即此时接触电阻的大小影响饱和区的源漏电
25 流，进而影响器件的饱和区场效应迁移率，如何降低接触电阻是改善器件电性的一个重要方向。

传统底栅结构的金属氧化物薄膜晶体管，由于栅极与源漏电极之间重叠面积较大，产生了较大的寄生电容，会导致信号的延迟，且其制作出来的晶体管尺寸较大，因而限制了其应用。顶栅自对准结构由于源漏电极之
30 间与栅极之间没有重叠，因此具有更低的寄生电容和更好的延展性。

发明内容

本发明的目的在于提供一种金属氧化物薄膜晶体管阵列基板的制作方法

法,通过光照的方式处理有源层,来改善低温沉积膜的缺陷,从而提高源、漏极接触区的导电性,增加沟道区的载流子浓度,提高器件电性。

为实现上述目的,本发明提供一种金属氧化物薄膜晶体管阵列基板的制作方法,包括如下步骤:

5 步骤 1、提供一基板,在所述基板上依次沉积缓冲层、及金属氧化物半导体层,对该金属氧化物半导体层进行图案化处理得到有源层,然后在空气环境中对该有源层进行第一次光照处理,使得所述有源层的载流子浓度增加;

10 步骤 2、在所述缓冲层、及有源层上依次沉积绝缘层、及栅极金属层,对该绝缘层、及栅极金属层进行图案化处理得到栅极与栅极绝缘层;

以所述栅极、及栅极绝缘层为阻挡层,在空气环境中对所述有源层进行第二次光照处理,使得所述有源层上未被所述栅极与栅极绝缘层覆盖的区域的导电性增强,形成源极接触区、漏极接触区、以及位于所述源极接触区与漏极接触区之间的沟道区;

15 步骤 3、在所述栅极、有源层、及缓冲层上沉积层间介电层,对该层间介电层进行图案化处理,在所述层间介电层上形成分别对应于所述源极接触区与漏极接触区的第一通孔与第二通孔;

20 步骤 4、在所述层间介电层上沉积源漏极金属层,对该源漏极金属层进行图案化处理,得到源极与漏极,所述源极和漏极分别通过第一通孔和第二通孔与所述有源层的源极接触区和漏极接触区相接触;

步骤 5、在所述层间介电层、源极、及漏极上沉积钝化层,对该钝化层进行图案化处理,在所述钝化层上形成对应于所述漏极的第三通孔,在所述钝化层上形成像素电极,所述像素电极通过第三通孔与所述漏极相接触,从而制得一金属氧化物薄膜晶体管阵列基板。

25 所述步骤 1 和步骤 2 中采用紫外光、微波、或者红外光对所述有源层进行光照处理。

所述步骤 1 和步骤 2 中采用波长为 185nm-254nm 的紫外光对所述有源层进行光照处理。

所述步骤 1 和步骤 2 中采用准分子激光对所述有源层进行光照处理。

30 所述金属氧化物半导体层的材料为铟镓锌氧化物、铟锡锌氧化物、或氧化锌。

所述金属氧化物半导体层通过物理气相沉积法、或凝胶溶液法在室温下沉积得到。

所述绝缘层、层间介电层、及钝化层的材料为氧化硅、氧化铝、氮化

铝、或氧化铅。

所述绝缘层、层间介电层、及钝化层通过化学气相沉积法、原子层沉积、或物理气相沉积法沉积得到。

所述栅极、源极、及漏极的材料为钼、钛、铝、及铜中的一种或多种的堆栈组合。

所述像素电极的材料为氧化铟锡。

本发明还提供一种金属氧化物薄膜晶体管阵列基板的制作方法，包括如下步骤：

步骤 1、提供一基板，在所述基板上依次沉积缓冲层、及金属氧化物半导体层，对该金属氧化物半导体层进行图案化处理得到有源层，然后对该有源层进行第一次光照处理，使得所述有源层的载流子浓度增加；

步骤 2、在所述缓冲层、及有源层上依次沉积绝缘层、及栅极金属层，对该绝缘层、及栅极金属层进行图案化处理得到栅极与栅极绝缘层；

以所述栅极、及栅极绝缘层为阻挡层，在空气环境中对所述有源层进行第二次光照处理，使得所述有源层上未被所述栅极与栅极绝缘层覆盖的区域的导电性增强，形成源极接触区、漏极接触区、以及位于所述源极接触区与漏极接触区之间的沟道区；

步骤 3、在所述栅极、有源层、及缓冲层上沉积层间介电层，对该层间介电层进行图案化处理，在所述层间介电层上形成分别对应于所述源极接触区与漏极接触区的第一通孔与第二通孔；

步骤 4、在所述层间介电层上沉积源漏极金属层，对该源漏极金属层进行图案化处理，得到源极与漏极，所述源极和漏极分别通过第一通孔和第二通孔与所述有源层的源极接触区和漏极接触区相接触；

步骤 5、在所述层间介电层、源极、及漏极上沉积钝化层，对该钝化层进行图案化处理，在所述钝化层上形成对应于所述漏极的第三通孔，在所述钝化层上形成像素电极，所述像素电极通过第三通孔与所述漏极相接触，从而制得一金属氧化物薄膜晶体管阵列基板；

其中，所述绝缘层、层间介电层、及钝化层的材料为氧化硅、氧化铝、氮化铝、或氧化铅；

其中，所述绝缘层、层间介电层、及钝化层通过化学气相沉积法、原子层沉积、或物理气相沉积法沉积得到；

其中，所述栅极、源极、及漏极的材料为钼、钛、铝、及铜中的一种或多种的堆栈组合；

其中，所述像素电极的材料为氧化铟锡。

本发明的有益效果：本发明提供一种金属氧化物薄膜晶体管阵列基板的制作方法，薄膜晶体管采用顶栅共面结构，能够有效降低寄生电容，并利用两次光照的方法分别处理有源层、绝缘层与栅极金属层图案化后有源层暴露的区域，来改善低温沉积膜的缺陷，使得沟道区的载流子浓度增加，并使得源、漏极接触区的导电性增强，从而降低了源、漏极与有源层的接触电阻，提高了迁移率和电流开关比，进而提高了薄膜晶体管的电性。

附图说明

下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其他有益效果显而易见。

附图中，

图 1 为本发明的金属氧化物薄膜晶体管阵列基板的制作方法的流程示意图；

图 2-3 为本发明的金属氧化物薄膜晶体管阵列基板的制作方法的步骤 1 的示意图；

图 4-5 为本发明的金属氧化物薄膜晶体管阵列基板的制作方法的步骤 2 的示意图；

图 6 为本发明的金属氧化物薄膜晶体管阵列基板的制作方法的步骤 3 的示意图；

图 7 为本发明的金属氧化物薄膜晶体管阵列基板的制作方法的步骤 4 的示意图；

图 8 为本发明的金属氧化物薄膜晶体管阵列基板的制作方法的步骤 5 的示意图。

具体实施方式

为进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。

请参阅图 1，本发明提供一种金属氧化物薄膜晶体管阵列基板的制作方法，包括如下步骤：

步骤 1、如图 2-3 所示，提供一基板 10，在所述基板 10 上依次沉积缓冲层 20、及金属氧化物半导体层 30，对该金属氧化物半导体层 30 进行图案化处理得到有源层 35，然后对该有源层 35 进行第一次光照处理，使得所述有源层 35 的载流子浓度增加。

具体地，所述金属氧化物半导体层 30 的材料为铟镓锌氧化物 (IGZO)、

铟锡锌氧化物 (ITZO)、氧化锌 (ZnO)、或其他透明的金属氧化物材料。

具体地,所述金属氧化物半导体层 30 通过低温沉积膜的方法沉积得到,优选物理气相沉积 (Physical Vapor Deposition, PVD) 法、或凝胶溶液法。

步骤 2、如图 4-5 所示,在所述缓冲层 20、有源层 35 上依次沉积绝缘层 40、及栅极金属层 50,对该绝缘层 40、及栅极金属层 50 进行图案化处理得到栅极 55 与栅极绝缘层 45;

以所述栅极 55、及栅极绝缘层 45 为阻挡层,在空气环境中对所述有源层 35 进行第二次光照处理,使得所述有源层 35 上未被所述栅极 55 与栅极绝缘层 45 覆盖的区域的导电性增强,形成源极接触区 351、漏极接触区 352、以及位于所述源极接触区 351 与漏极接触区 352 之间的沟道区 353。

具体地,所述步骤 1 中对有源层 35 进行第一次光照处理后,使得所述有源层 35 的载流子浓度增加,即使得所述有源层 35 的沟道区 353 的载流子浓度增加,提高了薄膜晶体管的开关比;所述步骤 2 中对有源层 35 进行第二次光照处理,使得所述有源层 35 上的源极接触区 351、及漏极接触区 352 的导电性增强,降低了源极 71、及漏极 72 分别与源极接触区 351、及漏极接触区 352 的接触电阻;因此,提高了薄膜晶体管的电性。

具体地,所述步骤 1 和步骤 2 中采用紫外光、微波、或者红外光对所述有源层 35 进行光照处理,具体光照处理时间和光照能量强度随器件取得最佳电性而做调整;所采用的紫外光包括 185nm-254nm 的紫外光、和准分子激光。优选地,所述步骤 1 和步骤 2 中采用波长为 185nm-254nm 的紫外光对所述有源层 35 进行光照处理。

需要说明的是,通过光照使得源极接触区 351、及漏极接触区 352 的导电性增强的基本原理为:通过在空气环境中对有源层 35 上露出的区域进行光照,光波使空气中的水 (H_2O) 分解成氢氧根离子 (OH^-) 和氢离子 (H^+),从而提高了有源层 35 的源极接触区 351、及漏极接触区 352 中的氢氧根离子浓度,进而使其导电性得以增强。

步骤 3、如图 6 所示,在所述栅极 55、有源层 35、及缓冲层 20 上沉积层间介电层 60,对该层间介电层 60 进行图案化处理,在所述层间介电层 60 上形成分别对应于所述源极接触区 351 与漏极接触区 352 的第一通孔 61 与第二通孔 62。

步骤 4、如图 7 所示,在所述层间介电层 60 上沉积源漏极金属层,对该源漏极金属层进行图案化处理,得到源极 71 与漏极 72,所述源极 71 和漏极 72 分别通过第一通孔 61 和第二通孔 62 与所述有源层 35 的源极接触区 351 和漏极接触区 352 相接触。

步骤 5、如图 8 所示，在所述层间介电层 60、源极 71 及漏极 72 上沉积钝化层 80，对该钝化层 80 进行图案化处理，在所述钝化层 80 上形成对应于所述漏极 72 的第三通孔 81，在所述钝化层 80 上形成像素电极 90，所述像素电极 90 通过第三通孔 81 与所述漏极 72 相接触，从而制得一金属氧化物薄膜晶体管阵列基板。

具体地，所述绝缘层 40、层间介电层 60、及钝化层 80 的材料为氧化硅 (SiO_x)、氧化铝 (AlO_x)、氮化铝 (AlN_x)、或氧化铪 (HfO_2)。

具体地，所述绝缘层 40、层间介电层 60、及钝化层 80 通过化学气相沉积 (Plasma Enhanced Chemical Vapor Deposition, PECVD) 法、原子层沉积 (Atomic layer deposition, ALD) 法、或物理气相沉积法沉积得到。

具体地，所述栅极 55、源极 71、及漏极 72 的材料为钼 (Mo)、钛 (Ti)、铝 (Al)、及铜 (Cu) 中的一种或多种的堆栈组合。

具体地，所述像素电极 90 的材料为氧化铟锡 (ITO)。

综上所述，本发明提供一种金属氧化物薄膜晶体管阵列基板的制作方法，薄膜晶体管采用顶栅共面结构，能够有效降低寄生电容，并利用两次光照的方法分别处理有源层、绝缘层与栅极金属层图案化后有源层暴露的区域，来改善低温沉积膜的缺陷，使得沟道区的载流子浓度增加，并使得源、漏极接触区的导电性增强，从而降低了源、漏极与有源层的接触电阻，提高了迁移率和电流开关比，进而提高了薄膜晶体管的电性。

以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。

权 利 要 求

1、一种金属氧化物薄膜晶体管阵列基板的制作方法，包括如下步骤：

步骤 1、提供一基板，在所述基板上依次沉积缓冲层、及金属氧化物半
5 导体层，对该金属氧化物半导体层进行图案化处理得到有源层，然后对该有源层进行第一次光照处理，使得所述有源层的载流子浓度增加；

步骤 2、在所述缓冲层、及有源层上依次沉积绝缘层、及栅极金属层，对该绝缘层、及栅极金属层进行图案化处理得到栅极与栅极绝缘层；

以所述栅极、及栅极绝缘层为阻挡层，在空气环境中对所述有源层进
10 行第二次光照处理，使得所述有源层上未被所述栅极与栅极绝缘层覆盖的区域的导电性增强，形成源极接触区、漏极接触区、以及位于所述源极接触区与漏极接触区之间的沟道区；

步骤 3、在所述栅极、有源层、及缓冲层上沉积层间介电层，对该层间介电层进行图案化处理，在所述层间介电层上形成分别对应于所述源极接
15 触区与漏极接触区的第一通孔与第二通孔；

步骤 4、在所述层间介电层上沉积源漏极金属层，对该源漏极金属层进行图案化处理，得到源极与漏极，所述源极和漏极分别通过第一通孔和第二通孔与所述有源层的源极接触区和漏极接触区相接触；

步骤 5、在所述层间介电层、源极、及漏极上沉积钝化层，对该钝化层
20 进行图案化处理，在所述钝化层上形成对应于所述漏极的第三通孔，在所述钝化层上形成像素电极，所述像素电极通过第三通孔与所述漏极相接触，从而制得一金属氧化物薄膜晶体管阵列基板。

2、如权利要求 1 所述的金属氧化物薄膜晶体管阵列基板的制作方法，其中，所述步骤 1 和步骤 2 中采用紫外光、微波、或者红外光对所述有源
25 层进行光照处理。

3、如权利要求 2 所述的金属氧化物薄膜晶体管阵列基板的制作方法，其中，所述步骤 1 和步骤 2 中采用波长为 185nm-254nm 的紫外光对所述有源层进行光照处理。

4、如权利要求 2 所述的金属氧化物薄膜晶体管阵列基板的制作方法，
30 其中，所述步骤 1 和步骤 2 中采用准分子激光对所述有源层进行光照处理。

5、如权利要求 1 所述的金属氧化物薄膜晶体管阵列基板的制作方法，其中，所述金属氧化物半导体层的材料为铟镓锌氧化物、铟锡锌氧化物、或氧化锌。

6、如权利要求1所述的金属氧化物薄膜晶体管阵列基板的制作方法，其中，所述金属氧化物半导体层通过物理气相沉积法、或凝胶溶液法在室温下沉积得到。

5 7、如权利要求1所述的金属氧化物薄膜晶体管阵列基板的制作方法，其中，所述绝缘层、层间介电层、及钝化层的材料为氧化硅、氧化铝、氮化铝、或氧化镓。

8、如权利要求1所述的金属氧化物薄膜晶体管阵列基板的制作方法，其中，所述绝缘层、层间介电层、及钝化层通过化学气相沉积法、原子层沉积、或物理气相沉积法沉积得到。

10 9、如权利要求1所述的金属氧化物薄膜晶体管阵列基板的制作方法，其中，所述栅极、源极、及漏极的材料为钼、钛、铝、及铜中的一种或多种的堆栈组合。

10、如权利要求1所述的金属氧化物薄膜晶体管阵列基板的制作方法，其中，所述像素电极的材料为氧化铟锡。

15 11、一种金属氧化物薄膜晶体管阵列基板的制作方法，包括如下步骤：

步骤1、提供一基板，在所述基板上依次沉积缓冲层、及金属氧化物半导体层，对该金属氧化物半导体层进行图案化处理得到有源层，然后对该有源层进行第一次光照处理，使得所述有源层的载流子浓度增加；

20 步骤2、在所述缓冲层、及有源层上依次沉积绝缘层、及栅极金属层，对该绝缘层、及栅极金属层进行图案化处理得到栅极与栅极绝缘层；

以所述栅极、及栅极绝缘层为阻挡层，在空气环境中对所述有源层进行第二次光照处理，使得所述有源层上未被所述栅极与栅极绝缘层覆盖的区域的导电性增强，形成源极接触区、漏极接触区、以及位于所述源极接触区与漏极接触区之间的沟道区；

25 步骤3、在所述栅极、有源层、及缓冲层上沉积层间介电层，对该层间介电层进行图案化处理，在所述层间介电层上形成分别对应于所述源极接触区与漏极接触区的第一通孔与第二通孔；

步骤4、在所述层间介电层上沉积源漏极金属层，对该源漏极金属层进行图案化处理，得到源极与漏极，所述源极和漏极分别通过第一通孔和第二通孔与所述有源层的源极接触区和漏极接触区相接触；

30 步骤5、在所述层间介电层、源极、及漏极上沉积钝化层，对该钝化层进行图案化处理，在所述钝化层上形成对应于所述漏极的第三通孔，在所述钝化层上形成像素电极，所述像素电极通过第三通孔与所述漏极相接触，从而制得一金属氧化物薄膜晶体管阵列基板；

其中,所述绝缘层、层间介电层、及钝化层的材料为氧化硅、氧化铝、氮化铝、或氧化铪;

其中,所述绝缘层、层间介电层、及钝化层通过化学气相沉积法、原子层沉积、或物理气相沉积法沉积得到;

5 其中,所述栅极、源极、及漏极的材料为钼、钛、铝、及铜中的一种或多种的堆栈组合;

其中,所述像素电极的材料为氧化铟锡。

12、如权利要求 11 所述的金属氧化物薄膜晶体管阵列基板的制作方法,其中,所述步骤 1 和步骤 2 中采用紫外光、微波、或者红外光对所述有源层进行光照处理。
10

13、如权利要求 12 所述的金属氧化物薄膜晶体管阵列基板的制作方法,其中,所述步骤 1 和步骤 2 中采用波长为 185nm-254nm 的紫外光对所述有源层进行光照处理。

14、如权利要求 12 所述的金属氧化物薄膜晶体管阵列基板的制作方法,其中,所述步骤 1 和步骤 2 中采用准分子激光对所述有源层进行光照处理。
15

15、如权利要求 11 所述的金属氧化物薄膜晶体管阵列基板的制作方法,其中,所述金属氧化物半导体层的材料为铟镓锌氧化物、铟锡锌氧化物、或氧化锌。

16、如权利要求 11 所述的金属氧化物薄膜晶体管阵列基板的制作方法,其中,所述金属氧化物半导体层通过物理气相沉积法、或凝胶溶液法在室温下沉积得到。
20




图1




图2




图3




图4




图5




图6




图7




图8

INTERNATIONAL SEARCH REPORT

International application No.

PCT/CN2016/091824

A. CLASSIFICATION OF SUBJECT MATTER

H01L 21/26 (2006.01) i; H01L 21/268 (2006.01) i; H01L 21/28 (2006.01) i; H01L 21/34 (2006.01) i; H01L 21/84 (2006.01) i
According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CNXTX; CNABS; DWPI: active layer, thin film transistor, TFT, carrier, mobility, irradiation, source, drain, gate, pixel electrode

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	CN 105529366 A (SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD.), 27 April 2016 (27.04.2016), description, paragraphs [0044]-[0065], and figures 1-8	1-16
Y	KR 20100120939 A (UNIV KOOKMIN IND ACAD COOP FOUND et al.), 17 November 2010 (17.11.2010), description, paragraphs [0022]-[0030], and figure 2b	1-16
A	CN 103177969 A (SHANGHAI UNIVERSITY), 26 June 2013 (26.06.2013), the whole document	1-16
A	US 2009309102 A1 (KIM, B.G. et al.), 17 December 2009 (17.12.2009), the whole document	1-16

☐ Further documents are listed in the continuation of Box C.

☒ See patent family annex.

* Special categories of cited documents:	“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
“A” document defining the general state of the art which is not considered to be of particular relevance	“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
“E” earlier application or patent but published on or after the international filing date	“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	“&” document member of the same patent family
“O” document referring to an oral disclosure, use, exhibition or other means	
“P” document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search 07 April 2017 (07.04.2017)	Date of mailing of the international search report 19 April 2017 (19.04.2017)
Name and mailing address of the ISA/CN: State Intellectual Property Office of the P. R. China No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing 100088, China Facsimile No.: (86-10) 62019451	Authorized officer JIANG, Yujing Telephone No.: (86-10) 62411559

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/CN2016/091824

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
CN 105529366 A	27 April 2016	None	
KR 20100120939 A	17 November 2010	None	
CN 103177969 A	26 June 2013	None	
US 2009309102 A1	17 December 2009	KR 20090128998 A	16 December 2009
		US 8659094 B2	25 February 2014
		US 7989242 B2	02 August 2011
		US 2011220893 A1	15 September 2011
		KR 1322267 B1	25 October 2013

国际检索报告

国际申请号

PCT/CN2016/091824

A. 主题的分类		
H01L 21/26(2006.01)i; H01L 21/268(2006.01)i; H01L 21/28(2006.01)i; H01L 21/34(2006.01)i; H01L 21/84(2006.01)i		
按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类		
B. 检索领域		
检索的最低限度文献(标明分类系统和分类号)		
H01L		
包含在检索领域中的除最低限度文献以外的检索文献		
在国际检索时查阅的电子数据库(数据库的名称, 和使用的检索词(如使用))		
CNTXT;CNABS;DWPI:有源层, 薄膜晶体管, 载流子, 迁移率, 照射, 光照, 源极, 漏极, 栅极, 像素电极, active layer, thin film transistor, TFT, carrier, mobility, irradiation, source, drain, gate, pixel electrode		
C. 相关文件		
类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求
Y	CN 105529366 A (深圳市华星光电技术有限公司) 2016年 4月 27日 (2016 - 04 - 27) 说明书第[0044]-[0065]段, 图1-8	1-16
Y	KR 20100120939 A (UNIV KOOKMIN IND ACAD COOP FOUND 等) 2010年 11月 17日 (2010 - 11 - 17) 说明书第[0022]-[0030]段, 图2b	1-16
A	CN 103177969 A (上海大学) 2013年 6月 26日 (2013 - 06 - 26) 全文	1-16
A	US 2009309102 A1 (KIM 等) 2009年 12月 17日 (2009 - 12 - 17) 全文	1-16
☐ 其余文件在C栏的续页中列出。 ☒ 见同族专利附件。		
* 引用文件的具体类型: “A” 认为不特别相关的表示了现有技术一般状态的文件 “E” 在国际申请日的当天或之后公布的在先申请或专利 “L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件(如具体说明的) “O” 涉及口头公开、使用、展览或其他方式公开的文件 “P” 公布日先于国际申请日但迟于所要求的优先权日的文件 “T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件 “X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性 “Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性 “&” 同族专利的文件		
国际检索实际完成的日期		国际检索报告邮寄日期
2017年 4月 7日		2017年 4月 19日
ISA/CN的名称和邮寄地址		受权官员
中华人民共和国国家知识产权局(ISA/CN) 中国北京市海淀区蓟门桥西土城路6号 100088		蒋煜婧
传真号 (86-10)62019451		电话号码 (86-10)62411559

国际检索报告
关于同族专利的信息

国际申请号

PCT/CN2016/091824

检索报告引用的专利文件			公布日 (年/月/日)	同族专利	公布日 (年/月/日)
CN	105529366	A	2016年 4月 27日	无	
KR	20100120939	A	2010年 11月 17日	无	
CN	103177969	A	2013年 6月 26日	无	
US	2009309102	A1	2009年 12月 17日	KR 20090128998 A	2009年 12月 16日
				US 8659094 B2	2014年 2月 25日
				US 7989242 B2	2011年 8月 2日
				US 2011220893 A1	2011年 9月 15日
				KR 1322267 B1	2013年 10月 25日

表 PCT/ISA/210 (同族专利附件) (2009年7月)