

【公報種別】特許法第 17 条の 2 の規定による補正の掲載
 【部門区分】第 7 部門第 2 区分
 【発行日】平成 17 年 12 月 22 日 (2005.12.22)

【公表番号】特表 2002-537646 (P2002-537646A)
 【公表日】平成 14 年 11 月 5 日 (2002.11.5)
 【出願番号】特願 2000-600207 (P2000-600207)
 【国際特許分類第 7 版】

H 0 1 L 21/822
 H 0 1 L 21/02
 H 0 1 L 21/8234
 H 0 1 L 27/04
 H 0 1 L 27/088

【F I】

H 0 1 L 27/04 A
 H 0 1 L 21/02 A
 H 0 1 L 27/08 1 0 2 Z

【手続補正書】

【提出日】平成 16 年 7 月 26 日 (2004.7.26)

【手続補正 1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】 集積回路 (I C) に実装される装置 (I C I D) であって、それが実装された集積回路を識別する識別番号 (I D) を発生するもので、

その装置が、

前記 I C 内に形成された複数の識別セルであって、それぞれのセルが前記 I C のランダムなパラメータの変動の実質的な関数である出力を有するものと、

前記複数の識別セルの出力を監視し、そして、それに応じて前記 I D を発生する測定手段を有するが、前記 I D もまた前記セル内のランダムなパラメータの変動の実質的な関数である装置。

【請求項 2】 前記複数の識別セルのそれぞれの出力に応じて前記測定手段が前記 I D の値を確定することを特徴とする前記請求項 1 に記載の装置。

【請求項 3】 前記識別セルのそれぞれが少なくとも一つのトランジスタを有し、

各セルの出力がそのトランジスタの動作特性の関数であり、その関数が順次前記 I C の前記ランダムなパラメータの変動の関数となることを特徴とする前記請求項 2 に記載の装置。

【請求項 4】 前記識別セルのそれぞれが前記 I C の前記ランダムなパラメータの変動に起因して動作特性に差を有する二つのトランジスタを有し、前記セルの前記出力が前記動作特性の差の関数であることを特徴とする前記請求項 2 に記載の装置。

【請求項 5】 前記トランジスタが金属酸化物半導体フィールド効果トランジスタ (M O S F E T) であることを特徴とする前記請求項 4 に記載の装置。

【請求項 6】 更に、前記 I C 内に形成された複数のタイプセルであって、それぞれのタイプセルが前記ランダムなパラメータの変動とは実質的に無関係である出力を有するものを有し、

前記測定手段が、また、前記複数のタイプセルのそれぞれの出力を監視し、そして、また、前記複数の前記タイプセルの前記出力に応じて前記 I D を発生することを特徴とする

前記請求項 2 に記載の装置。

【請求項 7】 前記測定手段によって発生された前記 ID が、前記複数の識別セルの監視されている出力のパターンを反映する第 1 のフィールドと、前記複数のタイプセルの監視されている出力のパターンを反映した第 2 のフィールドを有することを特徴とする前記請求項 6 に記載の装置。

【請求項 8】 前記測定手段が、

前記識別セルの監視されている出力の大きさを逐次比較し、連続するビットであって、その連続ビットのそれぞれが前記識別セルの出力の比較結果を示すものを発生する手段と

、
前記連続ビットに応じて前記 ID を発生する手段を有することを特徴とする前記請求項 1 に記載の装置。

【請求項 9】 前記セルのそれぞれの出力が、前記ランダムなパラメータの変動の関数である二つの出力信号を有し、前記測定手段によって監視された前記出力が前記二つの出力信号の差を有することを特徴とする前記請求項 1 に記載の装置。

【請求項 10】 前記測定手段が、

前記識別セルのうちの連続するものの出力信号の間の前記差を比較する手段であって、連続するビットを発生するが、そのそれぞれのビットが前記比較の個別のものの結果を示すものと、

前記連続ビットに応じて前記 ID を発生する手段とを有することを特徴とする前記請求項 9 に記載の装置。

【請求項 11】 集積回路 (IC) に識別番号 (ID) を提供する方法であって、その方法が、

複数の識別セルであって、それぞれのセルが前記 IC のランダムなパラメータの変動の実質的な関数である出力を有するものを前記 IC 内に形成する工程と、

それぞれのセルの出力に応じて前記 ID を発生する工程を有するが、前記 ID がまた前記 IC 内のランダムなパラメータの変動の実質的な関数である方法。

【請求項 12】 前記複数の識別セルのそれぞれの出力に応じて前記 ID の値が確定されることを特徴とする前記請求項 11 に記載の方法。

【請求項 13】 前記識別セルのそれぞれが少なくとも一つのトランジスタを有し、

前記出力が、そのトランジスタの動作特性の関数であり、その関数が順次前記 IC の前記ランダムなパラメータの変動の関数となることを特徴とする前記請求項 12 に記載の方法。

【請求項 14】 前記識別セルのそれぞれが前記 IC の前記ランダムな変動に起因して動作特性に差を有する二つのトランジスタを有し、前記出力が前記トランジスタの前記動作特性の前記差の関数であることを特徴とする前記請求項 12 に記載の方法。

【請求項 15】 前記トランジスタが金属酸化物半導体フィールド効果トランジスタ (MOSFET) であることを特徴とする前記請求項 14 に記載の方法。

【請求項 16】 集積回路 (IC) に識別番号 (ID) を提供する方法であって、その方法が、

複数の識別セルであって、それぞれのセルが前記 IC のランダムなパラメータの変動の実質的な関数である出力を有するものを前記 IC 内に形成する工程と、

複数のタイプセルであって、それぞれのタイプセルが前記ランダムなパラメータの変動とは実質的に無関係である出力を有するものを前記 IC 内に形成する工程と、

前記複数の識別セルと前記複数のタイプセルの出力の組み合わせに応じて前記 ID を発生する工程を有するが、前記 ID の値が前記複数の識別セルと前記複数のタイプセルの出力の組み合わせに応じて確定され、前記値が前記 IC 内のランダムなパラメータの変動の実質的な関数である方法。

【請求項 17】 前記発生された ID が、前記複数の識別セルの出力のパターンを反映する第 1 のフィールドと、前記複数のタイプセルの出力のパターンを反映した第 2 のフィールドを有することを特徴とする前記請求項 16 に記載の方法。

【請求項 18】 出力に応じて前記 ID を発生する工程が、
前記識別セルの対の監視されている出力を比較するサブ工程と、
連続するビットであって、その連続ビットのそれぞれが前記比較の個々の結果を示すものを発生するサブ工程と、
前記連続ビットに応じて前記 ID を発生するサブ工程を有することを特徴とする前記請求項 11 に記載の方法。

【請求項 19】 前記セルのそれぞれが、前記ランダムなパラメータの変動の関数である二つの出力信号を生成し、前記セルの前記出力が前記二つの出力信号の差を有することを特徴とする前記請求項 11 に記載の方法。

【請求項 20】 監視されている出力に応じて前記 ID を発生する工程が、
前記識別セルの対の出力信号の間の比較を行うサブ工程と、
連続するビットであって、その連続ビットのそれぞれが前記比較の個々の結果を示すものを発生するサブ工程と、
前記連続ビットに応じて前記 ID を発生するサブ工程を有することを特徴とする前記請求項 19 に記載の方法。

【請求項 21】 半導体デバイスに識別番号 (ID) を提供する方法であって、
前記半導体デバイス内のランダムなパラメータ変動の実質的な関数である各信号を出力する識別回路を前記半導体デバイス内に形成する工程と、
前記各信号に応じて、前記半導体デバイス内のランダムなパラメータ変動の実質的な関数である前記 ID を発生する工程とからなることを特徴とする方法。

【請求項 22】 前記半導体デバイスが集積回路を構成することを特徴とする前記請求項 21 に記載の方法。

【請求項 23】 半導体デバイスに識別番号 (ID) を提供する方法であって、
前記半導体デバイス内のランダムなパラメータ変動の実質的な関数である各信号を出力する識別回路を前記半導体デバイス内に形成する工程と、
前記のランダムなパラメータ変動の影響を実質的に受けないタイプコードを出力するタイプコード回路を前記半導体デバイス内に形成する工程と、
前記識別信号回路と前記タイプコード回路の各出力に応じて前記 ID を発生する工程とからなることを特徴とする方法。

【請求項 24】 前記半導体デバイスが集積回路を構成することを特徴とする前記請求項 23 に記載の方法。

【請求項 25】 集積回路を製造並びに識別する方法であって、
前記集積回路を複数の集積回路の一つとして製造する工程であり、それぞれの集積回路が複数の識別セルを有し、前記複数の識別セルのそれぞれが特定の集積回路内のランダムなパラメータ変動の実質的な関数である出力を有するものと、
前記複数の集積回路のそれぞれに対して識別番号 (ID) を発生する工程であり、前記 ID により前記集積回路が識別されると共に、前記複数の集積回路のうちの他の集積回路から前記集積回路を区別し、各 ID が各集積回路内のランダムなパラメータ変動の実質的な関数であるものとなることを特徴とする方法。

【請求項 26】 前記複数の集積回路のそれぞれに対する各 ID が記録されることを特徴とする前記請求項 25 に記載の方法。

【請求項 27】 前記各 ID がデータベース内に記録されることを特徴とする前記請求項 26 に記載の方法。

【請求項 28】 前記集積回路に対して固有の ID を提供して、前記固有の ID を集積回路の追跡のために用いることを特徴とする前記請求項 25 に記載の方法。

【請求項 29】 前記複数の識別セルが ID を発生するために使用されていないときには、前記識別セルにかかる電氣的ストレスを取り除く電圧を前記識別セルに印加することを特徴とする前記請求項 25 に記載の方法。

【請求項 30】 前記複数の識別セルの数が識別されるべき集積回路の総数に基づいて決められることを特徴とする前記請求項 25 に記載の方法。

【請求項 3 1】 前記識別セルの数が前記集積回路を製造するために使用される製造方法のドリフトの量に基づいて決定される特徴とする前記請求項 3 0 に記載の方法。

【請求項 3 2】 前記集積回路をシステムの識別に用いることを特徴とする前記請求項 2 5 に記載の方法。

【請求項 3 3】 前記 I D がタイプコードであり、該タイプコードが前記集積回路の I D 発生回路の欠陥検出に用いられることを特徴とする前記請求項 2 5 に記載の方法。

【請求項 3 4】 発生された前記 I D がメモリに記憶されることを特徴とする前記請求項 2 5 に記載の方法。

【請求項 3 5】 半導体デバイスを識別する方法であって、

半導体デバイス内の識別回路が前記半導体デバイス内のランダムなパラメータ変動の実質的な関数である出力を提供し、その出力に基づいて前記半導体デバイスに対する識別番号 (I D) を発生する工程であって、該半導体デバイスに対する I D が前記半導体デバイス内のランダムなパラメータ変動の実質的な関数であるものと、

前記発生された I D に基づいて前記半導体デバイスを識別する工程とからなる方法。

【請求項 3 6】 前記発生された I D がデータベース内に記録されることを特徴とする前記請求項 3 5 に記載の方法。

【請求項 3 7】 前記半導体デバイスに対して固有の I D を提供し、該固有の I D を前記半導体デバイスの追跡のために用いることを特徴とする前記請求項 3 5 に記載の方法。

【請求項 3 8】 前記識別回路が I D を発生するために前記識別回路に制御信号を入力することを特徴とする前記請求項 3 5 に記載の方法。

【請求項 3 9】 前記識別回路が複数の出力を有し、前記識別回路の該出力の数が識別されるべき半導体デバイスの総数に基づいて決められることを特徴とする前記請求項 3 5 に記載の方法。

【請求項 4 0】 前記識別回路の出力の数が前記半導体デバイスを製造するために使用される製造方法のドリフトの量に基づいて決定されることを特徴とする前記請求項 3 9 に記載の方法。

【請求項 4 1】 前記半導体デバイスをシステムの識別に用いることを特徴とする前記請求項 3 5 に記載の方法。

【請求項 4 2】 前記 I D がタイプコードであり、該タイプコードが前記集積回路の I D 発生回路の欠陥検出に用いられることを特徴とする前記請求項 3 5 に記載の方法。

【請求項 4 3】 発生された前記 I D がメモリに記憶されることを特徴とする前記請求項 3 5 に記載の方法。

【請求項 4 4】 前記半導体デバイスが集積回路を構成することを特徴とする前記請求項 3 5 に記載の方法。

【請求項 4 5】 複数の識別セルを有する半導体デバイスであり、各識別セルが前記半導体デバイスのランダムなパラメータ変動の実質的な関数である出力を有するものを具備するシステムを作動する方法であって、

前記複数の識別セルの各出力に応じて、前記半導体デバイス内のランダムなパラメータ変動の実質的な関数である識別番号 (I D) を発生する工程と、

該 I D を用いて前記システムを作動する工程とからなることを特徴とする方法。

【請求項 4 6】 前記半導体デバイスが集積回路を構成することを特徴とする前記請求項 4 5 に記載の方法。

【請求項 4 7】 複数の識別セルを有する集積回路であって、前記複数の識別セルの各々が前記集積回路内のランダムなパラメータ変動の実質的な関数である出力を有するものを追跡する方法であって、

前記集積回路の製造後に、前記集積回路を識別するための第 1 の識別番号 (I D) を第 1 の時点で発生する工程であって、前記第 1 の I D が前記集積回路内のランダムなパラメータ変動の実質的な関数であるものと、

前記第 1 の時点で発生された前記集積回路に対する前記第 1 の I D を識別レコードに記

憶する工程と、

前記第 1 の時点の後の第 2 の時点で、第 2 の識別番号 (I D) を発生する工程と、

前記第 2 の時点で発生された前記第 2 の I D を前記識別レコードに記録された第 1 の I D と比較する工程と、

前記第 1 と第 2 の I D の比較結果に基づいて、集積回路を識別する工程とからなる方法。

【請求項 48】 前記第 1 の I D がデータベース内に記録されることを特徴とする前記請求項 47 に記載の方法。

【請求項 49】 前記集積回路に対して固有の第 1 と第 2 の I D を提供し、前記固有の第 1 と第 2 の I D を前記集積回路の追跡のために用いることを特徴とする前記請求項 47 に記載の方法。

【請求項 50】 前記複数の識別セルが I D を発生するために使用されていないときには、前記識別セルにかかる電氣的ストレスを取り除く電圧を前記識別セルに印加することを特徴とする前記請求項 47 に記載の方法。

【請求項 51】 前記複数の識別セルの数が識別されるべき集積回路の総数に基づいて決められることを特徴とする前記請求項 47 に記載の方法。

【請求項 52】 前記複数の識別セルの数が前記集積回路を製造するために使用される製造方法のドリフトの量に基づいて決定されることを特徴とする前記請求項 51 に記載の方法。

【請求項 53】 前記集積回路をシステムの識別に用いることを特徴とする前記請求項 47 に記載の方法。

【請求項 54】 前記 I D がタイプコードであり、該タイプコードが前記集積回路の I D 発生回路の欠陥検出に用いられることを特徴とする前記請求項 47 に記載の方法。

【請求項 55】 発生された前記 I D がメモリに記録されることを特徴とする前記請求項 47 に記載の方法。

【請求項 56】 識別番号 (I D) に基づいてシステムを識別する方法であって、前記システムに用いられている半導体デバイス内の複数の識別セルが、前記半導体デバイス内のランダムなパラメータ変動の実質的な関数である前記識別セルの出力に基づいて I D を発生する工程であって、前記 I D が前記半導体デバイス内のランダムなパラメータ変動の実質的な関数であるものと、

前記 I D に基づいて前記システムを識別する工程とからなる方法。

【請求項 57】 前記発生された I D がデータベース内に記録されることを特徴とする前記請求項 56 に記載の方法。

【請求項 58】 前記半導体デバイスに対して固有の I D を提供し、該固有の I D を前記システムの追跡のために用いることを特徴とする前記請求項 56 に記載の方法。

【請求項 59】 前記複数の識別セルが I D を発生するために使用されていないときには、前記複数の識別セルにかかる電氣的ストレスを取り除く電圧を前記識別セルに印加することを特徴とする前記請求項 56 に記載の方法。

【請求項 60】 前記複数の識別セルの数が識別されるべきシステムの総数に基づいて決められることを特徴とする前記請求項 56 に記載の方法。

【請求項 61】 前記複数の識別セルの数が前記半導体デバイスを製造するために使用される製造方法のドリフトの量に基づいて決定されることを特徴とする前記請求項 56 に記載の方法。

【請求項 62】 前記半導体デバイスをシステムの識別に用いることを特徴とする前記請求項 56 に記載の方法。

【請求項 63】 前記 I D がタイプコードであり、該タイプコードが前記半導体デバイスの識別セルの欠陥検出に用いられることを特徴とする前記請求項 56 に記載の方法。

【請求項 64】 発生された前記 I D がメモリに記録されることを特徴とする前記請求項 56 に記載の方法。

【請求項 65】 前記半導体デバイスが集積回路を構成することを特徴とする前記請

求項 5 6 に記載の方法。