

【公報種別】特許法第 17 条の 2 の規定による補正の掲載

【部門区分】第 6 部門第 3 区分

【発行日】平成27年3月19日 (2015.3.19)

【公開番号】特開2014-179095(P2014-179095A)

【公開日】平成26年9月25日 (2014.9.25)

【年通号数】公開・登録公報2014-052

【出願番号】特願2014-50327(P2014-50327)

【国際特許分類】

G 0 6 F 12/16 (2006.01)

G 0 6 F 1/32 (2006.01)

G 0 6 F 1/30 (2006.01)

G 0 6 F 1/00 (2006.01)

G 0 6 F 3/08 (2006.01)

【 F I 】

G 0 6 F 12/16 3 4 0 P

G 0 6 F 1/00 3 3 2 Z

G 0 6 F 1/00 3 4 1 M

G 0 6 F 1/00 3 7 0 D

G 0 6 F 3/08 H

【手続補正書】

【提出日】平成27年1月28日 (2015.1.28)

【手続補正 1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】

装置であって、  
データ記憶デバイス（ D S D ）を備え、前記 D S D は、回路を含み、  
前記回路は、

ハイパネーションデータの第 1 のメモリ場所を、前記第 1 のメモリ場所の指示をホストから受信することなく判定し、

前記ハイパネーションデータを前記 D S D の第 2 のメモリ場所に記憶する、  
ように構成される、装置。

【請求項 2】

インターフェースであって、前記 D S D が、前記ホストから物理的に取り外されることが、前記インターフェースが前記ホストに連結されると前記ホストから指令を受信することと、を許容するように構成された、インターフェースを更に備える、請求項 1 に記載の装置。

【請求項 3】

パーティションテーブルを検索することによって、前記データ記憶デバイスのハイパネーションパーティションを識別するように構成された回路を更に備える、請求項 1 または 請求項 2 に記載の装置。

【請求項 4】

前記ハイパネーションデータが前記第 2 のメモリ場所に記憶された後で、更なるハイパネーションデータを受信し、前記更なるハイパネーションデータを前記第 2 のメモリ場所に記憶するように構成された回路を更に備える、請求項 3 に記載の装置。

**【請求項 5】**

前記第 2 のメモリ場所が、前記第 1 の場所よりも速いアクセス時間を有することを更に含む、請求項 4 に記載の装置。

**【請求項 6】**

前記第 1 のメモリ場所が、ディスクデータ記憶媒体であり、前記第 2 のメモリ場所が、不揮発性ソリッドステート記憶媒体であることを更に含む、請求項 5 に記載の装置。

**【請求項 7】**

前記更なるハイバネーションデータが、データを前記第 1 のメモリ場所に記憶するための命令を含むことを更に含む、請求項 4 に記載の装置。

**【請求項 8】**

指定されたパーティションタイプに基づいて、前記ハイバネーションデータの場所を判定するように構成された回路を更に備える、請求項 3 に記載の装置。

**【請求項 9】**

ハイバネーションデータを求めて前記 D S D の前記パーティションの各々を検索するように構成された回路を更に備える、請求項 8 に記載の装置。

**【請求項 10】**

前記ハイバネーションパーティションと関連付けられたハイバネーションパーティションタイプを識別するパーティションテーブルを含む、パーティション識別システムを更に備える、請求項 3 に記載の装置。

**【請求項 11】**

前記パーティションテーブルが変更されたかどうかを判定し、

前記パーティションテーブルが変更された場合、ハイバネーションデータの第 1 のメモリ場所を、前記ホストから前記第 1 のメモリ場所の指示を受信することなく判定することを繰り返す、

ように構成された回路を更に備える、請求項 10 に記載の装置。

**【請求項 12】**

ホストから取り外し可能なデータ記憶デバイス ( D S D ) 内部で、ハイバネーションデータの第 1 のメモリ場所を、ホストから前記第 1 のメモリ場所の指示を受信することなく判定することと、

前記ハイバネーションデータを前記 D S D の第 2 のメモリ場所に記憶することと、を含む、方法。

**【請求項 13】**

前記第 1 のメモリ場所を有するハイバネーションパーティションを、パーティションタイプに基づいて判定することを更に含む、請求項 12 に記載の方法。

**【請求項 14】**

前記第 1 のメモリ場所向けの更なるデータを前記ホストから受信することと、前記第 2 のメモリ場所にある前記ハイバネーションデータを前記更なるデータで更新することと、を更に含む、請求項 13 に記載の方法。

**【請求項 15】**

パーティション識別記録が変更されたかどうかを判定することと、

前記パーティション識別記録が変更された場合、前記第 1 のメモリ場所の場所を判定することを繰り返すことと、

を更に含む、請求項 12 に記載の方法。

**【請求項 16】**

前記第 1 のメモリ場所より速いアクセス時間を有する前記第 2 のメモリ場所のためのメモリ記憶場所を選択することを更に含む、請求項 12 に記載の方法。

**【請求項 17】**

第 1 のメモリと、

前記第 1 のメモリとは異なる少なくとも 1 つのプロパティを有する第 2 のメモリと、

前記第 1 のメモリにあるハイバネーションデータの第 1 のデータ記憶場所を、ホスト

から前記第 1 のデータ記憶場所の指示を受信することなく判定し、

前記ハイパネーションデータを、前記第 2 のメモリの第 2 のデータ記憶場所に記憶する、

ように構成された、コントローラと、  
を備える、デバイス。

【請求項 18】

前記少なくとも 1 つの異なるプロパティが、前記第 1 のメモリのアクセス速度と比較した前記第 2 のメモリのアクセス速度であることを更に含む、請求項 17 に記載のデバイス。

【請求項 19】

前記少なくとも 1 つの異なるプロパティが、前記第 1 のメモリの信頼性と比較した前記第 2 のメモリの信頼性であることを更に含む、請求項 17 に記載のデバイス。

【請求項 20】

ホストから指令およびデータを受信するように構成され、前記デバイスが前記ホストから分離されることを許容するようにも構成される、インターフェースと、

パーティションテーブル中で識別されたハイパネーションパーティションを検索することによって、前記第 1 のデータ記憶場所を識別し、

更なるハイパネーションデータを受信して、前記更なるハイパネーションデータを前記第 2 のデータ記憶場所に記憶する、

ように更に構成された、前記コントローラと、  
を更に備える、請求項 17 から請求項 19 のいずれか 1 項に記載のデバイス。