

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2006-277032
(P2006-277032A)

(43) 公開日 平成18年10月12日(2006.10.12)

(51) Int. Cl.	F I	テーマコード (参考)
G06F 13/42 (2006.01)	G06F 13/42 350C	5B011
G06F 1/04 (2006.01)	G06F 1/04 301C	5B077
H04N 5/225 (2006.01)	H04N 5/225 F	5B079
G06F 1/32 (2006.01)	G06F 1/00 332Z	5C122

審査請求 未請求 請求項の数 8 O L (全 20 頁)

(21) 出願番号	特願2005-91857 (P2005-91857)	(71) 出願人	000001007 キヤノン株式会社 東京都大田区下丸子3丁目30番2号
(22) 出願日	平成17年3月28日 (2005.3.28)	(74) 代理人	100076428 弁理士 大塚 康德
		(74) 代理人	100112508 弁理士 高柳 司郎
		(74) 代理人	100115071 弁理士 大塚 康弘
		(74) 代理人	100116894 弁理士 木村 秀二
		(72) 発明者	正木 淳也 東京都大田区下丸子3丁目30番2号 キヤノン株式会社内
		Fターム(参考)	5B011 EA10 EB03 EB06 LL11 最終頁に続く


(54) 【発明の名称】 電子機器および電子機器の制御方法

(57) 【要約】

【課題】 電子機器において、低消費電力化を実現する。

【解決手段】 イベントに応じて切り換えられる複数の動作モードを有する電子機器において、電子機器の内部でデータを伝送するデータ伝送手段と、動作モードとの変化に応じて、データ伝送手段の動作クロック周波数を変更するよう制御するクロック制御手段とを有する。

【選択図】 図2



【特許請求の範囲】**【請求項 1】**

イベントに応じて切り換えられる複数の動作モードを有する電子機器であって、
前記電子機器の内部でデータを伝送するデータ伝送手段と、
前記動作モードの変化に応じて、前記データ伝送手段の動作クロック周波数を変更する
よう制御するクロック制御手段と
を有することを特徴とする電子機器。

【請求項 2】

被写体の画像を撮像する撮像手段と、
前記撮像手段により得られた前記画像のデータを処理するための画像パラメータを設定
する画像パラメータ設定手段と、
設定された前記画像パラメータを用いて、前記画像のデータを処理する画像処理手段と
をさらに有することを特徴とする、請求項 1 に記載の電子機器。 10

【請求項 3】

音声を取得する音声取得手段と、
前記音声取得手段により得られた前記音声のデータを処理するための音声パラメー
タを設定する音声パラメータ設定手段と、
設定された前記音声パラメータを用いて、前記音声のデータを処理する音声処理手段と
をさらに有することを特徴とする、請求項 2 に記載の電子機器。

【請求項 4】

前記動作モードの変化は、前記データ伝送手段における伝送データの種別、前記画像パ
ラメータ、および前記音声パラメータの少なくとも 1 つの変化であることを特徴とする請
求項 3 に記載の電子機器。 20

【請求項 5】

前記電子機器の状態を初期化することで、前記データ伝送手段に加える動作クロック周
波数を、該データ伝送手段の動作保証範囲のうち最低の値に設定する初期化手段をさら
に有することを特徴とする、請求項 1 ないし 4 に記載の電子機器。

【請求項 6】

前記データ伝送手段において、少振幅差動信号 (L V D S) 伝送方式を用いることを特
徴とする請求項 1 ないし 5 のいずれかに記載の電子機器。 30

【請求項 7】

前記データ伝送手段における伝送データの有無に応じて、該データ伝送手段の電源供給
を制御する電源制御手段をさらに有することを特徴とする請求項 1 ないし 6 のいずれかに
記載の電子機器。

【請求項 8】

イベントに応じて切り換えられる複数の動作モードを有する電子機器の制御方法であ
って、
前記電子機器の内部でデータを伝送するデータ伝送工程と、
前記動作モードの変化に応じて、前記データ伝送工程における動作クロック周波数を変
更するよう制御するクロック制御工程と
を有することを特徴とする電子機器の制御方法。 40

【発明の詳細な説明】**【技術分野】****【0001】**

本発明は、電子機器の消費電力を低減する技術に関する。

【背景技術】**【0002】**

従来、映像を撮像する電子機器においては、CPU 動作クロックを撮像モード時と非撮
像モード時とで切り換えることで省電力化を実現する技術が提案されている (特許文献 1
) 。

【特許文献1】特開2003-37768号公報

【発明の開示】

【発明が解決しようとする課題】

【0003】

しかしながら、上記技術では電子機器の動作モードの違いに応じてCPU動作クロックを切り換えるため、その省電力効果は、非常に限定されたものとなっている。すなわち、上記CPU動作クロックに同期する回路の消費電力だけが節約されるにすぎない。そのため、電子機器トータルでのさらなる省電力化を図るには、CPU動作クロックに連動せずに動作する他の回路についても低消費電力化を進める必要がある。

【課題を解決するための手段】

【0004】

本発明は、例えば、イベントに応じて切り換えられる複数の動作モードを有する電子機器において、電子機器の内部でデータを伝送するデータ伝送手段と、動作モードの変化に応じて、前記データ伝送手段の動作クロック周波数を変更するよう制御するクロック制御手段とを含む。

【発明の効果】

【0005】

本発明によれば、電子機器における低消費電力化を、CPU動作クロックに同期する回路だけでなく、それに同期しない他の回路においても達成することができる。

【発明を実施するための最良の形態】

【0006】

以下に、図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に含まれる構成要素はあくまで例示であり、この発明の範囲をそれらのみに限定する趣旨のものではない。

【0007】

(第1実施形態)

本発明に係る電子機器の第1実施形態として、PTZカメラ(パン、チルト、ズーム操作可能なカメラ)を例に挙げて説明する。

【0008】

<概要>

一般的に、電子機器の消費電力はクロック周波数の増加に伴い増加する。本実施形態によれば、PTZカメラは、その動作モードの変更にに応じて、伝送されるデータ量も変化するという特性を利用して低消費電力化を実現する。すなわち、動作モードの違いに応じて、伝送部のクロックを制御することにより低消費電力化を実現する。

【0009】

<システムの全体構成>

図1は、実施形態に係るPTZカメラ100を含むシステム全体の例示的なブロック図である。

【0010】

PTZカメラ100は、外部のビューワ110が送信する制御コマンドにより制御され、取得した映像及び音声のデータをビューワ110に送信する。なお、制御コマンドとしては、ファインダー要求または音声要求などの動作指示、および、各種パラメータの設定指示などが含まれる。PTZカメラ100およびビューワ110は、それぞれ通信インタフェースを有しており、通信インタフェースを介して機器相互の通信を行なう。また、ビューワ110は、表示デバイスを有する任意の機器で実現され、例えば、PC120によっても実現されうる。

【0011】

また、PTZカメラ100とビューワ110は、直接通信を行ってもよいし、または、ローカルエリアネットワーク(LAN)101、世界各地に張り巡らされているインターネット網102もしくはLAN101とは別のローカルエリアネットワーク(LAN)1

10

20

30

40

50

03の少なくとも1つを経由して通信を行ってもよい。

【0012】

<装置内部構成>

図2は、PTZカメラ100に係る例示的な内部構成のブロック図である。PTZカメラ100は、レンズ・撮像素子などを有する可動の撮像ヘッド部200、および、撮像ヘッド部200のパン・チルト動作のためのモータなどを有し設置場所に固定される雲台部250から構成されている。撮像ヘッド部200と雲台部250とは、それぞれ送信回路・受信回路が含まれており、これにより、撮像ヘッド部200で撮像された映像データが雲台部250へと伝送される。映像データは、雲台部250においてエンコードなどのデータ処理がされた後、通信回線を介してビューア110に伝送される。また、PTZカメラ100は、通信回線を介してビューア110に入力されたユーザからの指示により制御される。以下で、撮像ヘッド部200および雲台部250についてさらに詳細に説明する。

10

【0013】

雲台部250は、主に、撮像ヘッド部200から伝送された映像データの処理、および、ビューア110との通信を行なう。

【0014】

映像データの処理に関連する部分として、現像処理及び最適化処理を行なう映像処理部201と、映像処理部201にて処理された映像データを所定の画像フォーマットにエンコードするエンコード処理部225と、エンコード処理部225でエンコードされた映像・音声データの同期処理を行なう同期処理部211とを有する。なお、CPU202により制御されるデータ切換部228は、データの入出力先を通信部226またはストレージ229に切り換え。なお、ストレージ229の詳細は特に規定しないが、フラッシュメモリや、ハードディスク装置、書き込み可能なDVDもしくはCDなどの様々なメディアが含まれる。また、同期処理された映像・音声データをビューア110に向けて出力するとともに、ビューア110からPTZカメラ100の制御信号を受け付ける通信部226も含まれる。

20

【0015】

発振器203は、CPU202およびクロックジェネレータ204の基準信号を生成する。CPU202は、映像処理部201、クロックジェネレータ204、エンコード処理部225、同期処理部211、通信部226、ストレージ229の制御などを行なう。クロックジェネレータ204は、LVDS入力部206およびLVDS出力部205の基準クロックの生成、撮像ヘッド側へ映像信号を送信する為のクロックを生成する。

30

【0016】

また、CPU210は、パン動作のためのモータ207とチルト動作のためのモータ208とを、モータドライバ209を介してコントロールする。

【0017】

LVDS出力部205は、雲台部250から撮像ヘッド部200へと送信される制御コマンド信号及び映像信号用基準クロックと、後述する制御回路227に伝送される制御コマンド信号を出力する。その際に、LVDS出力部205は、これらの信号をシリアル化して差動出力する。LVDS入力部206は、撮像ヘッド部200から雲台部250へと送信されてきたシリアルデータ(映像データ、音声データおよび制御コマンドデータなど)をパラレルデータに変換する。

40

【0018】

撮像ヘッド部200は、被写体の映像や画像などのデータを取得するユニットであり、主にレンズユニット218およびCCD217(CMOSセンサなどでも構わない)を備えている。併せて、レンズユニット218のズーム動作のためのモータ219、レンズユニット218のフォーカス動作のためのモータ220を備えている。モータ219およびモータ220は、モータドライバ221により駆動される。モータドライバ221はCPU214により制御される。また、音声を取得するために、マイク222およびA/Dコ

50

ンバータ 2 2 3 を備えていてもよい。

【 0 0 1 9 】

発振器 2 1 5 は、CPU 2 1 4 およびクロックジェネレータ 2 2 4 を動作させる為の基準信号を生成する。分周器 2 1 6 は、L V D S 入力部 2 1 2 にてリカバリーされたクロックを分周する。クロックジェネレータ 2 2 4 は、A / D コンバータ 2 2 3 の各種サンプリングクロックと、L V D S 入力部 2 1 2 のリファレンス（転送クロックの同期）を取る為に必要なクロックとを生成する。

【 0 0 2 0 】

なお、L V D S 入力部 2 1 2 は、雲台部 2 5 0 から撮像ヘッド部 2 0 0 へと、制御コマンド信号として伝送されてきたデータをパラレルデータに変換する。この制御コマンド信号として、雲台部 2 5 0 の各種回路の動作モードを切り換えるためのコマンド等がある。例えば、撮像素子である CCD 2 1 7 の読み出しタイミング発生のためのタイミングジェネレータ（T G）、アナログ撮像信号を所定の量子化ビットにデジタルデータとして変換する A / D コンバータ（A D C）、CCD 2 1 7 から入力されたアナログ信号を増幅させるアンプのゲインを自動的にコントロールするためのオートゲインコントロール回路（A G C）等を制御するためのコマンドがある。L V D S 出力部 2 1 3 は、撮像ヘッド部 2 0 0 から雲台部 2 5 0 へ送信される映像データ、音声データおよび制御コマンドデータ等を差動シリアル化する。データ伝送部における伝送方式としては、特に L V D S（少振幅差動信号）伝送方式に限定するものではないが、L V D S 伝送方式を使用することにより、所定のノイズ耐性を保持しつつさらなる低消費電力化が可能となる利点がある。

10

20

【 0 0 2 1 】

< 装置全体の動作 >

図 3 は、本システムの制御方法に係る例示的なフローチャートである。

【 0 0 2 2 】

ステップ S 3 0 1 では、CPU 2 0 2 は本システムの初期化動作を実施する。初期化動作については後ほど詳細に説明する。

【 0 0 2 3 】

ステップ S 3 0 2 では、CPU 2 0 2 は LAN 1 0 1 経由で PTZ カメラ 1 0 0 を制御する為に外部の操作装置（ここでは、ビューア 1 1 0）からのコマンド信号を受け付けたか否かを判断する。コマンドを受け付けない場合は、受け付けるまでステップ S 3 0 2 で待機している。

30

【 0 0 2 4 】

ステップ S 3 0 3 では、CPU 2 0 2 は操作コマンドのコマンド信号内容を判断するために、まず電子ビューファインダーモード（以降、ファインダーモードと呼ぶ）要求のコマンドで有るか否かを判断する。ここでファインダーモードとは、PTZ カメラ 1 0 0 で撮像された映像が LAN 1 0 1 を介してビューア 1 1 0 まで伝送されているモードのことを示す。なお、ファインダーモード要求コマンドではない場合は、ステップ S 3 0 2 へ戻り、再度コマンド受け付けを待機する。ここでは、ファインダーモード要求以外のコマンドは受け付けないように構成しているが、その他のコマンドを受け付けるように構成しても構わない。

40

【 0 0 2 5 】

ステップ S 3 0 4 では、CPU 2 0 2 はファインダー映像として出力する動画像のフレームレートの設定を制御回路 2 2 7 に対して行なう。ただし機器動作開始後、初めてこのシーケンスを通る時は、フレームレートは動画の確認用として成り立つと考えられる最低限のレートに設定することが望ましい。例えば、5 fps（1 秒間に 5 枚のフレームを構成する動画）と仮に設定する。なお、設定できるフレームレートとして 5 f p s、1 0 f p s、1 5 f p s、3 0 f p s、6 0 f p s に設定可能なように構成しても良い。

【 0 0 2 6 】

ステップ S 3 0 5 では、PTZ カメラ 1 0 0 はファインダーモードとなり映像データを出力する。ファインダー動作については後ほど詳細に説明する。

50

【0027】

ステップS306では、CPU202は通信部226において、ビューア110からファインダーのフレームレートを切り換えるためのコマンドを受信したか否かを判断する。特にコマンドを受信しなければ、ステップS307へ進み、コマンドを受信した場合は、ステップS304へ戻り再度フレームレートの設定を行なう。

【0028】

ステップS307では、CPU202は通信部226において、ビューア110から音声信号要求コマンドを受信したか否かを判断し、受信した場合はステップS110へ進み、受信しなければステップS309へ進む。

【0029】

ステップS308では、マイク222から入力される音声信号をA/Dコンバータ223でA/D変換する際の音声サンプリングに係る設定に変更がある(例えば、音声信号要求コマンド内の設定と異なる)場合は、ステップS310へ進む。変更がない場合はステップS312へ進む。

【0030】

ステップS309では、音声信号をオフするため、CPU202はクロックジェネレータ224、マイク222、A/Dコンバータ223の動作を停止する。その後ステップS312に進む。

【0031】

ステップS310では、音声のサンプリング周波数を設定する。例えば、44.1kHz、48kHzのいずれかに設定を切り換えるように構成される。

【0032】

ステップS311では、音声の量子化ビット数を設定する。例えば、12bit、16bit、20bitのいずれかに設定を切り換えるように構成される。

【0033】

ステップS312では、ビューア110からのパン・チルト・ズーム操作のコマンドに応じて、CPU210、214は撮影範囲を設定するためのパン・チルト・ズームの設定を行なう。

【0034】

ステップS313では、ステップS312において設定されたズームポジションに対応して、CPU214はAF用モータ220をモータドライバ回路221経由で駆動しオートフォーカスを実施する。AFの方式としては、例えばTTLピークキャン方式が用いられる。AFを実施する際は、AFのレスポンス速度を満たすために、LVDS入力部および出力部(205、206、212、213)に加えるクロック周波数を、ファインダーモードで加えていたクロック周波数より速い周波数に切り換え、さらに、フレームレートを上げる為に映像信号も速い周波数に切り換える。

【0035】

図6に、各動作モードにおける、LVDS入力部および出力部(205、206、212、213)に加えるクロック周波数、映像・音声信号の転送周波数、および、通信速度の例を示す。なお、CLK1はLVDS出力部205のクロック、CLK2はLVDS入力部212のクロック、CLK3はLVDS出力部213のクロック、CLK4はLVDS入力部206のクロックをそれぞれ示す

図6に示される通り、例えば、ファインダーモード(5fps)においては、雲台部250から撮像ヘッド部200への伝送に係るLVDS出力部205およびLVDS入力部212には4.5MHzを設定し、撮像ヘッド部200から雲台部250への伝送に係るLVDS出力部213およびLVDS入力部206には2.25MHzを設定する。一方、AF動作モードにおいては、AFのレスポンス速度を上げる必要があるため、雲台部250から撮像ヘッド部200への伝送に係るLVDS出力部205およびLVDS入力部212には36MHzを設定し、撮像ヘッド部200から雲台部250への伝送に係るLVDS出力部213およびLVDS入力部206には18MHzを設定し、映像データも9

10

20

30

40

50

MHzで転送する。TTLピークスキャン方式では、AFに必要な映像コントラストピーク差分の評価値を映像処理回路201で処理し、撮像ヘッド部200のCPU214へのデータ転送をフォーカスが合うまで繰り返す。なお、図6に示されるモードに限らず、CCDの読み出し速度、レンズフォーカススピード等にあわせてクロック速度を切り換えられるように構成してもよい。

【0036】

ステップS314では、CPU202は各種コマンド受け付け、撮影モードコマンドであった場合はステップS315に進む。それ以外のモードコマンドであった場合はステップS316に進む。

【0037】

ステップS315では、CPU202はクロックジェネレータ204を制御しLVDS入力部および出力部(205、206、212、213)に加えるクロックを撮影する画像フレームレートを伝送するのに必要なクロック周波数に切り換え、撮影を開始する。撮影の際は、CCD217から読み出された映像データは制御回路227でA/D変換された後、LVDS出力部213およびLVDS入力部206を経由し、撮像ヘッド部から雲台部250に伝送される。雲台部250に伝送された映像データは、映像処理部201で色再現性、コントラスト、周波数帯域制限、リサイズ等の映像処理が行われ、エンコーダ処理部225において、例えばフレーム毎にJPEGフォーマットに圧縮エンコード処理される。

【0038】

ステップS316では、CPU202はコマンドが、ファインダーモードコマンドであるか否かを判断し、ファインダーモードであればステップS304に進み、それ以外であれば、ステップS317に進む。

【0039】

ステップS317では、CPU202は撮像ヘッド部200への電源をオフし、雲台部250ではCPU202と通信部226のみ電源をオンした状態で撮影を停止し、ステップS302に戻りコマンドを受け付ける。

【0040】

ステップS318では、CPU202はステップS315で撮影した映像データの(ステップS307で音声要求がされている場合は音声データも)保存先を、ストレージ229に保存するか、通信部116を経由して外部の機器に保存するかを、例えばビューア110からの指示により選択する。ストレージに保存する場合はステップS319に進み、外部に保存する場合はステップS320に進む。

【0041】

ステップS319では、映像データをストレージ229に伝送するようCPU202はデータ切り換え部228を切り換え、映像データの保存記録を実施する。保存終了後ステップS321に進む。

【0042】

ステップS320では、映像データを通信部226に伝送するようCPU202はデータ切り換え部228を切り換え、外部の機器(例えばビューア110)送信し外部の機器において必要に応じて保存記録を実施する。

【0043】

ステップS321では、CPU202は撮影オフコマンドを受信したか否かを判断し、受信した場合はステップS316へ進む。受信しない場合は、ステップS307へ戻り、再度ステップS307～ステップS320までの動作を繰り返す。

【0044】

なお、上記では動画像を伝送することを想定して説明したが、静止画像を伝送する場合においても適用可能である。なお、静止画モード時は、各LVDS入出力ブロックに加える基準クロックは、極力ファインダーのフレームレートを落とすなどして、クロック周波数を落とすように設定するように構成することにより省電力効果が增大することとなる。

10

20

30

40

50

【 0 0 4 5 】

< 初期化の詳細シーケンス >

図 4 は、ステップ S 3 0 1 における初期化の詳細シーケンスを示す。

【 0 0 4 6 】

ステップ S 4 0 1 では、P T Z カメラのパン回転およびチルト回転位置の初期化を行なう。パン回転方向にモータ 2 0 7 を駆動することで予め設定してある初期位置に移動させる。初期位置は特に限定はないが、通常は回転範囲の左右の端、あるいは、回転可能範囲の 1 / 2 の位置を初期位置とすることが多い。パン回転方向にモータ 2 0 8 を駆動することで予め設定してある初期位置に移動させる。これも初期位置は特に限定はないが、通常はレンズユニットが水平になるような位置とすることが多い。

10

【 0 0 4 7 】

ステップ S 4 0 2 では、CPU 2 0 2 は L V D S 出力部 2 0 5 と L V D S 入力部 2 1 2 に対して電源供給を開始する。

【 0 0 4 8 】

ステップ S 4 0 3 では、CPU 2 0 2 は前述した図 6 の初期モードの CLK 1、CLK 2 に対応する動作クロックを設定する。初期モードにおいては、伝送されるデータは撮像ヘッド部 2 0 0 と雲台部 2 5 0 の間のコマンドのみであるため、特にスピードを早くする必要がない。そのため、クロック周波数は最低駆動クロックである 7 6 . 8 k H z に設定し通信速度を 3 8 . 4 k b p s 程度で通信できるようにする。また、最低動作クロックに設定することにより、同期失敗などの問題の発生を低減させることが可能となる。

20

【 0 0 4 9 】

ステップ S 4 0 4 では、CPU 2 0 2 がクロックジェネレータ 2 0 4 の制御を行い、撮像ヘッド部 2 0 0 の CPU 2 1 4 がクロックジェネレータ 2 2 4 の制御を行い、L V D S 出力部 2 0 5 と L V D S 入力部 2 1 2 に対してクロックの入力を開始する。

【 0 0 5 0 】

ステップ S 4 0 5 では、CPU 2 0 2 は CPU 2 1 4 へ各種コマンドを 3 8 . 4 k b p s で伝送開始する。

【 0 0 5 1 】

ステップ S 4 0 6 では、CPU 2 1 4 はモータドライバ 2 2 1 を制御しモータ 2 1 9 を駆動することで、レンズユニット 2 1 8 のズーム位置を初期位置に持っていく。初期位置についての限定した位置はないが、予め設定してある位置通常一般的には、ズームの W I D E 側または W I D E 位置のいずれかの端のズーム位置にすることが多い。

30

【 0 0 5 2 】

ステップ S 4 0 7 では、CPU 2 1 4 はモータ 2 2 0 を、モータドライバ 2 2 1 を制御し、レンズユニット 2 1 8 のピント位置を初期位置に駆動する。これも特に限定された位置は無いが、通常は即ピント合わせがしやすいような位置 (2 ~ 3 m 程度または T E L E 側端に近い位置等) を初期位置とすることが多い。

【 0 0 5 3 】

ステップ S 4 0 8 では、CPU 2 0 2 は前述した図 6 の初期モードの CLK 3、CLK 4 に対応する動作クロックを設定する。撮像ヘッド部 2 0 0 と雲台部 2 5 0 の間のコマンドのみであり、ステップ S 4 0 3 と同様に CPU 間のコマンド通信のみで特にスピードを早くする必要はない。そのため、クロック周波数は最低駆動クロックである 7 6 . 8 k H z に設定し通信速度を 3 8 . 4 k b p s 程度で通信できるようにする。また、最低動作クロックに設定することにより、同期失敗などの問題の発生を低減させることが可能となる。

40

【 0 0 5 4 】

ステップ S 4 0 9 では、雲台部 2 5 0 の CPU 2 0 2 がクロックジェネレータ 2 0 4 の制御を行い、撮像ヘッド部 2 0 0 の CPU 2 1 4 がクロックジェネレータ 2 2 4 の制御を行い、L V D S 出力部 2 1 3 と L V D S 入力部 2 0 6 に対してクロックの入力を開始する。

50

【0055】

ステップS410では、CPU214はCPU202へ例えばステップS405で受信したコマンドの応答などを38.4kbpsで伝送開始する。

【0056】

ステップS411では、初期通信のネゴシエーションの完了に伴い、クロックジェネレータ(204、224)はLVDS入力部および出力部(205、206、212、213)へのクロック入力をオフにする。

【0057】

ステップS412では、CPU202はLVDS入力部および出力部(205、206、212、213)への電源入力をオフにする。

10

【0058】

<ファインダー出力時の詳細シーケンス>

図5は、ファインダー出力時の詳細シーケンスを示す。なお、図3を用いて前述したステップS307に相当する。

【0059】

ステップS501では、CPU202の制御によりLVDS出力部205とLVDS入力部212に対して電源供給を開始する。

【0060】

ステップS502では、CPU202は前述した図6のファインダーモードのCLK1、CLK2に対応する動作クロックを設定する。なお、ステップS304にて設定されたフレームレートに対応しクロックは変化する(図6)。

20

【0061】

ステップS503では、雲台部250のCPU202がクロックジェネレータ204の制御を行い、撮像ヘッド部200のCPU214がクロックジェネレータ224の制御を行い、LVDS出力部205とLVDS入力部212に対してクロックの入力を開始する。

【0062】

ステップS504では、雲台部250から撮像ヘッド部200へ、CPU214および制御回路227を制御するコマンドを送信する。

【0063】

ステップS505では、CPU214がコマンドを受信したか否かを判断し、正しく受信した場合はステップS506へ、受信できなかった場合はステップS507へ進む。

30

【0064】

ステップS506では、CPU202は前述した図6のファインダーモードのCLK3、CLK4に対応する動作クロックを設定する。なお、ステップS304にて設定されたフレームレートに対応しクロックは変化する(図6)。

【0065】

ステップS508では、雲台部250のCPU202がクロックジェネレータ204の制御を行い、撮像ヘッド部200のCPU214がクロックジェネレータ224の制御を行い、LVDS出力部213とLVDS入力部206に対してクロックの入力を開始する。

40

【0066】

ステップS509では、CPU214からCPU202へ例えばステップS504で受信した映像データやコマンドの応答などを伝送開始する。

【0067】

ステップS510では、CPU202は映像データやコマンド応答などを受信したか否かを判断し、正しく受信した場合はステップS511へ、受信できなかった場合はステップS512へ進む。

【0068】

ステップS511では、ファインダーデータは映像処理部201で映像処理された後工

50

ンコード処理部 225 にて映像データの各フレームをエンコードする。なお、ここでは J P E G として出力するように構成し説明するが、他の映像フォーマット、例えば M P E G 2、M P E G 4、M P E G 1 等でもよい。映像データは、データ切り換え部 228 および通信部 226 を経由してビューア 110 に送信される。

【0069】

ステップ S507 およびステップ S512 は、CPU 202 は正しく通信が行なえなかった場合リトライ回数が所定の回数を超えたか否かを判定する。所定の回数を超えた場合は CPU 202 または CPU 214 は装置に何らかの故障や不具合が発生したと判断し、ステップ S513 に進み、エラーを利用者に例えばビューアに警告表示を出すなどして通知する。

【0070】

上記では、映像データのみ伝送される場合を想定したが、音声データも併せて伝送する場合は音声データの伝送に必要な通信速度に対応して設定が切り換えられる。例えば、動画 30 f p s + 音声 (16 b i t 4 8 k H z サンプリング) を選択した場合、CLK 1, 2 は 36 M H z、CLK 3, 4 は 72 M H z が選択される (図 6)。

【0071】

図 7 に、L V D S L V D S 入力部および出力部 (205、206、212、213) の 1 ブロックにおける消費電力グラフの例を示す。

【0072】

横軸は L V D S のブロックの動作するクロック周波数、縦軸は消費電力であり、グラフから周波数が高いほど消費電力が大きくなるのが分かる。そのため、本実施形態において説明したように、動作モード毎のデータ伝送量に応じて、伝送部 (L V D S の各ブロック) のクロックを制御することにより、更なる低消費電力化が実現可能である。なお、本実施形態において説明したように、伝送部への電源入力を動作状態に応じてオン/オフを行なうことによっても低消費電力化の効果がある。

【0073】

(第 2 実施形態)

本発明に係る映像伝送装置の第 2 実施形態として、P T Z カメラを例に挙げて以下に説明する。

【0074】

< 概要 >

一般的に、電子機器の消費電力はクロック周波数の増加に伴い増加する。本実施形態では、P T Z カメラがその動作モードに応じて伝送するデータ量が変化することを利用し、それぞれの動作モードにおけるデータ伝送量に応じて伝送部のクロックを制御することにより低消費電力化を実現する形態を示す。

【0075】

構成および動作は、第 1 実施形態とほぼ同様であるが、各構成部への電源供給のタイミングについてさらに詳細に説明してある点で異なる。

【0076】

< 装置内部構成 >

図 8 は、P T Z カメラ 100 に係る例示的な内部構成のブロック図である。電源部 837 は、P T Z カメラ 100 を動作するための電源であり、外部の商用 A C 電源を A C / D C 変換する電源の他、バッテリー等に充電を行なうように構成された電源であってもよい。

【0077】

C P U 802 は、トランジスタ 838 を用いて L V D S 出力部 805 の電源を制御し、トランジスタ 841 を用いて L V D S 入力部 806 の電源を制御する。同様に、C P U 814 は、トランジスタ 840 を用いて L V D S 出力部 813 の電源を制御し、トランジスタ 839 を用いて L V D S 入力部 812 の電源を制御する。ここでは、トランジスタ 838、839、840、841 は C M O S トランジスタとして説明するが、トランジスタタイプはコントロール可能な物であれば特に限定はしない。

10

20

30

40

50

【 0 0 7 8 】

また、CPU 802は、LVDS入力部806に入力された基準クロックCLK3と同期を取り再生されたクロック（ここではCLK3'と呼ぶ）の分周を行う分周器842を制御する。

【 0 0 7 9 】

図9にLVDS出力部（805，813）およびLVDS入力部（806，812）のブロック図を示す。

【 0 0 8 0 】

LVDS出力部は、入力されるデータをラッチする入力ラッチ部943、入力ラッチ部943のからの出力パラレルデータをシリアル化するためのパラレル・シリアル変換部944、LVDS出力部の基準クロック（TCLK）を逡倍して高速なクロックに変換するPLL回路945、PLL回路945により逡倍されたクロックからタイミングをコントロールすると同時にLVDS伝送用アンプ946をコントロールするタイミング&コントロール部947、および、LVDS伝送用出力アンプ946から構成される。

10

【 0 0 8 1 】

一方、LVDS入力部は、LVDS信号をデジタルデータとして扱えるようにするための差動レベル判定用アンプ948、アンプ948でデジタル化されたシリアルデータをパラレルデータに変換するためのシリアル・パラレル変換部949、出力するデータをラッチしておく出力ラッチ部950、アンプ948の出力データから内部の回路に逡倍したクロックを供給するためのPLL回路951、PLL回路951のからのクロックに基づき、シリアル・パラレル変換部949と出力ラッチ部950とのコントロールとタイミング生成を行なうタイミング&コントロール部952、および、外部から入力されるLVDS基準クロック（REFCLK）とPLL回路951から生成されたクロックから、同期を確立させる動作を行なうクロックリカバリ部953から構成される。

20

【 0 0 8 2 】

< 初期化時シーケンス >

PTZカメラ100の撮像ヘッド部800および雲台部850の各部における電源オンからオフまでのタイミング、および、伝送部であるLVDS入出力部の基準クロック周波数切り換えについてタイミングチャートを用いて説明する。また、伝送データの周波数切り換え方法についても述べる。

30

【 0 0 8 3 】

図10に、PTZカメラ100の初期化時のタイミングチャートを示す。

【 0 0 8 4 】

装置の電源がオンされることにより、まず雲台部の各ブロックに電源が供給される。ただしまだここでは出来るだけ省電力化するため、LVDS入出力部（805、806）には電源供給されない。その後、所定の時間（たとえば、CPU802、810、発信器803等の動作が安定的に動作するまでの時間）待機した後、撮像ヘッド部800へ電源を開始する。同時にLVDS出力部805の電源供給を開始する。

【 0 0 8 5 】

撮像ヘッド部800では、CPU814と発振器815が安定して動作可能になるまで（期間A）待機した後、CPU814が動作開始するとLVDS入力部812に電源を供給開始する。その後、所定の時間（期間a）待機した後、LVDS入力部812に所定の周波数（たとえば、LVDS入力部812の動作保証範囲内の最低クロック周波数）のクロックを加える。

40

【 0 0 8 6 】

ここでは、例として最低動作クロックを76.8kHzと設定し説明する。動作周波数はデバイスプロセスやシリアル・パラレル変換のビット数などにも依存するため、動作可能な周波数であれば特に限定はしない。

【 0 0 8 7 】

一方、雲台部850では、所定の期間（期間b）を予め設定しておきLVDS出力部8

50

05の入力部同様に、クロックジェネレータ804のCPU802で制御し、LVDS入力部806で設定してある周波数と同一のクロックを加える。なお、周波数の設定値はあらかじめ動作モード毎に用意され、外部からのコマンドあるいは動作モードの変更に応じて設定が行われる。

【0088】

なお、期間bにおいては雲台部850は撮像ヘッド部800から信号を受けることが出来ないため、撮像ヘッド部電源投入後CPU814が動き出すまでの時間を考慮し十分な期間を取っておく。この時間については、撮像ヘッド側で使用しているCPU814と発振器815の立ち上げ性能に依存する部分であり、実際の使用部品のデータ等よりあらかじめ導出が可能である。

10

【0089】

その後、期間c経過後、CPU202からCPU214へ初期化コマンドを送信する。送信完了の後、所定の時間(期間e)経過後にCPU202はLVDS出力部805に印加した動作クロック(CLK1)をオフにする。同時にCPU214はLVDS入力部812に印加した動作クロック(CLK2)をオフする。

【0090】

撮像ヘッド部800から雲台部850へ通信を受けたことを返信するため、LVDS出力部813への通信完了後(期間d)、CPU814はトランジスタ840を制御することにより電源供給を開始する。

【0091】

CPU802はトランジスタ841を制御することにより、LVDS入力部806に電源の供給を開始する。この開始のタイミングは、雲台部850から撮像ヘッド部800への通信完了後の任意の時間(図では通信完了直後)に設定可能である。その後、期間a'だけ待機しLVDS入力部806への動作クロック(CLK4)の入力を開始する。

20

【0092】

なお、期間a'および期間b'は同時でも問題ないが、逆転することがないようにすればよい。期間c'以降は、上記の雲台部850から撮像ヘッド部800へ通信した時と同様のシーケンスとなり、初期化動作が完了する。なお、初期化時の通信のクロック制御の特徴としては、LVDS動作周波数の内最低動作周波数に設定することが挙げられる。

【0093】

図11に、LVDSデータ伝送時(図10の期間f及び期間f')の詳細タイミングチャートを示す。

30

【0094】

CLK1、CLK2は通常は異なる発信器を使用しタイミングを生成しているため、周波数は同じでも非同期となっている。各々の送信側クロック(TCLK)と受信側クロック(RCLK)の同期を取るため、たとえば図9の入力部(受信回路)に示される回路が使用される。なお、図9の入力部(受信回路)にてリカバリされたクロックをRCLK1として記載している。

【0095】

単にTCLK(CLK1)、REFCLK(CLK2)を入力しただけでは同期が取れない(RCLK1の出力が出来ない)。同期を取るためには、例えば図9のSYNC端子を制御しデータラインにあらかじめ設定してあるデータ(ビット列)が受信回路へ出力することにより実現される。

40

【0096】

図12に、LVDS伝送において伝送されるデータの模式図を示す。1基準クロック期間として、STARTビット+データビット+STOPビットが必要となる。つまり、LVDS伝送ラインの周波数は、16ビットデータ伝送の場合、 $(1 + 16 + 1) \times$ 基準クロック周波数ということになる。そのため、データ伝送時間が遅くても良いようなデータの場合は、基準クロック周波数を落とすことにより省電力化が可能である。なお、初期化時は動作周波数が遅くても良いため、前記最低周波数に設定することが望ましい。

50

【0097】

ここでは、データ（ビット列）は16ビットデータであり、上位ビットを全て1（H）、下位ビットを全て0（L）に設定し伝送する。このデータ（ビット列）を、スタートビットに1（H）、ストップビットに0（L）を埋め込んで伝送すると、TCLKと同じ周波数となってデータ伝送される。所定の期間h（デバイスにもよるが、通常CLK1基準クロックの数カウント相当以上で同期が確立する時間）だけSYNC端子を1ショットコントロールする。なお、SYNC端子を使わずに上記と同一の16ビットデータの上位ビットと下位ビットに固定値を入力してもよい。同期確立中は、CLK1には出力しない。

【0098】

また、LVD5伝送でのデータラインでの特徴として、入力ラッチ部943とパラレル・シリアル変換部944を通過することで発生する遅延、および、シリアル・パラレル変換部949と出力ラッチ部950を通過することで発生する遅延がある。図11では約3クロック（約1.5クロック×2）相当のデータの遅延の発生がある場合を示している。また、雲台部850と撮像ヘッド部800の間の通信データ（図では通信DATA）と通信イネーブルデータ（図では通信EN）の出力部と入力部は同量の遅延が発生する（期間iおよび期間i'）。同期クロックはイネーブル信号受け付け後、CLK1の立下りに同期してデータの通信を行なうことになる。なお、遅延についても、LVD5入出力部の各PLL回路の周波数倍率とデータビット数によって変化する。

【0099】

<ファインダモード時シーケンス>

図13に、ファインダモード時のタイミングチャートを示す。

【0100】

期間b+f中は、CPU802からCPU814への通信期間であり、初期化の動作と同様な動作をする。通信が終了するとCLK1とCLK2を4.5MHzに切り換え、入力部812より出力されたリカバリクロック（CLK1）を分周器816で1/2倍（2.25MHz）に分周し、出力部813のTCLK（CLK3）として印加する。一方、雲台部850ではクロックジェネレータ804により入力部806のクロックであるCLK4を印加する。

【0101】

図14に、LVD5データ伝送時（図13の期間f1）の詳細タイミングチャートを示す。

【0102】

雲台部850から撮像ヘッド部800へデータ伝送するため、CLK1、CLK2を期間hだけSYNC（805）を制御し4.5MHzに切り換える。同期確立後CLK3として1/2の周波数（2.25MHz）が出力部813に印加される。また、同様のクロックが制御回路827へ入力されCCD817から映像データを取得し、制御回路827からはCLK3と同期した10ビットパラレルのデータが映像DATA（D0～D9）として吐き出される。

【0103】

映像データを撮像ヘッド部800から雲台部850へ転送する場合は、期間h'だけSYNC（813）を制御することで同期を確立する。なお、期間hと期間h'は同期確立に必要な時間を示しており、行き帰りの通信周波数が異なることから同一時間でなくても良い。例えばここでは、周波数の比率に合わせてh'をhの1/2の期間とするのが望ましい。

【0104】

図15に、映像キャプチャモードへの切り換えの際のタイミングチャートを示す。

【0105】

外部より映像取得開始を示すキャプチャコマンドが入力され、コマンド信号にフレームレート等設定情報が入っていない場合、雲台部850から撮像ヘッド部800へ切り換え

10

20

30

40

50

コマンドを出力し、各LVDS入出力部のクロック(TCLK、REFCLK)の周波数を30fpsに対応したクロックに切り換える。たとえば、CLK1、CLK2は36MHz、CLK3、CLK4は18MHzに切り換える。

【0106】

図16に、映像および音声を伝送する際のタイミングチャートを示す。なお、上述した図15のシーケンスに引き続いて、外部からのコマンドを受け付け、映像データ+音声データ+AF制御のモードに移行する例を示している。また、音声は48kHzサンプリングの16ビットのデータとして伝送されるところとして説明する。

【0107】

映像データ伝送中に外部より音声要求コマンドを受けると期間gに切り換える。この時雲台部850から撮像ヘッド部800へのLVDS伝送部の基準クロックであるTCLK(CLK1)およびREFCLK(CLK2)はそのまま、CLK3とCLK4を高速クロックに切り換える。この周波数は、映像信号である18MHzの逡倍の周波数且つ、LVDS入出力部の動作可能周波数以内の周波数に設定する。ここでは、72MHzとするが実際にはデバイスの動作速度に依存する。具体的には、雲台部850では、クロックジェネレータ804においてCLK4を72MHzに切り換え、撮像ヘッド部800では、クロックジェネレータ824においてCLK2と同期させ出力すると同時にLVDS出力部813に入力することにより達成される。

10

【0108】

図17は、データクロックの周波数ずれを示すタイミングチャートである。

20

【0109】

撮像ヘッド部800から雲台部850へデータを伝送する時の基準クロックであるRCLK3に対して、出力部では全くの非同期信号であるため、RCLK3の立下りから音声クロックの立下りまでの期間L1とRCLK3の次のクロック立下りまでの期間L2の間において周波数のバラツキが発生する。同様に、立ち上がり時にも期間L1'と期間L2'分のクロック周波数ずれが発生する。そのため、受け側の音声データ受け取りに影響を及ぼす可能性が有る。

【0110】

音声データの伝送には、サンプリング周波数×A/D量子化ビット数×2(ステレオ)が必要となり、量子化ビット数が16ビットの場合、サンプリング周波数をfsとした場合32fsとなる。また、クロック周波数バラツキは32fs/クロック周波数となる。

30

【0111】

そのためCLK3とRCLK3を72MHzにすると2.13%ばらつき、18MHzだとその4倍で8.53%ばらつくことになる。音声を精度よく伝送するため、ここではクロックを72MHzに切り換えて伝送する。なお、64fsや128fsでの伝送時はその比率分バラツキが大きくなる。(それぞれ2倍、4倍ばらつくこととなる。)

例えば18MHz時には約8.3マイクロ秒程度となる。この間映像信号が途切れることになるが、1フレームの時間が33ミリ秒(30fps時)と比較しても十分小さいものであり、特に人間が見る場合には問題とはならないレベルであることが分かる。

40

【0112】

他の伝送データにも同様なことが言え、非同期信号をデータラインに入力する場合はそのデータの立ち上がりと立下り時間ずれに注意し、クロック周波数を切り換える必要がある。

【0113】

以上、説明したように、映像及び音声の要求イベントなどによるモードの切り換えに応じて、伝送を行なう部位の双方(ここでは撮像ヘッド部800と雲台部850)の電源のオン・オフを切り換えかつ伝送のための動作クロックの制御を実施することで、映像・音声の同期ずれのようなユーザによる視聴への影響を抑えつつ電力の最適化が計れ省電力化が可能である。

50

【図面の簡単な説明】

【0114】

【図1】PTZカメラ100を含むシステム全体のブロック図である。

【図2】第1実施形態に係るPTZカメラ100の内部構成のブロック図である。

【図3】第1実施形態に係る全体動作のフローチャートである。

【図4】初期化時の詳細シーケンス図である。

【図5】ファインダー出力時の詳細シーケンス図である。

【図6】各動作モードにおける、LVDS入出力部に加えるクロック周波数などの例を示す図である。

【図7】LVDS入出力部の消費電力グラフの例である。

10

【図8】第2実施形態に係るPTZカメラ100の内部構成のブロック図である。

【図9】LVDS入出力部の回路ブロックの例を示す図である。

【図10】第2実施形態に係る初期化のタイミングチャートである。

【図11】コマンド伝送時の詳細タイミングチャートである。

【図12】伝送されるデータの模式図である。

【図13】ファインダーモード切り換えのタイミングチャートである。

【図14】映像データ伝送時の詳細タイミングチャートである。


【図15】映像キャプチャコマンド受付時の切り換えタイミングチャートである。

【図16】映像データ+音声データ+AF制御のモードへの切り換えタイミングチャートである。


20

【図17】データクロックの周波数ずれを示す図である。


【図1】




【図2】




【 図 3 】



【 図 4 】




【 図 5 】




【 図 6 】

モードの種別	CLK1	CLK2	CLK3	CLK4	映像信号周波数	音声周波数	通信速度
初期(雲台→撮像ヘッド通信)	76.8kHz	76.8kHz	-	-	-	-	38.4kbps
初期(撮像ヘッド→雲台通信)	-	-	76.8kHz	76.8kHz	-	-	38.4kbps
ファインダー(5fps)	4.5MHz	4.5MHz	2.25MHz	2.25MHz	1.125MHz	-	115kbps
ファインダー(10fps)	9MHz	9MHz	4.5MHz	4.5MHz	2.25MHz	-	115kbps
ファインダー(15fps)	13.5MHz	13.5MHz	6.75MHz	6.75MHz	3.375MHz	-	115kbps
ファインダー(30fps)	27MHz	27MHz	13.5MHz	13.5MHz	6.75MHz	-	115kbps
動画撮影(5fps)	4.5MHz	4.5MHz	2.25MHz	2.25MHz	1.125MHz	-	115kbps
動画撮影(10fps)	9MHz	9MHz	4.5MHz	4.5MHz	2.25MHz	-	115kbps
動画撮影(15fps)	13.5MHz	13.5MHz	6.75MHz	6.75MHz	3.375MHz	-	115kbps
動画撮影(30fps)	27MHz	27MHz	13.5MHz	13.5MHz	6.75MHz	-	115kbps
静止画像(サイズ小)	9MHz	9MHz	4.5MHz	4.5MHz	2.25MHz	-	-
静止画像(サイズ中)	18MHz	18MHz	9MHz	9MHz	4.5MHz	-	-
静止画像(サイズ大)	36MHz	36MHz	18MHz	18MHz	9MHz	-	-
動画30fps+音声(16bit+48kHzサンプリング)	36MHz	36MHz	18MHz	18MHz	9MHz	1.536Mbps	115kbps
AF(音声無+双方向通信)	36MHz	36MHz	18MHz	18MHz	9MHz	-	2.25Mbps
AF(音声有+双方向通信)	36MHz	36MHz	18MHz	18MHz	9MHz	1.536Mbps	2.25Mbps


【 図 7 】




【 図 8 】




【 図 9 】




【 図 10 】




【 図 1 1 】




【 図 1 2 】




【 図 1 3 】




【 図 1 4 】




【 図 1 5 】



【 図 1 6 】



【 図 1 7 】



フロントページの続き

Fターム(参考) 5B077 GG05

5B079 BA01 BB04 BC01 DD08

5C122 EA52 HA87 HB02