



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2019-0038519
(43) 공개일자 2019년04월08일

(51) 국제특허분류(Int. Cl.)
C01B 32/23 (2017.01) C01B 33/02 (2006.01)
H01M 10/0525 (2010.01) H01M 4/36 (2006.01)
(52) CPC특허분류
C01B 32/23 (2017.08)
C01B 33/02 (2013.01)
(21) 출원번호 10-2019-0036318(분할)
(22) 출원일자 2019년03월28일
심사청구일자 없음
(62) 원출원 특허 10-2017-0037933
원출원일자 2017년03월24일
심사청구일자 2017년03월24일

(71) 출원인
계명대학교 산학협력단
대구광역시 달서구 달구벌대로 1095, 계명대학교
산학협력관 201호(신당동)
(72) 발명자
이창섭
대구광역시 중구 대봉로 260, 103동 804호 (대봉
동, 센트로팰리스아파트)
이상훈
대구광역시 달서구 당산로41서길 24-2 (감삼동)
(74) 대리인
김일환


전체 청구항 수 : 총 8 항

(54) 발명의 명칭 실리콘/그래핀 복합체의 제조방법 및 이를 이용한 이차전지의 제조방법

(57) 요약

본 발명은, (a) 니켈 폼을 GO 분산액에 담근 후 건조하는 딥코팅 방식으로 상기 니켈 폼의 표면에 GO를 코팅하는 단계; (b) 상기 GO가 코팅된 니켈 폼을 Si 나노파우더 분산액에 담근 후 건조하는 딥코팅 방식으로 상기 GO가 코팅된 니켈 폼의 표면에 Si 나노파우더를 코팅하는 단계; 및 (c) 상기 (a) 및 (b) 단계를 소정 횟수 이상으로 반복하고 나서, 상기 (a) 단계를 통해 상기 Si 나노파우더가 코팅된 니켈 폼 전극에 GO를 코팅한 후 상기 GO를 환원시켜, 샌드위치 구조의 GO/Si 복합체를 합성하는 단계를 포함하는 GO/Si 복합체의 제조방법을 제공할 뿐만 아니라, 상기 복합체를 음극재로 사용하여 이차전지를 제조하는 단계를 포함하는 이차전지 제조방법을 제공한다.

대표도 - 도1



(52) CPC특허분류

H01M 10/0525 (2013.01)

H01M 4/362 (2013.01)

이 발명을 지원한 국가연구개발사업

과제고유번호 2015035858

부처명 교육부

연구관리전문기관 한국연구재단

연구사업명 지역혁신창의인력양성사업

연구과제명 전해질 개발 고에너지 리튬 이차전지용 전이금속화합물/실리콘/탄소나노 섬유복합체 합성 및 고기능성

기 여 율

1/1

주관기관 계명대학교 산학협력단

연구기간 2016.05.01 ~ 2017.04.30

명세서

청구범위

청구항 1

- (a) GO 분산액에 소정의 Si 나노파우더를 넣어 소정시간 초음파 처리하여 혼합 용액을 제조하는 단계;
 - (b) 니켈 폼을 상기 (a) 단계에서 제조된 혼합 용액에 담근 후 건조하는 딥코팅 방식으로 상기 니켈 폼의 표면에 GO/Si를 코팅하는 단계;
 - (c) 상기 (b) 단계를 소정 횟수 이상으로 반복하여 코팅된 니켈 폼 전극에서 GO를 환원시켜 혼합 구조의 GO/Si 복합체를 합성하는 단계를 포함하고,
- 상기 Si 나노파우더를 상기 혼합 용액의 전체 중량 대비 0.1 중량% 이하의 범위에서 첨가하는 것을 특징으로 하는 GO/Si 복합체의 제조방법.

청구항 2

- 제1항에 있어서,
- 상기 GO를 환원시키는 과정은, 코팅된 니켈 폼 전극을 80℃의 온도로 24시간 동안 건조하는 것을 특징으로 하는 GO/Si 복합체의 제조방법.

청구항 3

- 제1항에 있어서,
- 상기 소정 횟수는 2~ 5회 범위인 것을 특징으로 하는 GO/Si 복합체의 제조방법.

청구항 4

- (a) GO 분산액에 소정의 Si 나노파우더를 넣어 소정시간 초음파 처리하여 혼합 용액을 제조하는 단계;
 - (b) 니켈 폼을 상기 (a) 단계에서 제조된 혼합 용액에 담근 후 건조하는 딥코팅 방식으로 상기 니켈 폼의 표면에 GO/Si를 코팅하는 단계;
 - (c) 상기 (b) 단계를 소정 횟수 이상으로 반복하여 코팅된 니켈 폼 전극에서 GO를 환원시켜 혼합 구조의 GO/Si 복합체를 합성하는 단계; 및
 - (d) 상기 혼합 구조의 GO/Si 복합체를 음극재로 사용하여 이차전지를 제조하는 단계를 포함하고,
- 상기 Si 나노파우더를 상기 혼합 용액의 전체 중량 대비 0.1 중량% 이하의 범위에서 첨가하는 것을 특징으로 하는 이차전지 제조방법.

청구항 5

- 제4항에 있어서,
- 전해질은,
- 에틸렌 카보네이트(EC) 및 디에틸 카보네이트(DEC)가 1:1의 무게비율로 혼합된 용액에 1M의 LiPF₆를 용해하여 형성되는 것을 특징으로 하는 이차전지 제조방법.

청구항 6

- 제4항에 있어서,
- 작업전극(working electrode)을 상기 혼합 구조의 GO/Si 복합체를 이용하고, 상대전극은 Li 금속을 재질로 하는 것을 특징으로 하는 이차전지 제조방법.

청구항 7

제4항에 있어서,

상기 GO를 환원시키는 과정은, 코팅된 니켈 폼 전극을 80℃의 온도로 24시간 동안 건조하는 것을 특징으로 하는 이차전지 제조방법.

청구항 8

제4항에 있어서,

상기 소정 횟수는 2~ 5회 범위인 것을 특징으로 하는 이차전지 제조방법.

발명의 설명

기술 분야

- [0001] 본 발명은 실리콘/그래핀 복합체의 제조방법에 관한 것으로, 보다 상세하게는 실리콘 나노입자와 그래핀을 기반으로 한 복합체를 제조하는 방법을 제공하고, 이를 리튬 이차전지의 음극재로 적용하여 탄소 소재의 이론 용량보다 높은 고용량을 구현하면서도 그래핀의 완충 작용을 이용하여 리튬 이차전지의 수명 단축 문제를 해결할 수 있는 이차전지 제조방법에 관한 것이다.

배경 기술

- [0002] 리튬 이차전지는 휴대폰 등 모바일 IT 기기의 전원으로 사용되고 있지만, 최근 전기자동차, 에너지 저장 시스템 등에 사용되기 위해 광범위하게 연구되고 있다. 다양한 어플리케이션을 위해서 리튬 이차전지의 고용량화가 필요한데, 고용량화는 주로 음극재에 의해서 좌우된다. 현재 가장 많이 사용되고 있는 음극재로는 천연 흑연, 인조 흑연 등 탄소 계열이 사용되고 있다. 이러한 탄소계 음극재의 이론 용량은 372mAhg^{-1} 으로써 현재 새롭게 개발되고 있는 신규 음극소재들에 비해 현저히 낮다.
- [0003] 따라서, 음극재의 고용량화를 위하여 기존에 사용되고 있는 탄소 소재보다 이론 용량이 훨씬 높은 실리콘이나 주석 등 비탄소계를 사용한 음극 활물질 개발이 활발히 진행되고 있다.
- [0004] 그 중에서 지구상에서 두 번째로 풍부한 원소로, 높은 이론 충전 용량(4200mAhg^{-1})을 가진 실리콘이 차세대 리튬 이차전지에 대한 가장 유망한 음극재의 재료 중 하나로 관심을 받고 있다. 그러나, 실리콘은 리튬 이온의 삽입/탈리 과정 동안 큰 부피 변화를 겪는데($\sim 400\%$), 이는 심각한 비가역적 용량 손실, 낮은 사이클 안정성, 전극 파괴가 발생한다. 이러한 실리콘 구조의 파괴를 최소화하기 위하여 큰 이론적 표면적, 높은 유연성과 기계적 강도, 우수한 전기 전도성, 높은 화학적 안정성을 가진 하니콤(honeycomb) 구조를 이루고 있는 그래핀을 완충 물질로 사용하면 실리콘 나노 입자의 부피팽창을 막아줄 수 있고, 또는 실리콘 입자의 크기를 나노 사이즈로 소형화하여 전지의 용량 유지율 및 전기 화학적 안정성을 향상시킬 수 있다.
- [0005] 최근 실리콘과 그래핀을 이용한 리튬 이차전지의 음극재 개발이 활발히 진행되고 있다. J.Chang 등은 딥코팅(dip-coating) 방법으로 다층구조의 Si/reduced graphene oxide(Si/rGO) 하이브리드(hybrid)를 제조하였으며, Wang 등은 인시츄 여과법(in-situ filtration method)으로 그래핀-실리콘 복합필름을 제조하였고, J.Wu 등은 열처리 후 Electrospray depositon(ESD) 기술을 사용하여 적층된 실리콘 다공성 탄소 층 및 그래핀 층(Si-C/G)을 이루는 바인더가 필요없는 복합체를 제조하였다.

선행기술문헌

특허문헌

- [0006] (특허문헌 0001) 공개특허 제10-2015-0116238호(공개일자: 2015년10월15일)

발명의 내용

해결하려는 과제

[0007] 본 발명은 전술한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 높은 이론 용량을 가지는 실리콘 나노입자와 그래핀을 기반으로 한 복합체를 제조하는 방법을 제공하고, 이를 리튬 이차전지의 음극재로 적용하여 탄소 소재의 이론 용량보다 높은 고용량을 구현하면서도 이차전지의 충전/방전 과정에서 나타나는 실리콘의 부피 팽창을 완화시키는 그래핀의 완충 작용을 이용하여 리튬 이차전지의 수명 단축 문제를 해결할 수 있는 이차전지 제조방법을 제공하는 것을 목적으로 한다.

과제의 해결 수단

[0008] 이를 위해, 본 발명의 일 실시예 따르면, (a) 니켈 폼을 GO 분산액에 담근 후 건조하는 딥코팅 방식으로 상기 니켈 폼의 표면에 GO를 코팅하는 단계; (b) 상기 GO가 코팅된 니켈 폼을 Si 나노파우더 분산액에 담근 후 건조하는 딥코팅 방식으로 상기 GO가 코팅된 니켈 폼의 표면에 Si 나노파우더를 코팅하는 단계; 및 (c) 상기 (a) 및 (b) 단계를 소정 횟수 이상으로 반복하고 나서, 상기 (a) 단계를 통해 상기 Si 나노파우더가 코팅된 니켈 폼 전극에 GO를 코팅한 후 상기 GO를 환원시켜, 샌드위치 구조의 GO/Si 복합체를 합성하는 단계를 포함하는 GO/Si 복합체의 제조방법을 제공한다.

[0009] 다른 실시예에 따르면, (a) GO 분산액에 소정의 Si 나노파우더를 넣어 소정시간 초음파 처리하여 혼합 용액을 제조하는 단계; (b) 니켈 폼을 상기 (a) 단계에서 제조된 혼합 용액에 담근 후 건조하는 딥코팅 방식으로 상기 니켈 폼의 표면에 GO/Si를 코팅하는 단계; (c) 상기 (b) 단계를 소정 횟수 이상으로 반복하여 코팅된 니켈 폼 전극에서 GO를 환원시켜 혼합 구조의 GO/Si 복합체를 합성하는 단계를 포함하는 GO/Si 복합체의 제조방법을 제공한다.

[0010] 게다가, 상기 샌드위치 구조의 GO/Si 복합체 또는 혼합 구조의 GO/Si 복합체를 음극재로 사용하여 이차 전지를 제조하는 단계를 더 포함하는 이차전지 제조방법을 제공한다.

[0011] 또한, 상기 GO를 환원시키는 과정은, 코팅된 니켈 폼 전극을 80℃의 온도로 24시간 동안 건조하는 것이 바람직하다.

[0012] 또한, 상기 Si 나노파우더를 상기 Si 나노파우더 분산액 또는 상기 혼합 용액의 전체 중량 대비 0.2 중량% 이하의 범위에서 첨가하는 것이 바람직하다.

[0013] 또한, 상기 소정 횟수는 5회 이하인 것이 바람직하다.

[0014] 또한, 상기 전해질은, 에틸렌 카보네이트(EC) 및 디에틸 카보네이트(DEC)가 1:1의 무게비율로 혼합된 용액에 1M의 LiPF₆를 용해하여 형성되는 것이 바람직하다.

[0015] 또한, 상기 작업전극(working electrode)을 상기 샌드위치 구조의 GO/Si 복합체 또는 혼합 구조의 GO/Si 복합체를 이용하고, 상대전극은 Li 금속을 재질로 하는 것이 바람직하다.

발명의 효과

[0016] 이와 같이, 본 발명은 실리콘 나노입자와 그래핀을 기반으로 한 복합체를 제조하는 방법을 제공하고, 이를 리튬 이차전지의 음극재로 적용하게 한다.

[0017] 이를 통해, 탄소 소재의 이론 용량보다 높은 고용량을 구현할 수 있게 한다.

[0018] 또한, 딥 코팅 방법으로 제조하여, 효율적인 비용, 바인더가 필요 없으며, 쉬운 대량화 때문에 리튬 저장 성능이 높은, 기능이 개선된 전극을 제조할 수 있는 장점이 있다.

[0019] 또한, 이차전지의 충전/방전 과정에서 실리콘에 따라 400%의 부피 팽창으로 전극 수명의 특성이 저하되는 문제점을 해결할 수 있게 한다. 즉, Si/그래핀 복합소재의 사용시에 그래핀의 완충 작용을 이용하여 충/방전시 부피 팽창을 완화시켜 우수한 용량 유지율을 제공하는 효과가 있다.

도면의 간단한 설명

[0020] 도 1은 본 발명의 바람직한 실시예에 따른 GO/Si 복합체를 음극 전극으로 사용한 이차전지의 제조방법의 흐름을 나타낸 도면,

도 2는 본 발명의 바람직한 실시예에 적용되는 sGO/Si 복합체의 제조공정을 나타낸 도면,

도 3은 본 발명의 바람직한 실시예에 적용되는 mGO/Si 복합체의 제조공정을 나타낸 도면,

도 4는 본 발명의 바람직한 실시예에 따른 sGO/Si 복합체와 mGO/Si 복합체의 형태 및 구조를 SEM으로 측정하여 그 결과를 나타낸 사진으로서, 각각 (a)GO, (b)sGO/Si (Si:0.2 wt%), (c)mGO/Si (Si:0.2 wt%), (d)mGO/Si (Si:0.03 wt%)의 SEM 사진이고,

도 5는 본 발명의 바람직한 실시예에 따른 mGO/Si 복합체의 형태 및 구조를 나타낸 EDS 사진으로서, 각각 (a)GO, (b)mGO/Si (Si:0.03 wt%), (c)mGO/Si (Si:0.1 wt%), (d)mGO/Si (Si:0.2 wt%)의 EDS 사진이고,

도 6은 본 발명의 바람직한 실시예에 따른 GO와 합성된 sGO/Si 복합체 및 mGO/Si 복합체의 결정성을 조사하기 위하여 Raman Spectra 결과를 그래프로 나타낸 것이고,

도 7은 본 발명의 바람직한 실시예에 따른 GO와 합성된 sGO/Si 복합체 및 mGO/Si 복합체에서 원소의 결합 에너지를 조사하기 위하여 XPS 분석을 수행한 결과를 나타낸 XPS spectra로서, 각각 (a)GO의 C1s, (b)mGO/Si의 C1s, (c)sGO/Si의 C1s, (d)mGO/Si의 Si2p, (e)sGO/Si의 Si2p의 XPS Spectra 결과를 그래프로 나타낸 것이고,

도 8 내지 도 10은 본 발명의 바람직한 실시예에 따른 sGO/Si 복합체 및 mGO/Si 복합체에서 전기화학적 특성을 알아보기 위해 0.5C rate의 전류를 인가하여 충방전 특성을 조사하여 100 cycle 동안의 방전 용량 및 효율을 각각 나타낸 것으로,

도 8a 및 도 8b는 본 발명의 바람직한 실시예에 따른 sGO/Si 복합체 및 mGO/Si 복합체에서 전극 제작 방법의 차이에 따른 Cycle performance를 나타낸 그래프로써, 각각 (a)sGO/Si(Si:0.2 wt%) 및 mGO/Si(Si:0.2 wt%)의 방전용량, (b)sGO/Si(Si:0.2 wt%) 및 mGO/Si(Si:0.2 wt%)의 쿨롱 계수를 나타낸 그래프이다.

도 9a 및 도 9b는 본 발명의 바람직한 실시예에 따른 mGO/Si 복합체에서 실리콘 농도에 따른 Cycle performance를 나타낸 그래프로써, 각각 (a)mGO/Si(Si:0.1, 0.05, 0.03, 0.01 wt%)의 방전용량, (b)mGO/Si(Si:0.1, 0.05, 0.03, 0.01 wt%)의 쿨롱 계수를 나타낸 그래프이다.

도 10a 내지 도 10c는 본 발명의 바람직한 실시예에 따른 mGO/Si 복합체(Si 0.03 wt%)에서 딥핑(Dipping) 횟수 차이에 따른 Cycle performance를 나타낸 그래프로써, 각각 (a)5회, (b)7회, (c) 10회, Cycle performance 수행결과를 그래프로 나타낸 것이다.

발명을 실시하기 위한 구체적인 내용

- [0021] 본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
- [0022] 도면들에 있어서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 또한 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소를 나타낸다.
- [0023] 본 명세서에서 "및/또는"이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 "포함한다" 또는 "포함하는"으로 언급된 구성요소, 단계, 동작 및 소자는 하나 이상의 다른 구성요소, 단계, 동작, 소자 및 장치의 존재 또는 추가를 의미한다.
- [0024] 이하에서 본 발명의 바람직한 실시예를 도면을 참조하여 상세히 설명하기로 한다.
- [0025] 도 1은 본 발명의 바람직한 실시예에 따른 실리콘/그래핀 복합체(GO/Si 복합체) 제조과정 및 이를 음극 전극으로 사용하는 이차전지의 제조과정을 나타낸 플로우차트이다.
- [0026] 도 1에 나타난 바와 같이, 본 발명에서는 이차전지의 음극 전극으로 reduced graphene oxide(rGO, 환원 그래핀 옥사이드)를 합성하는 방법이다.
- [0027] 먼저, 전극 활물질의 전기화학 반응에 의해 생성된 전자를 모으거나 전기화학 반응에 필요한 전자를 공급하는 역할을 수행하는 집전체로 니켈 폼(Ni foam)을 준비한다(S100).
- [0028] 이어, 준비된 니켈 폼을 이용하여 샌드위치 구조의 실리콘/그래핀옥사이드 (sGO/Si) 복합체를 합성하는 방법(S200)과, 혼합구조의 실리콘/그래핀옥사이드(mGO/Si)복합체를 합성하는 방법(S300)으로 구성될 수 있다.

- [0029] 이때, sGO/Si 복합체를 합성하는 과정은, (a) GO(graphene oxide) 분산액에 담근 후 건조하는 딥코팅 방식으로 상기 니켈 폼의 표면에 GO를 코팅하는 단계; (b) 상기 GO가 코팅된 니켈 폼을 Si 나노파우더(nanopowder) 분산액에 담근 후 건조하는 딥코팅 방식으로 상기 GO가 코팅된 니켈 폼의 표면에 Si 나노파우더를 코팅하는 단계; 및 (c) 상기 (a) 및 (b) 단계를 소정 횟수 이상으로 반복하고 나서, 상기 (a) 단계를 통해 상기 Si 나노파우더가 코팅된 니켈 폼 전극에 GO를 코팅한 후 상기 GO를 환원시켜, sGO/Si 복합체를 합성할 수 있다.
- [0030] 또한, mGO/Si 복합체를 합성하는 과정은, (a) GO 분산액에 소정의 Si 나노파우더를 넣어 소정시간 초음파 처리하여 혼합 용액을 제조하는 단계; (b) 니켈 폼을 상기 (a) 단계에서 제조된 혼합 용액에 담근 후 건조하는 딥코팅 방식으로 상기 니켈 폼의 표면에 GO/Si를 코팅하는 단계; (c) 상기 (b) 단계를 소정 횟수 이상으로 반복하여 코팅된 니켈 폼 전극에서 GO를 환원시켜 mGO/Si 복합체를 합성할 수 있다.
- [0031] 여기서, sGO/Si 복합체를 합성하는 과정에서 니켈 폼에 GO 및 Si 나노파우더를 코팅하거나, mGO/Si 복합체를 합성하는 과정에서 니켈 폼에 GO/Si를 코팅하는 과정은 딥코팅(dip-coating) 방식을 이용한다. 이는, 피코팅체인 니켈 폼을 GO 분산액, Si 나노파우더 분산액, 또는 혼합 용액에 담그어 상기 니켈 폼의 표면에 전구체를 형성한 후 소정의 온도로 소성하여 각각 GO 코팅층, Si 나노파우더 코팅층, GO/Si 코팅층을 형성하게 된다. 이와 같이, 딥코팅은 간편하여 공정을 단축시켜 생산비를 절감시킬 수 있고, 균일한 코팅층의 형성에 유리하므로 균일한 코팅층 형성으로 안정성을 향상시킬 수 있게 한다.
- [0032] 이어, 합성된 sGO/Si 복합체 또는 mGO/Si 복합체를 음극재로 사용하여 이차 전지를 제조한다(S400). 이처럼, 니켈폼에 균일하게 코팅된 sGO/si 코팅층 또는 mGO/Si 코팅층은 실리콘을 통한 리튬 이차전지의 고용량 구현할 수 있고, 그래핀의 완충 작용을 이용하여 리튬 이차전지의 수명 단축문제를 해결할 수 있게 한다.
- [0033] 이하에서 도 2 내지 도 8을 참조하여 보다 자세히 살펴보면 다음과 같다.
- [0034] **니켈 폼의 제조(S100)**
- [0035] 전극 활물질의 전기화학 반응에 의해 생성된 전자를 모으거나 전기화학 반응에 필요한 전자를 공급하는 역할을 수행하는 집전체로 니켈 폼(Ni foam)을 사용하였다. 니켈 폼은 질산을 사용하여 수 초간 세척하고, 즉시 물과 이소프로필 알코올(Isopropyl alcohol)로 씻어주었다. 그 뒤에 80℃의 온도로 하루 동안 건조하였다.
- [0036] **샌드위치 구조의 GO/Si 복합체(sGO/Si)의 제조(S200)**
- [0037] 본 발명에서는 샌드위치 구조의 GO/Si 복합체(sandwich structured GO/Si composite)를 제조하기 위해 graphene oxide(GO)와 Si nanopowder(나노파우더)를 이용하여 단순한 딥코팅(dip-coating) 방법으로 제작하였다(도 2참조).
- [0038] 이때, 리튬 이차전지의 음극재를 제조하기 위해 본 발명에서 사용한 재료는 Angstrom materials에서 구입한 GO 분산액(N002-PS)와 Alfa Aesar에서 구입한 Si 나노파우더(crystalline, <50nm, 98%)을 사용하였다.
- [0039] 도 2를 참조하면, Angstrom materials에서 구입한 GO 분산액(N002-PS)을 증류수에 넣어 2mgml^{-1} 의 농도로 희석한 GO 분산액과, Alfa Aesar에서 구입한 Si 나노파우더를 증류수에 섞어 만든 Si 나노파우더 분산액 (2mgml^{-1})을 각각 제조하였다.
- [0040] 이어, 미리 준비된 니켈 폼을 제조된 GO 분산액에 담근 후 건조하였다(GO 딥코팅 과정). 건조가 끝나면 GO가 코팅된 니켈 폼을 Si 나노파우더 분산액에 같은 방법으로 수행하였다(Si 딥코팅 과정).
- [0041] 이처럼 샌드위치 구조의 GO/Si 복합체를 얻기 위해 같은 과정을 반복해서 GO와 Si 나노파우더 분산액을 5번 반복하여 딥코팅하였다. 이어, Si 나노파우더가 코팅된 니켈 폼 전극에 다시 GO를 코팅한 후(GO 딥코팅 과정), GO를 환원시켜 주기 위해서, 샌드위치 형태의 GO/Si 코팅층이 형성된 니켈 폼 전극을 80℃의 온도로 하루 동안 건조하였다.
- [0042] 이때, 니켈 폼 전극을 모두 같은 값의 몰농도를 갖는 GO 분산액 또는 Si 나노파우더 분산액에 딥코팅하여 Si 나노파우더의 몰농도를 조절하거나(가령, 0.2 중량퍼센트(wt%)의 Si 나노파우더를 상기 분산액에 사용하고), 딥코팅 시의 니켈 폼 전극을 꺼내는 인출속도(withdrawl speed)를 조절하여 니켈 폼 전극의 표면에 균일한 sGO/Si 코팅층을 형성하도록 한다.
- [0043] 이와 같이, 딥코팅은 간편하여 공정을 단축시켜 생산비를 절감시킬 수 있고, 균일한 코팅층을 형성하여 안정성

을 향상시킬 수 있게 한다.

[0044] **혼합구조의 GO/Si 복합체 제조(mGO/Si)(S300)**

[0045] Mixed GO/Si (혼합구조의 GO/Si) 복합체의 제조 또한 딥 코팅 방법으로 다음과 같이 제작되었다(도 3참조).

[0046] 도 3을 참조하면, GO 분산액 (2 mgml^{-1})에 Si 나노파우더(0.2 wt%)를 넣어 30분간 초음파 처리하여 혼합 용액을 만들어 주었다.

[0047] 이어, 미리 준비된 니켈 폼을 혼합 용액에 담근 후 건조하였다. 건조가 끝나면 같은 방법으로 5번 반복하여 코팅하였다(혼합 GO/Si 딥코팅). Si 나노파우더의 농도를 각각 0.01, 0.03, 0.05, 0.1, 0.2 wt%로 다르게 첨가하는 방법과, Si 나노파우더의 농도를 0.1 wt%로 고정하고 코팅 횟수(5, 7, 10번씩)를 달리한 방법으로 위와 같이 각각의 샘플을 제작하였다. 이와 같이, 딥코팅은 간편하여 공정을 단축시켜 생산비를 절감시킬 수 있고, 균일한 코팅층을 형성하여 안정성을 향상시킬 수 있게 한다.

[0048] 이어, GO를 환원시켜 주기 위해서, 코팅된 니켈 폼 전극을 80°C 의 온도로 하루 동안 건조하였다.

[0049] **sGO/Si 복합체 또는 mGO/Si 복합체의 특성**

[0050] 도 2의 과정에서 합성된 sGO/Si 복합체와 도 3의 과정에서 합성된 mGO/Si 복합체 샘플의 형태 및 구조는 Scanning Electron Microscope(SEM, Hitachi, S-4800)로 조사하였다.

[0051] SEM으로 관찰한 샘플의 특정 부분을 정성/정량 분석하기 위해서 Energy dispersive spectroscopy(EDS, ThermoARL, ARL 3460)를 사용하였다. 샘플의 결정구조 분석은 Raman spectroscopy Horiba Jobin-Yvon, LabRam HR)를 사용하여 수행하였다. X-ray Photoelectron Spectroscopy(Thermo Fisher Scientific, Multilab-2000)를 사용하여 각 샘플 중 원소들의 결합 에너지를 측정하여 비교하였다.

[0052] **이차 전지의 제조 및 전기화학적 특성 조사**

[0053] 전술한 바와 같이, 본 발명에서는 샌드위치 구조의 GO/Si 복합체(sGO/Si) 합성(S200)과 혼합 GO/Si 복합체(mGO/Si) 합성(S300)을 딥코팅 방법으로 실리콘/그래핀 복합체를 합성하였다.

[0054] 또한, GO/Si 복합체에 의해 제조된 모든 전극물질은 바인더의 결합 없이 리튬 이차전지의 음극재로 사용하여 동전 타입의 이차전지를 제조하였다.

[0055] 동전 타입 전지(Coin-type cells)는 Ar이 채워진 글로브 박스(glove box)에서 제조하였으며, 작업전극(working electrode)으로는 sGO/Si 복합체 또는 mGO/Si 복합체를, 상대 전극(counter electrode)으로는 리튬 금속을, 분리막으로는 폴리에틸렌 멤브레인(polyethylene membrane)을 사용하였다. 전해질로는 EC(ethylene carbonate): DEC(diethyl carbonate)가 1:1 무게비율로 혼합된 용액에 1M LiPF_6 가 용해된 전해질을 사용하였다.

[0056] Cycle performances는 $0.005 \sim 2.5\text{V}(\text{vs. Li/Li}^+)$ 의 전압에서 0.5C rate 전류 밀도에서 측정되었다. 즉, 전기화학적 특성(Electrochemical characteristics)(solartron, SI1287)을 이용하여 순환전압전류법(Cyclic Voltammetry)으로 전기화학적 특성을 조사하였다. 또한, Automatic battery cyler(WonATech Co.,Ltd, WBCS3000)를 사용하여 충·방전 용량 및 사이클(cycle) 특성을 조사하였다.

[0057] **결과 및 토의**

[0058] **SEM**

[0059] Sandwich structured GO/Si(sGO/Si) 복합체와 mixed GO/Si(mGO/Si) 복합체의 형태 및 구조를 SEM으로 측정하여 그 결과를 도 4에 나타내었다.

[0060] 도 4는 본 발명의 바람직한 실시예에 따른 sGO/Si 복합체와 mGO/Si 복합체의 형태 및 구조를 SEM으로 측정하여 그 결과를 나타낸 사진으로서, 각각 (a)GO, (b)sGO/Si (Si:0.2 wt%), (c)mGO/Si (Si:0.2 wt%), (d)mGO/Si (Si:0.03 wt%)의 SEM 사진이다.

[0061] 먼저, GO만 코팅되어 있는 도 4(a)로부터 그래핀의 전형적인 주름 구조를 관찰할 수 있었다. 도 4(b) 및 도 4(c)에서 그래핀 시트 안쪽에 실리콘 나노 입자가 균일하게 잘 분산된 것을 관찰할 수 있었다. 도 4(d)를 참조하면, 분산액의 실리콘 농도를 0.2 wt%에서 0.03 wt%로 줄였을 때, 그래핀 시트 안쪽에 분산된 실리콘 나노 입자가 더 적게 분산된 것을 확인할 수 있었다.

- [0062] **EDS**
- [0063] GO와 실리콘 나노 입자가 혼합되어 코팅된 니켈 폼의 특정 부분을 정성/정량 분석하기 위하여 EDS를 측정하였으며, 이를 도 5에 나타내었다.
- [0064] 도 5는 본 발명의 바람직한 실시예에 따른 mGO/Si 복합체의 형태 및 구조를 EDS로 측정하여 그 결과를 나타낸 사진으로서, 각각 (a)GO, (b)mGO/Si (Si:0.03 wt%), (c)mGO/Si (Si:0.1 wt%), (d)mGO/Si (Si:0.2 wt%)의 EDS 사진이다.
- [0065] 여기서, 도 5(a)는 GO로만 만들어진 전극의 EDS이고, 도 5(b) 내지 도 5(d)는 각기 다른 실리콘의 농도에 따른 mGO/Si 전극의 EDS이다.
- [0066] 도 5(a)에서 나타나는 것과는 다르게, 도 5(b) 내지 도 5(d)는 실리콘 원소 값이 나타나 있고, 분산액의 실리콘 농도를 0.03, 0.1, 0.2 wt%로 증가하였을 때 실리콘의 함유량이 각각 2.81, 7.31, 13.91%로 실리콘 농도에 비례하여 증가하였다.
- [0067] **Raman**
- [0068] sGO/Si 및 mGO/Si의 결정성을 분석하기 위해 Raman spectroscopy를 수행하였으며, 그 결과를 도 6에 나타내었다.
- [0069] 도 6에서 볼 수 있듯이, 모든 샘플에서 $1,340\text{cm}^{-1}$ 와 $1,580\text{cm}^{-1}$ 부근에서 D-band 및 G-band가 나타났다. G-band는 SP^2 carbon-type 구조와 일치하는 graphitic sheets의 특징을 잘 나타내고, D-band는 육각형 흑연 구조 내의 결함의 존재 때문이라고 할 수 있다. G-band와 D-band의 intensity ratio(D/G)로 그 물질의 상대적인 결정성을 알 수 있는데, I_D/I_G 비가 작을수록 흑연 구조의 결함이 더 적음을 나타낸다. 그리고 sGO/Si와 mGO/Si의 경우 실리콘을 나타내는 피크가 520cm^{-1} 에서 관찰되었다.
- [0070] **XPS**
- [0071] 제조한 sGO/Si 복합체(Si:0.2 wt%)와 mGO/Si 복합체(Si:0.2 wt%) 시료 중 원소의 결합에너지(binding energy)를 조사하기 위해 XPS 분석을 수행하였으며, 그 결과를 도 7에 나타내었다. 여기서, 결합 에너지는 전기음성도 차이에 따라 다르게 나타나는데, 큰 전기음성도를 가지는 원소는 전자를 강하게 당기기 때문에 상대적으로 낮은 결합에너지를 가지게 된다.
- [0072] XPS 스펙트럼 상에 나타내는 원소의 결합에너지는 전기음성도에 따라서 다르게 나타나는데, 전기음성도가 더 큰 원소는 전기 음성도가 낮은 원소보다 전자를 더 강하게 당기기 때문에 상대적으로 낮은 결합에너지를 가지게 된다.
- [0073] 도 7은 본 발명의 바람직한 실시예에 따른 GO와 합성된 sGO/Si 복합체 및 mGO/Si 복합체에서 원소의 결합 에너지를 조사하기 위하여 XPS 분석을 수행한 결과를 나타낸 XPS spectra로서, 각각 (a)GO의 C1s, (b)mGO/Si의 C1s, (c)sGO/Si의 C1s, (d)mGO/Si의 Si2p, (e)sGO/Si의 Si2p의 XPS Spectra 결과를 그래프로 나타낸 것이다.
- [0074] 도 7(a)는 GO의 C1s 스펙트럼을 보여주는데, 284.6, 286.51, 288.16과 289.46 eV에서 각각 C=C, C-O, C=O, O-C=O에 배속된 네 개의 우세한 피크가 나타났다. 도 7(a)와 비교했을 때 대부분의 다른 피크들은 도 7(b) 및 도 7(c)에서 보는 것과 같이 열처리 후 감소하였다. 그러나 어떤 기능기는 남아있게 되는데, 그것이 GO가 환원되었음을 나타낸다.
- [0075] 도 7(d) 및 도 7(e)는 Si 2p 스펙트럼에서 99.5 eV의 피크는 단원자 실리콘이라고 볼 수 있다. 또한, Si 2p XPS 스펙트럼은 103.3 eV에서 Si/SiO_x의 피크를 포함하고 있다.
- [0076] **Cycle performances**
- [0077] 본 발명에서는 니켈 폼에 실리콘의 첨가 없이 GO만 코팅하여 만든 시료와 대조군으로 sGO/Si 복합체 및 mGO/Si 복합체를 음극 활물질로 사용하여 만든 시료로 코인 셀을 제조하여 전기화학적 특성을 조사하였으며, 그 결과를 도 8 내지 도 10에서 비교하였다.
- [0078] 도 8 내지 도 10은 본 발명의 바람직한 실시예에 따른 sGO/Si 복합체 및 mGO/Si 복합체에서 제조된 전극의 용량 및 회전 능력과 같은 전기화학적 특성을 알아보기 위해 0.5C rate의 전류를 인가하여 충방전 특성을 조사하여

100 cycle 동안의 방전 용량 및 효율을 각각 나타낸 것으로, 먼저, 도 8a 및 도 8b는 본 발명의 바람직한 실시예에 따른 sGO/Si 복합체 및 mGO/Si 복합체에서 전극 제작 방법의 차이에 따른 Cycle performance를 나타낸 그래프로서, 각각 (a)sGO/Si(Si:0.2 wt%) 및 mGO/Si(Si:0.2 wt%)의 방전용량, (b)sGO/Si(Si:0.2 wt%) 및 mGO/Si(Si:0.2 wt%)의 쿨롱 계수를 나타낸 그래프이다.

표 1

Samples	1 st cycle discharge capacity (mAh/g)	100 th cycles discharge capacity (mAh/g)
sGO/Si (Si 0.2 wt%)	1,311	185
mGO/Si (Si 0.2 wt%)	1,586	320

표 1 및 도 8(a)에서 볼 수 있듯이, mGO/Si(Si:0.2 wt%) 복합체를 사용하였을 경우 초기 용량이 1,586 mAhg⁻¹에서 100 cycle 후 320 mAhg⁻¹으로 감소하여, 초기 용량이 1,311 mAhg⁻¹에서 100 cycle 후 185 mAhg⁻¹으로 감소한 sGO/Si(Si:0.2 wt%)를 사용한 전극의 경우보다 전지 용량이 뛰어남을 알 수 있었다. 이것으로 보아 GO와 Si 나노 입자를 적층하여 전극을 만드는 것보다 같이 섞어 전극을 만든 경우가 전지 용량뿐만 아니라 효율면에서도 뛰어나다는 것을 알 수 있었다.

도 8b를 참조하면, cycle number에 따라 쿨롱 효율(coulombic efficiency)(%)을 보면 점점 증가하는 현상이 나타나게 되는데 이것은 "electrochemical activation"과 유사한 현상 때문이다. 이 현상은 그래핀 시트가 서로 다른 전해질 이온을 바로잡기 위해 움직이기 때문에 발생하는 것으로 보고되어 있다.

도 9a 및 도 9b는 본 발명의 바람직한 실시예에 따른 mGO/Si 복합체에서 실리콘 농도에 따른 Cycle performance를 나타낸 그래프로서, 각각 (a)mGO/Si(Si:0.1, 0.05, 0.03, 0.01 wt%)의 방전용량, (b)mGO/Si(Si:0.1, 0.05, 0.03, 0.01 wt%)의 쿨롱 계수를 나타낸 그래프이다.

표 2

Samples	1 st cycle discharge capacity (mAh/g)	100 th cycles discharge capacity (mAh/g)
GO	1,541	390
mGO/Si (Si 0.1 wt%)	2,628	635
mGO/Si (Si 0.05 wt%)	2,262	503
mGO/Si (Si 0.03 wt%)	2,702	778
mGO/Si (Si 0.01 wt%)	2,574	646

표 2 및 도 9a를 참조하면, 전해질로 LiPF₆를 사용하고 Si 나노 입자의 농도를 달리하여 만든 mGO/Si의 cycle performances 결과에서, 먼저, Si 나노 입자를 사용하지 않고 GO 분산액만 사용하여 코팅한 전극의 경우, 초기 용량이 1,541 mAhg⁻¹에서 100 cycle 후 390 mAhg⁻¹으로 측정되었다.

또한, 분산액 중 Si 농도를 0.01, 0.03, 0.05, 0.1 wt%로 달리하여 코팅한 경우 각각 2574, 2,702, 2,262, 2,628 mAhg⁻¹의 초기 용량을 가지고, 100 cycle 후 용량은 각각 648, 778, 503, 635 mAhg⁻¹로서, 0.03 wt% Si 농도의 분산액을 사용하여 제작한 전극이 가장 우수한 성능을 보임을 알 수 있다.

또한, 이 시료는 도 9b에서 보는 것과 같이 30 cycle 이후 99% 이상의 높은 쿨롱 효율을 보인다. 분산액 중 Si 농도가 0.03 wt% 보다 클 때 음극성능이 저하되는 이유는 Si 농도가 높아짐에 따라 Si 나노 입자가 서로 뭉치는 현상이 발생하여 rGO 시트가 Si의 부피 팽창을 제대로 막아주지 못하기 때문인 것으로 생각된다.

도 10a 내지 도 10c는 본 발명의 바람직한 실시예에 따른 mGO/Si 복합체(Si 0.03 wt%)에서 딥핑(Dipping) 횟수 차이에 따른 Cycle performance를 나타낸 그래프로서, 각각 (a)5회, (b)7회, (c) 10회, Cycle performance 수

행결과를 그래프로 나타낸 것이다.

표 3

mGO/Si (Si 0.03 wt%)	1 st cycle discharge capacity (mAh/g)	100 th cycles discharge capacity (mAh/g)
5 times	2,628	635
7 times	1,884	408
10 times	1,751	250

[0088]

[0089] 표 2 및 도 10a 내지 10c를 참조하면, GO와 Si 나노 입자를 섞은 전극 물질의 디핑 횟수 차이에 따른 전극의 cycle performances에서, 도 10a의 경우와 같이, 5번 디핑한 것과 비교하여 7번(도 10b 참조), 10번(도 10c 참조) 한 경우의 그래프를 보면 전극이 불안정하거나 전지 용량이 낮는데, 이것은 디핑 횟수가 증가함에 따라 전극의 두께가 두꺼워져 전자의 이동 거리가 늘어나기 때문이다. 따라서, 디핑 횟수가 5회 이후부터는 적을수록 용량이 크며 더 안정하다는 것을 알 수 있다.

[0090] 결론

[0091] 본 연구에서는 바인더를 사용하지 않고 단순한 딥 코팅 방법으로 rGO/Si 복합체를 제조하여 리튬 이차전지의 음극재로 적용하였다. 딥 코팅 방법은 효율적인 비용, 바인더 없이(binder-free), 쉬운 대량화 때문에 리튬 저장 성능이 높은, 기능이 개선된 전극을 제조할 수 있는 장점이 있다.

[0092] SEM 이미지를 보았을 때, 그래핀 시트 안쪽에 실리콘이 균일하게 분산된 것을 확인할 수 있었다. 이는 그래핀 시트가 효과적으로 실리콘 나노 입자의 표면을 감싸 실리콘 나노 입자의 부피 팽창을 막아 주었기 때문이다.

[0093] 그래핀과 실리콘 나노 입자를 적층하여 전극을 만드는 것보다 같이 섞어 전극을 만들었을 때, 리튬 이차전지의 전지 용량뿐만 아니라 효율면에서도 뛰어났다. 분산액의 실리콘 용량을 0.03, 0.05, 0.1 wt%로 달리하여 전극을 만들었을 때 2,702, 2,262, 2,628 mAhg⁻¹의 초기 용량을 보였으며, 100 cycle 후 각각 778, 503, 635 mAhg⁻¹의 방전 용량을 보였다. 그 중에서 분산액의 실리콘 나노 입자의 농도가 0.03 wt%인 경우에 방전 용량이 가장 높아 뛰어난 전기화학적 성능을 보였다.


[0094] 또한, 이 시료를 사용하여 제작한 전극의 경우 30 사이클 이후부터 쿨롱 효율이 99% 이상으로 사이클 안정성도 가장 우수한 것으로 나타났다.

[0095] 그리고, 디핑 횟수가 5번 일 경우가 7번, 10번일 경우보다 전지 용량과 사이클 안정성이 모두 우수하였다.


[0096] 이상의 설명에서 본 발명은 특정의 실시 예와 관련하여 도시 및 설명하였지만, 특허청구범위에 의해 나타난 발명의 사상 및 영역으로부터 벗어나지 않는 한도 내에서 다양한 개조 및 변화가 가능하다는 것을 당 업계에서 통상의 지식을 가진 자라면 누구나 쉽게 알 수 있을 것이다.

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8a




도면8b




도면9a




도면9b



도면10a



도면10b



도면10c

