

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第3756411号  
(P3756411)

(45) 発行日 平成18年3月15日(2006.3.15)

(24) 登録日 平成18年1月6日(2006.1.6)

(51) Int. Cl.

G06F 9/38 (2006.01)

F I

G06F 9/38 350A

請求項の数 3 (全 25 頁)

(21) 出願番号 特願2001-2040 (P2001-2040)  
 (22) 出願日 平成13年1月10日(2001.1.10)  
 (65) 公開番号 特開2001-209538 (P2001-209538A)  
 (43) 公開日 平成13年8月3日(2001.8.3)  
 審査請求日 平成16年8月10日(2004.8.10)  
 (31) 優先権主張番号 09/490389  
 (32) 優先日 平成12年1月24日(2000.1.24)  
 (33) 優先権主張国 米国(US)

(73) 特許権者 398038580  
 ヒューレット・パッカード・カンパニー  
 HEWLETT-PACKARD COMPANY  
 アメリカ合衆国カリフォルニア州パロアル  
 ト ハノーバー・ストリート 3000  
 (74) 代理人 100081721  
 弁理士 岡田 次生  
 (72) 発明者 ロニー・リー・アーノルド  
 アメリカ合衆国80528コロラド州フォ  
 ート・コリンズ、スティルウォーター・ク  
 リーク・ドライブ 2200

最終頁に続く

(54) 【発明の名称】 データハザードを検出するシステム

## (57) 【特許請求の範囲】

## 【請求項1】

コンピュータプログラムの命令を処理するシステムであって、

第1のステージにおける第1の命令と第2のステージにおける第2の命令とを同時に処理するように構成されており、該第1のステージは該第1の命令に関連する第1の属性データのセットを送信し該第1の命令に関連する第1の符号化レジスタ識別子を送信するよう構成され、該第2のステージは該第2の命令に関連する第2の属性データのセットを送信し該第2の命令に関連する第2の符号化レジスタ識別子を送信するよう構成されているパイプラインと、

前記第1のステージに結合され、前記第1の符号化レジスタ識別子を受信するよう構成され、該第1の符号化レジスタ識別子を復号化して第1の復号化レジスタ識別子にし、該第1の復号化レジスタ識別子を送信するよう構成された第1のデコーダと、

前記第2のステージに結合され、前記第2の符号化レジスタ識別子を受信するよう構成され、該第2の符号化レジスタ識別子を復号化して第2の復号化レジスタ識別子にし、該第2の復号化レジスタ識別子を送信するよう構成された第2のデコーダと、

前記第1および第2のデコーダとインタフェースされ、前記第1および第2の復号化レジスタ識別子を受信すると共に、前記第1および第2の属性データのセットを受信するよう構成され、該第1および第2の復号化レジスタ識別子と該第1および第2の属性データのセットとに基づいてデータハザードを検出するよう構成された比較ロジックと、

前記第1のデコーダおよび前記比較ロジックに結合され、前記第1の復号化レジスタ識

10

20

【請求項 2】

命令を処理システムのパイプラインに送信するステップと、

10

該命令に関連する第 1 の属性データのセットを送信するステップと、

該命令に関連する第 2 の属性データのセットを送信するステップと、

前記第 2 の復号化レジスタ識別子および前記第 2 の属性データのセットを、他の命令に  
関連する復号化レジスタ識別子および属性データと比較するステップと、

20

【請求項 3】

第 1 のステージから第 1 の符号化レジスタ識別子を受け取るステップと、

30

受け取った第 2 の符号化レジスタ識別子を、第 2 の復号化レジスタ識別子に復号化する  
ステップと、

第 1 および第 2 の組み合わせたデータのセットを比較するステップと、

40

### 【発明の詳細な説明】

【 0 0 0 1 】

【発明の属する技術分野】

【 0 0 0 2 】

50

多くのプロセッサの性能を向上させるために、パイプライン処理が開発されている。パイプライン処理では、プロセッサは、複数の命令を同時に処理することができる少なくとも1つのパイプラインを備えている。従って、パイプラインにおける1つの命令の実行が、そのパイプラインにおける先行する命令の実行の結果の使用可能になる前に始まる場合があり、その結果、データ従属性ハザードからエラーが発生する可能性がある。

#### 【0003】

パイプラインによって実行されるある命令が他の命令の実行によって生成されたデータを利用する場合、データ従属性が存在し、他の命令によって生成されたデータのある命令によって使用可能でない場合、そのデータ従属性によりデータ従属性ハザードが発生する。例えば、後の命令が、実行時に、前の命令の実行によって生成されるデータを利用する場合（例えば、後の加算命令が、先のロード命令によって検索されたデータを利用する場合）がある。前の命令の実行からのデータが使用可能となる前に後の命令が実行されると、後の命令は誤ったデータを利用し、その結果データ従属性エラーとなる。従って、後の命令によって利用されるデータが使用可能となるまで、またはデータ従属性エラーが発生するまで、2つの命令間にデータ従属性ハザードが存在する。

10

#### 【0004】

##### 【発明が解決しようとする課題】

言うまでもなく、データ従属性エラーを防止できるように、データ従属性ハザードを検出することが重要である。しかしながら、データ従属性ハザードを検出する回路は複雑なことが多く、プロセッサ内で相対的に大容量の領域を利用することが多々ある。これは、特に、命令を同時に実行する複数のパイプラインを含むスーパスカラプロセッサにおいて当てはまる。この場合、あるパイプラインにおける命令は、同じパイプラインにある他の命令との従属性を有するだけでなく、他のパイプラインにある他の命令との従属性をも有する可能性がある。従って、データ従属性ハザードを適切にチェックするために、あるパイプラインの第1の命令は、第1の命令とデータ従属性ハザードを共有する可能性のある各パイプラインにおける各命令と比較されなければならない。従って、プロセッサ内のパイプラインの数が増大するにつれて、データ従属性ハザードを規定するデータ従属性を検出するために必要な回路および複雑さが、大幅に増大する。

20

#### 【0005】

さらに、データ従属性ハザードが検出されると、データ従属性ハザードに関連する命令は、データ従属性ハザードが無くなるまで、エラーを防止するためにしばしばストール(stall)される。命令がストールされると、命令の処理は一時的に停止する。一般に、ストールは命令を処理するために必要な時間を増大させるため、可能な限りストールの発生および持続時間を制限することが望ましい。

30

#### 【0006】

このように、本業界において、コンピュータプログラムの命令間のデータハザードを検出するための最小限の複雑さおよび回路構成を有する効率的な処理システムに対する要望が存在する。

#### 【0007】

##### 【課題を解決するための手段】

本発明は、上述したような従来技術の欠点および欠陥を克服する。一般に、本発明は、コンピュータプログラムの命令を処理し、命令間のデータハザードを検出するシステムおよび方法を提供する。

40

#### 【0008】

構造上、本発明のシステムは、少なくとも1つのパイプラインと、第1のデコーダと、第2のデコーダと、比較ロジックと、を利用する。パイプラインは、コンピュータプログラムの命令を受信し、同時に処理する。第1のデコーダおよび第2のデコーダは、パイプラインに結合され、パイプラインによって処理されている命令に関連するレジスタ識別子を復号化する。比較ロジックは、第1のデコーダおよび第2のデコーダとインタフェースされ、パイプラインによって処理されている命令のステータスおよび/またはタイプを示す

50

属性データとともに、復号化レジスタ識別子を受信する。比較ロジックは、復号化レジスタ識別子および属性データを、他の命令に関連する他の復号化レジスタ識別子および属性データと比較することにより、データハザードを検出する。

【 0 0 0 9 】

本発明の他の特徴によれば、属性インタフェースは復号化レジスタ識別子および属性データを受信し、属性データを復号化レジスタ識別子と組み合わせる。

【 0 0 1 0 】

また、本発明は、コンピュータプログラムの命令を処理する方法を提供するものとして用いることもできる。本方法は、以下のステップにより広く概念化することができる。すなわち、処理システムのパイプラインに命令を送信するステップと、命令がパイプラインの第１の部分によって処理されている間に、命令に関連する符号化レジスタ識別子を復号化して第１の復号化レジスタ識別子にするステップと、命令がパイプラインの第２の部分によって処理されている間に、符号化レジスタ識別子を復号化して第２の復号化レジスタ識別子にするステップと、命令に関連する第１の属性データのセットを送信するステップと、命令に関連する第２の属性データのセットを送信するステップと、第１の復号化レジスタ識別子および第１の属性データのセットを、他の命令に関連する復号化レジスタ識別子および属性データと比較するステップと、第２の復号化レジスタ識別子および第２の属性データのセットを、他の命令に関連する復号化レジスタ識別子および属性データと比較するステップと、比較するステップに基づいてデータ従属性ハザードを検出するステップと、である。

【 0 0 1 1 】

本発明の他の特徴および利点は、当業者にとって以下の詳細な説明により明らかとなる。かかるすべての特徴および利点は、本明細書において本発明の範囲内に含まれ、特許請求の範囲によって保護されるよう意図されている。

【 0 0 1 2 】

## 【発明の実施の形態】

本発明は、一般に、コンピュータプログラムの命令を実行する処理システム内のデータハザードを効率的に検出することによって、データハザードからのエラーを防止することができるシステムおよび方法に関する。本発明の原理を説明するために、従来のスーパースカラ処理システム15（以下、単に処理システム15とする）を示す図1を参照する。処理システム15は、コンピュータプログラムの命令を受信し各命令を複数のパイプライン21のうちの1つに割当て命令分配ユニット18を含んでいる。各パイプライン21は、そのパイプライン21が受信した各命令を実行するよう構成されている。

【 0 0 1 3 】

通常、各パイプライン21は、特定のタイプの命令（例えば、整数演算、浮動小数点演算、メモリ演算等）のみを処理するように構成されている。従って、命令分配ユニット18は、各命令をその命令と適合したパイプライン21にのみ割当てよう構成されている。さらに図1では、簡単にするために比較ロジック22または24が1つのパイプライン21に結合されているように示されているが、各パイプライン21が比較ロジック22または24に同様に結合されている、ということに留意すべきである。

【 0 0 1 4 】

図 1 に示すように、パイプライン 21 は典型的に命令を複数ステージで処理する。本明細書で使用されているように、「ステージ」とは、命令を処理したそのステージに入力されるデータのタイミングをクロック信号のエッジに応答して制御できるようにその入力でラッチを含む、パイプライン 21 の任意の部分である。図 1 に示すパイプライン 21 は、命令を 4 つのステージで処理する。すなわち、レジスタステージ 25、実行ステージ 28、例外検出ステージ 32 および書込みステージ 35 である。他の実施の形態では、処理システム 15 は、他のタイプのステージおよびそのステージの組合せで命令を処理することが可能である。

【 0 0 1 5 】

図 1 に示す処理システム 15において、パイプライン 21の 1 つによって受信される命令は、

まずレジスタステージ25において処理される。レジスタステージ25では、命令の実行に必要なあらゆるオペランドが取得される。オペランドが取得されると、命令は、命令が実行される実行ステージ28に入る。実行ステージ28で命令が実行された後、その命令は、例外検出ステージ32に入る。例外検出ステージ32は、例えばデータの低信頼性を示す実行中のオーバラン等のステータスをチェックする。例外検出ステージ32が完了した後、命令は書込みステージ35に入る。書込みステージ35は、レジスタファイル39内のレジスタ37かまたはメモリロケーションに実行ステージ28の結果を書込む。

#### 【0016】

典型的に、パイプライン21の各ステージ25、28、32、35は、一度に1つの命令のみを処理し、ステージ25、28、32、35がそれぞれの命令を同時に処理することで各パイプライン21は複数の命令を処理することができる。例えば、図1に示す処理システム15において、パイプライン21の1つは4つの命令を同時に処理することができ、そのときパイプライン21の各ステージ25、28、32、35は4つの命令のうちの1つを実行している。さらに、各パイプライン21は、他のパイプライン21が他の命令を処理している時に命令を処理することができる。従って、図1に示す処理システム15により、相対的に大量の命令を同時に処理することが可能である。

#### 【0017】

タイミングを制御するために、命令は、一般的にクロック信号のエッジに応答してステージ25、28、32、35を通してステップする。例えば、書込みステージ35における命令は、レジスタステージ25、実行ステージ28および例外検出ステージ32における命令が、それぞれ同じパイプライン21の実行ステージ28、例外検出ステージ32および書込みステージ35にステップインするのと同じクロックエッジで、パイプライン21からステップアウトする。しかしながら、典型的に、ステージがデータ従属性エラー無しに命令を完全に処理することができるまで、その命令はステージ25、28、32または35からステップアウトしないようになっている。

#### 【0018】

この点で、ステージ25、28、32または35における命令の処理がクロック信号の次のアクティブなエッジより前にデータ従属性エラー無しに完了することができない場合は、ステージ25、28、32または35において命令をストールさせる必要があるときがある。例えば、例外検出ステージ32および書込みステージ35における命令の処理がデータ従属性エラー無しに完了し、これらステージ32、35の命令が、それぞれクロック信号の次のエッジでそれぞれのステージ32、35からステップアウトする場合がある。しかしながら、同じパイプライン21の実行ステージ28における命令が、次のクロックエッジが発生する前に、使用できない（例えば、先のロード命令によってまだ検索されているような）データを利用する場合がある。従って、命令の処理が次のクロックエッジの発生する前にエラー無しに完了することができないので、実行ステージ28における命令は、次のクロックエッジにおいて実行ステージ28からステップアウトされない。言い換えれば、実行ステージ28における命令はストールされる。この命令は、実行ステージ28がデータ従属性エラーなしに命令を完全に処理することができるまで、ストールされたままでなければならない。1999年9月7日に

#### 【0019】

出願された「Superscalar Processing System and Method for Efficiently Performing In-Order Processing of Instructions」と題する、出願番号第09/390,199号の米国特許出願は、データ従属性ハザードを防止するために命令をストールする適切な処理をより詳細に述べており、参照により本明細書に援用される。

各ステージ25、28、32、35は、通常1度に1つの命令のみを処理するよう構成されているため、上述した例において同じパイプライン21のレジスタステージ25における命令もまた、少なくとも実行ステージ28における命令が実行ステージ28からステップアウトすることができるようになるまで、レジスタステージ25においてストールされていなければならない。従って、ステージ25、28、32または35において命令がストールされているとき、同じパイプライン21によって処理されている後の各命令もまた、該後の命令が次のステップ28

10

20

30

40

50

、32または35にステップする用意ができている場合であっても、ストールされていなければならない。

【 0 0 2 0 】

命令がパイプライン21を通してステップするにつれて、命令のうちの少なくとも1つをストールさせることで、データ従属性ハザードを検出してデータ従属性エラーを防止することが通常望ましい。通常、データ従属性ハザードは、データ従属性を検出することによって、およびデータ従属性に関連するデータがまだ使用可能でないと判断することによって検出される。従って、2つの命令間にデータ従属性ハザードが存在するか否かを検出するために、以下の判断が通常行われる。すなわち、1) 2つの命令間にデータ従属性が存在するか、および2) データ従属性に関連するデータ(すなわち、命令のうちの1つによって生成され他の命令によって利用されるデータ)が使用可能であるか、である。

【 0 0 2 1 】

2つの命令間のデータ従属性は、通常、命令に関連するレジスタ識別子を比較することによって検出される。この点で、各命令は通常、その命令によりいずれのレジスタ37が使用されるかを示す少なくとも1つのレジスタ識別子を含む。例えば、データを処理する（例えば、書込む）命令（「プロデューサ」と呼称する）は、プロデューサを実行する時にデータが書込まれるべきレジスタを識別するレジスタ識別子を含み、格納されたデータまたはプロデューサによって生成されるデータを利用する（例えば、検索する）命令（「コンシューマ」と呼称する）は、コンシューマを実行する時にデータが検索されるべきレジスタ37を識別するレジスタ識別子を含む。パイプライン21のうちの1つにおける後のステージ28、32または35が、前のステージ25、28または32によって処理されているコンシューマと同じレジスタ識別子を有するプロデューサを処理している場合、2つの命令間にはデータ従属性が存在する。さらに、プロデューサが生成しコンシューマが使用するデータが、コンシューマにはまだ使用不可能である場合、2つの命令間のデータ従属性はデータ従属性ハザードを生成する。

【 0 0 2 2 】

本明細書において、命令が他のステージによって処理された後にあるステージで処理された場合、そのステージはその他のステージより「後」である。例えば、図 1 において、実行ステージ 28 はレジスタステージ 25 より「後」であり、レジスタステージ 25 は実行ステージ 28 より「前」である。

【 0 0 2 3 】

大部分の命令は、実行時にデータの検索とデータの格納を共に行うという点で、コンシューマでもプロデューサでもあることに留意するべきである。本明細書で使用されているように、「プロデューサ」と呼称する命令のレジスタ識別子は、命令が別のレジスタ37からデータを検索し、そのため別のレジスタ識別子に関連付けられる場合があっても、その命令がデータを格納するレジスタ37を識別する。さらに、「コンシューマ」と呼称する命令のレジスタ識別子は、その命令が別のレジスタ37にデータを格納し、そのため別のレジスタ識別子に関連付けられる場合があっても、その命令がデータを検索するレジスタ37を識別する。

【 0 0 2 4 】

コンシューマのオペランドはレジスタステージ25で取得されるので、レジスタステージ25における各コンシューマのレジスタ識別子は、通常、後のステージ28、32、35における各プロデューサのレジスタ識別子と比較されて、データ従属性ハザードを生成するあらゆるデータ従属性がレジスタステージ25におけるコンシューマに対して存在するか否かが判断される。このようなレジスタ識別子の比較を可能にするために、各命令に関連するレジスタ識別子は、命令と共にパイプライン21内を通してステップすることもある。

【 0 0 2 5 】

ここで、レジスタ識別子は通常  $n$  ビットの符号化された値であるが、図 2 の従来のシステムによって示すように、まずデコーダ 42 によって  $m$  ビット値 ( $m$  は通常  $2^n$  である) に復号化される。値  $m$  は、処理システム 15 に関連するレジスタ 37 の数に対応し、 $m$  ビットレジ



ユーザのnビットレジスタ識別子を、実行ステージ28、例外検出ステージ32および書込みステージ35におけるプロデューサのnビットレジスタ識別子の各々と比較する。nビットレジスタ識別子が符号化されているため、比較ロジック24は、nビットコンパレータを使用して、レジスタステージ25におけるレジスタ識別子が、ステージ28、32および/または35におけるレジスタ識別子のいずれかと一致するか否かを判断する。ステージ28、32または35のいずれかにおけるプロデューサの比較されたnビットレジスタ識別子がレジスタステージ25におけるコンシューマのnビットレジスタ識別子と一致する場合、比較ロジック24は、2つの一致するレジスタ識別子に関連する命令間にデータ従属性が存在すると判断する。さらに、レジスタステージ25におけるコンシューマとデータ従属性を有する、ステージ28、32または35における命令のうちの1つによって生成されるデータが、レジスタステージ25におけるコンシューマによって使用可能でない場合、比較ロジック24は、2つの命令間にデータ従属性ハザードが存在すると判断する。

【 0 0 3 0 】

なお、図2および図3に示す回路は、簡単のために、単一のパイプライン21における命令のレジスタ識別子のみをステージ25、28、32、35を通してステップさせていることに留意されたい。さらに、上述した回路は、パイプライン21によって処理される各命令に対する単一のレジスタ識別子のみを処理する。多くの命令は複数のレジスタ識別子を含むので、同じ命令に対する複数のレジスタ識別子を扱うために、必要に応じて追加の回路を実装しなければならない。さらに、レジスタステージ25におけるコンシューマのレジスタ識別子は、同じパイプライン21のステージ28、32および/または35におけるプロデューサのレジスタ識別子と比較されなければならないだけでなく、任意の他のパイプライン21における後のステージ28、32および/または35のいずれかにおける各プロデューサのレジスタ識別子とも比較されなければならない。従って、パイプライン21の数が増加するにつれて、データ従属性ハザードを検出するための配線および他の回路は大幅に増加する。

【 0 0 3 1 】

特に、プロデューサが生成したデータがコンシューマに使用可能となるために必要な待ち時間が一様でも一定でもない場合、データ従属性ハザードを検出しデータ従属性エラーを防止するために必要な回路は、相対的に複雑である。さらに、図2において、処理システム15の性能が向上するに従い、通常、レジスタ37の数(m)は相対的に大きくなる。従って、mビットレジスタ識別子を各ステージ25、28、32、35にラッチする(すなわち、ステージからステージにmビットレジスタ識別子を送信する)ために必要な配線の数、相対的に大きくなる(例えば数百)。この追加の配線は、処理システム15内の貴重な空間を利用し、さらに、処理システム15の配線設計全体を複雑にする。

【 0 0 3 2 】

加えて、図3の符号化レジスタ識別子を比較するnビットコンパレータ（nビットコンパレータ用の配線を含む）もまた、処理システム15内の貴重な空間を利用し処理システム15の配線設計の複雑さを増大させる。さらに、ステージ25、28、32、35を通してレジスタ識別子に関連するmビットレジスタ識別子および命令を別々にラッチすることにより、ラッチの数が増大し、その結果、処理システム15を実現するために必要な回路および空間の量が増大する。複雑さおよび空間に関連する問題は、パイプライン21の数が増加するに従って悪化する。

【 0 0 3 3 】

一般に、本発明は、データ従属性ハザードを効率的に検出するシステムおよび方法を提供する。図4は、本発明を実現するために利用することができる処理システム100を示す。図4に示すように、処理システム100は、メモリ109に格納されたコンピュータプログラム107からの命令を実行するために、コンピュータシステム105内で使用することができる。

【 0 0 3 4 】

処理システム100は、1つまたは複数のバスを含むことができるローカルインタフェース112を介して、コンピュータシステム105内の他の要素と通信しかつそれらを駆動する。さらに、例えばキーボードまたはマウス等の入力装置114を用いて、コンピュータシステム1



【 0 0 3 5 】

10

## 20

## 30

## 40

## 50

送信する。比較ロジック144は、受信したmビットレジスタ識別子の各々を、少なくとも1つの他の受信したmビットレジスタ識別子と比較して、データ従属性および/またはデータ従属性ハザードが存在するか否かを判断する。2つの命令間のデータ従属性ハザードは、2つの命令間にデータ従属性が無ければ存在しないことに留意されたい。従って、データ従属性ハザードの検出は、データ従属性の検出としても考慮しなければならない。

#### 【0040】

比較ロジック144の機能を説明するために、従来の処理システム15と同様に、レジスタステージ133におけるコンシューマが、他のステージ136、139または142のいずれかにおける任意のプロデューサとデータ従属性ハザードを有するか否かを判断することが望ましいものとする。この例では、コンシューマはレジスタステージ133にあり、プロデューサは他のステージ136、139、142にあるものとする、デコーダ155によって復号化されたmビットレジスタ識別子は、デコーダ157、159、161によって復号化されたmビットレジスタ識別子の各々と比較されなければならない。

#### 【0041】

従って、図6に示すように、デコーダ155によって復号化されたmビットレジスタ識別子は、ANDロジック164、166、168に送信され、デコーダ157、159、161によって復号化されたmビットレジスタ識別子は、各々ANDロジック164、166、168に送信される。そして、ANDロジック164、166、168の各々は、受信したmビットレジスタ識別子と比較して、レジスタステージ133において処理されているコンシューマと他のステージ136、139、142のいずれかにおいて処理されているプロデューサのいずれかとの間に、データ従属性が存在するか否かを判断する。レジスタステージ133におけるコンシューマと、まだ自身のデータを生成していない(すなわち、コンシューマに対して使用可能なデータを作成していない)他のステージ136、139、142におけるプロデューサのいずれか1つとの間にデータ従属性がある場合、比較ロジック144は、コンシューマと1つのプロデューサとの間にデータ従属性ハザードが存在すると判断する。そして、制御回路は(図示せず)は、かかる判断にตอบสนองしてレジスタステージ133においてコンシューマをストールする(または他の処置をとる)ことにより、データ従属性エラーを防止する。

#### 【0042】

図7は、ANDロジック164、166、168を実現するために適したロジックを示す。この場合、各ANDロジック164、166、168は、各々が受信したmビットレジスタ識別子のうちの1つからのビットと、他の受信したmビットレジスタ識別子からのビットとを受信する、m個のANDゲート172を含む。各ANDゲート172によって受信される両ビットは、好ましくは同じレジスタ37に対応する。従って、2つの受信したmビットのレジスタ識別子が一致すると、ANDゲート172の1つは、アサートされた出力を生成しなければならない。従って、ANDゲート172の出力を分析することができ、ANDゲート172の出力のいずれかがアサートされると、一致しているmビットレジスタ識別子に関連する命令間にデータ従属性が存在すると判断することができる。ANDゲート172の出力を迅速に分析するために、出力の各々をORゲート175(図8)に送信することができる。ORゲート175は、2つの比較されたmビットレジスタ識別子が一致する場合にのみ、アサートされた出力を生成する。

#### 【0043】

処理システム100の設計の結果として、データ従属性、さらにはデータ従属性ハザードを検出するために必要な、配線を含む回路および空間の量が、従来の処理システム15と比較して低減される。特に、図2においてステージからステージへレジスタ識別子を送信するために使用される配線の数を大幅に低減することができ、比較ロジック144の実現を、図3の比較ロジック24について述べたようなnビットコンパレータによる実現より大幅に単純かつ小さくすることができる。加えて、デコーダ155、157、159、161および比較ロジック144の実現に使用される装置は、空間および配線の複雑さを最小化するように容易に配置することができる。さらに、デコーダ155、157、159、161が使用する空間は、ラッチ44、46、48、52(図2)より少なくすることができる。その結果、データ従属性および/ま

10

20

30

40

50

たはデータ従属性ハザードを検出する処理システム100の回路を、従来の処理システム15の回路より大幅にコンパクトかつ効率的にすることができる。

【0044】

図6は、パイプライン132における各命令からの1つのレジスタ識別子を他のレジスタ識別子と比較することができる回路を示していることに留意すべきである。しかしながら、命令が複数のレジスタ識別子を含むことも可能である。従って、図6の回路と同様に、各命令の各レジスタ識別子を確実に検査できるようにするために、追加の回路を実装してもよい。例えば、レジスタステージ133におけるコンシューマは、実行時に2つの異なるレジスタ37からデータを検索してもよく、そのため、2つの異なるレジスタ識別子を含んでもよい。かかる命令に適応するために、レジスタステージ133は、好ましくは比較ロジック144によって他のステージ136、139、142における他のmビットレジスタ識別子と比較することができるmビットレジスタ識別子に、他のレジスタ識別子を復号化する、別のデコード155を含む。従って、図6に示す設計を必要に応じて拡張することにより、複数のレジスタ識別子に関連する命令に適応させることができるということは当業者には明らかであろう。

10

【0045】

さらに、図6は、単一のパイプライン132の回路を示す。スーパスカラシステム100では、異なるパイプライン132における命令間のデータ従属性ハザードを、ゆえにデータ従属性をチェックすることが望ましい。従って、本明細書で述べられている技法に従って、あるパイプライン132における命令のmビットレジスタ識別子を、同じまたは他のパイプライン132における命令のmビットレジスタ識別子と比較することによって、異なるパイプライン132の命令間のデータ従属性および/またはデータ従属性ハザードをチェックすることができることは当業者には明らかであろう。例えば、あるパイプライン132のデコード155によって復号化されるmビットレジスタ識別子を、ANDロジック164、166、168と同様のロジックを介して他のパイプライン132のデコード157、159、161によって復号化されるmビットレジスタ識別と比較して、あるパイプライン132のレジスタステージ133における命令と他のパイプライン132のステージ136、139、142における命令との間に、データ従属性および/またはデータ従属性ハザードがあるか否かを判断することができる。

20

【0046】

さらに、本明細書に述べられているように、レジスタステージ133における各コンシューマに関連するレジスタ識別子を、ステージ136、139、142における各プロデューサのレジスタ識別子と比較することが一般的に望ましい。しかしながら、他の実施の形態において、任意の1つのパイプライン132の任意の1つのステージ133、136、139または142からのレジスタ識別子を、任の1つのパイプライン132の任意の1つのステージ133、136、139または142からのレジスタ識別子と比較して、比較されたレジスタ識別子に関連する2つの命令の間にデータ従属性が存在するか否かを判断することができる。

30

【0047】

属性データ

システム100の効率をさらに向上させるために、不要なストールを防止する追加の回路を実装して、パイプライン132の命令を処理する際に発生する遅延を低減することができる。この点に関して、パイプラインによって処理されている命令をイネーブル(enable)およびディスエーブル(disable)する述語(predicate)技術が開発されている。イネーブルされた命令はパイプライン132によって実行され、ディスエーブルされた命令は実行されることなくパイプライン132を通過する。2000年1月24日に出願された「System and Method for Providing Predicate Data」と題する、出願番号第09/490,395号の米国特許出願は、プロセッサ性能を向上させるために述語データを使用するプロセスを述べており、この参照をもって本明細書に援用される。

40

【0048】

ストールの悪影響を最小限にするために、述語データを分析することにより命令がパイプライン132によって実行されるべきか否かを判断することができる。述語データから命令

50

が実行されるべきではないと判断することができる場合、該命令と別の命令との間のデータハザードのせいで、該命令がデータエラーを引き起こすことはあり得ない。従って、命令のレジスタ識別子が別の命令のレジスタ識別子と一致したとしても、命令の1つが述語データによってディスエーブルされている場合、実際には命令間にデータハザードは存在しない。従って、命令の一方が述語データによってディスエーブルされている場合、不要なストールを防止するため、比較ロジック144は2つの命令間のデータハザードを検出しないことが望ましい。

#### 【0049】

さらに、以下で詳細に説明するように、2つの命令のレジスタ識別子が一致する場合であっても、パイプライン132によって処理されている命令のタイプに基づいて、2つの命令間にデータハザードは存在しないと判断することができる場合もある。従って、不要なストールの発生を防止するため、（パイプライン132によって処理されている命令の述語ステータスおよび/またはタイプを示すデータ等の）属性データを分析することができる追加の回路を処理システム100に含めることが望ましい。

#### 【0050】

図9は、システム100がデータハザードの検出の際に属性データ（すなわち、命令のタイプおよび/または述語ステータスを示すデータ）を分析するために利用することができる、追加の回路183、185、187、189を示す。図9に示すように、デコード155、157、159、161によって生成されるmビットレジスタ識別子は、それぞれ属性インタフェース183、185、187、189に入力され、属性インタフェース183、185、187、189は、それぞれラッチ145、147、149、151から属性データを受信する。そして、属性インタフェース183、185、187、189の各々は、受信した属性データを受信したmビットレジスタ識別子とインタフェースすることにより、受信したmビットレジスタ識別子に関連する命令を実行するためにいずれのレジスタ37（図5）が使用されるかを示すと共に命令のタイプおよび/または命令の述語ステータスを示すデータを生成する。従って、比較ロジック191は、命令を実行するために利用されるレジスタ37に基づいて、および命令のタイプおよび/または命令の述語ステータスにも基づいて、先行する命令と他の命令との間にデータハザードが存在するか否かを検出することができる。その結果、比較ロジック191は、比較ロジック144よりさらに正確にデータハザードを検出するよう構成される。

#### 【0051】

例えば、例示の目的で、レジスタステージ133における非マルチメディア（非mmu）のコンシューマが、プロデューサがマルチメディア（mmu）命令である場合にのみ例外検出ステージ139におけるプロデューサとのデータハザードを規定すると仮定する。さらに、レジスタステージ133には現在非mmuコンシューマが存在していると仮定する。比較ロジック144（図6）が属性データを分析せず、従ってパイプライン132によって処理されている命令のタイプおよび命令の述語ステータスを考慮しない場合、1つのパイプライン132のデコード159によって受信されるレジスタ識別子が1つのパイプライン132のデコード155によって同時に受信されるレジスタ識別子と一致する場合はいつでも、データハザードを検出してしまふ。

#### 【0052】

従って、レジスタステージ133におけるコンシューマと同じレジスタ識別子を有する、パイプライン132の例外検出ステージ139におけるすべてのプロデューサが少なくとも書込みステージ142に進むまで、レジスタステージ133における上述したコンシューマはストールされていなければならない。言い換えれば、少なくとも1つのタイプのプロデューサが少なくとも書込みステージ142に到達するまでは、レジスタステージ133における少なくとも1つのタイプのコンシューマにとって使用不可能であるデータを該プロデューサが生成するので、該コンシューマより前であって該コンシューマと同じレジスタ識別子を有するすべてのプロデューサが少なくとも書込みステージ142に到達するまで、該コンシューマはレジスタステージ133においてストールされていなければならない。そうでなければ、1つのパイプライン132の例外検出ステージ139におけるプロデューサがmmu命令でありレ

10

20

30

40

50

ジスタステージ133におけるコンシューマが非mmu命令である場合に、データエラーが発生する可能性がある。

【0053】

しかし、比較ロジック191は、命令のレジスタ識別子のみならず命令のタイプおよび/または述語ステータスを示す属性データも受信し分析するように設計されている。従って、2つの命令が同じレジスタ識別子を有する場合であっても、比較ロジック191は、例外検出ステージ139におけるプロデューサとレジスタステージ133におけるコンシューマとの間にデータハザードが存在しないと検出することができる。

【0054】

この場合、レジスタステージ133のラッチ145は、レジスタステージ133における命令の述語ステータスを示す1ビットの属性データを送信し、レジスタステージ133における命令が特定のタイプの命令（例えば、上述した実施の形態におけるmmu命令）であるか否かを示す1ビットの属性データを送信する。さらに、例外検出ステージ139におけるラッチ149は、例外検出ステージ139における命令の述語ステータスを示す1ビットの属性データを送信し、例外検出ステージ139における命令が特定のタイプの命令（例えば、上述した実施の形態におけるmmu命令）であるか否かを示す1ビットの属性データを送信する。属性インタフェース183、187は、それぞれラッチ145、149から属性データを受信し、受信した属性データを示すデータおよびデコード155、159からの復号化レジスタ識別子を、ハザード検出回路196に送信する。

【0055】

ハザード検出回路196は、以下の場合にのみデータハザードを検出するように設計されている。つまり、1) レジスタステージ133におけるコンシューマが、例外検出ステージ139におけるプロデューサと同じレジスタ識別子を有し、2) レジスタステージ133における命令と例外検出ステージ139における命令とが、共に述語がイネーブルされており、3) レジスタステージ133における命令と例外検出ステージ139における命令のタイプが、2つの命令の間にデータハザードが存在する可能性のあるタイプである、場合である。例示の目的で、(a) レジスタステージ133におけるコンシューマが非mmu命令であり、例外検出ステージ139におけるプロデューサがmmu命令である場合、または(b) レジスタステージ133におけるコンシューマがmmu命令であり、例外検出ステージ139におけるプロデューサが非mmu命令である場合にのみ、条件3が満足されるものと仮定する。しかしながら、以下でより詳細に説明する本発明の上述した実施の形態を実現するために使用される回路の修正を行えば、他の命令のタイプおよび/または命令のタイプの他の組合せが条件3を満たすこともある、ということは、当業者には明らかであろう。

【0056】

上述した3つの条件（すなわち、条件1～3）のいずれかが満たされない場合、ハザード検出回路196はデータハザードを検出ししない。その結果、状況によっては、レジスタステージ133におけるコンシューマと同じレジスタ識別子を有するプロデューサが書き込みステージ142に到達する前に該コンシューマのストールを防止するかまたは取除くことができ、従って該コンシューマがパイプライン132によってより早く処理されることができる。

【0057】

図10は、属性インタフェース183に結合されたデコード155の例示的な実現を示す。ここにおいて、デコード155は、処理システム100のレジスタ37（図5）とそれぞれ対応するm行のデコードロジック202を有する1列のロジックである。デコードロジック202の各行は、デコード155に送信されるnビットレジスタ識別子を受信し、そのnビットレジスタ識別子がデコードロジック202の行に対応するレジスタ37を識別する場合は、アサートされた出力を送信し、nビットレジスタ識別子が別のレジスタ37を識別する場合は、デアサートされた出力を送信するように設計されている。言い換えれば、デコードロジック202の各行は、デコード155によって生成されるmビットレジスタ識別子の1ビットを出力する。

【0058】

属性インタフェース183は、デコードロジック202の行、すなわち処理システム100のレジスタ37とそれぞれ対応するm行のインタフェースロジック204を含む。インタフェースロジック204の各行は、デコードロジック202の行のうちの1つの出力を受信し、ラッチ145から送信される属性データを受信するよう構成されている。他の属性インタフェース185、187、189によって処理される属性データは、ラッチ147、149、151からそれぞれ受信されることに留意されたい。

【0059】

ラッチ145は、レジスタステージ133における命令の述語ステータスを示す(すなわち、レジスタステージにおける命令がイネーブルされているか否かを示す)1ビット値と、レジスタステージ133における命令が特定の1つあるいは複数のタイプの命令であるか否かを示す少なくとも1ビットである値と、を属性インタフェース183に送信するよう構成されてもよい。例えば、好ましい実施の形態では、ラッチ145は、レジスタステージ133における命令が述語によりイネーブルされている場合にのみ、ビットのうちの1つ(すなわち、図11において接続207を介して送信されるビット)をアサートし、レジスタステージ133における命令がmmu命令である場合にのみ、他のビット(すなわち、接続208を介して送信されるビット)をアサートする。

【0060】

属性インタフェース183におけるインタフェースロジック204の各行は、デコーダ155から受信されるビットがアサートされているか否かを示すのみでなく、レジスタステージ133における命令の述語ステータスおよび/またはタイプをも示す出力を生成するよう構成されている。例えば、図10および図11に示す実施の形態におけるインタフェースロジック204の各行は、2ビット出力を生成してもよい。インタフェースロジック204の単一の行によって出力されるビットのいずれかが、インタフェースロジック204のその行がデコーダ155によって現在受信されているnビットレジスタ識別子によって識別されるレジスタ37に対応する場合、およびレジスタステージ133における命令が述語によりイネーブルされている場合にのみ、アサートされてもよい。言い換えれば、インタフェースロジック204の各行は、デコーダ155から受信されるビット値がデアサートされている場合か、または接続207を介して送信されるビット値がデアサートされている場合に、両出力ビットをデアサートするように構成される。

【0061】

さらに属性インタフェース183におけるインタフェースロジック204の各行は、レジスタステージ133における命令は特定のタイプの命令であることをラッチ145から受信される属性データが示す場合にのみ、各出力ビットをそれぞれアサートするよう構成される。例えば、属性インタフェース183についての図11のANDゲート209は、レジスタステージ133における命令がmmu命令である場合にのみアサートされた出力を生成することができ、属性インタフェース183についての図11のANDゲート210は、レジスタステージ133における命令が非mmu命令である場合にのみアサートされた出力を生成することができる。

【0062】

ここで、ANDゲート209の出力がアサートされている場合、レジスタステージ133における命令が、1)イネーブルされており、2)mmu命令であり(すなわち、例外検出ステージ139における命令が非mmu命令である場合にのみ、例外検出ステージ139における命令とのデータハザードを規定するタイプであり)、3)ANDゲート209を含むインタフェースロジック204の行に対応するレジスタ37を利用する、ということが分かる。さらに、ANDゲート210の出力がアサートされている場合、レジスタステージ133における命令が、1)イネーブルされており、2)非mmu命令であり(すなわち、例外検出ステージ139における命令がmmu命令である場合にのみ、例外検出ステージ139における命令とのデータハザードを規定するタイプであり)、3)上記ANDゲート210を含むインタフェースロジック204の行に対応するレジスタ37を利用する、ということが分かる。

【0063】

デコーダ159および属性インタフェース187の回路構成は、上述したデコーダ155および属性インタフェース183と同様であってもあるいは同一であってもよい。さらに、ラッチ145と同様、ラッチ149は、例外検出ステージ139における命令がイネーブルされる場合にのみ、属性インタフェース187に送信される属性ビットの1つ（すなわち、図11において接続207を介して送信されるビット）をアサートし、ラッチ149は、例外検出ステージ139における命令が特定のタイプの命令（例えば、mmu命令）である場合にのみ、属性インタフェース187に送信される他の属性ビット（すなわち、図11において接続208を介して送信されるビット）をアサートする。

#### 【0064】

属性インタフェース183の出力と同様、属性インタフェース187のインタフェースロジック204（図10）の各行の出力は、2ビット出力としてもよい。この場合、好ましい実施の形態では、属性インタフェース187についての図11のANDゲート209の出力は、例外検出ステージ139における命令が、1）イネーブルされており、2）mmu命令であり（すなわち、レジスタステージ133における命令が非mmu命令である場合にのみ、レジスタステージ133における命令とのデータハザードを規定するタイプであり）、3）ANDゲート209を含むインタフェースロジックの行と対応するレジスタ37を利用する場合にのみ、アサートされる。さらに、属性インタフェース187についての図11のANDゲート210の出力は、例外検出ステージ139における命令が、1）イネーブルされており、2）非mmu命令であり（すなわち、レジスタステージ133における命令がmmu命令である場合にのみ、レジスタステージ133における命令とのデータハザードを規定するタイプであり）、3）上述したANDゲート209を含むインタフェースロジック204の行と対応するレジスタ37を利用する場合にのみ、上記の実施の形態ではアサートされる。

#### 【0065】

ハザード検出ロジック196は、属性インタフェース183、187からの出力を受信して比較し、ハザード検出ロジック196に入力される情報に基づいてデータハザードが存在するか否かを検出するよう構成されている。この場合、ハザード検出ロジック196は、レジスタステージ133におけるコンシューマのレジスタ識別子と例外検出ステージ139におけるプロデューサのレジスタ識別子とが一致し、コンシューマとプロデューサの両方がイネーブルされており、コンシューマとプロデューサとがデータハザードを規定するタイプである（例えば、（a）レジスタステージ133におけるコンシューマが非mmu命令であり、例外検出ステージ139におけるプロデューサがmmu命令である、または（b）レジスタステージ133におけるコンシューマがmmu命令であり、例外検出ステージにおけるプロデューサが非mmu命令である）場合にのみ、データハザードを検出する。

#### 【0066】

図12は、上述した実施の形態におけるハザード検出ロジック196を実現するために使用することができる回路構成を示す。ハザード検出ロジック196は、m行の比較ロジック211を含む。比較ロジック211の各行は、属性インタフェース183のインタフェースロジック204の単一の行からの出力と、属性インタフェース187のインタフェースロジック204の単一の行からの出力と、を受信するよう構成されている。ハザード検出回路196における比較ロジック211の同じ行に出力を送信する属性インタフェース183、187のインタフェースロジック204の行は、好ましくは同じレジスタ37に対応する。言い換えれば、ハザード検出回路196における比較ロジック211の同じ行に結合されている属性インタフェース183、187のインタフェースロジック204の両方の行は、デコーダ155、159によって同時に受信されるnビットレジスタ識別子が一致する場合にのみ、アサートされた出力を生成することができる。従って、比較ロジック211の行のいずれもが、属性インタフェース183からのアサートされた出力の少なくとも1ビットと属性インタフェース187からのアサートされた出力の1ビットとを同時に受信しない場合、レジスタステージ133と例外検出ステージ139とにおける命令に関連するnビットレジスタ識別子は、一致しないか、あるいは、レジスタステージ133かまたは例外検出ステージ139における命令の少なくとも1つがディスエーブルされている。従って、比較ロジック211の1行が、属性インタフェース183からの少なく

10

20

30

40

50





行は、レジスタステージ133と例外検出ステージ139とにおける2つの命令間にデータハザードが存在することを示す。逆に、ORゲート235の出力の値がデアサートされている場合、比較ロジック211の行は、比較ロジック211の行によりレジスタステージ133と例外検出ステージ139とにおける2つの命令間にデータハザードが検出されていないことを示す。

#### 【0072】

図14に示すように、ハザード検出回路196における比較ロジック211の各行のORゲート235の出力をORゲート252によって組み合わせることにより、ORゲート252の出力が、ハザード検出回路196がデータハザードを検出したか否かを示すようにしてもよい。ORゲート252の出力の値がアサートされている場合、ハザード検出回路196は、レジスタステージ133と例外検出ステージとにおける2つの命令間にデータハザードが存在することを示す。逆に、ORゲート252の出力の値がデアサートされている場合、ハザード検出回路196は、レジスタステージ133と例外検出ステージ139との2つの命令間にデータハザードが存在しないことを示す。

#### 【0073】

なお、図6に示すシステム100におけるように、レジスタステージ133および例外検出ステージ139以外のステージにおける命令のレジスタ識別子および属性データを比較して、ハザードを検出することもできることに留意するべきである。この場合、デコーダ157、161、属性インタフェース185、189およびハザード検出ロジック194、198の構成は、それぞれデコーダ155、159、属性インタフェース183、187およびハザード検出ロジック196の構成と同様であってよい。さらに比較ロジック144と同様に、比較ロジック191は、本発明に従って、あるパイプライン132の命令のレジスタ識別子および属性データを、他のパイプライン132における別の命令のレジスタ識別子および属性データと比較することにより、データハザードを検出してもよい。

#### 【0074】

また、本発明の原理を逸脱することなく、図9に示す回路に変更を行うことができる、ということは当業者には明らかであろう。例えば、(述語ステータスを示すビットやまたは命令タイプを示すビット等の)属性データの1ビットのみが属性インタフェース183、185、187、189に送信され、データハザードを正確に検出するために使用されてもよい。この場合、比較ロジック191は、2つの命令のレジスタ識別子が一致した場合であり両方の命令がイネーブルされている場合にのみデータハザードを検出するよう構成されていてもよく、あるいは、2つの命令のレジスタ識別子およびタイプに基づいて、データハザードを検出するよう構成されていてもよい。

#### 【0075】

加えて、パイプライン132から属性インタフェース183、185、187、189に送信される属性データによって異なるタイプの命令を示すことができる。また、異なる数のビット値が、レジスタ識別子、述語ステータスおよび/または属性情報を表すために送信されてもよい。特に、本明細書で述べられている命令のタイプに付け加えるかまたはそれ以外の命令のタイプがデータハザードを規定してもよく、ステージ133、136、139および/または142の任意の属性データが異なるタイプの命令を示してもよい。属性インタフェース183、185、187および/または189の各々にそれぞれ送信される属性データのセットは、1つまたは複数のビットの情報であってよい。さらに、属性インタフェース183、185、187および/または189およびハザード検出回路194、196および/または198の構成を、他のタイプの命令間のデータハザードを示すように特に変更する必要がある場合もある。

#### 【0076】

また、データハザードを生成する可能性のある命令のタイプがステージ毎に変化する可能性もある。従って、属性インタフェース183、185、187および/または189の各々に送信される属性データによって示される命令のタイプが異なっている可能性もある。例えば、書込みステージ142にあるときに、レジスタステージ133における特定のタイプの命令とデータハザードを生成する命令が2タイプある場合がある。その結果、属性インタフェース18

10

20

30

40

50

9は、属性データの3つのビット、すなわち、書込みステージ142における命令の述語ステータスを示す1ビットと、該命令がレジスタステージ133における命令とのデータハザードを規定する可能性のある2タイプの命令であるか否か、を示す他の2ビットと、を受信する。そして、本発明の原理に従ってこのデータを分析してデータハザードを検出することができる。他のステージ133、136、139および/または142における他のタイプの命令とのデータハザードを規定する可能性のある各ステージ133、136、139および/または142における命令のタイプ(単数および複数)を示す各ステージ133、136、139および/または142からの属性データのみを送信することによって、本発明を実現する回路の大きさを最小限にすることができる。

【0077】

さらに、望ましければ、属性インタフェース183、185、187、189を図2および/または図3に示す従来のシステム15に組込むことにより、比較回路22および/または24が、レジスタ識別子と同様に属性情報に基づいてデータハザードを検出できるようにすることも可能である。

【0078】

本発明の原理を利用して、ライトアフタライト(WAW)ハザードを検出することもできる。WAWハザードは、(1)前の命令および後の命令の両方が同じレジスタに書込む場合、および(2)前の命令が実際にレジスタに書込む前、に存在する。データ従属性ハザードの検出と同様、2つの書込み命令が同じレジスタ識別子を含むか否かを判断することにより、WAWハザードを検出することができる。従って、上述した回路構成を用いて、2つの書込み命令が同じレジスタを利用するときを検出することができる。そして、追加の回路構成を用いて、前の命令からのデータがレジスタに書込まれているか否かを判断することができる。そして、上述した情報を使用して、WAWハザードが存在するか否かを判断することができる。

【0079】

本発明の精神および原理から実質的に逸脱することなく、多くの変形および変更を本発明の上記実施の形態に対して行うことができる。

【0080】

本発明は例として以下の実施形態を含む。

【0081】

(1) コンピュータプログラム(107)の命令を処理するシステム(100)であって、第1のステージ(133、136、139、142)における第1の命令と第2のステージ(133、136、139、142)における第2の命令とを同時に処理するように構成されており、該第1のステージ(133、136、139、142)は該第1の命令に関連する第1の属性データのセットを送信し該第1の命令に関連する第1の符号化レジスタ識別子を送信するよう構成され、該第2のステージ(133、136、139、142)は該第2の命令に関連する第2の属性データのセットを送信し該第2の命令に関連する第2の符号化レジスタ識別子を送信するよう構成されているパイプライン(132)と、

前記第1のステージ(133、136、139、142)に結合され、前記第1の符号化レジスタ識別子を受信するよう構成され、該第1の符号化レジスタ識別子を復号化して第1の復号化レジスタ識別子にし、該第1の復号化レジスタ識別子を送信するよう構成された第1のデコーダ(155、157、159、161)と、

前記第2のステージ(133、136、139、142)に結合され、前記第2の符号化レジスタ識別子を受信するよう構成され、該第2の符号化レジスタ識別子を復号化して第2の復号化レジスタ識別子にし、該第2の復号化レジスタ識別子を送信するよう構成された第2のデコーダ(155、157、159、161)と、

前記第1および第2のデコーダ(155、157、159、161)とインタフェースされ、前記第1および第2の復号化レジスタ識別子を受信すると共に、前記第1および第2の属性データのセットを受信するよう構成され、該第1および第2の復号化レジスタ識別子と該第1および第2の属性データのセットとに基づいてデータハザードを検出するよう構成された比

10

20

30

40

50

較ロジック（144、191）と、  
を含むシステム。

【0082】

（2） 前記第1の属性データのセットは前記第1の命令の述語ステータスを示し、前記第2の属性データのセットは前記第2の命令の述語ステータスを示す、前記（1）に記載のシステム（100）。

【0083】

（3） 前記第1の属性データのセットは前記第1の命令が第1のタイプであるか否かを示し、前記第2の属性データのセットは前記第2の命令が第2のタイプであるか否かを示す、前記（1）に記載のシステム（100）。 10

【0084】

（4） 前記第1のデコーダ（155、157、159、161）および前記比較ロジック（144、191）に結合され、前記第1の復号化レジスタ識別子および前記第1の属性データのセットを受信し、該第1の属性データのセットを該第1の復号化レジスタ識別子と組み合わせるよう構成された第1の属性インタフェース（183、185、187、189）と、  
前記第2のデコーダ（155、157、159、161）および前記比較ロジック（144、191）に結合され、前記第2の復号化レジスタ識別子および前記第2の属性データのセットを受信し、該第2の属性データのセットを該第2の復号化レジスタ識別子と組み合わせるよう構成された第2の属性インタフェース（183、185、187、189）と、  
をさらに含む前記（1）に記載のシステム（100）。 20

【0085】

（5） 前記第1の復号化レジスタ識別子は複数のビットを含み、前記第1のデコーダは前記第1の符号化レジスタ識別子によりいずれのレジスタが識別されているかに基づいて該ビットのうちの1つをアサートし、該ビットのうちの他のビットをデアサートするよう構成されている前記（4）に記載のシステム。

【0086】

（6） コンピュータプログラム（107）の命令を処理する方法であって、  
命令を処理システム（100）のパイプライン（132）に送信するステップと、  
前記命令が前記パイプライン（132）の第1の部分によって処理されている間に、該命令に関連する符号化レジスタ識別子を復号化して第1の復号化レジスタ識別子にするステップと、 30  
該命令が該パイプライン（132）の第2の部分によって処理されている間に、該符号化レジスタ識別子を復号化して第2の復号化レジスタ識別子にするステップと、  
該命令に関連する第1の属性データのセットを送信するステップと、  
該命令に関連する第2の属性データのセットを送信するステップと、  
前記第1の復号化レジスタ識別子および前記第1の属性データのセットを、他の命令に関連する復号化レジスタ識別子および属性データと比較するステップと、  
前記第2の復号化レジスタ識別子および前記第2の属性データのセットを、他の命令に関連する復号化レジスタ識別子および属性データと比較するステップと、  
前記比較するステップに基づいてデータ従属性ハザードを検出するステップと、 40  
を含む方法。

【0087】

（7） 前記第1の属性データのセットを介して前記命令の述語ステータスを示すステップと、  
前記第2の属性データのセットを介して前記命令の述語ステータスを示すステップと、  
をさらに含む前記（6）に記載の方法。

【0088】

（8） 前記第1の属性データのセットを介して、記命令が第1のタイプであるか否かを示すステップと、  
前記第2の属性データのセットを介して前記命令が第2のタイプであるか否かを示すステ 50

ップと、  
をさらに含む前記（６）に記載の方法。

【００８９】

（９） 前記第１の属性データのセットを前記第１の復号化レジスタ識別子と組み合わせるステップと、

前記第２の属性データのセットを前記第２の復号化レジスタ識別子と組み合わせるステップと、

をさらに含む前記（６）に記載の方法。

【００９０】

（１０） 前記第１の復号化レジスタ識別子は複数のビットを含み、  
前記符号化レジスタ識別子に基づいて該ビットのうちの１つをアサートするステップと、  
該符号化レジスタ識別子に基づいて該ビットのうちの他のビットをデアサートするステップと、

をさらに含む前記（９）に記載の方法。

【００９１】

【発明の効果】

本発明によれば、コンピュータプログラムの命令間のデータハザードを検出するシステムにおいて、不要なストールの発生を防止する効率的なシステムが提供される。

【図面の簡単な説明】

【図１】 従来技術による処理システムを示すブロック図である。

【図２】 図１に示すパイプラインのより詳細な図を示すブロック図である。

【図３】 図２に示すパイプラインの別の実施の形態を示すブロック図である。

【図４】 本発明の原理に従う処理システムを採用するコンピュータシステムを示すブロック図である。

【図５】 図４に示す処理システムを示すブロック図である。

【図６】 図５に示すパイプラインおよび比較ロジックのより詳細な図を示すブロック図である。

【図７】 図６に示すＡＮＤロジックのより詳細な図を示すブロック図である。

【図８】 図７に示すＡＮＤロジックの別の実施の形態を示すブロック図である。

【図９】 属性データを利用してデータハザードを検出する本発明による、パイプラインおよび比較ロジックの別の実施の形態を示すブロック図である。

【図１０】 図９に示すデコーダおよび属性インタフェースのより詳細な図を示すブロック図である。

【図１１】 図１０に示す１列のインタフェースロジックのより詳細な図を示すブロック図である。

【図１２】 図９に示すハザード検出回路のより詳細な図を示すブロック図である。

【図１３】 図１２に示す１列の比較ロジックのより詳細な図を示すブロック図である。

【図１４】 図１２に示すハザード検出回路における比較ロジックの各列の出力を組み合わせるために使用されるＯＲゲートを示すブロック図である。

【符号の説明】

100	処理システム
107	コンピュータプログラム
132	パイプライン
133	レジスタステージ
136	実行ステージ
139	例外検出ステージ
142	書込みステージ
144、191	比較ロジック
155、157、159、161	デコーダ
183、185、187、189	属性インタフェース

10


20

30


40

50


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】



【図 7】




【図 8】






【図 13】



【図 14】





---

フロントページの続き

(72)発明者 ドナルド・チャールズ・ソルティス・ジュニア

アメリカ合衆国 8 0 5 2 6 コロラド州フォート・コリンズ、ローズゲート・コート 4 4 1 4

審査官 後藤 彰

(56)参考文献 特開平 1 1 - 2 8 8 3 7 3 ( J P , A )

特開平 9 - 2 8 2 1 6 1 ( J P , A )

特開平 5 - 1 0 8 3 4 8 ( J P , A )

特開平 4 - 3 2 8 6 3 5 ( J P , A )

特開平 1 - 2 3 1 1 2 6 ( J P , A )

(58)調査した分野(Int.Cl. , D B 名)

G06F 9/38