

1. 一种半导体装置, 包括半导体层、第一导电层、第二导电层、第三导电层、第四导电层、第一绝缘层及第二绝缘层,

其中, 所述第二导电层包括与所述第一导电层的顶面接触的区域,
所述第二导电层包括与所述第一导电层重叠的第一开口,
所述第三导电层设置在所述第二导电层上,
所述第三导电层包括与所述第一开口重叠的第二开口,
所述第一绝缘层与所述第二导电层所包括的所述第一开口的侧壁接触,
所述半导体层与所述第一导电层的顶面、所述第一绝缘层的侧面及所述第三导电层的顶面接触,

所述第二绝缘层设置在所述半导体层上,
所述第四导电层设置在所述第二绝缘层上,
所述第一绝缘层包括由所述第一开口的所述侧壁与所述半导体层夹持的区域,
并且, 所述半导体层包括由所述第一开口的所述侧壁与所述第四导电层夹持的区域。

2. 根据权利要求1所述的半导体装置,
其中所述第一绝缘层包括与所述第三导电层所包括的所述第二开口的侧壁接触的区域。

3. 根据权利要求1所述的半导体装置,
其中所述第一导电层被用作晶体管的源极和漏极中的一个,
所述第三导电层被用作所述晶体管的源极和漏极中的另一个,
所述第四导电层被用作所述晶体管的第一栅极,
并且所述第二导电层与所述第一导电层电连接。

4. 一种半导体装置, 包括半导体层、第一导电层、第二导电层、第三导电层、第四导电层、第一绝缘层、第二绝缘层及第三绝缘层,

其中, 所述第二导电层包括与所述第一导电层的顶面接触的区域,
所述第二导电层包括与所述第一导电层重叠的第一开口,
所述第一绝缘层设置在所述第二导电层上,
所述第一绝缘层包括与所述第一开口重叠的第二开口,
所述第三导电层设置在所述第一绝缘层上,
所述第三导电层包括与所述第一开口重叠的第三开口,
所述第二绝缘层与所述第二导电层所包括的所述第一开口的侧壁及所述第一绝缘层所包括的所述第二开口的侧壁接触,

所述半导体层与所述第一导电层的顶面、所述第二绝缘层的侧面及所述第三导电层的顶面接触,

所述第三绝缘层设置在所述半导体层上,
所述第四导电层设置在所述第三绝缘层上,
所述第二绝缘层包括由所述第一开口的所述侧壁与所述半导体层夹持的区域,
并且, 所述半导体层包括由所述第一开口的所述侧壁与所述第四导电层夹持的区域。

5. 根据权利要求4所述的半导体装置,
其中所述第二绝缘层包括与所述第三导电层所包括的所述第三开口的侧壁接触的区域。

域。

6. 根据权利要求4所述的半导体装置，
其中所述第一绝缘层具有第一层与所述第一层上的第二层的叠层结构，
并且所述第一层和所述第二层中的一个包括与另一个相比膜密度高的区域。
7. 根据权利要求4所述的半导体装置，
其中所述第二绝缘层具有第三层与第四层的叠层结构，
所述第三层包括与所述第四层相比膜密度高的区域，
所述第三层与所述第一开口的所述侧壁及所述第二开口的所述侧壁接触，
并且所述第四层与所述半导体层接触。
8. 根据权利要求4所述的半导体装置，
其中所述第二绝缘层具有第三层与第四层的叠层结构，
所述第三层包括与所述第四层相比膜密度高的区域，
所述第三层与所述第一开口的所述侧壁、所述第二开口的所述侧壁及所述第三导电层所包括的所述第三开口的侧壁接触，
并且所述第四层与所述半导体层接触。
9. 一种半导体装置的制造方法，包括如下步骤：
形成第一导电膜；
通过去除所述第一导电膜的一部分形成第一导电层；
以与所述第一导电层的顶面接触的方式形成第二导电膜；
通过去除所述第二导电膜的一部分形成第二导电层；
在所述第二导电层上形成第一绝缘膜；
在所述第一绝缘膜上形成第三导电膜；
在所述第三导电膜上利用光刻形成抗蚀剂掩模；
在所述第三导电膜中，通过蚀刻去除不重叠于所述抗蚀剂掩模的区域设置第一开口；
在所述第一绝缘膜中，通过蚀刻去除不重叠于所述抗蚀剂掩模的区域设置第二开口；
在所述第二导电层中，通过蚀刻去除不重叠于所述抗蚀剂掩模的区域设置第三开口，
使所述第一导电层的顶面露出；
以覆盖所述第三导电膜的顶面、露出的所述第一导电层的顶面、设置在所述第三导电膜中的所述第一开口的侧壁、设置在所述第一绝缘膜中的所述第二开口的侧壁及设置在所述第二导电层中的所述第三开口的侧壁的方式形成第二绝缘膜；以及
通过各向异性蚀刻加工所述第二绝缘膜形成覆盖所述第三开口的所述侧壁的侧壁绝缘层。
10. 根据权利要求9所述的半导体装置的制造方法，
其中所述侧壁绝缘层覆盖所述第二开口的所述侧壁。
11. 根据权利要求9所述的半导体装置的制造方法，
其中所述侧壁绝缘层覆盖所述第二开口的所述侧壁及所述第一开口的所述侧壁。
12. 一种半导体装置，包括半导体层、第一导电层、第二导电层、第三导电层、第一绝缘层、第二绝缘层及第三绝缘层，
其中，所述第一绝缘层包括与所述第一导电层的顶面接触的区域，

所述第一绝缘层包括与所述第一导电层重叠的第一开口，
所述第二导电层包括与所述第一绝缘层的顶面接触的区域，
所述第二导电层包括与所述第一导电层重叠的第二开口，
所述第一开口与所述第二开口彼此重叠，

所述第二绝缘层与所述第一绝缘层所包括的所述第一开口的侧壁及所述第二导电层所包括的所述第二开口的侧壁接触，

所述半导体层与所述第一导电层的顶面、所述第二绝缘层的侧面及所述第二导电层的顶面接触，

所述第三绝缘层设置在所述半导体层上，
所述第三导电层设置在所述第三绝缘层上，
所述第二绝缘层包括由所述第二开口的所述侧壁与所述半导体层夹持的区域，
并且，所述半导体层包括由所述第二开口的所述侧壁与所述第三导电层夹持的区域。

13. 根据权利要求12所述的半导体装置，

其中所述第二导电层的顶面包括与所述半导体层接触的第一区域，

并且所述第二导电层中的与所述第一区域重叠的区域的厚度为所述第一绝缘层中的与所述第一区域重叠的区域的厚度的0.5倍以上且5倍以下。

14. 根据权利要求12所述的半导体装置，

其中所述第一绝缘层具有第一层与所述第一层上的第二层的叠层结构，
并且所述第一层包括与所述第二层相比膜密度高的区域。

15. 根据权利要求12所述的半导体装置，

其中所述第二绝缘层具有第三层与所述第三层上的第四层的叠层结构，
所述第三层包括与所述第四层相比膜密度高的区域，
所述第三层与所述第一开口的所述侧壁及所述第二开口的所述侧壁接触，
并且所述第四层与所述半导体层接触。

16. 一种半导体装置的制造方法，包括如下步骤：

形成第一导电膜；

通过去除所述第一导电膜的一部分形成第一导电层；

以与所述第一导电层的顶面接触的方式形成第一绝缘膜；

以与所述第一绝缘膜的顶面接触的方式形成第二导电膜；

通过去除所述第二导电膜的一部分形成第二导电层；

在所述第二导电层上利用光刻形成抗蚀剂掩模；

在所述第二导电层中，通过蚀刻去除不重叠于所述抗蚀剂掩模的区域设置第一开口；

在所述第一绝缘膜中，通过蚀刻去除不重叠于所述抗蚀剂掩模的区域设置第二开口，
使所述第一导电层的顶面露出；

以覆盖所述第二导电层的顶面、露出的所述第一导电层的顶面、设置在所述第二导电层中的所述第一开口的侧壁及设置在所述第一绝缘膜中的所述第二开口的侧壁的方式形成第二绝缘膜；以及

通过各向异性蚀刻加工所述第二绝缘膜形成覆盖所述第一开口的所述侧壁的侧壁绝缘层。

半导体装置及半导体装置的制造方法

技术领域

[0001] 本发明的一个方式涉及一种半导体装置、显示装置、显示模块及电子设备。本发明的一个方式涉及一种半导体装置的制造方法及显示装置的制造方法。

[0002] 注意,本发明的一个方式不局限于上述技术领域。作为本发明的一个方式的技术领域的一个例子,可以举出半导体装置、显示装置、发光装置、蓄电装置、存储装置、电子设备、照明装置、输入装置(例如触摸传感器)、输入输出装置(例如触摸面板)以及上述装置的驱动方法或制造方法。

背景技术

[0003] 包括晶体管的半导体装置广泛应用于显示装置及电子设备,需要半导体装置的高集成化及高速化。例如,在高清晰的显示装置中使用半导体装置时,需要高集成的半导体装置。作为提高晶体管的集成度的方法之一,对微细尺寸的晶体管进行开发。

[0004] 近年来,对可用于虚拟现实(VR:Virtual Reality)、增强现实(AR:Augmented Reality)、替代现实(SR:Substitutional Reality)或者混合现实(MR:Mixed Reality)的显示装置的需求很高。将VR、AR、SR及MR总称为XR(Extended Reality:扩展现实)。为了提高现实感及沉浸感,XR用显示装置被要求清晰度高且颜色再现性高。作为上述显示装置,例如可以举出液晶显示装置、具备有机EL(Electro Luminescence:电致发光)器件或发光二极管(LED:Light Emitting Diode)等发光器件(也称为发光元件)的发光装置等。

[0005] 专利文献1公开了使用有机EL器件(也称为有机EL元件)的面向VR的显示装置。

[先行技术文献]

[专利文献]

[0006] [专利文献1]国际专利申请公开第2018/087625号

发明内容

发明所要解决的技术问题

[0007] 本发明的一个方式的目的之一是提供一种包括微细尺寸的晶体管的半导体装置及其制造方法。另外,本发明的一个方式的目的之一是提供一种小型半导体装置及其制造方法。另外,本发明的一个方式的目的之一是提供一种包括通态电流大的晶体管的半导体装置及其制造方法。另外,本发明的一个方式的目的之一是提供一种电特性良好的半导体装置及其制造方法。另外,本发明的一个方式的目的之一是提供一种可靠性高的半导体装置及其制造方法。另外,本发明的一个方式的目的之一是提供一种生产率高的半导体装置的制造方法。另外,本发明的一个方式的目的之一是提供一种新颖的半导体装置及其制造方法。

[0008] 注意,这些目的的记载并不妨碍其他目的的存在。注意,本发明的一个方式并不需要实现所有上述目的。注意,可以从说明书、附图、权利要求书等的记载抽取上述以外的目的。

解决技术问题的手段

[0009] 本发明的一个方式是一种包括半导体层、第一导电层、第二导电层、第三导电层、第四导电层、第一绝缘层及第二绝缘层的半导体装置,其中,第二导电层包括与第一导电层的顶面接触的区域,第二导电层包括与第一导电层重叠的第一开口,第三导电层设置在第二导电层上,第三导电层包括与第一开口重叠的第二开口,第一绝缘层与第二导电层所包括的第一开口的侧壁接触,半导体层与第一导电层的顶面、第一绝缘层的侧面及第三导电层的顶面接触,第二绝缘层设置在半导体层上,第四导电层设置在第二绝缘层上,第一绝缘层包括由第一开口的侧壁与半导体层夹持的区域,并且,半导体层包括由第一开口的侧壁与第四导电层夹持的区域。

[0010] 在上述结构中,第一绝缘层优选包括与第三导电层所包括的第二开口的侧壁接触的区域。

[0011] 在上述结构中,优选的是,第一导电层被用作晶体管的源极和漏极中的一个,第三导电层被用作晶体管的源极和漏极中的另一个,第四导电层被用作晶体管的第一栅极,并且第二导电层与第一导电层电连接。

[0012] 本发明的一个方式是一种包括半导体层、第一导电层、第二导电层、第三导电层、第四导电层、第一绝缘层、第二绝缘层及第三绝缘层的半导体装置,其中,第二导电层包括与第一导电层的顶面接触的区域,第二导电层包括与第一导电层重叠的第一开口,第一绝缘层设置在第二导电层上,第一绝缘层包括与第一开口重叠的第二开口,第三导电层设置在第一绝缘层上,第三导电层包括与第一开口重叠的第三开口,第二绝缘层与第二导电层所包括的第一开口的侧壁及第一绝缘层所包括的第二开口的侧壁接触,半导体层与第一导电层的顶面、第二绝缘层的侧面及第三导电层的顶面接触,第三绝缘层设置在半导体层上,第四导电层设置在第三绝缘层上,第二绝缘层包括由第一开口的侧壁与半导体层夹持的区域,并且,半导体层包括由第一开口的侧壁与第四导电层夹持的区域。

[0013] 在上述结构中,第二绝缘层优选包括与第三导电层所包括的第三开口的侧壁接触的区域。

[0014] 在上述结构中,优选的是,第一绝缘层具有第一层与第一层上的第二层的叠层结构,并且第一层和第二层中的一个包括与另一个相比膜密度高的区域。

[0015] 在上述结构中,优选的是,第二绝缘层具有第三层与第四层的叠层结构,第三层包括与第四层相比膜密度高的区域,第三层与第一开口的侧壁及第二开口的侧壁接触,并且第四层与半导体层接触。

[0016] 在上述结构中,优选的是,第二绝缘层具有第三层与第四层的叠层结构,第三层包括与第四层相比膜密度高的区域,第三层与第一开口的侧壁、第二开口的侧壁及第三导电层所包括的第三开口的侧壁接触,并且第四层与半导体层接触。

[0017] 本发明的一个方式是一种半导体装置的制造方法,包括如下步骤:形成第一导电膜;通过去除第一导电膜的一部分形成第一导电层;以与第一导电层的顶面接触的方式形成第二导电膜;通过去除第二导电膜的一部分形成第二导电层;在第二导电层上形成第一绝缘膜;在第一绝缘膜上形成第三导电膜;在第三导电膜上利用光刻形成抗蚀剂掩模;在第三导电膜中,通过蚀刻去除不重叠于抗蚀剂掩模的区域设置第一开口;在第一绝缘膜中,通过蚀刻去除不重叠于抗蚀剂掩模的区域设置第二开口;在第二导电层中,通过蚀刻去除不

重叠于抗蚀剂掩模的区域设置第三开口,使第一导电层的顶面露出;以覆盖第三导电膜的顶面、露出的第一导电层的顶面、设置在第三导电膜中的第一开口的侧壁、设置在第一绝缘膜中的第二开口的侧壁及设置在第二导电层中的第三开口的侧壁的方式形成第二绝缘膜;以及通过各向异性蚀刻加工第二绝缘膜形成覆盖第三开口的侧壁的侧壁绝缘层。

[0018] 在上述结构中,侧壁绝缘层优选覆盖第二开口的侧壁。

[0019] 在上述结构中,侧壁绝缘层优选覆盖第二开口的侧壁及第一开口的侧壁。

[0020] 本发明的一个方式是一种包括半导体层、第一导电层、第二导电层、第三导电层、第一绝缘层、第二绝缘层及第三绝缘层的半导体装置,其中,第一绝缘层包括与第一导电层的顶面接触的区域,第一绝缘层包括与第一导电层重叠的第一开口,第二导电层包括与第一绝缘层的顶面接触的区域,第二导电层包括与第一导电层重叠的第二开口,第一开口与第二开口彼此重叠,第二绝缘层与第一绝缘层所包括的第一开口的侧壁及第二导电层所包括的第二开口的侧壁接触,半导体层与第一导电层的顶面、第二绝缘层的侧面及第二导电层的顶面接触,第三绝缘层设置在半导体层上,第三导电层设置在第三绝缘层上,第二绝缘层包括由第二开口的侧壁与半导体层夹持的区域,并且,半导体层包括由第二开口的侧壁与第三导电层夹持的区域。

[0021] 在上述结构中,优选的是,第二导电层的顶面包括与半导体层接触的第一区域,并且第二导电层中的与第一区域重叠的区域的厚度为第一绝缘层中的与第一区域重叠的区域的厚度的0.5倍以上且5倍以下。

[0022] 在上述结构中,优选的是,第一绝缘层具有第一层与第一层上的第二层的叠层结构,并且第一层包括与第二层相比膜密度高的区域。

[0023] 在上述结构中,优选的是,第二绝缘层具有第三层与第三层上的第四层的叠层结构,第三层包括与第四层相比膜密度高的区域,第三层与第一开口的侧壁及第二开口的侧壁接触,并且第四层与半导体层接触。

[0024] 本发明的一个方式是一种半导体装置的制造方法,包括如下步骤:形成第一导电膜;通过去除第一导电膜的一部分形成第一导电层;以与第一导电层的顶面接触的方式形成第一绝缘膜;以与第一绝缘膜的顶面接触的方式形成第二导电膜;通过去除第二导电膜的一部分形成第二导电层;在第二导电层上利用光刻形成抗蚀剂掩模;在第二导电层中,通过蚀刻去除不重叠于抗蚀剂掩模的区域设置第一开口;在第一绝缘膜中,通过蚀刻去除不重叠于抗蚀剂掩模的区域设置第二开口,使第一导电层的顶面露出;以覆盖第二导电层的顶面、露出的第一导电层的顶面、设置在第二导电层中的第一开口的侧壁及设置在第一绝缘膜中的第二开口的侧壁的方式形成第二绝缘膜;以及通过各向异性蚀刻加工第二绝缘膜形成覆盖第一开口的侧壁的侧壁绝缘层。

发明效果

[0025] 根据本发明的一个方式可以提供一种包括微细尺寸的晶体管的半导体装置及其制造方法。另外,根据本发明的一个方式可以提供一种小型半导体装置及其制造方法。另外,根据本发明的一个方式可以提供一种包括通态电流大的晶体管的半导体装置及其制造方法。另外,根据本发明的一个方式可以提供一种电特性良好的半导体装置及其制造方法。另外,根据本发明的一个方式可以提供一种可靠性高的半导体装置及其制造方法。另外,根据本发明的一个方式可以提供一种生产率高的半导体装置的制造方法。另外,根据本发明

的一个方式可以提供一种新颖的半导体装置及其制造方法。

[0026] 注意,这些效果的记载并不妨碍其他效果的存在。本发明的一个方式并不需要具有所有上述效果。可以从说明书、附图、权利要求书的记载中抽取上述效果以外的效果。

附图简要说明

[0027] 图1A是示出晶体管的一个例子的俯视图。图1B是示出晶体管的一个例子的截面图。

图2是示出晶体管的一个例子的截面图。

图3A是示出晶体管的一个例子的俯视图。图3B是示出晶体管的一个例子的截面图。

图4是示出晶体管的一个例子的截面图。

图5A及图5B是示出晶体管的一个例子的立体图。

图6A至图6C是示出晶体管的一个例子的截面图。

图7A及图7B是示出晶体管的一个例子的截面图。

图8是示出半导体装置的一个例子的截面图。

图9是示出半导体装置的一个例子的截面图。

图10A至图10C是示出半导体装置的制造方法的一个例子的截面图。

图11A及图11B是示出半导体装置的制造方法的一个例子的截面图。

图12A及图12B是示出晶体管的一个例子的截面图。

图13A及图13B是示出晶体管的一个例子的截面图。

图14A是示出晶体管的一个例子的俯视图。图14B是示出晶体管的一个例子的截面图。

图15是示出晶体管的一个例子的截面图。

图16A及图16B是示出晶体管的一个例子的立体图。

图17A至图17C是示出晶体管的一个例子的截面图。

图18是示出晶体管的一个例子的截面图。

图19A至图19C是示出晶体管的制造方法的一个例子的截面图。

图20A至图20C是示出晶体管的制造方法的一个例子的截面图。

图21A及图21B是示出晶体管的一个例子的截面图。

图22A及图22B是示出晶体管的一个例子的截面图。

图23A及图23B是示出晶体管的一个例子的截面图。

图24是示出显示装置的一个例子的立体图。

图25是示出显示装置的一个例子的截面图。

图26是示出显示装置的一个例子的截面图。

图27是示出显示装置的一个例子的截面图。

图28是示出显示装置的一个例子的截面图。

图29是示出显示装置的一个例子的截面图。

图30是示出显示装置的一个例子的截面图。

图31是示出显示装置的一个例子的截面图。

图32是示出显示装置的一个例子的截面图。

图33是示出显示装置的一个例子的截面图。
图34是示出显示装置的一个例子的截面图。
图35是示出显示装置的一个例子的截面图。
图36是示出显示装置的一个例子的截面图。
图37是示出显示装置的一个例子的截面图。
图38是示出显示装置的一个例子的截面图。
图39是示出显示装置的一个例子的截面图。
图40A至图40F是示出显示装置的制造方法的一个例子的截面图。
图41A及图41B是示出显示装置的结构例子的图。
图42是示出显示装置的结构例子的图。
图43是示出显示装置的结构例子的图。
图44是示出显示装置的结构例子的图。
图45是示出显示装置的结构例子的图。
图46是示出显示装置的结构例子的图。
图47是示出显示装置的结构例子的图。
图48是示出显示装置的结构例子的图。
图49是示出显示装置的结构例子的图。
图50是示出显示装置的结构例子的图。
图51A至图51C是示出显示装置的结构例子的图。
图52是显示装置的方框图。
图53A及图53B是像素电路的电路图。
图54A及图54B是像素电路的电路图。
图55是像素电路的电路图。
图56A至图56G是示出像素的一个例子的图。
图57A至图57K是示出像素的一个例子的图。
图58是示出时序电路的结构例子的图。
图59A至图59D是示出电子设备的一个例子的图。
图60A至图60F是示出电子设备的一个例子的图。
图61A至图61G是示出电子设备的一个例子的图。

实施发明的方式

[0028] 参照附图对实施方式进行详细说明。注意,本发明不局限于以下说明,而所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此,本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。

[0029] 注意,在下面说明的发明结构中,在不同的附图中共用相同的符号来显示相同的部分或具有相同功能的部分,而省略反复说明。此外,当表示具有相同功能的部分时有时使用相同的阴影线,而不特别附加附图标记。

[0030] 为了便于理解,有时附图中示出的各构成的位置、大小及范围等并不表示其实际的位置、大小及范围等。因此,所公开的发明并不必然限于附图中公开的位置、大小及范围

等。

[0031] 另外,根据情况或状态,可以互相调换“膜”和“层”。例如,可以将“导电层”变换为“导电膜”。此外,可以将“绝缘膜”变换为“绝缘层”。

[0032] 在本说明书等中,有时将使用金属掩模或FMM(Fine Metal Mask,高精细金属掩模)制造的器件称为具有MM(Metal Mask)结构的器件。此外,在本说明书等中,有时将不使用金属掩模或FMM制造的器件称为具有MML(Metal Mask Less)结构的器件。

[0033] 在本说明书等中,有时将在发光波长不同的发光器件(也称为发光元件)中至少分别制造发光层的结构称为SBS(Side By Side)结构。SBS结构由于可以对各发光器件使材料及结构最优化,材料及结构的选择自由度得到提高,可以容易实现亮度及可靠性的提高。

[0034] 在本说明书等中,有时将空穴或电子表示为“载流子”。具体而言,有时将空穴注入层或电子注入层称为“载流子注入层”,将空穴传输层或电子传输层称为“载流子传输层”,将空穴阻挡层或电子阻挡层称为“载流子阻挡层”。注意,上述载流子注入层、载流子传输层及载流子阻挡层有时无法根据其截面形状或特性等明确地进行区分。另外,有时一个层兼具载流子注入层、载流子传输层和载流子阻挡层中的两者或三者的功能。

[0035] 在本说明书等中,发光器件在一对电极间包括EL层。EL层至少包括发光层。在此,作为EL层所包括的层(也被称为功能层),可以举出发光层、载流子注入层(空穴注入层及电子注入层)、载流子传输层(空穴传输层及电子传输层)及载流子阻挡层(空穴阻挡层及电子阻挡层)。

[0036] 在本说明书等中,受光器件(也被称为受光元件)在一对电极之间至少包括被用作光电转换层的活性层。

[0037] 在本说明书等中,岛状是指以同一工序形成并使用同一材料的两个以上的层物理分离的状态。例如,岛状发光层是指该发光层与相邻的发光层物理分离的状态。

[0038] 在本说明书等中,锥形形状是指构成要素的侧面的至少一部分相对于衬底面或被形成面倾斜地设置的形状。例如,优选的是,包括倾斜的侧面与衬底面或被形成面所形成的角度(也称为锥形角)小于90度的区域,包括上述角度为45度以上且小于90度的区域,更优选包括上述角度为50度以上且90度以下的区域,更优选包括上述角度为55度以上且90度以下的区域,更优选包括上述角度为60度以上且90度以下的区域,更优选包括上述角度为60度以上且85度以下的区域,更优选包括上述角度为65度以上且85度以下的区域,更优选包括上述角度为65度以上且80度以下的区域,更优选包括上述角度为70度以上且80度以下的区域。在此,构成要素的侧面、衬底面及被形成面不一定必须完全平坦,也可以是具有微细曲率的近似平面状或具有微细凹凸的近似平面状。

[0039] 在本说明书等中,掩模层(也称为牺牲层)至少位于发光层(更具体而言是构成EL层的层中被加工为岛状的层)的上方,并且在制造工序中具有保护该发光层的功能。

[0040] 在本说明书等中,断开是指层、膜或电极因被形成面的形状(例如,台阶等)而断开的现象。

[0041] 在本说明书等中,“顶面形状大致一致”是指叠层中的每一个层的边缘的至少一部分重叠。例如,包括上层及下层通过同一的掩模图案或其一部分同一的掩模图案被加工的情况。但是,实际上有边缘不重叠的情况,有时上层位于下层的内侧或者上层位于下层的外侧,该情况也可以说“顶面形状大致一致”。

[0042] 注意,在本说明书等中,“高度大致一致”是指在从截面看时距成为基准的面(例如,衬底表面等平坦的面)的高度大致相等的结构。例如,进行了平坦化处理(典型的有CMP (Chemical Mechanical Polishing,化学机械抛光)处理)的被处理面的高度大致一致。但是,即便进行了平坦化处理,由于膜的材料等原因也存在严格来说高度不一致的情况,但在本说明书等中该情况也被看作是“高度大致一致”。

[0043] (实施方式1)

在本实施方式中,说明本发明的一个方式的晶体管及其制造方法等。

[0044] <晶体管的结构例子1-1>

说明本发明的一个方式的晶体管。图1A示出晶体管100的俯视图(也称为平面图)。图1B示出沿着图1A所示的点划线A1-A2的截断面的截面图,图2示出是沿着点划线B1-B2的截断面的截面图。图5A示出晶体管100的构成要素的一部分的立体图,图5B示出晶体管100的立体图。注意,在图1A中省略晶体管100的构成要素的一部分(绝缘层等)。关于晶体管等的俯视图,在后面的附图中也与图1A同样地省略构成要素的一部分。另外,为了容易理解,在图5中省略绝缘层等的一部分构成要素。

[0045] 晶体管100设置在衬底102上。晶体管100包括导电层104、绝缘层106、半导体层108、导电层114、绝缘层110s、导电层112a及导电层112b。导电层104被用作栅电极。绝缘层106的一部分被用作栅极绝缘层。导电层112a被用作源电极和漏电极中的一个,导电层112b被用作源电极和漏电极中的另一个。在半导体层108中,在源电极与漏电极之间隔着栅极绝缘层与栅电极重叠的区域的区域被用作沟道形成区域。此外,在半导体层108中,与源电极接触的区域被用作源区域,与漏电极接触的区域被用作漏区域。

[0046] 导电层114设置在导电层112a上,导电层114与导电层112a彼此电连接。导电层114优选与导电层112a接触。通过采用导电层114与导电层112a接触的结构,只要仅对导电层114和导电层112a中的一个供应电位即可,由此可以减少供应电位的信号线等,从而可以实现电路的简化。

[0047] 绝缘层110s具有位于导电层114与半导体层108之间的区域。

[0048] 导电层114隔着绝缘层110s与半导体层108重叠。导电层114可以被用作晶体管100的第二栅电极。另外,绝缘层110s可以被用作晶体管100的第二栅极绝缘层。由于导电层114与导电层112a电连接,所以在晶体管100中第二栅电极与源电极和漏电极中的一个电连接。

[0049] 说明晶体管100的详细结构。

[0050] 衬底102上设置有绝缘层115及导电层112a,导电层112a上设置有导电层114,导电层112a、绝缘层115及导电层114上设置有绝缘层110b,绝缘层110b上设置有导电层112b。绝缘层110b包括由导电层112a与导电层112b夹持的区域。导电层112a包括隔着绝缘层110b与导电层112b重叠的区域。

[0051] 在图1B及图2等中,绝缘层110b具有绝缘层110b3、绝缘层110b3上的绝缘层110b2与绝缘层110b2上的绝缘层110b1的叠层结构。

[0052] 在图1B及图2等中,导电层114包括由导电层112a与绝缘层110b夹持的区域。导电层112a例如包括与导电层114的底面接触的区域。另外,绝缘层110b例如与导电层114的顶面接触。

[0053] 导电层114、绝缘层110b及导电层112b都包括开口。各开口例如包括与导电层112a

重叠的区域。

[0054] 导电层112a上设置有绝缘层110s。绝缘层110s沿着导电层114所包括的开口142的侧壁、绝缘层110b所包括的开口(在附图中未示出区域)的侧壁及导电层112b所包括的开口143的侧壁设置。在图1B及图2等中,导电层114所包括的开口的侧壁、绝缘层110b所包括的开口的侧壁及导电层112b所包括的开口的侧壁形成连续的侧面,沿着连续的该侧面形成绝缘层110s。绝缘层110s有时被称为侧壁、侧壁绝缘层或侧壁保护层等。

[0055] 开口142及开口143都包括与导电层112a重叠的区域。开口142及开口143包括彼此重叠的区域。

[0056] 半导体层108沿着其底部为导电层112a的顶面且其内壁为绝缘层110s的侧壁141的凹部(有时称为凹陷部)设置。

[0057] 半导体层108在从平面看时在绝缘层110s的侧壁141的内侧区域中与导电层112a重叠。在该区域中,半导体层108例如与导电层112a的顶面接触。

[0058] 另外,半导体层108在从平面看时在绝缘层110s的侧壁141的外侧区域中与导电层112b重叠。在该区域中,半导体层108例如与导电层112b的顶面接触。

[0059] 由于半导体层108的底面与源电极及漏电极接触,所以可以说晶体管100是底部接触(Bottom Contact)型晶体管。

[0060] 半导体层108包括沿着导电层112a的顶面设置的区域、沿着绝缘层110s的侧壁141设置的区域以及沿着导电层112b的顶面设置的区域。

[0061] 半导体层108包括以夹持绝缘层110s的方式与导电层114所包括的开口142的侧壁相对的区域。另外,在该区域中,半导体层108优选与绝缘层110s的侧壁141接触。

[0062] 注意,在图1B及图2等所示的绝缘层110b3、绝缘层110b2、绝缘层110b1及绝缘层110s的四个构成要素中,有时选自这些构成要素中的多个为连续的层。作为连续的层的多个构成要素例如使用相同的材料。另外,作为连续的层的多个构成要素例如通过相同的工序制造。

[0063] 或者,有时多个构成要素被观察为连续的层。例如,在使用电子显微镜观察晶体管100的截面的情况下,有时绝缘层110b2和绝缘层110s被观察为连续的层。

[0064] 导电层112a及导电层112b也可以都具有叠层结构。在图1B等中,导电层112a具有导电层112a_1与导电层112a_1上的导电层112a_2的叠层结构。

[0065] 例如,优选的是,包括与半导体层108接触的区域导电层112a_2使用不容易氧化的材料,不包括与半导体层108接触的区域导电层112a_1使用低电阻材料。

[0066] 导电层112a_1填充绝缘层115的开口,导电层112a_1的顶面及绝缘层115的顶面被平坦化。导电层112a_2位于导电层112a_1上及绝缘层115上。在图1B中,绝缘层115的顶面与导电层112a_1的顶面大致对齐。

[0067] 在图1B等中,通过采用绝缘层115的顶面与导电层112a_1的顶面大致对齐的结构,可以缩小绝缘层110b及导电层112b的被形成面的台阶。由此,导电层112b的顶面的台阶及绝缘层110b的顶面的台阶变小。因此,可以在绝缘层110s的形成工序(例如回蚀工序等)中抑制绝缘层残留在导电层112b的顶面及绝缘层110b的顶面,并且可以在绝缘层110b所包括的开口的侧壁、导电层114所包括的开口的侧壁及导电层112b所包括的开口的侧壁选择性地形成绝缘层。

[0068] 注意,虽然图1B等所示的晶体管100及下述图14B等所示的晶体管100A示出导电层112a_2的端部位于导电层112a_1的端部的内侧的例子,但是导电层112a_2的端部也可以位于导电层112a_1的端部的外侧。另外,在设置连接导电层112a与上部导电层的插头的情况下,也可以采用使导电层112a_1延伸到导电层112a_2的外侧且导电层112a_1的顶面与该插头在延伸的该区域中接触的结构。该插头以填充绝缘层110b、绝缘层195等的开口的方式设置。

[0069] 半导体层108上设置有绝缘层106。绝缘层106包括以夹持半导体层108的方式与导电层112a重叠的区域、以夹持半导体层108及绝缘层110s的方式与导电层114重叠的区域以及以夹持半导体层108的方式与导电层112b重叠的区域。

[0070] 在图1B及图2等中,绝缘层106包括以夹持半导体层108的方式与导电层112a的顶面相对的区域、以夹持半导体层108及绝缘层110s的方式与导电层114的侧面相对的区域以及以夹持半导体层108的方式与导电层112b的顶面相对的区域。

[0071] 以覆盖晶体管100所包括的导电层112a、半导体层108、导电层112b及绝缘层106等的方式设置有绝缘层195。绝缘层195被用作晶体管100的保护层。

[0072] 绝缘层106上设置有导电层104。导电层104包括以夹持绝缘层106的方式与导电层112a及导电层112b之间的半导体层108重叠的区域。另外,导电层104包括以夹持绝缘层106、半导体层108及绝缘层110s的方式与导电层114重叠的区域。

[0073] 在晶体管100的导电层104与导电层112a之间绝缘区域中,例如导电层104与导电层112a之间设置有绝缘层106。另外,在晶体管100的导电层104与导电层112b之间绝缘区域中,例如导电层104与导电层112b之间设置有绝缘层106。

[0074] 半导体层108沿着其底部为导电层112a的顶面且其内壁为绝缘层110s的侧壁141的凹部设置,半导体层108的顶面具有凹部。绝缘层106设置在半导体层108上,绝缘层106的顶面具有凹部。在图1B等中,导电层104以嵌入凹部的方式设置。由此,可以增加导电层104的厚度,由此可以降低电阻。

[0075] 另外,在图1B等中,导电层104以填充绝缘层195的开口的方式设置,导电层104的顶面与绝缘层195的顶面大致对齐。

[0076] 导电层114例如可以被用作背栅极。导电层104及导电层114优选以夹持半导体层108的沟道形成区域的方式配置。

[0077] 通过在晶体管中设置背栅极,可以使半导体层的背栅极一侧(也称为背沟道)的电位固定,并可以提高晶体管的 I_d - V_d 特性中的饱和性。

[0078] 在本说明书等中,有时将横轴为 V_d 且纵轴为 I_d 的晶体管的 I_d - V_d 特性中的饱和区域的电流变化小(倾斜度小)的情况表现为“饱和性高”。

[0079] 导电层114以与导电层112a接触的方式设置。因此,导电层114可以被用作导电层112a的辅助布线。彼此接触的导电层112a及导电层114被供应同一电位。用作背栅电极的导电层114优选被供应源极电位和漏极电位中的低电位一侧的电位。因此,优选的是,在本发明的一个方式的晶体管为n沟道型晶体管的情况下,导电层112a被用作源电极,导电层112b被用作漏电极。在本发明的一个方式的晶体管为n沟道型晶体管的情况下,通过采用背栅极与源极电连接的结构,例如可以提高晶体管的可靠性。或者,在本发明的一个方式的晶体管为n沟道型晶体管的情况下,也可以采用将导电层112b用作源电极、将导电层112a用作漏电

极且背栅极与漏极电连接的结构。在此情况下,例如,也可以将用作本发明的一个方式的晶体管的栅极的导电层104与导电层112a电连接而将本发明的一个方式的晶体管用作二极管。

[0080] 另外,优选的是,在本发明的一个方式的晶体管为p沟道型晶体管的情况下,将导电层112a用作漏电极,将导电层112b用作源电极。通过采用这种结构,有时可以提高晶体管的可靠性。或者,在本发明的一个方式的晶体管为p沟道型晶体管的情况下,也可以将导电层112a用作源电极且将导电层112b用作漏电极。

[0081] 此外,通过本发明的一个方式的晶体管包括背栅极,有时可以降低多个晶体管之间的特性不均匀。例如,有时可以降低多个晶体管之间的阈值的不均匀。

[0082] 开口142、开口143及侧壁141的顶面形状例如可以都为圆形或椭圆形。开口142、开口143及侧壁141的顶面形状也可以都为三角形、四角形(包括长方形、菱形、正方形)、五角形等多角形或者这些多角形的角部呈圆形的形状。如图1A所示,开口142及开口143的顶面形状优选都为圆形。在开口142及开口143的顶面形状为圆形时,可以提高形成开口142及开口143时的加工精度,由此可以形成微细尺寸的开口142及开口143。在本说明书等中,圆形不局限于正圆。

[0083] 另外,绝缘层110s的侧壁141的顶面形状根据导电层114所包括的开口142、绝缘层110b所包括的开口及导电层112b所包括的开口143的形状变化。通过使各开口的形状为圆形,侧壁141的顶面形状也可以为圆形。通过使侧壁141的顶面形状为圆形,可以提高沿着侧壁141设置的半导体层108的覆盖性。在侧壁141的顶面例如具有角部的情况下,有时在角部的区域中,与顶面为直线或圆形的区域相比,半导体层108的厚度及形成在半导体层108上的绝缘层106的厚度不均匀。在厚度不均匀的区域中,有发生半导体层108与栅电极之间的电场集中的担忧。有时电场集中导致发生晶体管的劣化。通过使侧壁141的顶面形状为圆形,可以提高晶体管的可靠性。

[0084] 导电层114所包括的开口142、绝缘层110b所包括的开口及导电层112b所包括的开口143例如可以在被加工面上形成掩模并利用蚀刻工序形成。作为掩模,可以使用抗蚀剂掩模,也可以使用由绝缘层或导电层构成的硬掩模。此时,在形成掩模之后连续形成导电层112b的开口143、绝缘层110b的开口及导电层114的开口142,然后去除掩模,由此可以兼作掩模形成工序,并且可以使各开口径大致一致。如此,在本说明书等中,有时将使用相同掩模连续形成多个开口的工序称为一次性开口。

[0085] 通过在进行一次性开口之后形成绝缘层110s,可以制造图1B及图2等所示的结构。在上述开口的形成工序中,通过使各开口径大致一致,可以提高绝缘层110s的覆盖性。

[0086] 注意,也可以不连续形成导电层114所包括的开口142、绝缘层110b所包括的开口及导电层112b所包括的开口143。例如,在设置各开口时也可以分别形成掩模。

[0087] 图5A是摘要示出晶体管100的各构成要素的一部分的立体图。图5B是示出衬底102上的晶体管100的立体图。注意,图5B示出晶体管100的构成要素中的导电层112a、导电层114、半导体层108、导电层112b、导电层104,没有示出绝缘层110s、绝缘层106等绝缘层。另外,为了容易看到其他构成要素,以虚线示出导电层104。

[0088] 接着,说明晶体管100的沟道长度及沟道宽度。

[0089] 在半导体层108中,与导电层112a接触的区域被用作源区域和漏区域中的一个,与

导电层112b接触的区域被用作源区域和漏区域中的另一个,源区域与漏区域之间的区域被用作沟道形成区域。

[0090] 晶体管100的沟道长度为源区域与漏区域之间的距离。图1B以虚线的双箭头示出晶体管100的沟道长度L100。在图1B所示的截面中,沟道长度L100为绝缘层110s的侧面及顶面的长度。

[0091] 另外,作为晶体管100的沟道长度L100,有时使用由导电层112a的顶面与导电层112b的底面夹持的区域中的导电层114的厚度及绝缘层110b的厚度的总厚度。或者,作为晶体管100的沟道长度L100,有时使用导电层114的厚度、绝缘层110b的厚度与导电层112b的厚度之和。

[0092] 在此,晶体管100的沟道长度L100根据导电层114的厚度、绝缘层110b的厚度、绝缘层110s的厚度、绝缘层110s的侧壁141与导电层114的被形成面(在此为导电层112a的顶面)所形成的角度 θ_{110} 等决定,不会受到用于晶体管的制造的曝光装置的性能的影响。因此,例如可以将沟道长度L100设定为比曝光装置的极限分辨率小的值,可以实现微细尺寸的晶体管。

[0093] 沟道长度L100优选为2 μm 以下、1 μm 以下、750nm以下、500nm以下、400nm以下、300nm以下、200nm以下、100nm以下、75nm以下、60nm以下、50nm以下、40nm以下、30nm以下、20nm以下、15nm以下、12nm以下或10nm以下且2nm以上、3nm以上、5nm以上或8nm以上。

[0094] 导电层114的厚度与绝缘层110b的厚度之和优选为2 μm 以下、1 μm 以下、750nm以下、500nm以下、200nm以下、100nm以下、60nm以下、50nm以下、40nm以下、30nm以下、20nm以下、15nm以下或10nm以下且3nm以上、5nm以上或8nm以上。

[0095] 导电层112a与绝缘层110s的被形成面所形成的角度为角度 θ_{110} 。角度 θ_{110} 优选为大致90度或者90度附近的角度。具体而言,例如角度 θ_{110} 为60度以上且115度以下,优选为70度以上且105度以下,更优选为80度以上且90度以下。通过将角度 θ_{110} 设定为上述范围,在形成绝缘层110s时的工序(例如回蚀工序等)中,可以使绝缘层110s选择性地残留在导电层114及绝缘层110b的侧面。

[0096] 注意,在上述角度 θ_{110} 的角度为80度以上且90度以下时,覆盖绝缘层110s的膜优选利用覆盖性高的沉积法形成。例如,优选的是,利用CVD法形成导电层104,利用ALD法形成绝缘层106及半导体层108。

[0097] 注意,绝缘层110s有时不沿着导电层114所包括的开口的侧壁、绝缘层110b所包括的开口的侧壁及导电层112b所包括的开口的侧壁的区域,例如,绝缘层110s有时只沿着导电层112b所包括的开口143的侧壁的一部分。

[0098] 图6A是图1B所示的区域161的放大图。图6A示出绝缘层110s的上端的高度与导电层112b的顶面的高度大致一致的结构。

[0099] 图6B是绝缘层110s的上端的高度等与图6A不同的结构的例子。

[0100] 图6B示出绝缘层110s的上端的高度低于导电层112b的顶面的高度且高于位于导电层112b下的绝缘层110b1的顶面的高度的结构。在图6B所示的结构中,例如导电层112b的侧面包括与半导体层108接触的区域。在半导体层108与导电层112b的侧面接触时,有时半导体层108与导电层112b的接触面积变大而电阻降低。

[0101] 另外,图6C示出绝缘层110s的上端的高度低于绝缘层110b2的顶面的高度的结构。

在图6C所示的结构中,例如导电层112b的侧面包括与半导体层108接触的区域,绝缘层110b1的侧面包括与半导体层108接触的区域,绝缘层110b2的侧面包括与半导体层108接触的区域。

[0102] 在形成绝缘层110s时的蚀刻中,通过延长蚀刻时间,有时可以减小绝缘层110s的厚度。在延长蚀刻时间的情况下,有时绝缘层110s的上端的高度低于导电层112b的顶面的高度。绝缘层110s的上端的高度优选至少高于导电层114的顶面的高度。

[0103] 通过缩小沟道长度L100,可以增大晶体管100的通态电流。通过使用晶体管100,可以制造能够高速工作的电路。再者,可以缩小电路的占有面积。因此,在将本发明的一个方式的晶体管用于半导体装置时,可以实现装置的小型化。

[0104] 此外,例如,通过将本发明的一个方式的晶体管用于显示装置,可以缩小显示装置的边框。此外,例如,在将本发明的一个方式的晶体管用于大型显示装置或高清晰的显示装置时,即使在布线数增加的情况下也可以降低各布线的信号延迟,由此可以抑制显示不均匀。

[0105] 一般而言,在沟道长度较小时,晶体管的 I_d - V_d 特性中的饱和性倾向于下降,但是因为本发明的一个方式的晶体管包括背栅极所以可以实现高饱和性。

[0106] 晶体管100的沟道宽度成为与沟道长度方向正交的方向上的源区域的宽度或漏区域的宽度。也就是说,在图1A、图1B及图2等所示的晶体管100中,沟道宽度成为与沟道长度方向正交的方向上的半导体层108与导电层112a接触的区域或半导体层108与导电层112b接触的区域。

[0107] 另外,半导体层108沿着其底部为导电层112a的顶面且其内壁为绝缘层110s的侧壁141的凹部设置。因此,作为沟道宽度,有时使用从平面看时的绝缘层110s的侧壁141的内壁的周长。绝缘层110s例如也可以表示为具有在筒的中心或中心附近具有开口的形状。也可以将该开口的周长用作半导体层108的沟道宽度。

[0108] 在此,以与沟道长度方向正交的方向上的半导体层108与导电层112b接触的区域或导电层112a与半导体层108接触的区域为晶体管100的沟道宽度进行说明。在图1A及图1B中,以实线的双箭头表示晶体管100的沟道宽度W100。沟道宽度W100在俯视时成为开口143的周长。

[0109] 沟道宽度W100根据开口143的顶面形状决定。在图1B中以双点划线的双箭头表示开口143的宽度D143。宽度D143是指在俯视时与开口143外接的最小矩形的短边。在通过光刻法形成开口143时,开口143的宽度D143为曝光装置的极限分辨率以上。宽度D143例如为 $0.20\mu\text{m}$ 以上且小于 $5.0\mu\text{m}$ 。注意,在开口143的顶面形状为圆形时,宽度D143相当于开口143的直径,沟道宽度W100可以被算出为“ $D143 \times \pi$ ”。

[0110] 此外,如图3A及图3B等所示,导电层114的外周部也可以具有与导电层112a同样的顶面形状。

[0111] 图3A与图1A的不同之处在于导电层114的顶面形状。在图3A中,导电层114的顶面形状的外周部与导电层112a的顶面形状一致。注意,导电层114的顶面形状与导电层112a的顶面形状的不同之处在于包括开口142。

[0112] 图3B是沿着图3A中的点划线A1-A2的截断面的截面图。

[0113] 通过使导电层114具有图3A及图3B所示的形状,在使用相同的光掩模形成导电层112a_2及成为导电层114的层(在后面的图10A中说明的导电层114_e等)之后,在成为导电

层114的层中设置开口,由此可以形成导电层114。由此,可以简化导电层114的制造工序。

[0114] 优选的是,包括与半导体层108接触的区域导电层112a_2使用不容易被氧化的材料,不包括与半导体层108接触的区域导电层112a_1使用低电阻材料。导电层112a_1也可以被用作辅助导电层112a_2的导电性的辅助布线。

[0115] 在此,通过使导电层114的外周部的顶面形状与导电层112a的顶面形状一致,可以在导电层112a的布线被引导的区域(例如,导电层112a延伸的区域)中使导电层114重叠。通过作为导电层114使用低电阻材料,可以将导电层114用作辅助布线,也可以省略导电层112a_1。

[0116] 图4示出省略图3B中的导电层112a_1的结构。通过采用省略导电层112a_1的结构,可以简化晶体管的制造工序。

[0117] <晶体管的结构例子1-2>

图7A示出晶体管100的结构例子。作为沿着图1A所示的俯视图的点划线A1-A2的截断面的截面图,图7A示出与图1B不同的结构的一个例子。

[0118] 图7A所示的晶体管100与图1B的主要不同之处在于导电层114的形状不同,导电层104的形状不同,导电层112a_1不填充绝缘层115的开口以及绝缘层195的形状不同。

[0119] 在图7A中,导电层114的外侧的侧面具有锥形形状。在此,导电层114的外侧的侧面例如是指包括导电层114的区域的截面图中的成为外侧的侧面。另外,导电层114的内侧的侧面例如是指与绝缘层110s相对的侧面。也就是说,导电层114的外侧的侧面的至少一部分例如以倾斜于衬底面或导电层114的被形成面(在此例如为形成导电层114的导电层112a的顶面)的方式设置。

[0120] 导电层114的外侧的侧面被绝缘层110b覆盖。在导电层114的外侧的侧面具有锥形形状时,例如可以在导电层114的顶面与侧面所形成的角及导电层114的侧面提高绝缘层110b的覆盖性。提高绝缘层的覆盖性例如是指形成在被覆盖面上的绝缘层的厚度的均匀性高。或者,是指覆盖的绝缘层根据被覆盖面的形状而形成。或者,是指覆盖的绝缘层与被覆盖面的密接性高。

[0121] 另外,在图7A中,导电层104以沿着半导体层108的顶面的凹部的方式设置,导电层104的顶面具有凹部。绝缘层195以沿着导电层104的顶面的凹部的方式设置,绝缘层195的顶面具有凹部。另外,导电层104的顶面及绝缘层195的顶面都不被平坦化。

[0122] 在图7A所示的结构中,即使不进行导电层104及绝缘层195的平坦化工序也可以进行制造,所以可以简化晶体管的制造工序。另外,由于可以减薄导电层104及绝缘层195的厚度,所以适合用于使用沉积速度慢的材料及成本高的材料的情况。

[0123] 另外,在图7A所示的结构中,导电层112a设置在衬底102上,导电层112a上设置有导电层114。导电层114上设置有绝缘层110b。导电层112a具有导电层112a_1及导电层112a_2层叠的结构。在图7A所示的结构中,例如绝缘层110b以与导电层112a_1的侧面以及导电层112a_2的侧面及顶面接触的方式设置。如图7A所示,例如导电层112a_1的侧面及导电层112a_2的侧面都具有锥形形状。在导电层112a_1的侧面及导电层112a_2的侧面都具有锥形形状时,可以提高在导电层112a_1的顶面与侧面所形成的角、导电层112a_1的侧面及导电层112a_2的侧面的绝缘层110b的覆盖性。

[0124] 在图7A所示的工序中,没有设置绝缘层115,并且导电层112a_1没有填充绝缘层

115的开口。通过不形成绝缘层115且不进行导电层112a_1及绝缘层115的顶面的平坦化工序,可以简化晶体管的制造工序。

[0125] 图7B示出与图3A及图3B等所示的例子同样的导电层112a_2与导电层114的顶面形状的外周部一致但不包括导电层112a_1且导电层114被用作导电层112a_1的辅助电极的例子。注意,导电层114的顶面形状与导电层112a的顶面形状的不同之处在于包括开口142。

[0126] <晶体管的结构例子2-1>

说明本发明的一个方式的晶体管。图14A示出晶体管100A的俯视图(也称为平面图)。图14B示出沿着图14A所示的点划线A1-A2的截断面的截面图,图15示出沿着点划线B1-B2的截断面的截面图。图16A示出晶体管100A的构成要素的一部分的立体图,图16B示出晶体管100A的立体图。注意,在图14A中省略晶体管100A的构成要素的一部分(绝缘层等)。关于晶体管等的俯视图,在后面的附图中也与图14A同样地省略构成要素的一部分。另外,为了容易理解,在图16A及图16B中省略绝缘层等的一部分构成要素。

[0127] 晶体管100A设置在衬底102上。晶体管100A包括导电层104、绝缘层106、半导体层108、绝缘层110s、导电层112a及导电层112c。导电层104被用作栅电极。绝缘层106的一部分被用作栅极绝缘层。导电层112a被用作源电极和漏电极中的一个,导电层112c被用作源电极和漏电极中的另一个。在半导体层108中,在源电极与漏电极之间隔着栅极绝缘层与栅电极重叠的区域的区域被用作沟道形成区域。此外,在半导体层108中,与源电极接触的区域被用作源区域,与漏电极接触的区域被用作漏区域。

[0128] 导电层112c包括隔着绝缘层110s与半导体层108重叠的区域。在导电层112c中,隔着绝缘层110s与半导体层108重叠的该区域可以被用作晶体管100A的第二栅电极。另外,绝缘层110s可以被用作晶体管100A的第二栅极绝缘层。导电层112c可以具有晶体管100A的源电极和漏电极中的一个的功能及晶体管100A的第二栅电极的功能。因此,与分别设置晶体管100A的源电极和漏电极中的一个及第二栅电极的结构相比,可以简化电路。

[0129] 绝缘层110s包括位于导电层112c与半导体层108之间的区域。

[0130] 说明晶体管100A的详细结构。

[0131] 衬底102上设置有绝缘层115及导电层112a,导电层112a及绝缘层115上设置有绝缘层110b,绝缘层110b上设置有导电层112c。绝缘层110b包括由导电层112a与导电层112c夹持的区域。导电层112a包括隔着绝缘层110b与导电层112c重叠的区域。

[0132] 在图14B及图15等中,绝缘层110b具有绝缘层110b3、绝缘层110b3上的绝缘层110b2与绝缘层110b2上的绝缘层110b1的叠层结构。

[0133] 绝缘层110b及导电层112c都包括开口。各开口例如包括与导电层112a重叠的区域。

[0134] 导电层112a上设置有绝缘层110s。绝缘层110s沿着绝缘层110b所包括的开口(在附图中未示出区域)的侧壁及导电层112c所包括的开口143的侧壁设置。在图14B及图15等中,绝缘层110b所包括的开口的侧壁及导电层112c所包括的开口的侧壁形成连续的侧面,绝缘层110s沿着该连续的侧面形成。绝缘层110s有时被称为侧壁、侧壁绝缘层或侧壁保护层等。

[0135] 开口143包括与导电层112a重叠的区域。

[0136] 半导体层108沿着其底部为导电层112a的顶面且其内壁为绝缘层110s的侧壁141

的凹部(有时称为凹陷部)设置。

[0137] 半导体层108在从平面看时在绝缘层110s的侧壁141的内侧区域中与导电层112a重叠。在该区域中,半导体层108例如与导电层112a的顶面接触。

[0138] 另外,半导体层108在从平面看时在绝缘层110s的侧壁141的外侧区域中与导电层112c重叠。在该区域中,半导体层108例如与导电层112c的顶面接触。

[0139] 由于半导体层108的底面与源电极及漏电极接触,所以可以说晶体管100A是底部接触(Bottom Contact)型晶体管。

[0140] 半导体层108包括沿着导电层112a的顶面设置的区域、沿着绝缘层110s的侧壁141设置的区域以及沿着导电层112c的顶面设置的区域。

[0141] 半导体层108包括以夹持绝缘层110s的方式与导电层112c所包括的开口143的侧壁相对的区域。另外,在该区域中,半导体层108优选与绝缘层110s的侧壁141接触。

[0142] 注意,在图14B及图15等所示的绝缘层110b3、绝缘层110b2、绝缘层110b1及绝缘层110s的四个构成要素中,有时选自这些构成要素中的多个为连续的层。作为连续的层的多个构成要素例如使用相同的材料。另外,作为连续的层的多个构成要素例如通过相同的工序制造。

[0143] 或者,有时多个构成要素被观察为连续的层。例如,在使用电子显微镜观察晶体管100A的截面的情况下,有时绝缘层110b2和绝缘层110s被观察为连续的层。

[0144] 导电层112a及导电层112c也可以都具有叠层结构。在图14B等中,导电层112a具有导电层112a_1与导电层112a_1上的导电层112a_2的叠层结构。另外,导电层112c具有导电层112c_1与导电层112c_1上的导电层112c_2的叠层结构。

[0145] 图14B示出导电层112c_1的顶面形状与导电层112c_2的顶面形状大致一致的结构例子。在导电层112c_1的顶面形状与导电层112c_2的顶面形状大致一致的结构中,可以使用相同掩模形成各导电层,由此可以简化工序。

[0146] 注意,导电层112c_1的顶面形状与导电层112c_2的顶面形状也可以不一致。例如,导电层112c_1也可以包括位于导电层112c_2的轮廓的外侧的区域。或者,例如,导电层112c_2也可以包括位于导电层112c_1的轮廓的外侧的区域。

[0147] 例如,优选的是,包括与半导体层108接触的区域导电层112a_2及导电层112c_2使用不容易氧化的材料,不包括与半导体层108接触的区域导电层112a_1及导电层112c_1使用低电阻材料。

[0148] 导电层112a_1填充绝缘层115的开口,导电层112a_1的顶面及绝缘层115的顶面被平坦化。导电层112a_2位于导电层112a_1上及绝缘层115上。在图14B中,绝缘层115的顶面与导电层112a_1的顶面大致对齐。

[0149] 在图14B等中,通过采用绝缘层115的顶面与导电层112a_1的顶面大致对齐的结构,可以缩小绝缘层110b及导电层112c的被形成面的台阶。由此,导电层112c的顶面的台阶及绝缘层110b的顶面的台阶变小。因此,可以在绝缘层110s的形成工序(例如回蚀工序等)中抑制绝缘层残留在导电层112c的顶面及绝缘层110b的顶面,并且可以在绝缘层110b所包括的开口的侧壁及导电层112c所包括的开口的侧壁选择性地形成绝缘层。

[0150] 半导体层108上设置有绝缘层106。绝缘层106包括以夹持半导体层108的方式与导电层112a重叠的区域以及以夹持半导体层108的方式与导电层112c重叠的区域。

[0151] 在图14B及图15等中,绝缘层106包括以夹持半导体层108的方式与导电层112a的顶面相对的区域以及以夹持半导体层108的方式与导电层112c的顶面相对的区域。

[0152] 以覆盖晶体管100A所包括的导电层112a、半导体层108、导电层112c及绝缘层106等的方式设置有绝缘层195。绝缘层195被用作晶体管100A的保护层。

[0153] 绝缘层106上设置有导电层104。导电层104包括以夹持绝缘层106的方式与导电层112a及导电层112c之间的半导体层108重叠的区域。另外,导电层104包括以夹持绝缘层106、半导体层108及绝缘层110s的方式与导电层112c重叠的区域。

[0154] 在晶体管100A的导电层104与导电层112a之间绝缘的区域中,例如导电层104与导电层112a之间设置有绝缘层106。另外,在晶体管100A的导电层104与导电层112c之间绝缘的区域中,例如导电层104与导电层112c之间设置有绝缘层106。

[0155] 半导体层108沿着其底部为导电层112a的顶面且其内壁为绝缘层110s的侧壁141的凹部设置,半导体层108的顶面具有凹部。绝缘层106设置在半导体层108上,绝缘层106的顶面具有凹部。在图14B等中,导电层104以嵌入凹部的方式设置。由此,可以增加导电层104的厚度,由此可以降低电阻。

[0156] 另外,在图14B等中,导电层104以填充绝缘层195的开口的方式设置,导电层104的顶面与绝缘层195的顶面大致对齐。

[0157] 导电层112c例如包括用作背栅极的区域。

[0158] 导电层112c优选被供应源极电位和漏极电位中的低电位一侧的电位。因此,优选的是,在本发明的一个方式的晶体管为n沟道型晶体管的情况下,导电层112c被用作源电极,导电层112a被用作漏电极。在本发明的一个方式的晶体管为n沟道型晶体管的情况下,通过向用作背栅极的导电层112c供应源极电位,例如可以提高晶体管的可靠性。或者,在本发明的一个方式的晶体管为n沟道型晶体管的情况下,也可以采用将导电层112a用作源电极、将导电层112c用作漏电极且背栅极与漏极电连接的结构。在此情况下,例如,也可以将用作本发明的一个方式的晶体管的栅极的导电层104与导电层112c电连接而将本发明的一个方式的晶体管用作二极管。

[0159] 另外,优选的是,在本发明的一个方式的晶体管为p沟道型晶体管的情况下,将导电层112c用作漏电极,将导电层112a用作源电极。通过采用这种结构,有时可以提高晶体管的可靠性。或者,在本发明的一个方式的晶体管为p沟道型晶体管的情况下,也可以将导电层112c用作源电极且将导电层112a用作漏电极。

[0160] 开口143及侧壁141的顶面形状例如可以都为圆形或椭圆形。开口143及侧壁141的顶面形状也可以都为三角形、四角形(包括长方形、菱形、正方形)、五角形等多角形或者这些多角形的角部呈圆形的形状。如图14A所示,开口143的顶面形状优选为圆形。在开口143的顶面形状为圆形时,可以提高形成开口143时的加工精度,由此可以形成微细尺寸的开口143。在本说明书等中,圆形不局限于正圆。

[0161] 另外,绝缘层110s的侧壁141的顶面形状根据绝缘层110b所包括的开口及导电层112c所包括的开口143的形状变化。通过使各开口的形状为圆形,侧壁141的顶面形状也可以为圆形。通过使侧壁141的顶面形状为圆形,可以提高沿着侧壁141设置的半导体层108的覆盖性。在侧壁141的顶面例如具有角部的情况下,有时在角部的区域中,与顶面为直线或圆形的区域相比,半导体层108的厚度及形成在半导体层108上的绝缘层106的厚度不均匀。

在厚度不均匀的区域中,有发生半导体层108与栅电极之间的电场集中的担忧。有时电场集中导致发生晶体管的劣化。通过使侧壁141的顶面形状为圆形,可以提高晶体管的可靠性。

[0162] 绝缘层110b所包括的开口及导电层112c所包括的开口143例如可以在被加工面上形成掩模并利用蚀刻工序形成。作为掩模,可以使用抗蚀剂掩模,也可以使用由绝缘层或导电层构成的硬掩模。此时,在形成掩模之后连续形成导电层112c的开口143及绝缘层110b的开口,然后去除掩模,由此可以兼作掩模形成工序,并且可以使各开口径大致一致。如此,在本说明书等中,有时将使用相同掩模连续形成多个开口的工序称为一次性开口。

[0163] 通过在进行一次性开口之后形成绝缘层110s,可以制造图14B及图15等所示的结构。在上述开口的形成工序中,通过使各开口径大致一致,可以提高绝缘层110s的覆盖性。

[0164] 注意,也可以不连续形成绝缘层110b所包括的开口及导电层112c所包括的开口143。例如,在设置各开口时也可以分别形成掩模。

[0165] 注意,当形成绝缘层110s时,有时在导电层112c的侧面中的开口143以外的区域中也形成侧壁绝缘层。例如,在形成绝缘层110s时,有时图14B等所示的绝缘层110w作为侧壁绝缘层形成。

[0166] 图16A是摘要示出晶体管100A的各构成要素的一部分的立体图。图16B是示出衬底102上的晶体管100A的立体图。注意,图16B示出晶体管100A的构成要素中的导电层112a、半导体层108、导电层112c、导电层104,没有示出绝缘层110s、绝缘层106等绝缘层。另外,为了容易看到其他构成要素,以虚线示出导电层104。

[0167] 在半导体层108中,与导电层112a接触的区域被用作源区域和漏区域中的一个,与导电层112c接触的区域被用作源区域和漏区域中的另一个,源区域与漏区域之间的区域被用作沟道形成区域。

[0168] 晶体管100A的沟道长度为源区域与漏区域之间的距离。图14B以虚线的双箭头示出晶体管100A的沟道长度L100。在图14B所示的截面中,沟道长度L100为绝缘层110s的侧面及顶面的长度。

[0169] 另外,作为晶体管100A的沟道长度L100,有时使用由导电层112a的顶面与半导体层108的底面夹持的区域中的导电层112c的厚度及绝缘层110b的厚度之总和。导电层112c的顶面包括与半导体层接触的区域(以下,表示为第一区域)。作为导电层112c的厚度,例如可以使用与第一区域重叠的区域的厚度。此外,作为绝缘层110b的厚度,例如可以使用与第一区域重叠的区域的厚度。

[0170] 绝缘层110b的厚度为厚度T31,导电层112c的厚度为厚度T32,导电层112c_1的厚度为厚度T32_1,导电层112c_2的厚度为厚度T32_2。

[0171] 在此,晶体管100A的沟道长度L100根据导电层112c的厚度(厚度T32)、绝缘层110b的厚度(厚度T31)、绝缘层110s的厚度、绝缘层110s的侧壁141与绝缘层110b的被形成面(在此为导电层112a的顶面)所形成的角度 θ_{110} 等决定,不会受到用于晶体管的制造的曝光装置的性能的影响。因此,例如可以将沟道长度L100设定为比曝光装置的极限分辨率小的值,可以实现微细尺寸的晶体管。

[0172] 沟道长度L100优选为2 μm 以下、1 μm 以下、750nm以下、500nm以下、400nm以下、300nm以下、200nm以下、100nm以下、75nm以下、60nm以下、50nm以下、40nm以下、30nm以下、20nm以下、15nm以下、12nm以下或10nm以下且2nm以上、3nm以上、5nm以上或8nm以上。

[0173] 导电层112c的厚度(厚度T32)与绝缘层110b的厚度(厚度T31)之和优选为 $2\mu\text{m}$ 以下、 $1\mu\text{m}$ 以下、750nm以下、500nm以下、200nm以下、100nm以下、60nm以下、50nm以下、40nm以下、30nm以下、20nm以下、15nm以下或10nm以下且2nm以上、3nm以上、5nm以上或8nm以上。

[0174] 厚度T32例如可以为厚度T31的0.1倍以上且500倍以下。或者,可以为0.2倍以上且20倍以下。或者,可以为0.5倍以上且5倍以下。

[0175] 绝缘层110b具有使导电层112a与导电层112c电绝缘的功能。因此,绝缘层110b的厚度例如优选为导电层112a与导电层112c电绝缘的厚度。绝缘层110b例如优选为1nm以上。

[0176] 此外,绝缘层110b具有向半导体层108供应氧的功能。因此,绝缘层110b的厚度例如优选为能够向半导体层108供应所希望的量的氧的厚度。

[0177] 导电层112c被用作晶体管100A的第二栅极。通过导电层112c的厚度变化,晶体管100A的第二栅极的栅极长度变化,半导体层108中的与第二栅极重叠的区域变化。晶体管100A的第二栅极的栅极长度例如优选为第二栅极能够对晶体管100A的特性及可靠性充分发挥效果的所希望的长度。例如,在导电层112c的厚度薄且第二栅极与半导体层108重叠的面积少的情况下,有时第二栅极无法充分发挥效果。

[0178] 厚度T31和厚度T32例如可以大致相同。例如,厚度T32可以为厚度T31的0.5倍以上且5倍以下。或者,可以大于0.8倍且小于1.25倍。通过使厚度T31与厚度T32大致相同,例如,可以使第二栅极有助于晶体管100A的特性及可靠性并实现从绝缘层110b向半导体层108供应氧的效果。另外,由于导电层112c和绝缘层110b都不会变得过薄,所以有时易于制造晶体管100A。

[0179] 或者,也可以使厚度T32比厚度T31厚。例如,厚度T32可以为厚度T31的1.25倍以上且500倍以下、1.25倍以上且100倍以下、1.25倍以上且50倍以下、1.25倍以上且20倍以下或者1.25倍以上且5倍以下。通过采用这种结构,可以将导电层112c设置得厚,由此可以增大晶体管100A中半导体层108的沟道形成区域与第二栅极重叠的面积,从而可以大范围地对沟道形成区施加第二栅极的电场。

[0180] 另外,也可以使厚度T32比厚度T31薄。例如,厚度T32可以为厚度T31的0.1倍以上且0.8倍以下或者0.2倍以上且0.8倍以下。在这种结构中,当将晶体管100A中的导电层112c用作源电极时,半导体层108与第二栅极在源区域附近重叠。因此,例如,半导体层108的尤其是源区域附近被施加第二栅极的电场。另外,当将导电层112c用作漏电极时,半导体层108与第二栅极在漏区域附近重叠。

[0181] 作为导电层112c_2优选使用不容易被氧化的材料,作为导电层112c_1优选使用其电阻比导电层112c_2低的材料。另外,通过使导电层112c_1的厚度(厚度T32_1)比导电层112c_2的厚度(厚度T32_2)厚,例如可以提高导电层112c中的电阻低的材料的厚度与整体厚度的比率,由此布线电阻得到降低,所以是优选的。

[0182] 导电层112a与绝缘层110s的被形成面所形成的角度为角度 $\theta 110$ 。角度 $\theta 110$ 优选为大致90度或者90度附近的角。具体而言,例如角度 $\theta 110$ 为60度以上且115度以下,优选为70度以上且105度以下,更优选为80度以上且90度以下。通过将角度 $\theta 110$ 设定为上述范围,在形成绝缘层110s时的工序(例如回蚀工序等)中,可以使绝缘层110s选择性地残留在导电层112c及绝缘层110b的侧面。

[0183] 注意,在上述角度 $\theta 110$ 的角度为80度以上且90度以下时,覆盖绝缘层110s及其上

层的膜优选利用覆盖性高的沉积法形成。例如,优选的是,利用CVD法形成导电层104,利用ALD法形成绝缘层106及半导体层108。

[0184] 注意,绝缘层110s有时不沿着绝缘层110b所包括的开口的侧壁及导电层112c所包括的开口的侧壁的整个区域,例如,绝缘层110s有时只沿着导电层112c所包括的开口143的侧壁的一部分。

[0185] 图17A是图14B所示的区域161的放大图。图17A示出绝缘层110s的上端的高度与导电层112c的顶面的高度大致一致的结构。

[0186] 图17B是绝缘层110s的上端的高度等与图17A不同的结构的例子。

[0187] 图17B及图17C示出绝缘层110s的上端的高度低于导电层112c的顶面的高度且高于位于导电层112c下的绝缘层110b1的顶面的高度的结构。在图17B中,绝缘层110s的上端的高度低于导电层112c₂的顶面的高度且高于导电层112c₁的顶面的高度及绝缘层110b的顶面的高度。另外,在图17C中,绝缘层110s的上端的高度低于导电层112c₁的顶面的高度且高于绝缘层110b的顶面的高度。在图17B及图17C所示的结构中,例如导电层112c的侧面包括与半导体层108接触的区域。在半导体层108与导电层112c的侧面接触时,有时半导体层108与导电层112c的接触面积变大而电阻降低。

[0188] 在形成绝缘层110s时的蚀刻中,通过延长蚀刻时间,有时可以减小绝缘层110s的厚度。在延长蚀刻时间的情况下,有时绝缘层110s的上端的高度低于导电层112c的顶面的高度。绝缘层110s的上端的高度优选至少高于绝缘层110b的顶面的高度。

[0189] 通过缩小沟道长度L100,可以增大晶体管100A的通态电流。通过使用晶体管100A,可以制造能够高速工作的电路。再者,可以缩小电路的占有面积。因此,在将本发明的一个方式的晶体管用于半导体装置时,可以实现装置的小型化。

[0190] 此外,例如,通过将本发明的一个方式的晶体管用于显示装置,可以缩小显示装置的边框。此外,例如,在将本发明的一个方式的晶体管用于大型显示装置或高清晰的显示装置时,即使在布线数增加的情况下也可以降低各布线的信号延迟,由此可以抑制显示不均匀。

[0191] 一般而言,在沟道长度较小时,晶体管的Id-Vd特性中的饱和性倾向于下降,但是因为本发明的一个方式的晶体管包括背栅极所以可以实现高饱和性。

[0192] 晶体管100A的沟道宽度成为与沟道长度方向正交的方向上的源区域的宽度或漏区域的宽度。也就是说,在图14A、图14B及图15等所示的晶体管100A中,沟道宽度成为与沟道长度方向正交的方向上的半导体层108与导电层112a接触的区域或半导体层108与导电层112c接触的区域宽度。

[0193] 另外,半导体层108沿着其底部为导电层112a的顶面且其内壁为绝缘层110s的侧壁141的凹部设置。因此,作为沟道宽度,有时使用从平面看时的绝缘层110s的侧壁141的内壁的周长。绝缘层110s例如也可以表示为具有在筒的中心或中心附近具有开口的形状。也可以将该开口的周长用作半导体层108的沟道宽度。

[0194] 在此,以与沟道长度方向正交的方向上的半导体层108与导电层112c接触的区域宽度为晶体管100A的沟道宽度进行说明。在图14A及图14B中,以实线的双箭头表示晶体管100A的沟道宽度W100。沟道宽度W100在俯视时成为开口143的周长。

[0195] 沟道宽度W100根据开口143的顶面形状决定。在图14B中以双点划线的双箭头表示

开口143的宽度D143。宽度D143是指在俯视时与开口143外接的最小矩形的短边。在通过光刻法形成开口143时,开口143的宽度D143为曝光装置的极限分辨率以上。宽度D143例如为 $0.20\mu\text{m}$ 以上且小于 $5.0\mu\text{m}$ 。注意,在开口143的顶面形状为圆形时,宽度D143相当于开口143的直径,沟道宽度W100可以被算出为“ $D143 \times \pi$ ”。

[0196] <晶体管的结构例子2-2>

图18示出晶体管100A的结构例子。作为沿着图14A所示的俯视图的点划线A1-A2的截断面的截面图,图18示出与图14B不同的结构的一个例子。

[0197] 图18所示的晶体管100A与图14B的主要不同之处在于导电层104的形状不同,导电层112a_1不填充绝缘层115的开口以及绝缘层195的形状不同。

[0198] 在图18中,导电层112c的外侧的侧面具有锥形形状。在此,导电层112c的外侧的侧面例如是指包括导电层112c的区域的截面图中的成为外侧的侧面。另外,导电层112c的外侧的侧面例如是指导电层112c中的与开口143相反一侧的侧面。另外,导电层112c的外侧的侧面例如是指图18中的与绝缘层110w接触的面。另外,导电层112c的内侧的侧面例如是指与绝缘层110s相对的侧面。另外,导电层112c的内侧的侧面例如是指与绝缘层110s接触的面。也就是说,导电层112c的外侧的侧面的至少一部分例如以倾斜于衬底面或导电层112c的被形成面(在此例如为形成导电层112c的绝缘层110b的顶面)的方式设置。另外,图18示出在导电层112c的外侧的侧面形成绝缘层110w作为侧壁绝缘层的例子。例如,在导电层112c的外侧的侧面的锥形形状较平滑时,即在倾斜较平滑时,有时绝缘层110w的厚度变薄或者不形成绝缘层110w。

[0199] 另外,在图18中,导电层104以沿着半导体层108的顶面的凹部的方式设置,导电层104的顶面具有凹部。绝缘层195以沿着导电层104的顶面的凹部的方式设置,绝缘层195的顶面具有凹部。另外,导电层104的顶面及绝缘层195的顶面都不被平坦化。

[0200] 在图18所示的结构中,即使不进行导电层104及绝缘层195的平坦化工序也可以进行制造,所以可以简化晶体管的制造工序。另外,由于可以减薄导电层104及绝缘层195的厚度,所以适合于使用沉积速度慢的材料及成本高的材料的情况。

[0201] 另外,在图18所示的结构中,导电层112a设置在衬底102上,导电层112a上设置有绝缘层110b。导电层112a具有导电层112a_1及导电层112a_2层叠的结构。在图18所示的结构中,例如绝缘层110b以与导电层112a_1的侧面以及导电层112a_2的侧面及顶面接触的方式设置。如图18所示,例如导电层112a_1的侧面及导电层112a_2的侧面都具有锥形形状。在导电层112a_1的侧面及导电层112a_2的侧面都具有锥形形状时,可以提高在导电层112a_1的顶面与侧面所形成的角、导电层112a_1的侧面及导电层112a_2的侧面的绝缘层110b的覆盖性。

[0202] 在图18所示的工序中,没有设置绝缘层115,并且导电层112a_1没有填充绝缘层115的开口。通过不形成绝缘层115且不进行导电层112a_1及绝缘层115的顶面的平坦化工序,可以简化晶体管的制造工序。

[0203] [半导体层108]

对可用于半导体层108的半导体材料没有特别的限制。例如,可以使用单一材料的半导体或化合物半导体。作为单一材料的半导体例如可以使用硅或锗。作为化合物半导体例如可以举出砷化镓、硅锗。作为化合物半导体可以使用具有半导体特性的有机物或具有

半导体特性的金属氧化物(也称为氧化物半导体)。这些半导体材料也可以包含杂质作为掺杂剂。

[0204] 对用于半导体层108的半导体材料的结晶性没有特别的限制,可以使用非晶半导体或具有结晶性的半导体(单晶半导体、多晶半导体、微晶半导体或其一部分具有结晶区域的半导体)。当使用具有结晶性的半导体时可以抑制晶体管的特性劣化,所以是优选的。

[0205] 半导体层108可以使用硅。作为硅可以举出单晶硅、多晶硅、微晶硅及非晶硅。作为多晶硅例如可以举出低温多晶硅(LTPS:Low Temperature Poly Silicon)。

[0206] 作为半导体层108使用非晶硅的晶体管可以形成在大型玻璃衬底上,可以以低成本制造。作为半导体层108使用多晶硅的晶体管具有高场效应迁移率而能够进行高速工作。此外,作为半导体层108使用微晶硅的晶体管与使用非晶硅的晶体管相比具有高场效应迁移率而能够进行高速工作。

[0207] 半导体层108优选包含金属氧化物(氧化物半导体)。作为可用于半导体层108的金属氧化物例如可以举出铟氧化物、镓氧化物及锌氧化物。金属氧化物优选至少包含铟(In)或锌(Zn)。此外,金属氧化物优选包含选自铟、元素M和锌中的两个或三个。注意,元素M是选自镓、铝、硅、硼、钇、锡、铜、钒、铍、钛、铁、镍、锗、钼、镧、铈、钕、钐和镁中的一种或多种。尤其是,元素M优选为选自铝、镓、钇和锡中的一种或多种。元素M优选为镓。

[0208] 半导体层108例如可以使用氧化铟、铟锌氧化物(In-Zn氧化物)、铟锡氧化物(In-Sn氧化物)、铟钛氧化物(In-Ti氧化物)、铟铝锌氧化物(In-Al-Zn氧化物,也记为IAZO)、铟锡锌氧化物(In-Sn-Zn氧化物)、铟钛锌氧化物(In-Ti-Zn氧化物)、铟镓锌氧化物(In-Ga-Zn氧化物,也记为IGZO)、铟镓锡锌氧化物(In-Ga-Sn-Zn氧化物,也记为IGZTO)、铟镓铝锌氧化物(In-Ga-Al-Zn氧化物,也记为IGAZO或IAGZO)等。或者,可以使用含硅的铟锡氧化物等。

[0209] 金属氧化物可以适当地利用溅射法或原子层沉积(ALD:Atomic Layer Deposition)法形成。注意,在利用溅射法形成金属氧化物的情况下,有时靶材的原子数比与该金属氧化物的原子数比不同。尤其是,金属氧化物中的锌的原子数比有时小于靶材中的锌的原子数比。具体而言,该锌的原子数比有时为靶材中的锌的原子数比的40%以上且90%以下左右。

[0210] 作为利用原子层沉积(ALD:Atomic Layer Deposition)法形成半导体层108的具体例子,优选利用热ALD(Atomic Layer Deposition)法或PEALD(Plasma Enhanced ALD:等离子体增强原子层沉积)法等沉积方法。热ALD法具有极高的台阶覆盖性,所以是优选的。此外,PEALD法不仅呈现高台阶覆盖性还可以进行低温沉积,所以是优选的。

[0211] 半导体层108所包含的金属氧化物的组成对晶体管100及晶体管100A的电特性及可靠性带来很大的影响。

[0212] 例如,通过提高金属氧化物中的铟含有率,可以实现通态电流大的晶体管。此外,例如通过在半导体层108中使用不包含镓或镓含有率低的金属氧化物,可以实现对于正偏压施加具有高可靠性的晶体管。此外,例如通过在半导体层108中使用元素M含有率低的金属氧化物,可以实现对于正偏压施加具有高可靠性的晶体管。此外,例如通过提高金属氧化物的元素M含有率,可以实现对于光具有高可靠性的晶体管。

[0213] 将在后面说明半导体层108所包含的金属氧化物的组成的详细内容。

[0214] 作为半导体层108优选使用具有结晶性的金属氧化物层。例如,可以使用具有CAAC

(c-axis aligned crystal) 结构、多晶结构、微晶(nc:nano-crystal) 结构等的金属氧化物层。通过将具有结晶性的金属氧化物层用于半导体层108,可以降低半导体层108中的缺陷态密度,由此可以实现可靠性高的晶体管。

[0215] 用于半导体层108的金属氧化物层的结晶性越高,越可以降低半导体层108中的缺陷态密度。另一方面,通过使用结晶性低的金属氧化物层,可以实现能够流过大电流的晶体管。

[0216] 半导体层108也可以具有结晶性不同的两个以上的金属氧化物层的叠层结构。例如,可以具有第一金属氧化物层及设置在该第一金属氧化物层上的第二金属氧化物层的叠层结构,第二金属氧化物层可以包括结晶性比第一金属氧化物层高的区域。或者,第二金属氧化物层可以包括结晶性比第一金属氧化物层低的区域。半导体层108所包括的两个以上的金属氧化物层的组成也可以彼此相同或大致相同。通过采用组成相同的金属氧化物层的叠层结构,例如可以使用相同的溅射靶材形成,因此可以降低制造成本。例如,通过使用相同的溅射靶材且使氧流量比不同,可以形成结晶性不同的两个以上的金属氧化物层的叠层结构。注意,半导体层108所包括的两个以上的金属氧化物层的组成也可以彼此不同。

[0217] 半导体层108的厚度优选为3nm以上且100nm以下,更优选为5nm以上且100nm以下,更优选为10nm以上且100nm以下,更优选为10nm以上且70nm以下,更优选为15nm以上且70nm以下,更优选为15nm以上且50nm以下,更优选为20nm以上且50nm以下,更优选为20nm以上且40nm以下,更优选为25nm以上且40nm以下。

[0218] 在此,对有可能在半导体层108中形成的氧空位进行说明。

[0219] 在半导体层108使用氧化物半导体的情况下,有时氧化物半导体中的氢与键合于金属原子的氧起反应而成为水,在氧化物半导体中形成氧空位(V_O)。再者,有时氢进入氧空位中的缺陷(以下记作 V_OH)被用作供体而产生作为载流子的电子。此外,有时由于氢的一部分与键合于金属原子的氧键合,产生作为载流子的电子。因此,使用包含多量的氢的氧化物半导体的晶体管容易具有常开启特性。此外,因为氧化物半导体中的氢因受热、电场等作用而容易移动,所以当氧化物半导体包含多量的氢时可能会导致晶体管的可靠性降低。

[0220] V_OH 可被用作氧化物半导体的供体。然而,难以对该缺陷定量地进行评价。于是,在氧化物半导体中,有时不是根据供体浓度而是根据载流子浓度进行评价。由此,在本说明书等中,有时作为氧化物半导体的参数,不采用供体浓度而采用假定不被施加电场的状态下的载流子浓度。也就是说,有时也可以将本说明书等所记载的“载流子浓度”称为“供体浓度”。

[0221] 由此,当作为半导体层108使用氧化物半导体时,优选尽量减少半导体层108中的 V_OH 以使其成为高纯度本征或实质上高纯度本征。为了得到这种 V_OH 被充分减少的氧化物半导体,重要的是:去除氧化物半导体中的水、氢等杂质(有时记载为脱水、脱氢化处理);以及对氧化物半导体供应氧来修复氧空位(V_O)。通过将 V_OH 等杂质被充分减少的氧化物半导体用于晶体管的沟道形成区域,可以赋予稳定的电特性。注意,有时将氧供应给氧化物半导体来修复氧空位(V_O)的处理记为加氧化处理。

[0222] 当作为半导体层108使用氧化物半导体时,优选用作沟道形成区域的区域的氧化物半导体的载流子浓度为 $1 \times 10^{18} \text{cm}^{-3}$ 以下,更优选为低于 $1 \times 10^{17} \text{cm}^{-3}$,进一步优选为低于 $1 \times 10^{16} \text{cm}^{-3}$,更优选的是低于 $1 \times 10^{13} \text{cm}^{-3}$,进一步优选的是低于 $1 \times 10^{12} \text{cm}^{-3}$ 。对用作沟道形成

区域的区域的氧化物半导体的载流子浓度的下限值没有特殊限定,例如,可以将其设定为 $1 \times 10^{-9} \text{cm}^{-3}$ 。

[0223] 与使用非晶硅的晶体管相比,使用氧化物半导体的晶体管(以下记为OS晶体管)的场效应迁移率非常高。另外,OS晶体管的关闭状态下的源极-漏极间的泄漏电流(以下,也称为关态电流(off-state current))极小,可以长期间保持与该晶体管串联连接的电容中储存的电荷。另外,通过将OS晶体管用于半导体装置,可以降低半导体装置的功耗。

[0224] OS晶体管例如可以应用于显示装置。在提高显示装置的像素电路所包括的发光器件的发光亮度时,需要增大流过发光器件的电流。为此,需要提高像素电路所包括的驱动晶体管的源极-漏极间电压。因为OS晶体管的源极-漏极间的耐压比使用硅的晶体管(以下记为Si晶体管)高,所以可以对OS晶体管的源极-漏极间施加高电压。由此,通过将OS晶体管用于像素电路的驱动晶体管,可以增大流过发光器件的电流而提高发光器件的发光亮度。

[0225] 当晶体管在饱和区域中工作时,与Si晶体管相比,OS晶体管可以使对于栅极-源极间电压的变化的源极-漏极间电流的变化细小。因此,通过作为像素电路所包括的驱动晶体管使用OS晶体管,可以根据栅极-源极间电压的变化详细决定流过源极-漏极间的电流,所以可以致密地控制流过发光器件的电流。由此,可以增加像素电路的灰度数。

[0226] 关于晶体管在饱和区域中工作时流过的电流的饱和特性,与Si晶体管相比,OS晶体管即使逐渐地提高源极-漏极间电压也可以使稳定的电流(饱和电流)流过。因此,通过将OS晶体管用作驱动晶体管,即使例如发光器件的电流-电压特性发生不均匀,也可以使稳定的电流流过发光器件。也就是说,OS晶体管当在饱和区域中工作时即使提高源极-漏极间电压,源极-漏极间电流也几乎不变,因此可以使发光器件的发光亮度稳定。

[0227] 如上所述,通过作为像素电路所包括的驱动晶体管使用OS晶体管,可以实现“黑色模糊的抑制”、“发光亮度的上升”、“多灰度化”、“发光器件不均匀的抑制”等。

[0228] OS晶体管的因被照射放射线而引起的电特性变动小,即对于放射线的耐受性高,因此可以在有可能入射放射线的环境下也适当地使用。OS晶体管也可以说是对于放射线具有高可靠性。例如,可以适当地使用OS晶体管作为X射线的平板探测器的像素电路。此外,OS晶体管可以适当地用于在宇宙空间中使用的半导体装置。作为放射线,可以举出电磁辐射线(例如,X射线及 γ 射线)及粒子放射线(例如, α 射线、 β 射线、质子辐射及中子辐射)。

[0229] [绝缘层]

在本发明的一个方式的晶体管以及使用本发明的一个方式的晶体管的半导体装置、显示装置等中,作为绝缘层可以使用无机绝缘材料或有机绝缘材料。此外,作为绝缘层也可以使用无机绝缘材料和有机绝缘材料的叠层结构。

[0230] 作为无机绝缘材料,可以使用氧化物、氧氮化物、氮氧化物和氮化物中的一个或多个。

[0231] 注意,在本说明书等中,氧氮化物是指在其组成中含氧量多于含氮量的材料。氮氧化物是指在其组成中含氮量多于含氧量的材料。例如,氧氮化硅是指在其组成中含氧量多于含氮量的材料,而氮氧化硅是指在其组成中含氮量多于含氧量的材料。

[0232] 例如可以利用二次离子质谱分析技术(SIMS:Secondary Ion Mass Spectrometry)或X射线光电子能谱技术(XPS:X-ray Photoelectron Spectrometry)等分

析技术分析出氧及氮的含量。在目的元素的含有率高(例如为0.5atomic%以上或1atomic%以上)时,优选采用XPS进行分析。另一方面,在目的元素的含有率低(例如为0.5atomic%以下或1atomic%以下)时,优选采用SIMS进行分析。在比较元素含量时,更优选采用SIMS和XPS的双方分析技术进行复合分析。

[0233] 另外,绝缘层等的膜密度的评价例如可以利用卢瑟福背散射分析(RBS: Rutherford Backscattering Spectrometry)或X射线反射(XRR: X-Ray Reflection)。此外,膜密度的不同有时可以由截面的透射电子显微镜(TEM: Transmission Electron Microscopy)图像进行评价。在TEM观察中,膜密度高则透射电子(TE)图像浓(暗),膜密度低则透射电子(TE)图像淡(亮)。注意,即使在绝缘层使用相同的材料的情况下,在膜密度不同时,有时在截面的TEM图像中也可以以对比度的不同观察到这些边界。

[0234] 绝缘层的氮含有量例如可以利用EDX确认。例如,当绝缘层使用氮化硅、氧氮化硅等时,可以利用相对于硅的峰高度的氮的峰高度之比来评价氮含有量。注意,在EDX中,某个元素的峰是指:在横轴表示特征X射线的能量且纵轴表示特征X射线的计数(检测值)的谱图中,该元素的计数取极大值的点。或者,也可以使用该元素固有的特征X射线的能量时的计数以相对于硅的计数的氮的计数之比确认含氮量的差异。例如,硅可以使用1.739keV(Si-K α)时的计数,氮可以使用0.392keV(N-K α)时的计数。

[0235] 绝缘层的氢浓度例如可以利用二次离子质谱分析法(SIMS)进行评价。

[0236] 通过作为与半导体层108接触的绝缘层或者位于半导体层108附近的绝缘层使用释放氧的绝缘层,可以从该绝缘层对半导体层108供应氧。通过将氧供应到半导体层108的沟道形成区域,可以减少半导体层108中的氧空位(V_O)及 V_OH ,可以实现具有良好的电特性及高可靠性的晶体管。注意,作为对半导体层108供应氧的处理,还有含氧的气氛下的加热处理或含氧的气氛下的等离子体处理等。

[0237] 在氢扩散到半导体层108时,与包含在氧化物半导体中的氧原子起反应而成为水,有时形成氧空位(V_O)。再者,形成 V_OH ,有时载流子密度变高。通过作为与半导体层108接触的绝缘层或者位于半导体层108附近的绝缘层使用抑制氢扩散的阻挡膜,可以降低半导体层108中的氧空位(V_O)及 V_OH ,由此可以实现呈现良好的电特性且可靠性高的晶体管。

[0238] 晶体管100(晶体管100A)的沟道形成区域中的氧空位(V_O)及 V_OH 优选少。尤其是,在沟道长度小时,沟道形成区域的氧空位(V_O)及 V_OH 给电特性及可靠性带来较大的影响。例如,在 V_OH 从源区域或漏区域扩散到沟道形成区域时,有时沟道形成区域的载流子浓度增高而导致晶体管的阈值电压的变动或可靠性的下降。晶体管的沟道长度越小,这样的 V_OH 扩散给电特性及可靠性带来的影响越大。通过减少半导体层108尤其是半导体层108的沟道形成区域中的氧空位(V_O)及 V_OH ,可以实现一种具有良好的电特性及高可靠性的沟道长度小的晶体管。

[0239] 优选的是,与半导体层108接触的绝缘层或者位于半导体层108附近的绝缘层本身释放的杂质(例如,水及氢)少。通过减少所释放的杂质,所以可以抑制杂质扩散到半导体层108,从而可以实现呈现良好的电特性且可靠性高的晶体管。

[0240] 氧有时因形成半导体层108后的工序施加的热而从半导体层108脱离。但是,由于氧从与半导体层108接触的绝缘层或者位于半导体层108附近的绝缘层被供应到半导体层108,所以可以抑制氧空位(V_O)及 V_OH 的增加。另外,在形成半导体层108后的工序中,可以提

高处理温度的自由度。具体而言,在形成半导体层108后的工序中也可以增高处理温度。因此,可以形成呈现良好的电特性且可靠性高的晶体管100(晶体管100A)。

[0241] [绝缘层110b]

作为绝缘层110b可以使用无机绝缘材料或有机绝缘材料。绝缘层110b也可以具有无机绝缘材料和有机绝缘材料的叠层结构。

[0242] 作为绝缘层110b可以适当地使用无机绝缘材料。作为无机绝缘材料,可以使用氧化物、氧氮化物、氮氧化物和氮化物中的一个或多个。作为绝缘层110b例如可以使用氧化硅、氧氮化硅、氧化铝、氧化铅、氧化钪、氧化锆、氧化镓、氧化钽、氧化镁、氧化镧、氧化铈、氧化钕、氮化硅、氮氧化硅和氮化铝中的一个或多个。

[0243] 绝缘层110b也可以具有两层以上的叠层结构。在图1B等中,绝缘层110b具有绝缘层110b3、绝缘层110b3上的绝缘层110b2及绝缘层110b2上的绝缘层110b1的叠层结构。绝缘层110b3、绝缘层110b2及绝缘层110b1都可以使用可用于上述绝缘层110b的材料。注意,绝缘层110b3、绝缘层110b2及绝缘层110b1可以使用相同材料或不同材料。另外,虽然图14B等示出绝缘层110b包括绝缘层110b3、绝缘层110b2及绝缘层110b1的例子,但是绝缘层110b可以不包括绝缘层110b3或绝缘层110b1,也可以只包括绝缘层110b3和绝缘层110b1中的任一个。

[0244] 优选的是,从绝缘层110b3、绝缘层110b2及绝缘层110b1本身释放的杂质(例如水及氢)少。

[0245] 绝缘层110b2的厚度可以大于绝缘层110b1的厚度。另外,绝缘层110b2的厚度可以大于绝缘层110b3的厚度。绝缘层110b2的沉积速度优选快。通过提高厚度大的膜的沉积速度,可以提高生产率。

[0246] 绝缘层110b1及绝缘层110b3被用作抑制气体从绝缘层b2脱离的阻挡膜。绝缘层110b1及绝缘层110b3优选使用不容易扩散气体的材料。绝缘层110b1优选包括与绝缘层110b2相比膜密度高的区域。另外,绝缘层110b3优选包括与绝缘层110b2相比膜密度高的区域。通过提高绝缘层的膜密度,可以提高阻挡性。通过降低绝缘层的沉积速度,膜密度变高,而可以提高阻挡性。

[0247] 作为绝缘层110b2优选使用氧化物或氧氮化物。作为绝缘层110b2优选使用通过加热释放氧的膜。作为绝缘层110b2例如可以适当地使用氧化硅或氧氮化硅。

[0248] 通过绝缘层110b2释放氧,可以将氧从绝缘层110b2供应到半导体层108。绝缘层110b2优选具有高氧扩散系数。通过提高氧扩散系数,氧容易在绝缘层110b中扩散,由此可以高效地将氧供应到半导体层108。

[0249] 绝缘层110b1、绝缘层110b2及绝缘层110b3优选利用溅射法、ALD法或等离子体CVD法等沉积方法形成。

[0250] 尤其是,通过利用溅射法经不将氢气体用于沉积气体的沉积方法进行沉积,可以沉积氢含有量极少的膜。因此,可以抑制半导体层108被供应氢而实现晶体管100(晶体管100A)的电特性的稳定化。在利用溅射法沉积氧化硅时,例如可以在包含氧气体的气氛下使用硅靶材进行沉积。另外,在利用溅射法形成氮化硅的情况下,例如可以在包含氮气体的气氛下使用硅靶材进行沉积。在利用溅射法沉积氧化铝时,例如可以在包含氧化性气体的气氛下使用铝靶材进行沉积。

[0251] 此外,氧化硅及氮化硅例如可以利用PEALD法沉积。此外,氧化铝及氧化钪例如可以利用热ALD法沉积。通过利用PEALD法及热ALD法沉积绝缘层,可以形成致密的绝缘层,因此可以提高对氧及氢的阻挡性。

[0252] 绝缘层110b1可以使用氮含有量比绝缘层110b2多的材料。另外,绝缘层110b3可以使用氮含有量比绝缘层110b2多的材料。通过增加绝缘层的氮含有量,可以提高阻挡性。

[0253] 绝缘层110b1有时包括膜中的氢浓度比绝缘层110b2低的区域。绝缘层110b3有时包括膜中的氢浓度比绝缘层110b2低的区域。

[0254] 绝缘层110b1及绝缘层110b3优选不容易透过氧。绝缘层110b1及绝缘层110b3被用作抑制氧从绝缘层b2脱离的阻挡膜。再者,绝缘层110b1及绝缘层110b3优选不容易透过氢。绝缘层110b1及绝缘层110b3被用作抑制氢从晶体管的外侧通过绝缘层110b1及绝缘层110b3扩散到半导体层108的阻挡膜。绝缘层110b1及绝缘层110b3的膜密度优选高。通过提高膜密度,可以提高氧及氢的阻挡性。当作为绝缘层110b2使用氧化硅或氧氮化硅时,绝缘层110b1及绝缘层110b3可以使用氮化硅或氮氧化硅。此外,作为绝缘层110b1及绝缘层110b3可以适当地使用氧化钪或氧化铝。

[0255] 另外,作为绝缘层110b1及绝缘层110b3,可以采用层叠选自氮化硅、氮氧化硅、氧化钪和氧化铝中的两个以上的结构。

[0256] 在绝缘层110b2所包含的氧从绝缘层110b2的不与半导体层108接触的区域(例如绝缘层110b2的顶面)向上方扩散时,有时从绝缘层110b2供应到半导体层108的氧的量减少。通过在绝缘层110b2上设置绝缘层110b1,可以抑制包含在绝缘层110b2中的氧从绝缘层110b2的不与半导体层108接触的区域扩散。同样地,通过在绝缘层110b2下设置绝缘层110b3,可以抑制从绝缘层110b2的不与半导体层108接触的区域到下方的扩散。因此,从绝缘层110b2供应到半导体层108的氧的量得到增加,因此可以降低半导体层108中的氧空位(V_O)及 V_OH 。

[0257] 有时由于包含在绝缘层110b2中的氧,导电层112a、导电层112b及导电层112c被氧化,因此电阻变高。由于导电层112a、导电层112b及导电层112c被氧化,有时从绝缘层110b2供应到半导体层108的氧的量变少。通过在绝缘层110b2和导电层112a之间设置绝缘层110b3,可以抑制导电层112a被氧化而电阻变高。同样地,通过在绝缘层110b2和导电层112b之间设置绝缘层110b1,可以抑制导电层112b被氧化而电阻变高。同样地,通过在绝缘层110b2和导电层112c之间设置绝缘层110b1,可以抑制导电层112c被氧化而电阻变高。同时,从绝缘层110b2供应到半导体层108的氧的量得到增加,可以降低半导体层108中的氧空位(V_O)及 V_OH 。

[0258] 此外,通过设置绝缘层110b1及绝缘层110b3,可以抑制氢扩散到半导体层108,从而可以减少半导体层108中的氧空位(V_O)及 V_OH 。

[0259] 绝缘层110b1及绝缘层110b3优选具有被用作氧及氢的阻挡膜的厚度。在厚度小时,有时作为阻挡膜的功能降低。另一方面,在厚度大时,与绝缘层110b2接触的半导体层108的区域变窄,有时供应到半导体层108的氧的量变少。绝缘层110b1及绝缘层110b3的厚度优选为1nm以上、2nm以上,优选为200nm以下、100nm以下、60nm以下、50nm以下、40nm以下、30nm以下、20nm以下、10nm以下或5nm以下。

[0260] [绝缘层106及绝缘层110s]

被用作栅极绝缘层的绝缘层106及绝缘层110s的缺陷密度优选低。在绝缘层106及绝缘层110s的缺陷密度较低时,可以实现呈现良好的电特性的晶体管。再者,绝缘层106优选具有高绝缘耐压。由于绝缘层106及绝缘层110s的绝缘耐压高,所以可以形成可靠性高的晶体管。

[0261] 绝缘层106及绝缘层110s例如可以使用具有绝缘性的氧化物、氧氮化物、氮氧化物和氮化物中的一个或多个。绝缘层106及绝缘层110s可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝、氮化铝、氧化钪、氧氮化钪、氧化镓、氧氮化镓、氧化钇、氧氮化钇和Ga-Zn氧化物中的一个或多个。绝缘层106及绝缘层110s也可以为单层或叠层。绝缘层106及绝缘层110s例如也可以具有氧化物及氮化物的叠层结构。

[0262] 注意,在微细的晶体管中,在栅极绝缘层的厚度小时,有时泄漏电流增大。通过栅极绝缘层使用相对介电常数高的材料(也称为high-k材料),可以在保持物理厚度的同时实现晶体管工作时的低电压化。作为high-k材料,可以举出氧化镓、氧化钪、氧化锆、含有铝及钪的氧化物、含有铝及钪的氧氮化物、含有硅及钪的氧化物、含有硅及钪的氧氮化物或含有硅及钪的氮化物。

[0263] 优选的是,从绝缘层106及绝缘层110s本身释放的杂质(例如,水及氢)少。由于从绝缘层106及绝缘层110s释放的杂质少,所以可以抑制杂质扩散到半导体层108,从而可以实现呈现良好的电特性且可靠性高的晶体管。

[0264] 由于绝缘层106及绝缘层110s形成于半导体层108上,所以优选为在对半导体层108造成的损伤少的条件下形成的膜。例如,可以在沉积速度(也称为沉积速率)充分低的条件下形成。例如,在利用等离子体CVD法形成绝缘层106时,通过在低功率的条件下形成,可以使对半导体层108造成的损伤较小。

[0265] 这里,以半导体层108使用金属氧化物的结构为例,对绝缘层106及绝缘层110s进行具体说明。

[0266] 为了提高与半导体层108的界面特性,绝缘层106及绝缘层110s中的至少与半导体层108接触一侧优选使用氧化物。绝缘层106及绝缘层110s例如可以适当地使用氧化硅和氧氮化硅中的一个以上。此外,绝缘层106更优选使用通过加热释放氧的膜。

[0267] 注意,绝缘层106及绝缘层110s也可以具有叠层结构。绝缘层106可以具有接触于半导体层108一侧的氧化物膜与接触于导电层104一侧的氮化物膜的叠层结构。作为该氧化物膜,例如可以适当地使用氧化硅和氧氮化硅中的一个以上。作为该氮化物膜,可以适当地使用氮化硅。

[0268] 绝缘层106及绝缘层110s的厚度优选为1nm以上且20nm以下,更优选为0.5nm以上且15nm以下,进一步优选为0.5nm以上且10nm以下。绝缘层106及绝缘层110s的至少一部分包括上述厚度的区域即可。

[0269] 另外,绝缘层106及绝缘层110s优选具有供应氧的功能。

[0270] [导电层112a、导电层112b及导电层112c]

用作源电极、漏电极或栅电极的导电层112a、导电层112b及导电层112c都可以使用铬、铜、铝、金、银、锌、钽、钛、钨、锰、镍、铁、钴、钼和铌中的一个或多个或者以上述金属中的一个或多个为成分的合金形成。导电层112a及导电层112b都可以适当地使用包含铜、银、金和铝中的一个或多个的低电阻导电材料。铜或铝在量产性上尤其具有优势,因此是优选

的。

[0271] 导电层112a、导电层112b及导电层112c都可以使用金属氧化物膜(也称为氧化物导电体)。作为氧化物导电体(OC:Oxide Conductor),例如可以举出In-Sn氧化物(ITO)、In-W氧化物、In-W-Zn氧化物、In-Ti氧化物、In-Ti-Sn氧化物、In-Zn氧化物、In-Sn-Si氧化物(ITSO)及In-Ga-Zn氧化物。

[0272] 这里,对氧化物导电体(OC)进行说明。例如,在具有半导体特性的金属氧化物中形成氧空位,对该氧空位添加氢而在导带附近形成施主能级。其结果,金属氧化物的导电性增高,而成为导电体。可以将成为导电体的金属氧化物称为氧化物导电体。

[0273] 作为导电层112a、导电层112b及导电层112c,也可以采用含有上述氧化物导电体(金属氧化物)的导电膜和含有金属或合金的导电膜的叠层结构。通过使用含有金属或合金的导电膜,可以降低布线电阻。

[0274] 作为导电层112a、导电层112b及导电层112c,也可以应用Cu-X合金膜(X为Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。通过使用Cu-X合金膜,可以以湿蚀刻工艺进行加工,从而可以抑制制造成本。

[0275] 注意,导电层112a及导电层112b可以使用彼此相同的材料或不同的材料。另外,导电层112a及导电层112c可以使用彼此相同的材料或不同的材料。

[0276] 这里,以作为半导体层108使用金属氧化物的结构为例,对导电层112a及导电层112b进行具体说明。

[0277] 在作为半导体层108使用氧化物半导体时,由于包含在半导体层108中的氧而导电层112a、导电层112b及导电层112c被氧化,有时电阻变高。由于包含在绝缘层110b中的氧而导电层112a、导电层112b及导电层112c被氧化,有时电阻变高。由于包含在半导体层108中的氧而导电层112a、导电层112b及导电层112c被氧化,有时半导体层108中的氧空位(V_O)增加。由于包含在绝缘层110b中的氧而导电层112a、导电层112b及导电层112c被氧化,有时从绝缘层110b供应到半导体层108的氧的量减少。

[0278] 导电层112a、导电层112b及导电层112c优选都使用不容易氧化的材料。导电层112a、导电层112b及导电层112c优选都使用氧化物导电体。例如,可以适当地使用In-Sn氧化物(ITO)或In-Sn-Si氧化物(ITSO)。导电层112a、导电层112b及导电层112c也可以都使用氮化物导电体。作为氮化物导电体可以举出氮化铟及氮化钛。导电层112a、导电层112b及导电层112c也可以具有上述材料的叠层结构。

[0279] 通过导电层112a、导电层112b及导电层112c使用不容易氧化的材料,可以抑制由于包含在半导体层108中的氧或包含在绝缘层110b中的氧被氧化而电阻变高。此外,可以在半导体层108中的氧空位(V_O)的增加得到抑制的同时增加从绝缘层110b供应到半导体层108的氧的量。

[0280] 如上所述,与半导体层108接触的导电层112a、导电层112b及导电层112c优选使用不容易氧化的材料。但是,在使用不容易氧化的材料的情况下,电阻有时变高。因为导电层112a、导电层112b及导电层112c被用作布线,所以电阻优选低。在导电层112a具有两层结构的情况下,通过包括与半导体层108接触的区域导电层112a_2使用不容易氧化的材料且不包括与半导体层108接触的区域导电层112a_1使用低电阻材料,可以在降低导电层112a的电阻的同时抑制氧化。并且,可以减少半导体层108中的氧空位(V_O)及 V_OH 。

[0281] 另外,在导电层112b具有多个导电层的叠层结构的情况下,通过包括与半导体层108接触的区域导电层使用不容易氧化的材料且不包括与半导体层108接触的区域导电层使用低电阻材料,可以降低导电层112b的电阻。并且,可以减少半导体层108中的氧空位(V_O)及 V_OH 。

[0282] 另外,通过包括与半导体层108接触的区域导电层112c_2使用不容易氧化的材料且不包括与半导体层108接触的区域导电层112c_1使用低电阻材料,可以降低导电层112c的电阻。并且,可以减少半导体层108中的氧空位(V_O)及 V_OH 。

[0283] 如上所述,尤其在沟道长度 L_{100} 较小时,沟道形成区域的氧空位(V_O)及 V_OH 给电特性及可靠性带来的影响较大。当导电层112a_2及导电层112c_2等使用不容易氧化的材料时,可以抑制半导体层108中的氧空位(V_O)及 V_OH 的增加。因此,可以实现一种具有良好的电特性及高可靠性的沟道长度小的晶体管。

[0284] 导电层112a_2及导电层112c_2等可以适当地使用氧化物导电体和氮化物导电体中的一个或多个。

[0285] 导电层112a_1优选使用电阻率比导电层112a_2低材料。另外,导电层112c_1优选使用电阻率比导电层112c_2低材料。导电层112a_1及导电层112c_1等例如可以适当地使用铜、铝、钛、钨和钼中的一个或多个或者以上述金属中的一个或多个为成分的合金。具体而言,导电层112a_2可以适当地使用In-Sn-Si氧化物(ITSO),导电层112a_1可以适当地使用钨。另外,导电层112c_2可以适当地使用In-Sn-Si氧化物(ITSO),导电层112c_1可以适当地使用钨。

[0286] 注意,导电层112a的结构根据导电层112a被要求的布线电阻而决定即可。例如,当布线(导电层112a)的长度较小而被要求较高的布线电阻时,作为导电层112a也可以采用单层结构并使用不容易氧化的材料。另一方面,当布线(导电层112a)的长度较大而被要求较低的布线电阻时,作为导电层112a优选采用不容易氧化的材料和低电阻材料的叠层结构。

[0287] 注意,导电层112a例如也可以具有三层以上的叠层结构。此外,导电层112b例如也可以具有三层以上的叠层结构。此外,导电层112c例如也可以具有三层以上的叠层结构。

[0288] [导电层104、导电层114]

作为导电层104及导电层114,例如可以使用铬、铜、铝、金、银、锌、钼、钽、钛、钨、锰、镍、铁、钴和铌中的一个或多个或者以上述金属中的一个或多个为成分的合金形成。另外,作为导电层104及导电层114,也可以使用上述可用于导电层112a、导电层112b及导电层112c的氮化物及氧化物。

[0289] 另外,导电层104也可以采用两层叠层结构。例如,作为下层的导电层可以使用氮化物或氧化物,作为上层的导电层可以使用铬、铜、铝、金、银、锌、钼、钽、钛、钨、锰、镍、铁、钴和铌中的一个或多个或者以上述金属中的一个或多个为成分的合金。

[0290] [绝缘层195]

用作晶体管100(晶体管100A)的保护层的绝缘层195优选使用不容易使杂质扩散的材料。通过设置绝缘层195,可以有效地抑制杂质从外部扩散到晶体管中,从而可以提高晶体管的可靠性。作为杂质例如可以举出水及氢。绝缘层195可以为包含无机材料的绝缘层或包含有机材料的绝缘层。绝缘层195例如可以适当地使用氧化物或氮化物的无机材料。更具体而言,可以使用氮化硅、氮氧化硅、氧氮化硅、氧化铝、氧氮化铝、氮化铝、氧化镓和铝酸

铅中的一个或多个。作为有机材料例如可以使用丙烯酸树脂和聚酰亚胺树脂中的一个或多个。作为有机材料也可以使用感光性材料。此外,也可以层叠两层以上的上述绝缘层而使用。绝缘层195也可以具有包含无机材料的绝缘层及包含有机材料的绝缘层的叠层结构。

[0291] [绝缘层115]

作为绝缘层115,可以使用无机绝缘材料或有机绝缘材料。绝缘层115也可以具有无机绝缘材料和有机绝缘材料的叠层结构。

[0292] 作为绝缘层115,可以适当地使用作为绝缘层110b1、绝缘层110b2、绝缘层195等举出的材料及结构。

[0293] [衬底102]

虽然对衬底102的材料没有特别的限制,但是至少需要具有能够承受后续的加热处理的耐热性。例如,可以使用以硅或碳化硅为材料的单晶半导体衬底或多晶半导体衬底、硅锗等化合物半导体衬底、SOI衬底、玻璃衬底、石英衬底、蓝宝石衬底、陶瓷衬底或有机树脂衬底作为衬底102。另外,也可以将在上述衬底上设置有半导体元件的衬底用作衬底102。注意,半导体衬底及绝缘性衬底的形状可以为圆形或角形。

[0294] 作为衬底102,也可以使用柔性衬底,并且在柔性衬底上直接形成晶体管100(晶体管100A)等。或者,也可以在衬底102与晶体管100(晶体管100A)等之间设置剥离层。当剥离层上制造半导体装置的一部分或全部,然后将其从衬底102分离并转置到其他衬底上时可以使用剥离层。此时,也可以将晶体管100(晶体管100A)等转置到耐热性低的衬底或柔性衬底上。

[0295] <半导体装置的结构例子1>

图8示出本发明的一个方式的半导体装置的结构例子。图8所示的半导体装置300包括晶体管100及晶体管100B。晶体管100B与晶体管100的主要不同之处在于不包括导电层114。本发明的一个方式的半导体装置例如包括具有驱动显示部所包括的显示器件的功能的电路和具有驱动显示部所包括的受光器件的功能的电路中的一个以上,这些电路例如包括晶体管等半导体器件。本发明的一个方式的半导体装置可以具有显示装置的功能。另外,本发明的一个方式的半导体装置也可以具有摄像装置的功能。另外,本发明的一个方式的半导体装置可以包括存储部、运算部等。

[0296] 图8所示的半导体装置300包括衬底102上的晶体管100及晶体管100B。以覆盖晶体管100及晶体管100B的方式设置有绝缘层195及绝缘层195上的绝缘层266。

[0297] 绝缘层266被用作层间绝缘层。可用于绝缘层266的材料、结构及制造方法可以适当地参照绝缘层195、绝缘层115、绝缘层110b等。

[0298] 绝缘层266中设置有开口,以填充该开口的方式设置有导电层241。图8中设置有三个导电层241(以下称为导电层241_1、导电层241_2及导电层241_3)。

[0299] 以嵌入在绝缘层195等中的方式设置有插头274。图8中设置有四个插头274(以下称为插头274_1、插头274_2、插头274_3及插头274_4)。插头274_1及插头274_3以嵌入在绝缘层195、绝缘层106及绝缘层110b中的方式设置,插头274_2以嵌入在绝缘层195中的方式设置,插头274_4以嵌入在绝缘层195及绝缘层106中的方式设置。

[0300] 导电层241_1通过插头274_1与晶体管100的导电层112a电连接。

[0301] 导电层241_2通过插头274_2与晶体管100的导电层104电连接,并通过插头274_3

与晶体管100B的导电层112a电连接。晶体管100的导电层104通过插头274_2、导电层241_2及插头274_3与晶体管100B的导电层112a电连接。

[0302] 导电层241_3通过插头274_4与晶体管100B的导电层112b电连接。

[0303] 图8所示的晶体管100B包括导电层104、半导体层108、导电层112a及导电层112b。在图8中,晶体管100所包括的绝缘层106被晶体管100B共同使用。绝缘层106的一部分被用作晶体管100B的栅极绝缘层。导电层104被用作晶体管100B的栅电极。导电层112a被用作晶体管100B的源电极和漏电极中的一个,晶体管100B的导电层112b被用作源电极和漏电极中的另一个。在半导体层108中,在源电极与漏电极之间隔着栅极绝缘层与栅电极重叠的区域的整体被用作晶体管100B的沟道形成区域。此外,在半导体层108中,与源电极接触的区域被用作晶体管100B的源区域,与漏电极接触的区域被用作晶体管100B的漏区域。

[0304] 在晶体管100B中,衬底102上设置有绝缘层115及导电层112a,导电层112a及绝缘层115上设置有绝缘层110b,绝缘层110b上设置有导电层112b。另外,在晶体管100B中,导电层112a上设置有绝缘层110s,绝缘层110s分别沿着绝缘层110b所包括的开口的侧壁及导电层112b所包括的开口的侧壁设置。

[0305] 半导体层108沿着其底部为导电层112a的顶面且其内壁为绝缘层110s的侧壁的凹部设置。半导体层108上设置有绝缘层106。绝缘层106包括以夹持半导体层108的方式与导电层112a重叠的区域以及以夹持半导体层108的方式与导电层112b重叠的区域。绝缘层106上设置有导电层104。导电层104包括以夹持绝缘层106的方式与导电层112a及导电层112b之间的半导体层108重叠的区域。半导体层108沿着其底部为导电层112a的顶面且其内壁为绝缘层110s的侧壁141的凹部设置,半导体层108的顶面具有凹部。绝缘层106设置在半导体层108上,绝缘层106的顶面具有凹部。导电层104以嵌入凹部的方式设置。导电层104以填充绝缘层195的开口的的方式设置,导电层104的顶面与绝缘层195的顶面大致对齐。

[0306] [晶体管100和晶体管100B的沟道长度]

在图8中,以虚线的双箭头分别示出晶体管100的沟道长度L100和晶体管100B的沟道长度L100B。

[0307] 晶体管100的沟道长度L100可以为晶体管100中的绝缘层110s的侧面及顶面的长度,晶体管100B的沟道长度L100B可以为晶体管100B中的绝缘层110s的侧面及顶面的长度。在此,因为在晶体管100B中不设置导电层114,所以设置在晶体管100B中的绝缘层110s的侧面长度比设置在晶体管100中的绝缘层110s的侧面长度短。因此,晶体管100B的沟道长度L100B比晶体管100的沟道长度L100短。例如,晶体管100B的沟道长度L100B比晶体管100的沟道长度L100短相当于导电层114的厚度。

[0308] 另外,作为晶体管100的沟道长度L100,可以使用由导电层112a的顶面与导电层112b的底面夹持的区域中的绝缘层110b及导电层114的厚度之和,作为晶体管100B的沟道长度L100B,可以使用由导电层112a的顶面与导电层112b的底面夹持的区域中的绝缘层110b的厚度。在此情况下,晶体管100B的沟道长度L100B比晶体管100的沟道长度L100短相当于导电层114的厚度。

[0309] 或者,作为晶体管100的沟道长度L100,可以使用绝缘层110b的厚度、导电层114的厚度及导电层112b的厚度之和,作为晶体管100B的沟道长度L100B,可以使用绝缘层110b的厚度及导电层112b的厚度之和。在此情况下,晶体管100B的沟道长度L100B比晶体管100的

沟道长度L100短相当于导电层114的厚度。

[0310] 导电层114的厚度例如为1nm以上、2nm以上、3nm以上、5nm以上、8nm以上或10nm以上且1 μ m以下、750nm以下、500nm以下、400nm以下、300nm以下、200nm以下、100nm以下、75nm以下、60nm以下、50nm以下、40nm以下、30nm以下、20nm以下、15nm以下或12nm以下。

[0311] 沟道长度L100B比沟道长度L100短。沟道长度L100与沟道长度L100B之差例如等于由导电层112a的顶面与导电层112b的底面夹持的区域中的导电层114的厚度。

[0312] 沟道长度L100与沟道长度L100B之差例如为1nm以上、2nm以上、3nm以上、5nm以上、8nm以上或10nm以上。此外,沟道长度L100与沟道长度L100B之差例如为1 μ m以下、750nm以下、500nm以下、400nm以下、300nm以下、200nm以下、100nm以下、75nm以下、60nm以下、50nm以下、40nm以下、30nm以下、20nm以下、15nm以下或12nm以下。

[0313] [晶体管100和晶体管100B的特性]

因为晶体管100包括背栅极,所以可以提高晶体管的Id-Vd特性的饱和性。并且,晶体管100的沟道长度比晶体管100B长。通过增大沟道长度,可以进一步提高饱和性。也就是说,晶体管100由于具有背栅极的效果及沟道长度长的效果的双方而可以提高饱和性。由此,例如,在将晶体管100用于包括显示部的半导体装置的情况下,可以增加显示部的灰度数。此外,可以稳定显示部的发光亮度。

[0314] 此外,晶体管100具有高可靠性。因此,可以提高使用晶体管100的半导体装置的可靠性。尤其是,可以抑制对栅极施加电压的状态下的晶体管特性的劣化。例如,在n沟道型晶体管中,可以抑制对栅极施加相对于源极电位的正电位的状态下的特性劣化。

[0315] 另外,在晶体管100中,适当地控制阈值电压可以容易地实现常关闭特性。例如,在n沟道型晶体管中,通过采用栅极与源极电连接的结构,可以适当地防止阈值成为负值。

[0316] 另一方面,晶体管100B的沟道长度比晶体管100短,所以与晶体管100相比可以使更大的电流流过。因此,例如可以提高晶体管的频率特性。由此,例如可以提高使用晶体管100的半导体装置的工作速度。

[0317] 另外,在晶体管100中,晶体管的源极或漏极与背栅极电连接。因此,在半导体装置的工作中,当晶体管的源极和漏极调换而使流过源极和漏极之间的电流的方向发生变化时,晶体管100的工作相对于调换非对称。

[0318] 因此,在半导体装置的工作中,作为流过源极与漏极间的电流的方向发生变化的晶体管,例如优选使用晶体管100B。

[0319] <半导体装置的结构例子2>

图9所示的半导体装置300与图8所示的半导体装置300的主要不同之处在于包括绝缘层110w。

[0320] 在图9所示的半导体装置300中,晶体管100所包括的导电层112b及晶体管100B所包括的导电层112b都沿着导电层112b的侧壁设置有绝缘层110w。绝缘层110w例如有时在绝缘层110s的形成过程中由相同的绝缘膜(后述的绝缘膜110s_f)形成。

[0321] <半导体层108所包含的金属氧化物的组成>

下面说明半导体层108所包含的金属氧化物的组成。

[0322] 半导体层108所包含的金属氧化物的组成给晶体管100(晶体管100A)的电特性及可靠性带来很大的影响。

[0323] 例如,通过提高金属氧化物的铟含有率,可以实现通态电流大的晶体管。

[0324] 在作为半导体层108使用In-Zn氧化物的情况下,优选使用铟的原子数比为锌的原子数比以上的金属氧化物。例如,可以使用金属元素的原子数比为In:Zn=1:1、In:Zn=2:1、In:Zn=3:1、In:Zn=4:1、In:Zn=5:1、In:Zn=7:1、In:Zn=10:1或其附近的金属氧化物。

[0325] 在作为半导体层108使用In-Sn氧化物的情况下,优选使用铟的原子数比为锡的原子数比以上的金属氧化物。例如,可以使用金属元素的原子数比为In:Sn=1:1、In:Sn=2:1、In:Sn=3:1、In:Sn=4:1、In:Sn=5:1、In:Sn=7:1、In:Sn=10:1或其附近的金属氧化物。

[0326] 在作为半导体层108使用In-Sn-Zn氧化物的情况下,可以使用铟的原子数比高于锡的原子数比的金属氧化物。再者,优选使用锌的原子数比高于锡的原子数比的金属氧化物。例如,可以使用金属元素的原子数比为In:Sn:Zn=2:1:3、In:Sn:Zn=3:1:2、In:Sn:Zn=4:2:3、In:Sn:Zn=4:2:4.1、In:Sn:Zn=5:1:3、In:Sn:Zn=5:1:6、In:Sn:Zn=5:1:7、In:Sn:Zn=5:1:8、In:Sn:Zn=6:1:6、In:Sn:Zn=10:1:3、In:Sn:Zn=10:1:6、In:Sn:Zn=10:1:7、In:Sn:Zn=10:1:8、In:Sn:Zn=5:2:5、In:Sn:Zn=10:1:10、In:Sn:Zn=20:1:10、In:Sn:Zn=40:1:10或其附近的金属氧化物。

[0327] 在作为半导体层108使用In-Al-Zn氧化物时,可以使用铟的原子数比高于铝的原子数比的金属氧化物。再者,优选使用锌的原子数比高于铝的原子数比的金属氧化物。例如,可以使用金属元素的原子数比为In:Al:Zn=2:1:3、In:Al:Zn=3:1:2、In:Al:Zn=4:2:3、In:Al:Zn=4:2:4.1、In:Al:Zn=5:1:3、In:Al:Zn=5:1:6、In:Al:Zn=5:1:7、In:Al:Zn=5:1:8、In:Al:Zn=6:1:6、In:Al:Zn=10:1:3、In:Al:Zn=10:1:6、In:Al:Zn=10:1:7、In:Al:Zn=10:1:8、In:Al:Zn=5:2:5、In:Al:Zn=10:1:10、In:Al:Zn=20:1:10、In:Al:Zn=40:1:10或其附近的金属氧化物。

[0328] 在作为半导体层108使用In-Ga-Zn氧化物时,可以使用相对于金属元素的原子数的铟的原子数比高于镓的原子数比的金属氧化物。再者,更优选使用锌的原子数比高于镓的原子数比的金属氧化物。例如,半导体层108可以使用金属元素的原子数比为In:Ga:Zn=2:1:3、In:Ga:Zn=3:1:2、In:Ga:Zn=4:2:3、In:Ga:Zn=4:2:4.1、In:Ga:Zn=5:1:3、In:Ga:Zn=5:1:6、In:Ga:Zn=5:1:7、In:Ga:Zn=5:1:8、In:Ga:Zn=6:1:6、In:Ga:Zn=10:1:3、In:Ga:Zn=10:1:6、In:Ga:Zn=10:1:7、In:Ga:Zn=10:1:8、In:Ga:Zn=5:2:5、In:Ga:Zn=10:1:10、In:Ga:Zn=20:1:10、In:Ga:Zn=40:1:10或其附近的金属氧化物。

[0329] 在作为半导体层108使用In-M-Zn氧化物时,可以使用相对于金属元素的原子数的铟的原子数比高于元素M的原子数比的金属氧化物。再者,更优选使用锌的原子数比高于元素M的原子数比的金属氧化物。例如,半导体层108可以使用金属元素的原子数比为In:M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:3、In:M:Zn=4:2:4.1、In:M:Zn=5:1:3、In:M:Zn=5:1:6、In:M:Zn=5:1:7、In:M:Zn=5:1:8、In:M:Zn=6:1:6、In:M:Zn=10:1:3、In:M:Zn=10:1:6、In:M:Zn=10:1:7、In:M:Zn=10:1:8、In:M:Zn=5:2:5、In:M:Zn=10:1:10、In:M:Zn=20:1:10、In:M:Zn=40:1:10或其附近的金属氧化物。

[0330] 注意,在作为元素M包含多个金属元素时,该金属元素的原子数比的总计可以为元素M的原子数比。例如,在采用作为元素M包含镓及铝的In-Ga-Al-Zn氧化物时,镓的原子数

比和铝的原子数比的总计可以为元素M的原子数比。此外,铟、元素M及锌的原子数比优选在上述范围内。例如,在采用作为元素M包含镓及锡的In-Ga-Sn-Zn氧化物时,镓的原子数比和锡的原子数比的总计可以为元素M的原子数比。此外,铟、元素M及锌的原子数比优选在上述范围内。

[0331] 优选使用如下金属氧化物:金属氧化物中的相对于所含有的金属元素的原子数的铟的原子数的比率为30原子%以上且100原子%以下,优选为30原子%以上且95原子%以下,更优选为35原子%以上且95原子%以下,更优选为35原子%以上且90原子%以下,更优选为40原子%以上且90原子%以下,更优选为45原子%以上且90原子%以下,更优选为50原子%以上且80原子%以下,更优选为60原子%以上且80原子%以下,更优选为70原子%以上且80原子%以下。例如,在作为半导体层108使用In-Ga-Zn氧化物的情况下,相对于铟、元素M及锌的原子数的总计的铟的原子数的比率优选在上述范围内。

[0332] 在本说明书等中,相对于所含有的金属元素的原子数的铟的原子数的比率有时记载为铟的含有率。其他金属元素也是同样的。

[0333] 通过提高金属氧化物的铟的含有率,可以实现通态电流大的晶体管。通过将该晶体管用于需要大的通态电流的晶体管,可以实现具有优异的电特性的半导体装置。

[0334] 金属氧化物的组成的分析例如可以使用能量色散X射线分析法(EDX:Energy Dispersive X-ray Spectrometry)、X射线光电子能谱法(XPS:X-ray Photoelectron Spectroscopy)、电感耦合等离子体质谱分析法(ICP-MS:Inductively Coupled Plasma-Mass Spectrometry)或电感耦合等离子体原子发射光谱法(ICP-AES:Inductively Coupled Plasma-Atomic Emission Spectrometry)。或者,也可以组合多个上述方法而分析。注意,含有率低的元素有时受分析精度的影响实际上的含有率与分析所得的含有率不同。例如,当元素M的含有率低时,有时分析所得的元素M的含有率低于实际上的含有率。

[0335] 在本说明书等中,附近的组成包括所希望的原子数比的 $\pm 30\%$ 的范围。例如,当记载为原子数比为In:M:Zn=4:2:3或其附近的组成时包括如下情况:铟的原子数比为4时,M的原子数比为1以上且3以下,锌的原子数比为2以上且4以下。此外,当记载为原子数比为In:M:Zn=5:1:6或其附近的组成时包括如下情况:铟的原子数比为5时,M的原子数比大于0.1且为2以下,锌的原子数比为5以上且7以下。此外,当记载为原子数比为In:M:Zn=1:1:1或其附近的组成时包括如下情况:铟的原子数比为1时,M的原子数比大于0.1且为2以下,锌的原子数比大于0.1且为2以下。

[0336] 这里,说明晶体管的可靠性。作为评价晶体管的可靠性的指标之一,有保持对栅极施加电场的状态的GBT(Gate Bias Temperature:栅极偏置)应力测试。其中,相对于源极电位及漏极电位,对栅极施加正电位(正偏压)的状态下在高温下保持的测试称为PBTS(Positive Bias Temperature Stress)测试,对栅极施加负电位(负偏压)的状态下在高温下保持的测试称为NBTS(Negative Bias Temperature Stress)测试。此外,将在照射光的状态下进行的PBTS测试及NBTS测试分别称为PBTIS(Positive Bias Temperature Illumination Stress)测试及NBTIS(Negative Bias Temperature Illumination Stress)测试。

[0337] 在n型晶体管中,使晶体管开启状态(流过电流的状态)时对栅极施加正电位,因此PBTS测试的阈值电压的变动量是作为晶体管的可靠性指标要着眼的重要因素之一。

[0338] 通过在半导体层108中使用不包含镓或镓的含有率低的金属氧化物,可以实现对于正偏压施加的可靠性高的晶体管。也就是说,可以实现PBTS测试中的阈值电压的变动量小的晶体管。此外,在使用含镓的金属氧化物时,镓的含有率优选比铟的含有率低。由此,可以实现可靠性高的晶体管。

[0339] 作为PBTS测试中的阈值电压的变动的原因之一,可以举出在半导体层和栅极绝缘层的界面或界面附近的缺陷态。缺陷态密度越大,PBTS测试中的劣化越显著。通过降低半导体层的与栅极绝缘层接触的区域中的镓的含有率,可以抑制该缺陷态的生成。

[0340] 作为通过使用不包含镓或镓的含有率低的金属氧化物作为半导体层可以抑制PBTS测试中的阈值电压的变动的理由例如可以考虑如下。包含在金属氧化物中的镓与其他金属元素(例如铟或锌)相比更容易抽吸氧。因此,可推测在包含较多的镓的金属氧化物与栅极绝缘层的界面,通过镓与栅极绝缘层中的过剩氧键合,容易产生载流子(这里是电子)陷阱位点(trap site)。因此,当对栅极施加正电位时,在半导体层与栅极绝缘层的界面载流子被俘获,阈值电压会变动。

[0341] 更具体而言,在作为半导体层108使用In-Ga-Zn氧化物的情况下,可以将铟的原子数比高于镓的原子数比的金属氧化物用于半导体层108。更优选使用锌的原子数比高于镓的原子数比的金属氧化物。换言之,优选将金属元素的原子数比满足 $\text{In} > \text{Ga}$ 且 $\text{Zn} > \text{Ga}$ 的金属氧化物用于半导体层108。

[0342] 半导体层108优选使用如下金属氧化物:相对于所含有的金属元素的原子数的镓的原子数的比率高于0原子%且为50原子%以下,优选为0.1原子%以上且40原子%以下,更优选为0.1原子%以上且35原子%以下,更优选为0.1原子%以上且30原子%以下,更优选为0.1原子%以上且25原子%以下,更优选为0.1原子%以上且20原子%以下,更优选为0.1原子%以上且15原子%以下,更优选为0.1原子%以上且10原子%以下。通过降低半导体层中的镓的含有率,可以实现对于PBTS测试的耐性高的晶体管。注意,通过在金属氧化物中含有镓,具有不容易在金属氧化物中产生氧空位(V_0 :Oxygen Vacancy)的效果。

[0343] 作为半导体层108,也可以使用不包含镓的金属氧化物。例如,可以将In-Zn氧化物用于半导体层108。此时,当提高金属氧化物中的相对于所含有的金属元素的原子数的铟的原子数比时,可以提高晶体管的场效应迁移率。另一方面,当提高金属氧化物中的相对于所含有的金属元素的原子数的锌的原子数比时,金属氧化物具有高结晶性,因此晶体管的电特性的变动得到抑制,可以提高可靠性。此外,作为半导体层108也可以使用氧化铟等不包含镓及锌的金属氧化物。通过使用不包含镓的金属氧化物,尤其是可以使PBTS测试中的阈值电压的变动极为小。

[0344] 例如,可以作为半导体层108使用包含铟及锌的氧化物。此时,可以使用例如金属元素的原子数比为 $\text{In}:\text{Zn}=2:3$ 或其附近的金属氧化物。

[0345] 注意,以镓为例进行说明,但也可以应用于使用元素M代替镓的情况。作为半导体层108优选使用铟的原子数比高于元素M的原子数比的金属氧化物。此外,优选使用锌的原子数比高于元素M的原子数比的金属氧化物。

[0346] 通过作为半导体层108使用元素M的含有率低的金属氧化物,可以实现对于正偏压施加具有高可靠性的晶体管。通过将该晶体管用作需要对于正偏压施加具有高可靠性的晶体管,可以实现具有高可靠性的半导体装置。

[0347] 接着,说明对于光的晶体管的可靠性。

[0348] 由于光入射到晶体管,有时晶体管的电特性变动。尤其优选的是,用于光有可能入射的区域的晶体管在光照射下的电特性变动小且对于光具有高可靠性。对于光的可靠性例如可以通过NBTIS测试中的阈值电压的变动量进行评价。

[0349] 通过提高金属氧化物的元素M的含有率,可以实现对于光具有高可靠性的晶体管。也就是说,可以实现NBTIS测试中的阈值电压的变动量小的晶体管。具体而言,元素M的原子数比为铟的原子数比以上的金属氧化物的带隙更大,可以使晶体管的NBTIS测试中的阈值电压的变动量减少。半导体层108所包含的金属氧化物的带隙优选为2.0eV以上,更优选为2.5eV以上,更优选为3.0eV以上,更优选为3.2eV以上,更优选为3.3eV以上,更优选为3.4eV以上,更优选为3.5eV以上。

[0350] 例如,半导体层108可以使用金属元素的原子数比为In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=1:3:2、In:M:Zn=1:3:3、In:M:Zn=1:3:4或其附近的金属氧化物。

[0351] 半导体层108尤其可以适当地使用如下金属氧化物:相对于所含有的金属元素的原子数的元素M的原子数的比率为20原子%以上且70原子%以下,优选为30原子%以上且70原子%以下,更优选为30原子%以上且60原子%以下,更优选为40原子%以上且60原子%以下,更优选为50原子%以上且60原子%以下。

[0352] 在作为半导体层108使用In-Ga-Zn氧化物时,可以使用相对于所含有的金属元素的原子数的铟的原子数比以下的金属氧化物。例如,可以使用金属元素的原子数比为In:Ga:Zn=1:1:1、In:Ga:Zn=1:1:1.2、In:Ga:Zn=1:3:2、In:Ga:Zn=1:3:3、In:Ga:Zn=1:3:4或其附近的金属氧化物。

[0353] 半导体层108尤其优选使用如下金属氧化物:相对于所含有的金属元素的原子数的铟的原子数的比率为20原子%以上且60原子%以下,优选为20%原子%以上且50原子%以下,更优选为30原子%以上且50原子%以下,更优选为40%原子%以上且60原子%以下,更优选为50%原子%以上且60原子%以下。

[0354] 通过对半导体层108使用元素M的含有率高的金属氧化物,可以实现对于光具有高可靠性的晶体管。通过将该晶体管用作需要对于光具有高可靠性的晶体管,可以实现具有高可靠性的半导体装置。

[0355] 如上所述,根据用于半导体层108的金属氧化物的组成而晶体管的电特性及可靠性不同。因此,通过根据晶体管所需的电特性及可靠性使金属氧化物的组成不同,可以实现兼具优异的电特性及高可靠性的半导体装置。

[0356] 半导体层108也可以具有包括两个以上的金属氧化物层的叠层结构。半导体层108所包括的两个以上的金属氧化物层的组成也可以彼此相同或大致相同。通过采用组成相同的金属氧化物层的叠层结构,例如可以使用相同的溅射靶材形成,因此可以降低制造成本。

[0357] 半导体层108所包括的两个以上的金属氧化物层的组成也可以彼此不同。例如,可以适当地使用In:M:Zn=1:3:4[原子数比]或其附近的组成的第一金属氧化物层以及设置于该第一金属氧化物层上的In:M:Zn=1:1:1[原子数比]或其附近的组成的第二金属氧化物层的叠层结构。此外,作为元素M特别优选使用镓或铝。例如,也可以使用选自铟氧化物、铟镓氧化物和IGZO中的任一个及IAZO、IAGZO和ITZO(注册商标)中的任一个的叠层结构。

[0358] <半导体装置300的制造方法例子>

下面参照附图对本发明的一个方式的半导体装置的制造方法进行说明。在此,以图8所示的在衬底102上包括晶体管100和晶体管100B的结构为例进行说明。

[0359] 注意,构成半导体装置的薄膜(绝缘膜、半导体膜、导电膜等)可以利用溅射法、化学气相沉积(CVD:Chemical Vapor Deposition)法、真空蒸镀法、脉冲激光沉积(PLD:Pulsed Laser Deposition)法、原子层沉积(ALD)法等形成。

[0360] 作为溅射法,可以举出将高频电源用于溅射用电源的RF溅射法、利用直流电源的DC溅射法、以脉冲方式改变施加到电极的电压的脉冲DC溅射法。RF溅射法主要在沉积绝缘膜时使用,DC溅射法主要在沉积金属导电膜时使用。此外,脉冲DC溅射法主要在利用反应性溅射法沉积氧化物、氮化物或碳化物等化合物时使用。

[0361] CVD法可以分为利用等离子体的等离子体CVD(PECVD)法、利用热的热CVD(TCVD:Thermal CVD)法及利用光的光CVD(Photo CVD)法等。再者,可以根据使用的源气体分为金属CVD(MCVD:Metal CVD)法、有机金属CVD(MOCVD:Metal Organic CVD)法。

[0362] 通过利用等离子体CVD法,可以以较低的温度得到高品质的膜。此外,因为不使用等离子体,热CVD法是能够减少对被处理物造成的等离子体损伤的沉积方法。例如,包括在半导体装置中的布线、电极及元件(晶体管及电容等)等有时因从等离子体接收电荷而会产生电荷积聚。此时,有时由于所累积的电荷而使包括在半导体装置中的布线、电极或元件等受损伤。另一方面,因为在不使用等离子体的热CVD法中不产生上述等离子体损伤,所以能够提高半导体装置的成品率。此外,在热CVD法中,不产生沉积时的等离子体损伤,因此能够得到缺陷较少的膜。

[0363] 作为ALD法,可以利用如下方法:只利用热能使前驱物及反应物起反应的热ALD法;使用受到等离子体激发的反应物的PEALD法;等。

[0364] CVD法及ALD法不同于从靶材等中被释放的粒子沉积的溅射法。因此,ALD法是不易受被处理物的形状的影响而具有良好的台阶覆盖性的沉积方法。尤其是,ALD法具有良好的台阶覆盖性和厚度均匀性,所以例如适合用于形成覆盖纵横比高的开口部的表面的膜等。但是,ALD法的沉积速度比较慢,所以有时优选与沉积速度快的CVD法等其他沉积方法组合而利用。

[0365] 此外,当使用CVD法时,可以根据源气体的流量比沉积任意组成的膜。例如,当使用CVD法时,可以通过在进行沉积的同时改变源气体的流量比来沉积其组成连续变化的膜。当在改变源气体的流量比的同时进行沉积时,因为不需要传送或调整压力所需的时间,所以与使用多个沉积室进行沉积的情况相比可以缩短沉积时间。因此,有时可以提高半导体装置的生产率。

[0366] 当使用ALD法时,通过同时导入不同的多种前驱物,可以沉积任意组成的膜。或者,在导入不同的多种前驱物时,通过控制各前驱物的循环次数可以沉积任意组成的膜。

[0367] 构成半导体装置的薄膜(绝缘膜、半导体膜、导电膜等)可以利用旋涂法、浸渍法、喷涂法、喷墨法、分配器法、丝网印刷法、胶版印刷法、刮刀(doctor knife)法、狭缝式涂布法、辊涂法、帘式涂布法、刮刀式涂布法等方法形成。

[0368] 当对构成半导体装置的薄膜进行加工时,可以利用光刻法等进行加工。另外,可以利用纳米压印法、喷砂法、剥离法等对薄膜进行加工。此外,可以通过利用金属掩模等遮蔽掩模的沉积方法直接形成岛状的薄膜。

[0369] 光刻法典型地有如下两种方法。一个是在要进行加工的薄膜上形成抗蚀剂掩模,通过蚀刻等对该薄膜进行加工,并去除抗蚀剂掩模的方法。另一个是形成具有感光性的薄膜之后进行曝光而显影,将该薄膜加工为所希望的形状的方法。

[0370] 在光刻法中,作为用于曝光的光,例如可以使用i线(波长365nm)、g线(波长436nm)、h线(波长405nm)或将这些光混合了的光。另外,还可以使用紫外光、KrF激光或ArF激光等。此外,也可以利用液浸曝光技术进行曝光。此外,作为用于曝光的光,也可以使用极紫外(EUV:Extreme Ultra-violet)光或X射线。此外,代替用于曝光的光,也可以使用电子束。当使用极紫外光、X射线或电子束时,可以进行极其微细的加工,所以是优选的。注意,在通过利用电子束等光束进行扫描而进行曝光时,不需要光掩模。

[0371] 作为薄膜的蚀刻方法,例如可以利用干蚀刻法、湿蚀刻法或喷砂法。

[0372] 作为薄膜的平坦化处理,典型地可以适当地利用化学机械抛光(Chemical Mechanical Polishing: CMP)法等抛光处理法。此外,可以适当地利用回流法,其中对导电层进行加热处理来使其流态化。此外,也可以组合回流法和CMP法。除此以外,也可以利用干蚀刻处理、等离子体处理。另外,既可以多次进行抛光处理、干蚀刻处理、等离子体处理,又可以组合而进行它们。此外,当组合而进行它们时,对工序顺序也没有特别的限制,可以根据被处理表面的凹凸状态适当地设定。

[0373] 为了以得到所希望的薄膜的厚度的方式以高精度度进行加工,例如利用CMP法。此时,首先以一定的加工速度进行抛光直到使该薄膜的顶面的一部分露出为止。然后,在比该加工速度慢的条件下进行抛光直到该薄膜达到所希望的厚度,由此可以以高精度度进行加工。

[0374] 作为检测出抛光结束点的方法,有对被处理面的表面照射光来检测出其反射光的变化光学方法、检测出加工装置从被处理面受到的抗抛光性变化的物理方法、对被处理面照射磁力线来检测出所产生的涡流所造成的磁力线变化的方法等。

[0375] 在使该薄膜的顶面露出之后,一边通过使用激光干涉仪等的光学方法监测该薄膜的厚度,一边在加工速度较慢的条件下进行抛光处理,由此可以以高精度度控制该薄膜的厚度。此外,也可以根据需要而进行多次的抛光处理直到该薄膜达到所希望的厚度。

[0376] 图10A至图11B所示的各图是说明晶体管100及晶体管100B的制造方法的图。

[0377] 在衬底102上形成具有开口的绝缘层115。以填充绝缘层115的开口的的方式形成导电层112a_1。接着,在导电层112a_1及绝缘层115上形成导电层112a_2。

[0378] 接着,在形成晶体管100的区域的导电层112a_2上形成导电层114_e(图10A)。另外,通过在后面的结构中在导电层114_e中设置开口,可以形成导电层114。

[0379] 接着,在导电层112a_2、导电层114_e及绝缘层115上形成绝缘膜110b3_f,在绝缘膜110b3_f上形成绝缘膜110b2_f,在绝缘膜110b2_f上形成绝缘膜110b1_f,在绝缘膜110b1_f上形成导电膜112b_f(图10B)。

[0380] 作为绝缘膜110b1_f、绝缘膜110b2_f及绝缘膜110b3_f,可以适当地使用上述可用于绝缘层110b1、绝缘层110b2及绝缘层110b3的材料。

[0381] 作为绝缘膜110b1_f及绝缘膜110b3_f,例如可以适当地使用氮化硅、氮氧化硅、氧化铝或氧化钨等。

[0382] 具体而言,作为绝缘膜110b1_f及绝缘膜110b3_f,例如可以利用溅射法沉积氮化

硅。另外,例如可以利用PEALD法沉积氮化硅。另外,例如可以利用溅射法沉积氧化铝。另外,例如可以利用PEALD法沉积氮化硅。

[0383] 此外,例如可以采用层叠氧化铝与氮化硅的结构。例如,可以层叠利用溅射法沉积的氧化铝与利用PEALD法沉积的氮化硅而使用。

[0384] 绝缘膜110b2_f例如可以适当地使用氧化硅、氧氮化硅等。

[0385] 具体而言,作为绝缘膜110b2_f,例如可以利用溅射法沉积氧化硅。另外,例如可以利用PECVD法沉积氧化硅。另外,例如可以利用PECVD法沉积氧氮化硅。

[0386] 此外,例如可以层叠利用溅射法沉积的氧化硅与利用PECVD法沉积的氧化硅或氧氮化硅。

[0387] 另外,也可以在形成绝缘膜110b2_f之后进行加热处理。通过进行加热处理,可以使水及氢从绝缘膜110b2_f的表面及膜中脱离。

[0388] 加热处理的温度优选为150℃以上且低于衬底的应变点,更优选为200℃以上且450℃以下,更优选为250℃以上且450℃以下,更优选为300℃以上且450℃以下,更优选为300℃以上且400℃以下,更优选为350℃以上且400℃以下。可以在包含稀有气体、氮和氧中的一个以上的气氛下进行加热处理。作为含氮气氛或含氧气氛,也可以使用干燥空气(CDA: Clean Dry Air)。注意,该气氛中氢或氧等的含量优选为尽可能少。作为该气氛,优选使用露点为-60℃以下,优选为-100℃以下的高纯度气体。通过使用氢、水等的含量尽可能少的气氛,可以尽可能地防止氢、水等被绝缘膜110b2_f吸收。该加热处理例如可以使用烘箱或快速热退火(RTA: Rapid Thermal Annealing)装置。通过使用RTA装置,可以缩短加热处理时间。

[0389] 接着,也可以进行对绝缘膜供应氧的工序。在此,作为一个例子,通过在形成绝缘膜110b2_f之后形成金属氧化物层,对绝缘层110b2_f供应氧。另外,也可以在形成金属氧化物层之后进行加热处理。通过在形成金属氧化物层之后进行加热处理,可以有效地从金属氧化物层对绝缘膜110b2_f供应氧而使绝缘膜中含有氧。通过供应到绝缘膜的氧在后面的工序中被供应到半导体层108,可以减少半导体层108中的氧空位(V_O)及 V_OH 。

[0390] 在形成金属氧化物层之后或在上述加热处理之后也可以还将氧通过金属氧化物层供应到绝缘膜。作为氧的供应方法,例如可以使用离子注入法、离子掺杂法、等离子体浸没离子注入法或等离子体处理。作为该等离子体处理,可以适当地使用以高频功率使氧气体等离子体化的装置。作为以高频功率使气体等离子体化的装置,例如可以举出等离子体蚀刻装置及等离子体灰化装置。

[0391] 金属氧化物层既可以是绝缘层又可以是导电层。金属氧化物层例如也可以使用氧化铝、氧化钪、铝酸钪、钪氧化物、钪锡氧化物(ITO)或含硅的钪锡氧化物(ITSO)。

[0392] 作为金属氧化物层,优选使用包含一个以上的与半导体层108相同的元素的氧化物材料。尤其是,优选使用可应用于半导体层108的氧化物半导体材料。

[0393] 在金属氧化物层使用包含铟及镓的金属氧化物材料的情况下,金属氧化物层可以使用其镓组成(含有率)高于半导体层108的材料。由于作为金属氧化物层使用镓组成(含有率)高的材料可以提高对氧的阻挡性,所以是优选的。

[0394] 金属氧化物层例如优选在含氧气氛下形成。尤其是,优选在含氧气氛下利用溅射法形成。由此,在形成金属氧化物层时可以适当地将氧供应给绝缘膜。

[0395] 接着,去除金属氧化物层。金属氧化物层例如可以适当地利用湿蚀刻法。

[0396] 对绝缘膜110b2_f供应氧的处理不局限于上述方法。例如,可以利用离子掺杂法、离子注入法、等离子体处理等对绝缘膜110b2_f供应氧自由基、氧原子、氧原子离子、氧分子离子等。另外,也可以在绝缘膜110b2_f上形成抑制氧脱离的膜之后,经过该膜对绝缘膜110b2_f供应氧。优选在供应氧之后去除该膜。作为上述抑制氧脱离的膜,可以使用含有铟、锌、镓、锡、铝、铬、钽、钛、钼、镍、铁、钴和钨的一种以上的导电膜或半导体膜。

[0397] 接着,去除导电膜112b_f、绝缘膜110b1_f、绝缘膜110b2_f、绝缘膜b3_f及导电层114_e的一部分,依次形成包括开口的导电层112b_e、包括开口的绝缘层110b1、包括开口的绝缘层110b2、包括开口的绝缘层110b3及包括开口的导电层114,使导电层112a_2中的与导电层114的开口重叠的区域的顶面露出。绝缘膜及导电层的去除例如可以利用通过光刻形成抗蚀剂掩模再通过蚀刻工艺去除不被抗蚀剂掩模覆盖的区域的方法。

[0398] 接着,以覆盖导电层112b_e的顶面、导电层112b_e的开口的侧壁、绝缘层110b1的开口的侧壁、绝缘层110b2的开口的侧壁、绝缘层110b3的开口的侧壁、导电层114的开口的侧壁及露出的导电层112a_2的顶面的方式形成绝缘膜110s_f(图10C)。

[0399] 绝缘膜110s_f可以适当地使用上述可用于绝缘层110s的材料。

[0400] 通过利用CVD法、ALD法等沉积绝缘膜110s_f,例如可以使绝缘膜110s_f良好地覆盖导电层112b_e、绝缘层110b及导电层114的开口的侧壁,所以是优选的。

[0401] 接着,通过蚀刻去除绝缘膜110s_f的一部分,形成绝缘层110s。具体而言,通过蚀刻去除绝缘膜110s_f的一部分,在绝缘膜110s_f中残留与导电层112b_e、绝缘层110b及导电层114的开口的侧壁接触的区域,由此可以形成绝缘层110s。

[0402] 绝缘膜110s_f的蚀刻例如可以使用各向异性蚀刻。更具体而言,例如,通过在干蚀刻中进行各向异性高的蚀刻,可以形成绝缘层110s。

[0403] 注意,有时将如下工序称为“回蚀工序”:在具有凹凸的膜表面上形成平坦化膜,对具有凹凸的膜与平坦膜一起进行各向异性高的蚀刻(例如干蚀刻)来减少膜的凹凸。

[0404] 通过改变各向异性蚀刻的条件或厚度,可以调整绝缘层110s的厚度。

[0405] 接着,去除导电层112b_e的一部分形成导电层112b(图11A)。在此,去除晶体管100与晶体管100B之间的区域的导电层112b_e等。

[0406] 注意,也可以在沉积绝缘膜110s_f之前去除晶体管100与晶体管100B之间的区域的导电层。例如,可以进行图10B中的导电膜112b_f的沉积之后去除晶体管100与晶体管100B之间的区域的导电膜112b_f,然后沉积绝缘膜110s_f。在此情况下,例如,如图9所示,在绝缘膜110s_f的各向异性蚀刻等中,有时沿着导电层112b的侧壁形成绝缘层110w。另外,绝缘层110w等侧壁绝缘层不仅形成在导电层112b的侧面,还有可能形成在绝缘膜110s_f的被形成面的具有凹凸的部分。

[0407] 接着,以覆盖露出的导电层112a_2的顶面、绝缘层110s的侧壁、导电层112b的顶面及绝缘层110b1的顶面的方式形成成为半导体层108的半导体膜。然后,通过蚀刻去除该半导体膜的一部分,由此形成半导体层108。接着,以覆盖半导体层108、导电层112b及绝缘层110b1的方式形成绝缘层106(图11B)。

[0408] 作为半导体层108,优选在绝缘层110s的侧壁以尽可能均匀的厚度形成膜。因此,优选利用ALD法进行沉积。

[0409] 作为具体的例子,优选使用热ALD(Atomic Layer Deposition;原子层沉积)法或PEALD(Plasma Enhanced ALD;等离子体增强ALD)法等沉积方法。热ALD法具有极高的台阶覆盖性,所以是优选的。此外,PEALD法不仅呈现高台阶覆盖性还可以进行低温沉积,所以是优选的。

[0410] 例如,在将金属氧化物用于半导体层108时,可以使用包含构成该金属氧化物的金属元素的前驱物及氧化剂通过ALD法进行沉积。

[0411] 例如,在沉积In-Ga-Zn氧化物时,可以使用包含铟的前驱物、包含镓的前驱物以及包含锌的前驱物这三种前驱物。或者,也可以使用包含铟的前驱物、包含镓及锌的前驱物这两种前驱物。

[0412] 作为包含铟的前驱物,可以使用三乙基铟、三(2,2,6,6-四甲基-3,5-庚二酮酸)铟、环戊二烯基铟、氯化铟(III)等。

[0413] 此外,作为包含镓的前驱物,可以使用三甲基镓、三乙基镓、三氯化镓、三(二甲基酰胺)镓、镓(III)乙酰丙酮、三(2,2,6,6-四甲基-3,5-庚二酮酸)镓、二甲基氯镓、二乙基氯镓、氯化镓(III)等。

[0414] 此外,作为包含锌的前驱物,可以使用二甲基锌、二乙基锌、双(2,2,6,6-四甲基-3,5-庚二酮酸)锌、氯化锌等。

[0415] 作为氧化剂,例如可以使用臭氧、氧、水等。

[0416] 作为控制所得的膜的组成的方法,可以举出调整源气体的流量比、使源气体流过的时间、使源气体流过的顺序等。通过调整上述条件,还可以沉积组成连续变化的膜。另外,也可以连续地沉积组成不同的膜。

[0417] 沉积成为半导体层108的半导体膜之后也可以进行加热处理。通过加热处理,可以减少半导体膜中的水及氢,并且可以从绝缘层110b、绝缘层110s等供应氧。注意,加热处理也可以在加工半导体膜之后进行。

[0418] 注意,在能够充分覆盖绝缘层110s的侧壁的情况下,半导体层108不局限于ALD法,也可以使用其他沉积方法。例如,通过利用溅射法可以较容易地形成氢含有量少的膜,所以是优选的。此外,通过利用溅射法,有时可以进一步提高生产率。

[0419] 形成半导体层108时的衬底温度优选为室温(25℃)以上且200℃以下,更优选为室温以上且130℃以下。通过采用上述范围的衬底温度,在使用大面积的玻璃衬底时,可以抑制衬底的弯曲或歪曲。

[0420] 在利用溅射法形成金属氧化物层时,形成时的衬底温度(载物台的温度)越高,越可以形成结晶性高的金属氧化物层。此外,相对于在形成时使用的沉积气体整体的氧气体的流量比率(以下也称为氧流量比)越高,越可以形成结晶性高的金属氧化物层。

[0421] 与半导体层108同样地,绝缘层106也优选使用台阶覆盖性高的沉积方法,优选利用ALD法形成。注意,在能够充分覆盖半导体层108的情况下,也可以利用ALD法以外的方法形成绝缘层106,例如可以利用PECVD法、溅射法等沉积方法。

[0422] 注意,晶体管100所包括的半导体层108与晶体管100B所包括的半导体层108的组成、结构、厚度、制造方法等可以相同也可以不同。在此,将晶体管100所包括的半导体层108称为半导体层108A,将晶体管100B所包括的半导体层108称为半导体层108B。

[0423] 接着,以覆盖绝缘层106的方式形成绝缘层195。在绝缘层195中设置到达绝缘层

106的开口。然后,以填充绝缘层195的开口的的方式沉积成为导电层104的导电膜,然后进行平坦化处理直到绝缘层195的顶面露出为止,由此可以形成导电层104。通过使用CVD法沉积导电层104,有时可以提高覆盖性及开口填充率。

[0424] 通过上述工序,可以制造图8等所示的晶体管100及晶体管100B。

[0425] <晶体管100A的制造方法例子>

下面参照附图对本发明的一个方式的晶体管的制造方法进行说明。在此,以图14B所示的结构为例进行说明。

[0426] 图19A至图20C所示的各图是说明晶体管100A的制造方法的图。

[0427] 在衬底102上形成具有开口的绝缘层115。以填充绝缘层115的开口的的方式形成导电层112a_1。接着,在导电层112a_1及绝缘层115上形成导电层112a_2。

[0428] 接着,在导电层112a_2及绝缘层115上形成绝缘膜110b3_f,在绝缘膜110b3_f上形成绝缘膜110b2_f,在绝缘膜110b2_f上形成绝缘膜110b1_f,在绝缘膜110b1_f上形成导电膜112c_2f。

[0429] 作为绝缘膜110b1_f、绝缘膜110b2_f及绝缘膜110b3_f,可以适当地使用上述可用于绝缘层110b1、绝缘层110b2及绝缘层110b3的材料。

[0430] 作为绝缘膜110b1_f及绝缘膜110b3_f,例如可以适当地使用氮化硅、氮氧化硅、氧化铝或氧化铅等。

[0431] 具体而言,作为绝缘膜110b1_f及绝缘膜110b3_f,例如可以利用溅射法沉积氮化硅。另外,例如可以利用PEALD法沉积氮化硅。另外,例如可以利用溅射法沉积氧化铝。另外,例如可以利用PEALD法沉积氮化硅。

[0432] 此外,例如可以采用层叠氧化铝与氮化硅的结构。例如,可以层叠利用溅射法沉积的氧化铝与利用PEALD法沉积的氮化硅而使用。

[0433] 绝缘膜110b2_f例如可以适当地使用氧化硅、氧氮化硅等。

[0434] 具体而言,作为绝缘膜110b2_f,例如可以利用溅射法沉积氧化硅。另外,例如可以利用PECVD法沉积氧化硅。另外,例如可以利用PECVD法沉积氧氮化硅。

[0435] 此外,例如可以层叠利用溅射法沉积的氧化硅与利用PECVD法沉积的氧化硅或氧氮化硅。

[0436] 另外,也可以在形成绝缘膜110b2_f之后进行加热处理。通过进行加热处理,可以使水及氢从绝缘膜110b2_f的表面及膜中脱离。

[0437] 关于绝缘膜110b2_f的加热处理,可以参照根据图10B的记载。

[0438] 接着,去除金属氧化物层。金属氧化物层例如可以适当地利用湿蚀刻法。

[0439] 关于对绝缘膜110b2_f供应氧的处理,可以参照根据图10B的记载。

[0440] 接着,在绝缘层110b1_f上沉积导电膜112c_1f,在导电膜112c_1f上沉积导电膜112c_2f。接着,利用光刻在导电膜112c_2f上形成抗蚀剂掩模150A(图19A)。

[0441] 接着,去除导电膜112c_2f的不被抗蚀剂掩模150A覆盖的区域来形成导电层112c_2e。接着,去除导电膜112c_1f的一部分来形成导电层112c_1e。

[0442] 另外,在形成导电层112c_2e之后,残留抗蚀剂掩模150A,将抗蚀剂掩模150A用作掩模去除导电膜112c_1f的一部分,由此可以形成导电层112c_1e。或者,也可以将导电层112c_2e用作掩模去除导电膜112c_1f的一部分来形成导电层112c_1e。在将导电层112c_2e

用作掩模的情况下,可以残留抗蚀剂掩模150A,也可以去除抗蚀剂掩模150A。

[0443] 在将抗蚀剂掩模150A或导电层112c_{2e}用作掩模形成导电层112c_{1e}的情况下,导电层112c_{1e}的顶面形状与导电层112c_{2e}的顶面形状大致一致。

[0444] 另外,当形成导电层112c_{1e}时,通过使用与抗蚀剂掩模150A不同的图案,也可以使导电层112c_{1e}的顶面形状与导电层112c_{2e}的顶面形状不同。

[0445] 接着,在导电层112c_{2e}及绝缘层110b1_f上形成抗蚀剂掩模150B(图19B)。

[0446] 接着,去除导电层112c_{2e}、导电层112c_{1e}、绝缘膜110b1_f、绝缘膜110b2_f及绝缘膜110b3_f的一部分,依次形成包括开口的导电层112c₂、包括开口的导电层112c₁、包括开口的绝缘层110b1、包括开口的绝缘层110b2及包括开口的绝缘层110b3,使导电层112a₂中的与导电层112c的开口等重叠的区域的顶面露出。导电层及绝缘膜的去除例如可以利用通过蚀刻工艺去除不被抗蚀剂掩模150B覆盖的区域的方法。或者,也可以将上层的导电层或绝缘膜用作掩模进行蚀刻工艺。

[0447] 接着,以覆盖导电层112c₂的顶面、导电层112c₂的开口的侧壁、导电层112c₁的开口的侧壁、绝缘层110b1的开口的侧壁、绝缘层110b2的开口的侧壁、绝缘层110b3的开口的侧壁及露出的导电层112a₂的顶面的方式形成绝缘膜110s_f(图19C)。

[0448] 绝缘膜110s_f可以适当地使用上述可用于绝缘层110s的材料。

[0449] 通过利用CVD法、ALD法等沉积绝缘膜110s_f,例如可以使绝缘膜110s_f良好地覆盖导电层112c及绝缘层110b的开口的侧壁,所以是优选的。

[0450] 接着,通过蚀刻去除绝缘膜110s_f的一部分,形成绝缘层110s(图20A)。具体而言,通过蚀刻去除绝缘膜110s_f的一部分,在绝缘膜110s_f中残留与导电层112c及绝缘层110b的开口的侧壁接触的区域,由此可以形成绝缘层110s。

[0451] 绝缘膜110s_f的蚀刻例如可以使用各向异性蚀刻。更具体而言,例如,通过在干蚀刻中进行各向异性高的蚀刻,可以形成绝缘层110s。

[0452] 注意,有时将如下工序称为“回蚀工序”:在具有凹凸的膜表面上形成平坦化膜,对具有凹凸的膜与平坦膜一起进行各向异性高的蚀刻(例如干蚀刻)来减少膜的凹凸。

[0453] 通过改变各向异性蚀刻的条件或厚度,可以调整绝缘层110s的厚度。

[0454] 另外,如图20A所示,有时由于绝缘膜110s_f的一部分残留在导电层112c的外侧的侧面而形成绝缘层110w。

[0455] 接着,以覆盖露出的导电层112a₂的顶面、绝缘层110s的侧壁、导电层112c₂的顶面及绝缘层110b1的顶面的方式形成成为半导体层108的半导体膜。然后,通过蚀刻去除该半导体膜的一部分,由此形成半导体层108。接着,以覆盖半导体层108、导电层112c₂及绝缘层110b1的方式形成绝缘层106(图20B)。

[0456] 作为半导体层108,优选在绝缘层110s的侧壁以尽可能均匀的厚度形成膜。因此,优选利用ALD法进行沉积。

[0457] ALD法的具体例子可以参照根据图11B的记载。

[0458] 接着,以覆盖绝缘层106的方式形成绝缘层195。在绝缘层195中设置到达绝缘层106的开口。然后,以填充绝缘层195的开口的方式沉积成为导电层104的导电膜,然后进行平坦化处理直到绝缘层195的顶面露出为止,由此可以形成导电层104(图20C)。通过使用CVD法沉积导电层104,有时可以提高覆盖性及开口填充率。

[0459] 通过上述工序,可以制造图14A等所示的晶体管100A。

[0460] <晶体管的其他结构例子>

图12A至图13B示出晶体管100的结构例子,图21A至图23B示出晶体管100A的结构例子。

[0461] <晶体管的结构例子1-3>

图12A示出晶体管100的结构例子。作为沿着图1A所示的俯视图的点划线A1-A2的截断面的截面图,图12A示出与图1B不同的结构的一个例子。图12B是图12A所示的区域162的放大图。

[0462] 图12A所示的晶体管100与图1B的主要不同之处在于绝缘层110s具有绝缘层110s1与绝缘层110s1上的绝缘层110s2的叠层结构。

[0463] 作为绝缘层110s1,例如可以使用用于绝缘层110b1等的材料及制造方法等。另外,作为绝缘层110s2,例如可以使用用于绝缘层110b2的材料及制造方法等。

[0464] 在具有供应氧的功能的绝缘层110s2接触于导电层114的情况下,有如下担忧:导电层114被氧化,绝缘层110s2所包含的氧量减少,从绝缘层110s2供应到半导体层108的氧量减少。在绝缘层110s具有绝缘层110s1与绝缘层110s2的叠层结构时,可以使绝缘层110s2与导电层114不接触。

[0465] <晶体管的结构例子1-4>

图13A示出晶体管100的结构例子。作为沿着图1A所示的俯视图的点划线A1-A2的截断面的截面图,图13A示出与图1B不同的结构的一个例子。图13B是图13A所示的区域162的放大图。

[0466] 图13A所示的晶体管100与图1B的主要不同之处在于在导电层114与绝缘层110s之间具有绝缘层110g。

[0467] 绝缘层110g例如包含导电层114所包含的元素的氧化物。在导电层114为金属的情况下,例如绝缘层110g为该金属的氧化物。另外,在导电层114为硅的情况下,例如绝缘层110g为硅氧化物。作为绝缘层110g,例如可以使用氧化铝、氧化钽等金属氧化物,尤其优选使用氧化铝。

[0468] 通过以与导电层114的表面接触的方式沉积能够供应氧的层,可以以自对准的方式形成绝缘层110g。另外,也可以通过等离子体处理等氧化处理形成绝缘层110g。绝缘层110g例如是导电层114被氧化而形成的层。

[0469] <晶体管的结构例子2-3>

图21A示出晶体管100A的结构例子。作为沿着图14A所示的俯视图的点划线A1-A2的截断面的截面图,图21A示出与图14B不同的结构的一个例子。图21B是图21A所示的区域162的放大图。

[0470] 图21A所示的晶体管100A与图14B的主要不同之处在于绝缘层110s具有绝缘层110s1与绝缘层110s1上的绝缘层110s2的叠层结构。

[0471] 作为绝缘层110s1,例如可以使用用于绝缘层110b1等的材料及制造方法等。另外,作为绝缘层110s2,例如可以使用用于绝缘层110b2的材料及制造方法等。

[0472] 在具有供应氧的功能的绝缘层110s2接触于导电层112c_1的情况下,有如下担忧:导电层112c_1被氧化,绝缘层110s2所包含的氧量减少,从绝缘层110s2供应到半导体层108

的氧量减少。在绝缘层110s具有绝缘层110s1与绝缘层110s2的叠层结构时,可以使绝缘层110s2与导电层112c_1不接触。

[0473] <晶体管的结构例子2-4>

图22A示出晶体管100A的结构例子。作为沿着图14A所示的俯视图的点划线A1-A2的截断面的截面图,图22A示出与图14B不同的结构的一个例子。图22B是图22A所示的区域162的放大图。

[0474] 图22A所示的晶体管100A与图14B的主要不同之处在于在导电层112c_1与绝缘层110s之间具有绝缘层110g。

[0475] 绝缘层110g例如包含导电层112c_1所包含的元素的氧化物。在导电层112c_1为金属的情况下,例如绝缘层110g为该金属的氧化物。另外,在导电层112c_1为硅的情况下,例如绝缘层110g为硅氧化物。作为绝缘层110g,例如可以使用氧化铝、氧化钽等金属氧化物,尤其优选使用氧化铝。

[0476] 通过以与导电层112c_1的表面接触的方式沉积能够供应氧的层,可以以自对准的方式形成绝缘层110g。另外,也可以通过等离子体处理等氧化处理形成绝缘层110g。绝缘层110g例如是导电层112c_1被氧化而形成的层。

[0477] <晶体管的结构例子2-5>

图23A示出晶体管100A的结构例子。作为沿着图14A所示的俯视图的点划线A1-A2的截断面的截面图,图23A示出与图14B不同的结构的一个例子。

[0478] 图23A所示的晶体管100A与图14B所示的晶体管100A的主要不同之处在于导电层112c_1以填充绝缘层110c的开口部的方式形成。

[0479] 绝缘层110c形成在绝缘层110b上。关于可用于绝缘层110c的材料、结构等,可以参照绝缘层110b。

[0480] 绝缘层110c的与导电层112a_2重叠的区域中形成有开口,导电层112c_1以填充该开口的方式设置。通过利用CMP法等,可以使导电层112c_1的顶面高度与绝缘层110c的顶面高度大致一致。通过使导电层112c_1的顶面高度与绝缘层110c的顶面高度大致一致,例如可以减小成为绝缘层110s的绝缘膜(绝缘膜110s_f)的被形成面的凹凸。通过减小被形成面的凹凸,有时易于在所希望的区域中选择性地形成绝缘层110s。

[0481] 导电层112c_1上设置有导电层112c_2。另外,图23A示出导电层112c上设置有插头274的例子。插头274具有使设置在绝缘层195的上层的布线、插头及导电层等与导电层112c电连接的功能。

[0482] 导电层112c_1的顶面形状与导电层112c_2的顶面形状例如大致一致。或者,也可以采用导电层112c_1的顶面形状与导电层112c_2的顶面形状不一致的结构。例如,如图23B所示,导电层112c_1的端部也可以位于导电层112c的端部的外侧。在图23B中,导电层112c_1延伸到导电层112c_2的外侧的区域上设置有插头274。

[0483] 另外,导电层112c_2的端部也可以位于导电层112c_1的端部的外侧。

[0484] 本发明的一个方式的晶体管是纵向晶体管之一种,因为可以重叠设置源电极、半导体层和漏电极,所以可以使占有面积比平面晶体管小得多。另外,本发明的一个方式的晶体管可以使沟道长度极小且包括背栅极,所以可以提高通态电流且提高 I_d - V_d 特性中的饱和性。

[0485] 本实施方式可以与其他实施方式适当地组合。此外,在本说明书中,在一个实施方式中示出多个结构例子的情况下,可以适当地组合这些结构例子。

[0486] (实施方式2)

在本实施方式中,参照图24至图40说明本发明的一个方式的显示装置。

[0487] 本实施方式的显示装置可以为高分辨率显示装置或大型显示装置。因此,例如可以将本实施方式的显示装置用作如下装置的显示部:具有较大的屏幕的电子设备诸如电视装置、台式或笔记本型个人计算机、用于计算机等的显示器、数字标牌、弹珠机等大型游戏机等;数码相机;数码摄像机;数码相框;移动电话机;便携式游戏机;便携式信息终端;声音再现装置。

[0488] 另外,本实施方式的显示装置可以为高清晰显示装置。因此,例如可以将本实施方式的显示装置用作手表型及手镯型等信息终端设备(可穿戴设备)的显示部以及头戴显示器(HMD)等VR用设备及眼镜型AR用设备等可戴在头上的可穿戴设备的显示部。

[0489] 本发明的一个方式的半导体装置可以用于显示装置或包括该显示装置的模块。作为包括该显示装置的模块,可以举出该显示装置安装有柔性印刷电路板(Flexible printed circuit,下面记为FPC)或TCP(Tape Carrier Package:带载封装)等连接器的模块、通过COG(Chip On Glass:玻璃覆晶封装)方式或COF(Chip On Film:薄膜覆晶封装)方式等安装有集成电路(IC)的模块等。

[0490] [显示装置50A]

图24是显示装置50A的立体图。

[0491] 显示装置50A具有贴合衬底152与衬底151的结构。在图24中,以虚线表示衬底152。

[0492] 显示装置50A包括显示部168、连接部140、电路部164、布线165等。图24示出显示装置50A安装有IC173及FPC172的例子。因此,也可以将图24所示的结构称为包括显示装置50A、IC及FPC的显示模块。

[0493] 连接部140设置在显示部168的外侧。连接部140可以沿着显示部168的一个边或多个边设置。连接部140也可以为一个或多个。图24示出以围绕显示部的四个边的方式设置连接部140的例子。在连接部140中,显示元件的公共电极与导电层电连接,可以对公共电极供应电位。

[0494] 电路部164例如包括扫描线驱动电路(也称为栅极驱动器)。另外,电路部164也可以包括扫描线驱动电路和信号线驱动电路(也称为源极驱动器)的双方。

[0495] 布线165具有对显示部168及电路部164供应信号及电力的功能。该信号及电力从外部经由FPC172输入到布线165或者从IC173输入到布线165。

[0496] 图24示出通过COG方式或COF方式等在衬底151上设置IC173的例子。作为IC173,例如可以使用包括扫描线驱动电路和信号线驱动电路中的一方或双方的IC。注意,显示装置50A及显示模块不一定必须设置有IC。另外,也可以将IC利用COF方式等安装于FPC。

[0497] 本发明的一个方式的晶体管例如可以用于显示装置50A的显示部168和电路部164中的一方或双方。

[0498] 例如,在将本发明的一个方式的晶体管用于显示装置的像素电路时,可以缩小像素电路的占有面积而可以实现高清晰显示装置。此外,例如在将本发明的一个方式晶体管用于显示装置的驱动电路(例如,栅极线驱动电路和源极线驱动电路中的一方或双方)时,

可以缩小驱动电路的占有面积而可以实现窄边框的显示装置。另外,本发明的一个方式的晶体管具有良好的电特性,通过将该半导体装置用于显示装置,可以提高显示装置的可靠性。

[0499] 显示部168是显示装置50A中的图像显示区域,包括周期性地排列的多个像素210。图24中示出一个像素210的放大图。

[0500] 对本实施方式的显示装置中的像素的排列没有特别的限制,可以采用各种方法。作为像素的排列,例如可以举出条纹排列、S条纹排列、矩阵状排列、Delta排列、拜耳排列(Bayer arrangement)及Pentile排列。

[0501] 图24所示的像素210包括呈现红色光的子像素11R、呈现绿色光的子像素11G以及呈现蓝色光的子像素11B。

[0502] 子像素11R、11G、11B都包括显示元件以及控制该显示元件的驱动电路。

[0503] 作为显示元件可以使用各种元件,例如可以举出液晶元件及发光元件。除此之外,还可以使用快门方式或光干涉方式的MEMS(Micro Electro Mechanical Systems:微电子机械系统)元件、采用微囊方式、电泳方式、电润湿方式或电子粉流体(注册商标)方式等的显示元件等。另外,也可以使用利用光源以及采用量子点材料的颜色转换技术的QLED(量子点LED:Quantum-dot LED)。

[0504] 作为液晶元件,例如可以举出透射型液晶元件、反射型液晶元件及半透射型液晶元件。

[0505] 作为发光元件,例如可以举出LED、OLED(Organic LED)、半导体激光器等自发光性发光元件。作为LED,例如可以使用小型LED、微型LED等。

[0506] 作为发光元件含有的发光物质,例如可以举出发射荧光的物质(荧光材料)、发射磷光的物质(磷光材料)、呈现热活化延迟荧光的物质(热活化延迟荧光(Thermally activated delayed fluorescence:TADF)材料)及无机化合物(量子点材料等)。

[0507] 发光元件的发光颜色可以为红外、红色、绿色、蓝色、青色、品红色、黄色或白色等。此外,当发光元件具有微腔结构时,可以进一步提高颜色纯度。

[0508] 在发光元件所包括的一对电极中,一方的电极被用作阳极且另一方的电极被用作阴极。

[0509] 在本实施方式中,主要以作为显示元件使用发光元件的情况为例进行说明。

[0510] 本发明的一个方式的显示装置也可以采用如下结构中的任意个:向与形成有发光元件的衬底相反的方向发射光的顶部发射(top emission)型、向形成有发光元件的衬底一侧发射光的底部发射(bottom emission)型、向双面发射光的双面发射(dual emission)型。

[0511] 图25示出显示装置50A的包括FPC172的区域的一部分、电路部164的一部分、显示部168的一部分、连接部140的一部分及包括端部的区域的一部分的截面的一个例子。

[0512] 图25所示的显示装置50A在衬底151与衬底152之间包括晶体管205D、205R、205G、205B、发光元件130R、发光元件130G、发光元件130B等。发光元件130R是呈现红色光的子像素11R所包括的显示元件,发光元件130G是呈现绿色光的子像素11G所包括的显示元件,发光元件130B是呈现蓝色光的子像素11B所包括的显示元件。

[0513] 显示装置50A采用SBS结构。在SBS结构中,可以分别进行各发光元件的材料及结构

的最优化,材料及结构的选择自由度增大,亮度的提高以及可靠性的提高变得容易。

[0514] 另外,显示装置50A采用顶部发射型。在顶部发射型中,可以以与发光元件的发光区域重叠的方式配置晶体管等,所以与底部发射型相比可以进一步提高像素的开口率。

[0515] 晶体管205D、205R、205G、205B都形成在衬底151上。这些晶体管可以使用同一材料及同一工序制造。

[0516] 在本实施方式中,示出作为晶体管205D、205R、205G、205B使用OS晶体管的例子。作为晶体管205D、205R、205G、205B,可以使用本发明的一个方式的晶体管。就是说,在显示装置50A中,显示部168和电路部164的双方包括本发明的一个方式的晶体管。通过在显示部168中使用本发明的一个方式的晶体管,可以缩小像素尺寸而可以实现高清晰化。另外,通过在电路部164中使用本发明的一个方式的晶体管,可以缩小电路部164的占有面积而可以实现窄边框化。关于本发明的一个方式的晶体管可以参照上述实施方式的记载。

[0517] 注意,虽然图25示出晶体管205R、205G、205B采用晶体管100的结构例子,但是也可以采用晶体管100B的结构。另外,虽然在图25中作为晶体管205D示出采用晶体管100的结构晶体管,但是电路部164例如也可以包括采用晶体管100的结构多个晶体管及采用晶体管100B的结构多个晶体管。

[0518] 具体而言,晶体管205D、205R、205G、205B例如都包括用作第一栅极和第二栅极中的一个的导电层104、用作第一栅极和第二栅极中的另一个的导电层114、用作栅极绝缘层的绝缘层106、用作栅极绝缘层的绝缘层110s、用作源极和漏极中的一个的导电层112a、用作源极和漏极中的另一个的导电层112b以及包含金属氧化物的半导体层108。

[0519] 注意,本实施方式的显示装置所包括的晶体管不局限于本发明的一个方式的晶体管。例如,也可以组合包括本发明的一个方式的晶体管和其他结构的晶体管。

[0520] 本实施方式的显示装置例如可以包括平面晶体管、交错型晶体管和反交错型晶体管中的任一个以上。本实施方式的显示装置所包括的晶体管具有顶栅型和底栅型中的任何一个结构。或者,也可以在形成沟道的半导体层上下设置有栅极。

[0521] 此外,本实施方式的显示装置也可以包括将硅用于沟道形成区域的晶体管(Si晶体管)。

[0522] 作为硅,可以举出单晶硅、多晶硅、非晶硅等。尤其是,可以使用在半导体层中包含LTPS的晶体管(以下也称为LTPS晶体管)。LTPS晶体管具有高场效应迁移率以及良好的频率特性。

[0523] 当晶体管在饱和区域中工作时,与Si晶体管相比,OS晶体管可以使对于栅极-源极间电压的变化的源极-漏极间电流的变化细小。因此,通过作为像素电路所包括的驱动晶体管使用OS晶体管,可以根据栅极-源极间电压的变化详细决定流过源极-漏极间的电流,所以可以控制流过发光元件的电流量。由此,可以增加像素电路的灰度数。

[0524] 另外,关于晶体管在饱和区域中工作时流过的电流的饱和特性,与Si晶体管相比,OS晶体管即使逐渐地提高源极-漏极间电压也可以使稳定的电流(饱和电流)流过。因此,通过将OS晶体管用作驱动晶体管,即使例如EL元件的电流-电压特性发生不均匀,也可以使稳定的电流流过发光元件。也就是说,OS晶体管当在饱和区域中工作时即使改变源极-漏极间电压,源极-漏极间电流也几乎不变,因此可以稳定发光元件的发光亮度。

[0525] 本发明的一个方式的晶体管具有高饱和性。因此,可以将该晶体管适当地用作像

素电路所包括的驱动晶体管。

[0526] 在提高像素电路所包括的发光元件的发光亮度时,需要增大流过发光元件的电流。为此,需要提高像素电路所包括的驱动晶体管的源极-漏极间电压。因为OS晶体管的源极-漏极间的耐压比Si晶体管高,所以可以对OS晶体管的源极-漏极间施加高电压。由此,通过作为像素电路所包括的驱动晶体管使用OS晶体管,可以增大流过发光元件的电流而提高发光元件的发光亮度。

[0527] 电路部164所包括的晶体管和显示部168所包括的晶体管既可以具有相同的结构,又可以具有不同的结构。电路部164所包括的多个晶体管既可以具有相同的结构,又可以具有两种以上的不同结构。与同样,显示部168所包括的多个晶体管既可以具有相同的结构,又可以具有两种以上的不同结构。

[0528] 例如,显示部168所包括的晶体管之一被用作用来控制流过发光元件的电流的晶体管且也可以称为驱动晶体管。驱动晶体管的源极和漏极中的一个与发光元件的像素电极电连接。作为该驱动晶体管可以适当地使用上述实施方式所示的晶体管100或晶体管100A的结构。通过使用晶体管100或晶体管100A的结构,可以增加像素电路的灰度数。此外,可以稳定发光元件的发光亮度。

[0529] 另外,显示部168所包括的晶体管的其他之一被用作用来控制像素的选择和非选择的开关,也可以被称为选择晶体管。选择晶体管的栅极与栅极线电连接,源极和漏极中的一个与源极线(信号线)电连接。选择晶体管优选使用OS晶体管。因此,即便使帧频显著小(例如,1fps以下)也可以维持像素的灰度,由此通过在显示静态图像时停止驱动器,可以降低功耗。作为显示部168所包括的晶体管的其他之一,例如可以适当地使用上述实施方式所示的晶体管100B的结构。

[0530] 显示部168所包括的晶体管的一部分例如可以采用上述实施方式所示的晶体管100或晶体管100A的结构,其他晶体管可以采用上述实施方式所示的晶体管100B。

[0531] 以覆盖晶体管205D、205R、205G、205B的方式设置有绝缘层195,绝缘层195上设置有绝缘层235。

[0532] 绝缘层195优选被用作晶体管的保护层。绝缘层195优选使用不容易扩散水及氢等杂质的材料。由此,可以将绝缘层195用作阻挡层。通过采用这种结构,可以有效地抑制杂质从外部扩散到晶体管中,从而可以提高显示装置的可靠性。

[0533] 绝缘层195优选包括一层以上的无机绝缘膜。作为无机绝缘膜,例如可以举出氧化绝缘膜、氮化绝缘膜、氧氮化绝缘膜及氮氧化绝缘膜。上述无机绝缘膜的具体例子是如上所述的。

[0534] 绝缘层235优选被用作平坦化层,适合使用有机绝缘膜。作为能够用于有机绝缘膜的材料,例如可以举出丙烯酸树脂、聚酰亚胺树脂、环氧树脂、聚酰胺树脂、聚酰亚胺酰胺树脂、硅氧烷树脂、苯并环丁烯类树脂、酚醛树脂及这些树脂的前体等。此外,绝缘层235也可以采用有机绝缘膜及无机绝缘膜的叠层结构。绝缘层235的最表面层优选被用作蚀刻保护层。由此,在加工像素电极111R、111G、111B等时,可以抑制在绝缘层235中形成凹部。或者,也可以在加工像素电极111R、111G、111B等时在绝缘层235中设置凹部。

[0535] 绝缘层235上设置有发光元件130R、130G、130B。

[0536] 发光元件130R包括绝缘层235上的像素电极111R、像素电极111R上的EL层113R以

及EL层113R上的公共电极135。图25所示的发光元件130R发射红色光(R)。EL层113R包括发射红色光的发光层。

[0537] 发光元件130G包括绝缘层235上的像素电极111G、像素电极111G上的EL层113G以及EL层113G上的公共电极135。图25所示的发光元件130G发射绿色光(G)。EL层113G包括发射绿色光的发光层。

[0538] 发光元件130B包括绝缘层235上的像素电极111B、像素电极111B上的EL层113B以及EL层113B上的公共电极135。图25所示的发光元件130B发射蓝色光(B)。EL层113B包括发射蓝色光的发光层。

[0539] 注意,在图25中以相同厚度示出EL层113R、113G、113B,但不局限于此。EL层113R、113G、113B的各厚度也可以不同。例如,优选对应加强EL层113R、113G、113B的所发射的光的光程来设定厚度。由此,可以实现微腔结构来提高从各发光元件发射的光的色纯度。

[0540] 像素电极111R通过设置在绝缘层106、绝缘层195及绝缘层235中的开口与晶体管205R所包括的导电层112a、导电层112b等连接。在图25中,像素电极111R与晶体管205R所包括的导电层112a电连接。同样地,像素电极111G与晶体管205G所包括的导电层112a电连接,像素电极111B与晶体管205B所包括的导电层112a电连接。另外,在图30所示的例子中,像素电极111R、像素电极111G及像素电极111B分别与晶体管205R、晶体管205G及晶体管205B所包括的导电层112b电连接。

[0541] 像素电极111R、111G、111B的各端部被绝缘层237覆盖。绝缘层237被用作分隔壁(也称为堤、堤坝、间隔物)。绝缘层237可以使用无机绝缘材料和有机绝缘材料中的一方或双方设置为单层结构或叠层结构。绝缘层237例如可以使用可用于绝缘层195的材料及可用于绝缘层235的材料。绝缘层237可以使像素电极与公共电极电绝缘。另外,绝缘层237可以使彼此相邻的发光元件电绝缘。

[0542] 公共电极135是发光元件130R、130G、130B共用的连续的膜。多个发光元件共用的公共电极135与设置在连接部140中的导电层123电连接。导电层123优选使用利用与像素电极111R、111G、111B相同的材料且通过与像素电极111R、111G、111B相同的工序形成的导电层。

[0543] 在本发明的一个方式的显示装置中,作为像素电极和公共电极中的提取光一侧的电极使用透射可见光的导电膜。此外,作为不提取光一侧的电极,优选使用反射可见光的导电膜。

[0544] 另外,不提取光一侧的电极也可以使用透射可见光的导电膜。在此情况下,优选在反射层与EL层间配置该电极。换言之,EL层的发光也可以被该反射层反射而从显示装置提取。

[0545] 作为形成发光元件的一对电极的材料,可以适当地使用金属、合金、导电化合物及它们的混合物等。作为该材料,具体地可以举出铝、镁、钛、铬、锰、铁、钴、镍、铜、镓、锌、铟、锡、钼、钽、钨、钼、钽、金、铂、银、钇及铈等金属以及适当地组合它们的合金。另外,作为该材料,可以举出铟锡氧化物(也称为In-Sn氧化物、ITO)、In-Si-Sn氧化物(也称为ITSO)、铟锌氧化物(In-Zn氧化物)及In-W-Zn氧化物等。另外,作为该材料,可以举出铝、镍和镧的合金(Al-Ni-La)等含铝合金(铝合金)、银和镁的合金及银、钯和铜的合金(也记作Ag-Pd-Cu、APC)等含银合金。另外,作为该材料,可以举出以上没有列举的属于元素周期表中第1族或第2族的

元素(例如,锂、铯、钙、锶)、铕、镱等稀土金属、适当地组合它们的合金以及石墨烯等。

[0546] 发光元件优选采用微腔谐振器(微腔)结构。因此,发光元件所包括的一对电极中的一个优选包括具有可见光透射性及反射性的电极(半透射-半反射电极),另一个优选包括具有可见光反射性的电极(反射电极)。当发光元件具有微腔结构时,可以在两个电极之间使从发光层得到的发光谐振,并且可以增强从发光元件发射的光。

[0547] 透明电极的光透射率为40%以上。例如,优选将可见光(波长为400nm以上且小于750nm的光)透射率为40%以上的电极用作发光元件的透明电极。半透射-半反射电极的可见光反射率为10%以上且95%以下,优选为30%以上且80%以下。反射电极的可见光反射率为40%以上且100%以下,优选为70%以上且100%以下。另外,这些电极的电阻率优选为 $1 \times 10^{-2} \Omega \text{cm}$ 以下。

[0548] EL层113R、113G、113B都被设置为岛状。在图25等中,相邻的EL层113R的端部与EL层113G的端部重叠,相邻的EL层113G的端部与EL层113B的端部重叠,相邻的EL层113R的端部与EL层113B的端部重叠。如图25等所示,在使用高精度金属掩模沉积岛状EL层的情况下,有时彼此相邻的EL层的端部重叠,但本发明不局限于此。也就是说,彼此相邻的EL层也可以不重叠而分离。另外,在显示装置中也可以存在彼此相邻的EL层重叠的部分和彼此相邻的EL层不重叠而分离的部分的双方。

[0549] EL层113R、113G、113B都至少包括发光层。发光层包含一种或多种发光物质。作为发光物质,适当地使用呈现蓝色、紫色、蓝紫色、绿色、黄绿色、黄色、橙色或红色等发光颜色的物质。此外,作为发光物质,也可以使用发射近红外光的物质。

[0550] 作为发光物质,可以举出荧光材料、磷光材料、TADF材料及量子点材料等。

[0551] 发光层除了发光物质(客体材料)以外还可以包含一种或多种有机化合物(主体材料、辅助材料等)。作为一种或多种有机化合物,可以使用空穴传输性高的物质(空穴传输材料)和电子传输性高的物质(电子传输材料)中的一或双方。此外,作为一种或多种有机化合物,也可以使用双极性物质(电子传输性及空穴传输性高的物质)或TADF材料。

[0552] 例如,发光层优选包含磷光材料、容易形成激基复合物的空穴传输材料及电子传输材料的组合。通过采用这样的结构,可以高效地得到利用从激基复合物到发光物质(磷光材料)的能量转移的ExTET(Exciplex-Triplet Energy Transfer:激基复合物-三重态能量转移)的发光。另外,通过作为该激基复合物选择形成发射与发光物质的最低能量一侧的吸收带的波长重叠的光的组合,可以使能量转移变得顺利,从而高效地得到发光。通过采用上述结构,可以同时实现发光元件的高效率、低电压驱动以及长寿命。

[0553] EL层除了发光层之外还可以包括包含空穴注入性高的物质的层(空穴注入层)、包含空穴传输材料的层(空穴传输层)、包含电子阻挡性高的物质的层(电子阻挡层)、包含电子注入性高的物质的层(电子注入层)、包含电子传输材料的层(电子传输层)和包含空穴阻挡性高的物质的层(空穴阻挡层)中的一个或多个。除此之外,EL层也可以包含双极性材料和TADF材料中的一方或双方。

[0554] 发光元件可以使用低分子化合物或高分子化合物,还可以包含无机化合物。构成发光元件的层可以通过蒸镀法(包括真空蒸镀法)、转印法、印刷法、喷墨法、涂敷法等的方法形成。

[0555] 发光元件可以采用单结构(只有一个发光单元的结构),也可以采用串联结构(包

括多个发光单元的结构)。发光单元至少包括一个发光层。串联结构具有多个发光单元通过电荷产生层串联连接的结构。电荷产生层具有在对一对电极间施加电压时向两个发光单元中的一方注入电子且向另一方注入空穴的功能。通过采用串联结构,可以实现能够以高亮度发光的发光元件。此外,串联结构由于与单结构相比可以降低为了得到相同的亮度的电流,所以可以提高可靠性。另外,也可以将串联结构称为叠层结构。

[0556] 在图25等中使用串联结构的发光元件时,优选的是,EL层113R包括发射红色光的多个发光单元,EL层113G包括发射绿色光的多个发光单元,并且EL层113B包括发射蓝色光的多个发光单元。

[0557] 发光元件130R、130G、130B上设置有保护层131。保护层131和衬底152由粘合层149粘合。衬底152设置有遮光层117。作为发光元件的密封,例如可以采用固体密封结构或中空密封结构。在图25等中,衬底152和衬底151之间的空间被粘合层149填充,即采用固体密封结构。或者,也可以采用使用惰性气体(氮或氩等)填充该空间的中空密封结构。此时,粘合层149也可以以不与发光元件重叠的方式设置。另外,也可以使用与设置为框状的粘合层149不同的树脂填充该空间。

[0558] 保护层131至少设置在显示部168中,优选以覆盖显示部168整体的方式设置。保护层131优选以除了显示部168以外还覆盖连接部140及电路部164的方式设置。另外,保护层131优选以延伸至显示装置50A的端部的方式设置。另一方面,为了使FPC172与导电层167电连接,连接部204中有没有设置保护层131的部分。

[0559] 通过在发光元件130R、130G、130B上设置保护层131,可以提高发光元件的可靠性。

[0560] 保护层131既可以为单层结构,又可以为两层以上的叠层结构。另外,对保护层131的导电性没有限制。作为保护层131,可以使用绝缘膜、半导体膜和导电膜中的至少一种。

[0561] 当保护层131包括无机膜时,可以抑制发光元件的劣化,诸如防止公共电极135的氧化、抑制杂质(水分、氧等)进入发光元件中等,由此可以提高显示装置的可靠性。

[0562] 作为保护层131例如可以使用氧化绝缘膜、氮化绝缘膜、氮氧化绝缘膜及氮氧化绝缘膜等无机绝缘膜。上述无机绝缘膜的具体例子是如上所述的。尤其是,保护层131优选包括氮化绝缘膜或氮氧化绝缘膜,更优选包括氮化绝缘膜。

[0563] 另外,作为保护层131也可以使用包含ITO、In-Zn氧化物、Ga-Zn氧化物、Al-Zn氧化物或IGZO等的无机膜。该无机膜优选具有高电阻,具体而言,该无机膜优选具有比公共电极135高的电阻。该无机膜还可以包含氮。

[0564] 在经过保护层131提取发光元件的发光的情况下,保护层131的可见光透射性优选高。例如,ITO、IGZO以及氧化铝都是可见光透射性高的无机材料,所以是优选的。

[0565] 作为保护层131,例如可以采用氧化铝膜和氧化铝膜上的氮化硅膜的叠层结构或者氧化铝膜和氧化铝膜上的IGZO膜的叠层结构。通过使用该叠层结构,可以抑制杂质(水及氧等)进入EL层一侧。

[0566] 并且,保护层131也可以包括有机膜。例如,保护层131也可以包括有机膜和无机膜的双方。作为可用于保护层131的有机膜,例如可以举出可用于绝缘层235的有机绝缘膜等。

[0567] 在衬底151与衬底152不重叠的区域中设置连接部204。在连接部204中,布线165通过导电层166、167及连接层242与FPC172电连接。附图示出布线165采用加工与导电层112a_1相同的导电膜而得的导电膜以及加工与导电层112a_2相同的导电膜而得的导电膜的叠层

结构的例子。附图示出导电层166采用加工与导电层112b相同的导电膜而得的导电层的单层结构的例子。附图示出导电层167采用加工与像素电极111R、111G、111B相同的导电膜而得的导电层的单层结构的例子。在连接部204的顶面上露出导电层167。因此,通过连接层242可以使连接部204与FPC172电连接。

[0568] 显示装置50A采用顶部发射型。发光元件所发射的光射出到衬底152一侧。衬底152优选使用可见光透射性高的材料。像素电极111R、111G、111B包含反射可见光材料,对置电极(公共电极135)包含使可见光透射的材料。

[0569] 优选在衬底152的衬底151一侧的面设置遮光层117。遮光层117可以设置在相邻的发光元件之间、连接部140及电路部164等中。

[0570] 另外,也可以在衬底152的衬底151一侧的面或保护层131上设置滤色片等着色层。在与发光元件重叠地设置滤色片时,可以提高从像素发射的光的色纯度。

[0571] 此外,可以在衬底152的外侧(与衬底151相反一侧的面)配置各种光学构件。作为光学构件,例如可以举出偏振片、相位差板、光扩散层(扩散薄膜等)、防反射层及聚光薄膜(condensing film)。此外,在衬底152的外侧也可以配置抑制尘埃的附着的抗静电膜、不容易被弄脏的具有拒水性的膜、抑制使用时的损伤的硬涂膜、冲击吸收层等表面保护层。例如,通过作为表面保护层设置玻璃层或二氧化硅层(SiO_x 层),可以抑制表面被弄脏或受到损伤,所以是优选的。另外,作为表面保护层也可以使用DLC(类金刚石碳)、氧化铝(AlO_x)、聚酯类材料或聚碳酸酯类材料等。另外,作为表面保护层优选使用可见光透射率高的材料。另外,表面保护层优选使用硬度高的材料。

[0572] 衬底151及衬底152分别可以使用玻璃、石英、陶瓷、蓝宝石、树脂、金属、合金、半导体等。从发光元件提取光一侧的衬底使用使该光透射的材料。通过将具有柔性的材料用于衬底151及衬底152,可以提高显示装置的柔性,由此可以实现柔性显示器。作为衬底151和衬底152中的至少一方,也可以使用偏振片。

[0573] 作为衬底151及衬底152,分别可以使用如下材料:聚对苯二甲酸乙二醇酯(PET)或聚萘二甲酸乙二醇酯(PEN)等聚酯树脂、聚丙烯腈树脂、丙烯酸树脂、聚酰亚胺树脂、聚甲基丙烯酸甲酯树脂、聚碳酸酯(PC)树脂、聚醚砜(PES)树脂、聚酰胺树脂(尼龙、芳族聚酰胺等)、聚硅氧烷树脂、环烯烃树脂、聚苯乙烯树脂、聚酰胺-酰亚胺树脂、聚氨酯树脂、聚氯乙烯树脂、聚偏二氯乙烯树脂、聚丙烯树脂、聚四氟乙烯(PTFE)树脂、ABS树脂以及纤维素纳米纤维等。此外,也可以作为衬底151和衬底152中的至少一方使用其厚度为具有柔性程度的玻璃。

[0574] 在将圆偏振片重叠于显示装置的情况下,优选将光学各向同性高的衬底用作显示装置所包括的衬底。光学各向同性高的衬底的双折射较低(也可以说双折射量较少)。作为光学各向同性高的薄膜,可以举出三乙酸纤维素(TAC,也称为三醋酸纤维素)薄膜、环烯烃聚合物(COP)薄膜、环烯烃共聚物(COC)薄膜及丙烯酸树脂薄膜等。

[0575] 作为粘合层149,可以使用紫外线固化粘合剂等光固化粘合剂、反应固化粘合剂、热固化粘合剂、厌氧粘合剂等各种固化粘合剂。作为这些粘合剂,可以举出环氧树脂、丙烯酸树脂、硅酮树脂、酚醛树脂、聚酰亚胺树脂、酰亚胺树脂、PVC(聚氯乙烯)树脂、PVB(聚乙烯醇缩丁醛)树脂、EVA(乙烯-醋酸乙烯酯)树脂等。尤其是,优选使用环氧树脂等透湿性低的材料。此外,也可以使用两液混合型树脂。此外,也可以使用粘合薄片等。

[0576] 作为连接层242,可以使用各向异性导电膜(ACF:Anisotropic Conductive Film)、各向异性导电膏(ACP:Anisotropic Conductive Paste)等。

[0577] [显示装置50B]

图26及图31所示的显示装置50B与图25及图30所示的显示装置50A的主要不同之处在于:在前者中各颜色的子像素中使用包括被发光元件共用的EL层113的发光元件、以及着色层(滤色片等)。注意,在后述的显示装置的说明中,有时省略说明与先前说明的显示装置同样的部分。

[0578] 图26及图31所示的显示装置50B在衬底151与衬底152间包括晶体管205D、205R、205G、205B、发光元件130R、130G、130B、透射红色光的着色层132R、透射绿色光的着色层132G及透射蓝色光的着色层132B等。

[0579] 发光元件130R包括像素电极111R、像素电极111R上的EL层113以及EL层113上的公共电极135。发光元件130R的发光通过着色层132R作为红色光提取到显示装置50B的外部。

[0580] 发光元件130G包括像素电极111G、像素电极111G上的EL层113以及EL层113上的公共电极135。发光元件130G的发光通过着色层132G作为绿色光提取到显示装置50B的外部。

[0581] 发光元件130B包括像素电极111B、像素电极111B上的EL层113以及EL层113上的公共电极135。发光元件130B的发光通过着色层132B作为蓝色光提取到显示装置50B的外部。

[0582] 发光元件130R、130G、130B共用EL层113及公共电极135。与各颜色的子像素分别设置有不同EL层的结构相比,各颜色的子像素共用EL层113的结构可以减少制造工序数。

[0583] 例如,图26及图31所示的发光元件130R、130G、130B发射白色光。发光元件130R、130G、130B所发射的白色光透射着色层132R、132G、132B,由此可以得到所希望的颜色光。

[0584] 白色发光元件优选包括两个以上的发光层。在使用两个发光层得到白色发光的情况下,以两个发光层的各发光颜色处于补色关系的方式选择发光层即可。例如,通过使第一发光层的发光颜色与第二发光层的发光颜色处于补色关系,可以得到在发光元件整体上以白色发光的结构。此外,在使用三个以上的发光层得到白色发光的情况下,三个以上的发光层的各发光颜色组合而得到在发光元件整体上以白色发光的结构即可。

[0585] EL层113优选例如包括含有发射蓝色光的发光物质的发光层以及含有发射比蓝色波长长的可见光的发光物质的发光层。EL层113优选例如包括发射黄色光的发光层及发射蓝色光的发光层。或者,EL层113优选例如包括发射红色光的发光层、发射绿色光的发光层及发射蓝色光的发光层。

[0586] 发射白色光的发光元件优选采用串联结构。具体而言,可以采用:包括发射黄色光的发光单元及发射蓝色光的发光单元的两级串联结构;包括发射红色光及绿色光的发光单元以及发射蓝色光的发光单元的两级串联结构;依次包括发射蓝色光的发光单元、发射黄色光、黄绿色光或绿色光的发光单元以及发射蓝色光的发光单元的三级串联结构;或者依次包括发射蓝色光的发光单元、发射黄色光、黄绿色光或绿色光及红色光的发光单元以及发射蓝色光的发光单元的三级串联结构等。例如,作为发光单元的叠层数及颜色顺序,可以举出从阳极一侧层叠B和Y的两级结构、层叠B和发光单元X的两级结构、层叠B、Y和B的三级结构、层叠B、X和B的三级结构,作为发光单元X中的发光层的叠层数及颜色顺序,可以采用从阳极一侧层叠R和Y的两层结构、层叠R和G的两层结构、层叠G和R的两层结构、层叠G、R和G的三层结构或层叠R、G和R的三层结构等。另外,也可以在两个发光层之间设置其他层。

[0587] 或者,例如图26及图31所示的发光元件130R、130G、130B发射蓝色光。此时,EL层113包括一层以上的发射蓝色光的发光层。关于呈现蓝色光的子像素11B,可以提取发光元件130B所发射的蓝色光。另外,关于呈现红色光的子像素11R及呈现绿色光的子像素11G,通过在发光元件130R或发光元件130G与衬底152之间设置颜色转换层,可以使发光元件130R或发光元件130G所发射的蓝色光转换为更长波长的光而提取为红色光或绿色光。并且,优选的是,在发光元件130R上的颜色转换层与衬底152之间设置着色层132R并在发光元件130G上的颜色转换层与衬底152之间设置着色层132G。发光元件所发射的光的一部分有时不经颜色转换层的转换而透射。通过经由着色层提取透射颜色转换层的光,可以由着色层吸收所希望的颜色光之外的光而提高子像素所呈现的光的色纯度。

[0588] [显示装置50C]

图27及图32所示的显示装置50C与图25及图30所示的显示装置50B的主要不同之处在于前者为底部发射型显示装置。

[0589] 发光元件所发射的光射出到衬底151一侧。衬底151优选使用可见光透射性高的材料。另一方面,对于衬底152的材料的透光性没有限制。

[0590] 在衬底151与晶体管之间优选形成遮光层117。图27及图32示出如下例子:衬底151上设置有遮光层117,遮光层117上设置有绝缘层153,并且绝缘层153上设置有晶体管205D、晶体管205R(未图示)、晶体管205G及晶体管205B等。另外,绝缘层195上设置有着色层132R(未图示)、着色层132G及着色层132B,着色层132R(未图示)、着色层132G及着色层132B上设置有绝缘层235。

[0591] 与着色层132G重叠的发光元件130G包括像素电极111G、EL层113及公共电极135。

[0592] 与着色层132B重叠的发光元件130B包括像素电极111B、EL层113及公共电极135。

[0593] 像素电极111G、111B各自使用可见光透射性高的材料。公共电极135优选使用反射可见光的材料。因为在底部发射型显示装置中可以将电阻低的金属等用于公共电极135,所以可以抑制发生因公共电极135的电阻导致的电压下降,而可以实现高显示品质。

[0594] 本发明的一个方式的晶体管可以实现微型化而减小占有面积,所以可以在底部发射型显示装置中提高像素的开口率或减小像素的尺寸。

[0595] [显示装置50D]

图28及图33所示的显示装置50D与图25及图30所示的显示装置50A的主要不同之处在于前者包括受光元件130S。

[0596] 显示装置50D在像素中包括发光元件及受光元件。在显示装置50D中,优选的是,作为发光元件使用有机EL元件并作为受光元件使用有机光电二极管。有机EL元件及有机光电二极管可以形成在同一衬底上。因此,可以将有机光电二极管安装在使用有机EL元件的显示装置中。

[0597] 在像素包括发光元件及受光元件的显示装置50D及下述显示装置50I中,像素具有受光功能,所以这些显示装置可以在显示图像的同时检测出对象物的接触或接近。因此,显示部168除了图像显示功能之外还具有摄像功能和感测功能中的一方或双方。例如,不仅是在显示装置50D(显示装置50I)所包括的所有的子像素中显示图像,而是可以用一部分的子像素作为光源发射光,用其他一部分的子像素进行光检测且用剩下子像素显示图像。

[0598] 因此,不需要与显示装置50D(显示装置50I)另行设置受光部及光源,而可以减少

电子设备的构件数量。例如,不需要另行设置安装在电子设备中的生物识别装置或者用于滚动等的静电电容式的触摸面板等。因此,通过使用显示装置50D(显示装置50I),可以提供一种制造成本降低的电子设备。

[0599] 当将受光元件用于图像传感器时,显示装置50D(显示装置50I)能够使用受光元件拍摄图像。例如,可以使用图像传感器进行用来利用指纹、掌纹、虹膜、脉形状(包括静脉形状、动脉形状)或脸等的个人识别的摄像。

[0600] 另外,受光元件可以用于触摸传感器(也称为直接触摸传感器)或非接触传感器(也称为悬浮传感器、悬浮触摸传感器、非触摸传感器)等。触摸传感器在对象物(手指、手或笔等)直接接触显示装置时可以检测出对象物。另外,非接触传感器即使对象物没有接触显示装置也可以检测出该对象物。

[0601] 发光元件130S包括绝缘层235上的像素电极111S、像素电极111S上的功能层113S、功能层113S上的公共电极135。光Lin从显示装置50D的外部入射到功能层113S。

[0602] 像素电极111S通过设置在绝缘层106、绝缘层195及绝缘层235中的开口与晶体管205S所包括的导电层112b电连接。

[0603] 像素电极111S的端部被绝缘层237覆盖。

[0604] 公共电极135是受光元件130S、发光元件130R(未图示)、发光元件130G和发光元件130B共用的连续的膜。发光元件和受光元件共用的公共电极135与设置在连接部140中的导电层123电连接。遮光层117设置在相邻的两个发光元件之间及相邻的发光元件与受光元件之间。如图18所示,设置在与受光元件相邻的区域的遮光层117的间隔W1有时比设置在与发光元件相邻的区域的遮光层117的间隔W2小。通过缩小遮光层的间隔,例如可以减少受光元件的噪声。另外,通过扩大遮光层的间隔,例如从发光元件发射的光不被遮蔽,由此可以提高亮度。

[0605] 功能层113S至少包括活性层(也称为光电转换层)。活性层包含半导体。作为该半导体,可以举出硅等无机半导体及包含有机化合物的有机半导体。在本实施方式中,示出使用有机半导体作为活性层含有的半导体的例子。通过使用有机半导体,可以以同一方法(例如真空蒸镀法)形成发光层和活性层,并可以共同使用制造设备,所以是优选的。

[0606] 功能层113S也可以还包括包含空穴传输性高的物质、电子传输性高的物质或双极性物质(电子传输性及空穴传输性都高的物质)等的层作为活性层以外的层。另外,不局限于此,也可以还包括包含空穴注入性高的物质、空穴阻挡材料、电子注入性高的材料或电子阻挡材料等的层。作为受光元件所包括的活性层以外的层例如可以使用上述可用于发光元件的材料。

[0607] 受光元件可以使用低分子化合物或高分子化合物,还可以包含无机化合物。构成受光元件的层可以通过蒸镀法(包括真空蒸镀法)、转印法、印刷法、喷墨法、涂敷法等方法形成。

[0608] [显示装置50E]

图29及图34所示的显示装置50E是采用MML(Metal Mask Less)结构的显示装置的一个例子。也就是说,显示装置50E包括不用高精度金属掩模制造的发光元件。注意,衬底151至绝缘层235的叠层结构以及保护层131至衬底152的叠层结构是与图25及图30所示的显示装置50A同样的,所以省略说明。

[0609] 在图29及图34中,绝缘层235上设置有发光元件130R、130G、130B。

[0610] 发光元件130R包括绝缘层235上的导电层124R、导电层124R上的导电层126R、导电层126R上的层133R、层133R上的公共层134以及公共层134上的公共电极135。图29等所示的发光元件130R发射红色光(R)。层133R包括发射红色光的发光层。在发光元件130R中,可以将层133R及公共层134统称为EL层。可以将导电层124R和导电层126R中的一方或双方称为像素电极。

[0611] 发光元件130G包括绝缘层235上的导电层124G、导电层124G上的导电层126G、导电层126G上的层133G、层133G上的公共层134以及公共层134上的公共电极135。图29等所示的发光元件130G发射绿色光(G)。层133G包括发射绿色光的发光层。在发光元件130G中,可以将层133G及公共层134统称为EL层。可以将导电层124G和导电层126G中的一方或双方称为像素电极。

[0612] 发光元件130B包括绝缘层235上的导电层124B、导电层124B上的导电层126B、导电层126B上的层133B、层133B上的公共层134以及公共层134上的公共电极135。图29等所示的发光元件130B发射蓝色光(B)。层133B包括发射蓝色光的发光层。在发光元件130B中,可以将层133B及公共层134统称为EL层。可以将导电层124B和导电层126B中的一方或双方称为像素电极。

[0613] 在本说明书等中,将发光元件所包括的EL层中的对各发光元件设置的岛状层记为层133R、层133G或层133B且将多个发光元件共用的层记为公共层134。另外,在本说明书等中,有时将不包括公共层134的层133R、层133G及层133B称为岛状的EL层、形成为岛状的EL层等。

[0614] 层133R、层133G及层133B彼此分离。通过在各发光元件中设置岛状的EL层,可以抑制相邻的发光元件间的泄漏电流。因此,可以抑制起因于非意图的发光的串扰,从而可以实现对比度非常高的显示装置。

[0615] 另外,在图29等中,以相同厚度示出层133R、133G、133B的厚度,但是不局限于此。层133R、133G、133B的各厚度也可以不同。

[0616] 导电层124R通过设置在绝缘层106、绝缘层195及绝缘层235中的开口与晶体管205R所包括的导电层112b电连接。同样地,导电层124G与晶体管205G所包括的导电层112b电连接,导电层124B与晶体管205B所包括的导电层112b电连接。

[0617] 导电层124R、124G、124B以覆盖设置在绝缘层235中的开口的方式形成。导电层124R、124G、124B的凹部分别填充有层128。

[0618] 层128具有使导电层124R、124G、124B的凹部平坦化的功能。导电层124R、124G、124B及层128上设置有与导电层124R、124G、124B电连接的导电层126R、126G、126B。因此,与导电层124R、124G、124B的凹部重叠的区域也可以被用作发光区域,由此可以提高像素的开口率。导电层124R及导电层126R优选使用用作反射电极的导电层。

[0619] 层128可以为绝缘层或导电层。层128可以适当地使用各种无机绝缘材料、有机绝缘材料及导电材料。尤其是,层128优选使用绝缘材料形成,尤其优选使用有机绝缘材料形成。作为层128例如可以使用上述可用于绝缘层237的有机绝缘材料。

[0620] 虽然图29等示出层128的顶面具有平坦部的例子,但是对层128的形状没有特别的限制。层128的顶面可以具有凸曲面、凹曲面和平面中的至少一个形状。

[0621] 另外,层128的顶面的高度与导电层124R的顶面的高度既可以一致或大致一致,也可以互不相同。例如,层128的顶面的高度可以低于或高于导电层124R的顶面的高度。

[0622] 导电层126R的端部也可以与导电层124R的端部对齐,并也可以覆盖导电层124R的端部的侧面。导电层124R及导电层126R的各端部优选具有锥形形状。具体而言,导电层124R及导电层126R的各端部优选具有锥角小于 90° 的锥形形状。在像素电极的端部具有锥形形状时,沿着像素电极的侧面设置的层133R具有锥形形状。通过使像素电极的侧面具有锥形形状,可以使沿着像素电极的侧面设置的EL层的覆盖性良好。

[0623] 关于导电层124G、126G以及导电层124B、126B是与导电层124R、126R同样的,所以省略详细说明。

[0624] 导电层126R的顶面及侧面被层133R覆盖。同样地,导电层126G的顶面及侧面被层133G覆盖,导电层126B的顶面及侧面被层133B覆盖。因此,可以将设置有导电层126R、126G、126B的整个区域用作发光元件130R、130G、130B的发光区域,由此可以提高像素的开口率。

[0625] 层133R、层133G及层133B的各顶面的一部分及侧面被绝缘层125、127覆盖。层133R、层133G、层133B及绝缘层125、127上设置有公共层134,公共层134上设置有公共电极135。公共层134及公共电极135都是多个发光元件共用的连续的膜。

[0626] 在图29等中,导电层126R与层133R之间没有设置图25等所示的绝缘层237。也就是说,显示装置50E没有设置接触像素电极并覆盖像素电极的顶面端部的绝缘层(也称为分隔壁、堤坝、间隔物等)。另外,也不需要用来形成该绝缘层的掩模,由此可以减少显示装置的制造成本。

[0627] 如上所述,层133R、层133G及层133B都包括发光层。层133R、层133G及层133B优选包括发光层以及发光层上的载流子传输层(电子传输层或空穴传输层)。另外,层133R、层133G及层133B优选包括发光层以及发光层上的载流子阻挡层(空穴阻挡层或电子阻挡层)。另外,层133R、层133G及层133B也可以包括发光层、发光层上的载流子阻挡层以及载流子阻挡层上的载流子传输层。层133R、层133G及层133B的表面在显示装置的制造工序中露出,所以通过在发光层上设置载流子传输层和载流子阻挡层中的一方或双方,可以抑制发光层露出到最外表面而可以减少发光层所受到的损伤。由此,可以提高发光元件的可靠性。

[0628] 公共层134例如包括电子注入层或空穴注入层。或者,公共层134既可以具有电子传输层与电子注入层的叠层,又可以具有空穴传输层与空穴注入层的叠层。发光元件130R、130G、130B共用公共层134。

[0629] 层133R、层133G及层133B的各侧面被绝缘层125覆盖。绝缘层127隔着绝缘层125覆盖层133R、层133G及层133B的各侧面。

[0630] 通过由绝缘层125和绝缘层127中的至少一个覆盖层133R、层133G及层133B的侧面(甚至覆盖其顶面的一部分),可以抑制公共层134(或公共电极135)与像素电极以及层133R、133G及133B的侧面接触,由此可以抑制发光元件的短路。由此,可以提高发光元件的可靠性。

[0631] 绝缘层125优选与层133R、层133G及层133B的各侧面接触。通过采用绝缘层125与层133R、层133G及层133B接触的结构,可以防止层133R、层133G及层133B的膜剥离,而可以提高发光元件的可靠性。

[0632] 绝缘层127以填充绝缘层125的凹部的方式设置在绝缘层125上。绝缘层127优选覆

盖绝缘层125的侧面的至少一部分。

[0633] 通过设置绝缘层125及绝缘层127可以填埋相邻的岛状的层之间,所以可以减少设置在岛状的层上的层(例如,载流子注入层、公共电极等)的被形成面的极端的凹凸而进一步实现平坦化。因此,可以提高载流子注入层及公共电极等的覆盖性。

[0634] 公共层134及公共电极135设置在层133R、层133G、层133B、绝缘层125及绝缘层127上。在设置绝缘层125及绝缘层127之前,产生起因于设置有像素电极及岛状EL层的区域及不设置像素电极及岛状EL层的区域(发光元件间的区域)的台阶。本发明的一个方式的显示装置通过包括绝缘层125及绝缘层127而可以使该台阶平坦化,由此可以提高公共层134及公共电极135的覆盖性。因此,可以抑制断开导致的连接不良。或者,可以抑制因台阶导致公共电极135局部薄膜化而使电阻上升。

[0635] 绝缘层127的顶面优选具有平坦性更高的形状。绝缘层127的顶面也可以具有平面、凸曲面和凹曲面中的至少一个形状。例如,绝缘层127的顶面优选具有平坦性高的平滑的凸曲面形状。

[0636] 绝缘层125可以为包含无机材料的绝缘层。作为绝缘层125例如可以使用氧化绝缘膜、氮化绝缘膜、氧氮化绝缘膜及氮氧化绝缘膜等无机绝缘膜。上述无机绝缘膜的具体例子是如上所述的。绝缘层125可以为单层结构,也可以为叠层结构。尤其是在蚀刻中氧化铝与EL层的选择比高,在后面说明的绝缘层127的形成中,具有保护EL层的功能,因此是优选的。尤其是,通过将利用ALD法形成的氧化铝膜、氧化铪膜或氧化硅膜等无机绝缘膜用于绝缘层125,可以形成针孔较少且保护EL层的功能良好的绝缘层125。另外,绝缘层125也可以采用利用ALD法形成的膜与利用溅射法形成的膜的叠层结构。绝缘层125例如可以采用利用ALD法形成的氧化铝膜与利用溅射法形成的氮化硅膜的叠层结构。

[0637] 绝缘层125优选具有相对于水和氧中的至少一方的阻挡绝缘层的功能。绝缘层125优选具有抑制水和氧中的至少一方的扩散的功能。另外,绝缘层125优选具有俘获或固定(也被称为吸杂)水和氧中的至少一方的功能。

[0638] 在本说明书等中,阻挡绝缘层是指具有阻挡性的绝缘层。另外,在本说明书等中,阻挡性是指抑制所对应的物质的扩散的功能(也可以说透过性低)。或者,是指俘获或固定所对应的物质(也称为吸杂)的功能。

[0639] 在绝缘层125被用作阻挡绝缘层或者具有吸杂功能时,可以具有抑制可能会从外部扩散到各发光元件的杂质(典型的是,水和氧中的至少一方)的进入的结构。通过采用该结构,可以提供一种可靠性高的发光元件,并且可以提供一种可靠性高的显示装置。

[0640] 另外,绝缘层125的杂质浓度优选低。由此,可以抑制杂质从绝缘层125混入到EL层而EL层劣化。另外,通过降低绝缘层125中的杂质浓度,可以提高对水和氧中的至少一方的阻挡性。例如,优选的是,绝缘层125中的氢浓度和碳浓度中的一方充分低,优选为氢浓度和碳浓度中的双方充分低。

[0641] 设置在绝缘层125上的绝缘层127具有使形成在相邻的发光元件间的绝缘层125的极端的凹凸平坦化的功能。换言之,通过包括绝缘层127,产生提高形成公共电极135的面的平坦性的效果。

[0642] 作为绝缘层127,可以适当地使用包含有机材料的绝缘层。作为有机材料,优选使用感光性有机树脂,例如优选使用包括丙烯酸树脂的感光性树脂组成物。注意,在本说明书

等中,丙烯酸树脂不是仅指聚甲基丙烯酸酯或甲基丙烯酸树脂,有时也指广义上的丙烯酸类聚合物整体。

[0643] 另外,作为绝缘层127也可以使用丙烯酸树脂、聚酰亚胺树脂、环氧树脂、酰亚胺树脂、聚酰胺树脂、聚酰亚胺酰胺树脂、硅酮树脂、硅氧烷树脂、苯并环丁烯类树脂、酚醛树脂及上述树脂的前体等。另外,作为绝缘层127,也可以使用聚乙烯醇(PVA)、聚乙烯醇缩丁醛、聚乙烯吡咯烷酮、聚乙二醇、聚甘油、普鲁兰多糖、水溶性纤维素或者醇可溶性聚酰胺树脂等有机材料。另外,作为感光性树脂也可以使用光致抗蚀剂。作为感光性有机树脂,可以使用正型材料或负型材料。

[0644] 作为绝缘层127也可以使用吸收可见光的材料。通过绝缘层127吸收来自发光元件的发光,可以抑制光从发光元件经过绝缘层127泄漏到相邻的发光元件(杂散光)。因此,能够提高显示装置的显示品质。另外,即使在显示装置中不使用偏振片也可以提高显示品质,所以可以实现显示装置的轻量化及薄型化。

[0645] 作为吸收可见光的材料,可以举出包括黑色等的颜料的材料、包括染料的材料、具有光吸收性的树脂材料(例如,聚酰亚胺等)以及可用于滤色片的树脂材料(滤色片材料)。尤其是,在使用混合或层叠两种颜色或三种以上的颜色的滤色片材料而成的树脂材料时可以提高遮蔽可见光的效果,所以是优选的。尤其是,通过混合三种以上的颜色的滤色片材料,可以实现黑色或近似于黑色的树脂层。

[0646] [显示装置50F]

图35所示的显示装置50F与显示装置50A的主要不同之处在于:在前者中晶体管205D、205R、205G及205B使用上述实施方式的晶体管100A的结构。注意,在后述的显示装置的说明中,有时省略说明与先前说明的显示装置同样的部分。

[0647] 在显示装置50F中,显示部168和电路部164的双方包括本发明的一个方式的晶体管。通过在显示部168中使用本发明的一个方式的晶体管,可以缩小像素尺寸而可以实现高清晰化。另外,通过在电路部164中使用本发明的一个方式的晶体管,可以缩小电路部164的占有面积而可以实现窄边框化。关于本发明的一个方式的晶体管可以参照上述实施方式的记载。

[0648] 具体而言,晶体管205D、205R、205G、205B例如都包括用作第一栅极和第二栅极中的一个的导电层104、用作第一栅极和第二栅极中的另一个且用作源极和漏极中的另一个的导电层112c、用作栅极绝缘层的绝缘层106、用作栅极绝缘层的绝缘层110s、用作源极和漏极中的一个的导电层112a以及包含金属氧化物的半导体层108。

[0649] 在图35中,像素电极111R通过设置在绝缘层106、绝缘层195及绝缘层235中的开口与晶体管205R所包括的导电层112c电连接。同样地,像素电极111G与晶体管205G所包括的导电层112c电连接,像素电极111B与晶体管205B所包括的导电层112c电连接。

[0650] [显示装置50G]

图36所示的显示装置50G与显示装置50F的主要不同之处在于:在前者中各颜色的子像素中使用包括被发光元件共用的EL层113的发光元件、以及着色层(滤色片等)。注意,在后述的显示装置的说明中,有时省略说明与先前说明的显示装置同样的部分。

[0651] 图36所示的显示装置50G在衬底151与衬底152间包括晶体管205D、205R、205G、205B、发光元件130R、130G、130B、透射红色光的着色层132R、透射绿色光的着色层132G及透

射蓝色光的着色层132B等。

[0652] 发光元件130R包括像素电极111R、像素电极111R上的EL层113以及EL层113上的公共电极135。发光元件130R的发光通过着色层132R作为红色光提取到显示装置50G的外部。

[0653] 发光元件130G包括像素电极111G、像素电极111G上的EL层113以及EL层113上的公共电极135。发光元件130G的发光通过着色层132G作为绿色光提取到显示装置50G的外部。

[0654] 发光元件130B包括像素电极111B、像素电极111B上的EL层113以及EL层113上的公共电极135。发光元件130B的发光通过着色层132B作为蓝色光提取到显示装置50G的外部。

[0655] 发光元件130R、130G、130B共用EL层113及公共电极135。与各颜色的子像素分别设置有不同EL层的结构相比,各颜色的子像素共用EL层113的结构可以减少制造工序数。

[0656] 例如,图36所示的发光元件130R、130G、130B发射白色光。发光元件130R、130G、130B所发射的白色光透射着色层132R、132G、132B,由此可以得到所希望的颜色光。

[0657] EL层113优选例如包括含有发射蓝色光的发光物质的发光层以及含有发射比蓝色波长长的可见光的发光物质的发光层。EL层113优选例如包括发射黄色光的发光层及发射蓝色光的发光层。或者,EL层113优选例如包括发射红色光的发光层、发射绿色光的发光层及发射蓝色光的发光层。

[0658] 或者,例如图36所示的发光元件130R、130G、130B发射蓝色光。此时,EL层113包括一层以上的发射蓝色光的发光层。关于呈现蓝色光的子像素11B,可以提取发光元件130B所发射的蓝色光。另外,关于呈现红色光的子像素11R及呈现绿色光的子像素11G,通过在发光元件130R或发光元件130G与衬底152之间设置颜色转换层,可以使发光元件130R或发光元件130G所发射的蓝色光转换为更长波长的光而提取为红色光或绿色光。并且,优选的是,在发光元件130R上的颜色转换层与衬底152之间设置着色层132R并在发光元件130G上的颜色转换层与衬底152之间设置着色层132G。发光元件所发射的光的一部分有时不经颜色转换层的转换而透射。通过经由着色层提取透射颜色转换层的光,可以由着色层吸收所希望的颜色光之外的光而提高子像素所呈现的光的色纯度。

[0659] [显示装置50H]

图37所示的显示装置50H与显示装置50G的主要不同之处在于前者为底部发射型显示装置。

[0660] 发光元件所发射的光射出到衬底151一侧。衬底151优选使用可见光透射性高的材料。另一方面,对于衬底152的材料透光性没有限制。

[0661] 在衬底151与晶体管之间优选形成遮光层117。图37示出如下例子:衬底151上设置有遮光层117,遮光层117上设置有绝缘层153,并且绝缘层153上设置有晶体管205D、晶体管205R(未图示)、晶体管205G及晶体管205B等。另外,绝缘层195上设置有着色层132R(未图示)、着色层132G及着色层132B,着色层132R(未图示)、着色层132G及着色层132B上设置有绝缘层235。

[0662] 与着色层132G重叠的发光元件130G包括像素电极111G、EL层113及公共电极135。

[0663] 与着色层132B重叠的发光元件130B包括像素电极111B、EL层113及公共电极135。

[0664] 像素电极111G、111B各自使用可见光透射性高的材料。公共电极135优选使用反射可见光的材料。因为在底部发射型显示装置中可以将电阻低的金属等用于公共电极135,所以可以抑制发生因公共电极135的电阻导致的电压下降,而可以实现高显示品质。

[0665] 本发明的一个方式的晶体管可以实现微型化而减小占有面积,所以可以在底部发射型显示装置中提高像素的开口率或减小像素的尺寸。

[0666] [显示装置50I]

图38所示的显示装置50I与显示装置50F的主要不同之处在于前者包括受光元件130S。

[0667] 显示装置50I在像素中包括发光元件及受光元件。在显示装置50I中,优选的是,作为发光元件使用有机EL元件并作为受光元件使用有机光电二极管。有机EL元件及有机光电二极管可以形成在同一衬底上。因此,可以将有机光电二极管安装在使用有机EL元件的显示装置中。

[0668] 发光元件130S包括绝缘层235上的像素电极111S、像素电极111S上的功能层113S、功能层113S上的公共电极135。光Lin从显示装置50I的外部入射到功能层113S。

[0669] 像素电极111S通过设置在绝缘层106、绝缘层195及绝缘层235中的开口与晶体管205S所包括的导电层112c电连接。

[0670] 像素电极111S的端部被绝缘层237覆盖。

[0671] 公共电极135是受光元件130S、发光元件130R(未图示)、发光元件130G和发光元件130B共用的连续的膜。发光元件和受光元件共用的公共电极135与设置在连接部140中的导电层123电连接。

[0672] 功能层113S至少包括活性层(也称为光电转换层)。活性层包含半导体。作为该半导体,可以举出硅等无机半导体及包含有机化合物的有机半导体。在本实施方式中,示出使用有机半导体作为活性层含有的半导体的例子。通过使用有机半导体,可以以同一方法(例如真空蒸镀法)形成发光层和活性层,并可以共同使用制造设备,所以是优选的。

[0673] 功能层113S也可以还包括包含空穴传输性高的物质、电子传输性高的物质或双极性物质(电子传输性及空穴传输性都高的物质)等的层作为活性层以外的层。另外,不局限于此,也可以还包括包含空穴注入性高的物质、空穴阻挡材料、电子注入性高的材料或电子阻挡材料等的层。作为受光元件所包括的活性层以外的层例如可以使用上述可用于发光元件的材料。

[0674] 受光元件可以使用低分子化合物或高分子化合物,还可以包含无机化合物。构成受光元件的层可以通过蒸镀法(包括真空蒸镀法)、转印法、印刷法、喷墨法、涂敷法等的方法形成。

[0675] [显示装置50J]

图39所示的显示装置50J是采用MML(Metal Mask Less)结构的显示装置的一个例子。也就是说,显示装置50J包括不用高精细金属掩模制造的发光元件。注意,衬底151至绝缘层235的叠层结构以及保护层131至衬底152的叠层结构是与显示装置50F同样的,所以省略说明。

[0676] 在图39中,绝缘层235上设置有发光元件130R、130G、130B。关于图39所示的发光元件130R、130G、130B,可以参照图29所示的发光元件130R、130G、130B的记载。

[0677] 本发明的一个方式的晶体管可以实现微型化而减小占有面积,所以可以在底部发射型显示装置中提高像素的开口率或减小像素的尺寸。

[0678] [显示装置的制造方法例子]

以下参照图40说明采用MML结构的显示装置的制造方法。在此,详细说明不用高精度金属掩模制造发光元件的工序。图40是各工序中的显示部168所包括的三个发光元件和连接部140的截面图。

[0679] 当制造发光元件时,可以利用蒸镀法等真空工艺以及旋涂法、喷墨法等溶液工艺。作为蒸镀法,可以举出溅射法、离子镀法、离子束蒸镀法、分子束蒸镀法、真空蒸镀法等物理蒸镀法(PVD法)以及化学气相沉积法(CVD法)等。尤其是,可以利用蒸镀法(真空蒸镀法)、涂敷法(浸涂法、染料涂布法、棒式涂布法、旋涂法、喷涂法等)、印刷法(喷墨法、丝网印刷(孔版印刷)法、胶版印刷(平版印刷)法、柔版印刷(凸版印刷)法、照相凹版印刷法或微接触印刷法等)等方法形成包括在EL层中的功能层(空穴注入层、空穴传输层、空穴阻挡层、发光层、电子阻挡层、电子传输层、电子注入层、电荷产生层等)。

[0680] 以下说明的显示装置的制造方法中制造的岛状的层(包括发光层的层)不是使用高精度金属掩模形成,而是在整个面上沉积发光层之后通过光刻法进行加工来形成。因此,可以实现至今难以实现的高清晰显示装置或高开口率显示装置。再者,由于可以按每种颜色分别形成发光层,所以可以实现极为鲜明、对比度高且显示品质高的显示装置。另外,通过在发光层上设置牺牲层,可以降低在显示装置的制造工序中发光层受到的损伤,而可以提高发光元件的可靠性。

[0681] 例如,在使用发射蓝色光的发光元件、发射绿色光的发光元件及发射红色光的发光元件这三种构成显示装置时,可以通过重复三次发光层的沉积及光刻的加工来形成三种岛状的发光层。

[0682] 首先,在设置有晶体管205R、205G、205B等(未图示)的衬底151上形成像素电极111R、111G、111B及导电层123。

[0683] 在形成将成为像素电极的导电膜时,例如可以使用溅射法或真空蒸镀法。通过在该导电膜上利用光刻工序形成抗蚀剂掩模之后加工该导电膜,可以形成像素电极111R、111G、111B及导电层123。该导电膜的加工可以利用湿蚀刻法和干蚀刻法中的一方或双方。

[0684] 接着,在像素电极111R、111G、111B上形成将在后面成为层133B的膜133Bf。膜133Bf(后面的层133B)包括发射蓝色光的发光层。

[0685] 在本实施方式中示出首先形成发射蓝色光的发光元件中的岛状EL层然后形成发射其他颜色的光的发光元件中的岛状EL层的例子。

[0686] 在形成岛状EL层的工序中,在以第二个以后的顺序形成的颜色的发光元件中的像素电极有时会在之前的工序受到损伤。因此,有时在以第二个以后的顺序形成的颜色的发光元件的驱动电压变高。

[0687] 于是,优选的是,在制造本发明的一个方式的显示装置时,从所发射的光的波长最短的发光元件(例如蓝色发光元件)的岛状EL层开始制造。例如,优选按蓝色、绿色、红色的顺序或蓝色、红色、绿色的顺序制造岛状EL层。

[0688] 由此,可以良好地保持蓝色发光元件中像素电极与EL层的界面的状态,从而可以抑制蓝色发光元件的驱动电压变高。另外,可以延长蓝色发光元件的寿命并提高可靠性。注意,与蓝色发光元件相比,红色及绿色的发光元件的驱动电压上升等的影响较小,因此作为显示装置整体可以降低驱动电压并提高可靠性。

[0689] 注意,岛状EL层的制造顺序不局限于上述顺序,例如也可以按红色、绿色、蓝色的

顺序制造岛状EL层。

[0690] 如图40A所示,导电层123上不形成有膜133Bf。例如,可以使用范围掩模将膜133Bf只沉积在所希望的区域。通过采用使用范围掩模的沉积工序及使用抗蚀剂掩模的加工工序,可以以较简单的工艺制造发光元件。

[0691] 包含在膜133Bf中的化合物的耐热温度优选为100℃以上且180℃以下,更优选为120℃以上且180℃以下,进一步优选为140℃以上且180℃以下。由此,可以提高发光元件的可靠性。另外,可以提高在显示装置的制造工序中可施加的温度的上限。因此,可以扩大用于显示装置的材料及形成方法的选择范围,由此可以实现成品率的提高及可靠性的提高。

[0692] 作为耐热温度例如可以采用玻璃化转变温度、软化点、熔点、热分解温度和5%失重温度中的任意温度,优选采用上述温度中最低的温度。

[0693] 膜133Bf例如可以利用蒸镀法形成,具体而言可以利用真空蒸镀法形成。另外,膜133Bf也可以利用转印法、印刷法、喷墨法或涂敷等方法形成。

[0694] 接着,在膜133Bf及导电层123上形成牺牲层118B(图40A)。通过在将在后面成为牺牲层118B的膜上利用光刻工序形成抗蚀剂掩模之后加工该膜,可以形成牺牲层118B。

[0695] 通过在膜133Bf上设置牺牲层118B,可以降低在显示装置的制造工序中膜133Bf受到的损伤,而可以提高发光元件的可靠性。

[0696] 牺牲层118B优选以覆盖像素电极111R、111G、111B的各端部的方式设置。由此,将在后面的工序中形成的层133B的端部位于像素电极111B的端部的外侧。由于可以将像素电极111B的顶面整体用作发光区域,因此可以提高像素的开口率。另外,层133B的端部有可能在形成层133B后的工序中受到损伤,因此优选使其位于像素电极111B的端部的外侧,即优选不将其用作发光区域。由此,可以抑制发光元件的特性不均匀,而可以提高可靠性。

[0697] 另外,通过由层133B覆盖像素电极111B的顶面及侧面,可以在像素电极111B不露出的状态下进行形成层133B后的各工序。在像素电极111B的端部露出时,在蚀刻工序等中有时会发生腐蚀。通过抑制像素电极111B的腐蚀,可以提高发光元件的成品率及特性。

[0698] 另外,优选还在重叠于导电层123的位置上设置牺牲层118B。由此,可以抑制导电层123在显示装置的制造工序中受到损伤。

[0699] 作为牺牲层118B使用对膜133Bf的加工条件的耐性高的膜,具体而言,使用与膜133Bf的蚀刻选择比大的膜。

[0700] 牺牲层118B以低于膜133Bf所包含的各化合物的耐热温度的温度形成。形成牺牲层118B时的衬底温度典型地为200℃以下,优选为150℃以下,更优选为120℃以下,进一步优选为100℃以下,更进一步优选为80℃以下。

[0701] 在膜133Bf所包含的化合物的耐热温度高时可以提高牺牲层118B的沉积温度,所以是优选的。例如,也可以将形成牺牲层118B时的衬底温度设为100℃以上、120℃以上或140℃以上。沉积温度越高越可以形成致密且阻挡性高的无机绝缘膜。因此,通过上述温度沉积牺牲层,可以进一步减少膜133Bf受到的损伤,由此可以提高发光元件的可靠性。

[0702] 关于形成在膜133Bf上的其他各层(例如绝缘膜125f)的沉积温度也是与上述同样的。

[0703] 牺牲层118B例如可以利用溅射法、ALD法(包括热ALD法、PEALD法)、CVD法或真空蒸镀法形成。另外,也可以使用上述湿法沉积方法形成。

[0704] 牺牲层118B(在牺牲层118B具有叠层结构时,以接触于膜133Bf的方式设置的层)优选利用对膜133Bf带来的损伤较低的形成方法形成。例如,与溅射法相比,更优选利用ALD法或真空蒸镀法。

[0705] 牺牲层118B可以利用湿蚀刻法或干蚀刻法加工。牺牲层118B的加工优选通过各向异性蚀刻进行。

[0706] 通过利用湿蚀刻法,与利用干蚀刻法的情况相比,可以降低在加工牺牲层118B时膜133Bf受到的损伤。在利用湿蚀刻法时,例如优选使用显影液、四甲基氢氧化铵(TMAH)水溶液、稀氢氟酸、草酸、磷酸、乙酸、硝酸或包含上述两个以上的混合溶液等。此外,在利用湿蚀刻法时,也可以使用包含水、磷酸、稀氢氟酸及硝酸的混酸类药液。注意,用于湿蚀刻处理的药液可以为碱性或酸性。

[0707] 作为牺牲层118B,例如可以使用金属膜、合金膜、金属氧化物膜、半导体膜、无机绝缘膜和有机绝缘膜中的一种或多种。

[0708] 作为牺牲层118B例如各自可以使用金、银、铂、镁、镍、钨、铬、钼、铁、钴、铜、钯、钛、铝、钇、锆及钽等金属材料或者包含该金属材料的合金材料。

[0709] 牺牲层118B可以使用In-Ga-Zn氧化物、氧化铟、In-Zn氧化物、In-Sn氧化物、铟钛氧化物(In-Ti氧化物)、铟锡锌氧化物(In-Sn-Zn氧化物)、铟钛锌氧化物(In-Ti-Zn氧化物)、铟镓锡锌氧化物(In-Ga-Sn-Zn氧化物)、包含硅的铟锡氧化物等的金属氧化物。

[0710] 注意,也可以使用元素M(M为选自铝、硅、硼、钇、铜、钒、铍、钛、铁、镍、锗、钼、镧、铈、钕、钐、钆、铽、钨和镁中的一种或多种)代替上述镓。

[0711] 例如,作为非常适合半导体的制造工艺的材料,可以使用硅或锗等的半导体材料。另外,可以使用上述半导体材料的氧化物或氮化物。另外,可以使用碳等的非金属材料或其化合物。另外,可以使用钛、钽、钨、铬、铝等金属或包含它们中的一个以上的合金。另外,可以使用氧化钛或氧化铬等包含上述金属的氧化物或者氮化钛、氮化铬或氮化钽等氮化物。

[0712] 另外,作为牺牲层118B,可以使用能够用于保护层131的各种无机绝缘膜。尤其是,氧化绝缘膜与膜133Bf的密接性比氮化绝缘膜与膜133Bf的密接性高,所以是优选的。例如,可以将氧化铝、氧化钪及氧化硅等无机绝缘材料用于牺牲层118B。作为牺牲层118B,例如可以利用ALD法形成氧化铝膜。通过利用ALD法,可以减轻对基底(尤其是膜133Bf)的损伤,所以是优选的。

[0713] 例如,作为牺牲层118B可以采用利用ALD法形成的无机绝缘膜(例如,氧化铝膜)和利用溅射法形成的无机膜(例如,In-Ga-Zn氧化物膜、硅膜或钨膜)的叠层结构。

[0714] 另外,作为牺牲层118B和后面形成的绝缘层125的双方可以使用相同无机绝缘膜。例如,作为牺牲层118B和绝缘层125的双方可以使用利用ALD法形成的氧化铝膜。在此,牺牲层118B和绝缘层125既可以采用相同沉积条件,又可以采用不同沉积条件。例如,通过与绝缘层125同样的条件沉积牺牲层118B,可以形成牺牲层118B作为对水和氧中的至少一方的阻挡性高的绝缘层。另一方面,牺牲层118B是其大部分或全部在后面的工序中被去除的层,所以优选容易被加工。因此,牺牲层118B优选以与绝缘层125相比沉积时的衬底温度低的条件沉积。

[0715] 作为牺牲层118B也可以使用有机材料。例如,作为有机材料也可以使用可溶解于至少对位于膜133Bf的最上部的膜在化学上稳定的溶剂的材料。尤其是,可以适当地使用溶

解于水或醇的材料。当沉积上述材料时,优选的是,在将材料溶解于水或醇等溶剂的状态下通过上述湿法沉积方法涂布该材料,然后进行用来使溶剂蒸发的加热处理。此时,通过在减压气氛下进行加热处理,可以以低温且短时间去除溶剂,所以可以减少膜133Bf的热损伤,所以是优选的。

[0716] 此外,牺牲层118B也可以使用聚乙烯醇(PVA)、聚乙烯醇缩丁醛、聚乙烯吡咯烷酮、聚乙二醇、聚甘油、普鲁兰多糖、水溶性纤维素、可溶解于醇的聚酰胺树脂或全氟聚合物等氟树脂等有机树脂。

[0717] 例如,作为牺牲层118B可以采用利用蒸镀法和上述湿法沉积方法中的任意个形成的有机膜(例如,PVA膜)和利用溅射法形成的无机膜(例如,氮化硅膜)的叠层结构。

[0718] 注意,有时牺牲膜的一部分作为牺牲层残留在本发明的一个方式的显示装置中。

[0719] 接着,将牺牲层118B用作硬掩模加工膜133Bf来形成层133B(图40B)。

[0720] 由此,如图40B所示,层133B和牺牲层118B的叠层结构残留在像素电极111B上。另外,像素电极111R及像素电极111G露出。另外,在相当于连接部140的区域中,牺牲层118B残留在导电层123上。

[0721] 膜133Bf的加工优选利用各向异性蚀刻进行。尤其优选使用各向异性干蚀刻。或者,也可以利用湿蚀刻。

[0722] 然后,至少改变发光材料而反复进行两次与膜133Bf的形成工序、牺牲层118B的形成工序及层133B的形成工序同样的工序,由此在像素电极111R上形成层133R和牺牲层118R的叠层结构并在像素电极111G上形成层133G和牺牲层118G的叠层结构(图40C)。具体而言,层133R以包括发射红色光的发光层的方式形成,层133G以包括发射绿色光的发光层的方式形成。牺牲层118R、118G可以使用可用于牺牲层118B的材料,并且可以使用同一材料或者不同的材料。

[0723] 注意,层133B、层133G、层133R的侧面优选分别垂直或大致垂直于被形成面。例如,被形成面与这些侧面所成的角度优选为60度以上且90度以下。

[0724] 如上所述,利用光刻法形成的层133B、层133G及层133R中的相邻的两个层之间的距离可以减小到8 μm 以下、5 μm 以下、3 μm 以下、2 μm 以下或1 μm 以下。在此,该距离例如可以以层133B、层133G及层133R中的相邻的两个相对端部间的距离规定。通过如上述那样减小岛状EL层间的距离,可以提供一种具有高清晰度及高开口率的显示装置。

[0725] 接着,以覆盖像素电极、层133B、层133G、层133R、牺牲层118B、牺牲层118G及牺牲层118R的方式形成将在后面成为绝缘层125的绝缘膜125f,并在绝缘膜125f上形成绝缘层127(图40D)。

[0726] 作为绝缘膜125f,优选形成3nm以上、5nm以上或10nm以上且200nm以下、150nm以下、100nm以下或50nm以下的厚度的绝缘膜。

[0727] 绝缘膜125f例如优选利用ALD法形成。通过利用ALD法,可以减少沉积损伤,且可以沉积覆盖性高的膜,所以是优选的。作为绝缘膜125f,例如优选利用ALD法形成氧化铝膜。

[0728] 除此之外,绝缘膜125f也可以利用其沉积速度高于ALD法的溅射法、CVD法或PECVD法形成。由此,可以高生产率地制造可靠性高的显示装置。

[0729] 将成为绝缘层127的绝缘膜优选例如使用含有丙烯酸树脂的感光性树脂组成物通过上述湿法沉积方法(例如旋涂法)形成。优选的是,在沉积后进行加热处理(也称为前烘)

来去除该绝缘膜中的溶剂。接着,对该绝缘膜的一部分照射可见光线或紫外线而使绝缘膜的一部分感光。接着,进行显影来去除绝缘膜中的曝光区域。接着,进行加热处理(也被称为后烘)。由此,可以形成图40D所示的绝缘层127。注意,绝缘层127的形状不局限于图40D所示的形状。例如,绝缘层127的顶面可以具有凸曲面、凹曲面和平面中的一个或多个形状。另外,绝缘层127也可以覆盖绝缘层125、牺牲层118B、牺牲层118G和牺牲层118R中的至少一个端部的侧面。

[0730] 接着,如图40E所示,将绝缘层127用作掩模进行蚀刻处理,去除绝缘膜125f及牺牲层118R、牺牲层118G、牺牲层118R的一部分。由此,在牺牲层118B、牺牲层118G、牺牲层118R中分别形成开口,层133G、层133G、层133R及导电层123的顶面露出。注意,有时牺牲层118B、牺牲层118G、牺牲层118R的一部分残留在与绝缘层127及绝缘层125重叠的位置(牺牲层119B、牺牲层119G、牺牲层119R)。

[0731] 蚀刻处理可以以干蚀刻或湿蚀刻进行。另外,在使用与牺牲层118B、118G、118R同样的材料沉积绝缘膜125f时,可以一次性进行蚀刻处理,所以是优选的。

[0732] 如上所述,通过设置绝缘层127、绝缘层125、牺牲层118B、牺牲层118G及牺牲层118R,在各发光元件间,可以抑制公共层134及公共电极135中发生因断开部分的连接不良及因局部厚度较小的部分的电阻上升。由此,本发明的一个方式的显示装置可以提高显示品质。

[0733] 接着,在绝缘层127、层133B、层133G及层133R上依次形成公共层134及公共电极135(图40F)。

[0734] 公共层134可以通过蒸镀法(包括真空蒸镀法)、转印法、印刷法、喷墨法、涂布法等方法形成。

[0735] 公共电极135例如可以利用溅射法或真空蒸镀法形成。或者,也可以层叠利用蒸镀法形成的膜与利用溅射法形成的膜。

[0736] 如上所述,在本发明的一个方式的显示装置的制造方法中,岛状的层133B、岛状的层133G及岛状的层133R不使用高精细金属掩模形成而是在一个面上沉积膜之后进行加工来形成的,所以可以以均匀的厚度形成岛状层。并且,可以实现高清晰显示装置或者高开口率显示装置。另外,即使清晰度或开口率高且子像素间距离极小,也可以抑制相邻的子像素中层133B、层133G及层133R彼此接触。由此,可以抑制子像素间产生泄漏电流。因此,可以防止起因于非意图的发光串扰,由此可以实现对比度极高的显示装置。

[0737] 另外,通过在相邻的岛状EL层间设置端部具有锥形形状的绝缘层127,可以抑制在公共电极135的形成时发生断开,并且可以防止公共电极135中形成局部厚度较小的部分。由此,可以抑制在公共层134及公共电极135中发生因断开部分的连接不良以及因局部厚度较小的部分的电阻上升。由此,本发明的一个方式的显示装置可以同时实现高清晰化和高显示品质。

[0738] 本实施方式可以与其他实施方式适当地组合。

[0739] (实施方式3)

在本实施方式中,对可用于本发明的一个方式的半导体装置的显示装置的结构例子进行说明。

[0740] 本发明的一个方式的半导体装置可以形成得极微细,所以使用本发明的一个方式

的半导体装置的显示装置可以为极高清晰的显示装置。例如,可以将本发明的一个方式的显示装置用于手表型及手镯型等信息终端设备(可穿戴设备)的显示部及头戴显示器等VR用设备及眼镜型AR用设备等可戴在头上的设备(HMD:Head Mounted Display)的显示部。

[0741] [显示模块]

图41A是显示模块280的立体图。显示模块280包括显示装置200A及FPC290。注意,显示模块280所包括的显示装置不局限于显示装置200A,也可以是在后面说明的显示装置200B或显示装置200C。

[0742] 显示模块280包括衬底291及衬底292。显示模块280包括显示部281。显示部281是显示图像的区域。

[0743] 图41B是衬底291一侧的结构的立体示意图。衬底291上层叠有电路部282、电路部282上的像素电路部283及该像素电路部283上的像素部284。此外,衬底291的不与像素部284重叠的部分上设置有用来连接到FPC290的端子部285。端子部285与电路部282通过由多个布线构成的布线部286电连接。

[0744] 像素部284包括周期性地排列的多个像素284a。在图41B的右侧示出一个像素284a的放大图。像素284a包括呈现红色光的子像素11R、呈现绿色光的子像素11G以及呈现蓝色光的子像素11B等。

[0745] 像素电路部283包括周期性地排列的多个像素电路283a。一个像素电路283a控制一个像素284a所包括的三个发光器件的发光。一个像素电路283a可以包括控制一个发光器件的发光的三个电路。例如,像素电路283a可以采用对于一个发光器件至少具有一个选择晶体管、一个电流控制用晶体管(驱动晶体管)和电容器的结构。此时,选择晶体管的栅极被输入栅极信号,源极被输入源极信号。由此,可以实现有源矩阵型显示面板。

[0746] 电路部282包括用于驱动像素电路部283的各像素电路283a的电路。例如,优选包括栅极线驱动电路和源极线驱动电路中的一方或双方。此外,还可以具有运算电路、存储电路和电源电路等中的至少一个。另外,设置在电路部282中的晶体管也可以构成像素电路283a的一部分。就是说,也可以由像素电路部283所包括的晶体管及电路部282所包括的晶体管构成像素电路283a。

[0747] FPC290用作从外部向电路部282供应视频信号或电源电位等的布线。此外,也可以在FPC290上安装IC。

[0748] 显示模块280可以采用像素部284的下侧重叠设置有像素电路部283和电路部282中的一方或双方的结构,所以可以使显示部281具有极高的开口率(有效显示面积比)。例如,显示部281的开口率可以为40%以上且低于100%,优选为50%以上且95%以下,更优选为60%以上且95%以下。此外,能够极高密度地配置像素284a,由此可以使显示部281具有极高的清晰度。例如,显示部281优选2000ppi以上、更优选为3000ppi以上、进一步优选为5000ppi以上、更进一步优选为6000ppi以上且20000ppi以下或30000ppi以下的清晰度配置像素284a。

[0749] 这种显示模块280非常清晰,所以适合用于头戴式显示器等VR用设备或眼镜型AR用设备。例如,因为显示模块280具有极高清晰度的显示部281,所以在透过透镜观看显示模块280的显示部的结构中,即使用透镜放大显示部使用者也看不到像素,由此可以实现具有高度沉浸感的显示。此外,不局限于此,显示模块280还可以应用于具有相对较小型的显示

部的电子设备。例如,适合用于手表型设备等可穿戴式电子设备的显示部。

[0750] [显示装置200A]

图42所示的显示装置200A包括衬底331、发光元件130R、发光元件130G、发光元件130B、电容240及晶体管320。发光元件130R是呈现红色光的子像素11R所包括的显示元件,发光元件130G是呈现绿色光的子像素11G所包括的显示元件,发光元件130B是呈现蓝色光的子像素11B所包括的显示元件。

[0751] 衬底331相当于图41A中的衬底291。

[0752] 晶体管320是在形成沟道的半导体层中使用氧化物半导体的纵向沟道型晶体管。晶体管320可以使用实施方式1所示的各种晶体管。

[0753] 注意,虽然图42示出将晶体管100的结构用于晶体管320的例子,但是也可以使用晶体管100B的结构。

[0754] 衬底331上设置有绝缘层332。绝缘层332被用作阻挡层,该阻挡层防止水或氢等杂质从衬底331扩散到晶体管320且防止氧从半导体层108向绝缘层332一侧脱离。作为绝缘层332,例如可以使用与氧化硅膜相比氢或氧不容易扩散的膜诸如氧化铝膜、氧化钪膜、氮化硅膜等。

[0755] 绝缘层332上设置有导电层112a。另外,导电层112a上设置有导电层114,导电层114、导电层112a及绝缘层115上设置有绝缘层110b,绝缘层110b上设置有导电层112b。导电层114、绝缘层110b及导电层112b中都设置有开口,沿着各开口的侧壁设置有绝缘层110s。以覆盖导电层112a的顶面、绝缘层110s的侧壁及导电层112b的顶面的方式设置有半导体层108,半导体层108上设置有绝缘层106,绝缘层106上设置有导电层104。绝缘层106上设置有绝缘层195,导电层104以填充绝缘层195的开口的方式设置。此外,绝缘层195及导电层104上设置有绝缘层266。

[0756] 绝缘层266被用作层间绝缘层。绝缘层266与绝缘层195间也可以设置有防止水或氢等杂质从绝缘层195等扩散到晶体管320的阻挡层。作为阻挡层,可以使用与绝缘层332同样的绝缘膜。

[0757] 与导电层112b电连接的插头274以嵌入在绝缘层266、绝缘层195及绝缘层106中的方式设置。在此,插头274优选包括覆盖绝缘层266、绝缘层195及绝缘层106各自的开口的侧面及导电层112b的顶面的一部分的导电层274a以及与导电层274a的顶面接触的导电层274b。此时,作为导电层274a,优选使用氢及氧不容易扩散的导电材料。

[0758] 此外,绝缘层266上设置有电容240。电容240包括导电层241、导电层245及位于它们之间的绝缘层243。导电层241用作电容240中的一个电极,导电层245用作电容240中的另一个电极,并且绝缘层243用作电容240的介电质。

[0759] 导电层241设置在绝缘层266上,并嵌入在绝缘层254中。导电层241通过插头274与晶体管320的导电层112b电连接。绝缘层243以覆盖导电层241的方式设置。导电层245设置在隔着绝缘层243与导电层241重叠的区域中。

[0760] 以覆盖电容240的方式设置绝缘层255a,在绝缘层255a上设置绝缘层255b,并且在绝缘层255b上设置绝缘层255c。

[0761] 绝缘层255a、绝缘层255b及绝缘层255c可以适当地使用无机绝缘膜。例如,优选的是,作为绝缘层255a及绝缘层255c使用氧化硅膜,作为绝缘层255b使用氮化硅膜。由此,绝

缘层255b可以用作蚀刻保护膜。虽然在本实施方式中示出绝缘层255c的一部分被蚀刻而设置有凹部的例子,但是也可以不在绝缘层255c中设置凹部。

[0762] 绝缘层255c上设置有发光元件130R、发光元件130G及发光元件130B。

[0763] 发光元件130R包括像素电极111R、层133R、公共层134及公共电极135。发光元件130G包括像素电极111G、层133G、公共层134及公共电极135。发光元件130B包括像素电极111B、层133B、公共层134及公共电极135。公共层134和公共电极135共同设置在发光元件130R、发光元件130G及发光元件130B中。

[0764] 发光元件130R所包括的层133R包含至少发射红色光的发光有机化合物。发光元件130G所包括的层133G包含至少发射绿色光的发光有机化合物。发光元件130B所包括的层133B包含至少发射蓝色光的发光有机化合物。层133R、层133G及层133B也可以都被称为EL层,至少包括包含发光有机化合物的层(发光层)。

[0765] 显示装置200A按各发光颜色分别形成发光器件,因此低亮度的发光和高亮度的发光之间的色度变化小。此外,层133R、层133G及层133B彼此分离,所以即使采用高清晰显示面板也可以抑制在相邻的子像素间发生串扰。因此,可以实现高清晰且显示品质高的显示面板。

[0766] 相邻的发光元件间的区域设置有绝缘层125、绝缘层127及层128。

[0767] 在图42中,发光元件的像素电极111R、像素电极111G及像素电极111B通过嵌入在绝缘层255a、绝缘层255b及绝缘层255c中的插头256、嵌入在绝缘层254中的导电层241以及嵌入在绝缘层266、绝缘层195、绝缘层106及绝缘层110b中的插头274与晶体管320的导电层112a电连接。绝缘层255c的顶面的高度与插头256的顶面的高度一致或大致一致。插头可以使用各种导电材料。另外,在图45所示的例子中,发光元件的像素电极111R、像素电极111G及像素电极111B通过嵌入在绝缘层255a、绝缘层255b及绝缘层255c中的插头256、嵌入在绝缘层254中的导电层241以及嵌入在绝缘层266、绝缘层195及绝缘层106中的插头274与晶体管320的导电层112b电连接。

[0768] 另外,发光元件130R、130G及130B上设置有保护层131。保护层131上由粘合层171贴合有衬底170。

[0769] 相邻的两个像素电极111间没有设置覆盖像素电极111的顶面端部的绝缘层。因此,可以使相邻的发光元件间的间隔非常小。由此,可以实现高清晰或高分辨率的显示装置。

[0770] [显示装置200B]

图43及图46分别示出与图42及图45不同的显示装置的结构例子。以下,对其部分结构与上述结构不同的显示装置进行说明。注意,与上述相同的部分参照上述说明,有时省略说明。

[0771] 图43及图46所示的显示装置200B示出半导体层形成在平面上的平面型晶体管的晶体管320A与纵向沟道型晶体管的晶体管320B层叠的例子。晶体管320B与上述显示装置200A中的晶体管320具有同样的结构。

[0772] 晶体管320A包括半导体层351、绝缘层353、导电层354、一对导电层355、绝缘层356及导电层357。

[0773] 衬底331上设置有绝缘层352。绝缘层352用作阻挡层,该阻挡层防止水或氢等杂质

从衬底331扩散到晶体管320且防止氧从半导体层351向绝缘层352一侧脱离。作为绝缘层352,例如可以使用与氧化硅膜相比氢或氧不容易扩散的膜诸如氧化铝膜、氧化钪膜、氮化硅膜等。

[0774] 绝缘层352上设置有导电层357,并以覆盖导电层357的方式设置有绝缘层356。导电层357用作晶体管320A的第一栅电极,绝缘层356的一部分用作第一栅极绝缘层。绝缘层356中的至少接触半导体层351的部分优选使用氧化硅膜等氧化物绝缘膜。绝缘层356的顶面优选被平坦化。

[0775] 半导体层351设置在绝缘层356上。半导体层351优选含有呈现半导体特性的金属氧化物(也称为氧化物半导体)膜。一对导电层355接触于半导体层351上并用作源电极及漏电极。

[0776] 覆盖一对导电层355的顶面及侧面以及半导体层351的侧面等设置有绝缘层358、绝缘层350。绝缘层358被用作阻挡层,该阻挡层防止水或氢等杂质扩散到半导体层351以及氧从半导体层351脱离。作为绝缘层358,可以使用与上述绝缘层352相同的绝缘膜。

[0777] 绝缘层358及绝缘层350中设置有到达半导体层351的开口。该开口的内部填充有接触于半导体层351的顶面的绝缘层353、以及导电层354。导电层354被用作第二栅电极,绝缘层353被用作第二栅极绝缘层。

[0778] 以导电层354的顶面、绝缘层353的顶面及绝缘层350的顶面的高度一致或大致一致的方式对其进行平坦化处理,以覆盖它们的方式设置有绝缘层359。绝缘层359用作防止水或氢等杂质扩散到晶体管320A的阻挡层。绝缘层359可以使用与上述绝缘层352相同的绝缘膜。

[0779] 作为晶体管320A,采用由两个栅极夹持形成沟道的半导体层的结构。此外,也可以连接两个栅极,并通过对该两个栅极供应同一信号来驱动晶体管。或者,也可以通过对两个栅极中的一个施加用来控制阈值电压的电位,并对另一个施加用来进行驱动的电位,来控制晶体管的阈值电压。

[0780] [显示装置200C]

图44及图47分别示出与图42及图45不同的显示装置的结构例子。图44及图47所示的显示装置200C具有半导体衬底形成有沟道的晶体管310与纵向沟道型晶体管的晶体管320B层叠的结构。

[0781] 晶体管310是在衬底301中具有沟道形成区域的晶体管。作为衬底301,例如可以使用如单晶硅衬底等半导体衬底。晶体管310包括衬底301的一部分、导电层311、低电阻区域312、绝缘层313及绝缘层314。导电层311被用作栅电极。绝缘层313位于衬底301与导电层311之间,并被用作栅极绝缘层。低电阻区域312是衬底301中掺杂有杂质的区域,并被用作源极和漏极中的一个。绝缘层314覆盖导电层311的侧面。

[0782] 此外,在相邻的两个晶体管310之间,以嵌入在衬底301中的方式设置有元件分离层315。

[0783] [显示装置200D]

以下对其部分结构与上述结构不同的显示装置进行说明。注意,与上述相同的部分参照上述说明,有时省略说明。

[0784] 图48所示的显示装置200D与图42所示的显示装置200A的不同之处在于晶体管320

采用晶体管100A的结构等。

[0785] 衬底331上设置有绝缘层332。绝缘层332上设置有导电层112a。另外,导电层112a及绝缘层115上设置有绝缘层110b,绝缘层110b上设置有导电层112c。绝缘层110b及导电层112c中都设置有开口,沿着各开口的侧壁设置有绝缘层110s。以覆盖导电层112a的顶面、绝缘层110s的侧壁及导电层112c的顶面的方式设置有半导体层108,半导体层108上设置有绝缘层106,绝缘层106上设置有导电层104。绝缘层106上设置有绝缘层195,导电层104以填充绝缘层195的开口的的方式设置。此外,绝缘层195及导电层104上设置有绝缘层266。

[0786] 与导电层112c电连接的插头274以嵌入在绝缘层266、绝缘层195及绝缘层106中的方式设置。在此,插头274优选包括覆盖绝缘层266、绝缘层195及绝缘层106各自的开口的侧面及导电层112c的顶面的一部分的导电层274a以及与导电层274a的顶面接触的导电层274b。此时,作为导电层274a,优选使用氢及氧不容易扩散的导电材料。

[0787] 此外,绝缘层266上设置有电容240。电容240包括导电层241、导电层245及位于它们之间的绝缘层243。导电层241用作电容240中的一个电极,导电层245用作电容240中的另一个电极,并且绝缘层243用作电容240的介电质。

[0788] 导电层241设置在绝缘层266上,并嵌入在绝缘层254中。导电层241通过插头274与晶体管320的导电层112c电连接。绝缘层243以覆盖导电层241的方式设置。导电层245设置在隔着绝缘层243与导电层241重叠的区域中。

[0789] 以覆盖电容240的方式设置绝缘层255a,在绝缘层255a上设置绝缘层255b,并且在绝缘层255b上设置绝缘层255c。

[0790] 绝缘层255c上设置有发光元件130R、发光元件130G及发光元件130B。

[0791] 发光元件130R包括像素电极111R、层133R、公共层134及公共电极135。发光元件130G包括像素电极111G、层133G、公共层134及公共电极135。发光元件130B包括像素电极111B、层133B、公共层134及公共电极135。公共层134和公共电极135共同设置在发光元件130R、发光元件130G及发光元件130B中。

[0792] 发光元件130R所包括的层133R包含至少发射红色光的发光有机化合物。发光元件130G所包括的层133G包含至少发射绿色光的发光有机化合物。发光元件130B所包括的层133B包含至少发射蓝色光的发光有机化合物。层133R、层133G及层133B也可以都被称为EL层,至少包括包含发光有机化合物的层(发光层)。

[0793] 显示装置200D按各发光颜色分别形成发光器件,因此低亮度的发光和高亮度的发光之间的色度变化小。此外,层133R、层133G及层133B彼此分离,所以即使采用高清晰显示面板也可以抑制在相邻的子像素间发生串扰。因此,可以实现高清晰且显示品质高的显示面板。

[0794] 相邻的发光元件间的区域设置有绝缘层125、绝缘层127及层128。

[0795] 发光元件的像素电极111R、像素电极111G及像素电极111B通过嵌入在绝缘层255a、绝缘层255b及绝缘层255c中的插头256、嵌入在绝缘层254中的导电层241以及插头274与晶体管320的导电层112c电连接。绝缘层255c的顶面的高度与插头256的顶面的高度一致或大致一致。插头可以使用各种导电材料。

[0796] 另外,发光元件130R、130G及130B上设置有保护层131。保护层131上由粘合层171贴合有衬底170。

[0797] 相邻的两个像素电极111间没有设置覆盖像素电极111的顶面端部的绝缘层。因此,可以使相邻的发光元件间的间隔非常小。由此,可以实现高清晰或高分辨率的显示装置。

[0798] [显示装置200E]

以下对其部分结构与上述结构不同的显示装置进行说明。注意,与上述相同的部分参照上述说明,有时省略说明。

[0799] 图49所示的显示装置200E示出半导体层形成在平面上的平面型晶体管的晶体管320A与纵向沟道型晶体管的晶体管320B层叠的例子。晶体管320A与显示装置200B中的晶体管320A具有同样的结构。另外,晶体管320B与上述显示装置200D中的晶体管320具有同样的结构。

[0800] 晶体管320A包括半导体层351、绝缘层353、导电层354、一对导电层355、绝缘层356及导电层357。

[0801] 衬底331上设置有绝缘层352。绝缘层352上设置有导电层357,以覆盖导电层357的方式设置有绝缘层356。

[0802] 半导体层351设置在绝缘层356上。半导体层351优选含有呈现半导体特性的金属氧化物(也称为氧化物半导体)膜。一对导电层355接触于半导体层351上并用作源电极及漏电极。

[0803] 覆盖一对导电层355的顶面及侧面以及半导体层351的侧面等设置有绝缘层358、绝缘层350。

[0804] 绝缘层358及绝缘层350中设置有到达半导体层351的开口。该开口的内部填充有接触于半导体层351的顶面的绝缘层353、以及导电层354。导电层354被用作第二栅电极,绝缘层353被用作第二栅极绝缘层。

[0805] 以导电层354的顶面、绝缘层353的顶面及绝缘层350的顶面的高度一致或大致一致的方式对其进行平坦化处理,以覆盖它们的方式设置有绝缘层359。绝缘层359用作防止水或氢等杂质扩散到晶体管320A的阻挡层。绝缘层359可以使用与上述绝缘层352相同的绝缘膜。

[0806] 作为晶体管320A,采用由两个栅极夹持形成沟道的半导体层的结构。此外,也可以连接两个栅极,并通过对该两个栅极供应同一信号来驱动晶体管。或者,也可以通过对两个栅极中的一个施加用来控制阈值电压的电位,并对另一个施加用来进行驱动的电位,来控制晶体管的阈值电压。

[0807] [显示装置200F]

图50所示的显示装置200F具有在半导体衬底中形成沟道的晶体管310与纵向沟道型晶体管的晶体管320B层叠的结构。晶体管310与显示装置200C中的晶体管310具有同样的结构。另外,晶体管320与上述显示装置200D中的晶体管320具有同样的结构。

[0808] [显示装置的结构例子]

图51示出可用于图41的像素部284等的结构的一个例子。

[0809] 本发明的一个方式是包括发光元件(也称为发光器件)的显示装置。显示装置包括发光颜色不同的两个以上的像素。像素各自包括发光元件。发光元件各自包括一对电极及其间的EL层。发光元件优选为有机EL元件(有机电致发光元件)。发射不同颜色的两个以上

的发光元件各自包括包含不同发光材料的EL层。例如,通过包括分别发射红色(R)、绿色(G)或蓝色(B)的光的三种发光元件,可以实现全彩色显示装置。

[0810] 在制造包括发光颜色不同的多个发光元件的显示装置时,需要将至少包含发光材料的层(发光层)分别形成成为岛状。这里,已知在分别形成EL层的一部分或全部时,利用使用金属掩模等荫罩的蒸镀法形成岛状有机膜的方法。然而,这方法由于金属掩模的精度、金属掩模与衬底的错位、金属掩模的挠曲以及蒸气散射等所导致的沉积了的膜的轮廓变大等的各种影响,而岛状有机膜的形状及位置与设计时的形状及位置产生偏差,难以实现显示装置的高清晰化及高开口率化。此外,在蒸镀中,有时因层的轮廓模糊而端部的厚度变小。就是说,有时根据位置而岛状发光层的厚度不同。此外,当制造大型且高分辨率或高清晰的显示装置时,有如下担忧:由于金属掩模的低尺寸精度及热等所引起的变形,制造成品率下降。因此,已进行如下措施:通过采用Pentile排列等特殊像素排列方式而模拟地提高清晰度(也称为像素密度)。

[0811] 注意,在本说明书等中,岛状是指在同一工序中形成的使用同一材料的两个以上的层物理分离的状态。例如,岛状发光层是指该发光层与相邻的发光层物理分离的状态。

[0812] 在本发明的一个方式中,不使用高精细金属掩模(FMM)等荫罩而利用光刻法将EL层加工为微细图案。因此,可以实现目前难以实现的具有高清晰度和高开口率的显示装置。此外,由于可以分别制造EL层,所以可以实现非常鲜明且对比度高的显示品质高的显示装置。此外,例如,也可以使用金属掩模和光刻的双方将EL层加工为微细图案。

[0813] 此外,可以物理性地分离EL层的一部分或全部。由此,可以抑制经由相邻的发光元件共通使用的层(也称为公共层)的发光元件间的泄漏电流。因此,可以抑制起因于非意图的发光的串扰,从而可以实现对比度非常高的显示装置。尤其是,可以实现在低亮度下电流效率高的显示装置。

[0814] 本发明的一个方式也可以实现组合白色发光的发光元件和滤色片的显示装置。在此情况下,可以将相同结构的发光元件用作发射不同颜色的光的像素(子像素)中的各发光元件,各发光元件中的所有层都可以用作公共层。再者,也可以通过利用光刻切断各EL层的一部分或全部。由此,可以抑制经由公共层的泄漏电流而实现对比度高的显示装置。尤其是,在具有隔着导电性高的中间层层叠多个发光层的串联结构的元件中,可以有效地防止经由该中间层的泄漏电流,所以可以实现兼具高亮度、高清晰度及高对比度的显示装置。

[0815] 当利用光刻法加工EL层时,有时因发光层的一部分露出导致劣化。因此,优选设置至少覆盖岛状发光层的侧面的绝缘层。该绝缘层也可以覆盖岛状EL层的顶面的一部分。该绝缘层优选使用对水及氧具有阻挡性的材料。例如,可以使用不容易使水或氧扩散的无机绝缘膜。由此,可以抑制EL层的劣化而实现可靠性高的显示装置。

[0816] 此外,在相邻的两个发光元件间有不设置有各发光元件的EL层的区域(凹部)。在以覆盖该凹部的方式形成公共电极或者公共电极及公共层的情况下,有时发生公共电极因EL层端部的台阶而分断的现象(也称为断开),导致EL层上的公共电极被绝缘。于是,优选采用使用用作平坦化膜的树脂层填充位于相邻的两个发光元件间的局部性的台阶的结构(也称为LFP:Local Filling Planarization)。该树脂层被用作平坦化膜。由此,可以抑制公共层或公共电极的断开而实现可靠性高的显示装置。

[0817] 以下,参照附图说明本发明的一个方式的显示装置的更具体的结构例子。

[0818] 图51A示出本发明的一个方式的显示装置200的俯视示意图。显示装置200在衬底101上包括多个呈现红色的发光元件130R、多个呈现绿色的发光元件130G及多个呈现蓝色的发光元件130B。在图51A中,为了易于区别各发光元件,将R、G、B的符号记载于各发光元件的发光区域内。

[0819] 发光元件130R、发光元件130G及发光元件130B都以矩阵状排列。图51A示出在一个方向上排列同一个颜色的发光元件的所谓的条纹排列排列。注意,发光元件的排列方法不局限于此,还可以使用S条纹排列、Delta排列、拜耳排列、锯齿形(zigzag)排列等排列方法,也可以使用Pentile排列、Diamond排列等。

[0820] 另外,图51A示出与公共电极135电连接的连接电极111C。连接电极111C被供应用来对公共电极135供应的电位(例如,阳极电位或阴极电位)。连接电极111C设置在发光元件130R等排列的显示区域的外侧。

[0821] 连接电极111C可以沿着显示区域的外周设置。例如,既可以沿着显示区域的外周的一个边设置,又可以沿着显示区域的外周的两个以上的边设置。就是说,在显示区域的顶面形状为长方形的情况下,连接电极111C的顶面形状可以为带状(长方形)、L字状、“门”字状(方括号状)或四角形等。

[0822] 图51B、图51C分别是对应于图51A中的点划线A1-A2及点划线A3-A4的截面示意图。图51B示出发光元件130R、发光元件130G及发光元件130B的截面示意图,图51C示出连接电极111C与公共电极135连接的连接部140的截面示意图。

[0823] 发光元件130R包括像素电极111R、层133R、公共层134及公共电极135。发光元件130G包括像素电极111G、层133G、公共层134及公共电极135。发光元件130B包括像素电极111B、层133B、公共层134及公共电极135。

[0824] 层133及公共层134分别独立地包括电子注入层、电子传输层、空穴注入层和空穴传输层中的一个以上。例如,可以采用如下结构:层133具有从像素电极111一侧依次层叠有空穴注入层、空穴传输层、发光层及电子传输层的叠层结构,并且公共层134包括电子注入层。

[0825] 公共电极135上以覆盖发光元件130R、发光元件130G及发光元件130B的方式设置有保护层131。保护层131具有防止水等杂质从上方扩散到各发光元件的功能。

[0826] 像素电极111的端部优选具有锥形形状。在像素电极111的端部具有锥形形状时,沿着像素电极111的端部设置的层133也可以具有锥形形状。通过使像素电极111的端部具有锥形形状,可以提高跨着像素电极111的端部设置的层133的覆盖性。另外,通过使像素电极111的侧面具有锥形形状,可以通过洗涤处理等容易去除制造工序中的异物(例如,灰尘或微粒等),所以是优选的。

[0827] 层133利用光刻法被加工为岛状。因此,有时层133具有在其端部顶面与侧面所成的角近于90°的形状。另一方面,使用FMM(Fine Metal Mask:高精细金属掩模)等形成的有机膜的厚度有越靠近端部越减薄的倾向,例如有时其顶面在1 μ m以上且10 μ m以下的范围内形成为坡状,因此难以区别顶面与侧面。

[0828] 相邻的两个发光元件间包括绝缘层125、绝缘层127及牺牲层(牺牲层119B、牺牲层119G、牺牲层119R)。

[0829] 在相邻的两个发光元件间,各层133的侧面隔着绝缘层127彼此相对。绝缘层127位

于相邻的两个发光元件间,并以覆盖各层133的端部及两个层133间的区域的方式设置。绝缘层127具有平滑的凸状的顶面形状,以覆盖绝缘层127的顶面的方式设置有公共层134及公共电极135。

[0830] 绝缘层125与层133的侧面接触。此外,绝缘层125覆盖层133的上端部。此外,绝缘层125的一部分与衬底101的顶面接触。

[0831] 绝缘层125位于绝缘层127与层133间,并被用作用来防止绝缘层127接触于层133的保护膜。

[0832] 图51C示出连接电极111C与公共电极135电连接的连接部140。在连接部140中,在连接电极111C上,绝缘层125及绝缘层127中设置有开口部。在该开口部,连接电极111C与公共电极135电连接。

[0833] 注意,图51C示出连接电极111C与公共电极135电连接的连接部140,但是也可以在连接电极111C上隔着公共层134设置公共电极135。尤其是,在作为公共层134使用载流子注入层的情况下,用于该公共层134的材料电阻率充分低且其厚度也很薄,所以在很多情况下公共层134位于连接部140也没有问题。由此,可以使用相同遮蔽掩模形成公共电极135及公共层134,所以可以降低制造成本。

[0834] 本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。

[0835] (实施方式4)

在本实施方式中,对可用于本发明的一个方式的显示装置的电路、布局等进行说明。

[0836] 图52是说明显示装置200的方框图。显示装置200包括显示部435、第一驱动电路部431及第二驱动电路部432。

[0837] 显示部435包括配置为 m 行(m 为1以上的整数) n 列(n 为1以上的整数)的矩阵状的多个像素230。另外,多个像素230例如可以被用作对应于不同颜色的子像素。例如,多个像素230被分类为后述图56A等所示的像素230a、像素230b及像素230c。

[0838] 显示部435例如对应于图24的显示部168,像素230a、像素230b、像素230c及像素440例如分别对应于图24的子像素11R、子像素11G、子像素11B及像素210。

[0839] 此外,显示部435例如对应于图41的显示部281,像素230a、像素230b、像素230c及像素440例如分别对应于图41的子像素11R、子像素11G、子像素11B及像素284a。

[0840] 在图52中,将第一行第 n 列的像素230记作像素230[1, n],将第 m 行第一列的像素230记作像素230[m ,1],将第 m 行第 n 列的像素230记作像素230[m , n]。另外,有时将显示部435中的任意像素230记作像素230[r , s]。 r 为1以上且 m 以下的整数, s 为1以上且 n 以下的整数。

[0841] 第一驱动电路部431所包括的电路例如被用作扫描线驱动电路。第二驱动电路部432所包括的电路例如被用作信号线驱动电路。注意,在隔着显示部435与第一驱动电路部431相对的位置也可以设置某个电路。在隔着显示部435与第二驱动电路部432相对的位置也可以设置某个电路。注意,在本说明书等中,有时将第一驱动电路部431及第二驱动电路部432所包括的电路总称为外围驱动电路433。

[0842] 作为外围驱动电路433,可以使用移位寄存器电路、电平转换器电路、反相器电路、

锁存电路、模拟开关电路、复用器电路、解复用器电路、逻辑电路等各种电路。

[0843] 在外围驱动电路433中,可以使用根据本发明的一个方式的晶体管100、晶体管100B及晶体管100A等。注意,外围驱动电路中的晶体管也可以通过与像素230中的晶体管相同的工序形成。

[0844] 另外,显示装置200包括彼此大致平行地配置且其电位被第一驱动电路部431中的电路控制的m个布线436;以及彼此大致平行地配置且其电位被第二驱动电路部432中的电路控制的n个布线437。

[0845] 在图52中,示出布线436和布线437连接到像素230的例子。但是,布线436和布线437是一个例子,连接到像素230的布线不局限于布线436和布线437。

[0846] <像素电路的结构例子>

图53A及图53B、图54A及图54B以及图55示出像素230的结构例子。像素230包括像素电路51(像素电路51C、像素电路51D、像素电路51G、像素电路51H或像素电路51J)及发光元件61。

[0847] 本实施方式等所说明的发光元件(也称为发光器件)是指有机EL元件(也被称为OLED(Organic Light Emitting Diode:有机发光二极管))等自发光型发光器件。另外,电连接到像素电路的发光元件可以为LED(Light Emitting Diode:发光二极管)、微型LED、QLED(Quantum-dot Light Emitting Diode:量子点发光二极管)、半导体激光器等自发光型发光元件。

[0848] 图53A所示的像素电路51C是包括晶体管52A、晶体管52B及电容53的2Tr1C型像素电路。

[0849] 晶体管52A的源极和漏极中的一个与布线SL电连接,晶体管52A的栅极与布线GL电连接。晶体管52A的源极和漏极中的一个与晶体管52B的栅极及电容53的一个端子电连接。晶体管52B的源极和漏极中的一个与布线ANO电连接。晶体管52B的源极和漏极中的另一个与电容53的另一个端子及发光元件61的阳极电连接。发光元件61的阴极与布线VCOM电连接。晶体管52A的源极和漏极中的另一个、晶体管52B的栅极及电容53的一个端子电连接的区域被用作节点ND。

[0850] 布线GL相当于布线436,布线SL相当于布线437。布线VCOM是供应用来给发光元件61提供电流的电位的布线。晶体管52A具有根据布线GL的电位控制布线SL和晶体管52B的栅极之间的导通状态或非导通状态的功能。例如,将VDD供应到布线ANO,将VSS供应到布线VCOM。

[0851] 通过使晶体管52A处于开启状态,图像信号从布线SL供应到节点ND。然后,通过使晶体管52A处于关闭状态,图像信号保持在节点ND中。为了确实保持供应到节点ND的图像信号,优选作为晶体管52A使用关态电流小的晶体管。例如,作为晶体管52A优选使用0S晶体管。

[0852] 晶体管52B具有控制流过发光元件61的电流量的功能。电容53具有保持晶体管52B的栅极电位的功能。发光元件61所发射的光的强度根据供应到晶体管52B的栅极(节点ND)的图像信号被控制。

[0853] 在图53A所示的像素电路51C中,晶体管52B包括背栅极。晶体管52B的背栅极与晶体管52B的源极和漏极中的另一个电连接。

[0854] 作为晶体管52A和晶体管52B中的至少一个,例如可以使用上述实施方式所示的晶体管100。

[0855] 作为晶体管52A和晶体管52B中的至少一个,例如可以使用上述实施方式所示的晶体管100A。

[0856] 另外,作为晶体管52B,例如可以使用上述实施方式所示的晶体管100或晶体管100A,作为晶体管52A,例如可以使用上述实施方式所示的晶体管100B。通过作为晶体管52B使用晶体管100或晶体管100A,可以增加显示装置所包括的显示部的灰度数。此外,可以稳定显示装置所具有的发光亮度。此外,可以提高显示装置的可靠性。此外,通过作为晶体管52A使用晶体管100B,可以提高显示装置的工作速度。此外,可以提高显示装置的显示品质。

[0857] 图53B所示的像素电路51D是包括晶体管52A、晶体管52B、晶体管52C及电容53的3Tr1C型像素电路。图53B所示的像素电路51D具有对图53A所示的像素电路51C追加晶体管52C而成的结构。

[0858] 晶体管52C的源极和漏极中的一个与晶体管52B的源极和漏极中的另一个电连接。晶体管52C的源极和漏极中的另一个与布线V0电连接。例如,布线V0被供应基准电位。

[0859] 晶体管52C具有根据布线GL的电位控制晶体管52B的源极和漏极中的另一个和布线V0之间的导通状态或非导通状态的功能。布线V0是用来供应基准电位的布线。当作为晶体管52B使用n沟道型晶体管时,可以由经过晶体管52C供应的布线V0的基准电位抑制晶体管52B的栅极-源极间电位的不均匀。

[0860] 此外,可以使用布线V0取得可用于像素参数的设定的电流值。更具体而言,布线V0可以被用作将流过晶体管52B的电流或流过发光元件61的电流输出到外部的监控线。输出到布线V0的电流可以由源极跟随电路等转换为电压并输出到外部。或者,可以由A/D转换器等转换为数字信号并输出到外部。

[0861] 在图53B所示的像素电路51D中,晶体管52B包括背栅极。晶体管52B的背栅极与晶体管52B的源极和漏极中的另一个电连接。

[0862] 作为晶体管52A、晶体管52B和晶体管52C中的至少一个,例如可以使用上述实施方式所示的晶体管100。

[0863] 作为晶体管52A、晶体管52B和晶体管52C中的至少一个,例如可以使用上述实施方式所示的晶体管100A。

[0864] 另外,作为晶体管52B,例如可以使用上述实施方式所示的晶体管100或晶体管100A,作为晶体管52A及晶体管52C,例如可以使用上述实施方式所示的晶体管100B。

[0865] 图54A所示的像素电路51G具有对图53B所示的像素电路51D追加晶体管52D的结构。图54A所示的像素电路51G是包括晶体管52A、晶体管52B、晶体管52C、晶体管52D及电容53的4Tr1C型像素电路。

[0866] 晶体管52D的源极和漏极中的一个与节点ND电连接,源极和漏极中的另一个与布线V0电连接。另外,晶体管52D包括背栅极。

[0867] 像素电路51G与布线GL1、布线GL2及布线GL3电连接。布线GL1与晶体管52A的栅极电连接,布线GL2与晶体管52C的栅极电连接,布线GL3与晶体管52D的栅极电连接。注意,在本实施方式等中,有时将布线GL1、布线GL2及布线GL3总称为布线GL。因此,布线GL不局限于一个,有时为多个。

[0868] 通过同时使晶体管52C及晶体管52D处于导通状态,晶体管52B的源极及栅极成为相同电位,所以可以使晶体管52B处于非导通状态。由此,可以强制性地遮断流过发光元件61的电流。这种像素电路是在使用交替地设置显示期间及关灯期间的显示方法时优选的。

[0869] 图54B所示的像素电路51H是对上述像素电路51G追加电容53A的例子。电容53A被用作存储电容。图54A所示的像素电路51G是4Tr1C型像素电路。此外,图54B所示的像素电路51H是4Tr2C型像素电路。

[0870] 作为晶体管52A、晶体管52B、晶体管52C和晶体管52D中的至少一个,例如可以使用上述实施方式所示的晶体管100。

[0871] 作为晶体管52A、晶体管52B、晶体管52C和晶体管52D中的至少一个,例如可以使用上述实施方式所示的晶体管100A。

[0872] 在图54A所示的像素电路51G及图54B所示的像素电路51H中,晶体管52B包括背栅极。晶体管52B的背栅极与晶体管52B的源极和漏极中的另一个电连接。作为晶体管52B,例如可以使用上述实施方式所示的晶体管100或晶体管100A。另外,作为晶体管52A、晶体管52C及晶体管52D,例如可以使用上述实施方式所示的晶体管100B。

[0873] 图55所示的像素电路51J是包括晶体管52A、晶体管52B、晶体管52C、晶体管52D、晶体管52E、晶体管52F及电容53的6Tr1C型像素电路。晶体管52A至晶体管52F包括背栅极。

[0874] 晶体管52A的源极和漏极中的一个与布线SL电连接,晶体管52A的栅极与布线GL2电连接。晶体管52D的源极和漏极中的一个与布线AN0电连接,晶体管52D的栅极与布线GL1电连接。晶体管52D的源极和漏极中的另一个与晶体管52B的源极和漏极中的一个电连接。晶体管52B的源极和漏极中的另一个与晶体管52A的源极和漏极中的另一个以及晶体管52F的源极和漏极中的一个电连接。晶体管52F的栅极与布线GL3电连接。

[0875] 晶体管52E的源极和漏极中的一个与晶体管52D的源极和漏极中的另一个以及晶体管52B的源极和漏极中的一个电连接。晶体管52E的源极和漏极中的另一个与晶体管52B的栅极以及电容53的一个端子电连接。电容53的另一个端子与晶体管52F的源极和漏极中的另一个、发光元件61的阳极及晶体管52C的源极和漏极中的一个电连接。晶体管52E的栅极及晶体管52C的栅极与布线GL4电连接。晶体管52C的源极和漏极中的另一个与布线V0电连接。晶体管52E的源极和漏极中的另一个、晶体管52B的栅极以及电容53的一个端子电连接的区域被用作节点ND。

[0876] 在图55中,晶体管52B包括背栅极。晶体管52B的背栅极与晶体管52A的源极和漏极中的另一个电连接。

[0877] 作为晶体管52A、晶体管52B、晶体管52C、晶体管52D、晶体管52E和晶体管52F中的至少一个,例如可以使用上述实施方式所示的晶体管100。

[0878] 作为晶体管52A、晶体管52B、晶体管52C、晶体管52D、晶体管52E和晶体管52F中的至少一个,例如可以使用上述实施方式所示的晶体管100A。

[0879] 作为晶体管52B,例如可以使用上述实施方式所示的晶体管100或晶体管100A。另外,作为晶体管52A、晶体管52C、晶体管52D、晶体管52E及晶体管52F,例如可以使用上述实施方式所示的晶体管100B。或者,作为晶体管52D及晶体管52F等,有时可以使用晶体管100或晶体管100A。

[0880] 通过将根据本发明的一个方式的晶体管用于显示装置的像素电路,可以缩小像素

电路的占有面积。因此,可以提高显示装置的清晰度。例如,可以实现清晰度为1000ppi以上、优选为2000ppi以上、更优选为3000ppi以上、进一步优选为4000ppi以上、还优选为5000ppi以上、再进一步优选为6000ppi以上且10000ppi以下、9000ppi以下或8000ppi以下的显示装置。

[0881] 另外,通过缩小像素电路的占有面积,可以增加显示装置的像素数(提高分辨率)。例如,可以实现HD(像素数为 1280×720)、FHD(像素数为 1920×1080)、WQHD(像素数为 2560×1440)、WQXGA(像素数为 2560×1600)、4K2K(像素数为 3840×2160)或8K4K(像素数为 7680×4320)等分辨率极高的显示装置。

[0882] 因此,通过将根据本发明的一个方式的晶体管用于显示装置的像素电路,可以提高显示装置的显示品质。另外,在使用EL元件的底发射型显示装置中可以提高像素的开口率。开口率高的像素可以以与开口率较低的像素相比更低的电流密度实现具有与开口率较低的像素相同的亮度的发光。因此,可以提高显示装置的可靠性。

[0883] <像素布局>

参照图56A至图56G及图57A至图57K主要说明与图51A不同的像素布局。子像素的排列没有特别的限制,可以采用各种像素布局。作为子像素的排列,例如可以举出条纹排列、S条纹排列、矩阵排列、Delta排列、拜耳排列、Pentile排列等。

[0884] 注意,图51A、图56A至图56G及图57A至图57K所示的子像素的顶面形状相当于发光区域的顶面形状。

[0885] 另外,作为子像素的顶面形状,例如可以举出三角形、四角形(包括长方形、正方形)、五角形等多角形、角部圆的上述多角形形状、椭圆形或圆形等。

[0886] 子像素(像素230)所包括的像素电路51既可以与发光区域重叠配置,又可以配置在发光区域的外侧。

[0887] 图56A所示的像素440采用S条纹排列。图56A所示的像素440由像素230a、像素230b、像素230c的三种子像素构成。

[0888] 图56B所示的像素440包括具有角部呈圆形的近似三角形或近似梯形的顶面形状的像素230a、具有角部呈圆形的近似三角形或近似梯形的顶面形状的像素230b以及具有角部呈圆形的近似四角形或近似六角形的顶面形状的像素230c。另外,像素230b的发光面积大于像素230a。如此,各子像素的形状及尺寸可以分别独立决定。例如,包括可靠性高的发光器件的子像素的尺寸可以更小。

[0889] 图56C所示的像素440A及像素440B采用Pentile排列。图56C示出交替配置包括像素230a及像素230b的像素440A及包括像素230b及像素230c的像素440B的例子。

[0890] 图56D至图56F所示的像素440A及像素440B采用Delta排列。像素440A在上面的行(第一行)包括两个子像素(像素230a及像素230b),在下面的行(第二行)包括一个子像素(像素230c)。像素440B在上面的行(第一行)包括一个子像素(像素230c),在下面的行(第二行)包括两个子像素(像素230a及像素230b)。

[0891] 图56D是各子像素具有带圆角的近似四角形的顶面形状的例子,图56E是各子像素具有圆形的顶面形状的例子,图56F是各子像素具有带圆角的近似六角形的顶面形状的例子。

[0892] 在图56F中,各子像素配置在排列为最紧密的六角形区域的内侧。各子像素以在着

眼于其中一个子像素时被六个子像素围绕的方式配置。此外,以呈现相同颜色的光的子像素不相邻的方式设置。例如,各子像素以在着眼于像素230a时交替地配置的三个像素230b和三个像素230c围绕像素230a的方式设置。

[0893] 图56G示出各颜色的子像素配置为锯齿形状的例子。具体而言,在俯视时,在列方向上排列的两个子像素(例如,像素230a与像素230b或者像素230b与像素230c)的上边的位置错开。

[0894] 在图56A至图56G所示的各像素中,例如优选的是,作为像素230a使用发射红色光的子像素R,作为像素230b使用发射绿色光的子像素G,并且作为像素230c使用发射蓝色光的子像素B。注意,子像素的结构不局限于此,可以适当地决定子像素所发射的颜色及排列顺序。例如,也可以作为像素230b使用发射红色光的子像素R,作为像素230a使用发射绿色光的子像素G。

[0895] 在光刻法中,被加工的图案越微细越不能忽视光的衍射所带来的影响,所以在通过曝光转移光掩模的图案时其保真度下降,难以将抗蚀剂掩模加工为所希望的形状。因此,即使光掩模的图案为矩形,也易于形成带圆角的图案。因此,子像素的顶面形状有时呈带圆角的多角形状、椭圆形或圆形等。

[0896] 并且,在使用抗蚀剂掩模将EL层加工为岛状时,形成在EL层上的抗蚀剂膜需要以低于EL层的耐热温度的温度固化。因此,根据EL层的材料的耐热温度及抗蚀剂材料的固化温度而有时抗蚀剂膜的固化不充分。固化不充分的抗蚀剂膜在被加工时有时呈远离所希望的形状的形状。其结果是,EL层的顶面形状有时呈带圆角的多角形状、椭圆形或圆形等。例如,当要形成顶面形状为正方形的抗蚀剂掩模时,有时形成圆形顶面形状的抗蚀剂掩模而EL层的顶面形状呈圆形。

[0897] 为了使EL层的顶面形状呈所希望的形状,也可以利用以设计图案与转移图案一致的方式预先校正掩模图案的技术(OPC(Optical Proximity Correction:光学邻近效应修正)技术)。具体而言,在OPC技术中,对掩模图案上的图形角部等追加校正用图案。

[0898] 如图57A至图57I所示,像素可以包括四种子像素。

[0899] 图57A至图57C所示的像素440采用条纹排列。

[0900] 图57A是各子像素具有长方形的顶面形状的例子,图57B是各子像素具有连接两个半圆与长方形的顶面形状的例子,图57C是各子像素具有椭圆形的顶面形状的例子。

[0901] 图57D至图57F所示的像素440采用矩阵排列。

[0902] 图57D是各子像素具有正方形的顶面形状的例子,图57E是各子像素具有角部呈圆形的近似正方形的顶面形状的例子,图57F是各子像素具有圆形的顶面形状的例子。

[0903] 图57G及图57H示出一个像素440使用配置为两行三列的子像素构成的例子。

[0904] 图57G所示的像素440在像素440的上面的行(第一行)包括三个子像素(像素230a、像素230b、像素230c)且在下面的行(第二行)包括一个子像素(像素230d)。换言之,像素440在左列(第一列)包括像素230a,在中间列(第二列)包括像素230b,在右列(第三列)包括像素230c,并包括横跨这三个列的像素230d。

[0905] 图57H所示的像素440在上面的行(第一行)包括三个子像素(像素230a、像素230b、像素230c)且在下面的行(第二行)包括三个像素230d。换言之,像素440在像素440的左列(第一列)包括像素230a及像素230d,在中间列(第二列)包括像素230b及像素230d,在右列

(第三列)包括像素230c及像素230d。如图57H所示,通过采用上面的行和下面的行的子像素的配置对齐的结构,可以高效地去除制造工艺中可能产生的粉尘等。因此,可以提供显示品质高的显示装置。

[0906] 图57I示出一个像素440使用配置为三行两列的子像素构成的例子。

[0907] 图57I所示的像素440在像素440的上面的行(第一行)包括像素230a,在中间行(第二行)包括像素230b,包括横跨第一行至第二行的像素230c,在下面的行(第三行)包括一个子像素(像素230d)。换言之,像素440在像素440的左列(第一列)包括像素230a及像素230b,在右列(第二列)包括像素230c,并包括横跨这两个列的像素230d。

[0908] 图57A至图57I所示的像素440由像素230a、像素230b、像素230c、像素230d这四个子像素构成。

[0909] 像素230a、像素230b、像素230c、像素230d可以包括发射颜色彼此不同的光的发光器件。作为像素230a、像素230b、像素230c、像素230d,可以举出:R、G、B、白色(W)的四种颜色的子像素;R、G、B、Y的四种颜色的子像素;以及R、G、B、红外光(IR)的子像素;等。

[0910] 在图57A至图57I所示的各像素440中,例如作为像素230a可以使用发射红色光的子像素R,作为像素230b可以使用发射绿色光的子像素G,作为像素230c可以使用发射蓝色光的子像素B,作为像素230d可以使用发射白色光的子像素W、发射黄色光的子像素Y或发射近红外光的子像素IR。在采用上述结构时,在图57G及图57H所示的像素440中,R、G、B的布局为条纹排列,所以可以提高显示品质。另外,在图57I所示的像素440中,R、G、B的布局为所谓的S条纹排列,所以可以提高显示品质。

[0911] 另外,像素440也可以包括具有受光元件(也称为受光器件)的子像素。

[0912] 在图57A至图57I所示的各像素440中,像素230a至像素230d中的任一个都可以为包括受光器件的子像素。

[0913] 在图57A至图57I所示的各像素440中,例如,作为像素230a可以使用发射红色光的子像素R,作为像素230b可以使用发射绿色光的子像素G,作为像素230c可以使用发射蓝色光的子像素B,作为像素230d可以使用包括受光器件的子像素S。在采用上述结构时,在图57G及图57H所示的像素440中,R、G、B的布局为条纹排列,所以可以提高显示品质。另外,在图57I所示的像素440中,R、G、B的布局为所谓的S条纹排列,所以可以提高显示品质。

[0914] 包括受光器件的子像素S所检测的光的波长没有特别的限制。子像素S可以检测可见光和红外光中的一方或双方。

[0915] 如图57J及图57K所示,一个像素440也可以包括五种子像素。

[0916] 图57J示出一个像素440使用配置为两行三列的子像素构成的例子。

[0917] 图57J所示的像素440在像素440的上面的行(第一行)包括三个子像素(像素230a、像素230b、像素230c)且在下面的行(第二行)包括两个子像素(像素230d、像素230e)。换言之,像素440在像素440的左列(第一列)包括像素230a、像素230d,在中间列(第二列)包括像素230b,在右列(第三列)包括子像素230c,并包括横跨第二列至第三列的像素230e。

[0918] 图57K示出一个像素440使用配置为三行两列的子像素构成的例子。

[0919] 图57K所示的像素440在像素440的上面的行(第一行)包括像素230a,在中间行(第二行)包括像素230b,包括横跨第一行至第二行的像素230c,在下面的行(第三行)包括两个子像素(像素230d、像素230e)。换言之,像素440在左列(第一列)包括像素230a、像素230b、

像素230d,在右列(第二列)包括像素230c、像素230e。

[0920] 在图57J及图57K所示的各像素440中,例如优选作为像素230a使用发射红色光的子像素R,作为像素230b使用发射绿色光的子像素G,作为像素230c使用发射蓝色光的子像素B。在采用上述结构时,在图57J所示的像素440中,子像素的布局为条纹排列,所以可以提高显示品质。另外,在图57K所示的像素440中,子像素的布局为所谓的S条纹排列,所以可以提高显示品质。

[0921] 在图57J及图57K所示的各像素440中,例如作为像素230d和像素230e中的至少一个方也可以使用包括受光器件的子像素S。当在像素230d和像素230e的双方中使用受光器件时,受光器件的结构也可以互不相同。例如,所检测的光的波长区域中的至少一个部分也可以彼此不同。具体而言,像素230d和像素230e中的一方可以包括主要检测可见光的受光器件,另一方可以包括主要检测红外光的受光器件。

[0922] 在图57J及图57K所示的各像素440中,例如也可以作为像素230d和像素230e中的一方使用包括受光器件的子像素S且另一方使用包括可用作光源的发光器件的子像素。例如,也可以作为像素230d和像素230e中的一方使用发射红外光的子像素IR且另一方使用包括检测红外光的受光器件的子像素S。

[0923] 在包括子像素R、G、B、IR、S的像素中,可以使用子像素R、G、B显示图像并使用子像素IR作为光源而由子像素S检测子像素IR所发射的红外光的反射光。

[0924] 如上所述,在本发明的一个方式的显示装置中,作为像素440可以采用各种子像素(像素230)的布局。另外,也可以采用在像素440中包括发光器件和受光器件的双方的结构。在此情况下,也可以采用各种布局。

[0925] 本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。

[0926] (实施方式5)

在本实施方式中,说明可用于本发明的一个方式的显示装置的电路。

[0927] <电路的结构例子>

图58示出时序电路10的结构例子。时序电路10包括电路11和电路12。电路11和电路12通过布线15a及布线15b电连接。例如,时序电路可以用于显示装置的驱动电路的一部分。尤其是,时序电路可以适当地用于显示装置的扫描线驱动电路(也称为栅极驱动电路)的一部分。

[0928] 电路12具有根据信号LIN的电位及信号RIN的电位向布线15a及布线15b分别输出第一信号及第二信号的功能。在此,第二信号为使第一信号反转的信号。就是说,当第一信号及第二信号各自具有高电位和低电位的两种电位的情况下,在从电路12向布线15a输出高电位时向布线15b输出低电位,在从电路12向布线15a输出低电位时向布线15b输出高电位。

[0929] 电路11包括晶体管21、晶体管22及电容C1。晶体管21及晶体管22各自为n沟道型晶体管。作为形成有沟道的半导体,晶体管21及晶体管22可以适当地使用表示半导体特性的金属氧化物(以下也称为氧化物半导体)。此外,不局限于氧化物半导体,可以使用硅(单晶硅、多晶硅或者非晶硅)、锗等的半导体,也可以使用化合物半导体。

[0930] 作为晶体管21及晶体管22,可以适当地使用本发明的一个方式的晶体管。

[0931] 作为晶体管21和晶体管22中的至少一个,例如可以使用上述实施方式所示的晶体

管100。

[0932] 作为晶体管21和晶体管22中的至少一个,例如可以使用上述实施方式所示的晶体管100A。

[0933] 另外,例如作为晶体管21可以适当地使用上述实施方式所示的晶体管100或晶体管100A,另外,例如作为晶体管22可以适当地使用上述实施方式所示的晶体管100B。

[0934] 晶体管21包括一对栅极(以下,称为第一栅极、第二栅极)。在晶体管21中,第一栅极与布线15b电连接,第二栅极与晶体管21的源极和漏极中的一个及被供应电位VSS(也称为第一电位)的布线电连接,源极和漏极中的另一个与晶体管22的源极和漏极中的一个电连接。在晶体管22中,栅极与布线15a电连接,源极和漏极中的另一个与晶体管22的源极和漏极中的一个电连接。电容C1包括一对电极,一个电极与晶体管22的源极和漏极中的一个及晶体管21的源极和漏极中的另一个电连接,另一个电极与晶体管22的栅极及布线15a电连接。此外,晶体管21的源极和漏极中的另一个、晶体管22的源极和漏极中的一个及电容C1的一个电极与输出端子OUT电连接。注意,输出端子OUT为被供应来自电路11的输出电位的部分,也可以为布线的一部分或电极的一部分。

[0935] 晶体管22的源极和漏极中的另一个作为信号CLK交替被供应第二电位及第三电位。第二电位可以为比电位VSS高的电位(例如电位VDD)。第三电位可以为比第二电位低电位。作为第三电位,可以适当地使用电位VSS。注意,也可以采用向晶体管22的源极和漏极中的另一个供应电位VDD代替信号CLK的结构。

[0936] 在布线15a被供应高电位且布线15b被供应低电位时,晶体管22成为导通状态,晶体管21成为非导通状态。此时,输出端子OUT及被供应信号CLK的布线成为导通状态。

[0937] 在电路11中,输出端子OUT与晶体管22的栅极通过电容C1电连接,因此随着通过自举效应上升输出端子OUT的电位,而上升晶体管22的栅极电位。在此,在不包括电容C1的情况下,在信号CLK的第二电位及供应到布线15a的高电位使用相同的电位(电位VDD)时,输出端子OUT的电位会成为从电位VDD减去晶体管22的阈值电压的电位。但是,通过包括电容C1,晶体管22的栅极的电位上升到接近电位VDD的两倍的电位(具体而言,接近电位VDD与电位VSS之差的两倍的电位或接近电位VDD与第三电位之差的两倍的电位),因此可以向输出端子OUT输出电位VDD而不受到晶体管22的阈值电压的影响。由此,可以在不增加电源电位的种类的同时实现输出性能高的时序电路10。

[0938] 另一方面,在向布线15a和布线15b分别供应高电位和低电位时,晶体管22成为非导通状态,晶体管21成为导通状态。此时,输出端子OUT及被供应电位VSS的布线成为导通状态,向输出端子OUT输出电位VSS。

[0939] 在此,时序电路10可以被用作显示装置的驱动电路。尤其是,可以适当地被用作扫描线驱动电路。此时,在使输出端子OUT与与显示装置的多个像素连接的扫描线连接的情况下,从时序电路10输出到输出端子OUT中的输出信号的占空比要明显小于信号CLK等的占空比。此时,晶体管21处于导通状态的期间明显长于处于非导通状态的期间。就是说,晶体管21的第一栅极被供应高电位的期间明显长于被供应低电位的期间。通过将本发明的一个方式的晶体管用作晶体管21,可以抑制第一栅极被供应高电位的状态下的晶体管特性的劣化。

[0940] 另外,通过将本发明的一个方式的晶体管用作晶体管21,可以适当地防止阈值电

压成为负值,从而容易使晶体管21具有常关闭特性。当晶体管21具有常开启特性的情况下,在晶体管21的另一个栅极和源极的电压为0V时产生源极与漏极间的泄漏电流而无法保持输出端子OUT的电位。因此,为了使晶体管21变为关闭状态,需要向晶体管21的另一个栅极供应低于电位VSS的电位,并且需要多个电源。通过将本发明的一个方式的晶体管用作晶体管21,可以在不增加电源电位的种类的情况下实现输出性能高的时序电路10。

[0941] 另外,通过将本发明的一个方式的晶体管用作晶体管21,可以提高晶体管21的饱和性。由此易于设计电路11,可以使电路11稳定地工作。

[0942] 本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。

[0943] (实施方式6)

在本实施方式中,使用图59至图61对本发明的一个方式的电子设备进行说明。

[0944] 本实施方式的电子设备在显示部中包括本发明的一个方式的显示装置。本发明的一个方式的显示装置容易实现高清晰化及高分辨率化。因此,可以用于各种电子设备的显示部。

[0945] 作为电子设备,例如除了电视装置、台式或笔记本型个人计算机、用于计算机等的显示器、数字标牌、弹珠机等大型游戏机等具有较大的屏幕的电子设备以外,还可以举出数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装置等。

[0946] 特别是,因为本发明的一个方式的显示装置可以提高清晰度,所以可以适合用于包括较小的显示部的电子设备。作为这种电子设备可以举出手表型及手镯型信息终端设备(可穿戴设备)、可戴在头上的可穿戴设备等诸如头戴显示器等VR用设备、眼镜型AR用设备及MR用设备等。

[0947] 本发明的一个方式的显示装置优选具有极高的分辨率诸如HD(像素数为 1280×720)、FHD(像素数为 1920×1080)、WQHD(像素数为 2560×1440)、WQXGA(像素数为 2560×1600)、4K(像素数为 3840×2160)、8K(像素数为 7680×4320)等。尤其是,优选设定为4K、8K或其以上的分辨率。另外,本发明的一个方式的显示装置中的像素密度(清晰度)优选为100ppi以上,优选为300ppi以上,更优选为500ppi以上,进一步优选为1000ppi以上,更进一步优选为2000ppi以上,更进一步优选为3000ppi以上,还进一步优选为5000ppi以上,更进一步优选为7000ppi以上。通过使用上述具有高分辨率和高清晰度中的一方或双方的显示装置,可以进一步提高真实感及纵深感等。此外,对本发明的一个方式的显示装置的屏幕比例(纵横比)没有特别的限制。例如,显示装置可以适应1:1(正方形)、4:3、16:9、16:10等各种屏幕比例。

[0948] 本实施方式的电子设备也可以包括传感器(该传感器具有检测、检出或测量如下因素的功能:力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)。

[0949] 本实施方式的电子设备可以具有各种功能。例如,可以具有如下功能:将各种信息(静态图像、动态图像、文字图像等)显示在显示部上的功能;触摸面板的功能;显示日历、日期或时间等的功能;执行各种软件(程序)的功能;进行无线通信的功能;读出储存在存储介质中的程序或数据的功能;等。

[0950] 使用图59A至图59D说明可戴在头上的可穿戴设备的一个例子。这些可穿戴设备具有显示AR内容的功能、显示VR内容的功能、显示SR内容的功能和显示MR内容的功能中的至少一个。当电子设备具有显示AR、VR、SR、MR等中的至少一个的内容的功能时,可以提高使用者的沉浸感。

[0951] 图59A所示的电子设备700A以及图59B所示的电子设备700B都包括一对显示面板751、一对外壳721、通信部(未图示)、一对安装部723、控制部(未图示)、成像部(未图示)、一对光学构件753、眼镜架757以及一对鼻垫758。

[0952] 显示面板751可以应用本发明的一个方式的显示装置。因此,可以实现能够进行清晰度极高的显示的电子设备。

[0953] 电子设备700A及电子设备700B都可以将由显示面板751显示的图像投影于光学构件753中的显示区域756。因为光学构件753具有透光性,所以使用者可以与通过光学构件753看到的透过图像重叠地看到显示于显示区域的图像。因此,电子设备700A及电子设备700B都是能够进行AR显示的电子设备。

[0954] 电子设备700A及电子设备700B上作为成像部也可以设置有能够拍摄前方的照相机。另外,通过在电子设备700A及电子设备700B设置陀螺仪传感器等的加速度传感器,可以检测使用者的头部朝向并将对应该方向的图像显示在显示区域756上。

[0955] 通信部具有无线通信装置,通过该无线通信装置可以供应影像信号等。另外,代替无线通信装置或者除了无线通信装置以外还可以包括能够连接供应影像信号及电源电位的电缆的连接器。

[0956] 电子设备700A以及电子设备700B设置有电池,可以以无线方式和有线方式中的一方或双方进行充电。

[0957] 外壳721也可以设置有触摸传感器模块。触摸传感器模块具有检测外壳721的外侧的面是否被触摸的功能。通过触摸传感器模块,可以检测使用者的点按操作或滑动操作等而执行各种处理。例如,通过点按操作可以执行动态图像的暂时停止或再生等的处理,通过滑动操作可以执行快进、快退等的处理等。另外,通过在两个外壳721的每一个设置触摸传感器模块,可以扩大操作范围。

[0958] 作为触摸传感器模块,可以使用各种触摸传感器。例如,可以采用静电电容式、电阻膜方式、红外线方式、电磁感应方式、表面声波式、光学方式等各种方式。尤其是,优选将静电电容式或光学方式的传感器应用于触摸传感器模块。

[0959] 在使用光学方式的触摸传感器时,作为受光元件可以使用光电转换元件。在光电转换元件的活性层中可以使用无机半导体和有机半导体中的一方或双方。

[0960] 图59C所示的电子设备800A以及图59D所示的电子设备800B都包括一对显示部820、外壳821、通信部822、一对安装部823、控制部824、一对成像部825以及一对透镜832。

[0961] 显示部820可以应用本发明的一个方式的显示装置。因此,可以实现能够进行清晰度极高的显示的电子设备。由此,使用者可以感受高沉浸感。

[0962] 显示部820设置在外壳821内部的通过透镜832能看到的位置上。另外,通过在一对显示部820间上显示不同图像,可以进行利用视差的三维显示。

[0963] 可以将电子设备800A以及电子设备800B都称为面向VR的电子设备。装上电子设备800A或电子设备800B的使用者通过透镜832能看到显示在显示部820上的图像。

[0964] 电子设备800A及电子设备800B优选具有一种机构,其中能够调整透镜832及显示部820的左右位置,以根据使用者的眼睛的位置使透镜832及显示部820位于最合适的位置上。此外,优选具有一种机构,其中通过改变透镜832及显示部820之间的距离来调整焦点。

[0965] 使用者可以使用安装部823将电子设备800A或电子设备800B装在头上。在图59C等中,例示出安装部823具有如眼镜的镜脚(也称为接头、脚丝)那样的形状,但是不局限于此。只要使用者能够装上,安装部823就例如可以具有头盔型或带型的形状。

[0966] 成像部825具有取得外部的信息的功能。可以将成像部825所取得的数据输出到显示部820。在成像部825中可以使用图像传感器。另外,也可以设置多个摄像头以能够对应望远、广角等多种视角。

[0967] 注意,在此示出包括成像部825的例子,设置能够测量出与对象物的距离的测距传感器(以下,也称为检测部)即可。换言之,成像部825是检测部的一个方式。作为检测部例如可以使用图像传感器或激光雷达(LIDAR:Light Detection and Ranging)等距离图像传感器。通过使用由摄像头取得的图像以及由距离图像传感器取得的图像,可以取得更多的信息,可以实现精度更高的姿态操作。

[0968] 电子设备800A也可以包括被用作骨传导耳机的振动机构。例如,作为显示部820、外壳821和安装部823中的任一个或多个可以采用包括该振动机构的结构。由此,不需要另行设置头戴式耳机、耳机或扬声器等音响设备,而只装上电子设备800A就可以享受影像和声音。

[0969] 电子设备800A以及电子设备800B也可以都包括输入端子。可以将供应来自影像输出设备等的影像信号以及用于对设置在电子设备内的电池进行充电的电力等的电缆连接到输入端子。

[0970] 本发明的一个方式的电子设备也可以具有与耳机750进行无线通信的功能。耳机750包括通信部(未图示),并具有无线通信功能。耳机750通过无线通信功能可以从电子设备接收信息(例如声音数据)。例如,图59A所示的电子设备700A具有通过无线通信功能将信息发送到耳机750的功能。另外,例如图59C所示的电子设备800A具有通过无线通信功能将信息发送到耳机750的功能。

[0971] 电子设备也可以包括耳机部。图59B所示的电子设备700B包括耳机部727。例如,可以采用以有线方式连接耳机部727和控制部的结构。连接耳机部727和控制部的布线的一部分也可以配置在外壳721或安装部723的内部。

[0972] 同样地,图59D所示的电子设备800B包括耳机部827。例如,可以采用以有线方式连接耳机部827和控制部824的结构。连接耳机部827和控制部824的布线的一部分也可以配置在外壳821或安装部823的内部。另外,耳机部827和安装部823也可以包括磁铁。由此,可以用磁力将耳机部827固定到安装部823,收纳变得容易,所以是优选的。

[0973] 电子设备也可以包括能够与耳机或头戴式耳机等连接的声音输出端子。另外,电子设备也可以包括声音输入端子和声音输入机构中的一方或双方。作为声音输入机构,例如可以使用麦克风等收音装置。通过将声音输入机构设置到电子设备,可以使电子设备具有所谓的耳麦的功能。

[0974] 如此,作为本发明的一个方式的电子设备,眼镜型(电子设备700A以及电子设备700B等)和护目镜型(电子设备800A以及电子设备800B等)的双方都是优选的。

- [0975] 本发明的一个方式的电子设备可以以有线或无线方式将信息发送到耳机。
- [0976] 图60A所示的电子设备6500是可以被用作智能手机的便携式信息终端设备。
- [0977] 电子设备6500包括外壳6501、显示部6502、电源按钮6503、按钮6504、扬声器6505、麦克风6506、照相机6507及光源6508等。显示部6502具有触摸面板功能。
- [0978] 显示部6502可以使用本发明的一个方式的显示装置。
- [0979] 图60B是包括外壳6501的麦克风6506一侧的端部的截面示意图。
- [0980] 外壳6501的显示面一侧设置有具有透光性的保护构件6510,被外壳6501及保护构件6510包围的空间内设置有显示面板6511、光学构件6512、触摸传感器面板6513、印刷电路板6517、电池6518等。
- [0981] 显示面板6511、光学构件6512及触摸传感器面板6513使用粘合层(未图示)固定到保护构件6510。
- [0982] 在显示部6502的外侧的区域中,显示面板6511的一部分叠回,且该叠回部分连接有FPC6515。FPC6515安装有IC6516。FPC6515与设置于印刷电路板6517的端子连接。
- [0983] 显示面板6511可以使用本发明的一个方式的柔性显示器。由此,可以实现极轻量的电子设备。此外,由于显示面板6511极薄,所以可以在抑制电子设备的厚度的情况下安装大容量的电池6518。此外,通过折叠显示面板6511的一部分以在像素部的背面设置与FPC6515的连接部,可以实现窄边框的电子设备。
- [0984] 图60C示出电视装置的一个例子。在电视装置7100中,外壳7101中组装有显示部7000。在此示出利用支架7103支撑外壳7101的结构。
- [0985] 可以对显示部7000适用本发明的一个方式的显示装置。
- [0986] 可以通过利用外壳7101所具备的操作开关以及另外提供的遥控操作机7111进行图60C所示的电视装置7100的操作。另外,也可以在显示部7000中具备触摸传感器,也可以通过用指头等触摸显示部7000进行电视装置7100的操作。另外,也可以在遥控操作机7111中具备显示从该遥控操作机7111输出的信息的显示部。通过利用遥控操作机7111所具备的操作键或触摸面板,可以进行频道及音量的操作,并可以对显示在显示部7000上的影像进行操作。
- [0987] 另外,电视装置7100具备接收机及调制解调器等。可以通过利用接收机接收一般的电视广播。再者,通过调制解调器连接到有线或无线方式的通信网络,从而进行单向(从发送者到接收者)或双向(发送者和接收者之间或接收者之间等)的信息通信。
- [0988] 图60D示出笔记本型个人计算机的一个例子。笔记本型个人计算机7200包括外壳7211、键盘7212、指向装置7213、外部连接端口7214等。在外壳7211中组装有显示部7000。
- [0989] 可以对显示部7000适用本发明的一个方式的显示装置。
- [0990] 图60E和图60F示出数字标牌的一个例子。
- [0991] 图60E所示的数字标牌7300包括外壳7301、显示部7000及扬声器7303等。此外,还可以包括LED灯、操作键(包括电源开关或操作开关)、连接端子、各种传感器、麦克风等。
- [0992] 图60F示出设置于圆柱状柱子7401上的数字标牌7400。数字标牌7400包括沿着柱子7401的曲面设置的显示部7000。
- [0993] 在图60E和图60F中,可以将本发明的一个方式的显示装置用于显示部7000。
- [0994] 显示部7000越大,一次能够提供的信息量越多。显示部7000越大,越容易吸引人的

注意,例如可以提高广告宣传效果。

[0995] 通过将触摸面板用于显示部7000,不仅可以在显示部7000上显示静态图像或动态图像,使用者还能够直觉性地进行操作,所以是优选的。另外,在用于提供线路信息或交通信息等信息的用途时,可以通过直觉性的操作提高易用性。

[0996] 如图60E和图60F所示,数字标牌7300或数字标牌7400优选可以通过无线通信与使用者所携带的智能手机等信息终端设备7311或信息终端设备7411联动。例如,显示在显示部7000上的广告信息可以显示在信息终端设备7311或信息终端设备7411的屏幕上。此外,通过操作信息终端设备7311或信息终端设备7411,可以切换显示部7000的显示。

[0997] 可以在数字标牌7300或数字标牌7400上以信息终端设备7311或信息终端设备7411的屏幕为操作单元(控制器)执行游戏。由此,不特定多个使用者可以同时参加游戏,享受游戏的乐趣。

[0998] 图61A至图61G所示的电子设备包括外壳9000、显示部9001、扬声器9003、操作键9005(包括电源开关或操作开关)、连接端子9006、传感器9007(该传感器具有检测、检出或测量如下因素的功能:力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)、麦克风9008等。

[0999] 在图61A至图61G中,可以将本发明的一个方式的显示装置用于显示部9001。

[1000] 图61A至图61G所示的电子设备具有各种功能。例如,可以具有如下功能:将各种信息(静态图像、动态图像及文字图像等)显示在显示部上的功能;触摸面板的功能;显示日历、日期或时间等的功能;通过利用各种软件(程序)控制处理的功能;进行无线通信的功能;读出储存在存储介质中的程序或数据并进行处理的功能;等。注意,电子设备的功能不局限于上述功能,而可以具有各种功能。电子设备也可以包括多个显示部。另外,也可以在电子设备中设置照相机等而使其具有如下功能:拍摄静态图像或动态图像,且将所拍摄的图像储存在存储介质(外部存储介质或内置于照相机的存储介质)中的功能;将所拍摄的图像显示在显示部上的功能;等。

[1001] 下面,详细地说明图61A至图61G所示的电子设备。

[1002] 图61A是示出便携式信息终端9101的立体图。可以将便携式信息终端9101例如用作智能手机。注意,在便携式信息终端9101中,也可以设置扬声器9003、连接端子9006、传感器9007等。另外,作为便携式信息终端9101,可以将文字或图像信息显示在其多个面上。在图61A中示出显示三个图标9050的例子。另外,可以将以虚线的矩形示出的信息9051显示在显示部9001的其他面上。作为信息9051的一个例子,可以举出提示收到电子邮件、SNS或电话等的信息;电子邮件或SNS等的标题;电子邮件或SNS等的发送者姓名;日期;时间;电池余量;以及电波强度等。或者,可以在显示有信息9051的位置上显示图标9050等。

[1003] 图61B是示出便携式信息终端9102的立体图。便携式信息终端9102具有将信息显示在显示部9001的三个以上的面上的功能。在此,示出信息9052、信息9053、信息9054分别显示于不同的面上的例子。例如,在将便携式信息终端9102放在上衣口袋里的状态下,使用者能够确认显示在从便携式信息终端9102的上方看到的位置上的信息9053。例如,使用者可以确认到该显示而无需从口袋里拿出便携式信息终端9102,由此能够判断是否接电话。

[1004] 图61C是示出平板终端9103的立体图。平板终端9103例如可以执行移动电话、电子

邮件及文章的阅读和编辑、播放音乐、网络通信、计算机游戏等各种应用软件。平板终端9103在外壳9000的正面包括显示部9001、照相机9002、麦克风9008及扬声器9003,在外壳9000的左侧面包括被用作用于操作的按钮的操作键9005,在底面包括连接端子9006。

[1005] 图61D是示出手表型便携式信息终端9200的立体图。可以将便携式信息终端9200例如用作智能手表(注册商标)。另外,显示部9001的显示面弯曲,可沿着其弯曲的显示面进行显示。此外,便携式信息终端9200例如通过与可进行无线通信的耳麦相互通信可以进行免提通话。此外,通过利用连接端子9006,便携式信息终端9200可以与其他信息终端进行数据传输及进行充电。充电也可以通过无线供电进行。

[1006] 图61E至图61G是示出可以折叠的便携式信息终端9201的立体图。另外,图61E是将便携式信息终端9201展开的状态的立体图,图61G是折叠的状态的立体图,图61F是从图61E的状态和图61G的状态中的一个转换成另一个时中途的状态的立体图。便携式信息终端9201在折叠状态下可携带性好,而在展开状态下因为具有无缝拼接较大的显示区域所以显示的浏览性强。便携式信息终端9201所包括的显示部9001被由铰链9055连结的三个外壳9000支撑。显示部9001例如可以在曲率半径0.1mm以上且150mm以下的范围弯曲。

[1007] 本实施方式可以与其他实施方式适当地组合。

[符号说明]

[1008] 10:时序电路、11B:子像素、11G:子像素、11R:子像素、11:电路、12:电路、15a:布线、15b:布线、21:晶体管、22:晶体管、50A:显示装置、50B:显示装置、50C:显示装置、50D:显示装置、50E:显示装置、50F:显示装置、50G:显示装置、50H:显示装置、50I:显示装置、50J:显示装置、51C:像素电路、51D:像素电路、51G:像素电路、51H:像素电路、51J:像素电路、51:像素电路、52A:晶体管、52B:晶体管、52C:晶体管、52D:晶体管、52E:晶体管、52F:晶体管、52:晶体管、53A:电容、53:电容、61:发光元件、100A:晶体管、100B:晶体管、100:晶体管、101:衬底、102:衬底、104:导电层、106:绝缘层、108A:半导体层、108B:半导体层、108:半导体层、110b:绝缘层、110b1:绝缘层、110b1_f:绝缘膜、110b2:绝缘层、110b2_f:绝缘膜、110b3:绝缘层、110b3_f:绝缘膜、110c:绝缘层、110g:绝缘层、110s:绝缘层、110s_f:绝缘膜、110w:绝缘层、111B:像素电极、111C:连接电极、111G:像素电极、111R:像素电极、111S:像素电极、111:像素电极、112a:导电层、112a_1:导电层、112a_2:导电层、112b:导电层、112b_e:导电层、112b_f:导电膜、112c:导电层、112c_1:导电层、112c_1e:导电层、112c_1f:导电膜、112c_2:导电层、112c_2e:导电层、112c_2f:导电膜、113B:EL层、113G:EL层、113R:EL层、113S:功能层、113:EL层、114_e:导电层、114:导电层、115:绝缘层、117:遮光层、118B:牺牲层、118G:牺牲层、118R:牺牲层、119B:牺牲层、119G:牺牲层、119R:牺牲层、123:导电层、124B:导电层、124G:导电层、124R:导电层、125f:绝缘膜、125:绝缘层、126B:导电层、126G:导电层、126R:导电层、127:绝缘层、128:层、130B:发光元件、130G:发光元件、130R:发光元件、130S:受光元件、131:保护层、132B:着色层、132G:着色层、132R:着色层、133B:层、133Bf:膜、133G:层、133R:层、133:层、134:公共层、135:公共电极、140:连接部、141:侧壁、142:开口、143:开口、149:粘合层、150A:抗蚀剂掩模、150B:抗蚀剂掩模、151:衬底、152:衬底、153:绝缘层、161:区域、162:区域、164:电路部、165:布线、166:导电层、167:导电层、168:显示部、170:衬底、171:粘合层、172:FPC、173:IC、195:绝缘层、200A:显示装置、200B:显示装置、200C:显示装置、200D:显示装置、200E:显示装置、200F:显示装置、200:显示装

置、204:连接部、205B:晶体管、205D:晶体管、205G:晶体管、205R:晶体管、205S:晶体管、210:像素、230[1,n]:像素、230[m,1]:像素、230[m,n]:像素、230[r,s]:像素、230a:像素、230b:像素、230c:像素、230d:像素、230e:像素、230:像素、235:绝缘层、237:绝缘层、240:电容、241_1:导电层、241_2:导电层、241_3:导电层、241:导电层、242:连接层、243:绝缘层、245:导电层、254:绝缘层、255a:绝缘层、255b:绝缘层、255c:绝缘层、256:插头、266:绝缘层、274_1:插头、274_2:插头、274_3:插头、274_4:插头、274a:导电层、274b:导电层、274:插头、280:显示模块、281:显示部、282:电路部、283a:像素电路、283:像素电路部、284a:像素、284:像素部、285:端子部、286:布线部、290:FPC、291:衬底、292:衬底、300:半导体装置、301:衬底、310:晶体管、311:导电层、312:低电阻区域、313:绝缘层、314:绝缘层、315:元件分离层、320A:晶体管、320B:晶体管、320:晶体管、331:衬底、332:绝缘层、350:绝缘层、351:半导体层、352:绝缘层、353:绝缘层、354:导电层、355:导电层、356:绝缘层、357:导电层、358:绝缘层、359:绝缘层、431:第一驱动电路部、432:第二驱动电路部、433:外围驱动电路、435:显示部、436:布线、437:布线、440A:像素、440B:像素、440:像素、700A:电子设备、700B:电子设备、721:外壳、723:安装部、727:耳机部、750:耳机、751:显示面板、753:光学构件、756:显示区域、757:眼镜架、758:鼻垫、800A:电子设备、800B:电子设备、820:显示部、821:外壳、822:通信部、823:安装部、824:控制部、825:成像部、827:耳机部、832:透镜、6500:电子设备、6501:外壳、6502:显示部、6503:电源按钮、6504:按钮、6505:扬声器、6506:麦克风、6507:照相机、6508:光源、6510:保护构件、6511:显示面板、6512:光学构件、6513:触摸传感器面板、6515:FPC、6516:IC、6517:印刷电路板、6518:电池、7000:显示部、7100:电视装置、7101:外壳、7103:支架、7111:遥控操作机、7200:笔记本型个人计算机、7211:外壳、7212:键盘、7213:指向装置、7214:外部连接端口、7300:数字标牌、7301:外壳、7303:扬声器、7311:信息终端设备、7400:数字标牌、7401:柱子、7411:信息终端设备、9000:外壳、9001:显示部、9002:照相机、9003:扬声器、9005:操作键、9006:连接端子、9007:传感器、9008:麦克风、9050:图标、9051:信息、9052:信息、9053:信息、9054:信息、9055:铰链、9101:便携式信息终端、9102:便携式信息终端、9103:平板终端、9200:便携式信息终端、9201:便携式信息终端




图1A


100

图2

100




图3A

100




图3B

100




图4




图5A




图5B


161

图6A


161

图6B


161

图6C

100




图7A

100




图7B




图8




图9




图10A




图10B




图10C




图11A




图11B


100

图12A

162




图12B


100

图13A


162

图13B


100A

图14A




图14B


100A

图15




图16A




图16B


161

图17A

161




图17B

161




图17C




图18




图19A




图19B




图19C




图20A




图20B




图20C

100A




图21A

162




图21B




图22A

162




图22B




图23B




图24




图25




图26




图27




图28




图29




图30




图31




图32




图33




图34




图35




图36




图37




图39




图40A




图40B




图40C




图40D




图40E




图40F




图41A




图41B

200A




图42

200B




图43

200C




图44


200A

图45


200B

图46


200C

图47


200D

图48

200E




图49

200F




图50




图51A




图51B




图51C




图52




图53A




图53B




图54A




图54B




图55




图56A




图56B




图56C




图56D




图56E




图56F




图56G




图57A




图57B




图57C




图57D




图57E




图57F




图57G




图57H




图57I




图57J




图57K




图58




图59A




图59B




图59C







图59D




7300

图60E


7400

图60F


9101

图61A


9102

图61B


9103

图61C


9200

图61D


9201

图61E


9201

图61F


9201

图61G