(19) 日本国特許庁(JP)	(12) 特許		公報(B2)				(11) 特許番号		
							牦	許第3964819号	
(45) 発行日 平成19年8月22日 (2007.	8. 22)				(24) 물	登録日	平成19年	6月1日(2007.6.1)	
(51) Int.C1.	F I								
HO1L 29/78 (2006.01)	H	01L 2	29/78	65	$2 \mathrm{C}$				
HO1L 29/739 (2006.01)	H	01L 2	29/78	65	2 F				
	Н	01L 2	29/78	65	$2\mathrm{H}$				
	H	01L 2	29/78	65	2 J				
	H	01L 2	29/78	65	3 A				
					家項の	数 8	(全 23 頁	夏) 最終頁に続く	
(21) 出願番号 特願2003-1031	51 (P2003-103	3151) (3	73) 特計	汻権者	000003	3078			
(22) 出願日 平成15年4月7日	(2003.4.7)			梯	式会社	東芝			
(65) 公開番号 特開2004-3117	16 (P2004-311	1716A)		東	「京都港	区芝浦	前一丁目11	番1 号	
(43) 公開日 平成16年11月4	日(2004.11.4	4) (1	74) 代現	重人 10	0005847	79			
審査請求日 平成15年10月9	日(2003.10.9	9)		弁	理士	鈴江	武彦		
			74) 代現	里人 10	0009135	51			
				弁	理士	河野	哲		
		()	74) 代現	里人 10	008868	33			
				弁	理士	中村	誠		
		()	74) 代理	里人 10	010885	55			
				弁	² 理士	蔵田	昌俊		
			74)代現	里人 10	008461	8			
			ተብ ተኑታ	ガート	*埋士	朽松	貝男		
			(4)代共	王人 二	JUU9219 .⊤⊞ L	/b + s +-			
				ਸ	理工	僑쑤	民即	鼻紋百に続く	

(54) 【発明の名称】 絶縁ゲート型半導体装置

(57)【特許請求の範囲】

【請求項1】

第1導電型の第1の半導体層と、

前記第1導電型の第1の半導体層の表面部に選択的に形成された、複数の第2導電型の 第2の半導体層と、

前記複数の第2導電型の第2の半導体層の表面部にそれぞれ選択的に形成された、少な くとも1つの第1導電型の第3の半導体層と、

前記複数の第2導電型の第2の半導体層および前記少なくとも1つの第1導電型の第3 の半導体層にそれぞれ接続された複数の第1の主電極と、

前記第1導電型の第1の半導体層の裏面側に形成された第1導電型の第4の半導体層と

前記第1導電型の第4の半導体層に接続された第2の主電極と、

前記複数の第2導電型の第2の半導体層および前記少なくとも1つの第1導電型の第3 の半導体層を含む、前記第1導電型の第1の半導体層の表面部に、ゲート絶縁膜を介して 形成された少なくとも1つの制御電極と、

前記少なくとも1つの制御電極の下部であって、前記ゲート絶縁膜と前記第1導電型の 第1の半導体層との間でそれぞれに接して設けられ、前記複数の第2導電型の第2の半導 体層の一部にのみ接続された、前記複数の第2導電型の第2の半導体層よりも低い不純物 濃度を有する少なくとも1つの第2導電型の第5の半導体層と、

前記第1導電型の第1の半導体層および前記第1導電型の第4の半導体層の相互間に設 20

けられた、第1導電型の第9の半導体層と

を具備したことを特徴とする絶縁ゲート型半導体装置。

【請求項2】

第1導電型の第1の半導体層と、

前記第1導電型の第1の半導体層の表面部に選択的に形成された、複数の第2導電型の 第2の半導体層と、

前記複数の第2導電型の第2の半導体層の表面部にそれぞれ選択的に形成された、少な くとも1つの第1導電型の第3の半導体層と、

前記複数の第2導電型の第2の半導体層および前記少なくとも1つの第1導電型の第3 の半導体層にそれぞれ接続された複数の第1の主電極と、

前記第1導電型の第1の半導体層の裏面側に形成された第1導電型の第4の半導体層と

前記第1導電型の第4の半導体層に接続された第2の主電極と、

前記複数の第2導電型の第2の半導体層および前記少なくとも1つの第1導電型の第3 の半導体層を含む、前記第1導電型の第1の半導体層の表面部に、ゲート絶縁膜を介して 形成された少なくとも1つの制御電極と、

前記少なくとも1つの制御電極<u>の下部であって、前記ゲート絶縁膜と</u>前記第1導電型の 第1の半導体層<u>との間でそれぞれに接して</u>設けられ、前記複数の第2導電型の第2の半導 体層の<u>一部にのみ</u>接続された、前記複数の第2導電型の第2の半導体層よりも低い不純物 濃度を有する少なくとも1つの第2導電型の第5の半導体層と、

20

10

前記複数の第2導電型の第2の半導体層の底面にそれぞれ接して設けられた、第2導電型の第10の半導体層と

を具備したことを特徴とする絶縁ゲート型半導体装置。

【請求項3】

前記第1導電型の第1の半導体層は前記第1の主電極と接続され、その接続部にはショットキー接合が形成されていることを特徴とする請求項1または2に記載の絶縁ゲート型 半導体装置。

【請求項4】

第1導電型の第1の半導体層と、

前記第1導電型の第1の半導体層の表面部に選択的に形成された、複数の第2導電型の 30 第2の半導体層と、

前記複数の第2導電型の第2の半導体層の表面部にそれぞれ選択的に形成された、少な くとも1つの第1導電型の第3の半導体層と、

前記第1導電型の第1の半導体層、前記複数の第2導電型の第2の半導体層および前記 少なくとも1つの第1導電型の第3の半導体層にそれぞれ接続された複数の第1の主電極 と、

前記第1導電型の第1の半導体層の裏面側に形成された第1導電型の第4の半導体層と 、

前記第1導電型の第4の半導体層に接続された第2の主電極と、

前記複数の第2導電型の第2の半導体層および前記少なくとも1つの第1導電型の第3 40 の半導体層を含む、前記第1導電型の第1の半導体層の表面部に、ゲート絶縁膜を介して 形成された少なくとも1つの制御電極と、

前記少なくとも1つの制御電極<u>の下部であって、前記ゲート絶縁膜と</u>前記第1導電型の 第1の半導体層<u>との間でそれぞれに接して</u>設けられ、前記複数の第2導電型の第2の半導 体層の<u>一部にのみ</u>接続された、前記複数の第2導電型の第2の半導体層よりも低い不純物 濃度を有する少なくとも1つの第2導電型の第5の半導体層と

を具備し、

前記第1導電型の第1の半導体層と前記第1の主電極との接続部にショットキー接合が 形成されていることを特徴とする絶縁ゲート型半導体装置。

【請求項5】

前記第1導電型の第1の半導体層<u>は、そ</u>の表面部<u>に前</u>記第1導電型の第1の半導体層よ りも高不純物濃度を有する第1導電型の低抵抗層<u>を備える</u>ことを特徴とする請求項1<u>乃至</u> <u>4のいずれか1</u>項に記載の絶縁ゲート型半導体装置。

【請求項6】

第1導電型の第1の半導体層と、

前記第1導電型の第1の半導体層の上面側に周期的に形成された複数の第1導電型の半 導体ピラー層、および、前記複数の第1導電型の半導体ピラー層の間に形成された複数の 第2導電型の半導体ピラー層と、

前記複数の第2導電型の<u>半導体ピラー層</u>の表面部にそれぞれ選択的に形成された、複数の第2導電型の第2の半導体層と、

前記複数の第2導電型の第2の半導体層の表面部にそれぞれ選択的に形成された、少な くとも1つの第1導電型の第3の半導体層と、

前記複数の第2導電型の第2の半導体層および前記少なくとも1つの第1導電型の第3 の半導体層にそれぞれ接続された複数の第1の主電極と、

前記第1導電型の第1の半導体層の裏面側に接続された第2の主電極と、

前記複数の第2導電型の第2の半導体層および前記少なくとも1つの第1導電型の第3 の半導体層を含む、前記<u>複数の</u>第1導電型の<u>半導体ピラー層</u>の表面部に、ゲート絶縁膜を 介して形成された少なくとも1つの制御電極と、

前記少なくとも1つの制御電極<u>の下部であって、前記ゲート絶縁膜と</u>前記<u>複数の</u>第1導 電型の<u>半導体ピラー層との間でそれぞれに接して</u>設けられ、前記複数の第2導電型の第2 20 の半導体層の<u>一部にのみ</u>接続された、前記複数の第2導電型の第2の半導体層よりも低い 不純物濃度を有する少なくとも1つの第2導電型の第5の半導体層と

を具備したことを特徴とする絶縁ゲート型半導体装置。

【請求項7】

前記少なくとも1つの制御電極はプレナー型構造を有することを特徴とする請求項1<u>乃</u> 至6のいずれか1項に記載の絶縁ゲート型半導体装置。

【請求項8】

前記少なくとも1つの制御電極はトレンチ型構造を有することを特徴とする請求項<u>1</u>に 記載の絶縁ゲート型半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、電力制御に用いられる絶縁ゲート型半導体装置に関するもので、特に、スイ ッチング用パワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)やIGBT(Insulated Gate Bipolar Transistor)などのMOSゲート素子もしくは MIS(Metal InsulatorSemiconductor)ゲート素子に関 する。

【 0 0 0 2 】

【従来の技術】

40

30

10

スイッチング電源などの電源回路の小型化には、スイッチング周波数を上げることが有効 である。つまり、電源回路内のインダクタンスやキャパシタンスなどの受動素子を小さく することが有効である。ところが、スイッチング周波数を上げると、MOSFETやIG BTなどのスイッチング素子のスイッチング損失が増加する。スイッチング損失の増加は 、電源効率の低下を招く。このため、電源回路の小型化には、スイッチング素子の高速化 によるスイッチング損失の低減が不可欠である。

【0003】

【発明が解決しようとする課題】

現在、スイッチング素子として用いられているMOSFETやIGBTなどのMOSゲー ト素子においては、ゲート長を短くすることなどが行われている。これにより、ゲート電 50

(3)

極とドレイン電極との対向面積を小さくする。こうして、ゲート・ドレイン間容量を低減 することで、MOSゲート素子の高速化が図られている。

(4)

【0004】

しかしながら、高速化のためにゲート・ドレイン間容量を小さくすると、配線に含まれる 寄生インダクタンスとスイッチング素子容量との間に共振が起こる。これは、スイッチン グ時に高周波ノイズ(スイッチングノイズ)を発生させる要因となる。このようなスイッ チングノイズを抑制するためには、ソフトスイッチングを行わなければならない。もしく は、フィルタ回路を設けるか、ゲート駆動回路に工夫を凝らす必要がある。このように、 スイッチングノイズの抑制は、コストの増加が伴うものとなっていた。

[0005]

10

上記したように、従来においては、ゲート・ドレイン間容量の低減により高速化が図れる ものの、スイッチングノイズを抑制する必要があり、そのためには、ソフトスイッチング を行ったり、フィルタ回路などの外部回路を用いたりしなければならないといった問題が あった。

[0006]

そこで、この発明は、高速で、しかも、外部回路を用いることなしにスイッチングノイズ を抑制することが可能な絶縁ゲート型半導体装置を提供することを目的としている。 【0007】

【課題を解決するための手段】

本願発明の一態様によれば、第1導電型の第1の半導体層と、前記第1導電型の第1の半 20 導体層の表面部に選択的に形成された、複数の第2導電型の第2の半導体層と、前記複数 の第2導電型の第2の半導体層の表面部にそれぞれ選択的に形成された、少なくとも1つ の第1導電型の第3の半導体層と、前記複数の第2導電型の第2の半導体層および前記少 なくとも1つの第1導電型の第3の半導体層にそれぞれ接続された複数の第1の主電極と 、前記第1導電型の第1の半導体層の裏面側に形成された第4の半導体層と、前記第4の 半導体層に接続された第2の主電極と、前記複数の第2導電型の第2の半導体層および前 記少なくとも1つの第1導電型の第3の半導体層にそれぞれ隣接する、前記第1導電型の 第1の半導体層の表面部に、ゲート絶縁膜を介して格子状に形成された、トレンチ型構造 を有する制御電極と、前記制御電極の、第1の方向に沿って設けられた複数の第1の制御 電極部にそれぞれ交差する、第2の方向に沿ってそれぞれ設けられた複数の第2の制御電 30 極部と接する、前記第1導電型の第1の半導体層の界面にそれぞれ設けられ、前記複数の 第2導電型の第2の半導体層の少なくとも1つに接続された、前記複数の第2導電型の第 2の半導体層よりも低い不純物濃度を有する複数の第2導電型の第5の半導体層とを具備 したことを特徴とする絶縁ゲート型半導体装置が提供される。

[0008]

また、本願発明の一態様によれば、第1導電型の第1の半導体層と、前記第1導電型の第 1の半導体層の表面部に選択的に形成された、複数の第2導電型の第2の半導体層と、前 記複数の第2導電型の第2の半導体層の表面部にそれぞれ選択的に形成された、少なくと も1つの第1導電型の第3の半導体層と、前記複数の第2導電型の第2の半導体層および 前記少なくとも1つの第1導電型の第3の半導体層にそれぞれ接続された複数の第1の主 電極と、前記第1導電型の第1の半導体層の裏面側に形成された第4の半導体層と、前記 第4の半導体層に接続された第2の主電極と、前記複数の第2導電型の第2の半導体層お よび前記少なくとも1つの第1導電型の第3の半導体層にそれぞれ隣接する、前記第1導 電型の第1の半導体層の表面部に、ゲート絶縁膜を介してストライプ状に形成された、ト レンチ型構造を有する複数の制御電極と、前記複数の制御電極と接する、前記第1導電型 の第1の半導体層の界面にそれぞれ分割して配置され、前記複数の第2導電型の第2の半 導体層の少なくとも1つに接続された、前記複数の第2導電型の第2の半導体層よりも低 い不純物濃度を有する複数の第2導電型の第5の半導体層とを具備したことを特徴とする 絶縁ゲート型半導体装置が提供される。

また、本願発明の一態様によれば、第1導電型の第1の半導体層と、前記第1導電型の第 1の半導体層の表面部に選択的に形成された、複数の第2導電型の第2の半導体層と、前 記複数の第2導電型の第2の半導体層の表面部にそれぞれ選択的に形成された、少なくと も1つの第1導電型の第3の半導体層と、前記複数の第2導電型の第2の半導体層および 前記少なくとも1つの第1導電型の第3の半導体層にそれぞれ接続された複数の第1の主 電極と、前記第1導電型の第1の半導体層の裏面側に形成された第4の半導体層と、前記 第4の半導体層に接続された第2の主電極と、前記複数の第2導電型の第2の半導体層お よび前記少なくとも1つの第1導電型の第3の半導体層にそれぞれ隣接する、前記第1導 電型の第1の半導体層の表面部に、ゲート絶縁膜を介してストライプ状に形成された、ト レンチ型構造を有する複数の制御電極と、前記複数の制御電極の、少なくとも底面と接す る、前記第1導電型の第1の半導体層の界面にそれぞれ設けられ、前記複数の第2導電型 の第2の半導体層の少なくとも1つに接続された、前記複数の第2導電型の第2の半導体層 とする絶縁ゲート型半導体装置が提供される。

【0010】

また、本願発明の一態様によれば、第1導電型の第1の半導体層と、前記第1導電型の第 1の半導体層の表面部に選択的に形成された、複数の第2導電型の第2の半導体層と、前 記複数の第2導電型の第2の半導体層の表面部にそれぞれ選択的に形成された、少なくと も1つの第1導電型の第3の半導体層と、前記複数の第2導電型の第2の半導体層および 前記少なくとも1つの第1導電型の第3の半導体層にそれぞれ接続された複数の第1の主 電極と、前記第1導電型の第1の半導体層の裏面側に形成された第1導電型の第4の半導 体層と、前記第1導電型の第4の半導体層に接続された第2の主電極と、前記複数の第2 導電型の第2の半導体層および前記少なくとも1つの第1導電型の第3の半導体層を含む 前記第1導電型の第1の半導体層の表面部に、ゲート絶縁膜を介して形成された少なく とも1つの制御電極と、前記少なくとも1つの制御電極に接する、前記第1導電型の第1 の半導体層の界面に設けられ、前記複数の第2導電型の第2の半導体層の少なくとも1つ に接続された、前記複数の第2導電型の第2の半導体層よりも低い不純物濃度を有する少 なくとも1つの第2導電型の第5の半導体層と、前記第1導電型の第1の半導体層および 前記第1導電型の第4の半導体層の相互間に設けられた、第1導電型の第9の半導体層と を具備したことを特徴とする絶縁ゲート型半導体装置が提供される。 [0011]

また、本願発明の一態様によれば、第1導電型の第1の半導体層と、前記第1導電型の第 1の半導体層の表面部に選択的に形成された、複数の第2導電型の第2の半導体層と、前 記複数の第2導電型の第2の半導体層の表面部にそれぞれ選択的に形成された、少なくと も1つの第1導電型の第3の半導体層と、前記複数の第2導電型の第2の半導体層および 前記少なくとも1つの第1導電型の第3の半導体層にそれぞれ接続された複数の第1の主 電極と、前記第1導電型の第4の半導体層の裏面側に形成された第1導電型の第4の半導 体層と、前記第1導電型の第4の半導体層に接続された第2の主電極と、前記複数の第2 導電型の第2の半導体層および前記少なくとも1つの第1導電型の第3の半導体層を含む 、前記第1導電型の第1の半導体層の表面部に、ゲート絶縁膜を介して形成された少なく とも1つの制御電極と、前記少なくとも1つの制御電極に接する、前記第1導電型の第1 の半導体層の界面に設けられ、前記複数の第2導電型の第2の半導体層の少なくとも1つ に接続された、前記複数の第2導電型の第2の半導体層よりも低い不純物濃度を有する少 なくとも1つの第2導電型の第5の半導体層と、前記複数の第2導電型の第2の半導体層 の底面にそれぞれ接して設けられた、第2導電型の第10の半導体層とを具備したことを 特徴とする絶縁ゲート型半導体装置が提供される。

【0012】

また、本願発明の一態様によれば、第1導電型の第1の半導体層と、前記第1導電型の第 1の半導体層の表面部に選択的に形成された、複数の第2導電型の第2の半導体層と、前 記複数の第2導電型の第2の半導体層の表面部にそれぞれ選択的に形成された、少なくと 10

20



40

も1つの第1導電型の第3の半導体層と、前記第1導電型の第1の半導体層、前記複数の 第2導電型の第2の半導体層および前記少なくとも1つの第1導電型の第3の半導体層に それぞれ接続された複数の第1の主電極と、前記第1導電型の第1の半導体層の裏面側に 形成された第1導電型の第4の半導体層と、前記第1導電型の第4の半導体層に接続され た第2の主電極と、前記複数の第2導電型の第2の半導体層および前記少なくとも1つの 第1導電型の第3の半導体層を含む、前記第1導電型の第1の半導体層の表面部に、ゲー ト絶縁膜を介して形成された少なくとも1つの制御電極と、前記少なくとも1つの制御電 極に接する、前記第1導電型の第1の半導体層の界面に設けられ、前記複数の第2導電型 の第2の半導体層の少なくとも1つに接続された、前記複数の第2導電型の第2の半導体 層よりも低い不純物濃度を有する少なくとも1つの第2導電型の第5の半導体層とを具備 し、前記第1導電型の第1の半導体層と前記第1の主電極との接続部にショットキー接合 が形成されていることを特徴とする絶縁ゲート型半導体装置が提供される。 【0013】

さらに、本願発明の一態様によれば、第1導電型の第1の半導体層と、前記第1導電型の 第1の半導体層の表面部に選択的に形成された、複数の第2導電型の第11の半導体層と、前記複数の第2導電型の第11の半導体層の表面部を含む、前記第1導電型の第10半 導体層の表面部にそれぞれ選択的に形成された、複数の第2導電型の第2の半導体層と、 前記複数の第2導電型の第2の半導体層の表面部にそれぞれ選択的に形成された、少なく とも1つの第1導電型の第30半導体層と、前記複数の第2導電型の第2の半導体層およ び前記少なくとも1つの第1導電型の第3の半導体層にそれぞれ接続された複数の第10 主電極と、前記第1導電型の第10半導体層の裏面側に形成された第4の半導体層と、前 記第40半導体層に接続された第2の主電極と、前記複数の第2導電型の第20半導体層 および前記少なくとも1つの第1導電型の第3の半導体層を含む、前記第1導電型の第1 の半導体層の表面部に、ゲート絶縁膜を介して形成された少なくとも1つの制御電極と、前 記少なくとも1つの制御電極に接する、前記第1導電型の第10半導体層の界面に設け られ、前記複数の第2導電型の第20半導体層の少なくとも1つに接続された、前記複数 の第2導電型の第2の半導体層よりも低い不純物濃度を有する少なくとも1つの第2導電 型の第5の半導体層とを具備したことを特徴とする絶縁ゲート型半導体装置が提供される

[0014]

この発明の絶縁ゲート型半導体装置によれば、ある程度の高電圧の印加によって、ターン オフ時に、第2導電型の第5の半導体層を空乏化できるようになる。これにより、高速性 を損うことなしに、ターンオフ時の電圧のはね上がりを抑えることが可能となるものであ る。

[0015]

【発明の実施の形態】

以下、この発明の実施の形態について図面を参照して説明する。なお、各実施形態においては、第1導電型をn型、第2導電型をp型とした場合について説明する。また、ゲート下p層を備えるMOSゲート素子の基本構成については、たとえば特願2002-298 838に開示されている。したがって、ここでの詳細な説明は割愛する。

【0016】

(第1の実施形態)

図1は、本発明の第1の実施形態にかかる縦型パワーMOSFETの構成例を示すもので ある。ここでは、縦型パワーMOSFETの、×方向(第1の方向)に対する任意の断面 およびy方向(第2の方向)に対する任意の断面をそれぞれ示している。また、本実施形 態は、トレンチ型構造のゲート電極を格子状に形成するようにした場合の例である。 【0017】

図1において、第1の半導体層としてのn-ドリフト層11の、その一方の表面部には、 選択的に、第2の半導体層としての複数のpベース層12aが拡散により形成されている 。各pベース層12aは矩形状を有し、それぞれ、マトリックス状(もしくは、千鳥状)

10

20

30

に配置されている。また、上記各pベース層12aの表面部には、選択的に、第3の半導 体層としてのn+ソース層13aが拡散により形成されている。各n+ソース層13aは 、たとえば上記各pベース層12aの周辺部に矩形のリング形状を有して設けられている

[0018]

上記n-ドリフト層11の他方の表面(裏面)部には、第4の半導体層であるn+ドレイ ン層15が形成されている。このn+ドレイン層15には、その全面に、第2の主電極と してのドレイン電極21が接続されている。

[0019]

これに対し、上記pベース層12aおよび上記n+ソース層13aの上部には、それぞれ 10 、第1の主電極としての矩形状のソース電極(図示していない)が設けられている。制御 電極としてのゲート電極24aは、上記pベース層12aの相互間に、ゲート絶縁膜(た とえば、シリコン(Si)酸化膜)23aを介して埋め込まれている。つまり、ゲート電 極24aはトレンチ型構造を有し、上記pベース層12aおよび上記n+ソース層13a にそれぞれ隣接する、上記 n-ドリフト層11の表面部に沿って格子状に設けられている

[0020]

本実施形態の場合、ゲート電極24aはほぼ一定の幅を有するとともに、配置の間隔(ピ ッチ)もほぼ同一とされている。また、ゲート電極24aはほぼ一定の深さを有し、たと えば、上記各pベース層12aの底部よりも深くなるように形成されている。ゲート絶縁 膜23aは、ほぼ一定の膜厚を有して形成されている。

20

30

40

そして、上記ゲート電極24aのうち、一方向に沿う複数の第2の電極部24a-2にそれ ぞれ対応して、第5の半導体層としての複数のp層(ゲート下p層)14Bが拡散により 形成されている。つまり、上記各p層14Bは、x方向に沿って設けられた複数の第1の 電極部24a-1にそれぞれ交差する、y方向に沿ってそれぞれ設けられた複数の第2の電 極部24a-2と接する、上記n-ドリフト層11の界面(第2の電極部24a-2の底面お よび両方の側面)に、それぞれストライプ状に設けられている。また、各p層14Bは、 上記第2の電極部24a-2に隣接する、2つの上記pベース層12aにそれぞれ接続され ている。上記各p層14Bは、上記pベース層12aよりも低い不純物濃度を有して形成 されている。

[0022]

[0021]

上記したように、格子状に配置されたトレンチ型構造のゲート電極24aのうち、第2の 電極部24a-2のみに対応させてp層14Bを設けるようにしている。このような構造の MOSFETによっても、ドレイン電圧に応じて、ゲート・ドレイン間容量が増加すると いう特性を利用することにより、高速・低ノイズのスイッチング特性を実現できる。 [0023]

すなわち、 p 層 1 4 B が設けられた第 2 の電極部 2 4 a -2と p 層 1 4 B が設けられていな い第1の電極部24 a-1とを有して、ゲート電極24 aを形成するようにした場合、 p 層 14日は高電圧印加時に容易に空乏化されるため、MOSFETにおける、高速で、かつ 、低ノイズなスイッチング特性が実現される。したがって、本実施形態によれば、低電圧 印加時のゲート・ドレイン間容量を小さくして、素子の高速化を実現したり、高電圧印加 時のゲート・ドレイン間容量を大きくして、素子の低ノイズ化を実現したりすることが、 容易に可能となるものである。

[0024]

なお、上記した実施形態(図1)においては、第2の電極部24a-2の×方向の幅と第1 の電極部24a-1のy方向の幅とがほぼ一定になるように形成した場合を例に説明したが 、これに限らず、たとえば図2に示すように、p層14Bが設けられる第2の電極部24 a - 2の幅(Wg2)が、第1の電極部24a - 1の幅(Wg1)よりも広くなるように形成 することも可能である(Wg2>Wg1)。この例の場合、高電圧印加時のゲート電極2 4 aの面積が低電圧印加時よりも大きくなるため、高電圧印加時に増加するゲート・ドレイン間容量をさらに大きくすることが可能となり、より低ノイズな素子を実現できる。 【0025】

また、上記した実施形態(図1)においては、第2の電極部24 a -2の x 方向の間隔と第 1の電極部24 a -1の y 方向の間隔とがほぼ一定になるように形成した場合を例に説明し たが、これに限らず、たとえば図3に示すように、第2の電極部24 a -2の間隔(C p 2)と第1の電極部24 a -1の間隔(C p 1)とが異なるように形成することも可能である (C p 2 C p 1)。このような構成とした場合、図1のMOSFETと比して、素子の オン抵抗や高速性,低ノイズ性をそれぞれ独立に制御することが可能となる。

【0026】

すなわち、図1に示した構成において、たとえば、第2の電極部24a-2の間隔はそのま まに、第1の電極部24a-1の間隔が狭くなるように形成した場合(Cp2>Cp1)、 チャネル幅を大きくでき、オン抵抗を下げることが可能である。この例の場合、ゲート電 極24aの面積に対するp層14Bの割合はほとんど変化しないので、高電圧印加時にゲ ート・ドレイン間容量が増加する割合も変化せず、低ノイズ性を損うことはない。つまり 、低ノイズ性を保ちつつ、低オン抵抗化を実現できる。逆に、第1の電極部24a-1の間 隔が広くなるように形成した場合(Cp2<Cp1)、オン抵抗は大きくなるが、低電圧 印加時のゲート・ドレイン間容量を小さくでき、高速性の向上が可能となる。

【0027】

なお、図1に示した構成において、第1の電極部24a-1の間隔はそのままに、第2の電 20 極部24a-2の間隔を変化させるようにした場合(Cp2>Cp1,Cp2<Cp1)に は、オン抵抗や高速性をほとんど変化させることなく、低ノイズ性を変化させることが可 能である。

【0028】

また、上記した実施形態(図1)においては、ゲート絶縁膜23 aの膜厚がほぼ一定にな るように形成した場合を例に説明したが、これに限らず、たとえば図4に示すように、第 1の電極部24 a -1の底部のゲート絶縁膜23 aの膜厚(tox1)が、その他の部分(たとえば、第2の電極部24 a -2の底部のゲート絶縁膜23 aの膜厚(tox2))より も厚くなるように形成することも可能である(tox2 < tox1)。このような構成と した場合、低電圧印加時のゲート・ドレイン間容量は第1の電極部24 a -1の容量によっ て決まる、つまり、第1の電極部24 a -1の底部のゲート絶縁膜23 aを厚くすることに より、ゲート・ドレイン間容量を低下できる。したがって、低ノイズ性を損うことなく、 高速化が可能である。

【0029】

また、上記した実施形態(図1)においては、ゲート電極24 aの深さがほぼ一定になる ように形成した場合を例に説明したが、これに限らず、たとえば図5に示すように、第2 の電極部24 a -2の底部までの長さ(深さLg2)が、第1の電極部24 a -1の底部まで の長さ(深さLg1)よりも長くなるように形成することも可能である(Lg2>Lg1)。このような構成とした場合、p層14Bをドレイン電極21に近づけることができる ため、p層14Bにドレイン電極21からの電気力線を集中させやすくなる。その結果、 ゲート・ドレイン間容量の変化を大きくすることが可能となる。しかも、低電圧印加時の ゲート・ドレイン間容量を小さくできるため、低ノイズ性とともに、高速化を実現できる

D

40

30

10

[0030]

また、上記した実施形態(図1)においては、 p層14Bを第2の電極部24a-2の底面 および両方の側面に沿って設けるようにした場合を例に説明したが、これに限らず、たと えば図6に示すように、第2の電極部24a-2の底面および少なくとも一方の側面に沿っ てのみ、 p層14B'を形成するようにすることも可能である。このような構成とした場 合、 p層14B'が覆わない部分のチャネル幅を大きくできるため、低ノイズ性・高速性 を損うことなしに、オン抵抗を下げることが可能である。

[0031]

また、上記した実施形態(図1)においては、n + ソース層13 a をリング状に形成する、つまり、第1の電極部24 a -1および第2の電極部24 a -2にそれぞれ沿ってn + ソース層13 a を設けるようにした場合を例に説明したが、これに限らず、たとえば図7に示すように、第1の電極部24 a -1に沿ってのみ、n + ソース層13を形成するようにすることも可能である。このような構成とした場合、寄生バイポーラトランジスタが動作し難くなる分、素子の破壊耐量を大きくできる。

【0032】

また、上記した各実施形態(図1~図7)においては、いくつかの実施形態を、適宜、組 み合わせることも可能である。

【 0 0 3 3 】

また、上記した各実施形態(図1~図7)においては、いずれも縦型パワーMOSFET に適用した場合を例に説明したが、これに限らず、たとえば図8に示すように、ノンパン チスルー型構造のIGBTにも同様に適用できる。ノンパンチスルー型構造のIGBTの 場合、n+ドレイン層に代えて、p+ドレイン層31が設けられている。

【0034】

また、上記したノンパンチスルー型構造のIGBT(図8)に限らず、たとえば図9に示 すように、パンチスルー型構造のIGBTにも同様に適用できる。パンチスルー型構造の IGBTの場合、n-ドリフト層11とp+ドレイン層31との間に、さらに、第6の半 導体層としてのn+バッファー層32が設けられている。

[0035]

さらに、上記した各実施形態(図1~図9)においては、いずれの場合にも、n-ドリフト層11の表面部に、このn-ドリフト層11よりも高不純物濃度を有するn低抵抗層を 形成するようにすることも可能である。

[0036]

(第2の実施形態)

図10は、本発明の第2の実施形態にかかる縦型パワーMOSFETの構成例を示すもの である。ここでは、縦型パワーMOSFETの、×方向に対する任意の断面およびy方向 に対する任意の断面をそれぞれ示している。また、本実施形態は、トレンチ型構造のゲー ト電極をストライプ状に形成するようにした場合の例である。

【0037】

図10において、第1の半導体層としてのn-ドリフト層11の、その一方の表面部には、選択的に、第2の半導体層としての複数のpベース層12が拡散により形成されている。各pベース層12は、たとえば×方向に、それぞれ、一定の間隔(ピッチ)を有して、ストライプ状に配置されている。また、上記各pベース層12の表面部には、選択的に、第3の半導体層としてのn+ソース層13が拡散により形成されている。各n+ソース層 13は、たとえば上記×方向に沿う、上記各pベース層12の端部にそれぞれストライプ状に設けられている。

[0038]

上記 n - ドリフト層11の他方の表面(裏面)部には、第4の半導体層である n + ドレイ 40 ン層15が形成されている。この n + ドレイン層15には、その全面に、第2の主電極と してのドレイン電極21が接続されている。

[0039]

これに対し、上記 p ベース層 1 2 および上記 n + ソース層 1 3 の上部には、それぞれ、第 1 の主電極としてのストライプ状のソース電極(図示していない)が設けられている。制 御電極としてのゲート電極 2 4 a は、それぞれ、上記 p ベース層 1 2 の相互間に、ゲート 絶縁膜(たとえば、シリコン(Si)酸化膜)23 a を介して埋め込まれている。つまり 、各ゲート電極 2 4 a はトレンチ型構造を有し、上記 p ベース層 1 2 および上記 n + ソー ス層 1 3 にそれぞれ隣接する、上記 n - ドリフト層 1 1 の表面部に沿ってストライプ状に 設けられている。また、ゲート電極 2 4 a はほぼ一定の深さを有し、たとえば、上記各 p

50

10

ベース層12の底部よりも深くなるように形成されている。ゲート絶縁膜23 a は、ほぼ 一定の膜厚を有して形成されている。

【0040】

そして、上記各ゲート電極24aの局部にそれぞれ対応して、第5の半導体層としての複数のp層(ゲート下p層)14Bが拡散により形成されている。つまり、上記各p層14 Bは、上記ゲート電極24aと接する、上記n-ドリフト層11の界面(ゲート電極24 aの底面および両方の側面)に、それぞれ、分割して配置されている。また、各p層14 Bは、上記ゲート電極24aに隣接する、2つの上記pベース層12にそれぞれ接続され ている。上記各p層14Bは、上記pベース層12よりも低い不純物濃度を有して形成さ れている。

【0041】

このような構成とした場合、図1に示した構成のMOSFETとほぼ同様な、高速・低ノ イズのスイッチング特性を実現できるだけでなく、たとえば、位置合わせずれの影響なく 、空乏化するp層14Bをほぼ一定の面積により形成することが容易に可能となる。 【0042】

なお、上記した実施形態(図10)においては、p層14Bをゲート電極24aの底面お よび両方の側面に沿って設けるようにした場合を例に説明したが、これに限らず、たとえ ば図11に示すように、ゲート電極24aの底面の一部を覆わないように、開口部14B -1を設けてp層14B'を形成するようにすることも可能である。このようなp層14B 'は、たとえば、ゲート電極24aを作り込むためのトレンチ24-1を形成した後に、角 度を調整して、トレンチ24-1の斜め方向からイオン注入を行うことにより、容易に形成 できる。こうした構成によっても、高速で、かつ、低ノイズな素子を実現できる。しかも 、ゲート電極24aの底部に電子の流れる経路が形成されることにより、オン抵抗が増加 するのを抑制できる。ここで、図中に示す22は、上記pベース層12および上記n+ソ ース層13の上部にそれぞれ設けられた、第1の主電極としてのストライプ状のソース電 極である。

[0043]

また、上記開口部14B-1の幅が狭くなると、オン抵抗が大きくなる。そこで、製造過程 での熱処理によって開口部14B-1が狭くなるのを防ぐために、たとえば図12に示すよ うに、開口部14B-1に第7の半導体層としてのn低抵抗層11a'を選択的に形成する ようにしてもよい。この例の場合、上記n低抵抗層11a'は、上記n-ドリフト層11 よりも高い不純物濃度を有して形成されている。

[0044]

また、上記した実施形態(図10)においては、 p 層14 B をゲート電極24 a の底面お よび両方の側面に沿って設けるようにした場合を例に説明したが、これに限らず、たとえ ば図13に示すように、ゲート電極24 a の底面および少なくとも一方の側面に沿っての み、 p 層14 B 'を形成するようにすることも可能である。このような構成とした場合、 p 層14 B 'が覆わない部分によりチャネル幅が大きくなるため、低ノイズ性・高速性を 損うことなしに、オン抵抗を下げることが可能である。

【0045】

また、たとえば図14および図15に示すように、 p層14B'は、ゲート電極24 aの 底面に沿ってのみ、それぞれ設けられるものであってもよい。その場合、各 p層14B' は、たとえば、 y方向に沿うゲート電極24 aの端面にそれぞれ設けられる、第8の半導 体層である pベース接続層12 bを介して、 pベース層12に接続されている。このよう な構成とした場合、ゲート電極24 aの各側面には p層14B'が存在しない。そのため 、 p層14B'によるチャネル幅の減少がない分、オン抵抗の増加を抑えることができる 。また、ゲート・ドレイン間容量は、ゲート電極24 aの底部の面積によってほとんど決 まる。このため、ゲート電極24 aの底部を p層14B'によって完全に覆うことにより 、低電圧印加時のゲート・ドレイン間容量を限りなくゼロに近づけることが可能となる。 その結果、高速化を実現できる。 10



【0046】

特に、 p ベース接続層12 b を介して、 p 層14 B 'を p ベース層12と接続させることにより、 p 層14 B 'は充放電が可能となっている。この場合、たとえば図15 に示すように、 p ベース接続層12 b の間隔が狭くなるように、 A ゲート電極24 a を配置することにより、 p 層14 B 'の充放電を速やかに行うことが可能となる。

【0047】

また、上記した各実施形態(図10~図15)においては、いずれもMOSFETに適用 した場合を例に説明したが、これに限らず、たとえば図16に示すようなノンパンチスル ー型構造のIGBTにも適用できる。同様に、たとえば図17に示すようなパンチスルー 型構造のIGBTにも適用できる。

【0048】

さらには、いずれの実施形態(図10~図17)においても、n-ドリフト層11の表面 部に、このn-ドリフト層11よりも高不純物濃度を有するn低抵抗層を形成するように することも可能である。

【0049】

(第3の実施形態)

図18は、本発明の第3の実施形態にかかる縦型パワーMOSFETの構成例を示すもの である。ここでは、n-ドリフト層11の表面部にn低抵抗層11aを形成するようにし た場合を例に示している。

[0050]

本実施形態にかかるMOSFETは、n-ドリフト層とpベース層とによって形成される pnダイオード(内蔵ダイオード)が、オン状態からオフ状態へ切り替わる時(リカバリ ー時)の損失やノイズを改善できるようにしたものである。内蔵ダイオードのリカバリー 時の損失やノイズは、たとえば、MOSFETを小型のインバータ回路(単相)やブリッ ジ回路などの電源回路に用いるようにした場合において、電源回路の損失やノイズに大き な影響を及ぼすことが知られている。

[0051]

すなわち、図18において、第1の半導体層としてのn - ドリフト層11は、その一方の 表面部に、拡散によりn低抵抗層11 a が設けられている。n低抵抗層11 a の表面部に は、選択的に、第2の半導体層としての複数のp ベース層12が拡散により形成されてい る。各p ベース層12は、たとえば素子の正面に直交する方向に、それぞれ、一定の間隔 (ピッチ)を有して、ストライプ状に配置されている。また、上記各p ベース層12の表 面部には、選択的に、第3の半導体層としてのn + ソース層13が拡散により形成されて いる。各n + ソース層13は、上記各p ベース層12に沿って、それぞれストライプ状に 設けられている。

【 0 0 5 2 】

また、隣り合う2つのpベース層12間の、上記n低抵抗層11aの表面部には、選択的 に、第5の半導体層としてのp層(ゲート下p層)14が拡散により形成されている。こ の実施形態の場合、上記p層14は、上記pベース層12と接する上記n低抵抗層11a の表面部に、上記pベース層12との界面に沿ってストライプ状に設けられている。そし て、このp層14は、隣接する2つの上記pベース層12のうちの、いずれか一方のpベ ース層12に接続されている。また、上記p層14は、上記pベース層12よりも低い不 純物濃度を有して形成されている。

【0053】

上記 p ベース層12 および上記 n + ソース層13の上部には、それぞれ、第1の主電極と してのストライプ状のソース電極22が設けられている。制御電極としてのゲート電極2 4 は、上記ソース電極22の相互間に、それぞれ、ゲート絶縁膜(たとえば、シリコン(S i)酸化膜)23を介して、ストライプ状に設けられている。つまり、プレナー型構造 のゲート電極24は、一方の上記 p ベース層12内の上記 n + ソース層13から、上記 p 層14および上記 n 低抵抗層11aを経て、他方の上記 p ベース層12内の上記 n + ソー

20

10

30

(12)

ス層13に至る領域上に形成されている。上記ゲート絶縁膜23は、ほぼ一定の膜厚(た とえば、0.1µm程度)を有して形成されている。 【0054】

上記 n - ドリフト層 1 1 の他方の表面(裏面)部には、第9の半導体層である n バッファ ー層 3 3 が設けられている。また、この n バッファー層 3 3 を介して、第4の半導体層で ある n + ドレイン層 1 5 が形成されている。この n + ドレイン層 1 5 には、その全面に、 第2の主電極としてのドレイン電極 2 1 が接続されている。

【0055】

このような構成とした場合、リカバリー時の電流の変化をソフトなものとすることが可能 となる結果、内蔵ダイオードによるノイズを低減できる。すなわち、リカバリー時には、 pベース層12からの空乏層がn+ドレイン層15に向かって延び、nバッファー層33 に到達する。その際、挿入されているnバッファー層33が徐々に空乏化されることによ り、n-ドリフト層11内での電界の増加が抑えられる。この結果、電流の急激な減少を 防ぐことが可能となって、内蔵ダイオードのリカバリー時のノイズを低減できるものであ る。また、リカバリー時の電流の変化をソフトなものとするだけでなく、MOSFETの スイッチングをもソフトにすることが可能である。

[0056]

上記 n バッファー層33の不純物濃度としては、あまり高すぎず、高電圧の印加により容易に空乏化する程度の濃度(たとえば、n-ドリフト層11の濃度の10倍程度)とするのが望ましい。

【 0 0 5 7 】

なお、上記した実施形態(図18)においては、プレナー型構造のゲート電極24を備えるMOSFETに適用した場合を例に説明したが、これに限らず、たとえば図19に示すように、トレンチ型構造のゲート電極24aを備えるMOSFETにも同様に適用できる。同様に、トレンチ型構造のゲート電極24aを備えるMOSFETとしては、n低抵抗層を形成するようにした場合のものにも適用できる。

【0058】

また、たとえば図20に示すように、 p ベース層12の底面側に、第10の半導体層とし ての p バッファー層34をそれぞれ挿入するようにした場合にも、同様の効果が得られる 。つまり、リカバリー時に、この p バッファー層34が徐々に空乏化することにより、内 蔵ダイオードによるノイズを低減できる。ここでは、 n 低抵抗層11 a を形成するように した場合を例に示したが、 n 低抵抗層11 a の形成を省略した M O S F E T にも適用でき る。同様に、 p バッファー層34を挿入するようにした M O S F E T としては、トレンチ 型構造のゲート電極を備える M O S F E T にも適用することが可能である。

【0059】

また、上記した実施形態(図18~図20)においては、バッファー層33,34を設け ることによって、内蔵ダイオードのリカバリー時のノイズを低減するようにした場合を例 に説明したが、これに限らず、たとえば図21に示すように、n-ドリフト層11とソー ス電極22との間にショットキー接合35を形成することにより、内蔵ダイオードのリカ バリー時の損失を低減できるようにすることも可能である。すなわち、MOSFETの内 蔵ダイオードとして、pnダイオードとショットキーバリアダイオード(以下、SBD) とを含む構成とした場合、内蔵ダイオードのオン状態時における、n-ドリフト層11中 に存在するキャリア濃度を小さくすることが可能となる。これにより、リカバリー時のキ ャリア数を抑えることが可能となる結果、リカバリー電流を小さくできる。したがって、 リカバリー時の内蔵ダイオードによる損失を低減できるものである。しかも、SBDを設 けることによってリカバリー時の損失を低減させるようにした場合、周知のライフタイム の制御によりリカバリー時の損失を低減させる方法に比べ、制御性に優れる。

【 0 0 6 0 】

また、たとえば図 2 2 に示すように、ショットキー接合 3 5 を形成するとともに、上記 n バッファー層 3 3 を挿入するようにした場合、および、たとえば図 2 3 に示すように、シ 50

10

30

40

ョットキー接合35を形成するとともに、上記 p バッファー層34を挿入するようにした 場合には、いずれも、リカバリー時の損失の低減とノイズの低減とが可能となる。同様に 、ショットキー接合35を形成するとともに、上記 n バッファー層33または上記 p バッ ファー層34を挿入するようにした M O S F E T としては、トレンチ型構造のゲート電極 を備える M O S F E T にも適用することが可能である。

[0061]

また、上記した実施形態(図21~図23)においては、いずれも、n低抵抗層11aを 形成するようにした場合を例に示したが、n低抵抗層11aの形成を省略したMOSFE Tにも適用できる。

【0062】

(第4の実施形態)

図24は、本発明の第4の実施形態にかかる縦型パワーMOSFETの構成例を示すもの である。ここでは、スーパージャンクション構造を形成するようにした場合を例に示して いる。

【0063】

図24において、第1の半導体層としてのn-ドリフト層11の、その一方の表面部には 、選択的に、第2の半導体層としての複数のpベース層12が拡散により形成されている 。各pベース層12は、たとえば素子の正面に直交する方向に、それぞれ、一定の間隔(ピッチ)を有して、ストライプ状に配置されている。また、上記各pベース層12の表面 部には、選択的に、第3の半導体層としてのn+ソース層13が拡散により形成されてい る。各n+ソース層13は、上記各pベース層12に沿って、それぞれストライプ状に設 けられている。

[0064]

また、隣り合う2つの p ベース層12間の、上記 n - ドリフト層11の表面部には、選択 的に、第5の半導体層としての p 層(ゲート下 p 層)14が拡散により形成されている。 この実施形態の場合、上記 p 層 14は、上記 p ベース層12と接する上記 n - ドリフト層 11の表面部に、上記 p ベース層12との界面に沿ってストライプ状に設けられている。 そして、この p 層 14は、隣接する2つの上記 p ベース層12のうちの、いずれか一方の p ベース層12に接続されている。また、上記 p 層 14は、上記 p ベース層12よりも低 い不純物濃度を有して形成されている。

【0065】

上記 p ベース層12 および上記 n + ソース層13の上部には、それぞれ、第1の主電極と してのストライプ状のソース電極22 が設けられている。制御電極としてのゲート電極2 4 は、上記ソース電極22の相互間に、それぞれ、ゲート絶縁膜(たとえば、シリコン(S i)酸化膜)23を介して、ストライプ状に設けられている。つまり、プレナー型構造 のゲート電極24は、一方の上記 p ベース層12内の上記 n + ソース層13から、上記 p 層14および上記 n 低抵抗層11aを経て、他方の上記 p ベース層12内の上記 n + ソー ス層13に至る領域上に形成されている。上記ゲート絶縁膜23は、ほぼ一定の膜厚(た とえば、0.1 μ m 程度)を有して形成されている。

[0066]

40

10

20

30

そして、上記 n - ドリフト層11中には、上記各 p ベース層12に接続されて複数の p ピ ラー層(第11の半導体層)61が形成されている。すなわち、各 p ピラー層61は、た とえば素子の正面に直交する方向に、それぞれ、一定の間隔(ピッチ)を有してストライ プ状に配置されている。

[0067]

また、上記 n - ドリフト層 1 1 の他方の表面(裏面)部には、第4の半導体層である n + ドレイン層 1 5 が形成されている。この n + ドレイン層 1 5 には、その全面に、第2の主 電極としてのドレイン電極 2 1 が接続されている。 【 0 0 6 8 】

このような、n-ドリフト層11中にpピラ-層61を設けることによってスーパージャ 50

(13)

(14)

ンクション構造を形成するようにしてなるMOSFETにおいては、n-ドリフト層11 の不純物濃度を増加させることが可能であり、低オン抵抗化を実現できる。しかも、p層 14の形成により、スイッチングノイズを低減することが可能である。 [0069]なお、スーパージャンクション構造のパワーMOSFETとしては、上記した構成に限ら ず、たとえば図25に示すように、上記n-ドリフト層11上に複数のpピラー層61と 複数のnピラー層(第12の半導体層)62とが周期的に配置された、リサーフ構造のパ ワーMOSFETにも適用できる。 [0070]また、n-ドリフト層11のほぼ全体をスーパージャンクション構造とする場合に限らず 10 、部分的にスーパージャンクション構造を形成するようにしたMOSFETにも適用する ことが可能である。 [0071]また、スーパージャンクション構造の周期とMOSセルの周期とが一致する構成とした場 合を例に示したが、異なる構成とすることもできる。 [0072]また、スーパージャンクション構造を、ゲート電極と直交する方向に形成することも可能 である。 [0073]また、プレナー型構造のゲート電極をストライプ状に配置した構造に限らず、たとえば、 20 格子状または千鳥状に配置することもできる。もしくは、トレンチ型構造のゲート電極を ストライプ状、格子状または千鳥状に配置してもよい。 [0074]なお、スーパージャンクション構造を有するMOSFETとしては、たとえば特願200 3 - 0 0 1 4 9 4 や特表 2 0 0 1 - 5 0 1 0 4 2 に開示されており、これら特願 2 0 0 3 - 001494や特表2001-501042に開示されている各構成のMOSFETに も同様に適用することが可能である。 [0075]上述したように、各実施形態においては、第1導電型をn型、第2導電型をp型とした場 合について説明した。これに限らず、いずれの実施形態の場合も、第1導電型をp型、第 30 2 導電型をn型とすることが可能である。 [0076] また、各実施形態においては、いずれも、Siを用いた場合について説明した。これに限 らず、たとえばシリコンカーバイト(SiC)や窒化ガリウム(GaN)または窒化アル ミニウム(A1N)などの化合物半導体や、ダイアモンドを用いる素子にも適用可能であ る。 [0077]さらに、各実施形態としては、スーパージャンクション構造を有するMOSFETや、縦 型のスイッチング素子に適用する場合に限らない。たとえば、横型MOSFETやIGB Tなど、MOSもしくはMISゲート素子であれば、同様に実施することが可能である。 40 [0078] その他、本発明は、上記(各)実施形態に限定されるものではなく、実施段階ではその要 旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記(各)実施形態に は種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わ せにより種々の発明が抽出され得る。たとえば、(各)実施形態に示される全構成要件か らいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題(の少なくとも1つ)が解決でき、発明の効果の欄で述べられている効果(の少なくとも1 つ)が得られる場合には、その構成要件が削除された構成が発明として抽出され得る。 [0079]【発明の効果】 50

以上、詳述したようにこの発明によれば、高速で、しかも、外部回路を用いることなしに スイッチングノイズを抑制することが可能な絶縁ゲート型半導体装置を提供できる。 【図面の簡単な説明】 【図1】 本発明の第1の実施形態にかかる縦型パワーMOSFETの基本構成を、その 一部を断面にして示す斜視図。 図1の縦型パワーMOSFETにおいて、p層が形成される第2の電極部の幅 【図2】 を、 p層が形成されない第1の電極部の幅よりも広くした場合を例に示す斜視図。 図1の縦型パワーMOSFETにおいて、p層が形成される第2の電極部の間 【図3】 隔を、p層が形成されない第1の電極部の間隔よりも広くした場合を例に示す斜視図。 【図4】 図1の縦型パワーMOSFETにおいて、p層が形成されない第1の電極部の 10 底部のゲート絶縁膜の膜厚を、その他の部分よりも厚くした場合を例に示す斜視図。 【図5】 図1の縦型パワーMOSFETにおいて、p層が形成される第2の電極部の底 部までの長さを、p層が形成されない第1の電極部の底部までの長さよりも長くした場合 を例に示す斜視図。 【図6】 図1の縦型パワーMOSFETにおいて、第2の電極部の底面および少なくと も一方の側面に沿ってのみ、p層を形成するようにした場合を例に示す斜視図。 図1の縦型パワーMOSFETにおいて、第1の電極部に沿ってのみ、n+ソ 【図7】 -ス層を形成するようにした場合を例に示す斜視図。 本発明の第1の実施形態にかかり、ノンパンチスルー型構造のIGBTの構成 【図8】 の一部を断面にして示す斜視図。 20 【図9】 本発明の第1の実施形態にかかり、パンチスルー型構造のIGBTの構成の一 部を断面にして示す斜視図。 本発明の第2の実施形態にかかる縦型パワーMOSFETの基本構成を、そ 【図10】 の一部を断面にして示す斜視図。 図10の縦型パワーMOSFETにおいて、ゲート電極の底面の一部が露出 【図11】 するように、開口部を設けてp層を形成するようにした場合を例に示す断面図。 図11の縦型パワーMOSFETにおいて、p層に設けられた開口部にn低 【図12】 抵抗層を形成するようにした場合を例に示す断面図。 図10の縦型パワーMOSFETにおいて、ゲート電極の底面および少なく 【図13】 とも一方の側面にだけ、p層を形成するようにした場合を例に示す斜視図。 30 本発明の第2の実施形態にかかり、ゲート電極の底面のみにp層を形成する 【図14】 ようにした縦型パワーMOSFETの構成の一部を断面にして示す斜視図。 【図15】 図14の縦型パワーMOSFETにおいて、構成の概略を示す平面図。 本発明の第2の実施形態にかかり、ノンパンチスルー型構造のIGBTの構 【図16】 成の一部を断面にして示す斜視図。 【図17】 本発明の第2の実施形態にかかり、パンチスルー型構造のIGBTの構成の - 部を断面にして示す斜視図。 本発明の第3の実施形態にかかり、プレナー型構造のゲート電極を有する縦 【図18】 型パワーMOSFETに適用した場合を例に示す断面図。 本発明の第3の実施形態にかかり、トレンチ型構造のゲート電極を有する縦 【図19】 40 型パワーMOSFETに適用した場合を例に示す断面図。 【図20】 本発明の第3の実施形態にかかり、プレナー型構造のゲート電極を有する縦 型パワ-MOSFETに適用した場合の、他の-例を示す断面図。 【図21】 本発明の第3の実施形態にかかり、ショットキー接合を形成するようにした 場合を例に示す縦型パワーMOSFETの断面図。 【図22】 図18の縦型パワーMOSFETにおいて、ショットキー接合を形成するよ うにした場合を例に示す断面図。 【図23】 図20の縦型パワーMOSFETにおいて、ショットキー接合を形成するよ うにした場合を例に示す断面図。 【図24】 本発明の第4の実施形態にかかり、スーパージャンクション構造を有するパ 50

ワーMOSFETに適用した場合を例に示す断面図。
【図25】 本発明の第4の実施形態にかかり、スーパージャンクション構造(リサーフ構造)を有するパワーMOSFETに適用した場合を例に示す断面図。
【符号の説明】
11…n-ドリフト層、11a,11a'…n低抵抗層、12,12a…pベース層、12b…pベース接続層、13,13a…n+ソース層、14,14B,14B'…p層、14B-1…開口部、15…n+ドレイン層、21…ドレイン電極、22…ソース電極、23,23a…ゲート絶縁膜、24…ゲート電極(プレナー型構造)、24a…ゲート電極

(トレンチ型構造)、24a-1...第1の電極部、24a-2...第2の電極部、24-1...トレ

(16)

ンチ、31…p+ドレイン層、32…n+バッファー層、33…nバッファー層、34… pバッファー層、35…ショットキー接合、61…pピラー層、62…nピラー層。

10

【図1】

【図2】









【図5】







【図8】





【図9】







【図11】





【図13】

【図14】





【図15】

【図16】





【図17】

【図18】





(21)

【図20】





【図21】







(22)





【図25】



フロントページの続き

(51) Int.CI.

F I H 0 1 L 29/78 6 5 4 Z H 0 1 L 29/78 6 5 5 A

(72)発明者 齋藤 渉

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マイクロエレクトロニクスセンター内 (72)発明者 大村 一郎

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マイクロエレクトロニクスセンター内 (72)発明者 相田 聡

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マイクロエレクトロニクスセンター内

審査官 小野田 誠

(56)参考文献 特開2001-127285(JP,A) 特開昭64-082567(JP,A) 特開平09-213939(JP,A) 特開平01-220475(JP,A) 特開2002-280555(JP,A) 特開2000-299464(JP,A)

(58)調査した分野(Int.Cl., DB名)

H01L 29/78

H01L 29/739