

(19) 世界知的所有権機関
国際事務局



(43) 国際公開日
2004年2月19日 (19.02.2004)

PCT

(10) 国際公開番号
WO 2004/015758 A1


- (51) 国際特許分類: H01L 21/60
- (21) 国際出願番号: PCT/JP2002/008193
- (22) 国際出願日: 2002年8月9日 (09.08.2002)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (71) 出願人 (米国を除く全ての指定国について): 富士通株式会社 (FUJITSU LIMITED) [JP/JP]; 〒211-8588 神奈川県 川崎市 中原区上小田中 4丁目1番1号 Kanagawa (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 合葉 和之 (AIBA, Kazuyuki) [JP/JP]; 〒211-8588 神奈川県 川崎市 中原区上小田中 4丁目1番1号 富士通株式会社内 Kanagawa (JP). 高島 晃 (TAKASHIMA, Akira) [JP/JP]; 〒211-8588 神奈川県 川崎市 中原区上小田中

- 4丁目1番1号 富士通株式会社内 Kanagawa (JP). 小澤 要 (OZAWA, Kaname) [JP/JP]; 〒211-8588 神奈川県 川崎市 中原区上小田中 4丁目1番1号 富士通株式会社内 Kanagawa (JP). 平岡 哲也 (HIRAOKA, Tetsuya) [JP/JP]; 〒211-8588 神奈川県 川崎市 中原区上小田中 4丁目1番1号 富士通株式会社内 Kanagawa (JP). 鈴木 孝章 (SUZUKI, Takaaki) [JP/JP]; 〒211-8588 神奈川県 川崎市 中原区上小田中 4丁目1番1号 富士通テクノリサーチ株式会社内 Kanagawa (JP). 松崎 康郎 (MATSUZAKI, Yasuro) [JP/JP]; 〒211-8588 神奈川県 川崎市 中原区上小田中 4丁目1番1号 富士通株式会社内 Kanagawa (JP).
- (74) 代理人: 伊東 忠彦 (ITOH, Tadahiko); 〒150-6032 東京都 渋谷区 恵比寿 4丁目20番3号 恵比寿ガーデンプレスタワー 32階 Tokyo (JP).
- (81) 指定国 (国内): CN, JP, KR, US.
- (84) 指定国 (広域): ヨーロッパ特許 (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, SK, TR).

[続葉有]

(54) Title: SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME

(54) 発明の名称: 半導体装置及びその製造方法



(57) Abstract: A semiconductor chip (10) is secured in a state deformed into substantially tubular shape by a coating material (11) formed on the surface. The deformed semiconductor chip (10) is flip-chip connected with an interposer (12) and sealed with sealing resin (13) above the interposer (12). Solder balls (14) are provided, as external connection terminals, on the rear surface of the interposer (12).

(57) 要約:

半導体チップ (10) は、表面に形成されたコーティング材 (11) により、略円筒形状に変形した状態に固定される。変形した半導体チップ (10) はインターポーザ (12) にフリップチップ接続される。半導体チップ (10) はインターポーザ (12) 上で封止樹脂 (13) により封止される。インターポーザ (12) の裏面に外部接続端子として半田ボール (14) が設けられる。

WO 2004/015758 A1



添付公開書類:

— 国際調査報告書

2文字コード及び他の略語については、定期発行される各*PCT*ガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

明細書

半導体装置及びその製造方法

5 技術分野

本発明は半導体装置に係り、特に湾曲した半導体素子を有するスタックド・マルチチップパッケージ（MCP）やマルチチップモジュール（MCM）のような半導体装置に関する。

10 背景技術

半導体装置の集積度を向上し、また動作速度を高速化するため、従来の平坦な半導体チップを所望の形状に変形して搭載する技術が注目されている。半導体チップの薄型化が著しく進み、半導体チップ自体を容易に変形（湾曲）できるようになってきている。特開2001-118982号公報及び特開平11-345823号公報は、半導体素子を変形（湾曲）して実装する技術を開示している。

図1は特開2001-118982号公報に開示された変形した半導体チップを示す斜視図である。半導体チップ1は円筒形の支持基板2に巻きつけられて円筒状に変形される。半導体チップ1の電極パッド1aは円筒の長手方向に整列した状態で配列され、同様に円筒状に変形された他の半導体チップと互いに接続することができる。

図2は特開平11-345823号公報に開示された変形した半導体チップを示す側面図である。半導体チップ3は、外部接続電極としての半田バンプ3aが設けられた側が凹となるように湾曲され、半田バンプ3aがインターポーザ4の配線部4aに接合されている。インターポーザ4が例えば熱変形しても、半導体チップが容易に変形する（撓む）ことができるため、半導体チップ3とインターポーザ4との間（すなわち半田バンプ3a）に生じる応力を緩和することができる。

しかしながら、図1に示す半導体チップ1は、円筒基板2に巻きつけることにより、重量が増加したり、チップの組み合わせ（筒に巻きつけたチップを上

く場合)によっては積層するチップ同士を接続する必要があるため、チップのパッドを最適化する必要がある。このため、チップの再設計を行う必要があり、従来の半導体チップをそのまま使用することができない。また、半導体チップ1を円筒基板2に精度良く巻きつける必要があり、そのような方法を考案しなくては
5 ならない。

図2に示す半導体チップ3のように、半導体チップを湾曲させてフリップチップ実装する場合には、チップが薄く強度が弱いため、インターポーザに接続する際や、樹脂などで封止する際に、半導体チップにクラックが発生するおそれがある。また、半導体チップが円弧状に変形しているため、インターポーザと半導体
10 チップとの接続部の位置精度が低いと考えられる。

発明の開示

本発明の総括的な目的は、上述の問題を解消した改良された有用な半導体装置及びその製造方法を提供することである。

15 本発明のより具体的な目的は、極薄チップを利用して半導体チップを変形し、チップが空間的に効率よく配置された半導体装置を提供することである。

本発明の他の目的は、複数の半導体チップの組み合わせの自由度が増し、伝送線路が短縮された半導体装置を提供することである。

上述の目的を達成するために、本発明の一つの面によれば、少なくとも一つの
20 半導体チップと、該半導体チップの表面に形成され、該半導体チップを略円筒形状または湾曲形状に変形した状態に固定する固定部材と、該変形した半導体チップがフリップチップ接続されたパッケージ基板と、半導体チップを該パッケージ基板上で封止する封止樹脂と、該パッケージ基板に設けられた外部接続端子とを有する半導体装置が提供される。

25 上述の発明によれば、半導体チップは固定部材により変形した状態に固定されるため、そのままパッケージ基板に対してフリップチップ接続することができる。固定部材は半導体チップの半導体チップの割れを防止する補強部材としても機能する。また、半導体チップが円筒形状又は湾曲形状に変形しているため、平坦な状態の半導体チップを実装するより小さなパッケージ基板を用いることができ

、半導体装置の推移平投影面積を縮小することができる。また、複数の変形した半導体チップを適当に組合せることにより、パッケージ基板上の空間を有効に利用することができる。さらに、半導体チップを変形して外部接続用電極パッドの位置を適当な位置に変えることができ、パッケージ基板上の配線を短くすることができる。これにより、高速な動作を行う半導体装置を達成することができる。

上述の発明において、固定部材は、略円筒形状又は湾曲形状の半導体チップの内側の面に形成された樹脂層としてもよい。また、容易に変形を可能とするために、半導体チップの厚さは50 μ m以下とすることが好ましい。

10 また、本発明による半導体装置は、互いにフリップチップ接続された複数の半導体チップを有することとしてもよい。複数の半導体チップは、略円筒形状の第1の半導体チップと、第1の半導体チップより大きな直径の略円筒形状に形成されて第1の半導体チップの外周を包囲するように配置された第2の半導体チップとを含むように構成してもよい。第1の半導体チップの端部は前記第2の半導体
15 チップの端部から突出して延在し、第1の半導体チップとパッケージ基板とがフリップチップ接続された構成としてもよい。また、複数の半導体チップは、湾曲形状の第1の半導体チップと、第1の半導体チップより大きな湾曲形状に形成されて第1の半導体チップの外周に沿って配置された第2の半導体チップとを含むこととしてもよい。第2の半導体チップの端部は第2の半導体チップの端部より
20 大きく延在し、第2の半導体チップと前記パッケージ基板とがフリップチップ接続された構成としてもよい。

また、本発明による半導体装置は、サイズの異なる複数の湾曲形状に形成された半導体チップを有し、より大きいサイズの半導体チップの湾曲形状により形成される空間に、大きいサイズの半導体チップより小さいサイズの半導体チップ
25 が収容された構成とすることもできる。複数の半導体チップの各々は個別にパッケージ基板にフリップチップ接続されてもよい。あるいは、複数の半導体チップは、大きいサイズの半導体チップに対して該大きいサイズより小さいサイズの半導体チップがフリップチップ接続され、最大のサイズの半導体チップがパッケージ基板にフリップチップ接続された構成としてもよい。

また、本発明による半導体装置において、半導体チップは、複数の積層された平坦な半導体チップと、平坦な半導体チップのうち回路形成面が上を向いた状態の最上位置の半導体チップとパッケージ基板とにフリップチップ接続された変形した半導体チップとを含むこととしてもよい。

- 5 また、本発明の他の面によれば、変形した半導体チップを有する半導体装置の製造方法であって、平坦な状態の半導体チップを支持し、平坦な状態の半導体チップに液状の樹脂を塗布し、液状の樹脂が塗布された面が内側となるように半導体チップを変形し、液状の樹脂を硬化させて半導体チップを円筒形状又は湾曲形状に固定し、半導体チップをパッケージ基板にフリップチップ実装する各工程を
- 10 有する半導体装置の製造方法が提供される。上述の半導体装置の製造方法において、液状の樹脂を塗布する工程は前記半導体チップを変形した後に行われることとしてもよい。

本発明の他の目的、特徴及び利点は添付の図面を参照しながら以下の詳細な説明を読むことにより、一層明瞭となるであろう。

15

図面の簡単な説明

図 1 は円筒形状に変形された半導体チップの斜視図である。

図 2 は湾曲した状態で基板に搭載された半導体チップの側面図である。

図 3 は本発明の第 1 実施例による半導体装置の断面図である。

- 20 図 4 は従来のメモリデバイスに用いられる半導体チップの内部回路のブロック図である。

図 5 は円筒形状の半導体チップをメモリデバイスとして用いた場合の内部回路のブロック図である。

- 25 図 6 は図 5 に示す回路を形成した場合の半導体チップの内部構成を示す図である。

図 7 は図 6 に示す半導体チップを搭載するためのインターポーザの平面図である。

図 8 は半導体チップを円筒形状に形成するための変形用治具の斜視図である。

図 9 A、図 9 B 及び図 9 C は図 8 に示す変形用治具の動作を説明するための図

である。

図10A、10B及び10Cは半導体チップを円筒形状に形成するための変形用治具の図である。

5 図11A～図11Eは図10A～図10Cに示す変形用治具を用いて半導体チップを円筒形状に変形する動作を説明するための図である。

図12は複数の円筒形状の半導体チップを組み込んだ半導体装置の断面図である。

図13は複数の円筒形状の半導体チップを組み込んだ半導体装置の他の例を示す断面図である。

10 図14は複数の円筒形状の半導体チップを組み込んだ半導体装置の他の例を示す断面図である。

図15は図14に示す半導体チップの断面図である。

図16は2重の円筒形状に形成された半導体チップの端部を示す側面図である。

15 図17は本発明の第2実施例による半導体装置の断面図である。

図18は湾曲形状の半導体チップを形成するための変形用治具の断面斜視図である。

図19A、19B及び19Cは図18に示す変形用治具を用いて半導体チップを湾曲形状に形成する工程を説明するための図である。

20 図20は湾曲形状の半導体チップを形成するための他の変形用治具の断面図である。

図21及び21Bは図28に示す変形用治具を用いて半導体チップを湾曲形状に形成する工程を説明するための図である。

25 図22は複数の湾曲形状の半導体チップを封止する際の封止樹脂の流れを説明するための図である。

図23は半導体チップの湾曲により形成される空間の中に小さなサイズの半導体チップを収容した構成の半導体装置の断面図である。

図24は図23に示す半導体装置にヒートシンクを設けた例の断面図である。

図25は半導体チップの湾曲により形成される空間の中に小さなサイズの半導

体チップを収容した構成の半導体装置の他の例の断面図である。

図 2 6 は図 2 5 に示すベタ配線層を示す平面図である。

図 2 7 は図 2 5 に示す半導体装置にヒートシンクを設けた例の断面図である。

5 図 2 8 は複数の半導体チップを搭載した更に別の半導体装置を示す断面図である。

図 2 9 は図 2 8 に示す半導体チップ内の配線例を示す平面図である。

図 3 0 A ~ 3 0 D は複数の半導体チップを一括して変形して半導体装置を形成する工程を説明するための図である。

10 発明を実施するための最良の形態

本発明の実施例について図面を参照しながら説明する。

15 図 3 は本発明の第 1 実施例による半導体装置の断面図である。図 3 に示す半導体装置は、略円筒状に湾曲した半導体チップ 1 0 を有する。半導体チップ 1 0 は外部接続端子としてのバンプ 1 0 a が外側を向いて湾曲される。バンプ 1 0 a は半田あるいは金などにより形成される。半導体チップ 1 0 の両辺の周囲に配列されたバンプ 1 0 a は、円筒形状の長手方向に 2 列に整列した状態となる。半導体チップ 1 0 の裏側（円筒形状の内面）には、固定部材として樹脂等のコーティング材 1 1 が塗布され硬化されて樹脂層が形成される。したがって、半導体チップは円筒形状に湾曲した状態で樹脂層により固定される。

20 半導体チップ 1 0 はバンプ 1 0 a を介してパッケージ基板（インターポーザ）1 2 に接続される。すなわち、半導体チップのバンプ 1 0 a はインターポーザ 1 2 に対してフリップチップ接続される。半導体チップはインターポーザ 1 2 上で封止樹脂 1 3 により封止される。インターポーザ 1 2 の裏側には半導体装置の外部接続端子としてハンダボール 1 4 が設けられる。

25 上述のように半導体チップ 1 0 を円筒形状に変形させるには、半導体チップ 1 0 の厚みは薄いほうがよく、5 0 μ m 以下が好ましい。

半導体チップ 1 0 が円筒形状となっているため、半導体チップ 1 0 が平坦な状態でインターポーザに実装される場合より、小さなサイズのインターポーザを用いることができる。したがって、半導体装置の水平投影面積を小さくすることが

できる。

ここで、半導体チップ10を円筒形状にした場合の他の利点について説明する。図4は従来のメモリデバイスに用いられる半導体チップの内部回路のブロック図である。従来のメモリデバイス用半導体チップでは、データ入力回路15とデータ出力回路16とが一つの電極パッド17に接続される場合がある。また、メモリセルアレイ18の両側に書き込み回路19及び読み出し回路20が夫々設けられる。そのような場合に、データ出力回路16を読み出し回路20の近傍に設けると、データ入力回路15と書き込み回路19との間の距離が長くなり、これらを接続するチップ内の配線21の長さが長くなる。このようなチップ内の長い配線は、高速な読み出し動作の妨げとなる。

本実施例による半導体装置は、上述のチップ内の配線をインターポーザ上に形成された短い配線で置き代えることができる。以下にその理由を説明する。

図5は本実施例による円筒形状の半導体チップ10をメモリデバイスとして用いた場合の内部回路のブロック図である。図6は図5に示す回路を形成した場合の半導体チップ10の内部構成を示す図である。この場合、データ入力回路15は書き込み回路19の近傍に設けられ、データ出力回路16は読み出し回路20の近傍に設けられる。そして、データ入力端子22は、データ入力回路15及び書き込み回路19の近傍に整列した状態で設けられる。一方、データ出力端子23は、データ入力回路15及び書き込み回路19の近傍に整列した状態で設けられる。

データ入力端子22の列は半導体チップ10の一側辺に配列された電極に相当し、データ出力端子23の列は半導体チップ10の反対側の辺に配列された電極に相当する。なお、データ入力端子22の列及びデータ出力端子23の列の各々にはクロック（CLK）端子24が含まれる。

半導体チップ10が円筒形状に変形されると、データ入力端子22の列及びデータ出力端子23の列は近接した状態で2列に平行に延在する。このような半導体チップ10の電極を図7に示すインターポーザ12の電極パッド25に接続することにより、データ入力端子22と対応するデータ出力端子23とを、インターポーザ12上に形成した配線26により接続することができる。

したがって、従来半導体チップ内に形成されていた配線 2 1 (図 4 参照) をインターポーザ 1 2 上の短い配線に代えることができ、高速な動作を実現することができる。

次に、半導体チップを円筒形状に形成する方法について説明する。

5 まず、半導体チップを円筒形状に形成する第 1 の方法について説明する。図 8 は第 1 の方法により半導体チップを円筒形状に形成するための治具の斜視図である。図 8 に示す変形用治具 3 0 は、中央の指示部 3 1 と支持部 3 1 の両側に回動可能に設けられた円弧状の可動部 3 2 とよりなる。可動部 3 2 は一端が支持部に回動可能に支持されている。

10 支持部 3 1 は真空吸着用の孔 3 1 a を有しており、平坦な状態の半導体チップ 1 0 の中央部分を真空吸着できるように構成されている。また、可動部 3 2 の中には電熱線 3 2 a が組み込まれており、変形用治具 3 0 による変形の際に加熱できるように構成されている。

15 まず、図 9 A に示すように、平坦な状態の半導体チップ 1 0 のバンプ 1 0 a が設けられた面を支持部 3 1 により真空吸着する。この際、半導体チップ 1 0 の裏面にコーティング材 1 1 を塗布する。次に、図 9 B に示すように、可動部 3 2 を回動することにより半導体チップ 1 0 を可動部 3 2 円弧状に沿って徐々に変形させる。最終的に、図 9 C に示すように、半導体チップが略円筒形状となるまで、可動部 3 2 を回動する。

20 図 9 C に示すように半導体チップが略円筒形状となった後、可動部 3 2 に組み込まれた電熱線により半導体チップ 1 0 の裏面に塗布したコーティング材 1 1 を熱硬化させる。コーティング材 1 1 の硬化が完了したら、可動部 3 2 をもとの状態に戻し、真空吸着を解除して略円筒形状となった半導体チップ 1 0 を変形用治具 3 0 から取り外す。この際、硬化したコーティング材 1 1 により半導体チップ
25 1 0 の円筒形状は維持される。

なお、可能であれば半導体チップを円筒形状に変形した後にコーティング材を半導体チップ 1 0 の裏面 (円筒の内面) に塗布してから硬化させることとしてもよい。また、半導体チップ 1 0 が円筒形状になる前の湾曲した状態で可動部 3 2 の回動を停止し、コーティング材 1 1 を硬化させることにより湾曲状の半導体チ

チップ10を形成することもできる。

形状固定用に用いられるコーティング材11は、特に制約は無いものの、速乾性に優れた液状のエポキシ樹脂などを用いることが好ましい。また、半導体チップ10は封止樹脂によって封止されるため、コーティング材11は封止樹脂135の特性に近似した特性を有する樹脂を使用することにより、半導体装置を実装する場合に問題となるリフロー時のストレスによるパッケージ内の剥離を防止することができる。

また、コーティング材11の厚さは、薄いほうがコーティング材の収縮によりチップの形状が更に変化するなどの影響が小さい。このため、コーティング材11の厚さは、チップの厚さより薄いほうがよいと考えられ、薄ければ薄いほどよいと考えられる。また、コーティング材11を熱硬化させるときの温度は、半導体チップ10への影響を考慮すると、200℃以下が望ましい。

また、コーティング材11の特性によっては、ウェハ状態でコーティング材11を塗布し、上述の変形用治具30を用いて半導体チップを変形した後、熱をかけて形状を固定する方法なども考えられる。

本実施例では円筒状の基板に半導体チップを巻き付けて変形させるわけではなく、円筒状の部材を使用しないため、半導体チップを軽量化することができる。また、半導体チップの電極パッド等を筒上部材に巻きつけて積層できるように変更することなく、従来の設計の半導体チップでも使用可能である。半導体チップの形状をコーティング材により固定することにより、チップの形状を任意に固定できるだけでなく、半導体チップの強度を増すことができ、樹脂封止時やフリップチップ接続時のチップクラックを防止することができる。

次に、半導体チップを円筒形状に形成する第2の方法について説明する。図10A、図10B及び図10Cは第2の方法により半導体チップを円筒形状に形成するための変形用治具の図である。図11A～図11Eは第2の方法により半導体チップを円筒形状に変形する動作を説明するための図である。

まず、図11Aに示すように、図10Aに示す支持治具35を半導体チップの裏面（バンプ10aが設けられた面の反対側の面）に支持治具35を接触させ、支持治具35に設けられた孔35aを介して半導体チップ10を真空吸着する。

次に、図 1 1 B に示すように、支持治具 3 5 により支持された半導体チップ 1 0 を湾曲治具 3 6 の上に載置し、支持治具 3 5 により押圧する。湾曲治具 3 6 は断面がほぼ半円状に湾曲した治具であり、弾性を有している。支持治具 3 5 を押圧して半導体チップ 1 0 を変形させていくと、図 1 1 C に示すように、半導体チップ 1 0 は湾曲治具 3 6 の内面に沿った形状に変形する。湾曲治具 3 6 に真空吸着部を設けておくことにより半導体チップ 1 0 を湾曲治具の内面に沿った状態に維持することができる。また、湾曲治具 3 6 には加熱用の電熱線を組み込んでおくことが好ましい。

次に、図 1 1 D に示すように、支持治具 3 5 を半導体チップ 1 0 から取り外し、押圧治具 3 7 (3 7 A, 3 7 B) により湾曲治具 3 6 を左右から押圧する。これにより、図 1 1 E に示すように、押圧治具 3 6 の断面が半円形状よりさらに円形状に近い形状に変形する。したがって、湾曲治具 3 6 の内側に配置されている半導体チップ 1 0 は略円筒形状に変形する。

なお、図 1 1 D に示す状態あるいは図 1 1 E に示す状態において、上述の第 1 の方法のようにコーティング材 1 1 を半導体チップの裏面に塗布して硬化させることにより、半導体チップ 1 0 が円筒形状を維持するように固定することができる。

次に、上述の円筒形状に変形された半導体チップを搭載した半導体装置について説明する。

図 1 2 は複数の円筒形状の半導体チップを組み込んだ半導体装置の断面図である。図 1 2 において、3 個の半導体チップ 1 0 がパッケージ基板 (インターポーザ) 3 8 にフリップチップ接続され、封止樹脂 3 9 により封止されている。インターポーザ 3 8 の裏面には外部接続端子として半田ボール 4 0 が設けられる。このように、円筒形状の半導体チップ 1 0 を用いることにより、同一数の半導体チップを組み込む場合、半導体装置の水平投影面積を平坦な半導体チップを用いる場合より小さくすることができる。また、複数の半導体チップ 1 0 を全てフリップチップ接続することができる。

図 1 3 は複数の円筒形状の半導体チップを組み込んだ半導体装置の他の例を示す断面図である。図 1 3 に示す例では、インターポーザ 4 1 の両側に 3 個ずつ合

計6個の半導体チップ10がフリップチップ接続され、それぞれ封止樹脂42により封止されている。外部接続端子としてのハンダボール43は片側の封止樹脂42の外側に配置され、封止樹脂の厚みより大きな寸法を有している。図13に示す半導体チップ10は円筒形状を僅かに押し潰したような楕円形状となっている。このようにすることにより、封止樹脂42の厚みを低くすることができる。

図14は複数の円筒形状の半導体チップを組み込んだ半導体装置の更に他の例を示す断面図である。図14に示す例では、半導体チップを2重の円筒形状に形成している。図15は図14に示す半導体チップの断面図である。すなわち、図15に示すように、円筒形状に形成した半導体チップ10A（内周チップ）の外側にさらに円筒形状の半導体チップ10B（外周チップ）を設けることにより、複数の半導体チップが一体的に形成される。半導体チップ10A及び10Bは、あたかも一つの半導体チップのようにインターポーザ45にフリップチップ接続される。半導体チップ10A、10Bはインターポーザ45上で封止樹脂46により封止される。インターポーザ45の裏面には外部接続端子として半田ボール47が設けられる。

図16は2重の円筒形状に形成された半導体チップの端部を示す側面図である。外側の半導体チップのバンプが形成される面（回路形成面）は、内側の半導体チップ10Bに向いており、円筒形状の内周面となる。したがって、外側の半導体チップ10Bに外部接続端子を設けることはできない。一方、内側の半導体チップ10Aのバンプが形成される面（回路形成面）は、円筒形状の外周面となり外側を向くこととなる。そこで、内側の半導体チップ10Aの端部を外側の半導体チップ10Bの端部から突出させて、突出した部分に外部接続端子としてバンプ10Aaを設ける。外側の半導体チップ10Bは、内側の半導体チップ10B内の配線とバンプ10Aaを介してインターポーザ47に接続される。

以上のように、半導体チップを2重に重ねて円筒形状に形成することにより、複数の半導体チップを、空間的に効率よく配置することができ、半導体チップの密度を向上することができる。

次に、本発明の第2実施例による半導体装置について説明する。図17は本発明の第2実施例による半導体装置の断面図である。図17に示す半導体装置は、

湾曲した半導体チップ50を有する。半導体チップ50は、外部接続端子としてのバンプ50aが設けられた面（回路形成面）が内側となるような形状に湾曲される。バンプ50aは半田あるいは金などにより形成される。半導体チップ50の回路形成面には樹脂等のコーティング材11が塗布され硬化されて樹脂層が形成される。半導体チップ50は湾曲した状態で樹脂層により固定される。

半導体チップ50はバンプ50aを介してパッケージ基板（インターポーザ）52に接続される。すなわち、半導体チップのバンプ50aはインターポーザ52に対してフリップチップ接続される。半導体チップ50はインターポーザ52上で封止樹脂53により封止される。インターポーザ52の裏側には半導体装置の外部接続端子としてハンダボール54が設けられる。

上述のように半導体チップ50を湾曲させるには、半導体チップ50の厚みは薄いほうがよく、50 μ m以下が好ましい。

半導体チップ50が湾曲しているため、半導体チップ50が平坦な状態でインターポーザに実装される場合より、小さなインターポーザを用いることができる。したがって、半導体装置の水平投影面積を小さくすることができる。

次に、半導体チップを湾曲形状に形成する方法について説明する。

まず、上述の第1実施例による円筒形状の半導体チップ10を形成する方法を用いて湾曲形状の半導体チップ50を形成することができる。例えば、図8に示す変形用治具30を用いて湾曲形状の半導体チップ50を形成することができる。この場合、平坦な半導体チップ50は、図8に示す半導体チップ10とは表裏が反対になって支持部31に固定される。すなわち、バンプ50aが下向きの状態で支持部31に固定される。そして、図9B示す状態で可動部の回動を停止し、コーティング材11を硬化させことにより湾曲形状に固定された半導体チップ50が得られる。

また、図10A及び図10Bに示す変形用治具35、36を用いても、半導体チップ50を形成することができる。この場合も、平坦な状態の半導体チップ50を表裏を逆にして、すなわちバンプ50aを下側にして指示治具35に取り付ける。そして図11Cに示す状態でコーティング材11を塗布し硬化させることで湾曲形状に固定された半導体チップ50が得られる。

図18は湾曲形状の半導体チップを形成するための変形用治具の断面斜視図である。図18に示す変形用治具55は、底部の中央部分に凹部55aが設けられて空間が形成されたブロック状の治具である。底部の空間の中央には真空吸着用の孔55bが開口している。また、底部の空間にはコーティング材を注入するための注入通路50cが開口している。また、変形用治具の底部付近には加熱用の電熱線50dが埋め込まれている。

まず、図19Aに示すように、変形用治具55の底部を平坦な状態の半導体チップ50の裏面に配置する。この状態で凹部55aの空間は半導体チップ50の中央部分に位置する。半導体チップ50の回路形成面にコーティング材56を塗布しておく。次に、真空吸着用の孔55を介して半導体チップ50を真空吸着すると、図19Bに示すように、半導体チップ50は湾曲した状態となる。ここで、図19Cに示すように、半導体チップ50と変形用治具の凹部の底面との間に、注入通路からコーティング材を注入し、電熱線により加熱して硬化させる。これにより、半導体チップ50は、回路形成面側のコーティング材56と裏面側のコーティング材とにより湾曲形状に固定される。

図20は湾曲形状の半導体チップを形成するための他の変形用治具の断面図である。図20に示す変形用治具60は、半導体チップ50の中央部分を支持する中央支持部60Aと、半導体チップ50の両端部をそれぞれ支持する端部支持部60B及び60Cとよりなる。中央支持部60A及び端部支持部60B、60Cは、真空吸着用の孔60aを介して平坦な状態の半導体チップ50を真空吸着する。図20は平坦な状態の半導体チップ50が変形用治具60に真空吸着された状態を示す。

図20に示す状態から、図21Aに示すように、半導体チップ50の中央部が湾曲変形するように、中央支持部60Aを端部支持部60B、60Cに対して移動する。これにより、半導体チップ50は、中央部分と端部とが平面を維持した状態のまま、中央部分と端部との間が変形して湾曲状態となる。

次に、図21Bに示すように、半導体チップ50の回路形成面及び裏面にコーティング材56を塗布して硬化させる。これにより、半導体チップ50は湾曲形状に固定される。

本実施例による半導体チップをインターポーザ上に複数個並べて搭載する場合、図 2 2 に示すように、半導体チップの湾曲によって形成される空間の開いている方向が封止樹脂の流動方向（図中矢印で示す）に整列することが好ましい。すなわち、封止樹脂が半導体チップ 5 0 とインターポーザ 5 2 との間に形成された空間に容易に流れこんで、封止樹脂が空間に容易に充填できるように、封止樹脂を注入するゲート 6 5 の位置を調整する。このような構成は、上述の第 1 実施例による円筒形状の半導体チップ 1 0 においても同様である。

次に、湾曲形状の半導体チップを複数個組合せて一つのパッケージとした半導体装置について説明する。図 2 3 は半導体チップの湾曲により形成される空間の中に小さなサイズの半導体チップを収容した構成の半導体装置の断面図である。図 2 3 に示す例では、大きなサイズの半導体チップ 5 0 A を湾曲形状に形成し、その内側に一回り小さな半導体チップ 5 0 B を湾曲形状に形成して配置し、その内側にさらに平坦な半導体チップ 5 0 C を配置している。半導体チップ 5 0 A、5 0 B、5 0 C の各々はインターポーザ 5 2 に対してフリップチップ接続され、封止樹脂 5 3 により封止される。

図 2 3 に示す構成とした場合、積層した半導体チップと同様となるが、一枚のインターポーザ 5 2 に対して全ての半導体チップをフリップチップ接続することができる。なお、半導体チップの実装密度が上がることにより、発熱の問題が生じるおそれがある場合は、図 2 4 に示すように、封止樹脂 5 3 の上面に金属板等よりなるヒートシンク 6 6 を設けてもよい。

なお、図 2 3 に示すような積層構造の場合、小さい半導体チップから上に積み重ねた後全ての半導体チップを変形（湾曲）させ、一括でフリップチップ接続する方法も考えられる。この方法は工程数がへるが、インターポーザと半導体チップの接続精度や、半導体チップを積層することによってチップが厚くなり、チップを変形しにくくなることを考えると、チップを個別に変形してフリップチップ接続することが好ましい。

図 2 5 は半導体チップの湾曲により形成される空間の中に小さなサイズの半導体チップを収容した構成の半導体装置の他の例の断面図である。図 2 5 に示す半導体装置では、半導体チップ 5 0 B が上下反対に配置され、半導体チップ 5 0 A

に対してフリップチップ接合されている。そして、半導体チップ50Cは、半導体チップ50Aと半導体チップ50Bとの間に形成される空間に配置される。図25に示す例では、半導体チップ50Bに対して半導体チップ50Cをフリップチップ接続している。

- 5 図25に示す構成では、半導体チップ50Bの背面がインターポーザ52に対向するため、図26に示すように銅などのベタ配線層67をインターポーザ52に形成することにより、半導体チップ50Bからの放熱を促進することができる。また、図27に示すように、封止樹脂53の上面に金属板等よりなるヒートシンク66を設けて、更に放熱を促進することとしてもよい。さらに、放熱を促進
- 10 するために、サーマルボールを入れたり、放熱性の良い封止樹脂などを用いたりして熱抵抗を小さくするなどの方法をとることが考えられる。

図25に示す構成の半導体装置では、半導体チップ同士がフリップチップ接続されており、チップ間の接続配線長が短くなるため、高速動作を実現することができる。

- 15 図28は複数の半導体チップを搭載した更に別の半導体装置を示す断面図である。インターポーザ52上に複数個の半導体チップをフラットな状態で接続し、最上位チップとインターポーザとの接続を、形状を変化させたチップにて接続を行う。図28に示す例では、半導体チップ70Aと70Bとが互いに背面が対向するように積層されており、半導体チップ70Aはインターポーザ52にフリップ
- 20 プチップ接続されている。したがって、半導体チップ70Bは回路形成面が上を向いた状態となっている。

- 半導体チップ70Bの上に更に半導体チップ70Cがフリップチップ接続されている。ここで、従来のMCP型半導体装置では、半導体チップ70Bとインターポーザ52との間をボンディングワイヤにて接続することが一般的であったが
- 25 、図28に示す例ではボンディングワイヤの代わりに変形した半導体チップ70D、70Eを用いている。

このような構造にすることにより、パッケージ内に積層してあるチップの厚さが違っていても、ボンディングワイヤの代わりに接続する半導体チップ70D、70Eの形状を変化させることにより、積層する半導体チップの厚さに制限が無

くなる。また、電極パッド数が多い半導体チップの場合や、積層してあるチップの数が多の場合でも、電極パッドを個別に接続する必要はなく、変形したチップを使用して、最上位の半導体チップとインターポーザとの接続をフリップチップにて一括で行うことができる。このため、半導体チップとインターポーザとを短
5 時間で接続できるようになる。

最上位の半導体チップとインターポーザまたは下位の半導体チップとを接続するための半導体チップ70D、70Eの種類は、特に制限は無く、半導体回路を有していてもよいし、配線パターンだけが形成されていてもよい。

図29は半導体チップ70D内の配線例を示す平面図である。半導体チップ7
10 0Dにおいて、半導体チップ70Bの電極パッドに接続される電極パッド71が一つの辺に近傍に配列され、インターポーザ52の電極パッドに接続される電極パッド72が反対側の辺の近傍に配置される。

パターン配線73は電極パッド71と電極パッド72とを接続しており、半導
15 体チップ70Bとインターポーザ52とを接続する。パターン配線74は半導体70D内の回路とインターポーザ52とを接続する。パターン配線75は半導体70D内の回路と半導体チップ70Bとを接続する。パターン配線76は半導体チップ70Bと半導体チップ70Dとインターポーザ52とを同時に接続する。

このように、ボンディングワイヤの代わりに変形した半導体チップを用いることにより、多数の電極パッドを一括して接続することができ、かつ様々な配線経
20 路を容易に形成することができる。

図30A~30Dは複数の半導体チップを一括して変形して半導体装置を形成する工程を説明するための図である。まず図30Aに示すように複数の半導体チップ80A、80B、80C同士をフリップチップ接続し、図30Bに示すように半導体チップの間にアンダーフィル材81を充填して固定する。次に、図30
25 Cに示すように、一体的に固定された半導体チップ80A、80B、80Cを上述の方法のいずれかにより変形（湾曲）させ、半導体チップ80Bと80Cと80Aとの間に固定部材として樹脂82を充填し硬化させる。そして、図30Dに示すように変形した半導体チップ80A、80B、80Cをインターポーザ52にフリップチップ接続し、封止樹脂53により封止する。

以上の変形方法では、複数の半導体チップを一括して変形することができる。
また、単体では容易に変形することができないような小さなサイズの半導体チップ（この場合半導体チップA80）でも容易に変形することが出来る。

図30A～30Dに示す例では、3個の半導体チップを用いているが、半導体
5 チップ80B, 80Cを一つの大きなサイズの半導体チップとしてもよい。

本発明は上述の具体的に開示された実施例に限定されることなく、本発明の
範囲ないにおいて様々な変形例及び改良例がなされるであろう。

10

15

20

25

請求の範囲

1. 少なくとも一つの半導体チップと、
該半導体チップの表面に形成され、該半導体チップを略円筒形状または湾曲形
5 状に変形した状態に固定する固定部材と、
該変形した半導体チップがフリップチップ接続されたパッケージ基板と、
前記半導体チップを該パッケージ基板上で封止する封止樹脂と、
該パッケージ基板に設けられた外部接続端子と
を有する半導体装置。
10
2. 請求の範囲第1項記載の半導体装置であって、
前記固定部材は、略円筒形状又は湾曲形状の半導体チップの内側の面に形成さ
れた樹脂層である半導体装置。
- 15 3. 請求の範囲第1項記載の半導体装置であって、
前記半導体チップの厚さは50 μ m以下である半導体装置。
4. 請求の範囲第1項記載の半導体装置であって、
互いにフリップチップ接続された複数の前記半導体チップを有する半導体装
20 置。
5. 請求の範囲第4項記載の半導体装置であって、
前記複数の半導体チップは、略円筒形状の第1の半導体チップと、該第1の半
導体チップより大きな直径の略円筒形状に形成されて前記第1の半導体チップの
25 外周を包囲するように配置された第2の半導体チップとを含む半導体装置。
6. 請求の範囲第5項記載の半導体装置であって、
前記第1の半導体チップの端部は前記第2の半導体チップの端部から突出して
延在し、前記第1の半導体チップと前記パッケージ基板とがフリップチップ接続

された半導体装置。

7. 請求の範囲第4項記載の半導体装置であって、

前記複数の半導体チップは、湾曲形状の第1の半導体チップと、該第1の半導
5 体チップより大きな湾曲形状に形成されて前記第1の半導体チップの外周に沿っ
て配置された第2の半導体チップとを含む半導体装置。

8. 請求の範囲第7項記載の半導体装置であって、

前記第2の半導体チップの端部は前記第2の半導体チップの端部より大きく延
10 在し、前記第2の半導体チップと前記パッケージ基板とがフリップチップ接続さ
れた半導体装置。

9. 請求の範囲第1項記載の半導体装置であって、

サイズの異なる複数の湾曲形状に形成された前記半導体チップを有し、より大
15 きいサイズの半導体チップの湾曲形状により形成される空間に、該大きいサイ
ズの半導体チップより小さいサイズの半導体チップが収容された半導体装置。

10. 請求の範囲第9項記載の半導体装置であって、

前記複数の半導体チップの各々は個別に前記パッケージ基板にフリップチップ
20 接続された半導体装置。

11. 請求の範囲第9項記載の半導体装置であって、

前記複数の半導体チップは、大きいサイズの半導体チップに対して該大きいサ
イズより小さいサイズの半導体チップがフリップチップ接続され、最大のサイズ
25 の半導体チップが前記パッケージ基板にフリップチップ接続された半導体装置。

12. 請求の範囲第1項記載の半導体装置であって、

前記半導体チップは、複数の積層された平坦な半導体チップと、該平坦な半導
体チップのうち回路形成面が上を向いた状態の最上位置の半導体チップと前記パ

パッケージ基板とにフリップチップ接続された変形した半導体チップとを含む半導体装置。

- 1 3. 変形した半導体チップを有する半導体装置の製造方法であって、
- 5 平坦な状態の半導体チップを支持し、
該平坦な状態の半導体チップに液状の樹脂を塗布し、
該液状の樹脂が塗布された面が内側となるように前記半導体チップを変形し、
前記液状の樹脂を硬化させて前記半導体チップを円筒形状又は湾曲形状に固定し、
- 10 前記半導体チップをパッケージ基板にフリップチップ実装する
各工程を有する半導体装置の製造方法。

- 1 4. 請求の範囲第 1 3 項記載の半導体装置の製造方法であって、
前記液状の樹脂を塗布する工程は前記半導体チップを変形した後に行われる半
- 15 導体装置の製造方法。

20

25

FIG.1




FIG.2




FIG.3




FIG.4




FIG.5




FIG.6




FIG.7




FIG.8




FIG.9A




FIG.9B




FIG.9C




FIG.10A




FIG.10B

36




FIG.10C

37




FIG.11A




FIG.11B




FIG.11C




FIG.11D




FIG.11E




FIG.12




FIG.13




FIG.14




FIG.15




FIG.16




FIG.17




FIG.18




FIG.19A




FIG.19B




FIG.19C




FIG.20




FIG.21A




FIG.21B




FIG.22




FIG.23




FIG.24




FIG.25




FIG.26




FIG.27




FIG.28




FIG.29




FIG.30A




FIG.30B




FIG.30C





FIG.30D



INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP02/08193

A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ H01L21/60		
According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED		
Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ H01L21/60, 23/12, 25/00		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Toroku Jitsuyo Shinan Koho 1994-2002 Kokai Jitsuyo Shinan Koho 1971-2002 Jitsuyo Shinan Toroku Koho 1996-2002		
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	US 2001/49155 A1 (Kabushiki Kaisha Toshiba), 06 December, 2001 (06.12.01), Par. Nos. [0078] to [0090]; Figs. 1 to 6, 11 to 15 & JP 2001-352032 A	1-14
A	JP 2001-118982 A (Fujitsu Ltd.), 27 April, 2001 (27.04.01), Full text; all drawings (Family: none)	1-14
A	JP 1-244625 A (Mitsubishi Electric Corp.), 29 September, 1989 (29.09.89), Full text; all drawings (Family: none)	1-14
<input checked="" type="checkbox"/> Further documents are listed in the continuation of Box C. <input type="checkbox"/> See patent family annex.		
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier document but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family	
Date of the actual completion of the international search 12 November, 2002 (12.11.02)	Date of mailing of the international search report 19 November, 2002 (19.11.02)	
Name and mailing address of the ISA/ Japanese Patent Office	Authorized officer	
Facsimile No.	Telephone No.	


INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP02/08193

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 11-345823 A (Sony Corp.), 14 December, 1999 (14.12.99), Full text; all drawings (Family: none)	1-14
A	JP 2000-31316 A (NEC Corp.), 28 January, 2000 (28.01.00), Full text; all drawings (Family: none)	1-14
A	JP 6-244243 A (Hitachi, Ltd.), 02 September, 1994 (02.09.94), Full text; all drawings (Family: none)	1-14

A. 発明の属する分野の分類 (国際特許分類 (IPC))		
Int.Cl ⁷ H01L21/60		
B. 調査を行った分野		
調査を行った最小限資料 (国際特許分類 (IPC))		
Int.Cl ⁷ H01L21/60, 23/12, 25/00		
最小限資料以外の資料で調査を行った分野に含まれるもの		
日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2002年 日本国登録実用新案公報 1994-2002年 日本国実用新案登録公報 1996-2002年		
国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)		
C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	US 2001/49155 A1 (KABUSHIKI KAISHA TOSHIBA) 2001.12.06, 段落0078-0090, 第1-6図, 第11-15図 & JP 2001-352032 A	1-14
A	JP 2001-118982 A (富士通株式会社) 2001.04.27, 全文, 全図 (ファミリーなし)	1-14
A	JP 1-244625 A (三菱電機株式会社) 1989.09.29, 全文, 全図 (ファミリーなし)	1-14
<input checked="" type="checkbox"/> C欄の続きにも文献が列挙されている。 <input type="checkbox"/> パテントファミリーに関する別紙を参照。		
* 引用文献のカテゴリー		
「A」 特に関連のある文献ではなく、一般的技術水準を示すもの 「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す) 「O」 口頭による開示、使用、展示等に言及する文献 「P」 国際出願日前で、かつ優先権の主張の基礎となる出願		の日の後に公表された文献 「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」 同一パテントファミリー文献
国際調査を完了した日	12.11.02	国際調査報告の発送日
国際調査機関の名称及びあて先	特許庁審査官 (権限のある職員)	4R 9347
日本国特許庁 (ISA/JP)	守安 太郎	
郵便番号100-8915	電話番号 03-3581-1101	内線 3469
東京都千代田区霞が関三丁目4番3号		

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	JP 11-345823 A (ソニー株式会社) 1999.12.14, 全文, 全図 (ファミリーなし)	1-14
A	JP 2000-31316 A (日本電気株式会社) 2000.01.28, 全文, 全図 (ファミリーなし)	1-14
A	JP 6-244243 A (株式会社日立製作所) 1994.09.02, 全文, 全図 (ファミリーなし)	1-14