

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第5429771号
(P5429771)

(45) 発行日 平成26年2月26日 (2014. 2. 26)

(24) 登録日 平成25年12月13日 (2013. 12. 13)

(51) Int. Cl.

F I

C 2 3 C 14/34 (2006. 01)

C 2 3 C 14/34

C

H 0 1 L 21/285 (2006. 01)

C 2 3 C 14/34

U

H 0 5 H 1/46 (2006. 01)**H 0 1 L** 21/285

S

H 0 5 H 1/46

R

請求項の数 3 (全 11 頁)

(21) 出願番号 特願2008-137089 (P2008-137089)
 (22) 出願日 平成20年5月26日 (2008. 5. 26)
 (65) 公開番号 特開2009-280890 (P2009-280890A)
 (43) 公開日 平成21年12月3日 (2009. 12. 3)
 審査請求日 平成23年3月11日 (2011. 3. 11)

(73) 特許権者 000231464
 株式会社アルバック
 神奈川県茅ヶ崎市萩園2500番地
 (74) 代理人 110000305
 特許業務法人青莪
 (72) 発明者 堀下 芳邦
 神奈川県茅ヶ崎市萩園2500 株式会社
 アルバック内
 (72) 発明者 松原 忍
 神奈川県茅ヶ崎市萩園2500 株式会社
 アルバック内

審査官 若土 雅之

最終頁に続く

(54) 【発明の名称】 スパッタリング方法

(57) 【特許請求の範囲】

【請求項 1】

スパッタ室内で処理基板と対向させかつ所定の間隔を置いて並設した複数枚のターゲットのうち対をなすターゲット毎に電源を割り当てて設け、各電源が、直流電力供給部と発振部とを有して、直流電力供給部からの正負の直流出力端に接続した発振部のブリッジ回路の各スイッチング素子のオン、オフを切換えてバイポーラパルス状に電力供給し、各ターゲットをアノード電極、カソード電極に交互に切換え、アノード電極及びカソード電極間にグロー放電を生じさせてプラズマ雰囲気を形成し、各ターゲットをスパッタリングするスパッタリング方法において、

前記各電源に、直流電力供給部からの正負の直流出力間に出力短絡用スイッチング素子を設けて、各出力短絡用スイッチング素子の短絡状態で各電源の発振部の前記スイッチング素子のオン、オフの切換えを行うと共に、少なくとも1つの出力短絡用スイッチング素子の切換えタイミングを他の出力短絡用スイッチング素子の切換えタイミングとずらすことを特徴とするスパッタリング方法。

10

【請求項 2】

前記各ターゲットへの電力投入を、前記ブリッジ回路の出力端と各ターゲットとの間を接続するブスバーを介して行うことを特徴とする請求項 1 記載のスパッタリング方法。

【請求項 3】

前記一対のターゲット間の出力電流を検出し、この出力電流の絶対値が各ターゲットへ

20

の定常出力電流値を超えると、異常放電発生の前段現象として捕え、前記出力短絡用スイッチング素子によって各ターゲットへの出力を遮断して異常放電の消弧処理を行うことを特徴とする請求項1または請求項2記載のスパッタリング方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ガラス等の処理基板表面に所定の薄膜を形成するためのスパッタリング方法、より詳しくは、対をなすターゲット毎にバイポーラパルス状に電力供給して各ターゲットをスパッタリングするスパッタリング方法に関する。

【背景技術】

【0002】

従来、スパッタリング（以下、「スパッタ」という）法により、大面積の処理基板に対して効率よく薄膜形成するものとして、真空チャンバ内で処理基板に対向させて複数枚のターゲットを並設し、この並設したターゲットのうち、対をなすターゲット毎に割当てて複数台のバイポーラパルス電源を並列接続したスパッタ装置が知られている。そして、各バイポーラパルス電源を同期運転させつつ、各ターゲットに交互に極性をかえてバイポーラパルス状に電力投入（出力）し、各ターゲットをアノード電極、カソード電極に交互に切換え、アノード電極及びカソード電極間にグロー放電を生じさせてプラズマ雰囲気を形成し、各ターゲットをスパッタリングする（特許文献1）。

【0003】

ここで、一般に、バイポーラパルス電源は、直流電力を供給する整流回路と、この整流回路の正負の出力端に接続され、4個のスイッチング素子からなるMOSFETブリッジ回路とから構成されており、制御手段によって各スイッチング素子を適宜作動させ、対をなすターゲットに所定の周波数でパルス電圧を印加する。これにより、ターゲット表面に蓄積する電荷が反対の位相電圧を印加したとき打ち消され、安定的な放電が得られるという利点がある。

【特許文献1】特開2005-290550号公報

【発明の開示】

【発明が解決しようとする課題】

【0004】

しかしながら、上記のものでは、各ターゲットへの出力切換時にスイッチングノイズが発生し、このスイッチングノイズは、並列接続したバイポーラパルス電源の台数が増加するのに従いより顕著になる。大きなスイッチングノイズが発生すると、ターゲットへの投入電力波形が乱れ、その結果、ターゲットに精度よく投入電力できない虞がある。

【0005】

そこで、本発明の課題は、上記点に鑑み、簡単な制御でスイッチングノイズの影響を受け難くしてターゲットに精度よく投入電力でき、ひいては良好な薄膜形成が可能となるスパッタリング方法を提供することにある。

【課題を解決するための手段】

【0006】

上記課題を解決するために、本発明のスパッタリング方法は、スパッタ室内で処理基板と対向させかつ所定の間隔を置いて並設した複数枚のターゲットのうち対をなすターゲット毎に電源を割り当てて設け、各電源が、直流電力供給部と発振部とを有して、直流電力供給部からの正負の直流出力端に接続した発振部のブリッジ回路の各スイッチング素子のオン、オフを切換えてバイポーラパルス状に電力供給し、各ターゲットをアノード電極、カソード電極に交互に切換え、アノード電極及びカソード電極間にグロー放電を生じさせてプラズマ雰囲気を形成し、各ターゲットをスパッタリングするスパッタリング方法において、前記各電源に、直流電力供給部からの正負の直流出力間に出力短絡用スイッチング素子を設けて、各出力短絡用スイッチング素子の短絡状態で各電源の発振部の前記スイッチング素子のオン、オフの切換えを行うと共に、少なくとも1つの出力短絡用スイッチ

10

20

30

40

50

グ素子の切換えタイミングを他の出力短絡用スイッチング素子の切換えタイミングとずらすことを特徴とする。

【0007】

本発明によれば、出力短絡用スイッチング素子を設けたことで、各ターゲットへの出力切換え時に作動するスイッチング素子の数を減らすことができることと、出力短絡用スイッチング素子の切換えのタイミングをずらしたことが相俟って、同時に大きなスイッチングノイズが発生することが防止できる。その結果、並列接続するパイポラパルス電源の台数が増加しても、対をなす各ターゲットに精度よく投入電力でき、良好な薄膜形成が可能になる。

10

【0008】

また、上記構成を採用することで、スイッチング損失を1個の出力短絡用スイッチング素子のみで発生させることができ、その耐久性を向上できることに加え、出力短絡用スイッチング素子のオン、オフの切換えのタイミングのみを制御すれば良いため、その制御も容易である。

【0009】

また、前記各ターゲットへの電力投入を、前記ブリッジ回路の出力端と各ターゲットとの間を接続するブスバーを介して行うようにすれば、例えば導線を多数本撚り合わせてなる公知の交流電源ケーブルを用いる場合と比較してノイズの影響を受け難くできるため、より精度よく一對のターゲットに電力投入できる。

20

【0010】

尚、前記一對のターゲット間の出力電流を検出し、この出力電流の絶対値が各ターゲットへの定常出力電流値を超えると、異常放電発生の前段現象として捕え、前記出力短絡用スイッチング素子によって各ターゲットへの出力を遮断して異常放電の消弧処理を行うようにすれば、出力中の2個のスイッチング素子を制御して異常放電の消弧処理を行う場合より応答性よくその制御ができ、この処理中でもブリッジ回路の各スイッチング素子にはスイッチング損失が殆ど発生しないため、一層耐久性を向上できる。

【発明の効果】

【0011】

以上説明したように、本発明のスパッタリング方法では、簡単な制御でスイッチングノイズの影響を受け難くでき、ターゲットに精度よく投入電力できるという効果を奏する。

30

【発明を実施するための最良の形態】

【0012】

図1を参照して、1は、本発明のスパッタリング方法を実施するスパッタリング装置である。スパッタリング装置1はインライン式のものであり、ロータリーポンプ、ターボ分子ポンプなどの真空排気手段（図示せず）を介して所定の真空度に保持できる真空チャンバ11を有し、スパッタ室11aを構成する。真空チャンバ11の上部には基板搬送手段2が設けられている。この基板搬送手段2は、公知の構造を有し、例えば、処理基板Sが装着されるキャリア21を有し、図示しない駆動手段を間欠駆動させて、後述するターゲットに対向した位置に処理基板Sを順次搬送する。真空チャンバ11の下側には、カソード電極Cが配置されている。

40

【0013】

カソード電極Cは、処理基板Sに対向して配置された8枚のターゲット31a乃至31hを有する。各ターゲット31a乃至31hは、Al、Ti、Mo、インジウム及び錫の酸化物（ITO）やインジウム及び錫の合金など、処理基板S表面に形成しようとする薄膜の組成に応じて公知の方法で作製され、例えば略直方体（上面視において長方形）など同形状に形成されている。各ターゲット31a乃至31hは、スパッタリング中、ターゲット31a乃至31hを冷却するバックングプレート32に、インジウムやスズなどのボンディング材を介して接合され、未使用時のスパッタ面311が処理基板Sに平行な同一

50

平面上に位置するように等間隔で並設されている。各ターゲット 3 1 a 乃至 3 1 h は、各ターゲット 3 1 a 乃至 3 1 h は相互に隣接する 2 個のターゲットが対をなし、対をなすターゲット毎に割当てて 4 個のバイポーラパルス電源 E 1 乃至 E 4 がそれぞれ接続されている。

【 0 0 1 4 】

バイポーラパルス電源 E 1 乃至 E 4 は、同一構造を有し、図 2 に示すように、直流電力の供給を可能とする直流電力供給部 4 と、各ターゲット 3 1 a、3 1 b (3 1 c と 3 1 d、3 1 e と 3 1 f、3 1 g と 3 1 h) への出力 (電力供給) を制御する発振部 5 とから構成される。直流電力供給部 4 は、その作動を制御する第 1 の CPU 回路 4 1 と、商用の交流電力 (3 相 A C 2 0 0 V 又は 4 0 0 V) が入力される入力部 4 2 と、入力された交流電力を整流して直流電力に変換する 6 個のダイオード 4 3 a からなる整流回路 4 3 とを有し、正負の直流電力ライン 4 4 a、4 4 b を介して直流電力を発振部 5 に出力する。

10

【 0 0 1 5 】

また、直流電力供給部 4 には、直流電力ライン 4 4 a、4 4 b 間に設けたスイッチングトランジスタ 4 5 と、第 1 の CPU 回路 4 1 に通信自在に接続され、スイッチングトランジスタ 4 5 のオン、オフを制御する出力発振用のドライバー回路 4 6 とが設けられている。直流電力ライン 4 4 a、4 4 b 間には、その電流、電圧を検出する検出回路 4 7 a が接続され、検出回路 4 7 a で検出された電流、電圧は、A D 変換回路 4 7 b を介して第 1 の CPU 回路 4 1 に入力されるようになっている。

20

【 0 0 1 6 】

他方、発振部 5 には、第 1 の CPU 回路 4 1 に通信自在に接続された第 2 の CPU 回路 5 1 と、正負の直流電力ライン 4 4 a、4 4 b 間に接続された 4 個の第 1 乃至第 4 のスイッチングトランジスタ S W 1 乃至 S W 4 からなるブリッジ回路 5 2 と、第 2 の CPU 回路 5 1 に通信自在に接続され、各スイッチングトランジスタ S W 1 乃至 S W 4 のオン、オフの切換えを制御する出力発振用のドライバー回路 5 3 とが設けられている。

【 0 0 1 7 】

そして、出力発振用のドライバー回路 5 3 によって、例えば第 1 及び第 4 のスイッチングトランジスタ S W 1、S W 4 と、第 2 及び第 3 のスイッチングトランジスタ S W 2、S W 3 とのオン、オフのタイミングが反転するように各スイッチングトランジスタ S W 1 乃至 S W 4 の切換えを制御すると、ブリッジ回路 5 2 からの出力ライン 5 4 a、5 4 b を介して一対のターゲット 3 1 a、3 1 b にバイポーラパルス状に電力供給できる。出力電圧の波形は、略方形波や略正弦波である。出力ライン 5 4 a、5 4 b には、一対のターゲット 3 1 a、3 1 b への出力電流及び出力電圧を検出する検出回路 5 5 が接続され、この検出回路 5 5 で検出された出力電流及び出力電圧は、A D 変換回路 5 6 を介して第 2 の CPU 回路 5 1 に入力されるようになっている。

30

【 0 0 1 8 】

ここで、上記構成のバイポーラパルス電源 E 1 乃至 E 4 において、直流電力供給部 4 から直流電力を出力した状態で各スイッチングトランジスタ S W 1 乃至 S W 4 を同時に切換えただけでは、それらのスイッチング損失が多量となるばかりか、スイッチングノイズの影響を受けてターゲット 3 1 a 乃至 3 1 h への投入電力波形が乱れ、良好な薄膜形成が阻害される虞がある。

40

【 0 0 1 9 】

本実施の形態では、直流電力供給部 4 からの正負の直流電力ライン 4 4 a、4 4 b 間に、出力発振用のドライバー回路 5 3 によってオン、オフの切換えが制御される出力短絡用スイッチングトランジスタ S W 0 を設け、出力短絡用スイッチトランジスタ S W 0 の短絡状態 (ターゲット 3 1 a、3 1 b への出力が遮断される状態) で、ブリッジ回路 5 2 の各スイッチングトランジスタ S W 1 乃至 S W 4 の切換えを行うようにした。それに加えて、各バイポーラパルス電源 E 1 乃至 E 4 の第 2 の CPU 回路 5 1 に通信自在に接続された CPU からなる統括制御手段 6 を設け、この統括制御手段 6 によって、出力短絡用スイッチング素子 S W 0 の切換えのタイミングを、各バイポーラパルス電源 E 1 乃至 E 4、つまり、

50

各ブリッジ回路 5 2 毎に相互にずらすこととした。

【 0 0 2 0 】

即ち、図 3 に示すように、各バイポーラパルス電源 E 1 乃至 E 4 の出力短絡用スイッチングトランジスタ S W 0 の短絡状態で、各バイポーラパルス電源 E 1 乃至 E 4 毎に、第 1 及び第 4 のスイッチングトランジスタ S W 1、S W 4 と、第 2 及び第 3 のスイッチングトランジスタ S W 2、S W 3 とのオン、オフのタイミングが反転すると共に、相互に隣合うターゲット 3 1 a 乃至 3 1 h への極性が反転するように各スイッチングトランジスタ S W 1 乃至 S W 4 を作動させた後、統括制御手段 6 からの出力でスイッチングトランジスタ S W 0 の短絡を所定の時間解除し、対をなすターゲットのうち一方 3 1 a、3 1 c、3 1 e、3 1 g にそれぞれ出力される。

10

【 0 0 2 1 】

次いで、統括制御手段 6 からの出力で各バイポーラパルス電源 E 1 乃至 E 4 の出力短絡用スイッチングトランジスタ S W 0 を同時または順次短絡し、各スイッチングトランジスタ S W 1 乃至 S W 4 を切替えた後に、統括制御手段 6 からの出力でスイッチングトランジスタ S W 0 の短絡を同時または順次解除し、他方のターゲット 3 1 b、3 1 d、3 1 f、3 1 h にそれ

ぞれ出力される。そして、上記制御を繰り返すことで、各ターゲット 3 1 a 乃至 3 1 h に所定の周波数でバイポーラパルス状に電力供給されて同期運転される。なお、出力短絡用スイッチング素子 S W 0 の切替えタイミングをずらす場合、各バイポーラパルス電源 E 1 乃至 E

20

4 の各出力短絡用スイッチングトランジスタ S W 0 のうち少なくとも 1 個の切替えタイミングがずれていればよく、この場合、他の各出力短絡用スイッチングトランジスタ S W 0 は、同時または相互にずらしてもよい。また、例えば、各バイポーラパルス電源 E 1 乃至 E 4 の各出力短絡用スイッチングトランジスタ S W 0 を複数組に分け、組となるものを同時に切り換えるようにしてもよい。

【 0 0 2 2 】

これにより、出力短絡用スイッチングトランジスタ S W 0 を設け、各ターゲット 3 1 a 乃至 3 1 h への出力切替時に作動するスイッチング素子の数を減らしたことで、出力短絡用スイッチングトランジスタ S W 0 の切替えのタイミングをブリッジ回路 5 2 毎に相互にずらすこととが相俟って、同時に大きなスイッチングノイズが発生することを防止できる。その結果、並列接続するバイポーラパルス電源 E 1 乃至 E 4 の台数が多いときでも、対をなす各ターゲット 3 1 a 乃至 3 1 h に精度よく投入電力でき、良好な薄膜形成が可能になる。

30

【 0 0 2 3 】

尚、ノイズの影響を受けずに良好な電力供給を行うため、直流電力供給部 4 と分けた構成し

た発振部 5 を真空チャンバ 1 1 に近接させて設けると共に、ブリッジ回路 5 2 の出力端とターゲット 3 1 a 乃至 3 1 h との間を接続する出力ライン 5 4 a、5 4 b としてブスバーを用いることが望ましい。ブスバーとしては、導電率が高い材料、例えば、C u、A u、A g やアルミ合金製であり、発振部 5 とターゲット 3 1 a 乃至 3 1 h との間隔の誤差を吸収できるように伸縮自在に形成している。これにより、例えば導線を多数本撚り合わせてなる公知の交流電源ケーブルを用いる場合と比較してノイズの影響を受け難くできるため、より精度よく一対のターゲット 3 1 a 乃至 3 1 h に電力投入できる。

40

【 0 0 2 4 】

そして、基板搬送手段 2 によって処理基板 S がセットされたキャリア 2 1 を、並設したターゲット 3 1 a 乃至 3 1 h と対向した位置に搬送し、所定の圧力（例えば、 10^{-5} P a）下で、図示しないガス導入手段を介してスパッタガス（や反応ガス）を導入し、ターゲット 3 1 a 乃至 3 1 h にバイポーラパルス電源 E 1 乃至 E 4 を介して電力投入し、各ターゲット 3 1 a 乃至 3 1 h をアノード電極、カソード電極に交互に切替え、アノード電極及びカソード電極間にグロー放電を生じさせてプラズマ雰囲気形成され、各ターゲッ

50

ト 3 1 a 乃至 3 1 h がスパッタリングされて処理基板 S 表面に所定の薄膜が形成される。

【 0 0 2 5 】

ところで、上記のようにグロー放電中では、何らかの原因によりアーク放電が発生する場合がある。アーク放電が発生すると、プラズマのインピーダンスが急激に小さくなるため、急激に電圧低下が起こり、それに伴って電流が増加する。このため、本実施の形態では、検出回路 5 5 で検出された出力電流及び出力電圧が入力されるアーク検出制御回路 5 7 を第 2 の C P U 回路 5 1 に通信自在に設け（図 1 参照）、いずれか 1 台のバイポーラパルス電源 E 1 乃至 E 4 において出力電流が一定の範囲を超えて変化すると、アーク放電の前段現象（マイクロアーク）として捉え、そのバイポーラパルス電源 E 1 乃至 E 4 によって異常放電の消弧処理を行うことでアーク電流の大きなアーク放電の発生を抑制している。

10

【 0 0 2 6 】

つまり、検出回路 5 5 で検出した出力電流が、定常出力電流値を超えたとき、アーク検出制御回路 5 7 によってアーク放電発生の前段現状として捕え、第 2 の C P U 回路 5 1 及びアーク検出制御回路 5 7 を介して出力発振用のドライバー回路 5 3 によって出力短絡用スイッチングトランジスタ S W 0 が短絡（オン）される。出力短絡用スイッチングトランジスタ S W 0 が短絡（オン）されたとき、ブリッジ回路 5 2 の各スイッチングトランジスタ S W 1 乃至 S W 4 は、いずれか一方のターゲット 3 1 a または 3 1 b（3 1 c または 3 1 d、3 1 e または 3 1 f、3 1 g または 3 1 h）への出力状態に保持されているが、スイッチングトランジスタ S W 0 が短絡されることでターゲット 3 1 a 乃至 3 1 h への出力が遮断される（マイクロアーク処理）。

20

【 0 0 2 7 】

次いで、所定時間経過後（数 μ S ~ 数百 μ S）に、出力短絡用のスイッチングトランジスタ S W 0 の短絡を解除（オフ）し、各スイッチングトランジスタ S W 1 乃至 S W 4 の作動状態に応じていずれか一方のターゲットへの出力を再開する。このとき、アーク検出制御回路 5 7 によって出力電流が定常出力電流値を超えているかを判断し、定常出力電流値を未だ超えていれば、出力発振用ドライバー回路 5 3 によって出力短絡用スイッチングトランジスタ S W 0 を再度短絡する。

【 0 0 2 8 】

この一連のマイクロアーク処理を複数回繰り返しても出力電流が定常出力電流値を超えた状態のままであるか、または、出力電流が予め設定された所定値を超えると、スプラッシュやパーティクルの発生を誘発するアーク放電が発生すると判断し、第 1 の C P U 回路 4 1 からの制御によってスイッチングトランジスタ 4 5 をオンし、直流電力供給部 4 からの出力を停止する（ハードアーク処理）。この処理の間、ブリッジ回路 5 2 の各スイッチングトランジスタ S W 1 乃至 S W 4 にはスイッチング損失が殆ど発生しないため、その耐久性を一層向上できる。

30

【図面の簡単な説明】

【 0 0 2 9 】

【図 1】本発明のスパッタリング法を実施するスパッタリング装置の構成を概略的に示す図。

40

【図 2】図 1 に示すスパッタリング装置に用いるバイポーラパルス電源の構成を概略的に説明する図。

【図 3】スイッチング素子の作動のタイミングを説明する図。

【図 4】各バイポーラパルス電源でのマイクロアーク処理を説明する図。

【符号の説明】


【 0 0 3 0 】

- 1 スパッタリング装置
- 2 基板搬送手段
- 3 1 a 乃至 3 1 h ターゲット
- 4 直流電力供給部


50

5 発振部
 5 2 ブリッジ回路
 5 4 a、5 4 b プスパー
 6 統括制御手段
 E 1 乃至 E 4 バイポーラパルス電源
 S 処理基板
 S W 0 乃至 S W 4 スイッチング素子


【図 1】




【図2】



【図 3】



【図4】



フロントページの続き

(56)参考文献 特開2005-290550(JP,A)
特開2007-186726(JP,A)
特開2006-249506(JP,A)
特表2008-533687(JP,A)
特開平09-172787(JP,A)
特表平11-146659(JP,A)

(58)調査した分野(Int.Cl., DB名)

C23C	14/00 - 14/58
H01L	21/285
H05H	1/46