

(19) 世界知的所有権機関
国際事務局(43) 国際公開日
2004 年 12 月 2 日 (02.12.2004)

PCT


(10) 国際公開番号
WO 2004/105247 A1

- (51) 国際特許分類: H03K 23/00 (72) 発明者; および
(75) 発明者/出願人 (米国についてのみ): 原田 充 (HARADA, Mitsuru) [JP/JP]; 〒1808585 東京都武蔵野市緑町 3 丁目 9-1 1 NTT 知的財産センタ内 Tokyo (JP). 山岸 明洋 (YAMAGISHI, Akihiro) [JP/JP]; 〒1808585 東京都武蔵野市緑町 3 丁目 9-1 1 NTT 知的財産センタ内 Tokyo (JP).
- (21) 国際出願番号: PCT/JP2004/006628
- (22) 国際出願日: 2004 年 5 月 17 日 (17.05.2004)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願2003-142518 2003 年 5 月 20 日 (20.05.2003) JP
- (71) 出願人 (米国を除く全ての指定国について): 日本電信電話株式会社 (NIPPON TELEGRAPH AND TELEPHONE CORPORATION) [JP/JP]; 〒1008116 東京都千代田区大手町二丁目 3 番 1 号 Tokyo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE,

/ 続葉有 /

(54) Title: VARIABLE DIVISION METHOD AND VARIABLE DIVIDER

(54) 発明の名称: 可変分周方法および可変分周器



(57) Abstract: A feedback path (307) is formed between an output (310c) of a fixed divider (305) and a control terminal (310b) of a reverse/non-reverse device (304). A connection device (306) is arranged on the feedback path (307). The feedback path (307) is connected/disconnected according to the level of the control signal M from outside, thereby switching the number of divisions. The delay time of the signal given to the input terminal (310a) of the reverse/non-reverse device (304) to pass through the feedback path (307) and return to the control terminal (310b) is set greater than the pulse width of the input clock signal. A small pulse input invalidating function is provided in the fixed divider (305). Alternatively, a small pulse output prohibiting function is provided in the reverse/non-reverse device (304). The fixed divider (305) divides the clock signal before division from the reverse/non-reverse device (304) according to the rise edge of the clock pulse of the normal pulse width in the signal (a change point corresponding to the rise edge of the input clock signal).

/ 続葉有 /



SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US,
UZ, VC, VN, YU, ZA, ZM, ZW.

BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN,
TD, TG).

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF,

添付公開書類:

— 国際調査報告書

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

(57) 要約: 固定分周器 (305) の出力 (310c) と反転／非反転器 (304) の制御端子 (310b) との間にフィードバックパス (307) を形成する。フィードバックパス (307) に接続器 (306) を設け、外部からの制御信号Mのレベルに応じてフィードバックパス (307) を接続／遮断し、分周数を切り替える。反転／非反転器 (304) の入力端子 (310a) に与えられた信号がフィードバックパス (307) を通り制御端子 (310b) に戻されるまでの遅延時間を入力クロック信号のパルス幅よりも大きくする。固定分周器 (305) に小パルス入力無効機能を設ける。あるいは反転／非反転器 (304) に小パルス出力阻止機能を設ける。固定分周器 (305) において、反転／非反転器 (304) からの分周前クロック信号を、その信号中の正規のパルス幅のクロックパルスの立ち上がりエッジ (入力クロック信号の立ち上がりエッジに必ず変化点) に基づいて分周する。

明 細 書

可変分周方法および可変分周器

技術分野

- [0001] この発明は、外部からの制御信号に応じて定められる分周数により入力クロック信号を分周し、この分周したクロック信号を出力クロック信号として出力する可変分周方法および可変分周器に関するものである。

背景技術

- [0002] 従来より、この種の可変分周器として、入力クロック信号の分周数を2種類とし、外部からの制御信号によってその分周数を切り替えることが可能な可変分周器が用いられている。
- [0003] [従来例1]

図13に非特許文献1に示されている従来の可変分周器の概略を示す。この可変分周器100は、クロック入力端子101と、クロック出力端子102と、制御信号入力端子103とを備え、制御信号入力端子103より入力される制御信号Mに応じて定められる分周数によりクロック入力端子101より入力される入力クロック信号を分周し、この分周したクロック信号を出力クロック信号としてクロック出力端子102より出力する。

- [0004] この例において、可変分周器100は、ブロック100Aとブロック100Bとから構成されている。ブロック100Aは、Dフリップフロップ(DFF)104～106とノア回路(NOR)107, 108とから構成され、ブロック100Bは、Tフリップフロップ(TFF)109～111とオア回路(OR)112～114とから構成されている。なお、TFFやDFFの機能については、非特許文献2などに示されているのでここでの説明は省略する。

- [0005] ブロック100AにおけるDFF104～106のクロック端子(ck)にはクロック入力端子101からの入力クロック信号が与えられる。この入力クロック信号を取り込んだDFF104～106の動作によってP1点に4分周もしくは5分周信号が得られ、この4分周もしくは5分周信号がブロック100BのTFF109～111によってさらに分周される。

- [0006] この際、TFF109の出力とTFF110の出力との論理和をOR112で求め、TFF111の出力と制御信号端子103からの制御信号Mとの論理和をOR113で求め、OR1

12の出力とOR113の出力との論理和をOR114で求め、OR114の出力をブロック100AのNOR108に与えることにより、制御信号Mが「0」レベルであった場合には、32分周する間に1回だけブロック100Aで5分周させ、残りを全て4分周させて、33分周を実現する。制御信号Mが「1」レベルであった場合には、32分周する間に全てをブロックAで4分周させて、32分周を実現する。

[0007] [従来例2]

図14に特許文献1に示されている従来の可変分周器の概略を示す。この可変分周器200は、クロック入力端子201と、クロック出力端子202と、制御信号入力端子203とを備え、制御信号入力端子203より入力される制御信号(外部からの制御信号)Mに応じて定められる分周数によりクロック入力端子201より入力されるクロック信号を分周し、この分周したクロック信号を出力クロック信号としてクロック出力端子202より出力する。

[0008] この例において、可変分周器200は、低速化用分周器(2分周器)204と、反転／非反転器205と、固定分周器(2分周器)206と、接続器207と、フィードバック用分周器(2分周器)208とを備え、反転／非反転器205と固定分周器206とで信号処理器210が構成されている。反転／非反転器205は、入力端子210aと制御端子210bとを有し、入力端子(信号処理器210の入力端子)210aは低速化用分周器204を介してクロック入力端子201に接続され、制御端子(信号処理器210の制御端子)210bと固定分周器206の出力(信号処理器210の出力端子)210cとの間にフィードバックパス209が形成されている。このフィードバックパス209に接続器207とフィードバック用分周器208が設けられている。図15に反転／非反転器205の真理値表を示す。

[0009] [フィードバックパスが遮断されている場合]

制御信号Mが「0」レベルの場合、接続器207はフィードバックパス209をオフとし、固定分周器206の出力210cと反転／非反転器205の制御端子210bとの接続を切り離す。この場合、反転／非反転器205の制御端子210bのレベルは「0」レベルとされ、反転／非反転器205は、図15に示した真理値表に従う動作により、入力クロック信号を反転せずにそのまま通過させ、分周前クロック信号として固定分周器206に与

える。

- [0010] 図16にフィードバックパス209が遮断されている場合のタイムチャートを示す。図16(a)はクロック入力端子201に与えられるクロック信号(マスタクロック)、図16(b)は反転／非反転器205の入力端子210aに与えられる入力クロック信号、図16(c)は反転／非反転器205から出力される分周前クロック信号(固定分周器206に与えられる分周前クロック信号)、図16(d)は固定分周器206から出力される出力クロック信号、図16(e)は反転／非反転器205の制御端子210bの信号レベルである。
- [0011] この例では、クロック入力端子201からのクロック信号が低速化用分周器204によって2分周され、これによって低速度化されたクロック信号が入力クロック信号として反転／非反転器205の入力端子210aへ与えられる。このタイムチャートから分かるように、制御信号Mが「0」レベルの場合、可変分周器200は、反転／非反転器205の入力端子210aへ入力クロック信号のクロックパルスが2発与えられる毎に、すなわちクロック入力端子201へマスタクロックが4発与えられる毎に1パルスの出力クロック信号を発生し、4分周器として動作する。
- [0012] [フィードバックパスが接続されている場合]
- 制御信号Mが「1」レベルの場合、接続器207はフィードバックパス209をオンとし、固定分周器206の出力210cと反転／非反転器205の制御端子210bとの間を接続する。図17にフィードバックパス209が接続されている場合のタイムチャートを示す。なお、このタイムチャートにおいて、反転／非反転器205の入力端子210aに与えられた信号が反転／非反転器205、固定分周器206、フィードバックパス209を通過して反転／非反転器205の制御端子210bに戻されるまでの遅延時間 T_d は、入力クロック信号のパルス幅 T_{ck} よりも若干大きいものとしている。
- [0013] 図17(b)に示す t_1 点において、入力クロック信号が立ち上がると、反転／非反転器205はこの入力クロック信号の立ち上がりを反転せずに通過させる。これにより、分周前クロック信号が立ち上がり(図17(c)に示す t_1 点)、固定分周器206へ与えられる。固定分周器206は、この分周前クロック信号の立ち上がりエッジ(変化点)を取り込み、出力クロック信号を立ち上げる(図17(d)に示す t_1 点)。
- [0014] この出力クロック信号の立ち上がりはフィードバックパス209を介して反転／非反転

器205の制御端子210bに戻される。すなわち、固定分周器206からの出力信号の立ち上がりがフィードバック用分周器208に与えられ、フィードバック用分周器208がこの固定分周器206からの出力信号の立ち上がりエッジを取り込んで、反転／非反転器205の制御端子210bへのフィードバック信号を立ち上げる。ここで、反転／非反転器205の制御端子210bには、反転／非反転器205の入力端子210aに与えられた入力クロック信号の立ち上がり(1発目のクロックパルスの立ち上がり:図17(b)のt1点)に対し、遅延時間Tdだけ遅れて、すなわち入力クロック信号のパルス幅Tckよりも遅れて、フィードバック信号の立ち上がりが入力される(図17(e)に示すt3点)。

[0015] 反転／非反転器205は、制御端子210bへのフィードバック信号が立ち上がっている間、入力端子210aからの入力クロック信号を反転する。この場合、反転／非反転器205の制御端子210bへのフィードバック信号が立ち上がった時点(図17(e)に示すt3点)では、反転／非反転器205の入力端子210aへの入力クロック信号は立ち下がっている。したがって、反転／非反転器205は、入力端子210aからの入力クロック信号を反転し、分周前クロック信号を立ち上げる(図17(c)に示すt3点)。以降、分周前クロック信号は、入力端子210aからの入力クロック信号を反転した信号とされる。

[0016] これにより、図17(c)に示すt3〜t4点において、入力クロック信号のパルス幅Tck(正規のパルス幅)よりもそのパルス幅が小さいクロックパルス(小パルス)PS1が発生する。その後、t5〜t6点において、正規のパルス幅のクロックパルスが発生する。固定分周器206は、反転／非反転器205からの分周前クロック信号の小パルスPS1の立ち上がりエッジを取り込み、出力クロック信号を立ち下げる(図17(d)に示すt3点)。小パルスPS1の発生後、正規のパルス幅のクロックパルスが発生すると(図17(c)に示すt5点)、固定分周器206がこのクロックパルスの立ち上がりエッジを取り込み、出力クロック信号を立ち上げる(図17(d)に示すt5点)。

[0017] この出力クロック信号の立ち上がりは、フィードバック用分周器208に与えられ、これにより反転／非反転器205の制御端子210bへのフィードバック信号が立ち下がる。ここで、反転／非反転器205の制御端子210bには、反転／非反転器205の入力端子210aに与えられた入力クロック信号の立ち下がり(2発目のクロックパルスの立

ち下がり:図17(b)のt5点)に対し、遅延時間Tdだけ遅れて、すなわち入力クロック信号のパルス幅Tckよりも遅れて、フィードバック信号の立ち下がりが入力される(図17(e)に示すt7点)。

[0018] 反転／非反転器205は、制御端子210bへのフィードバック信号が立ち下がっている間、入力端子210aからの入力クロック信号を反転せずにそのまま通過させる。この場合、反転／非反転器205の制御端子210bへのフィードバック信号が立ち下がった時点(図17(e)に示すt7点)では、反転／非反転器205の入力端子210aへの入力クロック信号は立ち上がっている。したがって、反転／非反転器205は、入力端子210aからの入力クロック信号を反転せずにそのまま通過させ、分周前クロック信号を立ち上げる(図17(c)に示すt7点)。以降、分周前クロック信号は、入力端子210aからの入力クロック信号を反転せずにそのまま通過させた信号とされる。

[0019] これにより、図17(c)に示すt7～t8点において、小パルスPS2が発生し、その後、t9～t10点において、正規のパルス幅のクロックパルスが発生する。固定分周器206は、反転／非反転器205からの小パルスPS2の立ち上がりエッジを取り込み、出力クロック信号を立ち下げる(図17(d)に示すt7点)。その後、反転／非反転器205からの正規のパルス幅のクロックパルスの立ち上がりエッジを取り込み、出力クロック信号を立ち上げる(図17(d)に示すt9点)。

[0020] 以下、同様動作を繰り返すことによって、可変分周器200は、制御信号Mが「1」レベルの場合、反転／非反転器205の入力端子210aへ入力クロック信号のクロックパルスが3発与えられる毎に、すなわちクロック入力端子201へマスタクロックが6発与えられる毎に2パルスの出力クロック信号を発生し、3分周器として動作する。

[0021] 特許文献1: 米国特許第5969548号

非特許文献1: 「CMOSアナログ回路設計技術」、岩田 穆 監修、(株)トリケップス、1998年1月13日発行、236～237頁、図16、図17。

非特許文献2: 「HANDBOOK OF LOGIC CIRCUITS」、J.D.LENK著、pp.123-125、Reston Publishing Company, Inc., 1972。

発明の開示

発明が解決しようとする課題

[0022] [従来例1の問題点]

従来例1の可変分周器100では、分岐点が多数あるために、例えば図13中に点線で示したパスCがクリティカルパス(容量負荷が大きく、駆動するために大きな電流を要するパス)となり、低消費電力化が困難であるという問題がある。

[0023] [従来例2の問題点]

従来例2の可変分周器200では、分岐点が少なく、クリティカルパスのような容量負荷の大きなパスが発生しないので、低消費電力化を実現することができる。しかしながら、低速化用分周器204の出力である入力クロック信号の立ち上がり立ち下りの両エッジを用いて分周しているため、入力クロック信号のデューティ比が50%でない場合、出力クロック信号にジッタTj(図18参照)が発生し、雑音性能が劣化するという問題がある。

[0024] [ジッタが発生する理由]

従来例2の可変分周器200では、低速化用分周器204で高速のクロック信号(マスタクロック)を2分周し、低速の入力クロック信号を作っている。この場合、マスタクロックの1発目の立ち上がりエッジを取り込んで入力クロック信号を立ち上げ、2発目の立ち上がりエッジを取り込んで入力クロック信号を立ち下げている。

[0025] 低速化用分周器204において、マスタクロックの立ち上がりエッジを取り込んで入力クロック信号を立ち上げるまでの動作時間と立ち下げるまでの動作時間とを同じとすることは難しく、この立ち上がり／立ち下りの動作時間の違いによって、入力クロック信号のデューティ比が理想値である50%に対して前後にずれる。高周波信号のデューティ比を50/50に正確に合わせることは一般に極めて困難で、40/60程度でも比較的良くあっていると評価されるほどである。

[0026] 図18には入力クロック信号のデューティ比(オンデューティ)が50%以上となった場合を示している。この場合、出力クロック信号の1発目のクロックパルスはマスタクロックの立ち上がり(図18(a)のt1点)に同期して発生するが、2発目のクロックパルスはクロック信号の立ち上がり(図18(a)のt5点)に同期して発生せず、ジッタTjが発生する。入力クロック信号のデューティ比(オンデューティ)が50%以下となった場合も同様にジッタTjが発生する。

[0027] 本発明は、このような課題を解決するためになされたもので、その目的とするところは、低消費電力化を実現するとともに、出力クロック信号に発生するジッタを本質的になくし、雑音性能の劣化を防止することができる可変分周方法および可変分周器を提供することにある。

課題を解決するための手段

[0028] このような目的を達成するために本発明は、入力端子に与えられる入力クロック信号を制御端子に与えられる信号のレベルに応じて反転／非反転して分周前クロック信号とし、この分周前クロック信号中の所定のパルス幅を上回るパルス幅を有するクロックパルスにおける入力クロック信号の一方向の変化点に応ずる変化点に基づいて、分周前クロック信号を予め定められた分周数により分周し、この分周した信号を出力クロック信号として出力端子より出力する信号処理器と、この信号処理器の出力端子と制御端子との間に形成され制御端子に戻す信号の通路をなすフィードバックパスを外部からの制御信号に応じて接続／遮断する接続器とを設け、信号処理器の入力端子に与えられた信号がフィードバックパスを通り制御端子に戻されるまでの遅延時間を入力クロック信号のパルス幅よりも大きくしたものである。

[0029] 本発明において、信号処理器の出力端子と制御端子との間に形成されるフィードバックパスは、外部からの制御信号に応じて接続あるいは遮断状態となる。なお、以下では、説明上、信号処理器での反転／非反転の最初の状態を非反転、分周数を2分周とする。

[0030] 〔フィードバックパスが遮断されている場合〕

フィードバックパスが遮断されている場合、信号処理器は、入力クロック信号を反転せずにそのまま分周前クロック信号とし、この分周前クロック信号を2分周して出力クロック信号とする。これにより、本発明の可変分周器は、2分周器として動作する。

[0031] 〔フィードバックパスが接続されている場合〕

フィードバックパスが接続されている場合、信号処理器は、最初に入力クロック信号を反転せずにそのまま分周前クロック信号とする。そして、この分周前クロック信号の最初の立ち上がりエッジ(入力クロック信号の立ち上がりエッジに応ずる変化点)を取り込み、出力クロック信号を立ち上げる。この出力クロック信号の立ち上がりはフィード

バックパスを介して制御端子に戻される。

[0032] ここで、信号処理器の制御端子には、信号処理器の入力端子に与えられた入力クロック信号の立ち上がり(1発目のクロックパルスの立ち上がり)に対し、入力クロック信号のパルス幅よりも遅れて、出力クロック信号の立ち上がりが戻される。信号処理器は、制御端子に戻される信号(フィードバック信号)が立ち上がっている間、入力クロック信号を反転する。これにより、分周前クロック信号には、入力クロック信号のパルス幅(正規のパルス幅)よりも小さいクロックパルス(小パルス)が発生し、この後、正規のパルス幅のクロックパルスが発生する。

[0033] ここで、所定のパルス幅を上回るクロックパルスを小パルスのパルス幅を上回るものと定めておけば、信号処理器は、分周前クロック信号のうち小パルスを無効とし、その後発生する正規のパルス幅のクロックパルスを有効とし、この正規のパルス幅のクロックパルスの立ち上がりエッジを取り込み、出力クロック信号を立ち下げる。この出力信号の立ち下がりにはフィードバックパスを介して信号処理器の制御端子へ戻される。

[0034] ここで、信号処理器の制御端子には、信号処理器の入力端子に与えられた入力クロック信号の立ち下がり(2発目のクロックパルスの立ち下がり)に対し、入力クロック信号のパルス幅よりも遅れて、出力クロック信号の立ち下がりが戻される。信号処理器は、制御端子に戻される信号(フィードバック信号)が立ち下がっている間、入力クロック信号を反転せずにそのまま分周前クロック信号とする。これにより、分周前クロック信号には、入力クロック信号のパルス幅(正規のパルス幅)よりも小さいクロックパルス(小パルス)が発生し、この後、正規のパルス幅のクロックパルスが発生する。

[0035] 信号処理器は、前記と同様にして、分周前クロック信号のうち小パルスを無効とし、その後発生する正規のパルス幅のクロックパルスを有効とし、この正規のパルス幅のクロックパルスの立ち上がりエッジ(入力クロック信号の立ち上がりエッジに必ず変化点)を取り込み、出力クロック信号を立ち上げる。これにより、本発明の可変分周器は、3分周器として動作する。この分周動作中、信号処理器は、正規のパルス幅のクロックパルスの立ち上がりエッジ、すなわち入力クロック信号の立ち上がりエッジに必ず変化点(入力クロック信号の一方向の変化点に必ず変化点)を取り込んで出

カクロック信号を作るので、入力クロック信号のデューティ比が理想値である50%に対して前後にずれていたとしてもジッタは生じない。

[0036] なお、本発明において、信号処理器は反転／非反転器と固定分周器とで構成することが可能である。この場合、固定分周器に「反転／非反転器からの分周前クロック信号のうち所定のパルス幅を上回るクロックパルスのみを有効クロック信号とする」機能を持たせてもよく、反転／非反転器に「所定のパルス幅を上回るクロックパルスだけを分周前クロック信号として出力する」機能を持たせてもよい。

[0037] また、本発明では、遅延時間(信号処理器の入力端子に与えられた信号がフィードバックパスを通り制御端子に戻されるまでの時間)を入力クロック信号のパルス幅よりも大きくしているが、この遅延時間は入力端子に与えられた信号がフィードバックパスを通り出力端子に戻されるまでのルートにおけるそれぞれの遅延時間の合計として自然に生じるものであってもよいし、そのルート中に意図的に遅延回路などを設けるようにして確保するようにしてもよい。

発明の効果

[0038] 本発明によれば、入力端子に与えられる入力クロック信号を制御端子に与えられる信号のレベルに応じて反転／非反転して分周前クロック信号とし、この分周前クロック信号中の所定のパルス幅を上回るパルス幅を有するクロックパルスにおける入力クロック信号の一方向の変化点に必ず変化点に基づいて、分周前クロック信号を予め定められた分周数により分周し、この分周した信号を出力クロック信号として出力するようにしたので、低消費電力化を実現するとともに、出力クロック信号に発生するジッタを本質的になくし、雑音性能の劣化を防止することができるようになる。

図面の簡単な説明

[0039] [図1]本発明の第1の実施例(実施例1)を示す可変分周器の概略構成図である。
[図2]フィードバックパス中にインバータを2段直列接続した遅延回路を設けた例を示す図である。
[図3]実施例1においてフィードバックパスが遮断されている場合の動作を示すタイムチャートである。
[図4]実施例1においてフィードバックパスが接続されている場合の動作を示すタイム

チャートである。

[図5]実施例1において遅延時間を入力クロック信号の周期よりも若干大きくした場合の動作を示すタイムチャートである。

[図6]本発明の第2の実施例(実施例2)を示す可変分周器の概略構成図である。

[図7]実施例2における反転／非反転器(排他的論理和回路)の真理値表を示す図である。

[図8]実施例2においてフィードバックパスが遮断されている場合の動作を示すタイムチャートである。

[図9]実施例2においてフィードバックパスが接続されている場合の動作を示すタイムチャートである。

[図10]本発明の第3の実施例(実施例3)を示す可変分周器の概略構成図である。

[図11]実施例3においてフィードバックパスが接続されている場合の動作を示すタイムチャートである。

[図12]本発明の第4の実施例(実施例4)を示す可変分周器の概略構成図である。

[図13]非特許文献1に示されている従来の可変分周器の概略(従来例1)を示す図である。

[図14]特許文献1に示されている従来の可変分周器の概略(従来例2)を示す図である。

[図15]従来例2における反転／非反転器の真理値表を示す図である。

[図16]従来例2においてフィードバックパスが遮断されている場合の動作を示すタイムチャートである。

[図17]従来例2においてフィードバックパスが接続されている場合の動作を示すタイムチャートである。

[図18]従来例2において入力クロック信号のデューティ比が50%でない場合に出力クロック信号にジッタが発生する状況を説明するタイムチャートである。

発明を実施するための最良の形態

[0040] 以下、本発明を図面に基づいて詳細に説明する。

[実施例1]

図1はこの発明の第1の実施例(実施例1)を示す可変分周器の概略構成図である。この可変分周器300は、クロック入力端子301と、クロック出力端子302と、制御信号入力端子303とを備え、制御信号入力端子303より入力される制御信号(外部からの制御信号)Mに応じて定められる分周数によりクロック入力端子301より入力される入力クロック信号を分周し、この分周したクロック信号を出力クロック信号としてクロック出力端子302より出力する。

[0041] この実施例1において、可変分周器300は、反転／非反転器304と、固定分周器305と、接続器306とを備え、反転／非反転器304と固定分周器305とで信号処理器310が構成されている。反転／非反転器304は、入力端子310aと制御端子310bとを有し、入力端子(信号処理器310の入力端子)310aに与えられる入力クロック信号を制御端子(信号処理器310の制御端子)310bに与えられる信号のレベルに応じて反転／非反転し、分周前クロック信号として出力する。この例では、制御端子310bに与えられる信号が「0」レベルの場合に非反転、「1」レベルの場合に反転する。

[0042] 固定分周器305は、反転／非反転器304からの分周前クロック信号を入力とし、この分周前クロック信号のうち所定のパルス幅(後述する小パルスのパルス幅)を上回るクロックパルスのみを有効クロック信号とし、この有効クロック信号を予め定められた分周数により分周し、クロック出力端子302への出力クロック信号とする。この例では、入力クロック信号のデューティ比を50%、固定分周器305における分周数を2分周としている。

[0043] 接続器306は、固定分周器305の出力(信号処理器310の出力端子)310cと反転／非反転器304の制御端子310bとの間に形成されたフィードバックパス307中に設けられている。この実施例において、接続器306は、制御信号入力端子303からの制御信号Mのレベルに応じ、制御信号Mが「0」レベルの場合にはフィードバックパス307をオフとし、制御信号Mが「1」レベルの場合にはフィードバックパス307をオンとする。フィードバックパス307がオフとされている場合、反転／非反転器304の制御端子310bのレベルは「0」レベルとされる。

[0044] また、この実施例において、反転／非反転器304の入力端子310aに与えられた信号が反転／非反転器304、固定分周器305、フィードバックパス307を通り反転／非

反転器304の制御端子310bに戻されるまでの時間(遅延時間) T_d は、入力クロック信号のパルス幅($T_{ck}/2$)よりも大きくされている($T_d > T_{ck}/2$)。

- [0045] この実施例において、遅延時間 T_d は、反転／非反転器304、固定分周器305、フィードバックパス307におけるそれぞれの遅延時間の合計として自然に生じるものとされている。なお、反転／非反転器304、固定分周器305、フィードバックパス307におけるそれぞれの遅延時間の合計が $T_{ck}/2$ よりも小さいような場合には、反転／非反転器304、固定分周器305、フィードバックパス307のルート中に意図的に遅延回路を設けるなどして遅延時間 T_d を確保する。例えば、図2に示すように、フィードバックパス307中にインバータINVを2段直列接続した遅延回路308を設ける。

- [0046] [フィードバックパスが遮断されている場合]

制御信号Mが「0」レベルの場合、接続器306はフィードバックパス307をオフとし、固定分周器305の出力310cと反転／非反転器304の制御端子310bとの接続を切り離す。この場合、反転／非反転器304の制御端子310bのレベルは「0」レベルとされ、反転／非反転器304は入力クロック信号を反転せずにそのまま通過させ、分周前クロック信号として固定分周器305に与える。

- [0047] 図3にフィードバックパス307が遮断されている場合のタイムチャートを示す。図3(a)は反転／非反転器304の入力端子310aに与えられる入力クロック信号、図3(b)は反転／非反転器304から出力される分周前クロック信号(固定分周器305に与えられる分周前クロック信号)、図3(c)は固定分周器305から出力される出力クロック信号、図3(d)は反転／非反転器304の制御端子310bの信号レベルである。なお、このタイムチャートにおいて、分周前クロック信号と出力クロック信号との間には時間差が生じるが、図上では省略している。

- [0048] 図3(a)に示す t_1 点において、入力クロック信号が立ち上がると(クロックパルスが発生すると)、反転／非反転器304はこの入力クロック信号の立ち上がりを反転せずに通過させる。これにより、分周前クロック信号が立ち上がり(図3(b)に示す t_1 点)、固定分周器305へ与えられる。固定分周器305は、この時の分周前クロック信号のクロックパルスのパルス幅($t_1 \sim t_2$ 間のパルス幅)が $T_{ck}/2$ 以上あり、後述する小パルスのパルス幅を上回っているので、このクロックパルスを有効とし、その立ち上がりエッジ

ジを取り込み、出力クロック信号を立ち上げる(図3(c)に示すt1点)。

[0049] 図3(a)に示すt3点において、入力クロック信号が再び立ち上がると(クロックパルスが発生すると)、反転／非反転器304は、上述と同様にして、その入力クロック信号の立ち上がりを反転せずに通過させる。これにより、分周前クロック信号が立ち上がり(図3(b)に示すt3点)、固定分周器305へ与えられる。固定分周器305は、この時の分周前クロック信号のクロックパルスのパルス幅(t3〜t4間のパルス幅)が $T_{ck}/2$ 以上あり、後述する小パルスのパルス幅を上回っているので、このクロックパルスを有効とし、その立ち上がりエッジを取り込み、出力クロック信号を立ち下げる(図3(c)に示すt3点)。

[0050] 以下、同様動作を繰り返すことによって、可変分周器300は、入力クロック信号のクロックパルスが2発与えられる毎に1パルスの出力クロック信号を発生し、2分周器として動作する。

[0051] [フィードバックパスが接続されている場合]

制御信号Mが「1」レベルの場合、接続器306はフィードバックパス307をオンとし、固定分周器305の出力310cと反転／非反転器304の制御端子310bとの間を接続する。

[0052] 図4にフィードバックパス307が接続されている場合のタイムチャートを示す。図4(a)に示すt1点において、入力クロック信号が立ち上がると(クロックパルスが発生すると)、反転／非反転器304はこの入力クロック信号の立ち上がりを反転せずに通過させる。これにより、分周前クロック信号が立ち上がり(図4(b)に示すt1点)、固定分周器305へ与えられる。固定分周器305は、この時の分周前クロック信号のクロックパルスのパルス幅(t1〜t2間のパルス幅)が $T_{ck}/2$ 以上あり、後述する小パルスのパルス幅を上回っているので、このクロックパルスを有効とし、その立ち上がりエッジ(入力クロック信号の立ち上がりエッジに必ずずる変化点)を取り込み、出力クロック信号を立ち上げる(図4(c)に示すt1点)。

[0053] この出力クロック信号の立ち上がりはフィードバックパス307を介して反転／非反転器304の制御端子310bに戻される。ここで、反転／非反転器304の制御端子310bには、反転／非反転器304の入力端子310aに与えられた入力クロック信号の立ち

上がり(1発目のクロックパルスの立ち上がり:図4(a)のt1点)に対し、遅延時間Tdだけ遅れて、すなわち入力クロック信号のパルス幅Tck/2よりも遅れて、出力クロック信号の立ち上がりが戻される(図4(d)に示すt3点)。図4には遅延時間TdをTck/2<Td<Tckとした例を示している。

[0054] 反転／非反転器304は、制御端子310bへ戻される信号（フィードバック信号）が立ち上がっている間、入力端子310aからの入力クロック信号を反転する。この場合、反転／非反転器304の制御端子310bへのフィードバック信号が立ち上がった時点（図4(d)に示すt3点）では、反転／非反転器304の入力端子310aへの入力クロック信号は立ち下がっている。したがって、反転／非反転器304は、入力端子310aからの入力クロック信号を反転し、分周前クロック信号を立ち上げる（図4(b)に示すt3点）。以降、分周前クロック信号は、入力端子310aからの入力クロック信号を反転した信号とされる。

[0055] これにより、図4(b)に示すt3〜t4点において、入力クロック信号のパルス幅Tck／2(正規のパルス幅)よりもそのパルス幅が小さいクロックパルス(小パルス)PS1が発生する。その後、t5〜t6点において、正規のパルス幅のクロックパルスが発生する。

[0056] 固定分周器305は、反転／非反転器304からの分周前クロック信号のうち小パルスPS1は無効とし、その後に発生する正規のパルス幅のクロックパルスを有効とし、この正規のパルス幅のクロックパルスの立ち上がりエッジを取り込み、出力クロック信号を立ち下げる(図4(c)に示すt5点)。

[0057] この出力クロック信号の立ち下がりにはフィードバックパス307を介して反転／非反転器304の制御端子310bへ戻される。ここで、反転／非反転器304の制御端子310bには、反転／非反転器304の入力端子310aに与えられた入力クロック信号の立ち下がり(2発目のクロックパルスの立ち下がり:図4(a)のt5点)に対し、遅延時間Tdだけ遅れて、すなわち入力クロック信号のパルス幅Tck／2よりも遅れて、出力クロック信号の立ち下がりが戻される(図4(d)に示すt7点)。

[0058] 反転／非反転器304は、制御端子310bへのフィードバック信号が立ち下がっている間、入力端子310aからの入力クロック信号を反転せずにそのまま通過させる。この場合、反転／非反転器304の制御端子310bへのフィードバック信号が立ち下がっ

た時点(図4(d)に示すt7点)では、反転／非反転器304の入力端子310aへの入力クロック信号は立ち上がっている。したがって、反転／非反転器304は、入力端子310aからの入力クロック信号を反転せずにそのまま通過させ、分周前クロック信号を立ち上げる(図4(b)に示すt7点)。以降、分周前クロック信号は、入力端子310aからの入力クロック信号を反転せずにそのまま通過させた信号とされる。

[0059] これにより、図4(b)に示すt7〜t8点において、小パルスPS2が発生し、その後、t9〜t10点において、正規のパルス幅のクロックパルスが発生する。固定分周器305は、反転／非反転器304からの分周前クロック信号のうち小パルスPS2は無効とし、その後発生する正規のパルス幅のクロックパルスを有効とし、この正規のパルス幅のクロックパルスの立ち上がりエッジ(入力クロック信号の立ち上がりエッジに必ずずる変化点)を取り込み、出力クロック信号を立ち上げる(図4(c)に示すt9点)。

[0060] 以下、同様動作を繰り返すことによって、可変分周器300は、入力クロック信号のクロックパルスが3発与えられる毎に1パルスの出力クロック信号を発生し、3分周器として動作する。この分周動作中、固定分周器305は、正規のパルス幅のクロックパルスの立ち上がりエッジ、すなわち入力クロック信号の立ち上がりエッジに必ずずる変化点(入力クロック信号の一方向の変化点に必ずずる変化点)を取り込んで出力クロック信号を作るので(図4(b)のt1点、t9点)、入力クロック信号のデューティ比が理想値である50%に対して前後にずれていたとしてもジッタは生じない。これにより、出力クロック信号に発生するジッタを本質的になくし、雑音性能の劣化を防止することができるようになる。また、図1の構成から明らかなように、この可変分周器300では、分岐点が少なく、クリティカルパスのような容量負荷の大きなパスが発生しないので、低消費電力化を実現することができる。

[0061] なお、図1においては、固定分周器305に「反転／非反転器304からの分周前クロック信号のうち小パルスPSのパルス幅を上回るクロックパルスのみを有効クロック信号とする」機能(以下、この機能を小パルス入力無効機能と呼ぶ)を持たせたが、反転／非反転器304に「小パルスPSのパルス幅を上回るクロックパルスだけを分周前クロック信号として出力する」機能を持たせるようにしてもよい。すなわち、反転／非反転器304に、「小パルスPSのパルス幅以下のクロックパルスは分周前クロック信号と

して出力しない」機能(以下、この機能を小パルス出力阻止機能と呼ぶ)を持たせるようにしてもよい。この場合、固定分周器305には、小パルス入力無効機能を持たせてもよいし、持たせなくてもよい。

[0062] また、反転／非反転器304における小パルス出力阻止機能や固定分周器305における小パルス入力無効機能は、例えば、反転／非反転器304や固定分周器305の速度応答特性を利用して実現してもよい。すなわち、反転／非反転器304や固定分周器305の最低動作パルス幅を小パルスPSのパルス幅よりも大きく設計しておけば、その最低動作パルス幅よりも小さい小パルスPSに対して反転／非反転器304や固定分周器305を動作させないようにして、小パルス出力阻止機能や小パルス入力無効機能を得ることができる。

[0063] この場合、小パルスPSのパルス幅が小さいほど、動作マージンが広がるので、遅延時間 T_d を調整して、できるだけ小パルスPSの幅が小さくなるように設計してもよい。本実施例では、遅延時間 T_d が入力クロック信号のパルス幅 $T_{ck}/2$ の整数倍になった際に、その動作マージンが最大になる。

[0064] また、図4においては、遅延時間 T_d を入力クロック信号のパルス幅 $T_{ck}/2$ に対して若干大きくした例を示したが、遅延時間 T_d が入力クロック信号のパルス幅 $T_{ck}/2$ よりも大きければ、どのような値でも同様の動作が実現できる。図5に遅延時間 T_d を入力クロック信号の周期 T_{ck} よりも若干大きくした場合のタイムチャートを示す。図5の例でも、可変分周器300は、制御信号Mが「0」レベルの場合(フィードバックパス307が遮断されている場合)2分周器として動作し、制御信号Mが「1」レベルの場合(フィードバックパス307が接続されている場合)3分周器として動作する。

[0065] なお、図1に示した可変分周器300では、固定分周器305の分周数を2分周としたが、2分周に限られるものでないことは言うまでもない。固定分周器305として3分周器や5分周器を使用すれば、それぞれ3分周／4分周、5分周／6分周となり、固定分周器305としてN分周する回路を用いれば、N分周／N+1分周器を実現することができる。

[0066] [実施例2]

図6はこの発明の第2の実施例(実施例2)を示す可変分周器の概略構成図である

。この可変分周器400では、反転／非反転器404として排他的論理和回路(EX-OR)を使用し、固定分周器405として2個のTFF(405a, 405b)とを直列に接続した4分周器を使用している。

[0067] 反転／非反転器404において、EX-ORの一方の入力につながる端子410aが入力端子(信号処理器410の入力端子)、他方の入力につながる端子410bが制御端子(信号処理器410の制御端子)となる。入力端子410aはクロック入力端子401に接続され、制御端子410bと固定分周器405の出力(信号処理器410の出力端子)410cとの間にはフィードバックパス407が形成されている。フィードバックパス407には接続器406が設けられている。図7に反転／非反転器(排他的論理和回路)404の真理値表を示す。

[0068] [フィードバックパスが遮断されている場合]

制御信号Mが「0」レベルの場合、接続器406はフィードバックパス407をオフとし、固定分周器405の出力410cと反転／非反転器404の制御端子410bとの接続を切り離す。この場合、反転／非反転器404の制御端子410bのレベルは「0」レベルとされ、反転／非反転器404は、図7に示した真理値表に従う排他的論理和動作により、入力クロック信号を反転せずにそのまま通過させ、分周前クロック信号として固定分周器405に与える。

[0069] 図8にフィードバックパス407が遮断されている場合のタイムチャートを示す。図8(a)は反転／非反転器404の入力端子410aに与えられる入力クロック信号、図8(b)は反転／非反転器404から出力される分周前クロック信号(固定分周器405に与えられる分周前クロック信号)、図8(c)は固定分周器405から出力される出力クロック信号、図8(d)は反転／非反転器404の制御端子410bの信号レベルである。なお、このタイムチャートにおいて、分周前クロック信号と出力クロック信号との間には時間差が生じるが、図上では省略している。

[0070] このタイムチャートから分かるように、制御信号Mが「0」レベルの場合、可変分周器400は、入力クロック信号のクロックパルスが4発与えられる毎に1パルスの出力クロック信号を発生し、4分周器として動作する。

[0071] [フィードバックパスが接続されている場合]

制御信号Mが「1」レベルの場合、接続器406はフィードバックパス407をオンとし、固定分周器405の出力410cと反転／非反転器404の制御端子410bとの間を接続する。

[0072] 図9にフィードバックパス407が接続されている場合のタイムチャートを示す。なお、このタイムチャートにおいて、反転／非反転器404の入力端子410aに与えられた信号が反転／非反転器404、固定分周器405、フィードバックパス407を通り反転／非反転器404の制御端子410bに戻されるまでの遅延時間 T_d は、入力クロック信号の周期 T_{ck} よりも若干大きいものとしている($(3/2) \cdot T_{ck} > T_d > T_{ck}$)。また、固定分周器405は、小パルス入力無効機能を有している。

[0073] このタイムチャートから分かるように、制御信号Mが「1」レベルの場合、可変分周器400は、入力クロック信号のクロックパルスが5発与えられる毎に1パルスの出力クロック信号を発生し、5分周器として動作する。この分周動作中、固定分周器405は、正規のパルス幅のクロックパルスの立ち上がりエッジ、すなわち入力クロック信号の立ち上がりエッジに応ずる変化点(入力クロック信号の一方向の変化点に応ずる変化点)を取り込んで出力クロック信号を作るので(図9(b)の t_1 点、 t_{13} 点)、入力クロック信号のデューティ比が理想値である50%に対して前後にずれていたとしてもジッタは生じない。これにより、出力クロック信号に発生するジッタを本質的になくし、雑音性能の劣化を防止することができるようになる。また、図6の構成から明らかなように、この可変分周器400では、分岐点が少なく、クリティカルパスのような容量負荷の大きなパスが発生しないので、低消費電力化を実現することができる。

[0074] なお、この実施例では、TFFを2個直列に接続した固定分周器405を使用したか、直列に接続したTFFの数をさらに「3」、「4」、「5」、「6」と増やすことにより、それぞれ8分周／9分周、16分周／17分周、32分周／33分周、64分周／65分周等、その分周数を切り替えることが可能な可変分周器を実現することができる。

また、この実施例では、固定分周器405に小パルス入力無効機能を持たせたが、反転／非反転器404に小パルス出力阻止機能を持たせるようにしてもよい。

[0075] [実施例3]

図10はこの発明の第3の実施例(実施例3)を示す可変分周器の概略構成図であ

る。この可変分周器500では、反転／非反転器504としてセクタを使用し、固定分周器505としてTFF(1個)よりなる差動回路を使用し、接続器506としてフィードバック制御回路を使用している。

[0076] この可変分周器500は、クロック入力端子501を第1のクロック入力端子501aと第2のクロック入力端子501bとで構成し、入力クロック信号として与えられる差動信号の一方を第1のクロック入力端子501aに、他方を第2のクロック入力端子501bに与えるようにしている。また、反転／非反転器504の入力端子(信号処理器510の入力端子)510aを第1の入力端子510a1と第2の入力端子510a2とで構成し、第1のクロック入力端子501aからの差動信号の一方を第1の入力端子510a1に、第2のクロック入力端子501bからの差動信号の他方を第2の入力端子510a2に与えるようにしている。

[0077] 反転／非反転器(セクタ)504は、入力端子510aに与えられるクロック入力信号(差動信号)を制御端子(信号処理器510の制御端子)510bに与えられる信号のレベルに応じて反転／非反転し、分周前クロック信号(差動信号)として出力する。この例では、制御端子510bに与えられる信号が「1」レベルの場合に、入出力経路を図示破線で示すように切り替えて差動信号を相互に反転させる。制御端子510bに与えられる信号が「0」レベルとなれば元に戻す。

[0078] 接続器(フィードバック制御回路)506は、固定分周器505の出力(信号処理器510の出力端子)510c(510c1, 510c2)と反転／非反転器504の制御端子510bとの間に形成されたフィードバックパス507中に設けられ、固定分周器505から出力される出力クロック信号(差動信号)の出力結果に応じたフィードバック信号を生成する。この実施例では、差動信号のレベル差が大きくなると「1」レベルのフィードバック信号を生成し、差動信号のレベル差が小さくなると「0」レベルの信号を生成する。

[0079] また、接続器(フィードバック制御回路)506は、制御信号入力端子503からの制御信号Mのレベルに応じ、制御信号Mが「0」レベルの場合にはフィードバックパス507をオフとし、制御信号Mが「1」レベルの場合にはフィードバックパス507をオンとする。フィードバックパス507がオンとされている場合、接続器(フィードバック制御回路)506は、固定分周器505からの出力クロック信号(差動信号)の出力結果に応じたフィ

ードバック信号を反転／非反転器504の制御端子510bへ与える。フィードバックパス507がオフとされている場合、反転／非反転器504の制御端子510bのレベルは「0」レベルとされる。

[0080] [フィードバックパスが遮断されている場合]

制御信号Mが「0」レベルの場合、接続器(フィードバック制御回路)506はフィードバックパス507をオフとし、固定分周器505の出力510cと反転／非反転器504の制御端子510bとの接続を切り離す。この場合、反転／非反転器504の制御端子510bのレベルは「0」レベルとされ、反転／非反転器504は入力クロック信号(差動信号)を反転させずにそのまま通過させ、分周前クロック信号として固定分周器505に与える。固定分周器505は、この分周前クロック信号を分周し、出力クロック信号(差動信号)とする。これにより、可変分周器500は、2分周器として動作する。

[0081] [フィードバックパスが接続されている場合]

制御信号Mが「1」レベルの場合、接続器(フィードバック制御回路)506はフィードバックパス507をオンとし、固定分周器505の出力510cと反転／非反転器504の制御端子510bとの間を接続する。

[0082] 図11にフィードバックパス507が接続されている場合のタイムチャートを示す。図11(a)は反転／非反転器504の入力端子510aに与えられる入力クロック信号(差動信号)、図11(b)は反転／非反転器504から出力される分周前クロック信号(差動信号)、図11(c)は固定分周器505から出力される出力クロック信号(差動信号)、図11(d)はフィードバックパス507を介して反転／非反転器504の制御端子510bへ与えられるフィードバック信号である。

[0083] なお、このタイムチャートにおいて、分周前クロック信号と出力クロック信号との間には時間差が生じるが、図上では省略している。また、反転／非反転器504の入力端子510aに与えられた信号が反転／非反転器504、固定分周器505、フィードバックパス507を通り反転／非反転器504の制御端子510bに与えられるまでの遅延時間 T_d は、入力クロック信号のパルス幅 $T_{ck}/2$ よりも大きいものとしている($T_{ck} > T_d > T_{ck}/2$)。また、固定分周器505は、小パルス入力無効機能を有している。

[0084] このタイムチャートから分かるように、制御信号Mが「1」レベルの場合、可変分周器

500は、3分周器として動作する。この分周動作中、固定分周器505は、正規のパルス幅のクロックパルスの立ち上がりエッジ、すなわち入力クロック信号の立ち上がりエッジに応ずる変化点(入力クロック信号の一方向の変化点に応ずる変化点)を取り込んで出力クロック信号を作るので(図11(b)のt1点、t9点)、入力クロック信号のデューティ比が理想値である50%に対して前後にずれていたとしてもジッタは生じない。これにより、出力クロック信号に発生するジッタを本質的になくし、雑音性能の劣化を防止することができるようになる。また、図10の構成から明らかなように、この可変分周器500では、分岐点が少なく、クリティカルパスのような容量負荷の大きなパスが発生しないので、低消費電力化を実現することができる。

[0085] [実施例4]

図12はこの発明の第4の実施例(実施例4)を示す可変分周器の概略構成図である。この可変分周器600では、反転／非反転器604として単相の切替スイッチを使用し、固定分周器605としてTFF(1個)よりなる単相回路を使用し、接続器606として単相のスイッチを使用している。

[0086] この可変分周器600は、クロック入力端子601、クロック出力端子602、制御信号入力端子603に加え、入力クロック信号と逆位相の信号(反転入力クロック信号)が入力される反転クロック入力端子608を備えている。そして、クロック入力端子601からの入力クロック信号を反転／非反転器604の第1の入力端子(信号処理器610の第1の入力端子)610a1に与え、反転クロック入力端子608からの反転入力クロック信号を反転／非反転器604の第2の入力端子(信号処理器610の第2の入力端子)610a2に与えるようにしている。

[0087] 反転／非反転器(切替スイッチ)604は、制御端子(信号処理器610の制御端子)610bに与えられる信号が「0」レベルの場合、スイッチ路を第1の入力端子610a1側とし、第1の入力端子610a1からの入力クロック信号を分周前クロック信号として出力する。制御端子610bに与えられる信号が「1」レベルの場合、スイッチ路を第2の入力端子610a2側とし、第2の入力端子610a2からの反転入力クロック信号を分周前クロック信号として出力する。

[0088] すなわち、この実施例4では、反転／非反転器(切替スイッチ)604が制御端子610

bに与えられる信号のレベルに応じて入力端子610a1からのクロック入力信号を実質的に反転／非反転し、分周前クロック信号として固定分周器605に出力する。これにより、図1に示した可変分周器300と同様の動作が得られ、制御信号Mのレベルに応じてその分周数を2分周器／3分周に切り替えることが可能となる。

[0089] なお、実施例3や4においても、固定分周器の分周数を変更することによって、あらゆる分周数の可変分周器を実現することができることは言うまでもない。また、固定分周器に小パルス入力無効機能を持たせる代わりに、反転／非反転器に小パルス出力阻止機能を持たせるようにしてもよい。

[0090] この種の可変分周器において、消費電力は、マスタクロック(最も周波数の高い信号)で動作する回路の数でほぼ決まると考えられる。このため、例えば実施例1と従来例2(特許文献1)を比較した場合、従来例2の方が消費電力は若干少なくなると考えられる。しかし、実施例1も従来例2の技術も、最も電力を消費するブロックは、マスタクロックを最初に2分周する分周器の部分であり、ここでの消費電力は同速度なので双方同一になる。従って、差異がでるとしても、割合としては小さい「反転／非反転器」のところということになる。なお、図10に示した可変分周器500のように、反転／非反転器504を単にセレクタで構成し、且つパスゲートのような電力消費のないブロックとすることによって、従来例2の技術とほぼ同一の電力消費にできると考えられる。

産業上の利用可能性

[0091] 本発明の可変分周器は、2種類の分周数を有し、外部からの制御信号のレベルによって分周数を切り替えることができる。この可変分周器は、高周波発振回路やプログラムカウンタ回路などと組み合わせられ、周波数シンセサイザを実現するために適している。

請求の範囲

- [1] 入力端子に与えられる入力クロック信号を制御端子に与えられる信号のレベルに応じて反転／非反転して分周前クロック信号とし、この分周前クロック信号中の所定のパルス幅を上回るパルス幅を有するクロックパルスにおける前記入力クロック信号の一方向の変化点に必ず変化点に基づいて、前記分周前クロック信号を予め定められた分周数により分周し、この分周した信号を出力クロック信号として出力端子より出力する信号処理工程と、
- 前記出力端子と前記制御端子との間に形成され前記制御端子に戻す信号の通路をなすフィードバックパスを外部からの制御信号に応じて接続／遮断する工程と、
- 前記入力端子に与えられた信号が前記フィードバックパスを通り前記制御端子に戻されるまでの遅延時間を前記入力クロック信号のパルス幅よりも大きくする遅延工程と
- を有することを特徴とする可変分周方法。
- [2] 請求項1に記載された可変分周方法において、
- 前記信号処理工程は、
- 前記制御端子に与えられる信号のレベルに応じて前記入力端子に与えられる前記入力クロック信号を反転／非反転し分周前クロック信号として出力する工程と、
- 前記分周前クロック信号のうち所定のパルス幅を上回るクロックパルスのみを有効クロック信号とし、この有効クロック信号をその信号中のクロックパルスの前記入力クロック信号の一方向の変化点に必ず変化点に基づいて予め定められた分周数により分周し前記出力クロック信号として出力する工程と
- を有することを特徴とする可変分周方法。
- [3] 請求項1に記載された可変分周方法において、
- 前記信号処理工程は、
- 前記制御端子に与えられる信号のレベルに応じて前記入力端子に与えられる前記入力クロック信号を反転／非反転し所定のパルス幅を上回るクロックパルスだけを分周前クロック信号として出力する工程と、
- 前記分周前クロック信号をその信号中のクロックパルスの前記入力クロック信号の

一方向の変化点に応ずる変化点に基づいて予め定められた分周数により分周し前記出力クロック信号として出力する工程と

を有することを特徴とする可変分周方法。

[4] 請求項1に記載された可変分周方法において、

前記遅延工程は、前記フィードバックパスを前記信号が通過する際に前記遅延時間を確保する

ことを特徴とする可変分周方法。

[5] 入力端子と制御端子と出力端子とを有し、前記入力端子に与えられる入力クロック信号を前記制御端子に与えられる信号のレベルに応じて反転／非反転して分周前クロック信号とし、この分周前クロック信号中の所定のパルス幅を上回るパルス幅を有するクロックパルスにおける前記入力クロック信号の一方向の変化点に応ずる変化点に基づいて、前記分周前クロック信号を予め定められた分周数により分周し、この分周した信号を出力クロック信号として前記出力端子より出力する信号処理器と、

前記信号処理器の出力端子と制御端子との間に形成され前記制御端子に戻す信号の通路をなすフィードバックパスを外部からの制御信号に応じて接続／遮断する接続器とを備え、

前記信号処理器の入力端子に与えられた信号が前記フィードバックパスを通り前記制御端子に戻されるまでの遅延時間が前記入力クロック信号のパルス幅よりも大きくされている

ことを特徴とする可変分周器。

[6] 請求項5に記載された可変分周器において、

前記信号処理器は、

前記制御端子に与えられる信号のレベルに応じて前記入力端子に与えられる前記入力クロック信号を反転／非反転し分周前クロック信号として出力する反転／非反転器と、

この反転／非反転器からの分周前クロック信号のうち所定のパルス幅を上回るクロックパルスのみを有効クロック信号とし、この有効クロック信号をその信号中のクロックパルスの前記入力クロック信号の一方向の変化点に応ずる変化点に基づいて予め

定められた分周数により分周し前記出力クロック信号として出力する固定分周器とを備えていることを特徴とする可変分周器。

[7] 請求項5に記載された可変分周器において、

前記信号処理器は、

前記制御端子に与えられる信号のレベルに応じて前記入力端子に与えられる前記入力クロック信号を反転／非反転し所定のパルス幅を上回るクロックパルスだけを分周前クロック信号として出力する反転／非反転器と、


この反転／非反転器からの分周前クロック信号をその信号中のクロックパルスの前記入力クロック信号の一方向の変化点に応ずる変化点に基づいて予め定められた分周数により分周し前記出力クロック信号として出力する固定分周器と

を備えていることを特徴とする可変分周器。


[8] 請求項5に記載された可変分周器において、

前記フィードバックパスに、前記遅延時間を前記入力クロック信号のパルス幅よりも大きくする遅延手段が設けられていることを特徴とする可変分周器。


[図1]




[図2]




[図3]




[図4]



[図5]




[図6]




[図7]

410a	410b	出力
1	1	0
1	0	1
0	1	1
0	0	0


[図8]




[図9]




[図10]




[図11]




[図12]



[図13]




[図14]




[図15]

210a	210b	出力
1	1	0
1	0	1
0	1	1
0	0	0


[図16]



[図17]



[図18]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2004/006628

A. CLASSIFICATION OF SUBJECT MATTER
Int.Cl⁷ H03K23/00

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
Int.Cl⁷ H03K23/00

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched
Jitsuyo Shinan Koho 1926-1996 Toroku Jitsuyo Shinan Koho 1994-2004
Kokai Jitsuyo Shinan Koho 1971-2004 Jitsuyo Shinan Toroku Koho 1996-2004

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 11-186900 A (Siemens AG.), 09 July, 1999 (09.07.99), Fig. 1 & EP 0903859 A	1-8
A	JP 11-055108 A (Alcatel Alsthom Compagnie d'Electricite), 26 February, 1999 (26.02.99), Fig. 1 & EP 0881772 A	1-8
A	JP 11-150472 A (Nippon Precision Circuits Inc.), 02 June, 1999 (02.06.99), Fig. 1 & EP 0918395 A	1-8

☐ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
18 August, 2004 (18.08.04)

Date of mailing of the international search report
31 August, 2004 (31.08.04)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

A. 発明の属する分野の分類 (国際特許分類 (IPC)) Int. Cl. ⁷ H03K 23/00			
B. 調査を行った分野 調査を行った最小限資料 (国際特許分類 (IPC)) Int. Cl. ⁷ H03K 23/00			
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1926-1996年 日本国公開実用新案公報 1971-2004年 日本国登録実用新案公報 1994-2004年 日本国実用新案登録公報 1996-2004年			
国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)			
C. 関連すると認められる文献			
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号	
A	J P 11-186900 A (シーメンス アクチエンゲゼルシャフト)、1999.07.09、図1 & E P 0903859 A	1~8	
A	J P 11-055108 A (アルカテル・アルストム・コンパニイ・ジェネラル・デレクトリシテ)、1999.02.26、図1 & E P 0881772 A	1~8	
A	J P 11-150472 A (日本プレシジョン・サーキット株式会社)、1999.06.02、図1 & E P 0918395 A	1~8	
☐ C欄の続きにも文献が列挙されている。 ☐ パテントファミリーに関する別紙を参照。			
* 引用文献のカテゴリー 「A」 特に関連のある文献ではなく、一般的技術水準を示すもの 「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す) 「O」 口頭による開示、使用、展示等に言及する文献 「P」 国際出願日前で、かつ優先権の主張の基礎となる出願			
国際調査を完了した日 18.08.2004		国際調査報告の発送日 31.8.2004	
国際調査機関の名称及びあて先 日本国特許庁 (ISA/J P) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号		特許庁審査官 (権限のある職員) 石井 研一 電話番号 03-3581-1101 内線 3596	