

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5382736号
(P5382736)

(45) 発行日 平成26年1月8日(2014.1.8)

(24) 登録日 平成25年10月11日(2013.10.11)

(51) Int.Cl. F I
G O 6 F 1 5 / 1 7 3 (2 0 0 6 . 0 1) G O 6 F 1 5 / 1 7 3 6 5 0 B

請求項の数 44 (全 40 頁)

(21) 出願番号	特願2010-515439 (P2010-515439)	(73) 特許権者	509257307
(86) (22) 出願日	平成20年5月27日 (2008. 5. 27)		エックスモス リミテッド
(65) 公表番号	特表2010-532540 (P2010-532540A)		X M O S L T D
(43) 公表日	平成22年10月7日 (2010. 10. 7)		イギリス, ビーエス1 4 ビービー ブリ
(86) 国際出願番号	PCT/EP2008/056499		ストル, キング ストリート, ヴェンチャ
(87) 国際公開番号	W02009/007172		ーズ ハウス (番地なし)
(87) 国際公開日	平成21年1月15日 (2009. 1. 15)	(74) 代理人	110000202
審査請求日	平成23年5月26日 (2011. 5. 26)		新樹グローバル・アイピー特許業務法人
(31) 優先権主張番号	11/774, 224	(72) 発明者	メイ, マイケル デービット
(32) 優先日	平成19年7月6日 (2007. 7. 6)		イギリス, ビーエス8 2 イージェイ ブ
(33) 優先権主張国	米国 (US)		リストル, クリフトン, イートン クレセ
(31) 優先権主張番号	12/027, 567		ント 9
(32) 優先日	平成20年2月7日 (2008. 2. 7)	審査官	清木 泰
(33) 優先権主張国	米国 (US)		

最終頁に続く

(54) 【発明の名称】 トークンプロトコル

(57) 【特許請求の範囲】

【請求項 1】

プロセッサ間を結ぶリンクであって、ライン 1 およびライン 0 を含み、かつ前記ライン 1 上の論理遷移が論理 1 を示し、前記ライン 0 上の論理遷移が論理 0 を示すリンク上にトークンを送信する方法であって、

トークンの第 1 の部分を送信することと、

前記トークンの第 2 の部分を送信して、確実に前記トークンの論理 1 のビットの総数を偶数、かつ前記トークンの論理 0 のビット総数を偶数として、前記トークンの末尾で、前記リンクを静止状態に戻すこととを含む方法。

【請求項 2】

データトークンを送信するか、制御トークンを送信するか判断することをさらに含み、

前記第 1 の部分が、データトークンを送信する場合にはデータの運搬、制御トークンを送信する場合には制御情報の運搬に用いられる情報部分と、前記トークンがデータトークンであるか制御トークンであるかを示す第 1 の追加ビットとを含む、請求項 1 に記載の方法。

【請求項 3】

前記リンクが同一基板またはチップ上にあるプロセッサ間を結んでいる、
請求項 1 に記載の方法。

【請求項 4】

前記第 1 の部分が、偶数個の情報ビットと前記第 1 の追加ビットとを含む奇数個のビッ

10

20

トを有し、前記第 2 の部分が第 2 の追加ビットである、請求項 2 に記載の方法。

【請求項 5】

前記第 1 の部分が論理 1 に偶数個のビットを、かつ論理 0 に奇数個のビットを含んでいるか、または前記第 1 の部分が論理 1 に奇数個のビットを、かつ論理 0 に偶数個のビットを含んでいるかを判断することをさらに含む、

もし前記第 1 の部分が偶数個の論理 1 および奇数個の論理 0 を含んでいれば、前記第 2 の部分は論理 0 のビットであり、

もし前記第 1 の部分が奇数個の論理 1 および偶数個の論理 0 を含んでいれば、前記第 2 の部分は論理 1 のビットである、請求項 4 に記載の方法。

【請求項 6】

前記第 1 の部分についてビット毎 XOR 演算を実行して、前記第 2 の部分を算出することさらに含む、請求項 5 に記載の方法。

【請求項 7】

前記情報部分が 8 ビットである、請求項 2 に記載の方法。

【請求項 8】

前記トークン内の送信が、前記第 1 の追加ビット、前記情報部分、そして前記第 2 の追加ビットの順に行われる、請求項 4 に記載の方法。

【請求項 9】

前記第 1 の部分が、上記プロセッサのうちの 1 つで実行されるソフトウェアにより生成され、前記第 2 の部分が、前記リンク内ハードウェアにより生成される、請求項 1 に記載の方法。

【請求項 10】

前記第 1 の部分が、上記プロセッサのうちの 1 つで実行される命令のオペランドである、請求項 9 に記載の方法。

【請求項 11】

前記トークンが、アーキテクチャで定義される制御トークンであり、前記方法が、前記制御トークンを使用して前記リンクを含む回路を有するインターコネク内で論理をトリガして、前記インターコネクの構成要素をコントロールすることをさらに含む、請求項 2 に記載の方法。

【請求項 12】

ソフトウェアの機能を遂行するため、宛先プロセッサで実行されるソフトウェアを用いて、前記アーキテクチャで定義された制御トークンを受信することをさらに含む、請求項 11 に記載の方法。

【請求項 13】

前記アーキテクチャで定義された制御トークンは、前記宛先プロセッサで実行される特権ソフトウェアにのみアクセス可能な特権制御トークンである、請求項 12 に記載の方法。

【請求項 14】

前記トークンが、ソフトウェアに定義される制御トークンである、請求項 2 に記載の方法。

【請求項 15】

前記トークンが、宛先プロセッサを指定する 1 つまたは複数のヘッダトークンを含むメッセージで送信される、請求項 1 に記載の方法。

【請求項 16】

前記トークンが、1 アレイ内の 2 つ以上のプロセッサ間をつなぐ、スイッチおよびリンクのシステムを含む回路を有するインターコネク上に送信される、請求項 1 に記載の方法。

【請求項 17】

複数のプロセッサと、ライン 1 およびライン 0 を含んで前記プロセッサ間を結ぶリンクとを含み、前記ライン 1 上の論理遷移が論理 1 を示し、前記ライン 0 上の論理遷移が論理

10

20

30

40

50

0を示すデバイスであって、

前記プロセッサの少なくとも第1のプロセッサが、トークンの第1の部分を送信し、前記トークンの第2の部分を送信して、確実に前記トークンの論理1のビット総数を偶数とし、かつ前記トークンの論理0のビット総数を偶数とし、これにより、前記トークンの末尾で、前記リンクを静止状態に戻すように構成されている、デバイス。

【請求項18】

前記第1のプロセッサが、データトークンを送信するか、制御トークンを送信するかを判断するように構成されており、

前記第1の部分が、データトークンを送信する場合にはデータの運搬、制御トークンを送信する場合には制御情報の運搬に用いられる情報部分と、前記トークンがデータトークンであるか制御トークンであるかを示す第1の追加ビットとを含む、請求項17に記載のデバイス。

10

【請求項19】

前記デバイスが同一基板またはチップ内に位置している、請求項17に記載のデバイス。

【請求項20】

前記第1の部分が、偶数個の情報ビットと前記第1の追加ビットとを含む奇数個のビットを有し、

前記第2の部分が第2の追加ビットである、請求項18に記載のデバイス。

【請求項21】

20

前記第1のプロセッサが、前記第1の部分が論理1に偶数個のビットを、かつ論理0に奇数個のビットを含んでいるか、前記第1の部分が論理1に奇数個のビットを、かつ論理0に偶数個のビットを含んでいるかを判断するように構成されており、

もし前記第1の部分が偶数個の論理1および奇数個の論理0を含んでいれば、前記第2の部分は論理0のビットであり、

もし前記第1の部分が奇数個の論理1および偶数個の論理0を含んでいれば、前記第2の部分は論理1のビットである、請求項20に記載のデバイス。

【請求項22】

前記第1の部分についてビット毎XOR演算を実行して、前記第2の部分を算出するように構成された論理回路をさらに含む、請求項21に記載のデバイス。

30

【請求項23】

前記情報部分が8ビットである、請求項18に記載のデバイス。

【請求項24】

前記トークン内の送信が、前記第1の追加ビット、前記情報部分、そして前記第2の追加ビットの順に行われる、請求項20に記載のデバイス。

【請求項25】

前記第1の部分が、前記第1のプロセッサで実行されるソフトウェアにより生成され、前記第2の部分が、前記リンク内ハードウェアにより生成される、請求項17に記載のデバイス。

【請求項26】

40

前記第1の部分が、前記第1のプロセッサで実行される命令のオペランドである、請求項25に記載のデバイス。

【請求項27】

前記デバイスが前記リンクを含む回路を有するインターコネクタをさらに備え、前記トークンが、アーキテクチャで定義される制御トークンであり、前記インターコネクタが、前記インターコネクタの構成要素をコントロールするために、前記制御トークンによりトリガされるように構成された論理を含む、請求項18に記載のデバイス。

【請求項28】

前記プロセッサのうち第2のプロセッサが、ソフトウェアの機能を遂行するため、前記前記第2のプロセッサで実行されるソフトウェアを用いて、前記アーキテクチャで定義さ

50

れた制御トークンを受信するように構成されている、請求項 27 に記載のデバイス。

【請求項 29】

前記アーキテクチャで定義された制御トークンは、前記第 2 のプロセッサで実行される特権ソフトウェアにのみアクセス可能な特権制御トークンである、請求項 28 に記載のデバイス。

【請求項 30】

前記トークンが、ソフトウェアに定義される制御トークンである、請求項 18 に記載のデバイス。

【請求項 31】

前記第 1 のプロセッサが、宛先プロセッサを指定する 1 つまたは複数のヘッダトークンを含むメッセージで前記トークンを送信するように構成されている、請求項 17 に記載のデバイス。

10

【請求項 32】

1 アレイ内の 2 つ以上のプロセッサ間をつなぐ、スイッチおよびリンクを含む回路を有するインターコネクトシステムをさらに備える、請求項 17 に記載のデバイス。

【請求項 33】

プロセッサ間を結ぶリンクであって、ライン 1 およびライン 0 を含み、前記ライン 1 上の論理遷移が論理 1 を示し、前記ライン 0 上の論理遷移が論理 0 を示すリンク上にトークンを送信するコンピュータプログラムであって、

トークンの第 1 の部分を送信するステップと、

20

前記トークンの第 2 の部分を送信して、確実に前記トークンの論理 1 のビット総数を偶数、かつ前記トークン内の論理 0 のビット総数を偶数とし、これにより、前記トークンの末尾で、そのリンクを静止状態に戻すステップと、
をプロセッサに実行させる、プログラム。

【請求項 34】

複数の処理手段と、前記処理手段間をリンクし、かつ論理遷移により論理 1 を示す論理 1 送信手段と、論理遷移により論理 0 を示す論理 0 送信手段とを含むリンク手段とを含むデバイスであって、前記処理手段の少なくとも第 1 の処理手段が、トークンの第 1 の部分を送信する送信手段であって、前記トークンの第 2 の部分を送信して、確実に前記トークンの論理 1 のビット総数を偶数、かつそのトークン内の論理 0 のビット総数を偶数とし、これにより、前記トークンの末尾で、そのリンクを静止状態に戻す送信手段を含むデバイス。

30

【請求項 35】

プロセッサ間を結ぶリンク上に 1 つまたは複数のトークンを送信する方法であって、前記リンクは少なくとも 3 本のラインを含み、
前記ラインは、複数のコードのうちの各コードを伝送するために用いられ、
前記複数のコードのうちの各コードは、前記ラインのうちの 1 つのラインに対応する論理遷移によって伝送されるか、または、前記ラインのうちの複数のラインに対応する論理遷移の組み合わせによって伝送され、

前記複数のコードから選択された一連のコードを前記ライン上に伝送することにより、1 つまたは複数のトークンの各々を伝送することと、

40

各ライン上の論理遷移の総数を調整することにより、前記 1 つまたは複数のトークンおよび追加コードを伝送した後、前記リンクを確実に静止状態に戻すために、1 つまたは複数の追加コードを前記ライン上に伝送することと、
を含む方法。

【請求項 36】

前記リンクが 5 本のラインを含み、前記ラインのうち 4 本のライン上それぞれにある論理遷移は各値を符号化し、前記ラインのうち残りの 5 本目のライン上にある論理遷移はエスケープコードを伝送するものであり、
前記方法がさらに、

50

前記 5 本目のラインにエスケープコードを伝送することなく、前記 4 本のライン上に伝送された一連のコードを伝送することにより、データトークンを伝送することと、

前記 5 本目のラインを使って前記エスケープコードを伝送することを含め、前記複数のコードから選択された一連のコードを伝送することにより、制御トークンを伝送することと、

を含む、請求項 3 5 に記載の方法。

【請求項 3 7】

前記 1 つまたは複数の追加コードを伝送することが、上記ラインそれぞれにある論理遷移の総数を確実に偶数にするように、前記追加コードの少なくとも 1 つを伝送することを含む、請求項 3 5 に記載の方法。

10

【請求項 3 8】

前記リンクの空き容量を示すために前記リンクが生成するクレジットトークンであって、1 対または複数対の前記コードを含み、各対に含まれる前記コードが同一コードであるため、前記ラインそれぞれにある遷移総数が偶数または 0 となり、前記クレジットトークンの伝送後も、前記リンクの状態に何ら影響を及ぼさないクレジットトークンを伝送することをさらに含む、請求項 3 5 に記載の方法。

【請求項 3 9】

複数のプロセッサと、3 本のラインを含んでそのプロセッサ間を結ぶリンクとを含むデバイスであって、

前記リンクは少なくとも 3 本のラインを含み、

20

前記ラインは、複数のコードのうちの各コードを伝送するために用いられ、

前記複数のコードのうちの各コードは、前記ラインのうちの 1 つのラインに対応する論理遷移によって伝送されるか、または、前記ラインのうちの複数のラインに対応する論理遷移の組み合わせによって伝送され、

前記プロセッサの少なくとも第 1 のプロセッサが、

前記複数のコードから選択された一連のコードを前記ライン上に伝送することにより、1 つまたは複数のトークンの各々を伝送し、

各ライン上の論理遷移の総数を調整することにより、前記 1 つまたは複数のトークンおよび追加コードを伝送した後、前記リンクを確実に静止状態に戻すために、前記ライン上にある 1 つまたは複数の追加コードを伝送するように構成されている、デバイス。

30

【請求項 4 0】

前記リンクが 5 本のラインを含み、前記ラインのうち 4 本のライン上それぞれにある論理遷移は各値を符号化し、前記ラインのうち残りの 5 本目のライン上にある論理遷移はエスケープコードを伝送するものであり、

前記第 1 のプロセッサが、

前記 5 本目のラインにエスケープコードを伝送することなく、前記 4 本のライン上に伝送された一連のコードを伝送することにより、データトークンを伝送し、

前記 5 本目のラインを使って前記エスケープコードを伝送することを含め、前記複数のコードから選択された一連のコードを伝送することにより、制御トークンを伝送するように構成されている、請求項 3 9 に記載のデバイス。

40

【請求項 4 1】

前記第 1 のプロセッサが、前記追加コードの少なくとも 1 つを伝送する際に、前記ラインそれぞれにある論理遷移の総数を確実に偶数にするように、前記 1 つまたは複数の追加コードを伝送するように構成されている、請求項 3 9 に記載のデバイス。

【請求項 4 2】

前記リンクが、前記リンクの空き容量を示すクレジットトークンであって、1 対または複数対の前記コードのみを含み、各対に含まれる前記 2 つのコードが同一コードであるため、前記ラインそれぞれにある遷移総数が偶数または 0 となり、前記クレジットトークンの伝送後も、前記リンクの状態に何ら影響を及ぼさないクレジットトークンを生成するように構成されている、請求項 3 9 に記載のデバイス。

50

【請求項 4 3】

プロセッサ間を結ぶリンク上に1つまたは複数のトークンを送信するコンピュータプログラムであって、

前記リンクが少なくとも3本のラインを含み、

前記ラインは、複数のコードのうちの各コードを伝送するために用いられ、

前記複数のコードのうちの各コードは、前記ラインのうちの1つのラインに対応する論理遷移によって伝送されるか、または、前記ラインのうちの複数のラインに対応する論理遷移の組み合わせによって伝送され、

前記プログラムが、

前記複数のコードから選択された一連のコードを前記ライン上に伝送することにより、 10
1つまたは複数のトークンの各々を伝送するステップと、

各ライン上の論理遷移の総数を調整することにより、前記1つまたは複数のトークンおよび追加コードを伝送した後、前記リンクを確実に静止状態に戻すために、前記ライン上にある1つまたは複数の追加コードを伝送するステップとをプロセッサに実行させる、プログラム。

【請求項 4 4】

複数の処理手段と、前記複数の処理手段間をリンクするリンク手段とを含み、

前記リンク手段が少なくとも3つの送信手段を含み、

前記送信手段は、複数のコードのうちの各コードを伝送するためのものであって、

前記複数のコードのうちの各コードは、前記送信手段のうちの1つの送信手段に対応する論理遷移によって伝送されるか、または、前記送信手段のうちの複数の送信手段に対応する論理遷移の組み合わせによって伝送され、 20

前記処理手段の少なくとも第1の処理手段が、

前記複数のコードから選択された一連のコードを前記送信手段上に伝送することにより、 1つまたは複数のトークンの各々を伝送し、

各送信手段上の論理遷移の総数を調整することにより、前記1つまたは複数のトークンおよび追加コードを伝送した後、前記リンク手段を確実に静止状態に戻すために、前記送信手段上にある1つまたは複数の追加コードを伝送する、デバイス。

【発明の詳細な説明】

【技術分野】 30

【0001】

本発明は、プロセッサ間を結ぶリンク上にトークンを送信することに関する。

【背景技術】

【0002】

プロセッサ間、特に、同じ回路基板やチップ上などに配列、すなわち多数配置されたプロセッサアレイにメッセージを送るスイッチやリンクを含む回路を有するインターコネクトシステム上でやり取りされる大量の通信をどう扱うかは、プロセッサ設計者にとって1つの課題である。

【0003】

具体的には、こうした通信ではインターコネクトで電力が相当に消耗することがまず問題である。通信での電力消費を低減することが望まれる。

【0004】

次いで、制御情報の通信に問題がある。インターコネクトで送られるメッセージは通常、バイト単位のデータの集合である。ただし、インターコネクトそのものを制御するための制御情報を送信する機構も必要である。この制御情報はたとえば、スイッチまたはスイッチまたはリンクのいずれかに対する制御レジスタへの読取りまたは書取り要求などにより設定されるチャンネルを閉じるための「メッセージ終了」信号である。ところが、データ送信機構とうまく両立する制御機構を見つけることは問題を含んでいる。

【発明の概要】

【発明が解決しようとする課題】 50

【 0 0 0 5 】

この問題を「メッセージ終了」の例を取って説明すると、回路設計者は通常、メッセージ終了を指示し、その後スイッチ類により2つの通信プロセッサ間のチャンネルを閉じるように、1メッセージ内の255バイトを制御値に割り当てる。ところが、ソフトウェア開発者がその実数値255を、チャンネル閉鎖要求として誤解されることなく宛先ソフトウェアに送信させたい場合、従来、必要に応じてそのインターコネクトをこのようにトリガさせないためには、複雑なエスケープシーケンスを適宜、その転送機構内に構築しなければならなかった。

【 0 0 0 6 】

さらに、種々のアプリケーションの特定ニーズ全般に有用となる、融通性を高めた制御機構の提供も必要である。

【課題を解決するための手段】

【 0 0 0 7 】

そこで、本発明は、プロセッサ間の通信による電力消費の低減を目的とする。実施形態の一部では、この低減した電力消費を、制御情報送信機構の改良型に効率よく組み合わせることをさらなる目的とする。

【 0 0 0 8 】

本発明の一態様によると、プロセッサ間を結ぶリンクであって、ライン1およびライン0を含み、ライン1上の論理遷移が論理1を示し、ライン0上の論理遷移が論理0を示すリンク上にトークンを送信する方法が得られ、この方法は、トークンの第1の部分を送信することと、トークンの第2の部分を送信して、確実にそのトークンの論理1のビット総数を偶数、かつそのトークン内の論理0のビット総数を偶数とし、これにより、そのトークンの送信後に、そのリンクが静止状態に戻ることを含む。

【 0 0 0 9 】

各トークンが常に、偶数個の1と偶数個の0を含むため、ライン1およびライン0はそれぞれ、常に偶数の論理遷移を行う。すなわち、遷移の立ち上がりがあれば、必ず遷移の立ち下がりがある。リンクが、トークンの送信を終えるごとに確実に低電力状態に戻ることである。

【 0 0 1 0 】

一部の実施形態において、この方法はさらに、データトークンを送信するか、制御トークンを送信するかを判断することを含み、前記第1の部分は、データトークンが送信された場合のデータの運搬に用いられ、また制御トークンが送信された場合には制御情報の搬送に用いられる情報部分と、前記トークンがデータトークンであるか制御トークンであるかを示す第1の追加ビットとを含む。

【 0 0 1 1 】

前記リンクを、同一基板またはチップ内のプロセッサ間に設けることができる。

【 0 0 1 2 】

前記第1の部分は、偶数の情報ビットおよび前記第1の追加ビットを含む奇数個のビットを有し、前記第2の部分は第2の追加ビットである。前記情報部分を8ビットとすることができる。

【 0 0 1 3 】

この方法はさらに、前記第1の部分が論理1である偶数個のビットを含み、かつ論理0である奇数個のビットを含んでいるか、前記第1の部分が論理1である奇数個のビットを含み、かつ論理0である偶数個のビットを含んでいるかを判断することを含み、もし第1の部分が偶数個の論理1および奇数個の論理0を含んでいれば、第2の部分は論理0のビットであり、もし第1の部分が奇数個の論理1および偶数個の論理0を含んでいれば、第2の部分は論理1のビットである。

【 0 0 1 4 】

この方法はさらに、第1の部分についてビット毎のXOR演算を実行して、第2の部分を算出することを含んでもよい。

10

20

30

40

50

【0015】

第1の部分が9ビットを有する実施形態では、前記プロトコルが特に有効である。というのは、情報部分を、そのトークンが制御トークンかデータトークンかを示す1つの追加ビットを含む便利な1バイト(8ビット)と、そのリンクを静止状態に戻す1つの追加ビットとで構成できるからである。この第2の追加ビットの算出には、ビット毎のXOR演算が特に有効である。

【0016】

また、バイト単位ではないがさらに長いトークンを使うことにより、複雑なエスケープシーケンスを回避することができる上、データ転送機構に影響を及ぼすことなく、さまざまな制御トークン全般が利用可能となる。

【0017】

トークン内の送信順序は、第1の追加ビット、情報部分、第2の追加ビットとすることができる。

【0018】

前記第1の部分を、前記プロセッサのうちの1つで実行されるソフトウェアで生成し、また前記第2の部分を、リンク内ハードウェアにより生成することができる。第1の部分を、前記プロセッサの1つで実行される命令のオペランドとすることができる。

【0019】

前記トークンを、アーキテクチャで定義される制御トークンとすることができ、本方法はさらに、この制御トークンを使用して前記リンクを含む回路を有するインターコネクト内で論理をトリガして、そのインターコネクトの構成要素をコントロールすることを含むことができる。本方法はさらに、ソフトウェアの機能を遂行するため、宛先プロセッサで実行されるソフトウェアを用いた、アーキテクチャで定義される制御トークンの受信を含むことができる。前記アーキテクチャで定義される制御トークンを、その宛先プロセッサで実行される特権ソフトウェアにのみアクセス可能な特権制御トークンとすることができる。

【0020】

前記トークンを、ソフトウェアに定義される制御トークンとすることができる。

【0021】

前記トークンを、宛先プロセッサを指定する1つまたは複数のヘッダトークンを含むメッセージで送信することができる。

【0022】

前記トークンを、1アレイ内の2つ以上のプロセッサ間をつなぐ、スイッチおよびリンクのシステムを含む回路を有するインターコネクト上に送信することができる。

【0023】

本発明の他の態様によれば、複数のプロセッサと、ライン1およびライン0を含んで前記プロセッサ間を結ぶリンクとを含み、前記ライン1上の論理遷移が論理1を示し、前記ライン0上の論理遷移が論理0を示すデバイスが提供される。このデバイスでは、前記プロセッサの少なくとも第1のプロセッサは、トークンの第1の部分を送信し、そのトークンの第2の部分を送信して、確実にそのトークン内における論理1のビット総数を偶数とし、かつそのトークンの論理0のビット総数を偶数とし、これにより、そのトークンの末尾で、そのリンクを静止状態に戻すように構成されている。

【0024】

本発明の他の態様によれば、プロセッサ間を結ぶリンクであって、ライン1およびライン0を含むリンク上にトークンを送信するコンピュータプログラムであって、ライン1での論理遷移が論理1を示し、およびライン0での論理遷移が論理0を示すプログラムが得られる。このプログラムは、トークンの第1の部分を送信するステップと、トークンの第2の部分を送信して、確実にそのトークンの論理1のビット総数を偶数、かつそのトークン内の論理0のビット総数を偶数とし、これにより、確実にそのトークンの末尾で、そのリンクを静止状態に戻すステップとをプロセッサに実行させる。

10

20

30

40

50

【 0 0 2 5 】

本発明の他の態様によれば、複数の処理手段と、前記処理手段間をリンクするリンク手段とを含むデバイスが得られる。このリンク手段は、論理遷移により論理 1 を示す論理 1 送信手段と、論理遷移により論理 0 を示す論理 0 送信手段とを含み、前記処理手段の少なくとも第 1 の処理手段が、トークンの第 1 の部分を送信する送信手段を含み、その送信手段はさらに、同じトークンの第 2 の部分を送信して、確実にそのトークンの論理 1 のビット総数を偶数、かつそのトークン内の論理 0 のビット総数を偶数とし、これにより、そのトークンの末尾で、そのリンクを静止状態に戻す。

【 0 0 2 6 】

本発明の他の態様によれば、プロセッサ間のリンクを介して 1 または複数のトークンを送信する方法であって、前記リンクは少なくとも 3 本のラインを含み、前記ラインは、複数のコードのうちの各コードを伝送するために用いられ、前記複数のコードのうちの各コードは、前記ラインのうちの 1 つのラインに対応する論理遷移によって伝送されるか、または、前記ラインのうちの複数のラインに対応する論理遷移の組み合わせによって伝送される。この方法は、前記複数のコードから選択された一連のコードを前記ライン上に伝送することにより、1 つまたは複数のトークンの各々を伝送することと、各ライン上の論理遷移の総数を調整することにより、前記 1 または複数のトークンおよび追加コードの伝送後、前記 1 または複数の追加コードを前記ライン上に伝送することを含む。

10

【 0 0 2 7 】

リンクに 5 本のラインを設けてもよい。このうち 4 本のライン上それぞれにある論理遷移は各値を符号化し、残りの 5 本目のライン上にある論理遷移はエスケープコードを伝送する。前記方法はさらに、前記 5 本目のラインにエスケープコードを伝送せず、前記 4 本のライン上に伝送された一連のコードを伝送することにより、データトークンを伝送することと、前記 5 本目のラインを使って前記エスケープコードを伝送することを含め、前記コードから選択された一連のコードを伝送することにより、制御トークンを伝送することを含むことができる。

20

【 0 0 2 8 】

前記 1 または複数の追加コードを伝送することが、前記ラインそれぞれにある論理遷移の総数を確実に偶数にするように、前記追加コードの少なくとも 1 つを伝送することを含んでもよい。

30

【 0 0 2 9 】

前記方法はさらに、前記リンクの空き容量を示すため、前記リンクが生成するクレジットトークンを伝送することを含む。このクレジットトークンは、1 対または複数対の前記コードを含み、各対の前記コードは同一コードであるため、前記ラインそれぞれにある遷移総数が偶数または 0 となり、前記クレジットトークンの伝送後も、前記リンクの状態に何ら影響が及ばないものである。

【 0 0 3 0 】

本発明の他の態様によれば、複数のプロセッサと、3 本のラインを含んでそのプロセッサ間を結ぶリンクとを含むデバイスが得られる。前記リンクは少なくとも 3 本のラインを含み、前記ラインは、複数のコードのうちの各コードを伝送するために用いられ、前記複数のコードのうちの各コードは、前記ラインのうちの 1 つのラインに対応する論理遷移によって伝送されるか、または、前記ラインのうちの複数のラインに対応する論理遷移の組み合わせによって伝送される。このデバイスにおいて、前記プロセッサの少なくとも第 1 のプロセッサが、前記複数のコードから選択された一連のコードを前記ライン上に伝送することにより、1 つまたは複数のトークンの各々を伝送し、各ライン上の論理遷移の総数を調整することにより、前記 1 または複数のトークンおよび追加コードを伝送後、前記リンクを確実に静止状態に戻すために、前記ライン上にある 1 または複数の追加コードを伝送するように構成されている。

40

【 0 0 3 1 】

本発明の他の態様によれば、プロセッサ間を結ぶリンク上に 1 または複数のトークンを

50

送信するコンピュータプログラムであって、前記リンクが少なくとも3本のラインを含み、前記ラインは、複数のコードのうちの各コードを伝送するために用いられ、前記複数のコードのうちの各コードは、前記ラインのうちの1つのラインに対応する論理遷移によって伝送されるか、または、前記ラインのうちの複数のラインに対応する論理遷移の組み合わせによって伝送されるプログラムが得られる。このプログラムは、前記複数のコードから選択された一連のコードを前記ライン上に伝送することにより、1つまたは複数のトークンの各々を伝送するステップと、各ライン上の論理遷移の総数を調整することにより、前記1または複数のトークンおよび追加コードを伝送後、前記リンクを確実に静止状態に戻すために、前記ライン上にある1または複数の追加コードを伝送するステップとをプロセッサに実行させる。

10

【図面の簡単な説明】

【0032】

【図1】インターフェースプロセッサの適用例を例示している。

【図2】インターフェースプロセッサの別の適用例を例示している。

【図3】インターフェースプロセッサのアーキテクチャを示す概略図である。

【図4】ポートを示す概略図である。

【図5】スレッドレジスタのセットを示す概略図である。

【図6】スレッドレジスタのセット間のインターコネクトを示す概略図である。

【図7】チャンネル端を示す概略図である。

20

【図8】プロセッサ間のインターコネクトを示す概略図である。

【図9】トークンのフォーマットを示す。

【図10】読取り要求メッセージのフォーマットを示す。

【図11】成功した読取り応答メッセージのフォーマットを示す。

【図12】失敗した読取り応答メッセージのフォーマットを示す。

【発明を実施するための形態】

【0033】

図1は、インターフェースプロセッサを携帯電話で使用した適用例である。このモバイル用アプリケーションプロセッサ2は、複数の周辺機器8と通信して機能を果たすものである。アプリケーションプロセッサ2は、バス3、CPU4、ハードドライブ(HDD)8aとインターフェースするメモリコントローラ6a、およびSDRAMメモリ8bを含み、さらに、パワーコントローラ10および無線プロセッサ12を含む。

30

【0034】

図1の配置では、CPU4が汎用ポート7を介して外部と通信することができる。この例では、汎用ポート7aおよび7bが、カメラ類8cおよびLCDディスプレイ類8dとインターフェースし、汎用ポート7cがマイクロホン8e、スピーカ8fおよびヘッドセット8gとインターフェースし、汎用ポート7dがキーボード8h、汎用シリアルバス(USB)デバイス8i、セキュアデジタル(SD)カード8j、マルチメディアカード(MMC)8k、および汎用非同期送受信回路(UART)デバイス8lとインターフェースするように設けられている。

40

【0035】

図1において、インターフェースプロセッサ14a、14bおよび14cは、関連ポート7の出口に配置されている。このとき、第1のインターフェースプロセッサ14aは画像装置8c~8dと汎用ポート7a~7bとの間に接続され、第2のインターフェースプロセッサ14bはオーディオ装置8e~8g間に接続され、第3のインターフェースプロセッサ14cは汎用ポート7dとさまざまな接続性デバイス8h~8mとの間に接続されている。アプリケーション専用表示、オーディオ、および接続性機能は、後述するようにインターフェースプロセッサ14a-14cが実行するため、ポート7は汎用ポートであればよい。また、FPGAから得られるはずの柔軟性および構成容易性はインターフェースプロセッサ14で得られるため、ポート7でFPGA論理を用いる必要はない。インタ

50

ーフェースプロセッサ 14 a には、ポート 7 a および 7 b に接続されたポート 22 a および 22 b と、外部デバイス 8 c および 8 g に接続されたポート 22 c、22 d、22 e および 22 f が設けられている。インターフェースプロセッサ 14 b および 14 c も、図 1 に示していないが、同様のポートを有する。

【0036】

インターフェースプロセッサは通常、インターフェースを介したデータの転送に用いる特定のプロトコルの実施、パラレルフォーマットとシリアルフォーマットとの間のデータ変換などのデータの書式変更、そして、そのデータのコード化、圧縮、暗号化などの高次機能にまで関わるものである。

【0037】

インターフェースプロセッサ 14 のもう 1 つの適用例として、図 2 に例示するプロセッサアレイ 200 の一部として用いることが挙げられる。このアレイ 200 は、複数のプロセッサタイル 202 を含み、各タイルが、アレイ内のノードを画定し、かつ 1 つまたは複数のプロセッサ 14 およびインターコネクタ 204 を含んでいる。タイル 202 は、アレイ 200 内のタイル 202 間通信を支援する高性能接続部 219 を介し、ポート 22 を使って一部のプロセッサ 14 に接続され、アレイ 200 外側の他のデバイスと通信できるようになっている。このアレイは、1 枚のチップ上で実装されていても、複数枚のチップを組み合わせて実装されていてもよい。

【0038】

このインターフェースプロセッサは、内部通信、外部通信を問わず、通信を管理できることが大きな特徴である。これについては以下でさらに詳述する。各インターフェースプロセッサは、CPU、メモリ、および通信機能を有する。この CPU とポート類との間を直接かつ応答可能に接続するため、各プロセッサは、複数の同時実行プログラムスレッドを実施するハードウェア支援を備えている。このプログラムスレッドはそれぞれ、一連の命令を含み、命令の少なくとも一部を通信処理にあたるものとするができる。以下でさらに詳しく説明するが、このハードウェア支援の例として次のものが挙げられる。

- (1) スレッド 1 つに対するレジスタのセット
- (2) 実行すべきスレッドを動的に選択するスレッドスケジューラ
- (3) 入出力用ポートのセット (ポート 22)
- (4) スレッド間にチャンネルを形成するインターコネクタシステム

【0039】

各プロセッサにスレッドの小セットが設けられているため、これを使って、そのプロセッサが処理している他の保留中のタスクと同時に通信や入出力を進行させることができる。また、スレッドによって継続したり、遠隔インターフェースプロセッサとの双方向通信を待ちながら中断させたりして、インターコネクタにおける遅延を隠蔽することができる。

【0040】

図 3 は、本発明の一実施形態によるインターフェースプロセッサ 14 の代表的アーキテクチャを概略的に示す。プロセッサ 14 は、スレッドスケジューラ 18 の制御下で複数の命令スレッドを実行する実行ユニット 16 を含む。プロセッサ 14 はさらに、プログラムコードおよびその他のデータを保持するランダムアクセスメモリ (RAM) 24 と、ブートコードなどの永続的な情報を格納するリードオンリーメモリ (ROM) (図示せず) とを含む。

【0041】

スレッドスケジューラ 18 は、実行部 16 が実行すべきスレッドを動的に選択する。従来、スレッドスケジューラの機能は、プロセッサを完全な占有状態に保つよう、プログラムメモリからスレッドを選択してスケジューリングしておくだけであった。しかし、本発明によれば、スレッドスケジューラ 18 によるスケジューリングは、ポート 22 におけるアクティビティにも及ぶ。この観点から、ポートにおける入出力アクティビティによりスレッドを実行できるようになった時点での遅れを最小限に抑えるため、スレッドスケジューラ

10

20

30

40

50

ーラをポート 2 2 に直接結合させてもよいことに留意されたい。

【 0 0 4 2 】

スレッドスケジューラ 1 8 により対象となっている m スレッドはそれぞれ、スレッドスケジューラ 1 8 がアクセスするレジスタ 2 0 のバンク内スレッドレジスタ $2 0_1$ 、...、 $2 0_m$ の各セットで表される。複数の命令バッファ (I N S T R) 1 9 も、メモリ 2 4 からフェッチされた命令が、実行部 1 6 に向けて送出される前に一時的に保持するよう設けられている。チャンネルを介してレジスタセット 2 0 の間におけるデータ通信を行うことができる。このレジスタおよびチャンネルについては後で詳述する。

【 0 0 4 3 】

スレッドスケジューラ 1 8 は、m スレッドの中から実行可能なスレッドの 1 セットを維持し (以下、これを「実行セット」とする)、そこから順番に、好ましくはラウンドロビン方式で、命令を取り出す。あるスレッドが継続不可となったら、そのスレッドを実行組から除去して中断する。継続不可となる理由として、そのスレッドが次のいずれか 1 つまたは複数のタイプのアクティビティを待っている、などが挙げられる。

(1) 実行可能となる前に、そのレジスタが初期化される

(2) 用意の出来ていない、または利用可能なデータの無いポートまたはチャンネルから入力を試みた

(3) 用意の出来ていない、またはデータを受け入れる余地のないポートまたはチャンネルに出力を試みた

(4) 命令を実行し、これにより、ポートまたはチャンネルが入力用の用意ができると生成され得る 1 つまたは複数のイベントを待っている

【 0 0 4 4 】

本明細書という用語「イベント」は、特定の動作をいい、基本的な入出力動作とは多少異なることに留意されたい。その区別については、図 4 および図 5 と合わせて以下で説明する。

【 0 0 4 5 】

好ましくは、応答時間を短縮するため、スレッドスケジューラ 1 8 と実行部 1 6 との間には直接的な配線接続部 2 8 が設けられており、これにより、スレッドスケジューラ 1 8 は、どのスレッド (単数または複数) を実行部 1 6 にフェッチおよび実行させるか制御するように構成できる。さらに、直接的な配線経路 3 0 a、3 0 b、3 0 c が、スレッドスケジューラ 1 8 とポート 2 2 のそれぞれとの間に、また直接的な配線経路 $2 9_1$ 、... $2 9_m$ が、スレッドスケジューラ 1 8 とレジスタ 2 0 それぞれとの間に設けられている。こうした直接的経路が制御路となって、スレッドスケジューラが各スレッドを 1 または複数のポート 2 2 に関連付けられることが好ましい。特に、特定のアクティビティが発生した時点でポートから用意できている指示を返送させ、これにより、プロセッサがポート 2 2 で発生したアクティビティまたは刺激に迅速に反応できることが好ましい。ポートに対するスレッドスケジューラの動作は、図 4 ~ 図 6 について以下で説明する。

【 0 0 4 6 】

実行部 1 6 はさらに、ポート 2 2 a ~ 2 2 c のそれぞれ、およびレジスタ $2 0_1$ ~ $2 0_m$ のそれぞれに直接的接続部 2 7 および 3 1 を介してアクセスできるため、中枢プロセッサとレジスタと外部環境との間を直接的にリンクできる。好ましくは、こうした直接的経路を制御路として、実行部がポートに条件をパスできるようにする。これについては、以下で図 4 を参照しながらさらに詳しく説明する。直接路 2 7 および 3 1 によりさらに、スレッドレジスタ 2 0 とポート 2 2 との間でデータの直接入出力をできるようにして、スレッドの外部環境との直接通信を可能としてもよい。例えば、データをメモリ 2 に書込んでからそのデータをフェッチするのではなく、データを外部装置から直接スレッドのオペランドレジスタの 1 つに書き込んでよい。逆に言えば、書込み動作の後、オペランドレジスタからのデータを実行部 1 6 が取り出し、これをポート 2 2 に直接送信してもよい。これにより、反応時間が大幅に短縮される。

【 0 0 4 7 】

10

20

30

40

50

「直接的接続部」「直接経路」とは、実行部とプログラムメモリ24との間の接続とは別の接続部であることに留意されたい。したがって、例えば、データをメモリ24に格納してそこからフェッチしなくても、スレッドスケジューラ18および実行部16は、ポート22から入力されたデータにアクセスできる。特に、実行部16とメモリ24との間の接続部がバス13を介している場合、「直接的」な接続部または経路は、そのバスとは別のものを言う。したがって、バスを仲介させなくとも、ポート22、レジスタ20、スレッドスケジューラ18、および実行部16の間で種々の通信をすべて発生させることができ、反応時間の短縮となる。ポート22にさらに、バス13による追加接続部(図示せず)を設けてもよい。

【0048】

10

図4は、本発明の好適な一実施形態によるポート22を概略的に示す。ポート22は、プロセッサ14との間でデータを入出力させるI/Oバッファ32を含む。また、ポート22はそれぞれ、そのポートで発生するアクティビティを監視し、アクティビティの発生を少なくとも1つのレディビットすなわちフラグ37により伝送するアクティビティ処理論理36を含む。状態フラグ37は、直接路30からスレッドスケジューラに伝送されることが好ましい。ポートが検知するアクティビティの例として以下が挙げられる。

- (1) データがポートに入力された
- (2) 特定のデータがポートに入力された、および/または
- (3) ポートが出力に利用できる状態になった

【0049】

20

上述のアクティビティを検知しやすくするために、ポート22にはレジスタのセット38が設けられている。このレジスタには、関連スレッドの識別子を格納するスレッド識別子(TID)レジスタ、1または複数の条件を格納する制御(CONTROL)レジスタ、実行が中断されたプログラム内の位置を格納する継続点ベクトル(VECTOR)レジスタ、および1つの条件に関連するあらゆるデータを格納するデータ(DATA)レジスタが含まれる。TID値が直接路30(図3の30a、30b、30c)を介してスレッドスケジューラ18によりレジスタ38に書き込まれると、VECTOR値、CONTROL値、およびデータ値が実行部16により直接路31を介して書き込まれる。所望のアクティビティが検知されると、TIDは、関連スレッドの識別のため、スレッドスケジューラ18に返送される。このアクティビティ論理にはイネーブルフラグ39も含まれるが、これについては以下で詳述する。

【0050】

30

図4では、レジスタ38はポート22内に収まっているが、プロセッサ14内であってポートに続いていれば実際にはどこにあってもよいことに留意されたい。

【0051】

図5は、スレッドの表示に用いられるスレッドレジスタ20の代表的バンクを示す。バンク20は、スレッドスケジューラ18により目下の対象となっているスレッド $T_1 \sim T_m$ それぞれに対応するレジスタの複数セットを含む。この好適な例では、各スレッドの状態が、2個の制御レジスタ、4個のアクセスレジスタ、および12個のオペランドレジスタ、合計18個のレジスタによって表示されている。その内訳は以下の通りである。

40

【0052】

- (1) 制御レジスタ：
 - ・PCは、プログラムカウンタ
 - ・SRは、ステータスレジスタ
- (2) アクセスレジスタ：
 - ・GPは、グローバルプールポインタ
 - ・DPは、データポインタ
 - ・SPは、スタックポインタ
 - ・LRは、リンクレジスタ
- (3) オペランドレジスタ：

50

・ O P 1 ... O P 1 2

【 0 0 5 3 】

制御レジスタは、スレッドの状態についての情報を格納するものであり、スレッド実行の制御に用いられる。具体的には、イベントまたは中断に反応するスレッドの性能が、スレッドステータスレジスタ S R が保持する情報により制御されている。アクセスレジスタは、プロシージャの局所変数に用いるスタックポイントと、プロシージャ間で共有されるデータに通常用いられるデータポイントと、大きな定数およびプロシージャエントリポイントへのアクセスに用いられるコンスタントプールポイントとを含む。オペランドレジスタ O P 1 ... O P 1 2 は、命令により用いられ、算術演算および論理演算を行い、データ構造にアクセスし、サブルーチン呼び出す。図 6 および図 7 に関連して説明するように、このプロセッサはさらに、異なるセット 2 0 のオペランドレジスタ間にチャンネルを形成するインターコネクトシステム 4 0 を含む。

10

【 0 0 5 4 】

いくつかの命令バッファ (I N S T R) 1 9 も設けられており、スレッドの実際の命令を一時的に格納する。各命令が好ましくは 1 6 ビット長として、命令バッファの長さがそれぞれ 6 4 ビットで、4 つの命令に対応できると好ましい。命令は、スレッドスケジューラ 1 8 の制御下でプログラムメモリ 2 4 からフェッチされた後、一時的に命令バッファ 1 9 内に置かれる。

【 0 0 5 5 】

実行部はレジスタ 2 0 およびバッファ 1 9 のそれぞれにアクセスできる。さらに、スレッドスケジューラ 1 8 が、スレッドごとに少なくともステータスレジスタ S R にアクセスできる。

20

【 0 0 5 6 】

上述したように、本明細書で言う「イベント」とは、特定種類の動作、またはその動作に相当するアクティビティをいう。イベントベースの動作は、基本的な入出力動作とは多少異なり、次のように作用する。イベントはまず、実行部 1 6 からの継続点ベクトルおよびスレッドスケジューラ 1 8 からのスレッド識別子が、好ましくは直接路 3 1 および 3 0 を介して、ポート 2 2 に付随する V E C T O R および T I D レジスタ 3 8 に転送されることにより、スレッドごとにセットされる。関連する条件および条件データをさらに、そのポート 2 2 の C T R L およびデータレジスタ 3 8 に書き込んでよい。したがって、このイベントはポートにセットされるが、必ずしもイネーブルにされなくてもよい。ポートをイネーブルにしてイベントの指示を生成させるには、ポートのイネーブルフラグ 3 9 も、好ましくは直接路 3 0 を介してスレッドスケジューラ 1 8 により、アサートしなくてはならない。さらに、そのスレッド自体をイネーブルしてイベントを許可させるため、そのスレッド用ステータスレジスタ S R 内にある、そのスレッドのイベントイネーブル (E E) フラグを、イベントイネーブルに設定しなくてはならない。このようにイベントをセットおよびイネーブルしたら、そのスレッドは、スレッドスケジューラ 1 8 に働きかけるイベントベースの待機命令を使って、イベントを待ちながらの保留状態にいることができる。この時点で、目下保留中の命令を関連命令バッファ 1 9 から破棄してもよい。例えば、何らかのデータが入力されたなど、イベントが発生したら、その発生を、ポート 2 2 からスレッド識別子および継続点ベクトルをそれぞれスレッドスケジューラ 1 8 および実行部 1 6 に返送することで伝送する。これにより、継続点ベクトルに識別された命令がプログラムメモリ 2 4 から命令バッファ 1 9 にフェッチされ、そのコード内の適切な時点で実行が再開される。例えば、待っているイベントが特定データの入力であれば、継続点ベクトルは、そのデータを入力する入力命令を含むコードを識別すればよい。

30

40

【 0 0 5 7 】

イベント発生後、各ステータスレジスタ S R 内にあるそのスレッドの E E フラグを、イベントディセーブルにセットして、その発生直後、スレッドがイベントに反応しないようにしてもよい。イベント発生時にスレッドが命令を実行した結果として、イネーブルフラグ 3 9 をディアサートしてもよい。

50

【 0 0 5 8 】

いくつかのポートを1または複数のポートからのイベントを待つ態勢にセットしながら、イネーブルフラグ39をアサートすることができる。ポートイネーブルフラグのセットをイネーブルする前に、スレッドのEEフラグをイベントイネーブルにセットしてもよく、この場合、用意のできた、イネーブルすべき第1のポートが、継続点ベクトルにある命令を直ちにフェッチおよび実行することにより、目下の命令を破棄し、実行を処理するイベントを生成することになる。

【 0 0 5 9 】

このポートのイネーブルフラグ39およびステータスレジスタEEフラグの利点は、イベントのイネーブルおよびディセーブルが、待機命令によりイベントのセッティングおよびスレッドの保留のどちらとも切り離されることであり、このため、特定のスレッドおよび/またはさまざまな異なるスレッド用にさまざまな入出力条件のオンオフを簡単に切り替えられる。例えば、あるイベントがディセーブルであっても、そのイベントをポート22にセットした状態にしておくことができる。したがって、スレッドでのイベントの再利用が可能となる。というのも、そのイベントはすでに一度発生したにもかかわらず、そのスレッド識別子、継続点ベクトル、および条件がポート22のTID、VECTOR、CTRL、およびデータレジスタ38にまだ格納されているからである。そのため、スレッドがそのイベントを再利用する必要があるれば、そのポートのレジスタ38への再書き込みは不要であり、その代わりに、ポートのイネーブルフラグ39を再度アサートする、かつ/またはスレッド用ステータスレジスタSR内EEフラグをイベントイネーブルにリセットするだけでよい。次に待機命令が出れば、そのスレッドは同一イベントが再度発生するまで中断される。

【 0 0 6 0 】

さらに、継続点ベクトルを使用すれば、複数のイベントをスレッドごとにイネーブルにすることができる。つまり、任意のスレッドは、継続点ベクトルを1つのポート22aに転送することにより、そのポートに1つのイベントを設定し、別の継続点ベクトルを別のポート22bに転送することにより、そのポートに別のイベントを設定することができ、その他も同様である。このスレッドはまた、ポートごとに異なるイネーブルフラグ39を別々にアサートまたはディアサートすることにより、さまざまなイベントを個々にイネーブルおよびディセーブルできる。次に待機命令が出れば、そのスレッドは、イネーブルになったイベントの発生を待つ状態で中断される。

【 0 0 6 1 】

イベントとは対照的に、基本的なI/O動作は、先の待機命令は使わず、入力命令または出力命令だけを使用する。基本的なI/O動作を使用する際、スレッドスケジューラ18は、継続点ベクトルをVECTORレジスタに送信せず、またステータスレジスタSR内のポートのイネーブルフラグ39やEEフラグも使用しない。代わりに、次の保留命令が命令バッファ19に残されるだけであり、必要に応じて、入力命令または出力命令がスレッドスケジューラ18に出されて実行を停止し、状態フラグ37が示すように、データの入力または出力用ポートの利用性を待つ状態に入る。ポートがすぐに利用可能であれば、すなわち、入力命令または出力命令が実行された時点で状態フラグ37がすでにセットされていれば、そのスレッドが停止されることはない。一部の実施形態において、基本的I/Oによるスケジューリングに必要なのがTIDレジスタのみとなる。基本的I/Oは、CTRLおよびデータレジスタ内の条件を使用しても使用しなくてもよい。使用しない場合、ポートの準備ができ次第、I/Oは完了する。基本的なI/O動作はスレッドを停止または再開するが、ステータスレジスタSR内のポートのイネーブルフラグ39やEEフラグを実行することも、コントロールをイベントベクトルに転送することもない。

【 0 0 6 2 】

同様のイベントおよびI/O技術を、スレッド間、より正確には、スレッドに関連する情報を格納するスレッドレジスタセット20の間の通信に適用することができる。図6は、チャンネルを形成するための回路を含むインターコネクトシステム40を示す。図をわか

10

20

30

40

50

りやすくするため、図6では4つのスレッドレジスタセット20₁~20₄のみを図示しており、それぞれが各スレッドT₁~T₄用の情報を格納している。このスレッドレジスタセットはそれぞれ、インターコネクトシステム40により互いに接続されている。このシステム40は、少なくとも2つのスレッドレジスタセット20間で直接データを転送するための少なくとも1つのチャンネルを形成するように動作可能な直接的なハードウェア内部結線である。この内部結線は、直接メモリアクセス(DMA)を使用せず、その転送は、RAM24などの共有メモリを介さず、バス13などのいかなる汎用システムバスを介するものでもないという意味で直接的である。チャンネルは、オペランドレジスタOPとの間のデータ転送に使用されることが好ましいが、原理としては、ステータスレジスタSRなどの他の型のレジスタとの間の情報転送に使用することも可能である。スレッドスケジューラ18は、ポートについて上述したのと同様に、チャンネルに発生するアクティビティに基づいてスレッドをスケジュールすることができる。ポート、チャンネル、およびその他のアクティビティのソースを総括して本明細書で使用する用語は「資源」である。

10

【0063】

インターコネクトシステム40は、スレッド間のチャンネル形成に用いる複数のハードウェア端末42を含む。以下、この端末を「チャンネル端」とする。各チャンネル端(すなわち、チャンネル端末)は、スレッドレジスタセット20のいずれにも割り当て可能であり、各チャンネル端42は他のいずれのチャンネル端42にもインターコネクトシステム40により接続可能である。図6では、わかりやすくするため、4つのチャンネル端のみを図示しているが、この数は増減可能であり、また一般にレジスタセット20の数とチャンネル端42の数は異なってもよいことを理解されたい。

20

【0064】

各チャンネル端42は、受信して、それが入力されるまでデータを保持するバッファを含み、そのバッファは、好ましくは、保持されているデータの量の記録も保持する。チャンネル端42はまた、そのチャンネルを介して出力されたデータが正しい入力バッファに書き込まれるように、別のチャンネル端に接続されたかどうかの記録、そして接続されたチャンネル端のアドレスの記録も保持する。このバッファおよび記録は2つのファイル、すなわちチャンネル入力ファイルとチャンネル出力ファイルとを用いて実行される。このチャンネル入力および出力「ファイル」は、「レジスタファイル」の一部であるため、この意味から、レジスタおよびバッファを実行するためのプロセッサ14上の専用メモリの小さな1ブロックとすることができる。ただし、レジスタファイル内(すなわち各レジスタ)内の各エントリは特定の目的のために確保される上、レジスタへのアクセスはシステムバス13を介さないことから、このレジスタファイルは、メモリ24などの汎用RAMとは性質が異なる。

30

【0065】

図7に示すように、チャンネル端42のそれぞれは、一对のポートに似ており、スレッド間に全二重データ転送を行うための入力バッファ44と出力バッファ46とを有する(任意に、単一バッファとしてもよい)。入力バッファ44は、別のチャンネル端42からのデータをスレッドのレジスタセット20に入力するように動作可能であり、出力バッファ46は、そのスレッドのレジスタセット20からのデータをその他のチャンネル端42に出力するように動作可能である。各バッファが、少なくとも1ワードをバッファさせられるように十分なトークンを保持できることが好ましい。

40

【0066】

ポート22同様、チャンネルの入力バッファ44および出力バッファ46をそれぞれ、アクティビティ処理論理36'と関連づけることができる。この論理36'は、チャンネルで発生するアクティビティを監視し、少なくとも1つの状態フラグ37'により(1フラグは1ビットのレジスタ)アクティビティの発生を伝送するためのものである。このアクティビティの例として、データがチャンネルに入力された、チャンネルが出力用に利用可能となったなどが挙げることができる。チャンネルが満杯でデータを受け取ることができない時に出力命令が実行された場合、スレッドスケジューラ18がその命令を一時停止し、その命

50

令を完遂できるほどにチャンネルに余地ができた時点で再スタート、すなわち再実行させる。同様に、入力命令が実行されたが利用可能なデータが十分でない場合、十分なデータが利用可能となるまで、スレッドスケジューラ 18 がそのスレッドを一時停止する。チャンネル端 42 にはカウンタ 47 が設けられており、これが入力バッファ 44 および出力バッファ 46 内のデータ量の記録をつけている。

【 0067 】

スレッドレジスタの 2 セット間にチャンネルを形成するには、2 つのチャンネル端の割り当ておよび接続が必要である。上述したように、各チャンネル端はどのスレッドにも割り当て可能であり、各チャンネル端 42 は他のチャンネル端 42 のいずれとも接続可能である。チャンネル端 42 の割り当ておよび接続を容易にするため、各端 42 に、その端がどのチャンネル端に接続されているかを記録するチャンネル端識別子レジスタ CEID41 と、そのチャンネル端が接続されたかどうかを記録する被接続フラグ 43 と、そのチャンネル端がスレッドにより要求されたかどうかを記録する被要求フラグ 45 とを含めることができる。

10

【 0068 】

各チャンネル端 42 を 2 つのスレッドそれぞれに割り当てるため、2 つの「チャンネル端獲得」命令が実行され、各命令が、スレッドの一方で使用するよう 1 つのチャンネル端 42 を確保する。この命令はそれぞれさらに、各チャンネル端 42 の被要求フラグ 43 をアサートする。各「チャンネル端獲得」命令は 2 つのスレッドそれぞれで実行しても、両方の「チャンネル端獲得」命令を 1 つのマスタースレッドで実行してもよい。

【 0069 】

次に、チャンネル端を、次のようにチャンネル端識別子を交換して、互いに接続する。第 2 のスレッドのチャンネル端への出力を行うために第 1 のスレッドの出力命令が実行される場合、第 2 のスレッドのチャンネル端にある被接続フラグ 43 を用いて、第 2 のスレッドのチャンネル端が目下接続されているかどうかを判断する。第 2 のスレッドのチャンネル端が接続されていないならば、そのチャンネル端に供給されるデータが、第 1 のスレッドのチャンネル端の識別子であると翻訳される。この識別子が第 2 のスレッドのチャンネル端の CEID レジスタ 41 に記録され、その結果、第 2 のスレッドのチャンネル端の被接続フラグ 43 がアサートされる。これと交代に、第 2 のスレッドの出力命令が、第 1 のチャンネル端への出力を行うために実行される。第 1 のスレッドのチャンネル端の被接続フラグ 43 がまだアサートされていないとすると、第 1 のスレッドのチャンネル端に供給されるデータが、第 2 のスレッドのチャンネル端の識別子であると翻訳される。この識別子が第 1 のスレッドのチャンネル端の CEID レジスタ 41 に記録され、その結果、第 1 のスレッドのチャンネル端の被接続フラグ 43 がアサートされる。

20

30

【 0070 】

チャンネル端 42 同士が接続されると、第 2 のチャンネル端への出力はいずれも、第 2 のスレッドのチャンネル端の CEID レジスタ 41 内の記録から、関連する第 1 のチャンネル端を特定する。第 2 の命令の入力バッファにそのデータを保持する余地があれば、そのデータは転送され、余地がなければ、第 1 のスレッドの出力命令は一時停止される。出力命令によるデータの第 2 のチャンネル端への供給も、第 2 のスレッドが第 2 のチャンネル端への入力を待って一時停止されていた場合は、第 2 のスレッドを再開して、データが取り込めるようにする。同様に、第 2 のチャンネル端からデータを入力する第 2 のスレッドによって、第 1 のチャンネル端から第 1 のスレッドの一時停止された出力からデータ用にスペースが得られるのであれば、第 1 のスレッドの出力を再開して、その実行を完了させる。この入力をイベントのトリガとしてもよい(下記参照)。各スレッドに対して、スレッドスケジューラ 18 は、すべての一時停止された出力命令、その関連データ、およびデータを転送しようとしているチャンネル端に関する記録を保持する。

40

【 0071 】

チャンネルが不要となったら、「メッセージの終了」(EOM)制御トークンを出力する命令を実行して、チャンネル端 42 同士を切り離すことができる。これでチャンネル端 42 は他のいずれのチャンネル端とも接続出来る状態となる。また、各チャンネル端 42 は、「フリ

50

「一チャンネル」命令を実行すれば、スレッドからも自由になる。これにより、チャンネル端 4 2 は他のいずれのスレッドが使用してもよい自由な状態となる。

【 0 0 7 2 】

チャンネルレジスタファイルについて説明したように、プロセッサがチャンネル端 c に出力を行うと、チャンネル出力ファイルの c 番目のエントリがチェックされて、c が接続されているかどうかを判断する。接続されていない場合、出力データ d が、その後の c への出力が送信されるチャンネル端のアドレス（すなわち I D ）であると翻訳される。次にそのアドレス d を調べて、同一プロセッサ上のチャンネル端のアドレスかどうかを判断する。そうであれば、アドレス d はチャンネル出力ファイルの c 番目のエントリに書き込まれる。この後の c を介する出力は c 番目のエントリにアクセスして、c に接続されたチャンネル端を判断し、そして、満杯でなければ、接続されているチャンネル端 d の入力データに出力データを書込む。バッファが満杯であると判明した場合、出力命令は、バッファに十分な空きができるまで一時停止される。またこの場合、出力スレッドは入力命令により解放されるため、十分な空きができる。

10

【 0 0 7 3 】

入力がチャンネル端 C で実行された場合、入力バッファファイル内 C 番目のエントリが読み取られて、C 番目のエントリがデータを持っているかどうかを判断する。持っていれば、そのデータが取り出されて、その入力が完了する。持っていない場合、入力スレッドは一時停止され、引き続き出力命令により解放され、C の入力バッファに十分なデータの書込みが行われる。

20

【 0 0 7 4 】

スレッドスケジューラ 1 8 は、各スレッドについて 1 つのエントリを含む「一時停止テーブル」を維持している。このテーブルは、一時停止されているチャンネル端（あれば）の記録に使用するものである。チャンネル端 c への入力が完了するたび、またはチャンネル端 c に関連するチャンネルへの出力が完了するたびに、このテーブルがチェックされ、もし c のために一時停止されているスレッドがあれば、そのスレッドは解放される。

【 0 0 7 5 】

E O M トークンが c を介して出力される場合、その出力ファイル内 c 番目のエントリは、そのチャンネル端が既に接続されていないことを記録するよう修正される。

【 0 0 7 6 】

必要となる論理量を低減するため、好ましくは、チャンネルを初期化する命令は常時 1 つだけとし、所定の 1 チャンネル端に動作するのに必要な通信命令も、常時 1 つだけにしておく。ただし、これは、複数のチャンネルに対する動作の可能性を排除するものではない。

30

【 0 0 7 7 】

上述したチャンネル端のシステムは、コード密度の面で特に効率がよい。というのも、スレッド間通信の制御および実行のために各スレッドが有する命令数が低減されて、その機能の大半はハードウェアのチャンネル端で実行され、しかも D M A やメモリ 2 4 へのアクセスが不要となるからである。

【 0 0 7 8 】

再度ポート 2 2 に関して、チャンネルで発生しているアクティビティの検知を容易にするために、各チャンネル端 4 2 の入力バッファ 2 4 をレジスタ類 3 8 ' に関連づける。レジスタ 3 8 ' は、関連スレッドの識別を格納するスレッド識別子 (T I D) レジスタ、およびイベントの発生と同時に実行を再開すべきプログラム内の位置を格納する継続点ベクトル (V E C T O R) レジスタを含む。この T I D レジスタおよび V E C T O R レジスタを、ポート 2 2 の場合と同様、イベントに応じてスレッドをスケジュールするため、スレッドスケジューラ 1 8 および実行部 1 6 が使用できる。つまり、レジスタは、イベントを設定するため、スレッドごとのスレッド識別子および継続点ベクトルを格納し、待機命令によりそのスレッドを中断し、イベントが発生したら、その継続点ベクトルが指定するコード内位置に戻る。この場合のイベントは、チャンネル端 4 2 へのデータの入力である。V E C T O R レジスタを使用すれば、チャンネルは割込みを生成することが可能となる。このチャ

40

50

ネル端はまた、チャンネルをイネーブルしてイベントを生成させるイネーブルフラグ39'を有する。好適な実施形態の一部において、このチャンネル端42をCTRLレジスタおよびDATAレジスタに設けなくてもよいが、これは、その可能性を排除するものではない。

【0079】

通信の遅延を最小限に押さえるため、有利なことに、チャンネルにデータを転送する入力および出力命令をスレッドスケジューラ18に直接出せることに留意されたい。つまり、その命令は、実行部16に実行されると、そのチャンネル用のレディビット37'がその時点でチャンネルの準備ができていないことを示している場合、スレッドスケジューラ18に関連スレッドを実行セットから外すことで一時停止をさせる。同様に、イベントが発生していない場合、スレッドのイベントイネーブルフラグEEがスレッドのステータスレジスタSR内にセットされていない場合、かつ/またはチャンネル端のイベントイネーブルフラグがアサートされていない場合、イベントベースの待機命令がスレッドスケジューラにスレッドの実行を中断させる。

【0080】

チャンネルは、異なるプロセッサ上のスレッド間にも形成できる。図8は、複数のプロセッサ14上に位置するスレッドレジスタ間にチャンネルを形成するためのインターコネクトノード204を含むタイル202を例示している。このプロセッサ14はみな、上述したタイプのものである。このインターコネクトシステムは、ポートとは別に、同一基板またはチップ上にあるプロセッサ間に設けられた直接的なハードウェアによるリンクである。このリンクを、基板および/またはチップで使用するシリアルインターコネクトおよびパケットルーティング機構としてもよい。ただし、当業者には明らかなように、他の型のインターコネクトシステムも使用可能である。こうしたシステムは、極めて低い電力、低いピンアウト、および使いやすさを求めた構成となっていると好ましい。

【0081】

各インターコネクトノード204は、図2に例示するように、システムスイッチ216と、他の同様のタイル202をアレイとして互いに接続するのに使用可能なシステムリンク218とを含む。このように接続された1つまたは複数のノード204がインターコネクトシステムを構成する。プロセッサが異なれば、そのメモリのサイズもそれぞれ目的用途に合わせることができ、同じサイズに統一する必要はない。タイル同士は、同一チップ上にあっても、異なるチップ上にあってもよい。各ノード204も、1つのプロセッサ14につき1つのプロセッサスイッチ214を含む。各プロセッサスイッチは、プロセッサリンク220を介してシステムスイッチ216と、そしてチャンネルリンク222を介してプロセッサ14のチャンネル端42との間を接続している。

【0082】

インターコネクトシステムでの電力消費量を最小限に抑えると有益であることに留意されたい。複数の実施形態において、本発明のインターコネクトシステムは、電力排出のない静止状態を有し、受信側のクロック、位相同期回路または同期追従回路をサンプリングする必要がない。好ましくは、アレイ200などのインターコネクト24を含むシステムは、リンク218、220、222にデータが到達し始めた時点でのみ電力が供給される構成要素を用いる。

【0083】

各リンク218、220、222は4本のワイヤを使用している。すなわち、各方向に1本ずつの論理1ワイヤおよび論理0ワイヤである。ビットは、「2線式非ゼロ復帰」方式で送信される。すなわち、論理1ビットの信号は、論理1ワイヤ上の遷移により伝送され、論理0ビットの信号は、論理0ワイヤ上の遷移により伝送される(すなわち、立ち上がり遷移または立ち下がり遷移がビット信号を伝える)。

【0084】

プロセッサ14間の通信はトークンにより発生し、このトークンは、通信制御用の制御トークンでも、通信される実際のデータを含むデータトークンでもよい。チャンネルは、デ

10

20

30

40

50

ータトークンおよび制御トークンで構成されるメッセージを、チャンネル端からチャンネル端まで運搬する。各トークンは1バイトであると好ましい。このデータトークンはデータを含み、制御トークンは、インターコネクットのさまざまな局面を制御するため、通信プロトコルのコード化に使用される。スイッチ214、216はそれぞれ、チャンネルの形成、制御、および閉鎖を目的として特定の制御トークン(下記参照)に作用するよう構成されたハードウェア切り替え論理を含んでいる。

【0085】

1つのメッセージは、典型的にはデータトークンと制御トークンとの双方を含む、一連のトークンで構成されている。任意に、メッセージを、特定数のメッセージのトークンをそれぞれ含む複数のパケットに分割してもよい。メッセージまたはパケットの第1のトークンはヘッダトークンであり、このヘッダトークンは、宛先ノード、宛先プロセッサ、および宛先チャンネル端を識別する宛先アドレスを含んでいる。メッセージまたはパケットの末尾のトークンは「メッセージ終了」EOMまたは「パケット終了」EOPトークンである。「メッセージ終了」EODトークンも、パケット内の記述に利用可能である。ソフトウェアの開発者は、どのように選択しようとも、こうしたEOM、EOP、EODトークンを使用して、メッセージおよび/またはパケット内への通信内容配置をすることができる。このEOM、EOP、EODは、インターコネクットの切り替えの観点から、区別できない状態であることが好ましいが、ソフトウェア内で異なる使い方をすることは可能である。

【0086】

プロセッサ14はそれぞれ、上記で説明したようにスレッドレジスタ20のセットを含む。それぞれのプロセッサでチャンネル端に接続する場合、そのチャンネルの使用方法には3つある。第1として、チャンネルを単一のプロセッサ内で形成する場合と同様に「ストリーム用」チャンネルを形成することができる。すなわち、各プロセッサのチャンネル端を2本のスレッドそれぞれに割り当て、チャンネル端IDを交換することでそのチャンネル端を接続し、そのチャンネルを、連続したデータストリームの転送または複数のメッセージの転送に使用するのである。これにより、2本のスレッド間に回路を有効に形成することができ、このチャンネルで送信される情報は、個々のトークンのストリームそのものとなる。第2として、パケットルーティングを行うために「パケット用」チャンネルを使用することが出来る。この場合、チャンネルを形成してメッセージまたはメッセージパケットを開始し、EOPまたはEOM制御トークンで非接続にすることで終了する。これにより、数多くの同時実行の通信間でそのインターコネクットを共有することができる。ここで送信される情報は、出力セットが入力のマッチングセットに対応した、明確なパケット構造を有するものである。このチャンネルには、未知量のバッファリングが存在することになる。第3として、「同期用」チャンネルが挙げられ、これは、パケット用チャンネルと同様であるが、バッファがなく、通信を行うだけでなく、スレッドが同期化されたものである。

【0087】

チャンネルが形成されると、同一プロセッサのチャンネル同様、このチャンネル上でのI/Oおよびイベントの実行が可能となる。

【0088】

動作時、ヘッダトークンは、システムリンク218またはプロセッサリンク220を介してシステムスイッチ216に受信される。このシステムスイッチ216は、その宛先ノードアドレスを読み取り、そのアドレスがローカルノードアドレスと一致しない場合、そのパケットを別のノードにシステムリンク218経由で発送する。一方、宛先ノードアドレスがローカルノードアドレスと一致すれば、システムスイッチ216はその宛先プロセッサアドレスを読み取り、そのパケットをプロセッサリンク220経由でローカルプロセッサ14の1つに発送する。プロセッサスイッチ216は宛先チャンネルアドレスを読み取り、そのメッセージをチャンネルリンク222およびインターコネクット40を介して正しいチャンネル端42に発送する。

【0089】

各リンク 218、220、222 は、制御レジスタ（図示せず）を含む。図 2 および図 8 を再度参照すると、ヘッダトークンが各スイッチ 214 および 216 を通過すると、ヘッダトークンによりスイッチの切替ロジックが開始されて、ソースリンクから動的に割り当てられた対象リンクまでのルートが作成される。この作成は、対象リンクアドレスを制御レジスタに書き込み、ソースリンクアドレスをその対象リンク用制御レジスタに書き込むことにより行われる。ルートができると、トークンはすべてそのルートに沿って送信されるようになる。このルートは、EOP、EOM、または EOD トークンがこのルートに沿って送信された時点で非接続となる。EOP、EOM、または EOD がスイッチ 216 および 220 をパスした時点でそのルートの各段階が非接続となる。

【0090】

具体的には、データ d が別のプロセッサに位置する未接続のチャンネル端に出力されると、リンク 222 の 1 つが動的にそのチャンネルに割り当てられ、そのアドレス d（上述したように、このデータはヘッダ、すなわち宛先チャンネルのアドレスである）のインターコネクタスイッチへの転送に使用される。使用したリンクの識別子は、チャンネル出力ファイルに c 番目のエントリに関連付けられて書き込まれる。これに引き続く c 経由の出力は、c 番目のエントリにアクセスして、その出力データの転送に使用すべきリンクを特定する。そのリンクのバッファが満杯であれば、出力スレッドは一時停止される。これが再度解放されるのは、そのリンクがデータを転送して、別の出力用のバッファを有するようになった時点である。これは、一時停止テーブルを用いて行われる。

【0091】

データが未接続リンクに到達すると、これが宛先チャンネル端 d のアドレスであると翻訳され、このアドレスが、そのリンクに関連するレジスタに記録される。これに引き続きこのリンク経由のデータは、チャンネル端 d の入力バッファに書き込まれる。チャンネル端 d（すなわち、チャンネル入力ファイル内の d 番目のエントリ）のバッファが満杯の場合、そのリンクレベルのフロー制御が働いて、スレッドが十分なデータを入力して入力バッファに余裕ができるまで、スイッチによるその後のデータ送信を阻止する。

【0092】

チャンネル端 d で入力が行われると、入力バッファがデータを含むかどうかを読み取られる。含む場合、そのデータは取り入れられて入力は完了する。含んでいない場合、入力スレッドは一時停止され、そのリンクが d の入力バッファに十分な新たなデータを供給した時点で解放される。

【0093】

最後の EOM、EOP または EOD トークンが c 経由で出力されると、EOM、EOP または EOD がスイッチに転送され、その出力ファイルの c 番目のエントリが、そのチャンネルはもう接続されていないとの記録内容に書き換えられる。そのリンクが EOM、EOP または EOD を受信すると、これが d に転送され、リンクは非接続となる。

【0094】

ここで注目すべきは、有利なことに、チャンネル端の同じ機構が、同一プロセッサのスレッド間の通信にも異なるプロセッサのスレッド間にも使えることである。重要なことに、これはつまり、チャンネル端のアドレス（すなわち、チャンネル ID）がシステム全体に使用可能ということである。言い換えると、各チャンネル ID は、相互接続されているプロセッサのシステム全体で、たとえばアレイ 200 内で、一意なのである。したがって、システム全体で資源を効率よく共有でき、プログラミングが容易となる。

【0095】

複数のチャンネル端およびリンクを、複数のスレッドで共有可能である。これは、1 つのチャンネル端を複数のスレッドからのメッセージ受信に使用できるようにするために有益である。このために、各入力チャンネル端は、目下使用中であるかどうかを示す被要求フラグ 43 を有する。ヘッダが出力されたメッセージのスタート時点でそのチャンネル端が使用中であることがわかった場合、出力スレッドは一時停止される。これが解放されるのは、EOM、EOP または EOD が次にそのチャンネル端を非接続としたとき（したがって、新た

10

20

30

40

50

な接続に利用可能となったとき)である。同様の機構をリンク 218、220、222 それぞれに用いて、これらのリンクを複数の出力スレッド間で共有することができる。

【0096】

これらのチャンネルが双方向性であることにも留意されたい。各チャンネル端に入力機能および出力機能(ステータスバッファおよびデータバッファ)があるため、入出力双方に同時に使用可能である。つまり、どのチャンネルも完全に独立した単一方向性チャンネルの一对として使用可能であり、異なるプロセッサにおけるスレッド間で動作する複数のチャンネルの場合、その動作方向は互いに反対になる。別法として、1本のチャンネルを2つのスレッド間で双方向性通信経路として使用することもできる。この場合、通信方向はスレッドの進行方向に応じて変更される。

10

【0097】

さらに、形成後は、1つの識別子(ローカルチャンネル端ID)を双方向性チャンネルの識別に使用でき、ローカルチャンネル端IDおよびリモートチャンネル端IDの双方を使用する必要はないことにも留意されたい。チャンネル端42の集合体の提供と合わせ、これにより、チャンネル通信の効率が格段に向上する。単一の識別子の使用は、次の機能により簡単になる。

(1) ローカルチャンネル端の宛先ヘッダを、チャンネル端識別子レジスタCEID41を用いて格納する。レジスタCEID41の設定を明確にする命令を出してもよい。これを以下で説明するSETD命令としてもよい。

(2) 非活動の(すなわち未接続の)チャンネルに出力が行われる毎、プロセッサのスイッチ214に、レジスタCEID41から、別の命令により出力されるべきヘッダではなく、上記ヘッダをまず自動的に送信させる。非活動のチャンネルとは、最後に非接続となって以来、出力を行っていないチャンネルである(EOMが、応答としてなど、送信された唯一のトークンであっても、そのヘッダがまず自動的に出力される)。

20

(3) EOM(またはEOPかEOD)トークンにより、そのチャンネルを非活動(すなわち非接続)状態に戻す。

【0098】

これにより、チャンネルを適時にセットすることができる。すなわち、プログラム内で宣言されたら、ローカルチャンネル端アドレスだけをチャンネルの識別のために巡回させればよい。これは、双方向性チャンネルの場合も同じであり、スレッドは、送信にも受信にも1つの識別子を使用すればよい。

30

【0099】

プロセッサ間の通信トークンについては、後に詳述するが、まず、ポートおよびチャンネルを制御する命令について詳しく説明する。インターフェースプロセッサは、そのスレッドベース構造により、いくつかのプログラミング方法をサポートすることができる。標準入出力を行う1つの従来型プロセッサとして扱うこともできるし、あるいは、数百の通信部品の平行アレイの一部としてプログラムしてもよい。こうしたオプションを支援するものとして、命令セットが提供されている。この命令セットには、初期化、終了、開始および停止スレッドを支援し、入出力通信を提供する専用命令が含まれる。これらの入出力命令により、外部デバイスとの迅速な通信が可能となる。また、高速かつ低遅延の入出力およびハイレベルな同時実行プログラミング技術が支援される。本明細書における、この命令のポートおよびチャンネルアクティビティの処理への応用については、本発明の実行に使用可能な命令の例を挙げながら、以下で詳述する。

40

【0100】

資源は、必要な資源の種類を指定するGETR命令を用いてスレッド用に確保され、FREE命令で再度解放される。

【0101】

ポートは、入力モードまたは出力モードで使用可能である。入力モードでは、スレッドをパスするデータにフィルタをかけるため、1つの条件を使用することができる。以下に説明するように、データが利用可能になると、ポートはイベントまたは割り込みを生成す

50

る。これにより、スレッドは、いくつかのポートを監視し、準備のできたポートのみを使用することができる。次いで、入出力命令 IN および OUT を用いて、準備のできたポートとの間でデータを転送する。この場合、IN 命令は、n ビットポートから最下位ビットを入力し、ゼロ拡張する。一方、OUT 命令は n 最下位ビットを出力する。

【 0 1 0 2 】

さらに2つの命令、INSHR および OUTSHR が、データの転送を最適化する。INSHR 命令は、レジスタの内容を右に n ビットシフトし、左端の n ビットを n ビットポートから入力されたデータを埋める。OUTSHR 命令は、データの n 最下位ビットを n ビットポートに出力し、レジスタの内容を右に n ビットシフトする。

【 0 1 0 3 】

OUTSHR port, s port s[bits 0 for width(port)] ; ポートから出力
s s >> width(port) およびシフト

10

INSHR port, s s s >> width(port) ; シフトおよび
port s[bits (bitsperword - width(d)) for width(d)] ; ポートから入力

このとき、「」は入力、「」は出力を表す。

【 0 1 0 4 】

ポートは、使用前に構成を決定しておかなければならない。この構成には、ポートのいくつかの独立したセッティングを定義する SETC 命令を使う。セッティングはそれぞれデフォルトモードを持っているため、異なるモードが必要な場合にのみ構成の必要が生じる。

20

SETC port, mode port[ctrl] mode ポート制御を設定

【 0 1 0 5 】

SETC モードセッティングの効果を以下に説明する。各セッティングの第 1 のエントリがデフォルトモードとなる。

【 0 1 0 6 】

<u>モード</u>	<u>効果</u>	
OFF	ポートは非活動状態 ;	30
ON	ピンはハイインピーダンス 活動状態	
IN	ポートが入力口	
OUT	ポートが出力口 (ただし、入力により目下のピン値を返送)	
EVENT	ポートがイベントを発生させる	
INTERRUPT	ポートが割込みをかける	
DRIVE	ピンをハイおよびローに駆動	
PULLDOWN	ピンを 0 ビット用にプルダウン、それ以外はハイインピーダンス	40
PULLUP	ピンを 1 ビット用にプルアップ、それ以外はハイインピーダンス	
UNCOND	ポートは常にレディ状態 ;	
EQUAL	ポートは、その値がそのデータ値と等しくなればレディ状態	
NE	ポートは、その値がそのデータ値と異なればレディ状態	
TRANSITION	ポートは、その値がそのデータ値に向けて変化するとレディ状態	
GR	ポートは、その値がそのデータ値を超えればレディ状態	
LS	ポートは、その値がそのデータ値を下回ればレディ状態	50

【0107】

DRIVE、PULLDOWNおよびPULLUPモードは、ポート方向がOUTのときに関連するだけである。TRANSITION条件は、1ビットのポートにのみ関連し、GRおよびLS条件は、1ビットを超えるポートにのみ関連する。

【0108】

各ポートは、レディビット37を有する。このビットは、データフローの制御に使われ、そのポートが入力命令または出力命令を完了できるかどうかを定義する。レディビットの設定は、ポート構成により変更可能である。SETC、SETDまたはSETVが実行されると、レディビットはクリアされる。

【0109】

入力モードにあるポートを、条件付き入力を実行する構成にすることができる。その条件にあうデータのみがプログラムに返送されるよう、入力データは、この条件のフィルタにかけられる。条件が設定されたら、ポートが準備できた段階でINおよびINSHR命令を完了させるだけでよい。上述したように、準備のできていないポートに入力命令を実行するとスレッドが一時停止される。この場合、ポートは、準備ができたら、レディビットを設定する。これがスレッドスケジューラに伝送される。すると、スレッドスケジューラは、実行部16のパイプライン内にある関連命令をリスタートさせるか、その命令を再実行する、すなわち、パイプライン内に再発行することにより、スレッドを再開する。ポートの準備ができたら、データが返送され、レディビットはクリアされる。

【0110】

ポートのレディビットが設定されたら、ソフトウェアがその条件に満たした値を得られるように、たとえそのポート上の値がその後変化していたとしても、条件を満たしたデータ値がキャプチャされる。INおよびINSHR命令が実行され、レディビットが設定されたら、データが返送され、レディビットがクリアされる。レディビットを設定されていない場合、レディビットが設定されるまでデータは一時停止される。条件が設定されたら、データはその条件と比較され、条件が満たされた段階でレディビットを設定するだけである。

【0111】

OUTまたはOUTSHR命令が実行されたとき、レディビットがなければデータはポートに取り入れられて、レディビットが設定される。レディビットが設定されたら、これがクリアされるまで、スレッドは一時停止される。

【0112】

スレッド間の通信はチャンネルを使って行われる。このチャンネルにより、端部間の全二重データ転送が可能となる。この場合の端部は、同一プロセッサ内であっても、同一チップ上の複数のプロセッサ内であっても、複数のチップ上のプロセッサ内であってもよい。チャンネルは、2つのチャンネル端の間をデータトークンと制御トークンで構成されたメッセージを運搬するものである。制御トークンは、通信プロトコルの符号化に使用される。大半の制御トークンはソフトウェアで利用可能であるが、数は、インターコネクトハードウェアに使用されるプロトコルの符号化に確保されており、命令による送受信ができない。

【0113】

以下で説明するように、データが利用可能となると、チャンネル端をイベントおよび割り込みの生成に使用することができる。これにより、スレッドはいくつかのチャンネルおよび/またはポートを監視することができ、準備のできたものだけを使用する。

【0114】

2つのスレッド間で通信を行うためには、2つのチャンネル端それぞれを1つのスレッドに割り当てなければならない。これを、GETR_CHAN命令で行う。次いで、第1のスレッド用のチャンネル端の識別子を第2のスレッドに与え、逆も同様に行う。これにより、2つのスレッドは資源識別子を使って、入力命令および出力命令によるメッセージの転送ができるようになる。

【0115】

10

20

30

40

50

OUTT	d	s	トークン出力
OUTCT	d	s	制御トークン出力
INT	d	s	トークン入力
OUT	d	s	データワード出力
IN	d	s	データワード入力
TESTCT	d	isctoken(s)	制御トークン用テスト
TESTWCT	d	hasctoken(s)	制御トークン用テストワード

【 0 1 1 6 】

各メッセージは、他のスレッドの資源識別子を含むヘッダを先頭としている。この次に通常、一連のデータまたは制御トークンが続き、最後に終了またはメッセージ (EOM) 制御トークンがくる。OUTおよびIN命令を氏用意して、チャンネル内のデータワードの送信が行われる。データのバイト送信には、OUTT、INTT、OUTTSHLおよびINTTSHL命令が使用される。OUTTSHLおよびINTTSHLは、ワードの最重要バイトで始まる通信を最適化するために使用されるシフト命令であり、主に、メッセージヘッダ内のルーティングアドレス形成に用いられる。

10

【 0 1 1 7 】

OUTTSHL channel, s channel s[bits (bps - 8) for 8]; チャンネルから出力
s s << 8 およびシフト

【 0 1 1 8 】

INTSHL channel, s s s << 8; チャンネルからシフト
channel s[bits 0 for 8] および入力

20

【 0 1 1 9 】

チャンネル端は、少なくとも1ワードをバッファできるように、十分なトークンの保持が可能なバッファを有する。チャンネルが満杯でデータを受け取れないときに出力命令が実行されると、その命令を実行されたスレッドが一時停止される。この再開は、その命令を完遂するのにチャンネルに十分な余地ができたときである。同様に、その命令が実行されても利用可能なデータが十分でないときも、スレッドは一時停止され、この再開は、十分なデータが利用可能となったときである。

【 0 1 2 0 】

チャンネル上への制御トークンの送信には、OUTCT命令が使用される。制御トークンは、そのチャンネル内の1バイトの記憶を取り出す。受信側端部では、ソフトウェアが、TESTCT命令を使用してその次のバイトが制御トークンであるかどうかをテストし、少なくとも1トークンが利用可能となるまで待つ。TESTWCT命令を使用して、次のワードが制御トークンを含むかどうかをテストすることも可能である。この命令の場合、少なくとも1つの制御トークンが受信されるまで、またはデータワード全体が受信されるまで待つ。

30

【 0 1 2 1 】

トークンが制御トークンであるとテストしたら、そのトークンはINTで受信される。受信後、おそらく、それが制御トークンであったかどうかをチェックする方法はない。チャンネル端がデータトークンおよび制御トークンの双方を含む場合、IN命令によりそのトークンはすべてデータとして返送される。

40

【 0 1 2 2 】

不要となったチャンネルを、FREE CHAN命令で解放することができる。解放しない場合は、別のメッセージに使用してもよい。

【 0 1 2 3 】

1システム内のインターコネクトは、チャンネルすべてで共有される。プロセッサ内では、接続性に何ら制限もないため、インターコネクトの共有のためにチャンネル端を互いに非接続にする必要はない。チャンネル端を非接続としなければならないのは、対象のチャンネル端が別のチャンネル端と共有される場合だけである。

【 0 1 2 4 】

50

しかし、異なるプロセッサ上のチャンネル端に接続する際には、そのインターコネクトを確実に、そのシステム内で他のチャンネルに効率よく共有された状態にすると有用である。これは、送信されるデータを複数のパケットおよびメッセージに分解することで行う。各パケットまたはメッセージは、ヘッダを先頭とし、終了パケット (E O P) または E O M 制御トークンを末尾とする。

【 0 1 2 5 】

イベントおよび割り込みを使用すると、資源(ポートおよびチャンネル)は自動的に、制御を所定のイベントハンドラに転送する。イベントや割り込みを許容するスレッドの機能は、スレッドステータスレジスタ S R (図 4 参照) 内の情報で制御され、 T S E および T S D 命令で明確に制御できる。この情報には、イベントイネーブルフラグ (E E) および割り込み有効フラグ (I E) が含まれる。

10

【 0 1 2 6 】

TSE	s	SR	SR	s	スレッド状態イネーブル
TSD	s	SR	SR	¬s	スレッド状態ディセーブル

【 0 1 2 7 】

上記命令のオペランドは以下のうちの 1 つとする。

【 0 1 2 8 】

EE	イベントをイネーブルまたはディセーブルする
IE	割り込みをイネーブルまたはディセーブルする

20

【 0 1 2 9 】

イベントは、これがセッティングされた適用範囲と同じ範囲内で処理される。したがって、イベント発生時、スレッドの状態は有効であり、そのイベントに迅速に反応できる。このスレッドは、イベントを立ち上げたポートを使用して、そのイベントの一部またはすべての情報を変更しないまま、入出力動作を実行することができる。これにより、スレッドはイベントの処理を完遂し、すぐに次の同様のイベントの待機状態に入ることができる。

【 0 1 3 0 】

イベントハンドラのプログラム位置を、 S E T V 命令を使用して、イベントをイネーブルする前に設定しなければならない。ポートには、いつイベントを生成したよいかを判断する条件があり、この条件は S E T C および S E T D 命令で設定される。チャンネルは、十分なデータを含んだ時点、または出力用データを受け入れる余地ができた時点で準備ができたと見なされる。

30

【 0 1 3 1 】

特定ポートまたはチャンネルによるイベントの生成は、イベントイネーブル無条件 (E E U) 命令でイネーブルにされ、イベントディセーブル無条件 (E D U) 命令でディセーブルにされる。イベントイネーブル t r u e (E E T) 命令により、その条件オペランドが t r u e であればイベントがイネーブルにされ、 t r u e でなければディセーブルにされる。これとは逆に、イベントイネーブル f a l s e (E E F) 命令により、その条件オペランドが f a l s e であればイベントがイネーブルにされ、 f a l s e でなければディセーブルにされる。これらの命令を使用して、ガード付き入力の実行を最適化する。以下に、ポートにイベントを構成するための命令書式の数例を挙げる。同じ命令をチャンネルに関しても適用可能であることを理解されたい。

40

【 0 1 3 2 】

SETV	port, v	port[vector]	v	イベントベクトル設定
SETD	port, d	port[data]	d	イベントデータ設定
SETC	port, c	port[ctrl]	c	イベント制御設定

【 0 1 3 3 】

EET	port, b	port[enable]	b; port[tid]	thread	イベントイネーブル t r u e
EEF	port, b	port[enable]	¬b; port[tid]	thread	イベントイネーブル f a l s e

50

EDU port port[enable] false; port[tid] thread イベントディセーブル
 EEU port port[enable] true; port[tid] thread イベントイネーブル

【0134】

1つまたは複数の資源に対してイベントをイネーブルしたら、スレッドはWAITEU命令を使用して、少なくとも1つのイベントの発生を待つことができる。この結果、EE（イベントイネーブル）フラグをクリアしてイベント類をディセーブルにした後、対応するイベントベクトルに指定されたイベントハンドラに制御が転送されて即座に新たなイベントが発生する可能性がある。あるいは、イベントが発生するまでスレッドを中断してもよい。この場合、EEフラグはイベント発生とともにクリアされ、スレッドは実行を再開する。

10

【0135】

WAITET b if b then SR[EE] true trueならイベント待機
 WAITEF b if ¬ b then SR[EE] true falseならイベント待機
 WAITEU SR[EE] true イベント待機

【0136】

CLRE SR[EE] false; イベントすべてをディセーブル
 forall port スレッド用
 if port[tid] = thread then port[enable] false

【0137】

条件がみたされて1つまたは複数のイベントが発生するのを繰り返し待つという一般的なケースを最適化するため、イベント待機命令の条件付き形式が提供されている。WAITET命令は、その条件オペランドがtrueであれば待機し、WAITEFは、その条件オペランドがfalseであれば待機する。

20

【0138】

スレッドによってイネーブルにされたイベントはすべて、1つのCLRE命令でディセーブルにできる。この命令は、スレッドによってイネーブルにされたイベントを有していたポートすべてにおけるイベント生成をディセーブルにする。CLRE命令はまた、そのスレッドのステータスレジスタにあるイベントイネーブルのステータスをクリアする。

【0139】

優先度の高い資源に対してスレッドを最適に反応させるため、TSE EE命令を使用して、ポートおよび/またはチャネルをイネーブルにすることを開示し、イベント待機命令の1つを使用する前に、まずスレッド上のイベントをイネーブルにすることができる。これにより、プロセッサは資源を優先順に走査することができる。その結果、イベントは、イネーブルにされてすぐ、直ちに処理される可能性がある。

30

【0140】

イベントとは異なり、割り込みは目下の適用範囲内では処理できないため、使用中のPCおよびSR（場合によって、他のレジスタの一部またはすべても同様）を割り込みハンドラを実行する前にセーブしておかなければならない。資源rにより割り込みが生成されると、以下が自動的に発生する。

【0141】

SAVEPC PC;
 SAVESR SR;
 SR[EE] false;
 SR[IE] false;
 PC r[vector]

40

【0142】

ハンドラの処理が完了すると、RFINT命令により、割り込まれたスレッドの実行が行われる。

【0143】

RFINT PC SAVEPC; 割り込みから復帰

50

SR SAVESR

【0144】

割込みは、イベントを待って中断されているスレッドに割込むことができる。

【0145】

ここで、プロセッサ間通信に戻り、この通信で使用するデータトークンおよび制御トークンの詳細を説明する。上述したように、リンク218、220、222はそれぞれ4本のワイヤを使う。すなわち、各方向に1本ずつの論理1ラインおよび論理0ラインである。ビットは、2線式非ゼロ復帰方式で送信される。すなわち、論理1ビットの信号は、ライン1上の遷移により伝送され、論理0ビットの信号は、論理0ライン上の遷移により伝送される。実際のデータは、10ビットトークン内で8ビットをそれぞれ有するデータトークンで送信され、制御情報は、やはり10ビットトークン内で8ビットをそれぞれ有する制御トークンで送信される。どちらのルールも、各トークンの末尾で（エラーがなければ）、休止（ゼロ）状態に戻る。

10

【0146】

データ（および制御）は、同時に双方向に運搬される。これらのトークンを用いて、さまざまな長さの packets またはメッセージを移動させることができる。制御トークンによって、物理的なリンク制御用に確保されたり、ソフトウェアリンク制御（高次層プロトコル）のためのソフトウェアに利用されたりする。

【0147】

制御トークンのコーディングは、トークンの最後で必ずリンクが静止状態に戻るよう設計されている。トークンは次のように、そして図9で概略を例示したように符号化される。

20

【0148】

トークン900はいずれも、情報部分901および第1の追加ビット902で構成される第1の部分を含む。この情報部分は、好ましくは、1バイト（8ビット）であり、そのトークンが有する実際のデータまたは制御情報である。第1の追加ビットは、そのトークンがデータトークンであるか制御トークンであるかを示すものである。

【0149】

したがって、第1の部分は9ビット長となり、奇数である。この奇数ビットの送信に続いて、2つの可能性がある。

30

(a) 1つは、奇数の論理0ビットおよび偶数の論理1ビットの送信である。この場合、ライン0は奇数の遷移により高電圧となり、ライン1は偶数の遷移により低電圧となる。(b) もう1つは、偶数の論理0ビットおよび奇数の論理1ビットが送信されることである。この場合、ライン0は偶数の遷移により低電圧となり、ライン1は偶数の遷移により高電圧となる。

【0150】

そこで、確実にリンクを静止状態に戻すためには、すなわち、確実にライン0およびライン1を低電圧にするには、第2の部分、この場合は第2の追加ビット903を各トークン900に含める。上記(a)では、第2の追加ビットは論理0であり、上記(b)では、第2の追加ビットは論理1である。いずれの場合も、トークン内の0および1の総数は偶数になるため、リンクはその静止状態に戻る（ライン0もライン1も、トークンの送信前は低電圧で始動するものとする）。

40

【0151】

第1の部分が奇数個のビット（この場合、情報ビット901および第1の追加ビット902の1バイト）を有する場合、第2の追加ビット903は、第1の部分のビットごとにXOR演算をするだけで大変効率よく算出できる。算出を高速化させるため、この演算を、ソフトウェアではなく、インターコネクト204のXOR論理回路またはプロセッサ14で行うことが好ましい。

【0152】

送信の順序については、好ましくは、第1の追加ビット902をまず送信し、続いて情

50

報部分 9 0 1、第 2 の追加ビット 9 0 3 とする。

【 0 1 5 3 】

ただし、第 1 および第 2 の追加ビット 9 0 2 および 9 0 3 の位置はどこであってもあまり問題はないことに留意されたい。第 1 および / または第 2 の追加ビットがトークンの先頭、末尾、またはその間のどこかにあったとしても、受信側が各ビットの場所を把握していれば問題ない。

【 0 1 5 4 】

上記は、奇数個のビットを有する第 1 の部分（すなわち情報部分プラス第 1 の追加ビット）について説明した。しかし、第 1 の部分が偶数個のビットを有する場合には（例えば、第 1 の追加ビットがない、または奇数の情報ビットが使用されている）、リンクを静止状態に戻すため、第 2 の部分を 2 ビットとして計算できることに留意されたい。

10

【 0 1 5 5 】

また、各方向に 2 本のワイヤのみを用いる上記 2 線式は比較的基本的な実施形態であるため、任意方向におけるシリアル通信のみしかできない。リンクをむしろ、低速シリアルモードと高速広域モードとの間で切り替え可能とすると好ましい。広域モードでは、以下に説明するように、2 本ワイヤによるシリアル方式とは異なる符号化方式を用いる。

【 0 1 5 6 】

広域モードでは、各リンク 2 1 8、2 2 0、2 2 2 が「5 線式(one-of-five)」コードを用いる。5 線式コードによると、5 本のワイヤが各リンクの各方向に用意される（したがって、各リンクにつき双方向を含めると、全部で 1 0 本）。コードは、1 回の送信につき、この 5 本のワイヤの 1 本に遷移を伝送することにより、そのリンク送信される。これにより、合計 5 つのコードがそれぞれの意味をもって対応付けられることになる（2 ワイヤ方式の 2 つのコードとはこの点で異なる。2 本による「2 線式」コードでは、論理 1 が論理 0 かにそのまま対応付けられるだけである）。このコードの対応付けとして、例えば以下が挙げられる。

20

【 0 1 5 7 】

コード	意味
0 0 0 0 1	値 0 0
0 0 0 1 0	値 0 1
0 0 1 0 0	値 1 0
0 1 0 0 0	値 1 1
1 0 0 0 0	エスケープ

30

（上記「コード」における「1」は、そのリンクの各ワイヤ上に立ち上がりまたは立ち下がり論理遷移があることを示し、「0」は論理遷移がないことを示す。）

【 0 1 5 8 】

この一連のコード、すなわち「記号」を使ってトークンを符号化する。4 サイクルで、5⁴、すなわち 6 2 5 トークンをコーディングできる。これはデータトークンおよび制御トークンの双方の符号化に十分である。例えば、v_i が記号 i での値であり、e_i が記号 i でのエスケープコードであるとすると、以下ようになる。

40

【 0 1 5 9 】

トークン	使用
v ₀ v ₁ v ₂ v ₃	2 5 6 個のデータトークン
e ₀ v ₁ v ₂ v ₃	6 4 個の制御トークン 1 9 2 ~ 2 5 5
v ₀ e ₁ v ₂ v ₃	6 4 個の制御トークン 1 2 8 ~ 2 1 9 1
v ₀ v ₁ e ₂ v ₃	6 4 個の制御トークン 6 4 ~ 2 1 2 7
v ₀ v ₁ v ₂ e ₃	6 4 個の制御トークン 0 ~ 2 6 3

【 0 1 6 0 】

ただし、1 つ以上の記号がエスケープである追加コードがいくつかある場合もある。こうしたコードは、E O M などの特定の制御トークンをコーディングするのに使用可能である。例えば e₀ e₁ v₂ s₃ であれば、v₂ で E O M を伝送し、s₃ を選択して、信号線

50

すべてを0にしてリンクを静止状態に戻す。この追加記号 S_3 は何でもよく、5本のラインのいずれかで並行している1つ以上の遷移に有効である(5本のいずれか1本のみにある単一遷移に制限されるコード値 v および e やエスケープとは異なる)。つまり、 S_3 の遷移は、リンクを静止状態にリセットするために必要に応じて選択されるものである。

【0161】

上記の例を用いると、2つの連続したエスケープコード $e_0 e_1$ によって常に、第1のワイヤ上の遷移は偶数となり、他のワイヤには遷移がない状態となる。そこで、コード値 v_2 が、第2から第5のうちの1ワイヤ上で臨時遷移となる。したがって、例えば、5本とも低電圧論理値で開始されると、 $e_0 e_1$ はワイヤすべてを低電圧論理値に保ち、これに続く v_2 が、第2から第5のワイヤの1本を高電圧論理値とする。そして最後に v_2 と同じものとしてコード S_3 が選択されて、同じワイヤ上で別の遷移を実行し、低電圧論理値に戻す。しかし、すべてのワイヤが低電圧論理値で開始されたわけではない場合、ワイヤは全体にどの状態にあってもよく、必要に応じて5本のラインのうちいずれかまたはすべてに1つ以上の並行遷移を構成する場合など、適宜 S_3 を選択する。

10

【0162】

好ましくは、2ワイヤ式符号化と5ワイヤ式符号化との間のデータ変換はオンザフライで行うことが好ましい。

【0163】

この5ワイヤ方式を2ワイヤ方式の代替モードとして使用すると好ましいが、5ワイヤ方式単独での使用や他のモード方式に対する代替としての使用も可能である。

20

【0164】

例えば、別の方式として3ワイヤ方式を用いることができる。この方式では、各リンク218、220、222に各方向において3本のワイヤが使用され、データトークンおよび制御トークンの送信に「3線式」コードが用いられる。この場合、3本のワイヤのいずれか1本にのみ遷移を伝送することによりコードが送信される。一例として、複数対のコードを連続的に送信して、値およびエスケープを次のように符号化することができる。

【0165】

コード1	コード2	意味
001	001	値000
010	001	値001
100	001	値010
001	010	値011
010	010	値100
100	010	値101
001	100	値110
010	100	値111
100	100	エスケープ

30

(再度、上記「コード」における「1」は、そのリンクの各ワイヤ上に立ち上がりまたは立ち下がり論理遷移があることを示し、「0」は論理遷移がないことを示す。)

【0166】

この方式では、6回のハンドシェイクサイクルで、 3^6 トークン、すなわち729トークンをコーディングできる。この場合もやはり、データトークンおよび制御トークンの双方の符号化に十分である。また、このエスケープコードの1つを使って、例えば、すべての信号ワイヤをゼロにするために v_3 、 v_4 、および v_5 を選択した $v_0 v_1 e_2 v_3 v_4 v_5$ など、EOMなどのいくつかのゼロ復帰トークンを提供することができる。

40

【0167】

データトークンおよび制御トークンの例をここで挙げる。このトークンは、上述した2ワイヤ、3ワイヤ、5ワイヤ方式など、適した符号化方式であればいずれを用いても符号化が可能であることを理解されたい。

【0168】

50

従来、基板またはチップ上のプロセッサ間のインターコネクは、ハードウェアのみで制御されるものであり、ソフトウェアには認識も対応もできるものではなかった。しかし、本発明の一部の態様によると、制御トークンを「アーキテクチャで定義される」（すなわちハードウェアで定義）ものか「ソフトウェアで定義される」されるものかに大別することができる。アーキテクチャで定義される制御トークンは、インターコネク204内のスイッチ214、216またはリンク218、220、222の1つ以上に、トークンの値を検知し、これに反応して、インターコネク204の一部側面を制御するように開始されるハードウェア論理が含まれるものである。つまり、アーキテクチャで定義される制御トークンの機能は、インターコネク204内のハードウェア論理により予め定められるものである。このハードウェア論理は、トークンの宛先プロセッサ14で稼働しているソフトウェアの助けを必要とすることなく、開始され、その機能を実行する。ところが、本発明は、ソフトウェアに、アーキテクチャで定義される特定の制御トークンへのアクセスを認めるものである。すなわち、アーキテクチャで定義される特定の制御トークンは、ソフトウェア開発者が定めた追加機能を実現するために、ソフトウェアにより翻訳できるようになっている。一方、ソフトウェアで定義される制御トークンは、トークン値を検知したり、これに作用したりというハードウェア論理がなく、代わりに、受信側プロセッサ14で稼働するソフトウェアによってのみ翻訳されるものである。ソフトウェアで定義される制御トークンは、そのように定義されたロジックを含まないことから、インターコネク204内のハードウェアで翻訳されることはない。

10

【0169】

20

一部の実施形態において、制御トークンは実際には4つのグループに分けられる。アプリケーショントークン、専用トークン、特権トークン、およびハードウェアトークンである。好ましくは、制御トークンの8ビット部分901において、値0~127を用いてアプリケーショントークンを符号化し、値128~191を用いて専用トークンを符号化し、値192~233を用いて特権トークンを符号化し、値224~255を用いてハードウェアトークンを符号化する。ただし、これ以外の組み合わせも、特定用途の要件に応じて可能である。制御トークンの4種類は以下の通りである。

(1) アプリケーショントークンはハードウェアにより翻訳されることはなく、ソフトウェアで定義される。これらは、コンパイラやアプリケーションソフトウェアによる使用を目的としており、データ構造の符号化および特定用途向けプロトコルの実施を促進するものである。

30

(2) 専用トークンは、アーキテクチャで定義され、ハードウェアまたはソフトウェアで翻訳される。一般のデータ型および構造に対する符号化標準の提供、そして、データ、プログラム、およびチャネル(例えば)の転送用プロトコルの符号に用いられる。

(3) 特権トークンは、アーキテクチャで定義され、ハードウェアまたはソフトウェアで翻訳される。ハードウェア資源の共有、制御、監視、およびデバッグなどのシステム機能の遂行に用いられる。このトークンの1つでも非特権ソフトウェアとの間で転送しようとする、例外が発生する。

(4) ハードウェアトークンは、ハードウェアによってのみ使用される。このトークンの1つでもソフトウェアとの間で転送しようとする、例外が発生する。

40

【0170】

本発明の一部の態様によると、制御トークンおよびデータトークンの両方を含むメッセージが、ソフトウェアで構成される。上述したように、基板またはチップ内の物理的インターコネクの制御は従来、そのインターコネク内の専用ハードウェアがその責任を担っていた。つまり、物理的インターコネクを制御する信号の生成は、インターコネク内ハードウェアが行っており、プロセッサ内のソフトウェアではなかった。このような制御例としては、スイッチおよびリンクの制御レジスタへのアクセスが挙げられる。しかし、本発明によれば、データトークンも制御トークンも、そしてアーキテクチャで定義される制御トークンもソフトウェアで定義される制御トークンも、実行部16が実行する命令(OUTCT命令)のオペランドからインターコネク204へと出力することができる

50

。このオペランドは、命令自体から直接読み出される即値オペランドでも、関連命令に指定されるオペランドレジスタOPから読み出されるオペランドでもよい。好ましいオプションではないが別法として、命令で指定したメモリアドレスからデータトークンまたは制御トークンを読み出すことができる。ハードウェアトークンのみ、ソフトウェアに生成されることはなく、単独でインターコネクトハードウェア回路で内部使用される。

【0171】

ここで、制御トークンの種類別の例をいくつか説明する。アプリケーショントークンには所定の機能はなく、ソフトウェア開発者の選択する目的通りに使用可能である。上述したように、コンパイラやアプリケーションソフトウェアによる、データ構造の符号化および特定用途向けプロトコルの実施のための使用を想定している。

【0172】

専用トークンの例は次の通りである。

E O M	メッセージ終了
E O P	パケット終了
E O D	データ終了

R E A D	遠隔メモリからの読み出し
W R I T E	遠隔メモリへの書込み

A C K	処理が成功したことの確認
N A C K	エラーとなったことの確認

【0173】

動的経路制御（すなわちパケット交換ルーティング）を用いる場合、接続部が1つまたは複数のヘッダトークンにより形成され、E O M、E O PまたはE O Dトークンにより非接続にされる。ヘッダトークンは実際にはデータトークンであるが、スイッチ218、220、222は、接続されていないチャネル端40から出力されたデータトークンをヘッダトークンであると認識するように構成された論理を含んでいることに留意されたい。

【0174】

E O M、E O PおよびE O Dはアーキテクチャで定義される。というのは、このそれぞれが、インターコネクト204内でハードウェア論理をトリガして、宛先プロセッサ14のソフトウェアのいずれとも独立した専用機能を発揮する、すなわち、スイッチ218、220、222をトリガしてチャネルを非接続にするからである。E O M、E O PおよびE O Dは、インターコネクトハードウェアが関与している範囲では、互いに区別できるものではない。しかし、いずれもソフトウェアにもアクセス可能であるため、ソフトウェア開発者はE O M、E O PおよびE O Dを用いてソフトウェアに種々の意味を持たせることができる。例えば、ソフトウェア開発者は、E O Pトークンでメッセージを複数のパケットに分割し、E O Dトークンを用いて1つのパケット内に記述することができる。

【0175】

制御トークンの集合体を使って、データ通信およびアクセスプロトコルを提供することができる。この集合体は通常ソフトウェアにインタープリタされ、他のタイルのメモリへのアクセスに用いるR E A DおよびW R I T Eなどの動作を含むものである。アーキテクチャにより定義されるR E A DおよびW R I T Eトークンは、プロセッサ14に専用のハードウェア論理があり、トークンによりトリガされるように配置されている。これは、読取りまたは書込み機能に必要となるものである。別法として、またはこれに追加して、読取りおよび書込み型動作を、アプリケーショントークンで実行してもよい。

【0176】

A C KおよびN A C Kトークンは、その前に受信されたメッセージまたはパケットを受けて送信され、そのメッセージまたはパケットの処理が成功したかどうかを示すものである。別法として、またはこれに追加して、応答型動作をアプリケーショントークンで実行してもよい。

10

20

30

40

50

【 0 1 7 7 】

一部の実施形態において、特権トークンは、システムの初期化、デバッグ、監視などに使用される。例として以下が挙げられる。

【 0 1 7 8 】

WRITEID デバイス識別番号の書込み
 READID デバイス識別番号の読出し
 READTY デバイス型の読出し

WRITEC 構成の書込み
 READC 構成の読出し

10

START デバイスを開始
 STOP デバイスを停止

QSTATUS デバイス状態の問い合わせ

【 0 1 7 9 】

WRITEIDトークンおよびREADIDトークンは、スイッチ214、216の制御レジスタとの間で識別番号の書込みおよび読出しをするためのものである。READTYトークンは、その制御レジスタからスイッチ214、216の型を読出すためのものである。この型により、そのスイッチがシステムスイッチ216であるかプロセッサスイッチ214であるかがわかる。スイッチ214、216はそれぞれ、その識別番号および型からアレイ200内で一意に識別される。

20

【 0 1 8 0 】

WRITECトークンおよびREADCトークンは、スイッチ214、216の制御レジスタとの間で構成情報の書込みおよび読出しをするためのものである。この構成情報は、例えば、スイッチが使用するルーティング表や、タイルアドレスに関するものであり、この2つのトークンは、アレイ200の初期設定などに使用可能である。

【 0 1 8 1 】

STARTトークンおよびSTOPトークンは、スイッチ214、216のイネーブルおよびディセーブルに使用する。

30

【 0 1 8 2 】

QSTATUSトークンは、リンク218、220、222の制御レジスタにその状態判断のために問い合わせをするものであり、例えば、リンクが使用中であるかどうか（もし使用中であればどの方向か）の判断に使用する。

【 0 1 8 3 】

ハードウェアトークンは、通信リンク220、222の動作の制御に使用される。その例として以下が挙げられる。

【 0 1 8 4 】

CREDIT データの送信を可能にする
 LRESET リンクをリセットする

40

【 0 1 8 5 】

CREDIT制御トークンは、受信側リンク220または222から生成されて送信側リンク220または222へと送信されて、受信側がトークンを受け入れ可能であることを示し、また、その受信側リンクで利用可能な、トークン分のスペース数を示す。

【 0 1 8 6 】

リンク220および222のリスタートは、エラー後、リンクがLRESETトークンを生成し送信すると可能となる。この送信に対して、リンクは、LRESETトークンを返送することで応じる。両方のリンクともがLRESETトークンを送信および受信した後でのみリセットされる。LRESETを両方のリンクが同時に送信しようとしても問題ないことに留意されたい。

50

【 0 1 8 7 】

上述した5ワイヤ方式を用いる特に有利な一実施形態において、C R E D I Tトークンは、エスケープ、値、別のエスケープ、再度同じ値として、例えば v_1 を v_3 と同じ値とする $e_0 v_1 e_2 v_3$ として符号化される。こうして、C R E D I Tトークンは、どのワイヤの状態も変更することのないものとして保証される。というのは、2つのエスケープ記号は常に同一ワイヤ上の2つの反対方向の遷移となり、同様に2つの値記号も常に同一ワイヤ上の2つの反対方向の遷移となって、リンクを、C R E D I Tトークンの送信前と同じ状態に保つからである。したがって、もしリンクが他の値を有している、その値はC R E D I Tトークンによる影響を受けないことになる。このC R E D I Tトークンは、こうした値を有効に「パス」させられる。これは、リンク上のソフトウェアトークンや他の値との干渉を懸念せずとも、インターコネクト内ハードウェアによりC R E D I Tトークンをパスさせられるため、有用である。インターコネクトハードウェアによるC R E D I Tトークンの送信は、完全な自律操作とすることができる。

10

【 0 1 8 8 】

リンク状態への影響がまったくないトークンを構成できるのであれば、同様の概念を、3ワイヤ方式および他の方式におけるC R E D I Tトークンに適用することができる。

【 0 1 8 9 】

ソフトウェアメッセージの構成例を、図10を見ながら説明する。図10は、1つのプロセッサ14（送信元プロセッサ）により、別のプロセッサ14（宛先プロセッサ）のメモリ24を読み取るために出力された読み取りメッセージ101を例示している。

20

【 0 1 9 0 】

動作時、送信元プロセッサ14で実行されているコードが、まず宛先プロセッサに出力するヘッダ102を生成する。このヘッダ102は、上述したようにチャンネルを形成するため、宛先プロセッサのアドレスを指定するものである。この例において、ヘッダは、2つのデータトークンを含む。続いて、ヘッダ102の生成後、そのソフトウェアは、宛先プロセッサのメモリ読み取りを要求するため、R E A D制御トークン104を生成する。このR E A D制御トークンは、送信元プロセッサが実行したO U T C T命令のオペランドから生成される。この制御トークンは宛先ソフトウェアがどの機能を実行せねばならないかを通知するものである。R E A Dトークンの生成後、送信元ソフトウェアは、アドレス部分106とリターンヘッダ部分108とを生成する。この例ではアドレス部分106が4トークン長、リターンヘッダ部分108が2トークン長であり、これもそれぞれO U T T命令により出力される。これらの部分106および108により、要求の実行に必要な情報、すなわち、ロードすべきワードのアドレスと、そのデータを返信すべきプロセッサのアドレスとが得られる。読み取りアドレス106およびリターンヘッダ108の生成後、そのソフトウェアにより、チャンネルを閉鎖するE O M制御トークン110が生成される。

30

【 0 1 9 1 】

上記メッセージのフォーマットには、アドレスをワード単位で位置調整しているか、ローカルメモリにオフセットを有するかなど、何ら制限はないことに留意されたい。フォーマットは、そのメッセージを扱うソフトウェアに依存する。

40

【 0 1 9 2 】

図11に例示するように、うまく読み取られる応答メッセージ111は、メッセージ読み取り要求101に供給されたリターンヘッダ108を先頭としている。次に、肯定応答制御トークンA C K 1 1 2が続いて、読み取りが成功したことを送信元プロセッサに示す。A C K制御トークン112の生成後、宛先ソフトウェアは、リターンデータ部分114を生成する。このデータ部分114は、アドレス部分106に指定された宛先プロセッサのメモリのアドレスから出力されるものである。A C K 1 1 2の生成後、同じソフトウェアでE O M制御トークン116が生成され、このチャンネルが閉じられる。

【 0 1 9 3 】

図12に例示するように、読み取りが不成功に終わる返信メッセージ121もメッセー

50

ジ読取り要求 1 0 1 に供給されたリターンヘッダ 1 0 8 が先頭となる。次に、否定応答制御トークン N A C K 1 1 8 が続いて、アドレス部分 1 0 6 に指定されたアドレスが存在しなかったなどの理由で読み取りが不成功だったこと、すなわちエラーがあることを送信元プロセッサに示す。このようなエラーが発生した場合、データの返送は必要なく、N A C K 1 1 8 の次に、E O M 制御トークン 1 1 6 が生成され、このチャンネルが閉じられる。

【 0 1 9 4 】

上述したように、チャンネルの使用法には 3 つあり、ストリーム用、パケット用、同期用である（同期されたチャンネルはパケット用チャンネルの 1 種）。以下、この通信の効率化のためにトークンおよび命令セットをさらに改良することについて説明する。

【 0 1 9 5 】

第 1 の改良点は、スイッチ 2 1 4 および 2 1 6 のルートを閉鎖するが、受信側プロセッサ 1 4 には見えない（少なくとも、受信側プロセッサで実行される入力命令には無視される）P A U S E 制御トークンを提供することである。この P A U S E トークンは、ハードウェアトークンの性質も専用トークンの性質も持つ特殊なものであり、ハードウェアトークンのように、しかし専用トークンとは異なり、受信側プロセッサのソフトウェアにアクセスできない。しかし、ハードウェアとは異なり、そして専用トークンのように、送信側プロセッサのソフトウェアにより生成可能なものである。つまり、ストリームは一時停止可能であり、そのインターコネクトルートは、受信側の専用コードがなくても一時的に解放される。継続するには、送信側がトークンの送信を開始すればよい。P A U S E は、宛先チャンネル端が同一プロセッサ上にある場合には無効である。P A U S E を E O P トークンの代わりに使用することもできる。

【 0 1 9 6 】

第 2 の改良点は、E O M トークンの送信およびチェックを迅速にすることである。これは、1 つのアドレス O U T E O M および C H K E O M 命令を使用することで実現できる。O U T E O M は E O M トークンを出力する。C H K E O M は、次に受信されるトークンが E O M トークンでなければトラップする。I N T および I N 命令は、E O M トークンで使用されるとトラップする。トラップは割り込みと同様の効果があるが、トラップは特定のエラー条件で自動的に生成されるものであり、特定トラップベクトルを転送する。トラップの原理は、当業者には周知であろう。

【 0 1 9 7 】

第 3 の改良点は、O U T P A U S E 命令を提供して、P A U S E トークンの別途コード化を不要とする。

【 0 1 9 8 】

チャンネルのセッティングおよび制御用のコードシーケンスの例を以下に挙げる。同一プロセッサ上 2 つのスレッド間におけるチャンネルのセッティングは以下のようなになる。

【 0 1 9 9 】

GETR CHAN c1
GETR CHAN c2
SETD c1, c2
SETD c2, c1

【 0 2 0 0 】

チャンネル端識別子 c 1 または c 2 を、初期化した後、別のスレッドにパスさせることができる。

【 0 2 0 1 】

以下を実行して遠隔プロセッサ、すなわち 2 つの異なるプロセッサ間のスレッド間をブートして、遠隔プロセッサを形成することができる。

GETR CHAN, c1

次に、以下を含むブートストラッププログラムを送信し、

...

GETR CHAN, c2

10

20

30

40

50

```
SETD c2, c1
OUT c2, c1          //チャンネル端識別子を出力
...
```

最後に、以下を実行する。

```
IN c1, c2          //チャンネル端識別子を入力
SETD c1, c2
```

【0202】

上記どちらの例においても、チャンネルの一端の識別子を使うだけで通信ができるようになる。

【0203】

ここで、3種類のチャンネル、すなわちストリーム用、パケット用、同期用チャンネルをセッティングおよび制御するコード例について説明する。

【0204】

ストリーム用チャンネル *c* は、出力および入力を用いるだけで操作することができる。「*pause(c)*」(チャンネルの一時停止)命令も、*PAUSE* トークンの生成に利用可能であり、この一時停止は、転送を中断するためにいつでも実行することができるが、入力側スレッドにこれは見えない。高水準において、ストリーム用チャンネルでトークンを受信するコードは以下のようなになる。

【0205】

```
switch c=>> s
    case ct1...          //制御トークン1が...の場合
    case ct2...          //制御トークン2が...の場合
    ...
    default control...
    case dt1             //データトークン1が...の場合
    case dt2             //データトークン2が...の場合
    default data...
```

【0206】

これをコンパイルすると以下のようなになる。

```
TESTCT    c,          flag
IN        c,          s
BFF      flag, data    //データトークンの場合「data」に分岐
[code for control tokens...]
BFU end          //「end」に分岐
data:
[code for data tokens...]
end:
```

【0207】

パケット用チャンネル *c* 上の単方向通信に対して、送信側プロセッサ *P* の高水準コードは

```
out (c) {...}          // cへの出力を含む命令シーケンス
であり、これをコンパイルすると以下となる。
OUTT c, token1
OUTT c, token2
...
OUTEOM c
```

(好適な実施形態では、上述したように、未接続のチャンネル端 42 に出力される際に *CEID* レジスタ 41 から自動的にヘッダが送信されるため、*OUTT* でヘッダを出力する必要はないことに留意されたい。)

【0208】

10

20

30

40

50

受信側プロセッサQの高水準コードは、
 in (c) {...} // cへの入力を含む命令シーケンス
 であり、これをコンパイルすると以下となる。

INT c, token 1
 INT c, token 2

...

CHKEOM c

【0209】

ただし、Pがトークンを送信しすぎると、QのCHKEOMがトラップし、Pが送信するトークンが少なすぎると、Qの入力の1つがトラップする。したがって、CHKEOM命令によって、プロセッサ間の通信のパケット構造を強化する。

【0210】

同期用チャネルc(パケット用チャネルの1種)上の単方向通信に対して、送信側プロセッサPのコードは、

out (c) {...} // cへの出力を含む命令シーケンス
 であり、これをコンパイルすると以下となる。

OUTT c, token 1
 OUTT c, token 2

...

OUTEOM c

CHKEOM c

【0211】

受信側プロセッサQの高水準コードは、
 in (c) {...} // cへの入力を含む命令シーケンス
 であり、これをコンパイルすると以下となる。

INT c, token 1
 INT c, token 2

...

CHKEOM c

OUTEOM c

【0212】

この場合も、ただし、Pがトークンを送信しすぎると、QのCHKEOMがトラップし、Pが送信するトークンが少なすぎると、Qの入力の1つがトラップする。また、PがそのEOMを送信するまでQは処理できず、QがそのEOMを送信するまでPは処理できない。このためPおよびQは同期化される。つまり、QのCHKEOMは、QがPからパケット全体を受信するまで応答できないことを保証し、PのCHKEOMは、PがQからリターンEOMを含む応答パケット全体を受信するまで、続きの通信を継続できないことを保証するものである。

【0213】

パケット用通信、同期用通信の双方において、PおよびQが双方向に通信すると、上記命令が使用されて、適切な数のトークンを各方向に送信することができる。

【0214】

上記実施形態は実施例としてのみ記載したものであることを理解されたい。この他の実施形態では、別のレジスタおよび命令セットも、チップの仕様に応じて使用可能である。イベントバッファ38'も、入力バッファ44の代替として、またはこれに追加するものとして、チャネル端42の出力バッファ46用に使用可能である。スレッドのスケジューリングは、ポートおよびチャネルの他に、他の発信元からのアクティビティを基準にしてもよい。チャネル端は上記では入力バッファおよび出力バッファを有するが、単方向チャネル端も使用可能である。プロセッサのさまざまな部品間に、さまざまな接続を設けることも、かつ/または、プロセッサ間および/またはタイル202間にインターコネクト204

10

20

30

40

50

フロントページの続き

- (56)参考文献 特開平04 - 232553 (JP, A)
特開2004 - 347975 (JP, A)
国際公開第01 / 030014 (WO, A1)
特開2005 - 354431 (JP, A)
Ethiopia Nigussie, Sampo Tuuna, Juha Plosila, Jouni Isoaho, Analysis of Crosstalk and Process Variations Effects on On-Chip Interconnects, Proceedings of International Symposium on System-on-Chip 2006, IEEE, 2006年11月13日, Pages:1-4

(58)調査した分野(Int.Cl., DB名)

G06F15/16 - 15/177
H04L12/00 - 12/26
H04L12/50 - 12/951
H04L25/00 - 25/66