



(12) 发明专利申请

(10) 申请公布号 CN 102779480 A

(43) 申请公布日 2012. 11. 14

(21) 申请号 201210294621. 6

(22) 申请日 2012. 08. 17

(71) 申请人 深圳市易事达电子有限公司

地址 518000 广东省深圳市宝安区观澜街道
大和社区易事达宝益成科技园 B 栋

(72) 发明人 颜小平 罗强 郭明星 杜康
潘高 李亚 俞德军 杨晓春

(74) 专利代理机构 深圳市隆天联鼎知识产权代
理有限公司 44232

代理人 刘抗美 刘耿

(51) Int. Cl.

G09G 3/32 (2006. 01)


权利要求书 2 页 说明书 7 页 附图 2 页

(54) 发明名称

显示屏驱动电路及发光二极管显示装置

(57) 摘要

本发明公开一种显示屏驱动电路,其包括:信号输入单元,用于输入串行数据输入信号、灰阶时钟信号、数据时钟信号、以及数据控制信号;数据处理与移位寄存器,用于响应数据时钟信号和数据控制信号并自串行数据输入信号获得串行灰阶数据和串行状态数据;数据寄存器,用于接收串行灰阶数据信号;状态寄存器,用于存储一预定的状态数据以及接收所述串行状态数据;计数器,用于根据预定的状态数据、串行状态数据以及灰阶时钟信号产生一计数值;以及脉冲宽度调制信号产生单元,用于根据从数据寄存器获得的串行灰阶数据和计数器的计数值,产生多个脉冲宽度调制信号并输出。本发明还提供一种采用所述显示屏驱动电路的发光二极管显示装置,以实现高刷新率。



1. 一种显示屏驱动电路,其包括:

信号输入单元,用于输入串行数据输入信号、灰阶时钟信号、数据时钟信号、以及数据控制信号;

数据处理与移位寄存器,耦接于所述信号输入单元,用于响应所述数据时钟信号和数据控制信号并自所述串行数据输入信号获得串行灰阶数据和串行状态数据;

数据寄存器,耦接于所述数据处理与移位寄存器,用于接收所述串行灰阶数据信号;

状态寄存器,耦接于所述数据处理与移位寄存器,用于存储一预定的状态数据以及接收所述串行状态数据;

计数器,耦接于所述状态寄存器,用于根据所述预定的状态数据、所述串行状态数据以及所述灰阶时钟信号产生一计数值;以及

脉冲宽度调制信号产生单元,耦接于所述数据寄存器以及所述计数器,用于根据从所述数据寄存器获得的串行灰阶数据和计数器的计数值,产生多个脉冲宽度调制信号并输出。

2. 如权利要求1所述的显示屏驱动电路,其特征在于:所述脉冲宽度调制信号产生单元用于将串行灰阶数据分割成 2^L 个H阶的脉冲宽度调制信号,其中,H表示脉冲宽度调制信号的高阶阶数,L表示脉冲宽度调制信号的低位阶数。

3. 如权利要求2所述的显示屏驱动电路,其特征在于:所述计数器根据式子: $(2^H \times T_{GCLK} + T) \times S \times 2^L$ 计算具有S个扫描行数的完整图像完成一次动态扫描需要的时间,其中, $T_{GCLK} \times 2^H$ 表示输出每一个被分割后的脉冲宽度调制信号需要的时间,T表示行扫描切换时间,S表示扫描行数。

4. 如权利要求3所述的显示屏驱动电路,其特征在于:计数器对一幅图像进行扫描周期计数时,先进行第一次 2^H 的计数,然后间隔 $(2^H \times T_{GCLK} + T) \times (S-1)$ 的时间,继续第二次 2^H 的计数,然后再间隔一个 $(2^H \times T_{GCLK} + T) \times (S-1)$ 的时间.....依次循环,直到完成 2^L 次 2^H 的计数。

5. 如权利要求4所述的显示屏驱动电路,其特征在于:完成一行脉冲宽度调制信号的输出时间大于或等于完成下一行待扫描的串行灰阶数据的输入时间。

6. 如权利要求1所述的显示屏驱动电路,其特征在于:所述状态寄存器还用于供用户设定驱动电路的状态,以获得所述预定的状态数据。

7. 如权利要求1所述的显示屏驱动电路,其特征在于:所述显示屏驱动电路包括多个级联的驱动芯片,每个驱动芯片包含一个所述信号输入单元、数据处理与移位寄存器、数据寄存器、状态寄存器、计数器以及脉冲宽度调制信号产生单元。

8. 如权利要求1所述的显示屏驱动电路,其特征在于:所述信号输入单元包括串行数据输入端、灰阶时钟输入端、数据时钟输入端、以及数据控制信号输入端,分别用于传输所述串行数据输入信号、灰阶时钟信号、数据时钟信号、以及数据控制信号。

9. 一种发光二极管显示装置,其至少包括:发光二极管显示屏以及如权利要求1-8项任一项所述的显示屏驱动电路,该显示屏驱动电路耦接于所述发光二极管显示屏,以驱动所述发光二极管显示屏显示图像。

10. 如权利要求9所述的发光二极管显示装置,其特征在于:所述脉冲宽度调制信号产生单元的输出耦接于一恒流输出通道,脉冲宽度调制信号从所述恒流输出通道输入到所述

发光二极管显示屏。

显示屏驱动电路及发光二极管显示装置

技术领域

[0001] 本发明涉及显示器驱动领域,尤其涉及一种显示屏驱动电路及使用所述显示屏驱动电路的发光二极管显示装置。

背景技术

[0002] 发光二极管显示屏近年来被广泛用在体育场馆、广场、楼宇等地方,在实际使用过程中,经常会出现扫描纹波和图像灰阶丢失的情况,无法满足高端市场的需要。为此,高刷新率的发光二极管显示屏驱动系统出现是市场和科技发展的必然要求。

[0003] 一般来说,每秒 30 幅左右或更高的运动图像会被人眼认为是连续的,也就是说最差情况下人眼只需要 30Hz 的刷新率。更高的刷新率会使图像更显连续和稳定,如果达到每秒 50Hz 以上的刷新率,人眼就感觉不到明显的差别了。但在户外实际应用中,为了消除图像闪烁,一般情况下全彩显示屏的刷新频率应不低于 240Hz;亮度超过 4000cd/m² 的全彩显示屏的刷新率应不低于 400Hz;对于更高亮度的图像,显示屏的刷新频率要达到 800-1000Hz。

[0004] 传统的发光二极管显示屏驱动系统中,灰阶时钟信号输入 GCLK 的频率为 20MHz 的情况下,如果发光二极管显示屏应用在静态屏系统中,若驱动芯片为 16 阶脉冲宽度调制灰阶控制,则发光二极管显示屏的刷新率约为 305Hz;如果应用在 1/8 行扫描的动态屏中,则发光二极管显示屏的刷新率约为 38Hz。

[0005] 为了提高发光二极管显示屏的刷新率,一些芯片设计厂家对驱动芯片的脉冲宽度调制信号进行了分割,将 16 阶的脉冲宽度调制灰阶信号,平均分成 64 个 10 阶的脉冲宽度调制信号。进行了这样的改进,在静态屏应用中,发光二极管显示屏的刷新率可以提高到约为 19531Hz。然而,即便如此,如果将上述方法应用在 1/8 行扫描的屏中,则会因为发光二极管只有在自己的扫描时间内才会开启电路,也就是,在其他 7 行完成 16 阶图像之后,才会再次被点亮,因此无法提高动态屏的刷新率。

发明内容

[0006] 为了解决上述技术问题,本发明实施例提供一种显示屏驱动电路以及采用所述显示屏驱动电路的发光二极管显示装置。

[0007] 根据本发明一实施例,提供一种显示屏驱动电路,所述显示屏驱动电路包括:信号输入单元,用于输入串行数据输入信号、灰阶时钟信号、数据时钟信号、以及数据控制信号;数据处理与移位寄存器,耦接于所述信号输入单元,用于响应所述数据时钟信号和数据控制信号并自所述串行数据输入信号获得串行灰阶数据和串行状态数据;数据寄存器,耦接于所述数据处理与移位寄存器,用于接收所述串行灰阶数据信号;状态寄存器,耦接于所述数据处理与移位寄存器,用于存储一预定的状态数据以及接收所述串行状态数据;计数器,耦接于所述状态寄存器,用于根据所述预定的状态数据、所述串行状态数据以及所述灰阶时钟信号产生一计数值;以及脉冲宽度调制信号产生单元,耦接于所述数据寄存器以及所

述计数器,用于根据从所述数据寄存器获得的串行灰阶数据和计数器的计数值,产生多个脉冲宽度调制信号并输出。

[0008] 其中,脉冲宽度调制信号产生单元将串行灰阶数据分割成 2^L 个 H 阶的脉冲宽度调制信号,其中, H 表示脉冲宽度调制信号的高阶阶数, L 表示脉冲宽度调制信号的低位阶数。

[0009] 其中,所述计数器根据式子: $(2^H \times T_{GCLK} + T) \times S \times 2^L$ 计算具有 S 个扫描行数的完整图像完成一次动态扫描需要的时间,其中, H 表示脉冲宽度调制信号的高阶阶数, L 表示脉冲宽度调制信号的低位阶数, $T_{GCLK} \times 2^H$ 表示输出每一个被分割后的脉冲宽度调制信号需要的时间, T 表示行扫描切换时间, S 表示扫描行数。

[0010] 其中,计数器对一幅图像进行扫描周期计数时,先进行第一次 2^H 的计数,然后间隔 $(2^H \times T_{GCLK} + T) \times (S-1)$ 的时间,继续第二次 2^H 的计数,然后再间隔一个 $(2^H \times T_{GCLK} + T) \times (S-1)$ 的时间……依次循环,直到完成 2^L 次 2^H 的计数。

[0011] 其中,完成一行脉冲宽度调制信号的输出时间大于或等于完成下一行待扫描的串行灰阶数据的输入时间。

[0012] 其中,所述状态寄存器还用于供用户设定驱动电路的状态,以获得所述预定的状态数据。

[0013] 其中,所述显示屏驱动电路包括多个级联的驱动芯片,每个驱动芯片包含一个所述信号输入单元、数据处理与移位寄存器、数据寄存器、状态寄存器、计数器以及脉冲宽度调制信号产生单元。

[0014] 其中,所述信号输入单元包括串行数据输入端、灰阶时钟输入端、数据时钟输入端、以及数据控制信号输入端,分别用于传输所述串行数据输入信号、灰阶时钟信号、数据时钟信号、以及数据控制信号。

[0015] 根据本发明另一实施例,提供一种发光二极管显示装置,其至少包括:发光二极管显示屏以及上述的显示屏驱动电路,该显示屏驱动电路耦接于所述发光二极管显示屏,以驱动所述发光二极管显示屏显示图像。

[0016] 其中,所述脉冲宽度调制信号产生单元的输出耦接于一恒流输出通道,脉冲宽度调制信号从所述恒流输出通道输入到所述发光二极管显示屏。

[0017] 本发明由于输入脉冲宽度调制灰阶数据采用了分割形式,并且驱动芯片的计数器按照预定的要求产生计数值和间隔时间,则输出的一幅完整图像数据就可以看成是将输入的灰阶数据信号转化为 2^L 个分割组的脉冲宽度调制信号。而每个分割组的脉冲宽度调制信号,包含了从第一行到第 S 行每行 H 阶的脉冲宽度调制信号,每行切换的时间为 T。这样完成输出一个分割组的脉冲宽度调制信号的时间为 $(2^H \times T_{GCLK} + T) \times S$,从而能够将显示屏的刷新率提升约 2^L 倍。

附图说明

[0018] 为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。

[0019] 图 1 是本发明实施例提供的显示屏驱动电路的功能模块示意图;

[0020] 图 2 是用于图 1 的显示屏驱动电路的串行数据输入信号 (SDI)、数据时钟信号 (DCLK)、以及数据控制信号 (LE) 的时序图；

[0021] 图 3 是图 1 的显示屏驱动电路输出的脉冲宽度调制信号的示意图；

[0022] 图 4 是本发明实施例提供的采用图 1 的显示屏驱动电路的发光二极管显示装置的结构框图。

具体实施方式

[0023] 下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。

[0024] 本发明提出的显示屏驱动电路,适用于动态显示屏和静态显示屏系统以驱动发光二极管显示屏。针对现有技术存在的无法满足在高显示精度下获得更高刷新率的问题,本发明实施例提供的显示屏驱动电路将输入的级联显示数据进行分割,并根据分割后的显示数据,在计数值的控制下生成用以调节显示效果的脉冲宽度调制 (PWM) 信号,从而能够在动态屏扫描系统中获得较高的屏幕刷新率。

[0025] 图 1 为本发明实施例提供的显示屏驱动电路 100 的功能模块结构图,为了便于说明,仅示出了与本发明实施例相关的部分。

[0026] 本实施例中,所述显示屏驱动电路 100 包括多个级联的驱动芯片。为了简便起见,图 1 仅以其中的第一级驱动芯片为例进行描述。具体的,本实施例的显示屏驱动电路 100 包括:信号输入单元 10、数据处理与移位寄存器 20、数据寄存器 30、状态寄存器 40、计数器 50、以及脉冲宽度调制 (以下简称 PWM) 信号产生单元 60。数据处理与移位寄存器 20 耦接于信号输入单元 10 的输出端,数据寄存器 30 与状态寄存器 40 均耦接于数据处理与移位寄存器 20,计数器 50 耦接于状态寄存器 40, PWM 信号产生单元 60 的输入耦接于数据寄存器 30 以及计数器 50, PWM 信号产生单元 60 的输出耦接于一恒流输出通道 70。PWM 信号从恒流输出通道 70 输入到发光二极管显示屏 102 (请参阅图 4),以控制发光二极管显示屏 102 进行显示。

[0027] 所述信号输入单元 10 包括串行数据输入端、灰阶时钟输入端、数据时钟输入端、以及数据控制信号输入端,分别用于传输从单片机 (MCU) 接收的串行数据输入信号 (SDI)、灰阶时钟信号 (GCLK)、数据时钟信号 (DCLK)、以及数据控制信号 (LE)。其中,数据时钟信号 (DCLK) 用于控制串行数据输入信号 (SDI) 输入到所述数据处理与移位寄存器 20 中,同时数据时钟信号 (DCLK) 配合数据控制信号 (LE) 将数据处理与移位寄存器 20 中的串行数据输入信号 (SDI) 转移到数据寄存器 30 中。灰阶时钟信号 (GCLK) 为计数器的时钟信号。数据控制信号 (LE) 则包含不同的数据时钟信号 (DCLK) 上升沿的个数,代表进行数据控制命令和状态控制命令。例如,数据控制信号 (LE) 包含 1 个数据时钟信号 (DCLK) 的上升沿,代表进行数据控制命令,也就是说,在这个数据控制信号 (LE) 的下降沿,串行数据输入信号 (SDI) 会被存储到数据寄存器 30 中;若数据控制信号 (LE) 包含 2 个数据时钟信号 (DCLK) 的上升沿,则代表进行状态控制命令,此时,串行数据输入信号 (SDI) 会被存储到状态寄存器 40 中。另外,在本实施例中,所述信号输入单元 10 输入的信号为级联信号。所述串行数

据输入信号 (SDI) 根据级联的驱动芯片的数量进行输入,例如,假设级联 M 颗驱动芯片,则需输入 M 组串行数据输入信号 (SDI)。

[0028] 所述数据处理与移位寄存器 20 用于接收所述数据时钟信号、数据控制信号、以及所述串行数据输入信号,并响应所述数据时钟信号和数据控制信号,以自所述至少一组串行数据输入信号获得串行灰阶数据和串行状态数据,并能够将代表串行灰阶数据的信号输出到所述数据寄存器 30,以及将代表串行状态数据的信号输出到状态寄存器 40。

[0029] 所述数据寄存器 30 用于在接收到数据控制信号 (LE) 的数据命令时,接收所述串行灰阶数据信号。

[0030] 所述状态寄存器 40 用于在接收到数据控制信号 (LE) 的状态命令时,接收所述串行状态数据。所述状态寄存器 40 还可以供用户预先设定驱动电路的状态,例如设定驱动电路按多少行进行扫描、通道的灰阶模式 (16 位灰阶模式、14 位灰阶模式或 12 灰阶模式等),从而获得一预定的状态数据并存储。

[0031] 所述计数器 50 用于根据所述预定的状态数据、灰阶时钟信号 (GCLK) 以及所述状态寄存器 40 的数据产生一计数值。本实施例中,所述计数器 50 根据式子: $(2^H \times T_{GCLK} + T) \times S \times 2^L$ 计算具有 S 个扫描行数的完整图像完成一次动态扫描需要的时间,其中, H 表示脉冲宽度调制信号的高阶阶数, L 表示脉冲宽度调制信号的低位阶数, $T_{GCLK} \times 2^H$ 表示分割一个高阶脉冲宽度调制信号需要的时间, T 表示行扫描切换时间, S 表示扫描行数。计数器 50 的具体工作过程将在以下实施例详细介绍。

[0032] 所述脉冲宽度调制 (下称 PWM) 信号产生单元 60 用于根据所述灰阶时钟信号、从所述数据寄存器 30 获得的串行灰阶数据和计数器 50 输出的计数值,产生多个脉冲宽度调制信号并将其输出。PWM 信号产生单元 60 在串行灰阶数据输入到数据寄存器 30 中后,从数据寄存器 30 中取得所述串行灰阶数据,并在计数值的控制下进行 PWM 信号的分割,并将分割后的 PWM 信号输出。

[0033] 需要说明的是,所述显示屏驱动电路 100 的第一级驱动芯片还会输出一个输出信号 SDO,以作为下一级级联驱动芯片的串行数据输入信号 (SDI),而各级级联驱动芯片的数据控制信号 (LE)、数据时钟信号 (DCLK)、灰阶时钟信号 (GCLK) 都与第一级驱动芯片对应相同。

[0034] 图 2 为串行数据输入信号 (SDI) 以及数据控制信号 (LE) 配合数据时钟信号 (DCLK) 完成输入的时序示意图,以说明显示屏驱动电路 100 的信号输入过程。从图 2 中可知,如果显示屏驱动电路 100 包括 M 颗芯片级联,且串行数据输入 1 信号 (SDI) 在数据时钟信号 (DCLK) 的边沿串行输入,则在输入完成 M 组串行数据输入信号 (SDI) 后,根据数据控制信号 (LE) 和数据时钟信号 (DCLK) 的控制,数据处理与移位寄存器 20 将串联灰阶数据传送到数据寄存器 30 中,从而完成显示屏驱动电路 100 的一行扫描数据输入。如果需要进行 S 行扫描,则需完成 S×M 组串行数据输入信号 (SDI) 的信号输入。值得注意的是,每次输入完 M 组信号后,都需要在数据控制信号 (LE) 和数据时钟信号 (DCLK) 的控制下,向对应的驱动芯片发出数据输入完成的命令,然后再将数据处理与移位寄存器 20 的串行灰阶数据传送到数据寄存器 30 中。

[0035] 如上所述,状态寄存器 40 可以通过预先设定,根据扫描行数的信息和灰阶数据的灰阶信息输出数据到计数器 50,使得灰阶数据与计数值共同配合而产生分割的 PWM 信号,

而让系统获得高的刷新率。

[0036] 举例来说,若驱动电路级联 M 颗驱动芯片,每颗驱动芯片的输出通道数为 C ,扫描行数为 S ,行扫描切换时间(消隐时间)设定为 T ,同时驱动芯片的输出数据的灰阶被控制为 P 阶(其高阶为 H 阶,低阶为 L 阶,且 $H+L=P$)。则根据计数器 50 的计数值, P 阶的 PWM 信号会在 PWM 信号产生单元 60 中被分割成 2^L 个 H 阶的 PWM 信号。而且,如果串行数据输入信号(SDI)只在数据时钟信号(DCLK)的边沿触发进入驱动芯片,则输入 M 颗级联的驱动芯片的灰阶数据的时间为 $T_{DCLK} \times C \times M \times P$ 。当输入的 P 阶灰阶数据进行被分割成 PWM 信号时,分割一个 H 阶 PWM 信号需要的时间为 $T_{GCLK} \times 2^H$ 。在完成输出本行中的一个 H 阶 PWM 信号的时间内,需要完成下一行级联的灰阶数据的输入,为防止输入的数据不完整,需要满足 $T_{DCLK} \times C \times M \times P \leq T_{GCLK} \times 2^H$ 。再者,如果扫描行数为 S ,则计数器 50 在开始对图像进行周期计数时,先进行第一次 2^H 的计数,然后间隔 $(2^H \times T_{GCLK} + T) \times (S-1)$ 的时间,继续第二次 2^H 的计数,然后再间隔一个 $(2^H \times T_{GCLK} + T) \times (S-1)$ 的时间……依次循环,直到完成 2^L 次 2^H 的计数,才结束一个图像完整周期的计数,一个图像的完整周期时间为 $(2^H \times T_{GCLK} + T) \times S \times 2^L$ 。

[0037] 图 3 为显示屏驱动电路 100 在 S 行扫描情况下,完成一幅完整图像的 PWM 信号输出的波形示意图,以表明显示屏驱动电路 100 进行数据扫描以及输出的驱动过程。其中,在图 3 中,对于扫描行数 1, PWM 信号产生单元 60 将原来的整段 PWM 波形分割成 2^L 个宽度为 $T_{GCLK} \times 2^H$ 的 PWM 波形。同样,对于扫描行数 2,也将原来的整段 PWM 波形分割成 2^L 个宽度为 $T_{GCLK} \times 2^H$ 的 PWM 波形。以此类推,直到扫描行数 S 时,也将原来的整段 PWM 波形分割成 2^L 个宽度为 $T_{GCLK} \times 2^H$ 的 PWM 波形。每个扫描行中的第一个宽度为 $T_{GCLK} \times 2^H$ 的 PWM 波形依次出现,每行之间被分割的 PWM 波形出现的时间间隔(消隐时间)为 T 。在 $(2^H \times T_{GCLK} + T) \times S$ 时间后,完成所有行的第一个宽度为 $T_{GCLK} \times 2^H$ 的 PWM 信号的组合输出。依照相同的原理,进行所有行的第二个宽度为 $T_{GCLK} \times 2^H$ 的 PWM 信号的组合输出,直到进行所有行的第 2^L 个宽度为 $T_{GCLK} \times 2^H$ 的 PWM 信号的组合输出结束,才完成一幅图像的完整输出。在本实施例中,显示屏的一幅图像数据为驱动电路中串行数据输入信号(SDI)的灰阶数据值,也就是说,图像中的信息代表灰阶数据值,当灰阶数据值越大,则表示越亮;灰阶数据越小,则表示越暗。

[0038] 下面以具体实施例来说明本发明的显示屏驱动电路 100 的工作过程,但并非以任何观点限制本发明的范畴。

[0039] 在本实施例中,设定数据时钟信号(DCLK)等于灰阶时钟信号(GCLK),即 T_{GCLK} 等于 T_{DCLK} ,且进行 8 行扫描,行扫描间隔时间为 T ,每行级联 4 颗驱动芯片,每颗驱动芯片有 16 个输出通道,输入灰阶数据为 16 阶。由此可知,在本实施例中,由于输入灰阶数据为 16 阶(高阶为 10 位,低阶为 6 位),则需要将 16 阶的 PWM 信号分割成 $64 \times T_{GCLK}$ 的灰阶信号。因此,驱动芯片的每个输出通道需要设定为 16 阶模式,即需要 16 个灰阶数据,而由于每颗驱动芯片具有 16 个输出通道,则一颗驱动芯片需要输入 256 个灰阶数据。同时每行级联 4 颗驱动芯片,则在行扫描时,每行需要输入 1024 个灰阶数据。串行数据输入信号(SDI)的灰阶数据在数据时钟信号(DCLK)的上升沿进行移位输入,则完成一行扫描输入需要的时间为 $1024 \times T_{DCLK}$,完成 8 行扫描需要的时间为 $1024 \times T_{DCLK} \times 8$ 。

[0040] 可以理解,串行数据输入信号(SDI)也可以在数据时钟信号(DCLK)的下降沿,或者同时也在上升沿与下降沿输入。

[0041] 下面介绍计数器 50 的工作过程。在信号输入单元 10 将 1024 个串行灰阶数据信

号输入到 4 颗级联的驱动芯片后,每颗级联驱动芯片都需要获得了 256 个灰阶数据信号,也就是说,每个级联驱动芯片的通道都获得了 16 阶的灰阶数据。所述 4 颗级联驱动芯片依据状态寄存器 40 中的数据,确定驱动芯片要进行 8 行扫描,并且将这 16 阶的灰阶数据分割成 64 个 $1024 \times T_{GCLK}$ 的 PWM 波形。因此,计数器 50 产生周期为 1024 的计数器 50 值,在完成第一次 1024 的计数后,间隔一个 $8 \times (1024 \times T_{GCLK} + T)$ 的时间,再进行第二次周期为 1024 的计数,随后再间隔一个 $8 \times (1024 \times T_{GCLK} + T)$ 的时间……,依次类推,直到完成第 64 次周期为 1024 的计数。

[0042] 当进行第一行扫描时,信号输入单元 10 先完成第一行的 1024 个灰阶数据信号的输入,再由 PWM 信号产生单元 60 进行第一行的扫描输出,也就是进行将第一行数据分割为多组 $1024 \times T_{GCLK}$,并对第一组 $1024 \times T_{GCLK}$ 进行输出的操作。在进行扫描数据输出的同时,信号输入单元 10 接着输入第二行的 1024 个灰阶数据信号。在第一行完成第一组 $1024 \times T_{GCLK}$ 的分割和在行扫描间隔时候 T 后,开始进行第二行的扫描,也就是进行第二行数据分割操作中第一组 $1024 \times T_{GCLK}$ 的操作。以此类推,直到在第 7 行扫描输出过程中完成第 8 行的 1024 个灰阶数据信号的输入,然后在第 7 行完成第一组 $1024 \times T_{GCLK}$ 分割和行扫描间隔时候 T 后,进行第 8 行的扫描,也是进行第 8 行数据分割操作中第一组 $1024 \times T_{GCLK}$ 的操作,最后间隔一个时间 T 后就完成一次 8 行分割的组合脉冲宽度信号的输出。由于已经完成 8 行扫描一幅完整图像灰阶数据的输入,接下来再次进行第一行的扫描,这次进行第一行数据分割操作中第二组 $1024 \times T_{GCLK}$ 的操作,分割完成后,在间隔时间 T 后,接着进行第二行的扫描,并且只进行第二行数据分割操作中第二组 $1024 \times T_{GCLK}$ 的操作……直到再次进行第 8 行的扫描,只进行第 8 行数据分割操作中第二组 $1024 \times T_{GCLK}$ 的操作,最后,在间隔一个时间 T 后,即完成第二次 8 行分割的组合脉冲宽度信号的输出。按照这个顺序,直到完成 64 次 8 行扫描,便可完成一幅完整图像的显示。根据上面的说明,完成 8 行扫描总共需要输入 1024×8 个串行数据输入信号 (SDI);而在 $1024 \times T_{GCLK}$ 的时间内,需要完成下一行扫描的数据输入,而这个数据输入时间需要 $1024 \times T_{DCLK}$,因此,为了保证数据的输入正确,要求 $1024 \times T_{GCLK} \geq 1024 \times T_{DCLK}$ 。

[0043] 采用 8 行扫描的分割式 PWM 信号,完成输出 8 行分割的组合 PWM 时间为 $8 \times (1024 + T) \times T_{GCLK}$,如果灰阶时钟信号 (GCLK) 的频率为 20MHz,则屏幕刷新率约为 2441Hz。在相同条件下,采用现有的 PWM 信号驱动芯片,其屏幕刷新率约为 38Hz。可以看出,本发明能在动态扫描的时候大幅提高了系统的屏幕刷新率。

[0044] 可以理解,在本实施例中采用了 8 行扫描,而在其他实施例中,也可以为任意数量行扫描。例如,如果为 16 行扫描,则屏幕的刷新率约为 1220Hz。在发光二极管显示屏驱动系统中,由于系统刷新率的大幅提高,即使扫描行数有所增加,对系统的刷新率影响也有限。同时,由于扫描行数的增加,可以增加一颗芯片驱动更多的发光二极管个数。

[0045] 总的来说,发光二极管显示装置的每一幅图像的数据都以串行数据方式输入到显示屏驱动电路 100,显示屏驱动电路 100 通过数据控制信号,控制数据处理与移位寄存器 20 将数据传递到数据寄存器 30 以及状态寄存器 40 中。计数器 50 在状态寄存器 40 的状态数据控制下,准确地输出计数值以及根据计数值输出分割的脉冲宽度调制信号。传统的动态扫描屏系统中完成一个完整图像需要的时间为 $(2^P \times T_{GCLK} + T) \times S$,则屏幕的刷新率为

$\frac{1}{(2^P \times T_{GCLK} + T) \times S}$ 。本发明由于输入 PWM 灰阶数据采用了分割形式,并且驱动芯片的计数器

50 按照预定的要求产生计数值和间隔时间,则输出的一幅完整图像数据就可以看成是输入的 PWM 灰阶数据信号转化为 2^L 个分割组的 PWM 信号。而每个分割组的 PWM 信号,包含了从第一行到第 S 行中每行 H 阶的 PWM 信号,每行切换的时间为 T,这样,完成输出一个分割组的

PWM 信号的时间为 $(2^H \times T_{GCLK} + T) \times S$,也就是说显示屏系统的刷新率为 $\frac{1}{(2^H \times T_{GCLK} + T) \times S}$,因

此能够将显示屏的刷新率提升约 2^L 倍。

[0046] 请参阅图 4,其是使用 1 颗驱动芯片进行驱动的发光二极管显示装置 200,所述发光二极管显示装置 200 另包括开关装置 101 以及发光二极管显示屏 102。发光二极管显示屏 102 需要在开关装置 101 的配合下使用。举例说明,发光二极管显示屏 102 可以分为第一行发光二极管、第二行发光二极管、..... 以及第 S 行发光二极管。开关装置 101 循环依次导通第一行发光二极管、第二行发光二极管、..... 和第 S 行发光二极管,每行导通之间的时间间隔为 T。

[0047] 当开关装置 101 切换到第 S 行时,驱动电路 100 的一个驱动芯片会输出第 S 行发光二极管的驱动信号,直到第 S 行信号输出结束时,开关装置 101 才将所有行关闭,同时所述驱动芯片也停止输出驱动信号,这个间隔时间为 T。其他各行的工作原理与此相同。而且,在此级联系统中,后级的驱动电路和显示屏的工作原理与第一级相同。

[0048] 本发明的显示屏驱动电路 100 及采用所述显示屏驱动电路 100 的发光二极管显示装置 200,充分利用了显示屏驱动电路 100 的数据传输时间和分割的 PWM 信号之间的关系,实现多行扫描数据有效输入的同时提升系统的刷新率,并且无需内置存储器存储驱动信息,降低了成本以及功耗。

[0049] 以上所揭露的仅为本发明一种较佳实施例而已,当然不能以此来限定本发明之权利范围,因此依本发明权利要求所作的等同变化,仍属本发明所涵盖的范围。




图 1




图 2




图 3




图 4