

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局



(43) 国際公開日
2010 年 12 月 2 日(02.12.2010)

PCT

(10) 国際公開番号
WO 2010/137419 A1


- (51) 国際特許分類:
H03L 7/14 (2006.01) H03L 7/085 (2006.01)
- (21) 国際出願番号: PCT/JP2010/056765
- (22) 国際出願日: 2010 年 4 月 15 日(15.04.2010)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2009-125727 2009 年 5 月 25 日(25.05.2009) JP
- (71) 出願人 (米国を除く全ての指定国について): 古
野電気株式会社(FURUNO ELECTRIC CO., LTD.)
[JP/JP]; 〒6628580 兵庫県西宮市芦原町 9 番 5 2
号 Hyogo (JP).
- (72) 発明者: および
- (75) 発明者/出願人 (米国についてのみ): 宮原 一典
(MIYAHARA, Kazunori) [JP/JP]; 〒6628580 兵庫県
西宮市芦原町 9 番 5 2 号 古野電気株式会
社内 Hyogo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保
護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA,
BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO,
CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI,
GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS,
KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS,
LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX,
MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL,
PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV,
SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC,
VN, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保
護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW,
MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア
(AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ
(AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB,
GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL,
NO, PL, PT, RO, SE, SI, SK, SM, TR), OAPI (BF, BJ,
CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN,
TD, TG).

[続葉有]

(54) Title: REFERENCE FREQUENCY GENERATOR DEVICE

(54) 発明の名称: 基準周波数発生装置

[図1]



- 21 GPS receiver
22 control unit
23 phase comparator
24 loop filter
26 digital control oscillator
27 frequency divider
28 detector
29 storage unit

(57) Abstract: A reference frequency generator device (11) is provided with a GPS receiver (21), a PLL circuit (31), a detector (28), a storage unit (29), and a control unit (22). The PLL circuit (31) controls the digital control oscillator (26) based on a synchronization control signal obtained based on a reference signal from the GPS receiver (21). In the storage unit (29), the control value of the synchronization control signal and the correspondence between the voltage value and temperature at that time are stored. When the reference signal is not obtained, the control unit (22) determines a hold-over control signal based on the correspondence and the voltage and temperature detected by the detector (28), and controls the digital control oscillator (26).

(57) 要約: 基準周波数発生装置 (11) は、GPS 受信機 (21) と、PLL 回路 (31) と、検出器 (28) と、記憶部 (29) と、制御部 (22) とを備える。PLL 回路 (31) は、GPS 受信機 (21) からのリファレンス信号に基づいて得られた同期制御信号に基づき、デジタル制御発振器 (26) を制御する。記憶部 (29) には、同期制御信号の制御値と、そのときの電圧値及び温度との対応関係が記憶されている。リファレンス信号が得られない場合、制御部 22 は、前記対応関係と、検出器 28 が検出した電圧及び温度とに基づいて自走制御信号を決定し、デジタル制御発振器 (26) を制御する。

添付公開書類:

— 国際調査報告 (条約第 21 条(3))

明 細 書

発明の名称 : 基準周波数発生装置

技術分野

[0001] 本発明は、基準周波数発生装置に関する。

背景技術

[0002] 従来から、出力する信号の周波数を変更可能な発振器として、電圧制御発振器が知られている。電圧制御発振器とは、入力される制御電圧に応じて出力周波数を変更可能な発振器であり、例えば水晶振動子を用いて構成されたもの（Voltage Controlled Crystal Oscillator、VCXO）が知られている。一般に、この電圧制御発振器は、温度の変化に従って制御電圧対発振周波数特性（以下、F－V特性と称する）が変化する。従って、水晶振動子を恒温槽に内蔵して温度を一定に保つ構成の恒温槽型電圧制御発振器も開発されている。

[0003] この電圧制御発振器は、上記のように温度の変化に応じてF－V特性が変化するほか、時間の経過によってもF－V特性が変化するため、電圧制御発振器単体では高精度の信号を出力することは困難である。これを解決するために、例えば無線通信システムの基地局等で用いられる基準周波数発生装置では、GPS（Global Positioning System）受信機等から得られる高精度なリファレンス信号と電圧制御発振器が出力する信号（又はその信号を分周した信号）とが同期するように電圧制御発振器を制御し、高精度な信号を出力させるように構成している。

[0004] また、リファレンス信号を取得できなくなっても、自走制御（ホールドオーバー制御）を行うことで、基準周波数信号を継続して出力する基準周波数発生装置も知られている。非特許文献1は、この種の自走制御機能を備えた基準周波数発生装置を開示する。

[0005] 非特許文献1の基準周波数発生装置は、リファレンス信号に同期している間に、経過時間及び温度と、その状況下でのF－V特性と、を記憶しておく

。そして、リファレンス信号が取得できなくなると、記憶した情報からF-V特性を推定して、電圧制御発振器を自走制御することで基準周波数信号を出力する。

先行技術文献

非特許文献

- [0006] 非特許文献1: HP Smart Clock Technology—Application Note 1279, Hewlett-Packard Company, Copyright 1998 5966-0431E, p. 5-15.

発明の概要

発明が解決しようとする課題

- [0007] 上述したように、水晶振動子を用いた電圧制御発振器は時間の経過によってF-V特性が変化し、これを正確に推定するといっても限界がある。そのため、上記非特許文献1の構成では、自走制御を開始してから時間が経過するとともに周波数及び位相の誤差が拡大する点で改善の余地があった。更に、水晶振動子を備えた電圧制御発振器は（恒温槽型の場合であっても）使用できる温度範囲が十分に広いとはいいがたく、より過酷な環境でも使用できるような構成が求められていた。また、恒温槽付きの電圧制御発振器は高価であり、小型化が困難である等の点でも改善が求められていた。
- [0008] 本発明は以上の事情に鑑みてされたものであり、その目的は、リファレンス信号が取得できなくなっても長時間にわたって高精度な基準周波数信号を出力可能で、使用温度範囲が広く、安価な基準周波数発生装置を提供することにある。

課題を解決するための手段及び効果

- [0009] 本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段とその効果を説明する。
- [0010] 本発明の観点によれば、以下の構成の基準周波数発生装置が提供される。

即ち、この基準周波数発生装置は、同期回路と、検出器と、記憶部と、制御部と、を備える。前記同期回路は、リファレンス信号に基づいて得られた第1制御信号によってデジタル制御発振器を制御する。前記検出器は、前記デジタル制御発振器が使用される環境を示す環境値を検出する。前記記憶部は、前記第1制御信号の制御値と、前記第1制御信号を決定したときの前記環境値と、の対応関係を記憶可能である。前記制御部は、前記リファレンス信号が取得できなくなると、前記検出器が検出した環境値及び前記記憶部に記憶される対応関係に基づいて第2制御信号を決定し、前記デジタル制御発振器を制御する。

[0011] これにより、リファレンス信号を取得できている間は、同期回路の第1制御信号によりデジタル制御発振器を高精度に制御することができる。一方、リファレンス信号を取得できなくなっても、制御部が第2制御信号に基づいてデジタル制御発振器を高精度に制御することができる。また、デジタル制御発振器は半導体で構成可能なため、使用可能な温度範囲が広く、振動及び衝撃に強い構成にすることができる。更に、時間が経過してもデジタル制御発振器の特性が変化しにくい構成にすることができる。

[0012] 前記の基準周波数発生装置においては、前記記憶部に記憶される対応関係は、前記リファレンス信号と、前記デジタル制御発振器が出力する信号と、が前記同期回路によって同期した状態で求められたものであることが好ましい。

[0013] これにより、前記対応関係を高精度に得ることができるので、リファレンス信号を取得できなくなったときにおいて、より良好な精度でデジタル制御発振器を制御することができる。

[0014] 前記の基準周波数発生装置においては、前記デジタル制御発振器は遅延素子を備えることが好ましい。

[0015] これにより、デジタル制御発振器が出力する周波数を直接的に制御できるので、より高精度な周波数の信号を発生させることができる。

[0016] 前記の基準周波数発生装置においては、前記デジタル制御発振器はリング

オシレータであることが好ましい。

- [0017] これにより、デジタル制御発振器をデジタル回路で実現容易な構成とすることができるので、小型化及び大量生産に一層好適な構成とすることができる。
- [0018] 前記の基準周波数発生装置においては、前記検出器は、環境値として電圧値及び温度のうち少なくとも一方を検出することが好ましい。
- [0019] これにより、デジタル制御発振器の特性に影響を与え易い環境因子に関する前記対応関係を求め、第2制御信号を決定することができる。
- [0020] 前記の基準周波数発生装置においては、前記同期回路は、前記リファレンス信号と、前記デジタル制御発振器が出力する信号と、の位相差をTDCを使用して計測する位相比較器を備えることが好ましい。
- [0021] これにより、位相比較器をデジタル回路で実現容易な構成とすることができるので、小型化及び省電力化を実現することができる。
- [0022] 前記の基準周波数発生装置においては、前記TDCは、前記位相差を位相比較用遅延素子の遅延量を用いて計測することが好ましい。
- [0023] これにより、微小な遅延量の位相比較用遅延素子を用いることで、高精度に位相差を計測することができる。
- [0024] 前記の基準周波数発生装置においては、当該基準周波数発生装置が初めて稼動する前の段階で、前記記憶部に前記対応関係が記憶されていることが好ましい。
- [0025] これにより、装置が稼動してすぐにリファレンス信号が取得できなくなったような場合においても、制御部が第2制御信号を決定し、デジタル制御発振器を制御することができる。
- [0026] 前記の基準周波数発生装置においては、前記記憶部の記憶内容は、基準周波数発生装置の稼動中に新しく得られた前記対応関係で更新可能であることが好ましい。
- [0027] これにより、デジタル制御発振器の最新の特性を、新しく得られた対応関係から求めることができる。

- [0028] 前記の基準周波数発生装置においては、前記デジタル制御発振器が出力する信号を基準周波数信号とすることが好ましい。
- [0029] これにより、簡単な構成で、リファレンス信号又は前記対応関係に基づいた高精度な基準周波数信号を出力することができる。
- [0030] ただし、前記の基準周波数発生装置においては、前記同期回路は、前記デジタル制御発振器が出力する信号に同期した信号を出力する電圧制御発振器を備え、前記電圧制御発振器が出力する信号を基準周波数信号とすることもできる。
- [0031] これにより、デジタル制御発振器の出力信号に含まれるジッタを取り除いて、安定した基準周波数信号を出力することができる。

図面の簡単な説明

- [0032] [図1]本実施形態の基準周波数発生装置を概略的に示すブロック図。
- [図2]本実施形態のデジタル制御発振器の具体的な回路図。
- [図3]本実施形態の位相比較器の具体的な回路図。
- [図4]本実施形態の位相比較器の位相比較用遅延素子を用いて位相差を計測する方法を概念的に示す説明図。
- [図5]第1変形例の基準周波数発生装置を概略的に示すブロック図。
- [図6]第2変形例の基準周波数発生装置を概略的に示すブロック図。

発明を実施するための形態

- [0033] 次に、図面を参照して本発明の実施の形態を説明する。図1は、本実施形態の基準周波数発生装置11を概略的に示すブロック図である。図2は、本実施形態のデジタル制御発振器26の具体的な回路図である。図3は、本実施形態の位相比較器23の具体的な回路図である。図4は、本実施形態の位相比較器23の位相比較用遅延素子52を用いて位相差を計測する方法を概念的に示す説明図である。
- [0034] 本実施形態の基準周波数発生装置11は、携帯電話の基地局、地上デジタル放送の送信局及びWiMAX (Worldwide Interoperability for Microwave Access) 通信設備等

に用いられるものである。この基準周波数発生装置 11 はマスタークロックジェネレータとして機能し、当該基準周波数発生装置 11 に接続されたユーザ側の何らかの機器に基準周波数信号を提供する。以下に、基準周波数発生装置 11 の各部の構成について説明していく。

[0035] 図 1 に示すように、本実施形態の基準周波数発生装置 11 は、GPS 受信機 21 と、デジタル制御発振器 26 と、分周器 27 と、位相比較器 23 と、ループフィルタ 24 と、検出器 28 と、制御部 22 と、スイッチ回路 25 と、を主要な構成として備えている。

[0036] GPS 受信機 21 には、基準周波数発生装置 11 の外部に設置された GPS アンテナ 12 が電氣的に接続されている。GPS 受信機 21 は、GPS アンテナ 12 で受信した測位用信号に基づいて測位計算を行い、これに基づいてリファレンス信号（1 秒に 1 回のパルス信号）を生成する。この 1 Hz のリファレンス信号は、GPS 受信機 21 において、協定世界時（UTC）の 1 秒に正確に同期するように適宜較正されている。図 1 に示すように、このリファレンス信号は位相比較器 23 に入力される。

[0037] デジタル制御発振器 26 は、信号を生成可能な発振回路で構成されており、外部からの制御信号によって、出力する周波数を変更可能に構成されている。このデジタル制御発振器 26 によって出力された信号は、分周器 27 に入力される。なお、本実施形態のデジタル制御発振器 26 は半導体で構成されており、具体的には、位相変換素子とリング状に接続された遅延素子とから信号を生成するリングオシレータとして構成されている。

[0038] 前記リングオシレータは、図 2 に示すように、複数の遅延素子 41 と、インバータ 42 と、セレクタ 43 と、を備える。なお、図 2 の構成において、インバータ 42 は 1 個のみ備えることに限定されず、奇数個配置しても良い。

[0039] 直列的に接続された遅延素子 41 のうち、1 つ目の遅延素子 41（図 2 での左端の遅延素子 41）を通過した信号は、2 つ目の遅延素子 41 へ出力されるとともに、セレクタ 43 へ出力されている。同様に、2 つ目の遅延素子

４１を通過した信号は、３つ目の遅延素子４１へ出力されるとともに、セレクト４３へ出力されている。リングオシレータにおいては、以上の構成が多数繰り返して配置されている。なお、図２での右端の遅延素子４１を通過した信号はセレクト４３にのみ出力される。

[0040] セレクト４３は、遅延素子４１の個数と同数の図示しない遅延信号入力部を備えている。セレクト４３は、制御信号入力端子４４から入力される制御信号に基づいて上記の遅延信号入力部のうち１つを選択し、当該遅延信号入力部から入力された信号を後段へ出力する。なお、このセレクト４３による選択は、直列的に配置された複数段の遅延素子４１のうちどの遅延素子４１から信号を取り出すかを選択することに相当するので、以後の説明では「遅延素子段数を選択する」と称する。また、遅延素子４１を n 個通過した信号がセレクト４３から出力されるように上記選択を行うことを、特に「 n 段の遅延素子段数を選択する」と称する。

[0041] セレクト４３において択一的に選択された信号は、信号出力端子４５から分周器２７へ出力されるとともに、インバータ４２を通じて１つ目の遅延素子４１へ戻される。このインバータ４２によって、信号のレベルは H から L へ、又は L から H へ反転する。出力が反転した信号は、上記と同様に遅延素子４１及びセレクト４３を通過し、信号出力端子４５へ出力される。また、セレクト４３からの出力は、インバータ４２で反転された後、１つ目の遅延素子４１へ再び戻される。

[0042] 上記の動作が繰り返されることで、信号のレベルが H 、 L 、 H 、 L 、・・・と切り替わる交番信号を生成して信号出力端子４５に出力することができる。また、セレクト４３で遅延素子段数を選択することで、上記交番信号の周波数を調整することができる。

[0043] 分周器２７は、デジタル制御発振器２６から入力される信号を分周して高い周波数から低い周波数に変換し、得られた位相比較用信号を位相比較器２３へ出力するように構成されている。例えば、基準周波数信号としてデジタル制御発振器２６が出力する信号が 10MHz である場合、分周器２７は、

デジタル制御発振器 26 が出力する 10MHz の信号を分周比 1/1000000 で分周して、1Hz の位相比較用信号を生成する。

[0044] 位相比較器 23 は、TDC (Time to Digital Converter) を使用して位相比較用信号から位相差を計測し、その位相差に基づく信号 (位相差信号) を出力するように構成されている。位相比較器 23 が出力した位相差信号は、ループフィルタ 24 に入力される。

[0045] 本実施形態の位相比較器 23 は、遅延素子を備え、遅延素子の遅延量を用いて位相差を計測する位相比較器として構成されている。図 3 を参照して説明すると、位相比較器 23 は、複数のフリップフロップ 51 と、複数の位相比較用遅延素子 52 と、位相差信号計算部 53 と、を備える。また、レプリカ信号入力端子 54 からは、デジタル制御発振器 26 が出力した信号を分周器 27 で分周した前記位相比較用信号 (レプリカ信号) が入力される。一方、リファレンス信号入力端子 55 からは、GPS 受信機 21 が出力したリファレンス信号が入力される。

[0046] 入力されたレプリカ信号は、1 つ目のフリップフロップ 51 (図 3 での左端のフリップフロップ 51) に入力されるとともに、1 つ目の位相比較用遅延素子 52 (図 3 での左端の位相比較用遅延素子 52) へ出力される。同様に、1 つ目の位相比較用遅延素子 52 を通過したレプリカ信号は、2 つ目のフリップフロップ 51 へ出力されるとともに、2 つ目の位相比較用遅延素子 52 へ出力される。TDC においては、以上の構成が多数繰り返して配置されている。なお、図 3 での右端の位相比較用遅延素子 52 を通過したレプリカ信号は、図 3 での右端のフリップフロップ 51 にのみ出力される。

[0047] それぞれの位相比較用遅延素子 52 による信号遅延作用のため、あるフリップフロップ 51 にレプリカ信号が入力されてから次のフリップフロップ 51 にレプリカ信号が入力されるには、位相比較用遅延素子 52 の遅延量分のタイムラグがある。一方、リファレンス信号は、複数のフリップフロップ 51 に対して同時に入力される。そして、それぞれのフリップフロップ 51 は、リファレンス信号が立ち上がった時 (信号出力が L から H に変わるタイミ

ング)において位相比較用遅延素子52からフリップフロップ51に入力されている信号レベル(H又はL)を、位相差信号計算部53へ出力する。そして、リファレンス信号が再び立ち上がるまで、フリップフロップ51から位相差信号計算部53への出力は、前の信号出力(直前のリファレンス信号立ち上り時のレプリカ信号の出力)を維持する。

[0048] 位相差信号計算部53は、それぞれのフリップフロップ51の出力信号を調べることで、リファレンス信号とレプリカ信号との位相差を、位相比較用遅延素子52の1個あたりの遅延量を基準として把握することができる。位相差信号計算部53は位相差を求め、これに基づく信号(位相差信号)を位相差信号出力端子56に出力する。この位相差信号は、位相差信号出力端子56からループフィルタ24へ出力される。

[0049] 次に、図4を用いて、位相比較用遅延素子52を用いて位相差を計測する方法を具体的に説明する。なお、以下では、説明を簡単にするため、各位相比較用遅延素子52の遅延量(図4の破線の間隔)は各々等しいものとする。また、レプリカ信号及びリファレンス信号は1秒に1回のパルス波とされるときともに、図4には、1回のパルスの立ち上がり部分だけが取り出されて描かれている。図4に示す波形は、各時刻における信号入力(H又はL)を示している。D0~D6は各フリップフロップ51に入力される信号であり、レプリカ信号は数字の小さい方から順に入力される。

[0050] D0の波形は、レプリカ信号入力端子54にレプリカ信号が入力されたと同時に立ち上がる。一方、D1~D6は、位相比較用遅延素子52を信号が1~6回通過した影響により、レプリカ信号に比べて信号が遅延している。前述のとおりフリップフロップ51は、リファレンス信号の立ち上がり時(LからHに変わる時)にフリップフロップ51に入力されているレプリカ信号を出力する。よって、D0~D6に対応するフリップフロップ51の信号出力をQ0~Q6で表すと、Q0~Q4はHになり、Q5及びQ6はLになる。

[0051] 位相差信号計算部53は、フリップフロップ51の信号出力をD6、D5

、・・・の順に調べ、LからHに変化する箇所を探す。すると、D5とD4の間で信号出力がLからHに変化している（ $Q5=L$ 、 $Q4=H$ ）。よって、リファレンス信号は、D4のフリップフロップ51に入力されるレプリカ信号の立ち上がり時と、D5のフリップフロップ51に入力されるレプリカ信号の立ち上がり時と、の間に立ち上がっている。以上から、レプリカ信号とリファレンス信号との位相差は、位相比較用遅延素子52の遅延量の4個分から5個分の間であることが判る。

[0052] 位相差信号計算部53は、上記の結果と、位相比較用遅延素子52の遅延量と、に基づいて位相差を計算する。なお、この計算において、位相比較用遅延素子52の遅延量としては、GPS受信機21が生成したリファレンス信号にデジタル制御発振器26の信号を同期させる過程で予め求めておいた値が用いられる。即ち、デジタル制御発振器26において出力する信号の位相を例えば遅延素子41のx段分だけ遅らせた場合に、TDCにおいて計測される位相差の変化が位相比較用遅延素子52の何段分に相当するかが判れば、（遅延素子41の1個あたりの遅延量は後述の式で求められるので、）位相比較用遅延素子52の1個あたりの遅延量を正確に求めることができる。

[0053] 図1に示すループフィルタ24は、前記位相差信号に基づいて同期制御信号（第1制御信号）を決定し、その同期制御信号を出力するように構成されている。この同期制御信号は、スイッチ回路25を介してデジタル制御発振器26へ入力される。デジタル制御発振器26は、このループフィルタ24から出力された同期制御信号に基づく周波数の信号を出力する。以上により、デジタル制御発振器26の出力する信号の周波数は、分周器27から出力された前記位相比較用信号の位相と、リファレンス信号の位相と、が一致するように適宜調整される。また、ループフィルタ24からの同期制御信号は、制御部22にも入力されている。

[0054] 検出器28は、デジタル制御発振器26が使用されている環境を示す環境値を検出するように構成されている。検出器28の検出する環境値は制御部

22に入力される。本実施形態の検出器28は電圧センサ及び温度センサとして構成されており、デジタル制御発振器26が使用されている電圧値及び温度を環境値として検出するように構成されている。なお、前記電圧センサが検出すべき電圧としては、デジタル制御発振器26に電力を供給する電源の電圧、あるいは、デジタル制御発振器26の内部電圧とすることが考えられる。

[0055] 制御部22は、デジタル制御発振器26の出力する周波数の制御を行うためのものであり、演算部としてのCPUを備えている。また、制御部22は、GPS受信機21からリファレンス信号が安定して供給されているか否かを監視する。そして、リファレンス信号が供給されていると判断した場合は、制御部22は切替制御信号をスイッチ回路25に送信し、ループフィルタ24とデジタル制御発振器26とを接続させる。

[0056] 記憶部29は、制御部22がデジタル制御発振器26の制御を行うために必要な各種のデータ、例えば後述の環境関連制御情報を記憶できるように構成されている。

[0057] 以上の構成で、GPS受信機21がGPS衛星からの測位用信号を受信し、リファレンス信号を生成している間は、ループフィルタ24とデジタル制御発振器26とがスイッチ回路25によって接続される。そして、PLL回路31のループが形成され、デジタル制御発振器26が出力する信号がリファレンス信号に同期するようにデジタル制御発振器26が制御される。このようにして、第1出力端子33から基準周波数信号が、また、第2出力端子34から基準周波数信号を分周したタイミング信号が、それぞれ出力される。

[0058] ここで、デジタル制御発振器26は、環境の変化により特性が変化する。つまり、同一の制御信号でデジタル制御発振器26を制御して信号を出力させる場合においても、電圧や温度が変化すれば出力される信号も異なる。しかしながら、本実施形態では、デジタル制御発振器26が出力する信号はGPS受信機21からのリファレンス信号に同期するように制御される。従っ

て、GPS受信機21がリファレンス信号を生成し、当該リファレンス信号に対してPLLがロックしている限り、環境の変化に起因してデジタル制御発振器26の特性が変化したとしても、基準周波数発生装置11から出力される基準周波数信号は一定に保たれる。なお、以下の説明では、このようにデジタル制御発振器26が出力する信号がリファレンス信号と同期回路によってロックされている状態を「定常状態」と称することがある。

[0059] 言い換えれば、環境の変化に起因してデジタル制御発振器26の特性が変化したとしても、その特性の変化を打ち消すように新しい同期制御信号（制御値）がループフィルタ24からデジタル制御発振器26に与えられるので、結果として、デジタル制御発振器26の出力信号の周波数及び位相が一定に保たれるのである。なお、以下の説明では、デジタル制御発振器26の出力を一定とするために当該デジタル制御発振器26を制御すべき制御値と、そのときの環境値と、の関連を表す情報を環境関連制御情報と称する。

[0060] この環境関連制御情報は、基準周波数発生装置11の工場出荷時、及び出荷後の実際の稼働時において、系を前記定常状態とした上で求める。即ち、定常状態では、デジタル制御発振器26が出力する信号は、高精度なリファレンス信号に同期している。この状態で、制御部22は、検出器28が検出した電圧値及び温度と、ループフィルタ24が決定する同期制御信号に含まれる制御値と、の対応関係を、環境関連制御情報として記憶部29に記憶しておく。この環境関連制御情報は、後述の自走制御信号を決定する際に用いられる。

[0061] 次に、GPS受信機21がGPS衛星からの測位用信号を受信できず、リファレンス信号を生成できなくなった場合の制御について説明する。制御部22は、リファレンス信号が入力されていないことを検出すると、当該制御部22とデジタル制御発振器26とを接続させるための切替制御信号をスイッチ回路25に送信し、自走制御に移行する。この自走制御では制御部22は、デジタル制御発振器26を制御するための自走制御信号（第2制御信号）を決定する。この自走制御信号は、前記切替制御信号の受信により切り替

えられたスイッチ回路 25 を介して、デジタル制御発振器 26 に入力される。デジタル制御発振器 26 は、この制御部 22 からの自走制御信号に基づいて信号を出力する。

[0062] 制御部 22 は、上記の自走制御時には、検出器 28 が検出した電圧値及び温度を前記環境関連制御情報（具体的には、前述した対応関係）に当てはめることで制御値を求め、これに基づいて自走制御信号を生成する。従って、電圧、温度に応じた自走制御信号がデジタル制御発振器 26 に与えられるので、自走制御時においても基準周波数信号を良好な精度で発生させることができる。

[0063] 次に、上記の環境関連制御情報を求める方法について具体的に説明する。なお、以下の説明では、デジタル制御発振器 26 が出力する信号を発振信号と称し、当該発振信号の周波数を発振周波数と称することがある。

[0064] 本実施形態のデジタル制御発振器 26 はリングオシレータによりなり、当該リングオシレータにおいてリング状回路を信号が 1 周するには、ループフィルタ 24 が選択した遅延素子段数での遅延量だけの時間を要する。H と L の信号がそれぞれリング状回路を 1 周することで発振信号の 1 周期となるから、発振周波数 F_{osc} は、遅延素子 41 の 1 個あたりの遅延量 T に、ループフィルタ 24 で選択された遅延素子段数 n を乗じ、更に 2 倍した値の逆数になる（ $F_{osc} = 1 / (2 \times n \times T)$ ）。また、デジタル制御発振器 26 の内部電圧又は温度が変化すると、遅延素子 41 の遅延量 T が変わるので、発振周波数も変化する。これを考慮して、本実施形態では、記憶部 29 に記憶される環境関連制御情報は、遅延素子の 1 個あたりの遅延量 T と、電圧値及び温度と、の関係を示す情報としている。

[0065] そして、遅延素子 41 の 1 個あたりの遅延量 T は、電圧値を変数とする多項式関数 T_v と、温度を変数とする多項式関数 T_T と、半導体の製造プロセスにおける条件の違い等から生じる個体値（定数） T_c と、の和として表すことができる（ $T = T_v + T_T + T_c$ ）。なお、以下では、この式で表される関数を遅延特性関数と称する。本実施形態において、環境関連制御情報としての上記の

遅延特性関数は、基準周波数発生装置 11 の工場出荷時に決定されるとともに、出荷後の装置稼働時において随時修正される。

- [0066] 工場出荷時において遅延特性関数を決定する場合について説明すると、作業者は初めに、デジタル制御発振器 26 の温度及び電圧値の条件を適当な値に設定し、GPS 電波を良好に受信できる環境で、実際に基準周波数発生装置 11 を動作させる。そして、リングオシレータはループフィルタ 24 からの同期制御信号に応じて、 $(M+1)$ 回のうち M 回だけ遅延素子段数として N 段を選択し、残りの 1 回は $(N+1)$ 段を選択するように動作し、この結果、位相比較器 23 が検出する位相差がゼロになった（リファレンス信号と発振信号とが同期した）とする。すると制御部 22 は、PLL 回路 31 による同期が得られた（定常状態となった）と判定し、その時の遅延素子段数の平均値 n を求める。この遅延素子段数の平均値 n は、 $n = (N \times M + (N + 1) \times 1) / (M + 1)$ で概略的に求めることができる。
- [0067] 次に、制御部 22 は、上述の $F_{osc} = 1 / (2 \times n \times T)$ の式において $F_{osc} = 10\text{MHz}$ とおくとともに、遅延素子段数の平均値 n を代入することで、 T の値を計算する。得られた T の値は、そのときの温度及び電圧値とともに、適宜の記憶部に記憶させておく。
- [0068] 次に作業者は、温度は変化させず、デジタル制御発振器 26 に掛ける電圧値を少し変化させた上で、再び発振信号をリファレンス信号に同期させる。定常状態を検出すれば、制御部 22 は、再びその時の T の値、電圧値及び温度を記憶する。この作業を数回繰り返して行うことで、温度を固定したときの、遅延量 T と電圧値との関係を示すデータを得ることができる。このデータから、電圧値による遅延量の変化を表す多項式関数 T_v を、例えば公知の最小二乗法を用いて連立方程式を解くことで求めることができる。
- [0069] 次に、作業者は、電圧値を固定して温度を少しずつ変化させながら同様の操作を行い、得られたデータから、温度による遅延量の変化を表す多項式関数 T_T を上記と同様に求める。 T_v と T_T が求まれば T_0 も求まるので、以上により、遅延特性関数を求めることができる。本実施形態では、制御部 22 は、

上記のようにして求めた遅延特性関数を自動的に求めることで学習し、記憶部 29 に記憶させておく。

- [0070] なお、このようにして記憶部 29 に記憶された遅延特性関数は初期値であり、基準周波数発生装置 11 の稼動開始後において、遅延特性関数は適宜修正される。即ち、基準周波数発生装置 11 において定常状態が得られているならば、遅延素子 41 の遅延量 T と、電圧値及び温度の関係を上記と同様に求めることができるので、新しい遅延特性関数を再計算することができる。記憶部 29 の記憶内容は、新しく求められた遅延特性関数で更新される。以上のような継続的な学習処理により、デジタル制御発振器 26 の現時点での特性を遅延特性関数に常時反映させることができる。
- [0071] そして、基準周波数発生装置 11 の稼動中にリファレンス信号が生成できなくなると、制御部 22 は、検出器 28 が検出した電圧値及び温度を遅延特性関数に代入することで、現在の遅延素子 41 の 1 個あたりの遅延量 T を求める。そして、得られた遅延量 T を上述の $F_{osc} = 1 / (2 \times n \times T)$ の式に代入し、更に $F_{osc} = 10\text{MHz}$ とおくことで、現在の環境においてリングオシレータを正確に 10MHz で発振させるために与えるべき遅延素子段数の平均値 n を計算する。次に、制御部 22 は、得られた遅延素子段数の平均値 n を実現するためにリングオシレータを動作させる制御値（具体的には、上記の M 及び N の値）を計算し、これを当該リングオシレータに自走制御信号として出力する。これにより、リファレンス信号を利用できない自走制御においても、精度の高い基準周波数信号をデジタル制御発振器 26 から出力することができる。
- [0072] なお、本実施形態では、位相比較器 23、ループフィルタ 24、スイッチ回路 25、デジタル制御発振器 26（リングオシレータ）、分周器 27、制御部 22、及び記憶部 29 が、半導体としての FPGA 上に回路として作り込まれている。従って、その小型化、低コスト化、低消費電力化の効果は顕著である。
- [0073] 以上に示すように、本実施形態の基準周波数発生装置 11 は、PLL 回路

31と、検出器28と、制御部22と、記憶部29と、を備える。PLL回路31は、GPS受信機21が出力したリファレンス信号に基づいて得られた同期制御信号によってデジタル制御発振器26を制御する。検出器28は、デジタル制御発振器26が使用される電圧及び温度を示す値（環境値）を検出する。記憶部29は、同期制御信号と、当該同期制御信号を決定したときの電圧及び温度と、の対応関係を記憶可能である。制御部22は、前記リファレンス信号が取得できなくなると、検出器28が検出した電圧及び温度並びに前記記憶部に記憶される対応関係に基づいて自走制御信号を決定し、デジタル制御発振器26を制御する。

[0074] これにより、半導体で構成されているデジタル制御発振器26を使用することにより、使用可能な温度範囲が広く、振動及び衝撃に強い構成とすることができる。また、半導体によるデジタル制御発振器26は経時変化しないので、自走制御となった場合でも、周波数精度を長期間にわたって良好に維持することができる。

[0075] また、本実施形態の基準周波数発生装置11において、前記記憶部に記憶される対応関係は、リファレンス信号と、デジタル制御発振器26が出力する出力信号と、がPLL回路31によって同期した状態（前記定常状態）で求められたものである。

[0076] これにより、前記対応関係を高精度に得ることができるので、自走制御時の精度が一層向上する。

[0077] また、本実施形態の基準周波数発生装置11において、デジタル制御発振器26は遅延素子41を備える。

[0078] これにより、デジタル制御発振器26が出力する周波数を直接的に制御できるので、より高精度の基準周波数信号を出力できる。

[0079] また、本実施形態の基準周波数発生装置11において、デジタル制御発振器26はリングオシレータとして構成されている。

[0080] これにより、デジタル制御発振器26をデジタル制御回路で実現容易な構成とすることができるので、小型化及び大量生産に一層好適な構成とするこ

とができる。

[0081] また、本実施形態の基準周波数発生装置 11 において、検出器 28 は、電圧値及び温度を検出している。

[0082] これにより、デジタル制御発振器 26 の特性に影響を与え易い環境因子に関する前記対応関係を求め、自走制御を行うことができる。

[0083] また、本実施形態の基準周波数発生装置 11 において、PLL 回路 31 は、リファレンス信号と、デジタル制御発振器 26 が出力する信号と、の位相差を TDC を使用して計測する位相比較器 23 を備える。

[0084] これにより、位相比較器 23 についてもデジタル制御回路で実現容易な構成とすることができるので、小型化及び大量生産に一層好適な構成とすることができる。

[0085] また、本実施形態の基準周波数発生装置 11 において、前記 TDC は、前記位相差を位相比較用遅延素子 52 の遅延量を用いて計測している。

[0086] これにより、微小な遅延量の位相比較用遅延素子 52 を用いることで、高精度に位相差を計測することができる。

[0087] また、本実施形態の基準周波数発生装置 11 は、当該装置が初めて稼動する前の段階で、記憶部 29 には前記対応関係が記憶されている。

[0088] これにより、装置が稼動してすぐに自走制御に移行したような場合でも、制御部 22 が自走制御信号を決定してデジタル制御発振器 26 を制御することができる。

[0089] また、本実施形態の基準周波数発生装置 11 において、記憶部 29 の記憶内容は、基準周波数発生装置 11 の稼動中に新しく得られた前記対応関係で更新可能になっている。

[0090] これにより、デジタル制御発振器 26 の最新の特性を、新しく得られた対応関係に反映させることができる。

[0091] また、本実施形態の基準周波数発生装置 11 において、デジタル制御発振器 26 が出力する信号が、第 1 出力端子 33 から基準周波数信号として出力されている。

- [0092] これにより、簡素な構成で、測位用信号又は前記対応関係に基づいた高精度な基準周波数信号を出力することができる。
- [0093] 次に、上記実施形態の変形例を説明する。図5は第1変形例の基準周波数発生装置11aを概略的に示すブロック図である。なお、本変形例の説明においては、前述の実施形態と同一又は類似の部材には図面に同一の符号を付し、説明を省略する場合がある。
- [0094] 図5に示すように、第1変形例の基準周波数発生装置11aは、上記実施形態の基準周波数発生装置11におけるデジタル制御発振器26と分周器27との間に、副PLL回路（副同期回路）を付加した構成となっている。この副PLL回路は、基準周波数発生装置11aのPLL回路31aの一部を構成するものであり、位相比較器61と、ループフィルタ62と、電圧制御発振器63と、を主要な構成として備えている。
- [0095] 電圧制御発振器63は、水晶振動子を共振器として使用したVCXOであり、外部から印加される電圧のレベルによって、出力する周波数を変更可能に構成されている。なお、この電圧制御発振器63は、恒温槽型電圧制御発振器として構成することもできる。
- [0096] 本変形例では上記実施形態と異なり、デジタル制御発振器26が出力した信号は、副PLL回路の位相比較器61に出力される。位相比較器61は、デジタル制御発振器26が出力した信号と、電圧制御発振器63が出力した信号と、の位相差を計測する。位相比較器61によって計測された位相差は、位相差信号としてループフィルタ62へ出力される。
- [0097] ループフィルタ62は、この位相差信号に基づいて、制御電圧信号を決定する。そして、ループフィルタ62は、この制御電圧信号で電圧制御発振器63を制御して、デジタル制御発振器26が出力する信号と同一位相で同一周波数の信号を電圧制御発振器63から発生させる。電圧制御発振器63が出力した信号は第1出力端子33から基準周波数信号として外部に出力されるとともに、分周器27へ出力される。分周器27で分周された信号は、第2出力端子34からタイミング信号として外部に出力される。

- [0098] この構成により、副PLL回路のループフィルタ62の時定数を長く設定することで、ジッタが無い安定した信号を外部に出力することができる。なお、本変形例では電圧制御発振器63（VCO）が用いられているため、装置の使用可能な温度範囲は従来とほぼ同等となるが、デジタル制御発振器26の出力に基づいて基準周波数信号が生成されるため、自走制御が長時間行われても従来よりも高精度の信号を出力できる点でなお有利であるということができる。
- [0099] 以上に示すように、本変形例の基準周波数発生装置11aにおいて、PLL回路31aは、デジタル制御発振器26が出力する信号に同期した信号を出力する電圧制御発振器63を備える。そして、電圧制御発振器63が出力する信号が、第1出力端子33から基準周波数信号として出力されている。
- [0100] これにより、デジタル制御発振器26の出力信号に含まれるジッタを取り除き、安定した基準周波数信号を出力することができる。
- [0101] 次に、第2変形例を説明する。図6は、第2変形例の基準周波数発生装置11bを概略的に示すブロック図である。図6に示すように、第2変形例の基準周波数発生装置11bは、従来の基準周波数発生装置においてGPS受信機に相当する部分（図6において鎖線で示した部分）を、図1に示す基準周波数発生装置11に相当する構成で置き換えたものとなっている。
- [0102] 以下、具体的に説明する。本変形例の基準周波数発生装置11bは、位相比較器71と、ループフィルタ72と、電圧制御発振器73と、分周器74と、を主要な構成として備える。なお、図6の鎖線で囲んだ部分の構成は図1と全く同様であるため、詳細な説明は省略する。
- [0103] この構成で、デジタル制御発振器26が出力する信号は、分周器27で分周された上で、位相比較器71に入力される。位相比較器71は、分周器27から入力される信号と、電圧制御発振器73が出力した信号を分周器74で分周した信号と、の位相差を計測する。位相比較器71によって計測された位相差は位相差信号としてループフィルタ72へ出力される。
- [0104] ループフィルタ72はこの位相差信号に基づいて、2つの分周器27、7

4でそれぞれ分周された信号が同一位相で同一周波数となるように、電圧制御発振器73への制御電圧信号を決定する。そして、ループフィルタ72は、この制御電圧信号で電圧制御発振器73を制御して、基準周波数信号を発生させる。電圧制御発振器73が出力した信号は第1出力端子75から基準周波数信号として外部に出力されるとともに、分周器74へ出力される。分周器74で分周された信号は、第2出力端子76からタイミング信号として外部に出力される。

[0105] この構成により、既存の構成を大きく変えることなく、その大部分を利用して、自走制御に優れた構成に容易かつ低コストで変更することができる。特に、従来の基準周波数発生装置において位相比較器71の部分がFPGA等で構成されている場合、FPGA上での回路の再設定により、ハードウェアの追加及び変更なしで図6の構成を実現することも可能である。また、前述の第1変形例と同様に、ジッタの無い安定した信号を外部に出力することができる。

[0106] 以上に本発明の好適な実施の形態及び変形例を説明したが、上記の構成は例えば以下のように変更することができる。

[0107] 上記実施形態の基準周波数発生装置11は、GPS衛星からの信号に基づいてリファレンス信号を生成する構成であるが、GNSS (Global Navigation Satellite System) を利用する構成であれば、適宜変更することができる。例えば、GLONASS衛星やGALILEO衛星からの信号に基づいてリファレンス信号を生成する構成に変更することができる。更に、外部装置からのリファレンス信号を取得する構成としても良い。

[0108] 基準周波数発生装置11の外部にGPS受信機21を配置し、自機の外部でリファレンス信号を生成し、自機へ出力させる構成に変更することができる。

[0109] デジタル制御発振器26はリングオシレータに限られず、デジタル化された発振器であり、環境値から特性が計算できる構成であれば、他のデジタル

制御発振器（例えば、キャパシタ等を用いたもの等）を使用することもできる。この場合、環境関連制御情報は、当該デジタル制御発振器の特性に応じたものになる。また、デジタル制御発振器は、数値制御発振器であってもよいし、数値制御発振器を除くデジタル制御発振器であってもよい。

[0110] ループフィルタ 24 は、用いるデジタル制御発振器 26 を制御できる限り、P 制御、I 制御及び D 制御のうち少なくとも 1 つを含む制御器によって、同期制御信号を出力する構成に変更することができる。

[0111] PLL 回路 31 は、供給されるリファレンス信号に同期してデジタル制御発振器 26 を制御する構成である限り、他の同期回路（FLL 回路、DLL 回路等）を使用することもできる。

[0112] 環境関連制御情報は、工場出荷時にだけ求めて記憶部 29 に記憶し、装置稼動時には更新しない構成とすることもできる。この場合、学習処理を省略できるので、定常状態における制御部 22 の負荷を減らすことができる。

[0113] 環境関連制御情報を工場出荷時に設定する場合、実際に電圧値や温度を変化させて遅延特性関数を求めるのではなく、例えば設計値から理論的に計算した遅延特性関数や、経験により求めた遅延特性関数を記憶部 29 に記憶させるように変更することができる。この場合、工場出荷時の設定作業を簡素化できる。

[0114] 検出器 28 は、電圧値及び温度の両方を測定することに代えて、何れか一方だけを測定するように変更しても良い。また、他の環境因子に関する値を測定するように構成しても良い。

[0115] 記憶部 29 は、電圧値及び温度と同期制御信号に含まれる制御値との対応関係を記憶しているが、同じ電圧値及び温度に対して、以前に記憶されたものと異なる制御値をデジタル制御発振器 26 に与えることになる場合も考えられる。この場合は、記憶部 29 の記憶内容を最新の対応関係に更新させることも、記憶部 29 を更新せずに以前の対応関係を使い続けることもできる。また、同じ電圧値及び温度に対して複数の制御値が得られた場合、平均を求める等の各種計算を行って得られた値を、対応関係として記憶することも

できる。なお、平均値の計算は、所定の条件を満たす制御値だけを選択して行うこともできる。更に、同じ電圧値及び温度に対して得られる複数の制御値のバラツキが大きいときは上記のように平均値を求めて記憶部 29 の記憶内容の更新を継続し、制御値が安定した後は記憶内容の更新を停止するようにすることもできる。

[0116] 上記実施形態では環境関連制御情報を関数の形で記憶部 29 に記憶させているが、例えばルックアップテーブルの形で記憶させることもできる。この場合の自走制御において、離散的に得られている電圧値及び温度の点間に対応する制御値は、線補間又は面補間することで求めれば良い。

[0117] 上記実施形態では、遅延素子の 1 個あたりの遅延量 T と電圧値及び温度との関係を求めるときに、全ての遅延素子は同じ遅延量とみなしている。しかしながらこれに代えて、遅延素子をグループ化し、グループ毎に上記の関係を個別に求めることもできる。この場合、遅延素子の個体差をある程度考慮できるので、より安定した制御が可能になる。

[0118] 上記の位相比較器 23、ループフィルタ 24、スイッチ回路 25、デジタル制御発振器 26（リングオシレータ）、分周器 27、制御部 22、及び記憶部 29 は、FPGA に限らず、他のプログラマブルロジックデバイス（例えば、ASIC）上に回路として設定するように構成することもできる。また、GPS 受信機 21 が測位計算等のために ASIC を備える場合は、当該 ASIC 上に上記構成を回路として設定するように変更することもでき、この場合、一層の小型化及び低消費電力化が可能になる。ただし、通常の IC 等の集積回路等により上記の構成を実現しても良いことは勿論である。

符号の説明

- [0119]
- 11 基準周波数発生装置
 - 21 GPS 受信機
 - 22 制御部
 - 23 位相比較器
 - 24 ループフィルタ

- 2 6 デジタル制御発振器
- 2 7 分周器
- 2 9 記憶部
- 3 1 P L L 回路（同期回路）

請求の範囲

- [請求項1] リファレンス信号に基づいて得られた第1制御信号によってデジタル制御発振器を制御する同期回路と、
- 前記デジタル制御発振器が使用される環境を示す環境値を検出する検出器と、
- 前記第1制御信号の制御値と、前記第1制御信号を決定したときの前記環境値と、の対応関係を記憶可能な記憶部と、
- 前記リファレンス信号が取得できなくなると、前記検出器が検出した環境値及び前記記憶部に記憶される対応関係に基づいて第2制御信号を決定し、前記デジタル制御発振器を制御する制御部と、
- を備えることを特徴とする基準周波数発生装置。
- [請求項2] 請求項1に記載の基準周波数発生装置であって、
- 前記記憶部に記憶される対応関係は、前記リファレンス信号と、前記デジタル制御発振器が出力する信号と、が前記同期回路によって同期した状態で求められたものであることを特徴とする基準周波数発生装置。
- [請求項3] 請求項1又は2に記載の基準周波数発生装置であって、
- 前記デジタル制御発振器は遅延素子を備えることを特徴とする基準周波数発生装置。
- [請求項4] 請求項3に記載の基準周波数発生装置であって、
- 前記デジタル制御発振器はリングオシレータであることを特徴とする基準周波数発生装置。
- [請求項5] 請求項1から4までの何れか一項に記載の基準周波数発生装置であって、
- 前記検出器は、環境値として電圧値及び温度のうち少なくとも一方を検出することを特徴とする基準周波数発生装置。
- [請求項6] 請求項1から5までの何れか一項に記載の基準周波数発生装置であって、

前記同期回路は、前記リファレンス信号と、前記デジタル制御発振器が出力する信号と、の位相差をTDCを使用して計測する位相比較器を備えることを特徴とする基準周波数発生装置。

[請求項7] 請求項6に記載の基準周波数発生装置であって、

前記TDCは、前記位相差を位相比較用遅延素子の遅延量を用いて計測することを特徴とする基準周波数発生装置。

[請求項8] 請求項1から7までの何れか一項に記載の基準周波数発生装置であって、

基準周波数発生装置が初めて稼動する前の段階で、前記記憶部に前記対応関係が記憶されていることを特徴とする基準周波数発生装置。

[請求項9] 請求項1から8までの何れか一項に記載の基準周波数発生装置であって、

前記記憶部の記憶内容は、基準周波数発生装置の稼動中に新しく得られた前記対応関係で更新可能であることを特徴とする基準周波数発生装置。

[請求項10] 請求項1から9までの何れか一項に記載の基準周波数発生装置であって、


前記デジタル制御発振器が出力する信号を基準周波数信号とすることを特徴とする基準周波数発生装置。

[請求項11] 請求項1から9までの何れか一項に記載の基準周波数発生装置であって、


前記同期回路は、前記デジタル制御発振器が出力する信号に同期した信号を出力する電圧制御発振器を備え、

前記電圧制御発振器が出力する信号を基準周波数信号とすることを特徴とする基準周波数発生装置。


[図1]




[図2]




[図4]



[図5]



[図6]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2010/056765

A. CLASSIFICATION OF SUBJECT MATTER

H03L7/14(2006.01) i, H03L7/085(2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H03L7/06-7/23, G01S5/14

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho 1922-1996 Jitsuyo Shinan Toroku Koho 1996-2010

Kokai Jitsuyo Shinan Koho 1971-2010 Toroku Jitsuyo Shinan Koho 1994-2010

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2002-217722 A (Maspro Denkoh Corp.), 02 August 2002 (02.08.2002), paragraphs [0016] to [0046]; fig. 1 to 6 (Family: none)	1-11
Y	Microfilm of the specification and drawings annexed to the request of Japanese Utility Model Application No. 93710/1990 (Laid-open No. 50935/1992) (Yamaha Corp.), 28 April 1992 (28.04.1992), page 3, line 13 to page 4, line 2; page 6, line 8 to page 7, line 10; fig. 1, 4 (Family: none)	1-11

☒ Further documents are listed in the continuation of Box C.☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
08 June, 2010 (08.06.10)Date of mailing of the international search report
22 June, 2010 (22.06.10)Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2010/056765

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2009-105651 A (Panasonic Corp.), 14 May 2009 (14.05.2009), paragraphs [0035] to [0044]; fig. 1 to 7 & US 2009/0102570 A1	6-11
Y	JP 2000-286698 A (Furuno Electric Co., Ltd.), 13 October 2000 (13.10.2000), paragraphs [0018], [0019]; fig. 1 (Family: none)	11
A	JP 2-100518 A (NEC Corp.), 12 April 1990 (12.04.1990), entire text; all drawings (Family: none)	1-11

A. 発明の属する分野の分類 (国際特許分類 (I P C))

Int.Cl. H03L7/14(2006.01)i, H03L7/085(2006.01)i

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (I P C))

Int.Cl. H03L7/06- 7/23, G01S 5/14

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1 9 2 2 - 1 9 9 6 年
日本国公開実用新案公報	1 9 7 1 - 2 0 1 0 年
日本国実用新案登録公報	1 9 9 6 - 2 0 1 0 年
日本国登録実用新案公報	1 9 9 4 - 2 0 1 0 年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 2002-217722 A (マスプロ電工株式会社) 2002. 08. 02, 段落【0016】 - 【0046】, 図 1-6 (ファミリーなし)	1-11
Y	日本国実用新案登録出願 2-93710 号(日本国実用新案登録出願公開 4-50935 号)の願書に添付した明細書及び図面の内容を撮影したマイ クロフィルム (ヤマハ株式会社) 1992. 04. 28, 第 3 頁第 13 行-第 4 頁第 2 行, 第 6 頁第 8 行-第 7 頁第 10 行, 第 1 図, 第 4 図 (ファミリーなし)	1-11

☒ C 欄の続きにも文献が列挙されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)
「O」口頭による開示、使用、展示等に言及する文献
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」特に関連のある文献であって、当該文献と他の 1 以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」同一パテントファミリー文献

国際調査を完了した日

0 8 . 0 6 . 2 0 1 0

国際調査報告の発送日

2 2 . 0 6 . 2 0 1 0

国際調査機関の名称及びあて先

日本国特許庁 (I S A / J P)

郵便番号 1 0 0 - 8 9 1 5

東京都千代田区霞が関三丁目 4 番 3 号

特許庁審査官 (権限のある職員)

上田 智志

5 W

3 6 6 4

電話番号 0 3 - 3 5 8 1 - 1 1 0 1 内線 3 5 7 4

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 2009-105651 A (パナソニック株式会社) 2009.05.14, 段落【0035】－【0044】, 図1-7 & US 2009/0102570 A1	6-11
Y	JP 2000-286698 A (古野電気株式会社) 2000.10.13, 段落【0018】, 【0019】, 図1 (ファミリーなし)	11
A	JP 2-100518 A (日本電気株式会社) 1990.04.12, 全文, 全図 (ファミリーなし)	1-11