

POLSKA  
RZECZPOSPOLITA  
LUDOWA



URZĄD  
PATENTOWY  
PRL

# OPIS PATENTOWY

64470

Patent dodatkowy  
do patentu

Zgłoszono: 08.V.1969 (P 133 442)

Pierwszeństwo: \_\_\_\_\_

Opublikowano: 15.I.1972

Kl. 68 a, 39

MKP E 05 b, 47/00

BIBLIOTEKA

UKB  
Urząd Patentowy  
Polskiej Rzeczypospolitej Ludowej

Współtwórcy wynalazku: Jerzy Zawisza, Jerzy Dyczkowski, Henryk Gajewski

Właściciel patentu: Dowództwo Wojsk Lotniczych, Warszawa (Polska)

## Deszyfrator kodu elektronicznego zamka szyfrowego

1

Wynalazek dotyczy deszyfratora kodu elektronicznego zamka szyfrowego przeznaczonego do ochrony budynków, pomieszczeń, kas pancernych i podobnych obiektów.

Znane typy deszyfratorów kodu będących zasadniczą częścią każdego szyfrowego urządzenia zabezpieczającego oparte są głównie na elementach mechanicznych lub elektromechanicznych. Wadą tych urządzeń jest wysoki koszt mechanicznych elementów precyzyjnych oraz ograniczona liczba wariantów kodów otwierających zamek.

Celem wynalazku jest opracowanie deszyfratora kodu elektronicznego zamka szyfrowego charakteryzującego się niskim kosztem budowy i zapewniającego dowolnie dużą liczbę wariantów kodów otwierających zamek.

Cel ten został osiągnięty przez skonstruowanie deszyfratora kodu elektronicznego zamka szyfrowego wyposażonego w  $n$  gniazd kodowych i posiadającego  $n-2$  elementów ferotranzystorowych przez które przechodzą: uzwojenie zapisujące idące od pierwszego gniazda kodowego, uzwojenie kasujące idące od  $n$ -tego gniazda kodowego,  $n-2$  uzwojeń przesuwających z których każde idzie od  $i$ -tego gniazda kodowego ( $i = 2, 3, \dots, n-1$ ) przy czym prąd w uzwojeniu zapisującym zapisuje jedynek logiczną do pierwszego elementu ferotranzystorowego i zeruje pozostałe elementy, prąd w uzwojeniu kasującym zeruje wszystkie elementy ferotranzystorowe, prąd w  $i$ -tym uzwojeniu przesuwającym zeruje

2

wszystkie elementy ferotranzystorowe i oprócz  $(i + 1)$ -go przy czym dodatkowo elementy ferotranzystorowe połączone są tak, że do obwodu kolektora  $k$ -tego elementu włączone jest uzwojenie łączące, za pomocą którego zapisuje się jedynek logiczną do  $k-1$  elementu przy zerowaniu  $k$ -tego elementu ( $k = 1, 2, 3, \dots, n-3$ ).

Schemat ideowy deszyfratora kodu według wynalazku pokazany jest na rysunku.

Deszyfrator kodu jest zbudowany w oparciu o logiczne elementy ferotranzystorowe  $E$  połączone uzwojeniami idącymi od gniazd kodowych  $G$ , przy czym do dowolnego gniazda kodowego  $G$  podłączone jest tylko jedno uzwojenie. Sposób podłączenia uzwojenia zapisującego  $Z$  jest taki, że prąd płynący od pierwszego gniazda kodowego zapisuje jedynek logiczną do pierwszego elementu i zeruje pozostałe elementy. Prąd w uzwojeniu kasującym  $K$  płynący od  $n$ -tego gniazda zeruje wszystkie elementy ferotranzystorowe  $E$ , zaś prąd w każdym z  $n-2$  uzwojeń przesuwających  $P$  płynący z  $i$ -tego gniazda kodowego zeruje wszystkie elementy ferotranzystorowe  $E$  oprócz  $(i + 1)$ -go ( $i = 2, 3, \dots, n-1$ ).

Elementy ferotranzystorowe  $E$  połączone są uzwojeniami łączącymi  $L$  za pomocą których zapisuje się jedynek logiczną do  $(k + 1)$ -go elementu ferotranzystorowego przy zerowaniu  $k$ -tego elementu ( $k = 1, 2, 3, \dots, n-3$ ). Uzwojenia przesuwające  $P$  mogą być zastąpione jednym uzwojeniem zerującym  $U$  za pomocą którego mogą być zerowane wszyst-

kie elementy ferotranzystorowe E. Dowolne i-te gniazdo G jest podłączone do uzwojenia U po (i-1)-tym elemencie, ale przed i-tym elementem ferotranzystorowym.

Działanie deszyfratora kodu według wynalazku jest następujące. Podłączenie źródła prądu do pierwszego gniazda kodowego G powoduje przepływ prądu przez uzwojenie zapisujące Z. Do pierwszego elementu zapisuje się jedynekę logiczną, pozostałe zaś są zerowane. Podłączając źródło prądu do drugiego gniazda kodowego przez pierwsze uzwojenie przesuwające przepływa prąd. Pierwszy element jest zerowany co powoduje, że przez uzwojenie łączące L zapisuje się jedynekę logiczną do drugiego elementu.

Podłączając źródło prądu do kolejnego i-tego gniazda następuje zerowanie (i-1)-go elementu i zapisanie jedynek logicznej do i-tego elementu. W ten sposób jedynek logiczna jest przesuwana kolejno w elementach deszyfratora. Czynności te przeprowadza się do momentu gdy jedynek logiczna zostanie zapisana do (n-2)-go elementu.

Podłączając źródło prądu do (n-1)-ego gniazda następuje wyzerowanie (n-2)-go elementu w wyniku czego uzyska się sygnał wejściowy, który uruchamia zamek szyfrowy. W przypadku gdy nie będzie zachowana kolejność podłączania źródła prądu do gniazd kodowych G elementy ferotranzystorowe E będą wyzerowane i proces ustawiania kodu należy przeprowadzić od początku. Podłączenie źródła prądu do n-tego gniazda powoduje również wyzerowanie wszystkich elementów ferotranzystorowych E deszyfratora. Jeśli jedynek logiczna była w (n-2)-gim elemencie ferotranzystorowym, zerowanie (n-2)-go elementu nie powoduje otwarcia zamka, gdyż uzwojenie kasujące K zawsze blokuje otwarcie zamka.

W przypadku, gdy w deszyfratorze do przesuwania jedynek logicznej wykorzystuje się uzwojenie zerujące U mechanizm działania deszyfratora jest identyczny, jednakże wówczas gdy jedynek logiczna jest zapisana w k-tym elemencie podłączenie źródła prądu do dowolnego z gniazd o numerach 2,3,...,k-1 nie powoduje wyzerowania elementów deszyfratora i proces ustawiania kodu może być kontynuowany. Ilość wariantów ustawiających kod ulega zmniejszeniu.

#### Zastrzeżenia patentowe

1. Deszyfrator kodu elektronicznego zamka szyfrowego wyposażony w n gniazd kodowych **znamienny tym**, że posiada n-2 elementów ferotranzystorowych (E) przez które przechodzą; uzwojenie zapisujące (Z) idące od pierwszego gniazda kodowego, uzwojenie kasujące (K) idące od n-tego

gniazda kodowego, n-2 uzwojeń przesuwających (P) z których każde idzie od i-tego gniazda kodowego ( $i = 2, 3, \dots, n-1$ ) przy czym prąd w uzwojeniu zapisującym (Z) zapisuje jedynekę logiczną do pierwszego elementu ferotranzystorowego i zeruje pozostałe elementy, prąd w uzwojeniu kasującym (K) zeruje wszystkie elementy ferotranzystorowe (E), prąd w i-tym uzwojeniu przesuwającym (P) zeruje wszystkie elementy ferotranzystorowe (E) oprócz (i + 1)-go, przy czym dodatkowo elementy ferotranzystorowe (E) podłączone są tak, że w obwód kolektora k-tego elementu włączone jest uzwojenie łączące (L), za pomocą którego zapisuje się jedynekę logiczną do (k + 1)-go elementu przy zerowaniu k-tego elementu ferotranzystorowego ( $k = 1, 2, 3, \dots, n-3$ ).

2. Deszyfrator kodu według zastrzeżenia 1, **znamienny tym**, że do elementów ferotranzystorowych (E) podłączone jest uzwojenie zerujące (U) za pomocą którego są zerowane wszystkie elementy ferotranzystorowe (E) przy czym dowolne i-te gniazdo kodowe jest podłączone do uzwojenia zerującego (U) po (i + 1)-ym elemencie ferotranzystorowym, ale przed i-tym elementem ferotranzystorowym.

