



# (12)发明专利

(10)授权公告号 CN 105717577 B

(45)授权公告日 2019.05.17

(21)申请号 201610196689.9

(22)申请日 2016.03.31

(65)同一申请的已公布的文献号  
申请公布号 CN 105717577 A

(43)申请公布日 2016.06.29

(73)专利权人 武汉光迅科技股份有限公司  
地址 430205 湖北省武汉市江夏区藏龙岛  
开发区潭湖路1号

(72)发明人 黄钊 张博 胡毅 马卫东

(74)专利代理机构 北京天奇智新知识产权代理  
有限公司 11340

代理人 朱海江

(51)Int.Cl.  
G02B 6/26(2006.01)

(56)对比文件

US 2002/0009268 A1,2002.01.24,  
JP 特开2005-308918 A,2005.11.04,  
CN 101398513 A,2009.04.01,  
CN 104698557 A,2015.06.10,  
CN 103383482 A,2013.11.06,  
CN 104597567 A,2015.05.06,  
CN 104765101 A,2015.07.08,

审查员 李清娜


权利要求书2页 说明书5页 附图2页

## (54)发明名称

一种用于光学耦合的光纤阵列制作方法及耦合方法、器件

## (57)摘要

本发明提供一种用于光学耦合的光纤阵列制作方法及耦合方法、器件,光纤阵列制作包括如下步骤:将光纤阵列的裸纤压入V型槽中,裸纤末端与V型槽末端对齐,在压入V型槽的裸纤上盖上盖玻片固定,该盖玻片不覆盖V型槽的末端,该盖玻片的末端与V型槽的末端相隔大于与该光纤阵列耦合的硅光芯片台阶深度的距离,使光纤阵列的末端在V形槽的支撑下形成一个台阶;在未被盖玻片盖住的裸纤上点胶固定住裸纤;在光纤阵列末端的台阶处涂上与V型槽末端平齐的填充物;步骤4、将光纤阵列端面抛光,抛光完成后除去填充物,露出台阶。本发明采用台阶型光纤阵列解决了普通光纤阵列由于和芯片耦合端面距离远导致的耦合损耗大的问题。



1. 一种用于光学耦合的光纤阵列制作方法,其特征在于:包括如下步骤:

步骤1、将光纤阵列末端的涂覆层去除,露出裸纤;

步骤2、硅光芯片的输入侧和输出侧分别包括耦合端面和划片端面,耦合端面和划片端面之间预留有一段保护距离,形成台阶状的硅光芯片端面;将裸纤压入V型槽中,裸纤末端与V型槽末端对齐,在压入V型槽的裸纤上盖上盖玻片固定,该盖玻片不覆盖V型槽的末端,该盖玻片的末端与V型槽的末端相隔大于与该光纤阵列耦合的硅光芯片台阶深度的距离,使光纤阵列的末端在V型槽的支撑下形成一个台阶;在V型槽的支撑下形成在光纤阵列末端形成的台阶深入硅光芯片一侧端面的台阶内,使得光纤阵列的末端与一侧的耦合端面相耦合,光纤阵列的盖玻片末端与硅光芯片的划片端面相对;

步骤3、在未被盖玻片盖住的裸纤上点胶固定住裸纤;在光纤阵列末端的台阶处涂上与V型槽末端平齐的填充物;

步骤4、将光纤阵列端面抛光,抛光完成后除去填充物,露出台阶。

2. 根据权利要求1所述的一种用于光学耦合的光纤阵列制作方法,其特征在于:所述步骤3中的填充物软化后具有流动性、固化后可被抛光、易去除的理化性质。

3. 根据权利要求1所述的一种用于光学耦合的光纤阵列制作方法,其特征在于:所述步骤3中的填充物采用石蜡或者松香。

4. 根据权利要求3所述的一种用于光学耦合的光纤阵列制作方法,其特征在于:所述步骤3中采用加热石蜡融化,滴于光纤阵列末端的台阶处,使石蜡在常温下慢慢凝固填充满整个台阶区域。

5. 根据权利要求1所述的一种用于光学耦合的光纤阵列制作方法,其特征在于:所述步骤4中光纤阵列端面抛光采用0度角抛光,抛光后置于显微镜下观察光纤端面,若端面有瑕疵则继续抛光,直至得到满足要求的抛光端面。

6. 根据权利要求2所述的一种用于光学耦合的光纤阵列制作方法,其特征在于:所述步骤4中除去填充物方法具体如下:将抛光完成的光纤阵列置于盛有酒精的烧杯中,采用温度40摄氏度、功率50W、超声10分钟进行超声清洗,观察石蜡是否完全脱落,重复此超声清洗操作,直到石蜡完全脱落,取出光纤阵列。

7. 根据权利要求1所述的一种用于光学耦合的光纤阵列制作方法,其特征在于:所述步骤3中裸纤上采用紫外胶,点胶量以充分覆盖住裸纤为宜,照射紫外光使胶固化。

8. 一种用于将权利要求1-7中任一项所述方法所制作的光纤阵列与硅光芯片相耦合的方法,其特征在于:包括如下步骤:

步骤5、所述耦合端面带有耦合结构,使用一个光纤阵列夹具夹持一个光纤阵列,并使该光纤阵列的台阶部与硅光芯片的输入端的耦合端面相对准,将此光纤阵列作为输入端光纤阵列;使用另一个光纤阵列夹具夹持另一个光纤阵列,并使该光纤阵列的台阶部与硅光芯片的输出端的耦合端面相对准,将此光纤阵列作为输出端光纤阵列;使输入端光纤阵列和输出端光纤阵列的盖玻片与硅光芯片的划片端面相对;将输入端光纤阵列的首尾两根光纤接在光源上,将输出端光纤阵列的首尾两根光纤接在光功率计上,调整两个光纤阵列夹具,使得通过两根光纤输入光功率计的光功率调到最大,此时输入端光纤阵列和输出端光纤阵列的首尾两根光纤实现耦合对准,其他未通光的光纤则按照光纤阵列和所述耦合结构的加工精度实现对准;

步骤6、在悬空的输入端光纤阵列和输出端光纤阵列下方分别垫入垫块,将垫块固定在芯片基板;用折射率匹配胶滴于输入端光纤阵列和输出端光纤阵列与硅光芯片之间的缝隙,使折射率匹配胶固化。

## 一种用于光学耦合的光纤阵列制作方法及耦合方法、器件

### 技术领域

[0001] 本发明涉及一种光通信器件的制作方法,具体涉及一种用于光学耦合的光纤阵列制作方法,特别是涉及一种应用于硅光芯片耦合的光纤阵列制作方法及其耦合方法、硅光芯片器件,本发明属于通信领域。

### 背景技术

[0002] 近年来,随着CMOS工艺的不断发展和,IC芯片流片工艺的特征尺寸越来越小,这为以亚微米尺寸光波导为基础的硅光子学提供了广阔的发展空间。与传统的InP集成光电子芯片相比,硅光芯片具有尺寸小、集成度高、成本低廉等众多优势,作为目前片上光互联最有前途的解决方案之一,硅光子学已经成为业界里面炙手可热的研究课题。

[0003] 然而,尽管硅光子具有很多得天独厚的优势,但是在产业化的道路上却面临着若干技术难题,其中一个技术难题便是光纤与硅光芯片的耦合。单模光纤的芯径为 $125\mu\text{m}$ ,模斑大小约为 $10\mu\text{m}$ ,而硅基光波导的特征尺寸都在亚微米量级,二者之间存在严重的模斑失配,如果直接做耦合对准,会造成很大的耦合损耗。

[0004] 一种解决该问题的方法是,采用模斑变换器(SSC)结构,光纤的光进入SSC,光波在SSC中传播的过程中,模斑被逐渐压缩至亚微米尺寸,与硅光波导匹配,进入硅波导。

[0005] SSC结构一般通过特定的工艺加工在硅光芯片上,对于悬臂梁型的SSC耦合结构,由于悬臂波导的存在,其耦合端面往往不能通过直接的机械抛光来制作,而是用刻蚀的方法来实现。硅光芯片的厚度一般在数百微米的量级,SSC耦合端面的刻蚀深度通常会小于芯片厚度,因为这个高度差的存在,硅光芯片边缘SSC耦合端面处会形成一个台阶,这给芯片和光纤的耦合带来了一定的难度。

### 发明内容

[0006] 为了克服现有技术不足,本发明提出了一种用于光学耦合的光纤阵列制作及其耦合方法、器件,该方法可以制作台阶型光纤阵列与台阶型耦合端面的硅光芯片进行耦合。该方法简单易行,利于大批量的生产,可快速实现光纤与硅光芯片的对准耦合并且不受通道数的限制。

[0007] 根据硅光芯片耦合端面台阶的尺寸,制作耦合端面带有台阶结构的光纤阵列,然后将硅光芯片用胶固定在基板上,置于光学耦合平台进行通光耦合对准。光纤阵列与硅光芯片对准后,在光纤阵列下方,加上厚度合适的垫块,加紫外胶固化后垫块和光纤阵列固定在基板上,并老化。然后加匹配液在光纤阵列和硅光芯片的耦合端面,并固化。最终实现光纤阵列和硅光芯片的耦合封装。

[0008] 本发明的技术方案是:

[0009] 一种用于光学耦合的光纤阵列制作方法,包括如下步骤:步骤1、将光纤阵列末端的涂覆层去除,露出足够长度的裸纤;步骤2、将裸纤压入V型槽中,裸线末端与V型槽末端对齐,在压入V型槽的裸纤上盖上盖玻片固定,该盖玻片不覆盖V型槽的末端,该盖玻片的末端

与V型槽的末端相隔大于与该光纤阵列耦合的硅光芯片台阶深度的距离,使光纤阵列的末端在V形槽的支撑下形成一个台阶;步骤3、在未被盖玻片盖住的裸纤上点胶固定住裸纤;在光纤阵列末端的台阶处涂上与V型槽末端平齐的填充物;步骤4、将光纤阵列端面抛光,抛光完成后除去填充物,露出台阶。

[0010] 所述步骤3中的填充物软化后具有流动性、固化后可被抛光、易去除的理化性质。

[0011] 所述步骤3中的填充物采用石蜡或者松香或者热塑类树脂。

[0012] 所述步骤3中采用加热石蜡融化,滴于光纤阵列末端的台阶处,使石蜡在常温下慢慢凝固填充满整个台阶区域。

[0013] 所述步骤4中光纤阵列端面抛光采用0度角抛光,抛光后置于显微镜下观察光纤端面,若端面有瑕疵则继续抛光,直至得到满足要求的抛光端面。

[0014] 所述步骤4中除去填充物方法具体如下:将抛光完成的光纤阵列置于盛有酒精的烧杯中,采用温度40摄氏度、功率50W、超声10分钟进行超声清洗,观察石蜡是否完全脱落,重复此超声清洗操作,直到石蜡完全脱落,取出光纤阵列。

[0015] 所述步骤3中裸纤上采用紫外胶,点胶量以充分覆盖住裸纤为宜,照射紫外光使胶固化。

[0016] 用于以上方法所制作的光纤阵列与硅光芯片相耦合的方法,包括:

[0017] 步骤5、使用一个光纤阵列夹具夹持一个光纤阵列,并使该光纤阵列的台阶部与硅光芯片的输入端的耦合端面相对准,将此光纤阵列作为输入端光纤阵列;使用另一个光纤阵列夹具夹持另一个光纤阵列,并使该光纤阵列的台阶部与硅光芯片的输出端的耦合端面相对准,将此光纤阵列作为输出端光纤阵列;使输入端光纤阵列和输出端光纤阵列的盖玻片与硅光芯片的划片端面相对;将输入端光纤阵列的首尾两根光纤接在光源上,将输出端光纤阵列的首尾两根光纤接在光功率计上,调整两个光纤阵列夹具,使得通过两根光纤输入光功率计的光功率调到最大,此时输入端光纤阵列和输出端光纤阵列的首尾两根光纤实现耦合对准,其他未通光的光纤则按照光纤阵列和芯片耦合结构的加工精度实现对准;步骤6、在悬空的输入端光纤阵列和输出端光纤阵列下方分别垫入垫块,将垫块固定在芯片基板;用折射率匹配胶滴于输入端光纤阵列和输出端光纤阵列与硅光芯片之间的缝隙,使折射率匹配胶固化。

[0018] 所述硅光芯片的输入侧和输出侧分别包括耦合端面和划片端面,所述耦合端面带有耦合结构,耦合端面和划片端面之间预留有一段保护距离,形成台阶状的硅光芯片端面,其特征在于:在V形槽的支撑下形成在光纤阵列末端台阶深入硅光芯片一侧端面的台阶内,使得光纤阵列的末端与一侧的耦合端面相耦合,光纤阵列的盖玻片末端与硅光芯片的划片端面相对。

[0019] 光纤阵列的V型槽5的间距和硅光耦合结构的间距相同,误差不超过 $\pm 2\mu\text{m}$ 。

[0020] 本发明方法具有如下优点:

[0021] 本发明提供了一种光纤阵列与硅光芯片的低成本耦合封装方法;

[0022] 本发明使用台阶型光纤阵列解决了普通光纤阵列由于和芯片耦合端面距离远导致的耦合损耗大的问题。

## 附图说明

- [0023] 图1是本发明中台阶型硅光芯片的示意图；
- [0024] 图2是本发明中台阶型光纤阵列的机械结构示意图；
- [0025] 图3是本发明中台阶型光纤阵列的涂胶和填充物示意图；
- [0026] 图4是本发明中耦合过程示意图；
- [0027] 图5是本发明中耦合完成的光纤阵列和硅光芯片示意图；
- [0028] 其中：
- |                    |             |
|--------------------|-------------|
| [0029] 1:硅光芯片；     | 2:芯片耦合端面；   |
| [0030] 3:芯片划片端面；   | 4:盖玻片；      |
| [0031] 5:V型槽；      | 6:裸纤；       |
| [0032] 7:光纤涂覆层；    | 8:盖玻片固定胶；   |
| [0033] 9:裸纤固定胶；    | 10:填充物；     |
| [0034] 11:输入端光纤阵列； | 12:输出端光纤阵列； |
| [0035] 13:垫块；      | 14:基板；      |
| [0036] 15:耦合匹配胶；   | 16:垫块固定胶；   |
| [0037] 17:微调架；     | 18:光纤阵列夹具；  |
| [0038] 19:光源；      | 20:光功率计；    |

## 具体实施方式

[0039] 下面结合实施例和附图对发明中的光纤阵列与硅光芯片的耦合方法做出详细说明。

[0040] 图1是待耦合硅光芯片1的示意图，芯片耦合端面2为带有特定耦合结构的耦合端面，由CMOS工艺中的感应耦合等离子体工艺刻蚀而成，芯片划片端面3为划片端面。为了避免划片的时候破坏耦合端面，一般在芯片加工的时候会在芯片耦合端面和划片端面之间预留一段保护距离，所以形成了台阶状的芯片端面。

[0041] 图2是针对图1中的芯片尺寸制作的光纤阵列组装。由末端去掉涂覆层7的4芯光纤阵列6、V型槽5、盖玻片4点胶固定组成，光纤阵列盖玻片4的厚度应小于硅光芯片1的厚度，这样能保证纤芯中心和芯片耦合结构中心能顺利对准，并在光纤阵列下方垫入合适的垫块13；按图3将光纤点胶9固定，并在光纤阵列的台阶上涂上填充物10进行端面抛光，抛光完成后，去除填充物10，露出台阶。

[0042] 光纤阵列制作完成后，如图3所示，就可以按照图4的框图搭建耦合平台进行光纤阵列与硅光芯片的耦合。将输入光纤阵列11的首尾两根光纤接在光源19上，将输出光纤阵列12的首尾两根光纤接在光功率计20上，使用六维微调架17调整光纤阵列夹具18，将两根光纤的光功率调到最大，此时首尾两根光纤实现耦合对准，其他未通光的光纤则按照光纤阵列和芯片耦合结构的加工精度实现对准。

[0043] 耦合对准后，用折射率匹配液固定光纤阵列和芯片，然后在悬空的光纤阵列下方，放入尺寸合适的垫块13。垫块13垫入后，用胶将垫块13固定在基板14上，完成光纤阵列与硅光芯片的耦合。

[0044] 具体操作步骤如下：

[0045] 步骤1、将光纤阵列末端的光纤涂覆层7用剥纤钳去处,露出裸纤6;裸纤6的端面用切割刀进行切割,保证切割端面平齐;

[0046] 步骤2、将裸纤6压入已设计加工好的V型槽5中,裸纤6末端与V型槽5末端对齐。在V型槽5上点胶,即盖玻片固定胶8,固定光纤,盖上盖玻片4;盖玻片4的末端与V型槽5的末端相隔一定的距离,该距离应略大于芯片台阶的深度,保证光纤端面与芯片耦合端面能充分靠近;由于这个距离的存在,光纤阵列的末端,会形成一个台阶,该台阶与芯片台阶相扣合匹配;确定盖玻片4的表面基本水平后,照射紫外光使胶固化,固定盖玻片4;

[0047] 步骤3、光纤阵列末端未被盖玻片4盖住的裸纤6上点胶,即裸纤固定胶9,点胶量以充分覆盖住裸纤6为宜;照射紫外光使胶固化,光纤被固定住;在光纤阵列末端的台阶处涂上填充物10,填充物10的量以和V型槽5末端平齐为宜;本实施例中我们选取了石蜡加热使石蜡融化,滴于光纤阵列末端的台阶处,石蜡在常温下慢慢凝固,填充满整个台阶区域;填充物10除了用石蜡之外,亦可采用其他替代材料,只要方便抛光之后填充物10能很好地去掉即可;可以采用石蜡、松香、热塑类树脂,以及其他替代物,填充物10具有软化后具有一定流动性,固化后可被抛光,易去除的理化性质。

[0048] 步骤4、对末端台阶涂好填充物10的光纤阵列进行0度角抛光,抛光后置于显微镜下观察光纤端面,若端面有瑕疵(划痕、凸起、坑凹等),则继续抛光,直至得到满足要求的抛光端面;将抛光完成的光纤阵列置于盛有酒精的烧杯中,进行超声清洗,温度40摄氏度,功率50W,超声10分钟,观察石蜡是否完全脱落,重复此超声清洗操作,直到石蜡完全脱落,取出光纤阵列;

[0049] 步骤5、光纤阵列制作完成后,按照图4的框图搭建耦合平台进行光纤阵列与硅光芯片的耦合,在V形槽5的支撑下形成在光纤阵列末端台阶伸入硅光芯片1一侧端面的台阶内,使得光纤阵列的末端与一侧的耦合端面2相耦合,光纤阵列的盖玻片4末端与硅光芯片的划片端面3相对,使用光纤阵列夹具18夹持光纤阵列。将输入端光纤阵列11的首尾两根光纤接在光源19上,将输出端光纤阵列12的首尾两根光纤接在光功率计20上,使用六维微调架17调整光纤阵列夹具18,将两根光纤的光功率调到最大,此时首尾两根光纤实现耦合对准,其他未通光的光纤则按照光纤阵列和芯片耦合结构的加工精度实现对准;

[0050] 步骤6、耦合对准后,在悬空的光纤阵列下方,垫入设计好的垫块13。缓慢垫入垫块13,以刚好与光纤阵列接触为宜,观察功率计20的读数。垫块13垫入后,读数没变,则用紫外固化胶16将垫块13固定在基板14上。接下来,用耦合匹配液滴于光纤阵列和芯片之间的缝隙,照射紫外光使耦合匹配胶15固化。

[0051] 如图5所示,完成光纤阵列与硅光芯片的耦合。

[0052] 硅光芯片1的耦合端面台阶高度应大于光纤阵列裸纤的半径,光纤阵列盖玻片4的厚度应小于芯片厚度,这样能保证纤芯中心和芯片耦合结构中心能顺利对准。

[0053] 所述硅光SOI片包括限制层和顶硅层,顶硅层的厚度为0.1-5 $\mu\text{m}$ ,限制层的厚度大于1 $\mu\text{m}$ ;所述基板14可以采取不同材料,基板14用于固定硅光芯片1,基板14表面应平整,放置于水平的耦合平台上;所述光纤阵列不限于V型槽5和盖板4组成,也可以是一次成型的玻璃毛细管结构;所述V型槽5的可以选取不同材料,材质需要可用于研磨抛光,制作V型槽5的方法可以是刻蚀、激光、机械加工等直接成型,或采用两个部分叠加形成;光纤阵列中的光纤不局限于单模光纤,也可以是其他类型的光纤;抛光填充物可以选取不同材料,选取时需

要考虑方便抛光后的去除；光纤阵列的垫块13可以可采用硅、玻璃、塑料等材料但并不限于此类材料制作；垫块13的垫入方式，可以是分两块垫块13从光纤阵列的两侧垫入，也可以是一块垫块直接垫入光纤阵列的正下方。

[0054] 芯片固定用胶、盖玻片固定胶8、裸纤固定胶9、垫块固定胶16可以采取不同的胶材料，固化方式可以是热固化和紫外固化。光纤和芯片耦合的匹配胶，折射率在1.3~1.6之间选取。V型槽5的间距和硅光耦合结构的间距相同，误差不超过 $\pm 2\mu\text{m}$ 。

[0055] 虽然本发明已经详细示例并描述了相关的特定实施例做参考，但对本领域的技术人员来说，在阅读和理解了该说明书和附图后，在不背离本发明的思想和范围特别是上述装置实施的功能上，可以在装置形式和细节上作出各种改变。这些改变都将落入本发明的权利要求所要求的保护范围。






图1




图2




图3




图4




图5