(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(51) Int. Cl.[6]
H01J 1/30

(45) 공고일자 1999년01월15일
(11) 등록번호 특0167870
(24) 등록일자 1998년09월30일

(21) 출원번호 특1994-005078
(22) 출원일자 1994년03월15일
(65) 공개번호 특1994-022883
(43) 공개일자 1994년10월21일
(30) 우선권주장 93-54018 1993년03월15일 일본(JP)

(73) 특허권자 가부시키가이샤 도시바 사토 후미오
일본국 가나가와현 가와사키시 사이와이구 호리가와정 72번지
(72) 발명자 나카모토 마사유키
일본국 가나가와현 가와사키시 사이와이구 고무가이도시바정 1번지 가부시키가이샤 도시바 연구개발센터내
오노 도미오
일본국 가나가와현 가와사키시 사이와이구 고무가이도시바정 1번지 가부시키가이샤 도시바 연구개발센터내
(74) 대리인 김윤배, 이범일

심사관 : 이두희

(54) 전계방출형 냉음극 및 그 제조방법

요약

본 발명은, 전계방출효율이 높으면서 변동없이 균일하고, 더욱이 고수율로 제작할 수 있는 생산성이 풍부한 전계방출형 냉음극을 제공한다.

본 발명에 있어서는, 에미터(25)의 형성을 종래의 회전퇴적법과는 다른 이방성 에칭 등의 포토리소그래피 공정으로 형성한 凹부(5) 및 창부(17)의 정확한 형상에 따라 형성된 제1절연층(13)을 원형으로서 이용하고, 이것에 에미터층(27)의 재료를 충전함으로써 형성할 수 있으므로써 형성할 수 있으므로, 에미터(25)를 정확한 형상 및 치수로 형성할 수 있다.

대표도



명세서

[발명의 명칭]

전계방출형 냉음극 및 그 제조방법

[도면의 간단한 설명]

제1도는 본 발명에 따른 전계방출형 냉음극의 제2절연층의 형성까지의 공정을 나타낸 도면.

제2도는 본 발명에 따른 전계방출형 냉음극의 제2절연층의 형성으로부터 완성될 때까지의 공정을 나타낸 도면.

제3도는 본 발명에 따른 전계방출형 냉음극의 구조를 나타낸 도면.

제4도는 종래의 전계방출형 냉음극의 제조방법을 나타낸 도면이다.

* 도면의 주요부분에 대한 부호의 설명

1 : 실리콘(Si) 단결정기판 3 : 제1주면(主面)
5 : 凹부 13 : 제1절연층
15 : 제2주면 17 : 창부(窓部)

19 : 추상(錐狀)부분 21 : 측벽

23 : 제2절연층 25 : 에미터

27 : 에미터층 29 : 게이트 전극재료층

33 : 개구(開口) 35 : 게이트전극층

[발명의 상세한 설명]

[산업상의 이용분야]

본 발명은 전계방출형 냉음극 및 그 제조방법에 관한 것이다.

[종래의 기술 및 문제점]

진공 마이크로 일렉트로닉스 분야에 있어서, 최근 발달한 반도체 가공기술을 응용해서 전계방출형 냉음극의 개발이 활발하게 행해지고 있다.

그 대표적인 예로서, 예컨대 C. A. Spint 등에 의해 「Journal of Applied Pysics, Vol. 47,5248(1976)」에 공개된 기술이 일반적으로 알려져 있다.

그 전계방출형 냉음극은, 제4도에 나타낸 바와 같이 Si단결정기판(201)상에 SiO_2층(203)을 예컨대 DVD와 같은 퇴적법으로 형성하고, 그 위에 게이트전극으로 되는 Mo층(205) 및 희생층으로 되는 Al층(207)을 스퍼터링법 및 경사증착법 등에 의해 형성한 후, 직경이 예컨대 1.5μm 정도의 개구(211)를 에칭법 등에 의해 새겨 설치하고, 에미터(213)로 되는 재료 예컨대 Mo와 같은 금속을 Si단결정기판(201) 전체를 회전시키면서 그 Si단결정기판(201)에 대한 수직방향으로부터 진공증착시킴으로써, 상기의 개구(211)에 원추형으로 금속(Mo)이 퇴적되어 가서 에미터(213)가 형성된다. 또한, 그 한편으로 상기의 희생층(207)상에도 서서히 금속(Mo)이 퇴적되기 때문에 상기의 개구(211)가 에미터(213)의 형성과 더불어 막혀가고, 개구(211)가 완전히 막혀져서 에미터(213)의 형성이 종료된다. 그후, 퇴적된 금속(Mo)막 및 희생층(207) 등을 제거하여 그 게이트전극층(205)을 노출시켜 원추형의 에미터(213)를 갖춘 전계방출형 냉음극을 형성한다. 그리고, 도시(圖示)는 생략하지만 에미터(213)에 소정의 거리를 두면서 대향하도록 애노드(도시생략)가 배설되어 소자의 주요부분이 형성된다.

그렇지만, 종래의 전계방출형 냉음극의 구조 및 그 제조방법에 있어서는 주로 다음과 같은 2가지의 문제가 있다.

먼저, 제1의 문제로서, 종래의 기술에 의하면 Si단결정기판(201) 전체를 회전시키면서 개구(211)에 원추형으로 금속을 퇴적시키고 있지만, 이때 에미터(213)의 형성 제어는 상기의 개구(211)가 막히는 것을 이용해서 행하고 있기 때문에, 에미터(213)의 선단부의 형상이나 에미터(213)의 높이 등의 치수 등의 정확한 제어가 극히 곤란하고, 완성된 에미터(213)의 형상이나 높이 등의 특성이 크게 변동해 버려 형상 재현성이 나쁘기 때문에 제조수율이 낮다. 특히, 다수의 동일 형성이 전계방출형 냉음극을 동일 기판상에 설치하는 경우 등에 제조비용이 현저하게 증가한다고 하는 문제가 있다.

또 그처럼 에미터(213)의 형상이나 치수 등의 특성이 크게 변동하기 때문에 전계방출의 균일성이 낮은 데다가, 전계방출시에 필요한 에미터(213)의 선단부의 뾰족함이 부족하기 때문에 전계방출효율이 낮아 소비전력의 증대를 초래한다는 문제가 있다.

제2의 문제로서, 종래의 기술에 있어서는 SiO_2층(203)을 CVD법 등에 의해 두껍게 퇴적해서 형성하고 그 위에 게이트전극층(205)을 형성하고 있으며, 게다가 그 위에 Mo와 같은 에미터(213)를 더 형성할 때에 이용하는 금속을 일단퇴적한 후에 제거하고 있으므로, 전계방출효율을 결정하는 주요소인 게이트-에미터간의 거리를 정확히 제어하는 것이 곤란하기 때문에 그 전계방출효율에 크게 변동이 생겨 전계방출형 냉음극의 동작특성에 변동이 생긴다고 하는 문제가 있다.

[발명의 목적]

이에 본 발명은 상기와 같은 문제를 해결하기 위해 발명된 것으로, 전계방출효율이 높으면서 변동없이 균일하고, 더욱이 고수율로 제작할 수 있는 생선성이 풍부한 전계방출형 냉음극을 제공함에 그 목적이 있다.

[발명의 구성]

상기 목적을 달성하기 위해 본 발명의 전계방출형 냉음극은, 창부(窓部)가 형성된 기판과, 이 기판의 제1주면측에 형성된 제1절연층, 이 제1절연층의 상기 제1주면측을 피복함과 더불어 적어도 선단부가 추상(錐狀)의 첨예한 형상으로 형성되고 그 선단부가 상기 제1절연층으로부터 노출되도록 상기 기판의 창부에 형성된 에미터를 갖춘 에미터층, 상기 기판의 상기 제1주면측과는 반대측의 제2주면측의 표면 및 상기 기판의 창부의 측벽에 형성된 제2절연층 및, 이 제2절연층의 상기 제2주면측의 표면을 피복함과 더불어 상기 에미터의 적어도 선단부의 표면을 비접촉으로 에워싸고 그 선단부를 노출시키는 개구를 형성해서 이루어진 게이트전극층을 구비하는 것을 특징으로 하고 있다.

또, 본 발명의 전계방출형 냉음극의 제조방법은, 적어도 저부 선단이 추상으로 첨예하게 움푹패인 형상의 凹부를 기판의 제1주면측에 새겨 설치하는 공정과, 상기 凹부를 포함하는 상기기판의 제1주면측에 상기 凹부에 따른 첨예한 추상부분을 갖는 제1절연층을 형성하는 공정, 상기 기판의 凹에 대응하는 위치에 상기 제1주면측과는 반대측의 제2주면측으로부터 창부를 뚫어 설치하고 그 창부로부터 상기 제1절연층의 상기 제2주면측의 적어도 상기 추상부분을 노출시키는 공정, 상기 기판의 상기 제2주면측의 표면 및 상기 창부의 측벽에 제2절연층을 형성하는 공정, 상기 제1절연층의 상기 제1주면측에 상기 제1절연층의 상기 제1주면측의 형상에 따라 선단부가 추상으로 첨예한 에미터를 갖춘 에미터층을 형성하는 공정, 상기 제2절연층의 상기 제2주면측을 피복함과 더불어 상기 창부로부터 노출되는 상기 제1절연층의 상기 제2주면측을 피복하는 게이트 전극재료층을 형성하는 공정, 상기 에미터의 적어도 선단부에 대응하는 부분의 상기

전극재료층 및 상기 제1절연층을 제거해서 개구를 형성하고, 상기 에미터의 선단부를 포함하는 표면에 대해 거리를 두고 비접촉으로 대향함과 더불어 상기 에미터의 적어도 선단부가 상기 개구로부터 노출되는 게이트전극층을 형성하는 공정을 구비하는 것을 특징으로 하고 있다.

또한, 상기의 에미터의 형상으로서는 선단부가 첨예한 추상이면 좋고, 예컨대 사각추(四角錐)나, 원추(圓錐), 혹은 방추형(紡錐型) 등으로 형성해도 좋다. 그리고, 이때 상기의 게이트전극층은 에미터의 표면형상과 거의 평행으로 따라 에미터와의 사이에 거리를 두고 대면(對面)해서 에미터의 선단부를 에워싸도록 형성하는 것이 바람직하다. 그리고, 이 에미터의 선단부를 노출시킴과 더불어, 그 선단부 이외의 에미터의 대부분은 상기의 제1절연층으로 피복해도 좋고, 혹은 에미터의 선단부 뿐만 아니라 에미터 거의 전체를 노출시키도록 형성해도 좋다. 이와 같은 세부(細部)의 설정은 본 발명에 따른 전계방출형 냉음극이 이용되는 소자에 요구되는 특성에 적합하도록 적절히 게이트전극과 에미터의 선단부 사이의 거리나 에미터의 형상이나 치수 등의 모든 조건을 감안해서 설정하면 좋다.

또, 상기의 제1절연층은 예컨대 실리콘단결정기판의 표면을 열산화해서 형성해도 좋고, 혹은 그 밖의 방법에 의해 형성해도 좋다. 특히, 열산화법으로 제1절연층을 형성하면 이 제1절연층의 끄부의 저부 선단은 알맞은 첨예(尖銳)형상으로 되므로, 그에 따라 얻어지는 에미터의 선단부도 알맞은 첨예형상으로 되어 전계집중효과를 비약적으로 높게 할 수 있으므로 바람직하다. 또, 열산화법에 의하면 일반적인 반도체 제조공정 등과의 프로세스 정합성이나 공정의 간이화를 도모할 수도 있으므로 바람직하다.

또한, 본 발명에 따른 전계방출형 냉음극을 소자로서 이용할 때에는 애노드와 조합시켜 사용하지만, 이때 애노드는 상기의 끄부에서 에미터의 선단부와 대면하도록 설치하면 좋다. 이때, 애노드와 에미터의 선단부와의 거리나 애노드의 형상 등은 요구되는 소자의 특성에 적합하도록 일반의 애노드와 동일한 설정방법에 의해 적절하게 설정하면 좋다.

[작용]

상기와 같이 구성된 본 발명에 의하면, 에미터의 형성을 종래의 회전퇴적법과는 달리 이방성 에칭 등의 포토리소그래피공정으로 형서한 끄부 및 창부의 정확한 형상에 따라 형성된 제1절연층을 원형(原型)으로서 이용되고, 이것에 에미터층의 재료를 충전함으로써 형성할 수 있으므로, 에미터를 정확한 형상 및 치수로 형성할 수 있다. 또, 제1절연층을 열산화법으로 형성함으로써 제1절연층의 추상부분의 선단은 썩 알맞은 첨예형상으로 되므로, 그에 따라 얻어지는 에미터의 선단부도 썩 알맞은 첨예형상으로 되어 전계집중효과를 비약적으로 높게 할 수 있다. 또, 열산화법은 일반적인 반도체 제조공정 등과의 프로세서 정합성이나 공정의 간이화를 도모할 수도 있다. 그 결과, 전계방출효율이 높으면서 그 특성이 변동이 극히 적은 균일한 특성이고, 게다가 고수율로 제작할 수 있는 생산성이 풍부한 전계방출형 냉음극을 실현할 수 있다.

[실시예]

이하, 예시도면을 참조해서 본 발명에 따른 전계방출형 냉음극 및 그 제조방법의 실시예를 상세히 설명한다.

제1도 및 제2도는 본 발명의 전계방출형 냉음극의 주요부의 구조 및 그 제조방법을 나타낸 도면이다. 또, 제3도는 그 구조를 나타낸 평면도이다. 본 발명의 전계방출형 냉음극의 주요부는 이하와 같이 형성되어 있다.

실리콘(Si) 단결정기판(1)의 제1주면(3)측에 저부(底部)가 추상으로 첨예하게 음푹 패인 형상의 끄부(5)를 새겨 설치한다. 이와 같은 끄부(5)를 새겨 설치하는 알맞은 방법으로서는, 예컨대 다음에 나타낸 것과 같은 이방성 에칭을 이용하는 방법이 있다.

먼저, 제1도(a)에 나타낸 것처럼 p형으로(100) 결정면방위(結晶面方位)의 실리콘 단결정기판(1)의 제1주면(3)측에 두께 0.1㎛의 SiO_2 열산화층(7)을 건식 산화법에 의해 형성되고, 더욱이 레지스트(9)를 스핀코트법에 의해 도포한다.

다음에, 제1도(b)에 나타낸 것처럼 예컨대 스텝퍼를 이용해서 레지스트에 1㎛ 각(角)의 정방형의 개구패턴을 노광하고, 이것을 현상해서 1㎛ 각의 정방형의 개구의 레지스트패턴을 형성한다. 그리고 $NH_4 \cdot HF$ 혼합용액을 에천트로 이용하여 SiO_2 열산화층(7)을 에칭해서 개구를(11)를 뚫어 설치한다. 그리고 레지스트(9)를 박리한다.

다음에, SiO_2 열산화층(7)을 마스크로서 이용함과 더불어 30wt%의 KOH 수용액을 에천트로서 이용해 이방성 에칭을 행하여, 제1도(c)에 나타낸 바와 같은 저부가 추상으로 첨예하게 움푹 패인, 소위 역피라미드형의 형상으로 깊이가 0.71㎛의 끄부(5)를 실리콘 단결정기판의 제1주면(3)측으로부터 새겨 설치한다.

그리고, $NH_4F \cdot HF$ 혼합용액을 이용하여 상기의 SiO_2 열산화층(7)을 제거한 후, 제1도(d)에 나타낸 것처럼 끄부(5)를 포함하는 기판(1)의 제1주면(3)에 제1절연층(13)을 형성한다. 이 제1절연층(13)은 본 실시예에서는 기판(1)의 제1주면(3) 표층을 습식 산화법에 의해 산화함으로써, 두께 0.3㎛의 SiO_2 열산화막으로서 형성했다. 이와 같이 제1절연층(13)을 열산화법으로 형성함으로써 제1절연층(13)의 끄부(5) 선단부는 썩 알맞은 첨예혀상으로 되므로, 그에 따라 후공정에서 얻어지는 에미터(후술)의 선단부도 썩 알맞은 첨예형상으로 되어 전계집중효과를 아주 높게 할 수 있으므로 바람직하다. 또, 열산화법에 의하면 일반적인 반도체 제조공정 등과의 프로세스 정합성이나 공정의 간이화를 도모할 수도 있으므로 바람직하다.

다음에, 제1도(e)에 나타낸 바와 같이 기판(1)의 끄부(5)에 대응하는 위치에 제1주면(3)측과는 반대의 제2주면(15)측으로부터 창부(17)를 뚫어 설치하고, 이 창부(17)로부터 제1절연층(13)의 제2주면(15)측의 추상부분(19)을 노출시킨다.

이 창부(17)는 예컨대 기판(1)의 제2주면(15)측에 레지스트를 도포하여 상기의 끄부(5)에 대응하는 위치에 창부(17)의 패턴을 형성하고, 상기 레지스트패턴을 이용해서 기판(1)을 반응성 이온에칭(RIE)에 의해

제2주면(15)측으로부터 에칭함으로써 형성된다. 이 에칭은 창부(17)로부터 제1절연층(13)의 제2주면(15)측의 추상부분(19)이 노출할 때까지 행한다.

다음에, 상기의 레지스트를 박리한 후, 제2도(f)에 나타낸 것처럼 기판(1)의 제2주면(15)측의 표면 및 창부(17)의 측벽(21)에 열산화를 실시하여 층두께 약 0.2μm의 SiO_2 열산화층으로서 제2절연층(23)을 형성한다.

그리고, 제1절연층(13)의 제1주면(3)측에, 제1절연층(13)의 제1주면(3)측의 형상에 따라 선단부가 추상으로 첨예한 에미터(25)를 갖춘 에미터층(27)를 형성한다. 본 실시예서는 이 에미터층(27)은 텅스텐(W)을 스퍼터법에 의해 두께 2μm로 되도록 성막해서 형성했다. 이 에미터층(27)의 재료로서는, 이 외에도 예컨대, 몰리브덴(Mo)과 같이 냉음극으로서 충분히 일함수가 낮은 재료르 알맞게 이용할 수 있다.

다음에, 제2도(g)에 나타낸 바와 같이 제2주면측(15)의 제2절연층(23)을 피복함과 더불어 창부(17)로부터 노출되는 제1절연층(13)의 추상부분(19)의 제2주면(15)측을 피복하는 게이트 전극재료층(29)을 형성한다. 이 게이트 전극 재료층(29)으로서는 예컨대 W(텅스텐)와 같은 금속재료 등이 알맞다. 본 실시예에서는 이 게이트 전극재료층(29)으로서 텅스텐을 이용하여 스퍼터법에 의해 0.9μm의 두께로 성막해서 형성했다.

다음에, 제2도(h)에 나타낸 바와 같이 게이트 전극재료층(29)의 표면에 포토레지스트(31)를 도포하고, 이 포토레지스트(31)를 제1절연층(13)의 추상부분(19)의 적어도 선단부가 게이트 전극재료층(29)을 매개로 노출도도록 패터닝한다. 본 실시예에서는 상기의 추상부분(19)이 선단으로부터 약 0.7μm 정도 노출되도록 패터닝했다.

그리고 제2도(i)에 그 단면도를, 또 제3도에 그 평면도를 나타낸 것처럼 에미터(25)의 적어도 선단부에 대응하는 부분인 게이트 전극재료층(29) 및 제1절연층(13)을 제거해서 개구(33)를 형성함으로써, 에미터(25)의 선단부가 개구(33)로부터 노출되는 게이트전극층(35)을 게이트 전극재료층(29)으로부터 형성한다.

본 실시예에 있어서는, 먼저 에미터(25)의 선단부에 대응하는 부분의 게이트 전극재료층(29)을 RIE에 의해 제거해서 개구(33)를 뚫어 설치한 후, 이 게이트 전극재료층(29)의 개구(33)로부터 노출된 제1절연층(13)을 다시 포토레지스트(도시생략) 및 $NH_4F \cdot HF$혼합액으로 이루어진 에천트를 이용하여 포토리소그래피법에 의해 선택적으로 에칭함으로써, 상기와 같은 게이트전극층(35)을 형성했다.

그리고, 에미터(25)의 선단부에 대향하도록 애노드(도시생략)가 배치되어, 본 발명에 따른 전계방출형 냉음극을 이용한 소자의 주요부가 형성된다.

이와 같이 주요부가 형성된 본 발명에 따른 전계방출형 냉음극은, 이방성 에칭 등의 포토리소그래피공정으로 형성한 凹부(5) 및 창부(17)의 정확한 형상에 따라 형성된 제1절연층(13)을 원형으로서 이용하고, 이것에 에미터층(27)의 재료를 충전함으로써 에미터(25)를 형성할 수 있으므로, 종래의 회전퇴적법에 의한 에미터와는 달리 정확한 형상 및 치수로 에미터를 형성할 수 있다.

또, 제1절연층(13)을 열산화법으로 형성함으로써 제1절연층(13)의 추상부분(19)의 선단이 아주 첨예한 형상으로 되므로, 그것에 따라 형성되는 에미터(25)의 선단부도 썩 알맞게 첨예한 형상으로 되어 전계집중효가를 집약적으로 높게 할 수 있다. 또, 열산화법은 일반적인 반도체 제조공정 등과의 프로세서 정합성이 좋아 공정의 간이화를 도모할 수 있다. 그 결과, 전계방출효율이 높으면서 그 특성이 변동이 극히 적은 균일한 특성이고, 더욱이 고수율로 제작할 수 있는 생산성이 풍부한 전계방출형 냉음극을 실현할 수 있다.

또한, 상기 실시예에 있어서는 에미터층(27)이 캐소드전극 및 그 배선을 겸한 구성으로 하고 있지만, 경우에 따라서는 에미터층(27)에 이용하는 재료등에 의해 에미터층(27)과는 별도의 도전층 등을 더 형성해도 좋다.

그 외, 본 발명의 요지를 벗어나지 않는 범위에서 본 발명의 전계방출형 냉음극의 각 부위의 형성재료 등의 변경이 여러 가지로 가능한 것은 말할 필요도 없다.

[발명의 효과]

이상 설명한 바와 같이 본 발명에 의하면, 전계방출효율이 높으면서 그 특성이 변동이 극히 적은 균일한 특성이고, 더욱이 고수율로 제작할 수 있고 생산성이 우수한 전계방출형 냉음극을 실현할 수 있다.

(57) 청구의 범위

청구항 1

창부(17)가 형성된 기판(1)과, 이 기판의 제1주면(3)측에 형성된 제1절연층(13), 이 제1절연층의 상기 제1주면측을 피복함과 더불어 적어도 선단부가 추상(錐狀)의 첨예한 형상으로 형성되고 그 선단부가 상기 제1절연층으로부터 노출되도록 상기 기판의 창부에 형성된 에미터(25)를 갖춘 에미터층(27), 상기 기판의 상기 제1주면측과는 반대측의 제2주면(15)측의 표면 및 상기 기판의 창부의 측벽(21)에 형성된 제2절연층(23) 및, 이 제2절연층의 상기 제2주면측의 표면을 피복함과 더불어 상기 에미터의 적어도 선단부의 표면을 비접촉으로 에워싸고 그 선단부를 노출시키는 개구(33)를 형성해서 이루어진 게이트전극층(35)을 구비하는 것을 특징으로 하는 전계방출형 냉음극.

청구항 2

적어도 저부 선단이 추상으로 첨예하게 움푹패인 형상의 凹부(5)를 기판(1)의 제1주면(3)측에 새겨 설치하는 공정과, 상기 凹부를 포함하는 상기기판의 제1주면측에 상기 凹부에 따른 첨예한 추상부분을 갖는 제1절연층(13)을 형성하는 공정, 상기 기판의 凹에 대응하는 위치에 상기 제1주면측과는 반대측의 제2주면측(15)으로부터 창부(17)를 뚫어 설치하고 그 창부로부터 상기 제1절연층의 상기 제2주면측의 적어도 상기 추상부분(19)을 노출시키는 공정, 상기 기판의 상기 제2주면측의 표면 및 상기 창부의 측벽(21)에

제2절연층(23)을 형성하는 공정, 상기 제1절연층의 상기 제1주면측에 상기 제1절연층의 상기 제1주면측의 형상에 따라 선단부가 추상으로 첨예한 에미터(25)를 갖춘 에미터(27)층을 형성하는 공정, 상기 제2절연층의 상기 제2주면측을 피복함과 더불어 상기 창부로부터 노출되는 상기 제1절연층의 상기 제2주면측을 피복하는 게이트 전극재료층(29)을 형성하는 공정, 상기 에미터의 적어도 선단부에 대응하는 부분의 상기 전극재료층 및 상기 제1절연층을 제거해서 개구(33)를 형성하고, 상기 에미터의 선단부를 포함하는 표면에 대해 거리를 두고 비접촉으로 대향함과 더불어 상기 에미터의 적어도 선단부가 상기 개구로부터 노출되는 게이트전극층(35)을 형성하는 공정을 구비하는 것을 특징으로 하는 전계방출형 냉음극의 제조방법.

도면

도면1



도면2


25
23
1
13
27
(f)
19
29
23
15
1
3
13
27
25
(g)
19
31
29
23
1
13
27
27
(h)
33
35
25
35
23
1
27
13
(j)

도면3


25
35
33
1

도면4a


211
207
205
203
201

도면4b



도면4c

