



**(19) 대한민국특허청(KR)**  
**(12) 등록특허공보(B1)**

(45) 공고일자 2018년12월24일  
 (11) 등록번호 10-1932172  
 (24) 등록일자 2018년12월18일

(51) 국제특허분류(Int. Cl.)  
 H02M 1/12 (2006.01) H03H 1/00 (2006.01)  
 H05B 37/02 (2006.01) H05B 41/392 (2006.01)  
 (21) 출원번호 10-2013-7024404  
 (22) 출원일자(국제) 2013년02월24일  
 심사청구일자 2016년12월23일  
 (85) 번역문제출일자 2013년09월13일  
 (65) 공개번호 10-2014-0006036  
 (43) 공개일자 2014년01월15일  
 (86) 국제출원번호 PCT/US2012/026514  
 (87) 국제공개번호 WO 2012/161795  
 국제공개일자 2012년11월29일  
 (30) 우선권주장  
 13/047,914 2011년03월15일 미국(US)  
 (56) 선행기술조사문헌  
 JP09214276 A\*  
 JP2002539598 A\*  
 JP2007140491 A\*  
 US20100225240 A1\*  
 \*는 심사관에 의하여 인용된 문헌

(73) 특허권자  
**제너럴 일렉트릭 캄파니**  
 미합중국 뉴욕 (우편번호 12345) 웨넥테디 원 리버 로우드  
 (72) 발명자  
**니어론 루이스 로버트**  
 미국 오하이오주 44112 이스트 클리블랜드 델라파크 338 노블 로드 1975  
 (74) 대리인  
**제일특허법인(유)**

전체 청구항 수 : 총 8 항


심사관 : 광인구

(54) 발명의 명칭 **EMI 필터를 위한 피크 전류 리미터를 가진 조명 전력 회로**

**(57) 요약**

광원 전력 회로 및 EMI 필터가 제시되며, 여기서 공핍 모드 전계 효과 트랜지스터는 입력 정류기에 다음에 이어지는 EMI 필터 캐패시터와 직렬로 접속되어 위상-컷팅 디머 회로를 통해 전력 공급될 때 트라이앵글 스위칭 동안 진상 전류를 제한하고 EMI의 필터링을 허용한다.

**대표도** - 도1



**명세서**

**청구범위**

**청구항 1**

트라이액(triac)을 구비하는 위상 컷 디머(phase-cut dimmer)를 통한 적어도 하나의 광원(light source)을 작동시키기 위한 회로로서,

AC 입력 전력을 수신하기 위한 AC 입력 단자 및 정류된 DC 전력을 제공하기 위한 제 1 및 제 2 DC 출력 단자를 구비하는 정류기 회로와,

상기 정류기 회로의 DC 출력 단자에 결합된 제 1 및 제 2 필터 입력 단자와 제 1 및 제 2 필터 출력 단자를 구비하는 EMI 필터 회로와,

상기 필터 출력 단자(102a, 102)와 결합된 DC 입력 단자를 가지는 적어도 하나의 DC-DC 변환기 회로를 포함하는 전력 변환기 회로 - 상기 전력 변환기 회로는 적어도 하나의 광원에 직접적 또는 간접적으로 전력을 제공하도록 동작함 - 를 포함하되,

상기 EMI 필터 회로는,

상기 정류기 회로의 제 1 DC 출력 단자와 결합된 제 1 단자를 가지는 필터 캐패시턴스와,

전계 효과 트랜지스터와,

상기 정류기 회로의 제 1 DC 출력 단자와 결합된 제 1 단자 및 상기 제 1 필터 출력 단자와 결합된 제 2 단자를 가지는 인덕턴스를 포함하되,

상기 전계 효과 트랜지스터는,

상기 필터 캐패시턴스의 제 2 단자와 결합된 제 1 소스/드레인 단자와,

상기 정류기 회로의 제 2 DC 출력 단자와 결합된 제 2 소스/드레인 단자와,

상기 정류기 회로의 제 2 DC 출력 단자와 결합된 게이트 단자를 포함하고,

상기 트라이액이 파이어링하면 상기 전계 효과 트랜지스터는 전류의 흐름을 감소시키는 회로.

**청구항 2**

제 1 항에 있어서,

상기 전력 변환기 회로는 적어도 하나의 LED 광원을 구동하도록 DC 출력을 제공하도록 동작하는 회로.

**청구항 3**

제 1 항에 있어서,

상기 전력 변환기 회로는, 상기 적어도 하나의 DC-DC 변환기 회로로부터 DC 출력을 수신하고 적어도 하나의 형광 램프(at least one fluorescent lamp)를 작동시키도록 AC 출력을 제공하는 인버터를 포함하는 회로.

**청구항 4**

제 1 항에 있어서,

상기 전계 효과 트랜지스터는 공핍 모드 전계 효과 트랜지스터(a depletion mode field effect transistor)인 회로.

**청구항 5**

제 4 항에 있어서,

상기 전계 효과 트랜지스터는 공핍 모드 N-채널 전계 효과 트랜지스터이고, 상기 필터 캐패시턴스의 제 1 단자는 상기 정류기 회로의 양의 DC 출력 단자와 결합되고, 상기 제 2 소스/드레인 단자 및 상기 게이트 단자는 상기 정류기 회로의 음의 DC 출력 단자와 결합되는 회로.

**청구항 6**

삭제

**청구항 7**

삭제

**청구항 8**

제 4 항에 있어서,

상기 전계 효과 트랜지스터는 공핍 모드 P-채널 전계 효과 트랜지스터이고, 상기 필터 캐패시턴스의 제 1 단자는 상기 정류기 회로의 음의 DC 출력 단자와 결합되고, 상기 제 2 소스/드레인 단자 및 상기 게이트 단자는 상기 정류기 회로의 양의 DC 출력 단자와 결합되는 회로.

**청구항 9**

제 1 항에 있어서,

상기 전계 효과 트랜지스터는 증가 모드 전계 효과 트랜지스터(an enhancement mode field effect transistor)인 회로.

**청구항 10**

삭제

**청구항 11**

삭제

**청구항 12**

삭제

**청구항 13**

제 1 항 내지 제 5 항, 제 8 항, 제 9 항 중 어느 한 항에 있어서,

상기 회로는 상기 위상 컷 디머를 포함하고,

상기 위상 컷 디머는,

사용자 조정가능 저항과

상기 저항에 접속되고, 전류의 흐름을 선택적으로 컷(cut)하는 상기 트라이액을 포함하는

회로.

**청구항 14**

삭제

**발명의 설명**

**기술 분야**

[0001] 본 발명은 EMI 필터를 위한 피크 전류 리미터를 가진 조명 전력 회로에 관한 것이다.

**배경 기술**

[0002] 조명 시스템을 위한 종래의 전자 전력 회로는 저역 통과 필터로서 동작하도록 입력 정류기의 DC 출력 단자에 걸쳐 접속된 캐패시터 및 양의 DC 가지(a positive DC branch) 내 인덕터를 가지는 필터 회로를 종종 이용한다. 이 필터 회로는, 전력 변환 스위칭에 의해 야기되는 고주파 전자기 간섭(electromagnetic interference: EMI)이 전력 라인에 도달하지 못하도록 한다. 이러한 디바이스들은 LED 드라이버 또는 전자식 안정기(electronic ballast)를 가진 라인에 접속된 테이블-톱 디머(table-top dimmer) 회로 또는 트라이엑을 갖춘 벽(triac equipped wall)과 함께 사용될 수 있다. 그러한 디머는, 광 출력을 감소시키도록 각 AC 사이클에서 라인 AC 파형(line AC waveform)의 일부가 근본적으로 제거되는 "위상 컷(phase cut)"이라 불리는 디밍 능력을 제공한다.

[0003] 필수적인 전자 램프, 가령 소형 형광 램프(CFLs) 및 LED 램프는, 백열 전구로 설계된 종래 램프에 사용될 수 있고, 광 출력이 위상-컷 디밍(phase-cut dimming)(트라이엑 제어)에 의해 조절되도록 하는 디밍 회로를 포함할 수 있다. 그러나, 그러한 디머 제어의 트라이엑 동작은 EMI 필터 캐패시터에 걸쳐 전압에 빠른 변화를 적용하여, 캐패시터와 전력 라인에 전류 스파이크를 야기한다. 이는 EMI 필터 캐패시터의 저하를 야기할 수 있고 또한 디머 트라이엑을 손상시킬 수 있다.

[0004] 그러한 전류 스파이크를 제한하고자 하는 이전의 시도들은 EMI 필터 캐패시터와 직렬인 저항의 접속을 포함해왔다. 그러나, 일부 장치에서, 다수의 그러한 전자 드라이버 또는 안정기는 공통의(공유된) 벽 디머(wall dimmer)로부터 동작된다. 심지어 저항기를 제한하는 필수적인 전류(integral current)를 가진 그러한 경우에서, 각 조명 디바이스에 의해 생성된 피크 전류는 일부 경우에서 3-8A만큼 높을 수 있고, 이들은 디머에 추가되어 잠재적으로 트라이엑 손상 또는 저하를 야기한다. 따라서, 디머 트라이엑을 손상시키거나 저하시키지 않는 위상-컷팅 디머(phase-cutting dimmers)를 가지는 회로에서 동작할 수 있는 비-디밍 애플리케이션(non-dimming application)에서 요구되는 필터링을 제공하는 조명 시스템을 위한 개선된 EMI 필터 회로에 대한 필요가 여전히 존재한다.

**발명의 내용**

**해결하려는 과제**

**과제의 해결 수단**

[0005] 본 개시물은 입력 정류기가 정류된 DC 전력을 DC 출력 단자를 통해 EMI 필터 회로로 제공하는 조명 시스템 전력

회로를 제공한다. 특정 실시예들에서, 회로는, 전력 변환기 회로가 적어도 하나의 LED 광원을 구동하도록 DC 출력을 제공하도록 동작하는 LED 드라이버 회로를 형성한다. 다른 실시예들에서, 전자식 안정기가 제공되며, 여기서 전력 변환기 회로는 DC-DC 변환기로부터 DC 출력을 수신하고 형광 램프를 작동시키도록 AC 출력을 제공하는 인버터를 포함한다. 필터는 직접적으로 또는 간접적으로 하나 이상의 광원에 전력을 제공하는 적어도 하나의 DC-DC 변환기를 가진 전력 변환기 회로에 접속된 출력 단자를 구비한다. EMI 필터 회로는, 제 1 정류기 DC 출력 단자와 결합된 제 1 단자를 가지는 필터 캐패시터뿐만 아니라 전계 효과 트랜지스터(FET) 및 인덕턴스를 포함한다. 인덕턴스는 제 1 정류기 DC 출력 단자와 제 1 필터 출력 단자 사이에 결합된다. 트랜지스터는 제어 게이트 및 두 개의 소스/드레인 단자를 포함하며, 제 1 소스/드레인 단자는 필터 캐패시터의 제 2 단자와 결합된다. 게이트 단자 및 제 2 소스/드레인은 제 2 정류기 DC 출력 단자와 결합된다.

[0006] 특정 실시예들에서, 전계 효과 트랜지스터는 공핍 모드 디바이스(a depletion mode device)이고, 이는 정류기의 제 2 DC 출력 단자에 함께 접속되는 제어 게이트 및 제 2 소스/드레인을 갖는다. N-채널 전계 효과 트랜지스터가 특정 실시예들에서 사용되며, 이는 양의 정류기 DC 출력 단자와 결합된 필터 캐패시터 단자 및 음의 정류기 단자와 결합된 제 2 소스/드레인 단자와 게이트 단자를 갖는다. 다른 실시예들은 P-채널 공핍 모드 트랜지스터를 제공하며, 여기서 캐패시터 터미널은 음의 정류기 출력과 결합되고, 양의 정류기 출력과 결합된 제 2 소스/드레인 및 게이트를 갖는다.

[0007] 특정 실시예들에서, 증가 모드 전계 효과 트랜지스터(an enhancement mode field effect transistor)가 제공되며, 이는 게이트 단자로 바이어스 전압(a bias voltage)을 제공하도록 전계 효과 트랜지스터에 결합된 바이어스 회로를 갖는다. 일부 실시예들에서, N-채널 디바이스는 양의 정류기 출력과 결합된 제 1 캐패시터 단자와 함께 사용되고, 여기서 제 2 트랜지스터 소스/드레인은 음의 DC 정류기 단자와 직접적 또는 간접적으로 결합된다. 일부 실시예들의 바이어스 회로는, 게이트와 음의 정류기 출력 사이에 결합된 제 2 저항기와 함께, 트랜지스터 게이트와 양의 공급 전압 사이에 결합된 제 1 저항기를 포함한다. 특정 실시예들에서, 제 3 저항기는 제 2 소스/드레인과 음의 정류기 DC 출력 단자 사이에 결합된다.

**도면의 간단한 설명**

[0008] 하나 이상의 예시의 실시예들이 다음의 상세한 설명 및 도면에서 개시된다.

도 1은 본 개시물의 하나 이상의 양태들에 따라 필터 캐패시터와 직렬로 결합된 N-채널 공핍 모드 FET을 구비하는 EMI 필터 스테이지를 가지는 예시의 LED 드라이버를 도시하는 개략도이다.

도 2는 EMI 필터 캐패시터와 직렬로 결합된 N-채널 공핍 모드 FET을 포함하는, 하나 이상의 형광 램프를 작동시키기 위한 예시의 전자식 안정기(electronic ballast)를 도시하는 개략도이다.

도 3은 디밍 동작을 위한 위상-컷 디머(a phase-cut dimmer)를 가지는 도 1 또는 도 2의 안정기 또는 드라이버의 접속을 도시하는 개략도이다.

도 4는 도 1 및 도 2의 N-채널 공핍 모드 FET을 위한 게이트-소스 전압의 함수로서 다수의 예시의 드레인-소스 전류 곡선을 도시하는 그래프이다.

도 5는 EMI 필터 캐패시터와 직렬로 접속된 P-채널 공핍 모드 FET을 포함하는, 도 1 또는 도 2의 전력 회로에서 사용될 수 있는 또 다른 예시의 EMI 필터 회로를 도시하는 개략도이다.

도 6은 본 개시물에 따라 저항성 바이어싱 회로를 가지는 N-채널 공핍 모드 FET을 포함하는, 또 다른 EMI 필터 실시예를 도시하는 개략도이다.

**발명을 실시하기 위한 구체적인 내용**

[0009] 이제 도면들을 참조하면, 유사 참조 번호는 전체에 걸쳐 유사한 요소를 지칭하기 위해 사용되며 다양한 피쳐들은 반드시 축적에 따라 도시되지 않는다. 도 1 및 도 2는 조명 디바이스를 작동시키기 위한 두 개의 예시의 전자 회로(100)를 도시한다. 이러한 전력 회로(100) 각각은 외부 소스로부터 다중 위상 AC 입력 전력 또는 신호를 수신하는 입력 정류기(101), 뿐만 아니라 정류기(101)의 DC 측에 결합된 EMI 필터(102)를 포함한다. 특정 실시예들에서 정류기 회로(101)는 전파 정류기(a full wave rectifier) 타입이며, 이는 단일 위상 입력을 위해 브리지 회로로 형성된 4개의 다이오드 정류기, 또는 다상 입력을 위한 6개 이상의 정류기를 포함한다. 다른 실시

예들에서, 정류기 회로(101)는 반파 정류기 또는 단일 다이오드일 수 있다.

[0010] 도 1 및 도 2의 회로(100)는 또한 적어도 하나의 광원(108)을 직접적으로 또는 간접적으로 작동시키기 위해 하나 이상의 DC-DC 변환기를 포함하는 전력 변환기 회로(110)를 포함한다. 도 1의 예시에서, 회로(100)는, 부스트(boost) 타입 DC-DC 변환기 스테이지(104)와 그 뒤에 하나 이상의 LED 조명 디바이스(108)를 구동하기 위한 DC 출력을 제공하는 벡(buck) DC-DC 컨버터(106)를 포함하는 전력 변환기(110)를 가지는 LED 드라이버이다. 다른 형태의 DC-DC 변환기는 제 2 회로(106), 가령 절연 변압기(isolation transformer)를 가지는 플라이백 변환기(a fly back converter), 벡-부스트 변환기 등을 사용할 수 있다. 다른 가능한 LED 드라이버 구성에서, 부스트 컨버터(104)는, 인버터(미도시)에 DC를 제공하고, 상기 인버터는 결국 LED 어레이에 접속된 출력 정류기를 구동하는 제 2 권선을 가지는 절연 변압기를 구동한다. 도 2의 회로(100)는 전자식 안정기(an electronic ballast)를 형성하고, 부스트 컨버터(104)로부터 DC 출력을 수신하고 하나 이상의 형광 램프(108)를 작동시키도록 AC 출력을 제공하는 인버터(107)를 포함한다. 특정 실시예들에서, DC-DC 변환기 스테이지들 중 하나는 생략될 수 있고, 일부 실시예들에서, 초기 DC-DC 변환기 스테이지(104)는 역률 개선 기능(power factor correction functions)을 제공하도록 동작한다. 더욱이, 하나 이상의 변환기 스테이지(104, 106, 107)는 디밍 입력(미도시)에 기초하여 광원(들)(108)에 인가되는 출력 전력을 수정하도록 디밍 제어를 제공할 수 있다.

[0011] 또한, 전술된 바와 같이 그리고 도 3에 도시된 바와 같이, 드라이버 또는 안정기(100)는, AC 소스 및 드라이버(100)와 직렬로 결합된 위상-컷 디머(200)를 통한 디밍 제어와 함께 단일-위상 AC 소스로부터 전력을 공급받을 수 있다. 디머 제어(200)는 각 사용자 조정가능 저항(R201)에 따라 광 출력을 디밍하도록 AC 소스(101)의 각 사이클의 일부의 전류 흐름을 선택적으로 컷 또는 방해(위상 컷팅) 하는 트라이액(T201)을 포함한다. 특정 실시예들에서, 드라이버 또는 안정기 회로(100)는 AC 입력 단자를 가지는 에디슨 베이스(an Edison base)를 구비하는 구조 내에 보관될 수 있다.

[0012] 도 1 및 도 2에 도시된 바와 같이, 정류기 회로(101)는 AC 입력 전력을 수신하기 위해 외부 소스와의 연결을 위한 AC 입력 단자를 구비하고, 정류된 DC 출력을 제 1 및 제 2 DC 출력 단자(101a 및 101b)에 각각 제공한다. 이 정류기 출력(101a 및 101b)은 EMI 필터 회로(102)의 제 1 및 제 2 입력 단자에 결합된다. 필터 회로(102)는, 결국, 초기(예를 들어, 부스트) DC-DC 변환기(104)에 DC 입력을 제공하도록 결합되는 출력 단자(102a, 102b)를 포함한다. 부스트 변환기(104)의 출력은 벡 변환기(106)의 입력에 DC 전력을 제공하고, 이 벡 변환기의 출력은 LED 광원(들)(108)을 직접 구동(예를 들어, 도 1)하는데 사용되거나, 부스트 컨버터 출력이 인버터를 통해 하나 이상의 형광 램프(108)을 간접적으로 작동시키도록(도 2) 사용된다.

[0013] 도 1 및 도 2의 EMI 필터 회로(102)는, 상부(양의) DC 가지에 결합된 인덕터(L1)뿐만 아니라 상부와 하부 정류기 출력 단자(101a 및 101b) 사이를 연장하는 회로 가지 내 N-채널 공핍 모드 전계 효과 트랜지스터(FET)(Q1)와 직렬로 접속된 캐패시터(C1)를 각각 포함한다. 도 1 및 도 2의 실시예들에서, 필터 캐패시턴스(C1)는, 양의 DC 정류기 출력 단자와 결합된 제 1 단자 및 FET(Q1)의 제 1 소스/드레인 단자(SD1)에 접속된 제 2 단자를 구비하며, 양의 DC 정류기 출력(101a)과 상부 필터 출력 단자(102a) 사이에서 연장하는 인덕터(L1)를 갖는다. Q1의 다른 소스/드레인 단자(SD2)는, FET 게이트 단자(G)와 같이, 정류기 회로(101)의 음의 DC 출력 단자(101b)에 접속된다.

[0014] 동작 중에, 필터 회로(102)는 정류기(101)에 완전 사인파의 AC 입력 전력을 인가하는 동작에서 EMI 필터링을 제공한다. 특정 예시의 실시예에서, 인덕터(L1)는 충분히 큰 값인 대략 25mH의 인덕턴스를 가지고, 이로써 약 150KHz에서의 EMI 전류는 상대적으로 작고(예를 들어, EMI 전류의 약 10-20ma), EMI 필터 캐패시터는 약 15nF이고 여기서 EMI 필터링은 약 150KHz의 간섭 주파수의 저역 통과 필터링을 이상적으로 제공한다. 이와 관련하여, C1의 캐패시턴스를 증가시키는 것은 회로(102)의 EMI 필터링 능력을 유리하게 개선할 것이다. 그러나, 드라이버 또는 안정기(100)가 위상-컷팅 디머(200)를 통해 전력 라인에 접속되는 경우(예를 들어, 도 3), 본 개시물에 개시된 대책이 없는 C1에 대한 더 큰 캐패시턴스는 디밍 트라이액(T201)의 중간 사이클 파이어링(firing)으로부터 야기되는 전류 스파이크의 규모를 악화시킨다.

[0015] 도 4의 그래프(400)를 또한 참조하면, 원하는 필터링 능력을 제공하는 동안 이러한 전류 스파이크를 해결하기 위해, 도 1 및 도 2의 필터 회로(102)는 필터 캐패시터(C1)와 직렬인 FET(Q1)을 통해 임피던스를 제공한다. 공핍 모드 디바이스(Q1)는 정상적으로 비-위상 컷팅 동작을 위해 (전도성 드레인-소스 채널 조건) 상에 있고, 직렬연결 드레인-소스 저항(RDS<sub>ON</sub>)은 Q1에 대한 게이트-소스 전압(V<sub>GS</sub>)의 함수로서의 드레인-소스 전류 곡선(I<sub>DS</sub>)을 보여주는 그래프(400)에서 전형적인 예가 된다. 도 1 및 도 2의 실시예들의 FFT는 공핍 모드 디바이스이기 때문에, Q1은 음의 임계 전압(V<sub>T</sub>)을 가지며 게이트와 소스가 함께 단락되었을 때 영이 아닌 전류(일 예시에서 약

300-400ma)가 유도된다. 도 4에 도시된 바와 같이, 더 높은  $V_{GS}$  값은 더 큰 채널 전류 레벨  $I_{DS}$ 에 대응한다. 더욱이, 영의  $V_{GS}$  값에 대하여, 드레인-소스 채널의 임피던스는 증가된 채널 전압  $V_{DS}$  레벨과 함께 실질적으로 증가한다. 일 실시예에서, Q1은 캐패시터의 리액턴스( $1/\omega C$ )의 약 1/3 내지 1/2의 영  $V_{GS}$  값에서의 감소된 모드(depleted mode)에서 약 2-10Ω의  $R_{DS_{ON}}$ 를 갖도록 선택되며, 여기서  $\omega$ 는 전력 변환기 스테이지(110)의 스위칭 주파수에 관하여 150KHz이다. 이는, 전력 변환기(110)의 EMI에 관한 적절한 필터링을 제공하는 동안, 트라이액 파이어링(triac firings)과 관련된 전류 스파이크를 잠재적으로 감소시킬 임피던스를 제공한다. 도 1 및 도 2에 도시된 예시들에서, 트라이액(T201)이 파이어링할 때, Q1은 스파이크 전류를 약 300-400ma로 제한할 것이다. 따라서, 복수의 회로(100)가 공유 또는 공통 디머(200)에 접속되어 있더라도, 디머 전류는 본 개시물의 EMI 필터(102)가 없는 것보다 훨씬 더 적다(예를 들어, 스파이크 전류가 트라이액(T201)에 추가된 각 안정기로부터 3-6A 스파이크).

[0016] 따라서, 공핍 모드 FET(Q1)이 EMI 필터링 모드 동작에 있을 때, 회로(102)는 필터링하고, 트라이액(T201)이 파이어링하고 있을 때, FET(Q1)은 포화를 벗어나고 스파이크 전류를 몇백 ma로 제한한다. 따라서, 도 1 및 도 2의 설계는 캐패시터 회로 내 고정 저항기는 아니지만, 그 대신 최대 전류를 클램핑하는 가변 임피던스가 제공된다. 일 실시예에서, N-채널 디플레션 모드 FET(Q1)이 사용되고, 이는 50볼트 레이팅을 가지며 약 5Ω의 레이팅된  $R_{DS_{ON}}$ 이 사용될 수 있다. 가변 임피던스 FET(Q1)의 사용은, 캐패시터 또는 트라이액 저하를 완화시키도록 전류 제한을 제공하는 FET(Q1)와 함께, C1의 캐패시턴스의 증가를 가능하게 할 수 있어 개선된 EMI 필터링을 가능하게 한다는 것이 주목된다.

[0017] 도 5는 드라이버 또는 안정기 타입 회로(예를 들어, 위의 도 1 또는 도 2)에서 사용될 수 있는 EMI 필터링 회로(102)의 다른 실시예를 도시한다. 이 경우, P-채널 디플레션 모드 FET(Q1)이 사용되며, C1의 상부 캐패시터 단자에 접속된 제 1 소스/드레인(SD1) 및 상부(양의) 정류기 DC 출력 단자(101a)에 접속된 다른 소스/드레인(SD2)을 갖는다. 이 구현에서, 게이트는 또한 상부 DC 레일(DC rail)에 접속되고, 디바이스(Q1)는 필터링 및 전류 스파이크 보호를 위해 온-상태 저항(an on-state resistance)( $R_{DS_{ON}}$ )(예를 들어, 약 2-10Ω)을 제공한다.


[0018] 또한 도 6을 참조하면, 다른 실시예들에서, 도면에 도시된 N-채널 디바이스와 같은 증가 모드 FET(an enhancement mode FET)(Q1)이 사용될 수 있다. 바이어스 회로는 게이트 전압을 설정하도록 제공되고, 이 경우 양의 DC 전압(VCC)(예를 들어, 일 예시에서 15볼트)과 게이트(G) 사이에 접속된 제 1 저항기(R1)를 포함하고, 게이트(G)에서 낮은 (음의) DC 정류기 출력으로 접속된 제 2 저항기(R2)를 갖는다. 일 예시에서, 게이트 전압은 회로(R1, R2)에 의해 약 3볼트의 Q1의 임계 전압( $V_T$ )에 대하여 약 4볼트로 바이어스된다. 위의 실시예들과 같이, 캐패시터(C1)와 직렬인 증가 모드 디바이스의 접속은, 필터링을 위한  $R_{DS_{ON}}$ (예를 들어, 약 2-10Ω)를 제공하고  $V_{DS}$ 가 증가할 때 전류 스파이크 보호를 구현한다. 일부 실시예들에서, 제 3 저항기(R3), 가령 일 예시에서 2Ω의 저항기는 낮은 소스/드레인(SD1)과 낮은 DC 단자(101b) 사이에 제공될 수 있고, 이로써 대략 500ma의 전류가 캐패시터(C1)로 흐르게 한다. 트라이액(T201)이 파이어링 될 때, 이 값 이상의 임의의 전류 스파이크는  $V_{GS}$ 의 감소를 야기하고, 디바이스(Q1)는 그에 따른 전류 흐름 감소를 갖는다. 다른 실시예들에서, 제너 다이오드가 바이어스 회로(예를 들어, FET 게이트와 접지면 사이에서 약 4v의 제너 전압( $V_Z$ ))을 갖는 디바이스에서 사용될 수 있다.

[0019] 상기 예시들은 단지 본 개시물의 다양한 양태들에 관한 다수의 가능한 실시예들을 예증하는 것이며, 여기서 본 명세서 및 첨부된 도면을 읽고 이해한 본 기술 분야의 당업자에게 등가의 대안 및/또는 수정이 발생할 것이다. 특히, 상술된 컴포넌트들(어셈블리, 디바이스, 시스템, 회로 등)에 의해 수행되는 다양한 기능에 관하여, 그러한 컴포넌트들을 설명하는데 사용되는 ("수단(means)"에 대한 언급을 포함하는) 용어는, 달리 표시되어 있지 않더라도, 심지어 본 개시물에 관한 예시의 구현에 있는 기능을 수행하는 개시된 구조와 구조적으로 동등하지 않더라도, 설명된 컴포넌트의 명시된 기능을 수행하는(즉, 기능적으로 동등한) 하드웨어, 프로세서 실행 소프트웨어, 또는 이들의 조합과 같은 임의의 컴포넌트에 대응하는 것으로 의도된다. 본 개시물의 특정 피처가 다수의 구현 중 단 하나에 대해서 도시되고 및/또는 설명될 수 있지만, 그러한 피처가 임의의 정해진 또는 특정 애플리케이션에 대하여 바람직하고 이점이 있을 수 있을 때 다른 구현들의 하나 이상의 다른 피처들과 조합될 수 있다. 더욱이, 단일 컴포넌트 또는 아이템에 대한 참조는 달리 명시되어 있지 않더라도 하나 이상의 그러한 컴포넌트 또는 아이템을 포괄하고자 한다. 또한, 용어 "포함하는(including)", "포함하다(include)", "구비하는(having)", "구비하다(have)", "가진(with)", 또는 이들의 변형은, 상세한 설명 및/또는 특허청구범위에서 사용


될 수 있고, 그러한 용어들은 용어 "포함하는(comprising)"과 유사한 방식으로 포괄적인 것으로 의도된다. 본 발명은 바람직한 실시예들에 관하여 설명되었다. 명백하게, 앞서 언급된 상세한 설명을 읽고 이해한 다른 이들에게 수정 및 대안이 발생할 것이다. 본 발명은 그러한 모든 수정 및 대안을 포함하는 것으로서 이해되고자 한다.

도면


도면1




도면2




도면3



도면4



도면5



도면6

