

PŘIHLÁŠKA VYNÁLEZU

Zveřejněná podle §31 zákona č. 527/1990 Sb.

(21) Číslo dokumentu:

2016-19

(13) Druh dokumentu: **A3**

(51) Int. Cl.:

H01L 27/088 (2006.01)
H01L 29/772 (2006.01)
H03F 3/187 (2006.01)
H03F 3/347 (2006.01)

(19)
ČESKÁ
REPUBLIKA




ÚŘAD
PRŮMYSLOVÉHO
VLASTNICTVÍ

(22) Přihlášeno: **18.01.2016**
(40) Datum zveřejnění přihlášky vynálezu: **11.01.2017**
(Věstník č. 2/2017)

- (71) Přihlašovatel:
Vysoké učení technické v Brně, Brno, CZ
- (72) Původce:
doc. Ing. et Ing. Fabian Khateb, Ph.D. et Ph.D.,
Brno - Lesná, CZ
Tomasz Kulej, Ph.D., Czeszochowa, PL
Assoc. prof. Spyridon Vlassis, Patras, GR
- (74) Zástupce:
Kania, Sedláček, Smola, Ing. Tomáš Benda,
Mendlovo nám. 1a, 603 00 Brno

Hradla drain (D) pátého a šestého tranzistoru (M_5 , M_6) a hradlo gate (G) osmého tranzistoru (M_8) jsou vzájemně propojena. Hradla drain (D) sedmého a osmého tranzistoru (M_7 , M_8) jsou vyvedena na svorku výstupního napětí (V_{out}).



- (54) Název přihlášky vynálezu:
**Podprahový bulk-driven kruhový zesilovač
pro aplikace s nízkým napájecím napětím**

- (57) Anotace:
Bulk-driven kruhový zesilovač obsahuje první bulk-driven invertor (Inv_1) zahrnující první a druhý tranzistor (M_1 , M_2), druhý primární bulk-driven invertor (Inv_{21}) zahrnující třetí a čtvrtý tranzistor (M_3 , M_4), druhý sekundární bulk-driven invertor (Inv_{22}) zahrnující pátý a šestý tranzistor (M_5 , M_6) a třetí invertor (Inv_3) zahrnující sedmý a osmý tranzistor (M_7 , M_8). Hradla source (S) prvního, třetího, pátého a sedmého tranzistoru (M_1 , M_3 , M_5 , M_7), a hradlo bulk (B) sedmého tranzistoru (M_7) jsou vyvedena na svorku napájecího napětí (V_{DD}). Hradla source (S) druhého, čtvrtého, šestého a osmého tranzistoru (M_2 , M_4 , M_6 , M_8), a hradlo bulk (B) osmého tranzistoru (M_8) jsou uzemněna. Hradlo gate (G) prvního tranzistoru (M_1) je vyvedeno na svorku prvního předpětí (V_{B1}). Hradla gate (G) druhého, čtvrtého a šestého tranzistoru (M_2 , M_4 , M_6) jsou vyvedena na svorku druhého předpětí (V_{B2}). Hradlo gate (G) třetího tranzistoru (M_3) je vyvedeno na svorku třetího předpětí (V_{B3}). Hradlo gate (G) pátého tranzistoru (M_5) je vyvedeno na svorku čtvrtého předpětí (V_{B4}). Hradla bulk (B) prvního a druhého tranzistoru (M_1 , M_2) jsou vyvedena na svorku vstupního napětí (V_{in}). Hradla drain (D) prvního a druhého tranzistoru (M_1 , M_2) a hradla bulk (B) třetího, čtvrtého, pátého a šestého tranzistoru (M_3 , M_4 , M_5 , M_6) jsou vzájemně propojena. Hradla drain (D) třetího a čtvrtého tranzistoru (M_3 , M_4) a hradlo gate (G) sedmého tranzistoru (M_7) jsou vzájemně propojena.

$$A_{vo} = \frac{g_{m1}g_{m2}g_{m3}}{g_{o1}g_{o2}g_{o3}} \quad (2)$$

kde:

g_{m1} je transkonduktance prvního invertoru Inv₁,

g_{m2} je transkonduktance druhého invertoru Inv₂,

g_{m3} je transkonduktance třetího invertoru Inv₃,

g_{o1} je výstupní vodivost prvního invertoru Inv₁,

g_{o2} je výstupní vodivost druhého invertoru Inv₂,

g_{o3} je výstupní vodivost třetího invertoru Inv₃.

Obvod má dle rovnice (1) tři póly p_1 , p_2 , p_3 spojené s každým stupněm zesilovače, jejich polohy jsou dány vzorcem:

$$p_1 = -\frac{g_{o1}}{C_1}, \quad p_2 = -\frac{g_{o2}}{C_3}, \quad p_3 = -\frac{g_{o3}}{C_L} \quad (3)$$

kde:

g_{o1} je výstupní vodivost prvního invertoru Inv₁,

g_{o2} je výstupní vodivost druhého invertoru Inv₂,

g_{o3} je výstupní vodivost třetího invertoru Inv₃,

C_1 je parazitní kapacita prvního invertoru Inv₁,

C_2 je parazitní kapacita druhého invertoru Inv₂,

C_L je suma zatěžovací kapacity C_L a parazitní kapacity třetího invertoru Inv₃.

Klíčovým bodem kruhového zesilovače je kompenzace frekvenční charakteristiky celkové struktury, jinak řečeno splnit podmínku $|p_3| \ll |p_1|, |p_2|$. Této podmínky lze dosáhnout stanovením velké hodnoty zatěžovací kapacity C_L anebo malé hodnoty výstupní vodivosti třetího invertoru g_{o3} . Tímto způsobem je splněno tzv. „Bodovo kritérium stability“ s dostatečně velkou fázovou rezervou, a to za předpokladu, že první a druhý pól p_1, p_2 je umístěn na velmi vysokých frekvencích, vyšších než šířka pásma GBW, tj. „Gain bandwidth“, kruhového zesilovače. Když oba póly $|p_1|$ a $|p_2|$ jsou větší než šířka pásma GBW, pak jeho hodnotu lze aproximovat pomocí vzorce (4)

$$GBW \cong \omega_{p3} A_{vo} \quad (4)$$

kde:

ω_{p3} je úhlová frekvence třetího pólu p_3 ,

A_{vo} je stejnosměrné napěťové zesílení obvodu s otevřenou smyčkou.

Vzhledem k malosignálové vlastnosti kruhového zesilovače je patrné, že zvýšení hodnoty zatěžovací kapacity C_L zlepšuje stabilitu obvodu, protože pól p_3 bude přemístěn směrem k nižším frekvencím. Je rovněž patrné, že je šířka pásma GBW omezena hlavně lokalitou prvního a druhého pólu p_1 , p_2 , tedy

$$GBW < \frac{g_{o1}}{C_1}, \quad GBW < \frac{g_{o2}}{C_2} \quad (5)$$

kde:

g_{o1} je výstupní vodivost prvního invertoru Inv₁,

g_{o2} je výstupní vodivost druhého invertoru Inv₂,

C_1 je parazitní kapacita prvního invertoru Inv₁,

C_2 je parazitní kapacita druhého invertoru Inv₂.

Z tohoto důvodu by měly být frekvence pólů p_1 a p_2 tak velké, jak je to jen možné. To vyžaduje malé parazitní kapacity, což znamená použít velmi malé rozměry MOS tranzistoru.

Dosavadní kruhové zesilovače nejsou schopny pracovat s velmi nízkým napájecím napětím a z důvodu nutnosti zajištění stability zesilovače používají další obvody se spínanými kapacitami, což zvyšuje složitost struktury kruhového zesilovače, zvyšuje celkovou spotřebu a celkovou plochu obvodu na čipu. Dosavadní kruhové zesilovače proto nejsou vhodné pro moderní aplikace, obzvláště ty biomedicínské, vyžadující velmi nízké napájecí napětí a nízkou spotřebu.

Cílem vynálezu je představit podprahový bulk-driven kruhový zesilovač, který by výše uvedené nedostatky stavu techniky odstranil.

Podstata vynálezu

Výše zmíněné nedostatky odstraňuje do značné míry bulk-driven kruhový zesilovač jehož podstata spočívá v tom, že obsahuje první bulk-driven invertor zahrnující první a druhý tranzistor, druhý primární bulk-driven invertor zahrnující třetí a čtvrtý tranzistor, druhý sekundární bulk-driven invertor zahrnující pátý a šestý

Ve výhodném provedení je přes svorku napájecího napětí, přes svorku prvního předpětí, přes svorku druhého předpětí, přes svorku třetího předpětí a přes svorku čtvrtého předpětí připojen řídicí obvod obsahující nastavovací obvod dále obsahující první proudový zdroj a jedenáctý tranzistor, obvod první repliky dále obsahující čtvrtý proudový zdroj, třetí kapacitor a devátý, desátý, dvacátý druhý, dvacátý třetí a dvacátý čtvrtý tranzistor, obvod druhé primární repliky dále obsahující druhý proudový zdroj, první kapacitor a dvanáctý až šestnáctý tranzistor, a obvod druhé sekundární repliky dále obsahující třetí proudový zdroje, druhý kapacitor a sedmnáctý až dvacátý první tranzistor, přičemž kladná svorka prvního proudového zdroje je vyvedena na svorku napájecího napětí, hradlo bulk jedenáctého tranzistoru je vyvedena na svorku souhlasného napětí, hradlo gate a hradlo drain jedenáctého tranzistoru a záporná svorka prvního proudového zdroje jsou vyvedeny na svorku druhého předpětí, hradlo source jedenáctého je uzemněno, hradla source devátého a dvacátého druhého tranzistoru a kladný kontakt čtvrtého proudového zdroje jsou vyvedeny na svorku napájecího napětí, hradlo gate devátého tranzistoru, hradlo drain dvacátého čtvrtého tranzistoru, záporný kontakt třetího kapacitoru a záporný kontakt čtvrtého proudového zdroje jsou vyvedeny na svorku prvního předpětí, hradla source desátého, dvacátého třetího a dvacátého čtvrtého tranzistoru, a hrada bulk dvacátého čtvrtého jsou uzemněna, hrada bulk devátého a desátého tranzistoru jsou vyvedena na svorku souhlasného napětí, hradlo drain devátého a desátého

tranzistoru, hradla bulk dvacátého druhého a dvacátého třetího tranzistoru a kladná svorka třetího kapacitoru jsou vzájemně propojeny, hradla drain dvacátého druhého a dvacátého třetího tranzistoru a hradlo gate dvacátého čtvrtého tranzistoru jsou vzájemně propojeny, hradla gate desátého a dvacátého třetího tranzistoru jsou vyvedeny na svorku druhého předpětí, hradlo gate dvacátého druhého tranzistoru je vyvedeno na svorku čtvrtého předpětí, hradla source třináctého, čtrnáctého a šestnáctého tranzistoru a hradlo bulk čtrnáctého tranzistoru jsou vyvedena na svorku napájecího napětí, hradlo gate třináctého tranzistoru, hradla drain patnáctého a šestnáctého tranzistoru, a záporný kontakt prvního kapacitoru jsou vyvedeny na svorku třetího předpětí, hradla source dvanáctého a patnáctého tranzistoru, a záporný kontakt druhého proudového zdroje jsou uzemněny, hradla bulk dvanáctého a třináctého tranzistoru jsou vyvedena na svorku souhlasného napětí, hradla drain dvanáctého a třináctého tranzistoru, a hradlo gate čtrnáctého tranzistoru jsou vzájemně propojeny, hradlo drain čtrnáctého tranzistoru, hradla bulk patnáctého a šestnáctého tranzistoru, kladná svorka druhého proudového zdroje a kladná svorka prvního kapacitoru jsou vzájemně propojeny, hradla gate dvanáctého a patnáctého tranzistoru jsou vyvedena na svorku druhého předpětí, hradlo gate šestnáctého tranzistoru je vyvedeno na svorku prvního předpětí, hradla source osmnáctého a dvacátého tranzistoru, a kladná svorka třetího proudového zdroje jsou vyvedeny na svorku napájecího napětí, hradla source sedmnáctého, devatenáctého a dvacátého prvního tranzistoru, a hradlo bulk devatenáctého tranzistoru jsou uzemněna, hradla bulk sedmnáctého a osmnáctého tranzistoru jsou vyvedena na svorku souhlasného napětí, hradlo gate osmnáctého tranzistoru, hradla drain dvacátého a dvacátého prvního tranzistoru a kladná svorka druhého kapacitoru jsou vyvedeny na svorku čtvrtého předpětí, hradla drain sedmnáctého a osmnáctého tranzistoru, a hradlo gate devatenáctého tranzistoru jsou vzájemně propojena, hradlo drain devatenáctého tranzistoru, hradla bulk dvacátého a dvacátého prvního tranzistoru, záporná svorka třetího proudového zdroje a záporná svorka druhého kapacitoru jsou vzájemně propojeny, hradla gate sedmnáctého a dvacátého prvního tranzistoru jsou vyvedena na svorku druhého předpětí, hradlo gate dvacátého tranzistoru je vyvedeno na svorku prvního předpětí.

Objasnění výkresů

Vynález bude dále přiblížen pomocí obrázků, kde obr. 1 představuje kruhový zesilovač podle dosavadního stavu techniky, obr. 2 představuje ekvivalentní malosignálový model kruhového zesilovače zobrazeného na obr. 1, obr. 3 představuje bulk-driven kruhový zesilovač podle vynálezu, obr. 4 představuje řídicí obvod bulk-driven kruhového zesilovače podle vynálezu, obr. 5 představuje frekvenční a fázovou charakteristiku bulk-driven kruhového zesilovače podle vynálezu, obr. 6 představuje časovou charakteristiku výstupního napětí bulk-driven kruhového zesilovače podle vynálezu, a obr. 7 představuje časovou charakteristiku drain proudů sedmého a osmého tranzistoru u třetího invertoru bulk-driven kruhového zesilovače podle vynálezu.

Příklad uskutečnění vynálezu

Schématické zapojení bulk-driven kruhového zesilovače podle vynálezu je představeno na obr. 3 a obsahuje první bulk-driven invertor Inv_1 zahrnující první a druhý tranzistor M_1 , M_2 , druhý primární bulk-driven invertor Inv_{21} zahrnující třetí a čtvrtý tranzistor M_3 , M_4 , druhý sekundární bulk-driven invertor Inv_{22} zahrnující pátý a šestý tranzistor M_5 , M_6 , a třetí invertor Inv_3 zahrnující sedmý a osmý tranzistor M_7 , M_8 .

Hradla source S prvního, třetího, pátého a sedmého tranzistoru M_1 , M_3 , M_5 , M_7 , a hradlo bulk B sedmého tranzistoru M_7 jsou vyvedena na svorku napájecího napětí V_{DD} .

Hradla source S druhého, čtvrtého, šestého a osmého tranzistoru M_2 , M_4 , M_6 , M_8 , a hradlo bulk B osmého tranzistoru M_8 jsou uzemněna.

Hradlo gate G prvního tranzistoru M_1 je vyvedeno na svorku prvního předpětí V_{B1} .

Hradla gate G druhého, čtvrtého a šestého tranzistoru M_2 , M_4 , M_6 jsou vyvedena na svorku druhého předpětí V_{B2} .

Hradlo gate G třetího tranzistoru M_3 je vyvedeno na svorku třetího předpětí V_{B3} .

Hradlo gate G pátého tranzistoru M_5 je vyvedeno na svorku čtvrtého předpětí V_{B4} .

Hradla bulk B prvního a druhého tranzistoru M_1 , M_2 jsou vyvedena na svorku vstupního napětí V_{in} bulk-driven kruhového zesilovače podle vynálezu.

Hradla drain D prvního a druhého tranzistoru M₁, M₂, a hradla bulk B třetího, čtvrtého, pátého a šestého tranzistoru M₃, M₄, M₅, M₆ jsou vzájemně propojena.

Hradla drain D třetího a čtvrtého tranzistoru M₃, M₄ a hradlo gate G sedmého tranzistoru M₇ jsou vzájemně propojena.

Hradla drain D pátého a šestého tranzistoru M₅, M₆ a hradlo gate G osmého tranzistoru M₈ jsou vzájemně propojena.

Hradla drain D sedmého a osmého tranzistoru M₇, M₈ jsou vyvedena na svorku výstupního napětí V_{out} bulk-driven kruhového zesilovače podle vynálezu.

První až šestý tranzistor M₁ - M₆ je řízen hradlem bulk B. Jelikož jsou bulk-driven tranzistory vhodné pro aplikace pracující s velmi nízkým napájecím napětím pod 0,5 V, odstraňují prahové napětí ze signálových cest a tím zvyšují rozsah vstupního napěťového signálu na rail-to-rail. Sedmý a osmý tranzistor M₇, M₈ je řízen hradlem gate G za účelem zvýšení maximální hodnoty výstupního proudu. Sedmý a osmý tranzistor M₇, M₈ může být ovšem řízen rovněž hradlem bulk B. V takovém případě by však byl maximální výstupní proud pouze několikrát větší než referenční proud sedmého a osmého tranzistoru M₇, M₈, a vzhledem k tomu, že referenční proud je kvůli stabilitě nastaven velmi malý, maximální amplituda výstupního signálu by byla přísně omezena.

Největší problém bulk-driven kruhového zesilovače podle vynálezu je nastavení a stabilizace pracovního bodu, především stabilizace referenčních proudů MOS tranzistorů v závislosti na procesním a napájecím napětí a teplotních odchylkách PVT, tj. „Process Voltage Temperature“. Tyto PVT odchylky následně způsobují výchylky pólů p₁-p₃ zesilovače, což má za následek vážné problémy s jeho stabilitou. Za účelem překonání výše uvedeného problému a poskytnutí dostatečně přesné stabilizace referenčních proudů všech invertorů bulk-driven kruhového zesilovače podle vynálezu je pro jeho řízení výhodně použit řídicí obvod představený na obr. 4.

Obr. 4 představuje řídicí obvod bulk-driven kruhového zesilovače podle vynálezu, na obrázku rozdělený na dvě elektricky propojené části, který obsahuje nastavovací obvod Bias, obvod první repliky Rep₁, obvod druhé primární repliky Rep₂₁ a obvod druhé sekundární repliky Rep₂₂.

Nastavovací obvod Bias slouží k nastavení referenčního proudu pro druhý, čtvrtý, šestý, desátý, dvanáctý, patnáctý, sedmnáctý, dvacátý první a dvacátý třetí tranzistor M₂, M₄, M₆, M₁₀, M₁₂, M₁₅, M₁₇, M₂₁, M₂₃. Každý z těchto tranzistorů tvoří

Hradla drain D dvacátého druhého a dvacátého třetího tranzistoru M₂₂, M₂₃ a hradlo gate G dvacátého čtvrtého tranzistoru M₂₄ jsou vzájemně propojeny.

Hradla gate G desátého a dvacátého třetího tranzistoru M₁₀, M₂₃ jsou vyvedeny na svorku druhého předpětí V_{B2}.

Hradlo gate G dvacátého druhého tranzistoru M₂₂ je vyvedeno na svorku čtvrtého předpětí V_{B4}.

Devátý a desátý tranzistor M₉, M₁₀ tvoří repliku prvního a druhého tranzistoru M₁, M₂, dvacátý druhý a dvacátý třetí tranzistor M₂₂, M₂₃ tvoří první stupeň zesilovače a dvacátý čtvrtý tranzistor M₂₄ tvoří druhý stupeň zesilovače. Účelem tohoto dvoustupňového zesilovače je poskytovat větší napěťové zesílení první repliky Rep₁ a tím zvýšit její přesnost. Výstupní první předpětí V_{B1} první repliky Rep₁ je přivedeno na hradlo gate G devátého tranzistoru M₉, čímž se vytváří negativní zpětné vazby, které vynutí napětí na hradle D devátého a desátého tranzistoru M₉, M₁₀ i na hradle D prvního a druhého tranzistoru M₁, M₂, aby se rovnalo souhlasnému napětí V_{CM}, a to bez ohledu na odchylky PVT.

Čtvrtý referenční proud I_{B4} první repliky Rep₁ nastavuje proud dvacátého čtvrtého tranzistoru M₂₄.

Referenční proud devátého a desátého tranzistoru M₉, M₁₀ je nastaven prostřednictvím druhého předpětí V_{B2}, a jeho hodnotu lze nastavit pomocí poměru šířky a délky desátého a jedenáctého tranzistoru M₁₀, M₁₁, tj. $(W/L)_{M10}/(W/L)_{M11}$, kde W je šířka daného tranzistoru a L je délka daného tranzistoru.

Třetí kapacitor C_{C3} poskytuje frekvenční kompenzaci první repliky Rep₁.

Vzhledem k tomu, že první a druhé předpětí V_{B1}, V_{B2} řídicího obvodu jsou rovněž přiváděna do bulk-driven kruhového zesilovače podle vynálezu, pak referenční proudy prvního a druhého tranzistoru M₁, M₂ jsou stejné jako u jim odpovídajících replik tranzistorů řídicího obvodu.

Druhá primární replika Rep₂₁ řídicího obvodu slouží k nastavení a stabilizaci referenčního proudu třetího a sedmého tranzistoru M₃, M₇.

Druhá primární replika Rep₂₁ řídicího obvodu obsahuje druhý proudový zdroj Z₂, první kapacitor C_{C1} a dvanáctý až šestnáctý tranzistor M₁₂-M₁₆.

Hradla source S třináctého, čtrnáctého a šestnáctého tranzistoru M₁₃, M₁₄, M₁₆ a hradlo bulk B čtrnáctého tranzistoru M₁₄ jsou vyvedena na svorku napájecího napětí V_{DD}.

Hradlo gate G třináctého tranzistoru M₁₃, hradla drain D patnáctého a šestnáctého tranzistoru M₁₅, M₁₆, a záporný kontakt prvního kapacitoru C_{C1} jsou vyvedeny na svorku třetího předpětí V_{B3}.

Hradla source S dvanáctého a patnáctého tranzistoru M₁₂, M₁₅, a záporný kontakt druhého proudového zdroje Z₂ jsou uzemněny.

Hrada bulk B dvanáctého a třináctého tranzistoru M₁₂, M₁₃ jsou vyvedena na svorku souhlasného napětí V_{CM}.

Hradla drain D dvanáctého a třináctého tranzistoru M₁₂, M₁₃, a hradlo gate G čtrnáctého tranzistoru M₁₄ jsou vzájemně propojeny.

Hradlo drain D čtrnáctého tranzistoru M₁₄, hradla bulk B patnáctého a šestnáctého tranzistoru M₁₅, M₁₆, kladná svorka druhého proudového zdroje Z₂ a kladná svorka prvního kapacitoru C_{C1} jsou vzájemně propojeny.

Hradla gate G dvanáctého a patnáctého tranzistoru M₁₂, M₁₅ jsou vyvedena na svorku druhého předpětí V_{B2}.

Hradlo gate G šestnáctého tranzistoru M₁₆ je vyvedeno na svorku prvního předpětí V_{B1}.

Dvanáctý a třináctý tranzistor M₁₂, M₁₃ tvoří repliku třetího a čtvrtého tranzistoru M₃, M₄, a čtrnáctý tranzistor M₁₄ tvoří repliku sedmého tranzistoru M₇. Druhý referenční proud I_{B2} druhé primární repliky Rep₂₁ nastavuje proud čtrnáctý tranzistoru M₁₄ a následně referenční proud sedmého tranzistoru M₇. Patnáctý a šestnáctý tranzistor M₁₅, M₁₆ tvoří zesilovač, jehož účelem je poskytovat větší napěťové zesílení druhé primární repliky Rep₂₁ a tím zvýšit její přesnost. Výstupní třetí předpětí V_{B3} druhé primární repliky Rep₂₁ je přivedeno na hradlo gate G třináctého tranzistoru M₁₃, čímž se vytváří negativní zpětné vazby, které vynutí saturační referenční proud čtrnáctého tranzistoru M₁₄, aby byl roven druhému referenčnímu proudu I_{B2}. Referenční proud dvanáctého a třináctého tranzistoru M₁₂, M₁₃ je nastaven prostřednictvím druhého předpětí V_{B2} a jeho hodnotu lze nastavit pomocí poměru šířky a délky dvanáctého a jedenáctého tranzistoru M₁₂, M₁₁, tj. $(W/L)_{M12}/(W/L)_{M11}$, kde W je šířka daného tranzistoru a L je délka daného tranzistoru.

První kapacitor C_{C1} poskytuje frekvenční kompenzaci druhé primární repliky Rep₂₁. Vzhledem k tomu, že druhé a třetího předpětí V_{B2}, V_{B3} řídicího obvodu jsou rovněž přiváděna do bulk-driven kruhového zesilovače podle vynálezu, pak referenční proudy třetího a čtvrtého tranzistoru M₃, M₄ a sedmého tranzistoru M₇ jsou stejné jako u jim odpovídajících replik tranzistorů řídicího obvodu.

Druhá sekundární replika Rep₂₂ řídicího obvodu slouží k nastavení a stabilizaci referenčního proudu pátého a osmého tranzistoru M₅, M₈.

Druhá sekundární replika Rep22 řídicího obvodu obsahuje třetí proudový zdroj Z₃, druhý kapacitor C_{C2} a sedmnáctý až dvacátý první tranzistor M₁₇ - M₂₁.

Hradla source S osmnáctého a dvacátého tranzistoru M₁₈, M₂₀, a kladná svorka třetího proudového zdroje Z₃ jsou vyvedeny na svorku napájecího napětí V_{DD}.

Hradla source S sedmnáctého, devatenáctého a dvacátého prvního tranzistoru M₁₇, M₁₉, M₂₁, a hradlo bulk B devatenáctého tranzistoru M₁₉ jsou uzemněna.

Hradla bulk B sedmnáctého a osmnáctého tranzistoru M₁₇, M₁₈ jsou vyvedena na svorku souhlasného napětí V_{CM}.

Hradlo gate G osmnáctého tranzistoru M₁₈, hradla drain D dvacátého a dvacátého prvního tranzistoru M₂₀, M₂₁ a kladná svorka druhého kapacitoru C_{C2} jsou vyvedeny na svorku čtvrtého předpětí V_{B4}.

Hradla drain D sedmnáctého a osmnáctého tranzistoru M₁₇, M₁₈, a hradlo gate G devatenáctého tranzistoru M₁₉ jsou vzájemně propojena.

Hradlo drain D devatenáctého tranzistoru M₁₉, hradla bulk B dvacátého a dvacátého prvního tranzistoru M₂₀, M₂₁, záporná svorka třetího proudového zdroje Z₃ a záporná svorka druhého kapacitoru C_{C2} jsou vzájemně propojeny.

Hradla gate G sedmnáctého a dvacátého prvního tranzistoru M₁₇, M₂₁ jsou vyvedena na svorku druhého předpětí V_{B2}.

Hradlo gate G dvacátého tranzistoru M₂₀ je vyvedeno na svorky prvního předpětí V_{B1}.

Sedmnáctý a osmnáctý tranzistor M₁₇, M₁₈ tvoří repliku pátého a šestého tranzistoru M₅, M₆ a devatenáctý tranzistor M₁₉ tvoří repliku osmého tranzistoru M₈. Třetí referenční proud I_{B3} druhé sekundární repliky Rep22 nastavuje proud devatenáctého tranzistoru M₁₉ a tedy referenční proud osmého tranzistoru M₈. Dvacátý a dvacátý první tranzistor M₂₀, M₂₁ tvoří zesilovač určený k poskytnutí většího napěťového zesílení druhé sekundární repliky Rep22 a tím ke zvýšení její přesnosti. Výstupní čtvrté předpětí V_{B4} druhé sekundární repliky Rep22 je přivedeno na hradlo gate G osmnáctého tranzistoru M₁₈, čímž se vytváří negativní zpětné vazby, které vynutí saturační referenční proud devatenáctého tranzistoru M₁₉, aby byl roven třetímu referenčnímu proudu I_{B3}. Referenční proud sedmnáctého a osmnáctého tranzistoru M₁₇, M₁₈ je nastaven prostřednictvím druhého předpětí V_{B2}, a jeho hodnotu lze nastavit pomocí poměru šířky a délky sedmnáctého a jedenáctého tranzistoru M₁₇, M₁₁, tj. $(W/L)_{M17}/(W/L)_{M11}$, kde W je šířka daného tranzistoru a L je délka daného tranzistoru.

Druhý kapacitor C_{C2} poskytuje frekvenční kompenzaci obvodu druhé sekundární repliky Rep_{22} . Vzhledem k tomu, že druhé a čtvrté předpětí V_{B2} , V_{B4} jsou z řídicího obvodu přiváděna do obvodu kruhového zesilovače, pak referenční proudy pátého a šestého tranzistoru M_5 , M_6 a osmého tranzistoru M_8 jsou stejné jako jim odpovídající repliky tranzistorů v řídicím obvodu.

Princip fungování bulk-driven kruhového zesilovače podle vynálezu s řídicím obvodem je následující:

Referenční proud MOS prvního a druhého tranzistorů M_1 , M_2 bulk-driven kruhového zesilovače podle vynálezu je nastaven pomocí devátého, desátého, jedenáctého, dvacátého druhého, dvacátého třetího a dvacátého čtvrtého tranzistoru M_9 , M_{10} , M_{11} , M_{22} , M_{23} , M_{24} řídicího obvodu. Jedenáctý tranzistor M_{11} tvoří s druhým tranzistorem M_2 proudové zrcadlo. Z tohoto důvodu je proud MOS prvního a druhého tranzistoru M_1 , M_2 prvního invertoru Inv_1 rovněž prvním referenčním proudem I_{B1} .

Za účelem zajištění stability bulk-driven kruhového zesilovače podle vynálezu, jak bylo již výše uvedeno, musí se třetí pól p_3 třetího invertoru Inv_3 nacházet v mnohem nižší frekvenci než první pól p_1 prvního invertoru Inv_1 a druhý pól p_2 druhého invertoru Inv_2 . To má za následek velmi nízkou výstupní vodivost g_{o3} třetího invertoru Inv_3 :

$$g_{o3} < K \frac{g_{o1}}{A_{vo}} \cdot \frac{C_L}{C_1}, \quad g_{o3} < K \frac{g_{o2}}{A_{vo}} \cdot \frac{C_L}{C_2} \quad (6)$$

kde:

g_{o3} je výstupní vodivost třetího invertoru Inv_3 ,

K je konstanta závislá na předpokládané fázové rezervě kruhového zesilovače,

g_{o1} je výstupní vodivost prvního invertoru Inv_1 ,

g_{o2} je výstupní vodivost druhého invertoru Inv_2 ,

C_1 je parazitní kapacita prvního invertoru Inv_1 ,

C_2 je parazitní kapacita druhého invertoru Inv_2 ,

A_{vo} je stejnosměrné napěťové zesílení obvodu s otevřenou smyčkou,

C_L je zatěžovací kapacitor.

Aby bylo dosaženo velmi nízké hodnoty výstupní vodivosti g_{o3} třetího invertoru Inv_3 , hodnota referenčního proudu tranzistorů třetího invertoru Inv_3 musí být mnohem

Obr. 5 ukazuje frekvenční a fázovou charakteristiku kruhového zesilovače podle vynálezu v otevřené smyčce, který je zatížen zatěžovacím kapacitorem C_L o hodnotě 20 pF. Z obr. 5 je patrné stejnosměrné napěťové zesílení A_{vo} o velikosti 90 dB, šířka pásma GBW o velikosti 120 kHz a fázová rezerva o velikosti 57°. Z tohoto důvodu lze konstatovat, že obvod je stabilní pro malé signály. Stojí za zmínku, že daná šířka pásma GBW je dostačující pro zpracování biologických signálů, jelikož frekvence těchto signálů jsou v rozmezí desetin hertzů až desítek kilohertzů.

Obr. 6 zobrazuje výstupní časovou charakteristiku kruhového zesilovače podle vynálezu v invertujícím zapojení se zpětnovazebním rezistorem o hodnotě $500\text{ k}\Omega$ a zatěžovacím kapacitorem C_L o hodnotě 20 pF , zatímco obr. 7 ukazuje proudy drain výstupního sedmého a osmého tranzistoru M_7 , M_8 třetího invertoru Inv_3 pro stejný typ zapojení. Obvod byl vybuzen vstupním sinusovým signálem s frekvencí 1 kHz a amplitudou 50 mV . Je třeba poukázat na velkou maximální hodnotu výstupního proudu, která je 100 nA , ve srovnání s velmi nízkou hodnotou referenčního proudu sedmého a osmého tranzistoru M_7 , M_8 třetího invertoru Inv_3 , který je 10 nA .

Základní parametry kruhového zesilovače podle vynálezu při hodnotě zatěžovacího kapacitoru $C_L = 20\text{ pF}$, a teplotě $t = 27\text{ }^\circ\text{C}$ jsou shrnuty v níže uvedené tabulce:

	Hodnota
Napájecí napětí V_{DD}	$0,5\text{ V}$
Celková výkonová spotřeba P_{diss}	$3\text{ }\mu\text{W}$
Stejnoseměrné napěťové zesílení A_{vo}	90 dB
Šířka pásma GBW	120 kHz
Fázová rezerva	57 °
Teplotní vstupní šum	$50\text{ nV/Hz}^{1/2}$
Potlačení změny napájecího napětí, tj. PSRR	84 dB

Výhodou bulk-driven kruhového zesilovače podle vynálezu ve srovnání s řešeními známými ze stavu techniky je velmi nízké napájecí napětí o hodnotě $0,5\text{ V}$, nízká spotřeba o hodnotě $3\text{ }\mu\text{W}$ a vysoké zesílení o hodnotě 90 dB , viz výše uvedená tabulka.

PATENTOVÉ NÁROKY

1. Bulk-driven kruhový zesilovač, **vyznačující se tím, že** obsahuje první bulk-driven invertor (Inv₁) zahrnující první a druhý tranzistor (M₁, M₂), druhý primární bulk-driven invertor (Inv₂₁) zahrnující třetí a čtvrtý tranzistor (M₃, M₄), druhý sekundární bulk-driven invertor (Inv₂₂) zahrnující pátý a šestý tranzistor (M₅, M₆), a třetí invertor (Inv₃) zahrnující sedmý a osmý tranzistor (M₇, M₈), kde:

- hradla source (S) prvního, třetího, pátého a sedmého tranzistoru (M₁, M₃, M₅, M₇), a hradlo bulk (B) sedmého tranzistoru (M₇) jsou vyvedena na svorku napájecího napětí (V_{DD}),
- hradla source (S) druhého, čtvrtého, šestého a osmého tranzistoru (M₂, M₄, M₆, M₈), a hradlo bulk (B) osmého tranzistoru (M₈) jsou uzemněna,
- hradlo gate (G) prvního tranzistoru (M₁) je vyvedeno na svorku prvního předpětí (V_{B1}),
- hradla gate (G) druhého, čtvrtého a šestého tranzistoru (M₂, M₄, M₆) jsou vyvedena na svorku druhého předpětí (V_{B2}),
- hradlo gate (G) třetího tranzistoru (M₃) je vyvedeno na svorku třetího předpětí (V_{B3}),
- hradlo gate (G) pátého tranzistoru (M₅) je vyvedeno na svorku čtvrtého předpětí (V_{B4}),
- hradla bulk (B) prvního a druhého tranzistoru (M₁, M₂) jsou vyvedena na svorku vstupního napětí (V_{in}),
- hradla drain (D) prvního a druhého tranzistoru (M₁, M₂), a hradla bulk (B) třetího, čtvrtého, pátého a šestého tranzistoru (M₃, M₄, M₅, M₆) jsou vzájemně propojena,
- hradla drain (D) třetího a čtvrtého tranzistoru (M₃, M₄) a hradlo gate (G) sedmého tranzistoru (M₇) jsou vzájemně propojena,
- hradla drain (D) pátého a šestého tranzistoru (M₅, M₆) a hradlo gate (G) osmého tranzistoru (M₈) jsou vzájemně propojena,
- hradla drain (D) sedmého a osmého tranzistoru (M₇, M₈) jsou vyvedena na svorku výstupního napětí (V_{out}).

2. Bulk-driven kruhový zesilovač podle nároku 1, **vyznačující se tím, že** přes svorku napájecího napětí (V_{DD}), přes svorku prvního předpětí (V_{B1}), přes svorku druhého předpětí (V_{B2}), přes svorku třetího předpětí (V_{B3}) a přes svorku čtvrtého předpětí (V_{B4}) je připojen řídicí obvod obsahující nastavovací obvod (Bias) dále obsahující první proudový zdroj (Z_1) a jedenáctý tranzistor (M_{11}), obvod první repliky (Rep_1) dále obsahující čtvrtý proudový zdroj (Z_4), třetí kapacitor (C_{c3}) a devátý, desátý, dvacátý druhý, dvacátý třetí a dvacátý čtvrtý tranzistor ($M_9, M_{10}, M_{22}, M_{23}, M_{24}$), obvod druhé primární repliky (Rep_{21}) dále obsahující druhý proudový zdroj (Z_2), první kapacitor (C_{c1}) a dvanáctý až šestnáctý tranzistor ($M_{12} - M_{16}$), a obvod druhé sekundární repliky (Rep_{22}) dále obsahující třetí proudový zdroj (Z_3), druhý kapacitor (C_{c2}) a sedmnáctý až dvacátý první tranzistor ($M_{17} - M_{21}$), přičemž:

- kladná svorka prvního proudového zdroje (Z_1) je vyvedena na svorku napájecího napětí (V_{DD}),
- hradlo bulk (B) jedenáctého tranzistoru (M_{11}) je vyvedena na svorku souhlasného napětí (V_{CM}),
- hradlo gate (G) a hradlo drain (D) jedenáctého tranzistoru (M_{11}) a záporná svorka prvního proudového zdroje (Z_1) jsou vyvedeny na svorku druhého předpětí (V_{B2}),
- hradlo source (S) jedenáctého (M_{11}) je uzemněno,
- hradla source (S) devátého a dvacátého druhého tranzistoru (M_9, M_{22}) a kladný kontakt čtvrtého proudového zdroje (Z_4) jsou vyvedeny na svorku napájecího napětí (V_{DD}),
- hradlo gate (G) devátého tranzistoru (M_9), hradlo drain (D) dvacátého čtvrtého tranzistoru (M_{24}), záporný kontakt třetího kapacitoru (C_{c3}) a záporný kontakt čtvrtého proudového zdroje (Z_4) jsou vyvedeny na svorku prvního předpětí (V_{B1}),
- hradla source (S) desátého, dvacátého třetího a dvacátého čtvrtého tranzistoru (M_{10}, M_{23}, M_{24}), a hrada bulk (B) dvacátého čtvrtého (M_{24}) jsou uzemněna,
- hrada bulk (B) devátého a desátého tranzistoru (M_9, M_{10}) jsou vyvedena na svorku souhlasného napětí (V_{CM}),

- hradlo drain (D) devátého a desátého tranzistoru (M_9 , M_{10}), hradla bulk (B) dvacátého druhého a dvacátého třetího tranzistoru (M_{22} , M_{23}) a kladná svorka třetího kapacitoru (C_{C3}) jsou vzájemně propojeny,
- hradla drain (D) dvacátého druhého a dvacátého třetího tranzistoru (M_{22} , M_{23}) a hradlo gate (G) dvacátého čtvrtého tranzistoru (M_{24}) jsou vzájemně propojeny,
- hradla gate (G) desátého a dvacátého třetího tranzistoru (M_{10} , M_{23}) jsou vyvedeny na svorku druhého předpětí (V_{B2}),
- hradlo gate (G) dvacátého druhého tranzistoru (M_{22}) je vyvedeno na svorku čtvrtého předpětí (V_{B4}),
- hradla source (S) třináctého, čtrnáctého a šestnáctého tranzistoru (M_{13} , M_{14} , M_{16}) a hradlo bulk (B) čtrnáctého tranzistoru (M_{14}) jsou vyvedena na svorku napájecího napětí (V_{DD}),
- hradlo gate (G) třináctého tranzistoru (M_{13}), hradla drain (D) patnáctého a šestnáctého tranzistoru (M_{15} , M_{16}), a záporný kontakt prvního kapacitoru (C_{C1}) jsou vyvedeny na svorku třetího předpětí (V_{B3}),
- hradla source (S) dvanáctého a patnáctého tranzistoru (M_{12} , M_{15}), a záporný kontakt druhého proudového zdroje (Z_2) jsou uzemněny,
- hradla bulk (B) dvanáctého a třináctého tranzistoru (M_{12} , M_{13}) jsou vyvedena na svorku souhlasného napětí (V_{CM}),
- hradla drain (D) dvanáctého a třináctého tranzistoru (M_{12} , M_{13}), a hradlo gate (G) čtrnáctého tranzistoru (M_{14}) jsou vzájemně propojeny,
- hradlo drain (D) čtrnáctého tranzistoru (M_{14}), hradla bulk (B) patnáctého a šestnáctého tranzistoru (M_{15} , M_{16}), kladná svorka druhého proudového zdroje (Z_2) a kladná svorka prvního kapacitoru (C_{C1}) jsou vzájemně propojeny,
- hradla gate (G) dvanáctého a patnáctého tranzistoru (M_{12} , M_{15}) jsou vyvedena na svorku druhého předpětí (V_{B2}),
- hradlo gate (G) šestnáctého tranzistoru (M_{16}) je vyvedeno na svorku prvního předpětí (V_{B1}),
- hradla source (S) osmnáctého a dvacátého tranzistoru (M_{18} , M_{20}), a kladná svorka třetího proudového zdroje (Z_3) jsou vyvedeny na svorku napájecího napětí (V_{DD}),


- hradla source (S) sedmnáctého, devatenáctého a dvacátého prvního tranzistoru (M_{17} , M_{19} , M_{21}), a hradlo bulk (B) devatenáctého tranzistoru (M_{19}) jsou uzemněna,
- hradla bulk (B) sedmnáctého a osmnáctého tranzistoru (M_{17} , M_{18}) jsou vyvedena na svorku souhlasného napětí (V_{CM}),
- hradlo gate (G) osmnáctého tranzistoru (M_{18}), hradla drain (D) dvacátého a dvacátého prvního tranzistoru (M_{20} , M_{21}) a kladná svorka druhého kapacitoru (C_{C2}) jsou vyvedeny na svorku čtvrtého předpětí (V_{B4}),
- hradla drain (D) sedmnáctého a osmnáctého tranzistoru (M_{17} , M_{18}), a hradlo gate (G) devatenáctého tranzistoru (M_{19}) jsou vzájemně propojena,
- hradlo drain (D) devatenáctého tranzistoru (M_{19}), hradla bulk (B) dvacátého a dvacátého prvního tranzistoru (M_{20} , M_{21}), záporná svorka třetího proudového zdroje (Z_3) a záporná svorka druhého kapacitoru (C_{C2}) jsou vzájemně propojeny,
- hradla gate (G) sedmnáctého a dvacátého prvního tranzistoru (M_{17} , M_{21}) jsou vyvedena na svorku druhého předpětí (V_{B2}),
- hradlo gate (G) dvacátého tranzistoru (M_{20}) je vyvedeno na svorky prvního předpětí (V_{B1}).

7124 1B


03.03.16

21


2016 - 19



Obr. 1



Obr. 2




Obr. 3

12/ 43


03.03.16

2016-19

22



Obr. 4




Obr. 5

1/2 3/3


2016-19

23

2016-19



Obr. 6



Obr. 7