

(19) 日本国特許庁(JP)

## (12) 公開特許公報(A)

(11) 特許出願公開番号

特開2009-89367

(P2009-89367A)

(43) 公開日 平成21年4月23日(2009.4.23)

(51) Int.Cl.

H04N 5/335 (2006.01)

F 1

H04N 5/335  
H04N 5/335E  
P

テーマコード(参考)

5C024

審査請求 未請求 請求項の数 13 O L (全 28 頁)

(21) 出願番号 特願2008-217326 (P2008-217326)  
 (22) 出願日 平成20年8月26日 (2008.8.26)  
 (31) 優先権主張番号 特願2007-240182 (P2007-240182)  
 (32) 優先日 平成19年9月14日 (2007.9.14)  
 (33) 優先権主張国 日本国 (JP)

(71) 出願人 000001007  
 キヤノン株式会社  
 東京都大田区下丸子3丁目30番2号  
 (74) 代理人 100076428  
 弁理士 大塚 康徳  
 (74) 代理人 100112508  
 弁理士 高柳 司郎  
 (74) 代理人 100115071  
 弁理士 大塚 康弘  
 (74) 代理人 100116894  
 弁理士 木村 秀二  
 (74) 代理人 100130409  
 弁理士 下山 治  
 (74) 代理人 100134175  
 弁理士 永川 行光

最終頁に続く


(54) 【発明の名称】撮像装置及び撮像システム

## (57) 【要約】 (修正有)

【課題】画素の信号を高速に読み出す場合でも、チップ面積を低減でき、消費電力の増加を抑制できる撮像装置及び撮像システムを提供する。

【解決手段】撮像装置は、光電変換部を含む画素と、画素に接続された列信号線と、列信号線を介して画素から信号を読み出す読み出し回路と、読み出し回路に接続されており、容量を有する出力線と、出力線を介して読み出し回路からの信号に応じて、画像信号を出力する出力部とを備え、読み出し回路は、列信号線に出力された信号を保持する第1の蓄積部と、第1の蓄積部との接続を開閉する第1の開閉部と、第2の蓄積部と、第1の蓄積部に保持された信号を第2の蓄積部へ伝達する伝達部と、伝達部と第2の蓄積部との接続を開閉する第2の開閉部とを含み、第1の蓄積部の容量は、第2の蓄積部の容量よりも小さく、出力部には、第2の蓄積部の容量と出力線の容量とに基づいて、第2の蓄積部に保持された信号が読み出される。

【選択図】図2



## 【特許請求の範囲】

## 【請求項 1】

光電変換部を含む画素と、  
 前記画素に接続された列信号線と、  
 前記列信号線を介して前記画素から信号を読み出す読み出し回路と、  
 前記読み出し回路に接続されており、容量を有する出力線と、  
 前記出力線を介して前記読み出し回路からの信号に応じて、画像信号を出力する出力部  
 と、  
 を備え、

前記読み出し回路は、  
 前記列信号線に出力された信号を保持する第 1 の蓄積部と、  
 前記列信号線と前記第 1 の蓄積部との接続を開閉する第 1 の開閉部と、  
 第 2 の蓄積部と、  
 前記第 1 の蓄積部に保持された信号を前記第 2 の蓄積部へ伝達する伝達部と、  
 前記伝達部と前記第 2 の蓄積部との接続を開閉する第 2 の開閉部と、  
 を含み、

前記第 1 の蓄積部の容量は、前記第 2 の蓄積部の容量よりも小さく、  
 前記出力部には、前記第 2 の蓄積部の容量と前記出力線の容量とに基づいて、前記第 2  
 の蓄積部に保持された信号が読み出される  
 ことを特徴とする撮像装置。

## 【請求項 2】

前記第 2 の蓄積部と前記出力線との接続を開閉する第 3 の開閉部をさらに備え、  
 前記第 3 の開閉部は、前記第 2 の蓄積部と前記出力線との接続を開状態にすることにより、前記第 2 の蓄積部と前記出力線とを接続し、前記第 2 の蓄積部に保持された信号が読み出されるようにする  
 ことを特徴とする請求項 1 に記載の撮像装置。

## 【請求項 3】

前記伝達部は、前記第 1 の蓄積部が保持する電荷に応じた信号を前記第 2 の蓄積部に供給する  
 ことを特徴とする請求項 1 又は 2 に記載の撮像装置。

## 【請求項 4】

前記伝達部は、MOSトランジスタを含み、  
 前記MOSトランジスタは、前記第 1 の蓄積部に保持された信号がゲートを介して入力され、ゲートに入力された信号に応じた信号を、ソースを介して前記第 2 の蓄積部へ出力する  
 ことを特徴とする請求項 3 に記載の撮像装置。

## 【請求項 5】

前記読み出し回路は、前記第 2 の蓄積部の電位をリセットするリセット部をさらに含む  
 ことを特徴とする請求項 1 から 4 のいずれか 1 項に記載の撮像装置。

## 【請求項 6】

前記伝達部は、N型MOSトランジスタを含み、  
 前記第 1 の蓄積部の電位をV1、前記N型MOSトランジスタの閾値電圧をV<sub>thn</sub>、  
 前記第 2 の蓄積部の電位をV2としたとき、前記リセット部は、前記伝達部と前記第 2 の蓄積部との電気的な接続が遮断された状態で、

$$V_2 = V_1 - V_{thn}$$

になるように、前記第 2 の蓄積部の電位V2をリセットし、

前記N型MOSトランジスタは、前記第 2 の蓄積部に電気的に接続された際に、前記第 2 の蓄積部の電位を、前記リセット部によりリセットされた電位から、前記第 1 の蓄積部に保持された信号に応じた電位へ引き上げる  
 ことを特徴とする請求項 5 に記載の撮像装置。

10

20

30

40

50

**【請求項 7】**

前記伝達部は、P型MOSトランジスタを含み、

前記第1の蓄積部の電位をV1、前記P型MOSトランジスタの閾値電圧をV<sub>thp</sub>、前記第2の蓄積部の電位をV2としたとき、前記リセット部は、前記伝達部と前記第2の蓄積部との電気的な接続が遮断された状態で、

$$V_2 = V_1 + V_{thp}$$

になるように、前記第2の蓄積部の電位V2をリセットし、

前記P型MOSトランジスタは、前記第2の蓄積部に電気的に接続された際に、前記第2の蓄積部の電位を、前記リセット部によりリセットされた電位から、前記第1の蓄積部に保持された信号に応じた電位へ引き下げる

10

ことを特徴とする請求項5に記載の撮像装置。

**【請求項 8】**

前記第1の蓄積部は、

前記列信号線に出力されたノイズ信号を保持するノイズ信号用の第1の蓄積部と、

前記列信号線に出力された光信号を保持する光信号用の第1の蓄積部と、  
を含み、

前記第2の蓄積部は、

前記ノイズ信号用の第1の蓄積部に保持された信号が伝達されるノイズ信号用の第2の蓄積部と、

20

前記光信号用の第1の蓄積部に保持された信号が伝達される光信号用の第2の蓄積部と

、  
を含み、

前記伝達部は、

前記ノイズ信号用の第1の蓄積部及び前記光信号用の第1の蓄積部が入力端子に接続され、前記ノイズ信号用の第2の蓄積部及び前記光信号用の第2の蓄積部が出力端子に接続され、

前記出力部は、

前記ノイズ信号用の第2の蓄積部に保持された信号と、前記光信号用の第2の蓄積部に保持された信号との差分を演算して、画像信号を出力する

30

ことを特徴とする請求項1から7のいずれか1項に記載の撮像装置。

**【請求項 9】**

前記列信号線には、第1の画素と第2の画素とが接続され、

第1の期間において、前記伝達部により前記第1の画素の信号が前記第1の蓄積部から前記第2の蓄積部へ伝達され、前記第1の期間に続く第2の期間において、前記列信号線に出力された前記第2の画素の信号が前記第1の蓄積部に蓄積され、

前記第2の期間において、前記第1の画素の信号が前記第2の蓄積部から前記出力部へ伝達される

ことを特徴とする請求項1から8のいずれか1項に記載の撮像装置。

**【請求項 10】**

前記第1の期間は、前記第2の期間よりも短い

40

ことを特徴とする請求項9に記載の撮像装置。

**【請求項 11】**

第1の画素と、

第2の画素と、

前記第1の画素及び前記第2の画素に接続された列信号線と、

前記列信号線を介して前記第1の画素及び前記第2の画素から信号を読み出す読み出し回路と、

前記第1の画素、前記第2の画素、及び前記読み出し回路を駆動する駆動部と、

前記読み出し回路に接続されており、容量を有する出力線と、

前記出力線を介して前記読み出し回路からの信号に応じて、画像信号を出力する出力部

50

と、

を備え、

前記読み出し回路は、

前記列信号線に出力された信号を保持する第1の蓄積部と、

前記列信号線と前記第1の蓄積部との接続を開閉する第1の開閉部と、

第2の蓄積部と、

入力端子及び出力端子に前記第1の蓄積部が接続され、前記出力端子に前記第2の蓄積部が接続され、前記第1の蓄積部に保持された信号を前記第2の蓄積部へ伝達する伝達部と、

前記第1の蓄積部及び前記伝達部と前記第2の蓄積部との接続を開閉する第2の開閉部と、

を含み、

前記第1の蓄積部の容量は、前記第2の蓄積部の容量よりも小さく、

前記出力部には、前記第2の蓄積部の容量と前記出力線の容量とに基づいて、前記第2の蓄積部に保持された信号が読み出され、

前記駆動部は、第1の期間において、前記第1の画素の信号が前記第1の蓄積部から読み出されて前記伝達部を介して前記第2の蓄積部へ伝達され、前記第1の期間に続く第2の期間において、前記列信号線に出力された前記第2の画素の信号が前記第1の蓄積部へ蓄積されるとともに、前記第1の画素の信号が前記第2の蓄積部から読み出されて前記出力部へ伝達されるように、前記第1の画素、前記第2の画素、及び前記読み出し回路を駆動する

ことを特徴とする撮像装置。

#### 【請求項 1 2】

前記伝達部は、前記出力端子から前記第1の蓄積部を介して帰還された信号及び前記列信号線に出力された信号に基づく信号と、基準信号との差分を演算して、差動信号を出力する

ことを特徴とする請求項 1 1 に記載の撮像装置。

#### 【請求項 1 3】

請求項 1 から 1 2 のいずれか 1 項に記載の撮像装置と、

前記撮像装置の撮像面へ像を形成する光学系と、

前記撮像装置から出力された信号を処理して画像データを生成する信号処理部と、  
を備えたことを特徴とする撮像システム。

#### 【発明の詳細な説明】

#### 【技術分野】

#### 【0 0 0 1】

本発明は、撮像装置及び撮像システムに関する。

#### 【背景技術】

#### 【0 0 0 2】

特許文献 1 の技術では、複数の画素が行方向及び列方向に配列された画素配列において、行方向に延びた複数の行制御線により駆動するための信号が各画素に供給され、列方向に延びた複数の列信号線を介して各画素の信号が読み出される。各列信号線の一端と他端とにはそれぞれ蓄積部が接続され、2つの蓄積部のいずれか一方の信号が読み出されているとき、画素から出力された信号が2つの蓄積部の他方に蓄積される。これにより、ブランкиング期間（センサ出力のない期間）を低減でき、総読み出し期間を短縮できる。

#### 【0 0 0 3】

特許文献 2 の技術では、複数の列信号線のそれぞれに、2つの蓄積部と2つのアンプとが交互に接続され、2つの蓄積部の一方に蓄積された信号が2つのアンプの一方により増幅されて2つの蓄積部の他方に蓄積される。その2つの蓄積部の他方に蓄積された信号は、2つのアンプの他方により増幅されて後段の出力線へと読み出される。

#### 【特許文献 1】特開 2 0 0 1 - 4 5 3 7 8 号公報

10

20

30

40

50

【特許文献 2】特開平 11 - 150255 号公報

【発明の開示】

【発明が解決しようとする課題】

【0004】

特許文献 1 の技術では、画素配列における第 1 の行の画素の信号が一方の蓄積部に蓄積され、第 2 の行の画素の信号が他方の蓄積部に蓄積される。ここで、それぞれの蓄積部から後段の出力線へ転送される信号には、それぞれの蓄積部の容量値と出力線の有する容量値とで決まる容量分割比によるゲインがかかる。これは、例えば蓄積部の容量値を C1、出力線の有する容量値を C2 とした場合に、 $C1 / (C1 + C2)$  で表されるようなゲインとなる。出力線の有する容量値とは、出力線に対する寄生容量や、出力線上に設けられた容量素子などによる容量の値を含む。このような容量分割による読み出しを行う特許文献 1 の技術では、一方の蓄積部の容量及び他方の蓄積部の容量のそれぞれの絶対値が小さいと、各蓄積部の容量に対する後段の出力線の容量分割比によるゲインが小さくなり、S/N 比が低下する。逆に、一方の蓄積部の容量及び他方の蓄積部の容量のそれぞれの絶対値を大きくすると、各蓄積部の容量に対する後段の出力線の容量分割比によるゲインが大きくなり、S/N 比を向上させることができる。しかし、一方の蓄積部及び他方の蓄積部のそれぞれの電極面積が増大するので、チップ面積の増大を招く。

10

【0005】

また、特許文献 2 の技術では、上述のように、2 つの蓄積部の他方に蓄積された信号は、2 つのアンプの他方により増幅されて後段へと読み出されるので、上記容量分割比によるゲインは考慮せずに後段の出力線へ信号を読み出すことができる。しかし、複数の列信号線のそれぞれに 1 つの信号に対して 2 つのアンプが接続されているので、チップ面積が増大し、消費電力が増加する可能性がある。

20

【0006】

本発明の目的は、画素の信号を高速に読み出す場合でも、チップ面積を低減でき、消費電力の増加を抑制できる撮像装置及び撮像システムを提供することにある。

【課題を解決するための手段】

【0007】

本発明の第 1 側面に係る撮像装置は、光電変換部を含む画素と、前記画素に接続された列信号線と、前記列信号線を介して前記画素から信号を読み出す読み出し回路と、前記読み出し回路に接続されており、容量を有する出力線と、前記出力線を介して前記読み出し回路からの信号に応じて、画像信号を出力する出力部とを備え、前記読み出し回路は、前記列信号線に出力された信号を保持する第 1 の蓄積部と、前記列信号線と前記第 1 の蓄積部との接続を開閉する第 1 の開閉部と、第 2 の蓄積部と、前記第 1 の蓄積部に保持された信号を前記第 2 の蓄積部へ伝達する伝達部と、前記伝達部と前記第 2 の蓄積部との接続を開閉する第 2 の開閉部とを含み、前記第 1 の蓄積部の容量は、前記第 2 の蓄積部の容量よりも小さく、前記出力部には、前記第 2 の蓄積部の容量と前記出力線の容量とに基づいて、前記第 2 の蓄積部に保持された信号が読み出されることを特徴とする。

30

【0008】

本発明の第 2 側面に係る撮像装置は、第 1 の画素と、第 2 の画素と、前記第 1 の画素及び前記第 2 の画素に接続された列信号線と、前記列信号線を介して前記第 1 の画素及び前記第 2 の画素から信号を読み出す読み出し回路と、前記第 1 の画素、前記第 2 の画素、及び前記読み出し回路を駆動する駆動部と、前記読み出し回路に接続されており、容量を有する出力線と、前記出力線を介して前記読み出し回路からの信号に応じて、画像信号を出力する出力部とを備え、前記読み出し回路は、前記列信号線に出力された信号を保持する第 1 の蓄積部と、前記列信号線と前記第 1 の蓄積部との接続を開閉する第 1 の開閉部と、第 2 の蓄積部と、入力端子及び出力端子に前記第 1 の蓄積部が接続され、前記出力端子に前記第 2 の蓄積部が接続され、前記第 1 の蓄積部に保持された信号を前記第 2 の蓄積部へ伝達する伝達部と、前記第 1 の蓄積部及び前記伝達部と前記第 2 の蓄積部との接続を開閉する第 2 の開閉部とを含み、前記第 1 の蓄積部の容量は、前記第 2 の蓄積部の容量よりも

40

50

小さく、前記出力部には、前記第2の蓄積部の容量と前記出力線の容量とに基づいて、前記第2の蓄積部に保持された信号が読み出され、前記駆動部は、第1の期間において、前記第1の画素の信号が前記第1の蓄積部から読み出されて前記伝達部を介して前記第2の蓄積部へ伝達され、前記第1の期間に続く第2の期間において、前記列信号線に出力された前記第2の画素の信号が前記第1の蓄積部へ蓄積されるとともに、前記第1の画素の信号が前記第2の蓄積部から読み出されて前記出力部へ伝達されるように、前記第1の画素、前記第2の画素、及び前記読み出し回路を駆動することを特徴とする。

## 【0009】

本発明の第3側面に係る撮像システムは、本発明の第1側面又は第2側面に係る撮像装置と、前記撮像装置の撮像面へ像を形成する光学系と、前記撮像装置から出力された信号を処理して画像データを生成する信号処理部とを備えたことを特徴とする。 10

## 【発明の効果】

## 【0010】

本発明によれば、画素の信号を高速に読み出す場合でも、チップ面積を低減でき、消費電力の増加を抑制できる。

## 【発明を実施するための最良の形態】

## 【0011】

本発明は、特にビデオカメラ、デジタルスチルカメラ、イメージスキャナ用のイメージ入力装置などに広範に用いられる撮像装置に関するものである。

## 【0012】

本発明の第1実施形態に係る撮像装置100について、図1を用いて説明する。図1は、本発明の第1実施形態に係る撮像装置100の構成図である。 20

## 【0013】

撮像装置100は、画素配列PA、垂直走査回路(VSR、駆動部)101、読み出し回路110、水平走査回路(HSR、駆動部)102、行制御線CL1～CL4、及び列信号線RL1～RL4を備える。撮像装置100は、第1の水平出力線121、第2の水平出力線122、及び出力部120を備える。

## 【0014】

画素配列PAは、複数の画素A11～B24が2次元的に(行方向及び列方向に)配列されている。ここでは、説明の簡略化のために画素が4行4列で配列されている場合を例示的に説明する。各画素A11～B24は、光電変換部PDを含む。光電変換部PDは、例えば、フォトダイオードである。 30

## 【0015】

垂直走査回路(VSR)101は、行制御線CL1～CL4を介して、各画素A11～B24に駆動するための信号を供給する。例えば、垂直走査回路(VSR)101は、画素配列PAにおいて行ごとに各画素の信号を列信号線RL1～RL4へ出力させる。また、垂直走査回路(VSR)101は、読み出し回路110を駆動するための水平走査信号(HSR)以外の信号を供給する。

## 【0016】

読み出し回路110は、列信号線RL1～RL4を介して、各画素A11～B24から信号を読み出す。読み出し回路110は、第1の開閉部群103、第1の蓄積部群104、伝達部群105、第2の開閉部群106、第2の蓄積部群107、及び第3の開閉部群108を含む。 40

## 【0017】

第1の開閉部群103は、列ごとに設けられた複数の第1の開閉部を含む。

## 【0018】

第1の蓄積部群104は、列ごとに設けられた複数の第1の蓄積部を含む。第1の蓄積部は、列信号線RL1～RL4に出力された信号を保持する。

## 【0019】

伝達部群105は、列ごとに設けられた複数の伝達部を含む。伝達部は、第1の蓄積部

に保持された信号を第2の蓄積部へ伝達する。伝達部は、第1の蓄積部が保持する電荷に応じた信号を第2の蓄積部に供給する。

#### 【0020】

第2の開閉部群106は、列ごとに設けられた複数の第2の開閉部を含む。第2の蓄積部群107は、列ごとに設けられた複数の第2の蓄積部を含む。

#### 【0021】

第3の開閉部群108は、列ごとに設けられた複数の第3の開閉部を含む。第3の開閉部は、第2の蓄積部と第1の水平出力線121又は第2の水平出力線122との接続を開閉する。例えば、第3の開閉部は、第2の蓄積部と第1の水平出力線121又は第2の水平出力線122との接続を閉状態にすることにより、第2の蓄積部と第1の水平出力線121又は第2の水平出力線122とを導通させる。

10

#### 【0022】

水平走査回路(HSR)102は、読み出し回路における各列の構成へ供給する水平走査信号(HSR)を順次にアクティブにすることにより、各列の第3の開閉部を順次に閉じる。これにより、水平走査回路(HSR)102は、読み出し回路110(の第2の蓄積部)から列ごとに信号を読み出して、その信号を第1の水平出力線121及び第2の水平出力線122経由で出力部120へ出力する。

20

#### 【0023】

第1の水平出力線121及び第2の水平出力線122は、それぞれ、読み出し回路110(の第2の蓄積部)と出力部120とを接続する。

#### 【0024】

出力部120は、読み出し回路110から第1の水平出力線121及び第2の水平出力線122経由で出力された信号に応じて、画像信号を出力する。すなわち、出力部120は、第2の蓄積部に保持された信号に基づいて、画像信号を出力する。出力部120には、第2の蓄積部の容量と第1の水平出力線121又は第2の水平出力線122の有する容量との容量分割により、第2の蓄積部に保持された信号が読み出される。

30

#### 【0025】

次に、読み出し回路の構成について、図2を用いて説明する。図2は、読み出し回路における1列分の回路構成を示す図である。列信号線RL1に接続された回路を中心に説明するが、他の列信号線RL2～RL4に接続された回路に関しても同様である。

#### 【0026】

列信号線RL1には、その上流側に、例えば、第1の画素A11と第2の画素B11と(図1参照)が接続されている。また、列信号線RL1には、その下流側に、第1の開閉部210、第1の蓄積部203、伝達部204、第2の開閉部205、第2の蓄積部206、及び第3の開閉部220がこの順番に接続されている。第3の開閉部220の後段には、第1の水平出力線121及び第2の水平出力線122(図1参照)が接続されている。

40

#### 【0027】

第1の開閉部210は、光信号用のスイッチ201と、ノイズ信号用のスイッチ202とを含む。第1の蓄積部203は、光信号用の蓄積部(光信号用の第1の蓄積部)Cts1と、ノイズ信号用の蓄積部(ノイズ信号用の第1の蓄積部)Ctn1とを含む。伝達部204は、それぞれインピーダンス変換器である光信号用のバッファーアンプAMSと、ノイズ信号用のバッファーアンプAMNとを含む。第2の開閉部205は、光信号用のスイッチ231と、ノイズ信号用のスイッチ232とを含む。第2の蓄積部206は、光信号用の蓄積部(光信号用の第2の蓄積部)Cts2と、ノイズ信号用の蓄積部(ノイズ信号用の第2の蓄積部)Ctn2とを含む。第3の開閉部220は、光信号用のスイッチ207と、ノイズ信号用のスイッチ208とを含む。

#### 【0028】

なお、図2に示すような1列分の回路構成において、各スイッチ201等は、NMOSトランジスタを含んでも良いし、PMOSトランジスタを含んでも良い。

50

## 【0029】

次に、読み出し回路の動作について、図3を用いて説明する。図3は、読み出し回路の動作を示すタイミングチャートである。図3では、信号がハイレベルでアクティブになる場合が示されているが、信号がローレベルでアクティブになる場合についても信号レベルを全体的に論理反転させたものとなること以外は同様である。図3では、TS1, TN1, TSN2が、垂直走査回路(VSR)101から読み出し回路へ供給される信号であり、HSRが、水平走査回路(HSR)102から読み出し回路へ供給される信号である。

## 【0030】

BLKa(第2の期間)の期間において、TN1がアクティブになる期間にスイッチ202がONして、列信号線RL1に出力された第1の画素A11のノイズ信号がノイズ信号用の蓄積部Ctn1に蓄積される。そして、TS1がアクティブになる期間にスイッチ201がONして、列信号線RL1に出力された第1の画素A11の光信号が光信号用の蓄積部Cts1に蓄積される。すなわち、列信号線RL1に出力された第1の画素A11の信号が第1の蓄積部203に蓄積される。

10

## 【0031】

次に、BLKcの期間(第1の期間)において、TSN2がアクティブになる期間にスイッチ231, 232がONする。そして、光信号用のバッファーアンプAMSにより第1の画素A11の光信号が光信号用の蓄積部Cts1から読み出されて光信号用の蓄積部Cts2へ伝達される。ノイズ信号用のバッファーアンプAMNにより第1の画素A11のノイズ信号がノイズ信号用の蓄積部Ctn1から読み出されてノイズ信号用の蓄積部Ctn2へ伝達される。すなわち、伝達部204により第1の画素A11の信号が第1の蓄積部203から読み出されて第2の蓄積部206へ伝達される。

20

## 【0032】

BLKcの期間(第1の期間)に続くBLKbの期間(第2の期間)において、TN1がアクティブになる期間にスイッチ202がONして、列信号線RL1に出力された第2の画素B11のノイズ信号がノイズ信号用の蓄積部Ctn1に蓄積される。そして、TS1がアクティブになる期間にスイッチ201がONして、列信号線RL1に出力された第2の画素B11の光信号が光信号用の蓄積部Cts1に蓄積される。すなわち、列信号線RL1に出力された第2の画素B11の信号が第1の蓄積部203に蓄積される。

30

## 【0033】

また、BLKbの期間(第2の期間)において、水平走査信号HSRにおける列信号線RL1用の信号HSR1がアクティブになる期間にスイッチ207及びスイッチ208がONして、第1の画素A11の信号が第2の蓄積部206から読み出される。すなわち、第1の画素A11の光信号が、光信号用の蓄積部Cts2の容量と第1の水平出力線121の有する容量との容量分割により、光信号用の蓄積部Cts2から第1の水平出力線121へ読み出される。これにより、第1の画素A11の光信号は、第1の水平出力線121経由で出力部120へ伝達される。第1の画素A11のノイズ信号が、ノイズ信号用の蓄積部Ctn2の容量と第2の水平出力線122の有する容量との容量分割により、ノイズ信号用の蓄積部Ctn2から第2の水平出力線122へ読み出される。これにより、第1の画素A11のノイズ信号は、第2の水平出力線122経由で出力部120へ伝達される。出力部120は、第1の水平出力線121経由で伝達された光信号と、第2の水平出力線122経由で伝達されたノイズ信号との差分を演算して、両者の差動信号を画像信号として後段へ出力する。

40

## 【0034】

以下、同様の動作が繰り返される。

## 【0035】

なお、他の列信号RL2～RL4について、水平走査信号HSRを除く図3に示す信号は同様である。水平走査信号HSRにおいて、列信号線RL1用の信号HSR1がアクティブになる期間の後に、他の列信号RL2～RL4(図1参照)用の信号HSR2～HS

50

R 4 が順次アクティブになる。

【0036】

ここで、第1の画素A11から第1の蓄積部203へ信号を読み出すBLKa期間よりも、第1の蓄積部203に保持された信号を第2の蓄積部206へ伝達するBLKc期間の方が短い。また、第2の画素B11から第1の蓄積部203へ信号を読み出すBLKb期間よりも、第1の蓄積部203に保持された信号を第2の蓄積部206へ伝達するBLKc期間の方が短い。なぜなら、画素配列PAの領域（例えば一辺が数mm～数十mmの領域）に対して読み出し回路110の領域が小さいので、画素配列PAの領域を信号が伝搬するのに要する時間に比べて、読み出し回路110の領域を信号が伝搬するのに要する時間が少ないからである。

10

【0037】

また、第1の蓄積部203の容量（電極面積）を第2の蓄積部206の容量（電極面積）より小さくできる。その理由は、以下の通りである。

【0038】

特許文献1の技術では、上述のように、複数の列信号線のそれぞれに接続された2つの蓄積部において、読み出しに係るゲインを合わせるために一方の蓄積部の容量（電極面積）と他方の蓄積部の容量（電極面積）とを同一にする必要がある。また、2つの蓄積部のそれこれから水平出力線へ信号が読み出される際に、各蓄積部の容量と水平出力線の配線容量との容量分割比に応じて読み出しゲインが決まる。そこで読み出しゲインが低下しうるよう、2つの蓄積部の容量（電極面積）を両方とも大きくする必要がある。その結果、チップ面積が増大し、チップ収量の減少は避けられない。

20

【0039】

しかしながら、本実施形態では、第1の蓄積部203と第2の蓄積部206との間に、光信号用のバッファーアンプAMS及びノイズ信号用のバッファーアンプAMNを含む伝達部204が設けられている。この伝達部204は、第1の蓄積部203が保持する電荷そのものを第2の蓄積部206へ供給せずに、第1の蓄積部203が保持する電荷に応じた信号を第2の蓄積部206に供給する。これにより、第2の蓄積部206と第1の水平出力線121又は第2の水平出力線122の有する容量との容量分割により出力部120へ信号を読み出す際に、第1の蓄積部203の容量はその容量分割に影響を与えない。なぜなら、第1の蓄積部203の容量を第2の蓄積部206の容量より小さくしても、第1の蓄積部203から第2の蓄積部206へ信号を読み出す場合には容量分割で読み出しているからである。その結果、ゲイン、S/Nを向上しながら、チップ面積を増大させることもなく、したがって、チップ収量を減少させることなく、良質な画像で、高速に読み出すことができる。すなわち、本実施形態によれば、画素の信号を高速に読み出す場合でも、画質の劣化を低減でき、チップ面積を低減できる。

30

【0040】

特許文献2の技術では、上述のように、複数の列信号線のそれぞれに、1つの信号に対して2つの蓄積部と2つのアンプとが交互に接続され、2つの蓄積部の一方に蓄積された信号が2つのアンプの一方により増幅されて2つの蓄積部の他方に蓄積される。その2つの蓄積部の他方に蓄積された信号は、2つのアンプの他方により増幅されて後段の出力線へと読み出される。この場合、2つの蓄積部からの信号は容量分割によっては読み出されないので2つの蓄積部の容量に関わらず、ゲインを低下させずに読み出すことができる。しかし、複数の列信号線のそれぞれに2つのアンプが接続されているので、チップ面積が増大し、消費電力が増加する可能性がある。

40

【0041】

しかしながら、本実施形態では、複数の列信号線のそれぞれに1つの信号に対して1つのアンプしか接続されていないので、特許文献2の技術に比べて、チップ面積を低減でき、消費電力を抑制できる。すなわち、画素の信号を高速に読み出す場合でも、チップ面積を低減でき、消費電力の増加を抑制できる。

【0042】

50

なお、伝達部 204 の各バッファアンプ AMS, AMN は、ゲインを掛ける構成にしてもよい。あるいは、第1の蓄積部 203 と第2の蓄積部 206 との間で容量分割比によるゲイン低下を避ける目的だけであれば、単にゲイン1のバッファでもよい。ボルテージフォロワ(ゲイン = 1)の場合のバッファアンプの一例を図4に示す。

## 【0043】

次に、本発明の撮像装置 100 を適用した撮像システムの一例を図5に示す。

## 【0044】

撮像システム 90 は、図5に示すように、主として、光学系、撮像装置 100 及び信号処理部を備える。光学系は、主として、シャッター 91、レンズ 92 及び絞り 93 を備える。信号処理部は、主として、撮像信号処理回路 95、A/D 変換器 96、画像信号処理部 97、メモリ部 87、外部 I/F 部 89、タイミング発生部 98、全体制御・演算部 99、記録媒体 88 及び記録媒体制御 I/F 部 94 を備える。なお、信号処理部は、記録媒体 88 を備えなくても良い。

10

## 【0045】

シャッター 91 は、光路上においてレンズ 92 の手前に設けられ、露出を制御する。

## 【0046】

レンズ 92 は、入射した光を屈折させて、撮像装置 100 の撮像面(画素配列 PA)へ被写体の像を形成する。

## 【0047】

絞り 93 は、光路上においてレンズ 92 と撮像装置 100 との間に設けられ、レンズ 92 を通過後に撮像装置 100 へ導かれる光の量を調節する。

20

## 【0048】

撮像装置 100 は、撮像面(画素配列 PA)に形成された被写体の像を画像信号に変換する。撮像装置 100 は、その画像信号を画素配列 PA から読み出して出力する。

## 【0049】

撮像信号処理回路 95 は、撮像装置 100 に接続されており、撮像装置 100 から出力された画像信号を処理する。

## 【0050】

A/D 変換器 96 は、撮像信号処理回路 95 に接続されており、撮像信号処理回路 95 から出力された処理後の画像信号(アナログ信号)を画像信号(デジタル信号)へ変換する。

30

## 【0051】

画像信号処理部 97 は、A/D 変換器 96 に接続されており、A/D 変換器 96 から出力された画像信号(デジタル信号)に各種の補正等の演算処理を行い、画像データを生成する。この画像データは、メモリ部 87、外部 I/F 部 89、全体制御・演算部 99 及び記録媒体制御 I/F 部 94 などへ供給される。

## 【0052】

メモリ部 87 は、画像信号処理部 97 に接続されており、画像信号処理部 97 から出力された画像データを記憶する。

## 【0053】

外部 I/F 部 89 は、画像信号処理部 97 に接続されている。これにより、画像信号処理部 97 から出力された画像データを、外部 I/F 部 89 を介して外部の機器(パソコン等)へ転送する。

40

## 【0054】

タイミング発生部 98 は、撮像装置 100、撮像信号処理回路 95、A/D 変換器 96 及び画像信号処理部 97 に接続されている。これにより、撮像装置 100、撮像信号処理回路 95、A/D 変換器 96 及び画像信号処理部 97 へタイミング信号を供給する。そして、撮像装置 100、撮像信号処理回路 95、A/D 変換器 96 及び画像信号処理部 97 がタイミング信号に同期して動作する。

## 【0055】

50

全体制御・演算部99は、タイミング発生部98、画像信号処理部97及び記録媒体制御I/F部94に接続されており、タイミング発生部98、画像信号処理部97及び記録媒体制御I/F部94を全体的に制御する。

#### 【0056】

記録媒体88は、記録媒体制御I/F部94に取り外し可能に接続されている。これにより、画像信号処理部97から出力された画像データを、記録媒体制御I/F部94を通して記録媒体88へ記録する。

#### 【0057】

以上の構成により、撮像装置100において良好な画像信号が得られれば、良好な画像(画像データ)を得ることができる。

10

#### 【0058】

次に、本発明の第2実施形態に係る撮像装置300について、図6及び図7を用いて説明する。図6は、本発明の第2実施形態に係る撮像装置300の構成図である。図7は、読み出し回路における1列分の回路構成を示す図である。以下では、第1実施形態と異なる部分を中心に説明し、同様の部分に関しては説明を省略する。

#### 【0059】

撮像装置300は、その基本的な構成は第1実施形態と同様であるが、読み出し回路310を備える点で第1実施形態と異なる。読み出し回路310は、伝達部群305を含む点で第1実施形態と異なる。

20

#### 【0060】

伝達部群305に含まれる各列の伝達部504は、図7に示すように、光信号用のソースフォロワSFS及びノイズ信号用のソースフォロワSFnを含む。光信号用のソースフォロワSFSは、N型MOSトランジスタMSと定電流源Isとを含む。ノイズ信号用のソースフォロワSFnは、N型MOSトランジスタMNと定電流源Inとを含む。

#### 【0061】

MOSトランジスタMSは、第1の蓄積部203の光信号用の蓄積部Cts1に保持された信号がゲートを介して入力され、ゲートに入力された信号に応じた信号を、ソースを介して第2の蓄積部206の光信号用の蓄積部Cts2へ出力する。

#### 【0062】

MOSトランジスタMNは、第1の蓄積部203のノイズ信号用の蓄積部Ctn1に保持された信号がゲートを介して入力され、ゲートに入力された信号に応じた信号を、ソースを介して第2の蓄積部206の光信号用の蓄積部Ctn2へ出力する。

30

#### 【0063】

このような伝達部504は、光信号用のソースフォロワSFS及びノイズ信号用のソースフォロワSFnを含むので、簡略な構成により、入力インピーダンスが高くでき、出力インピーダンスを低くできる。ここで、伝達部504は、第1の蓄積部203が保持する電荷そのものを第2の蓄積部206へ供給せずに、第1の蓄積部203が保持する電荷に応じた信号を第2の蓄積部206に供給する点で、第1実施形態と同様である。

#### 【0064】

なお、伝達部504の光信号用のソースフォロワSFS及びノイズ信号用のソースフォロワSFnは、N型MOSトランジスタ(MOSトランジスタMS、MOSトランジスタMN)の代わりにP型MOSトランジスタを含んでいても良い。

40

#### 【0065】

次に、本発明の第3実施形態に係る撮像装置600について、図8～図11を用いて説明する。図8は、本発明の第3実施形態に係る撮像装置600の構成図である。図9は、読み出し回路における1列分の回路構成を示す図である。図10は、読み出し回路の動作を示すタイミングチャートである。図11は、リセット電位を説明する図である。以下では、第1実施形態及び第2実施形態と異なる部分を中心に説明し、同様の部分に関しては説明を省略する。

#### 【0066】

50

撮像装置 600 は、その基本的な構成は第 1 実施形態及び第 2 実施形態と同様であるが、読み出し回路 610 を備える点で第 1 実施形態及び第 2 実施形態と異なる。読み出し回路 610 は、第 2 の蓄積部群 107 と第 3 の開閉部群 108 との間に第 1 のリセット部群 609 を含む点で、第 1 実施形態及び第 2 実施形態と異なる。

#### 【0067】

第 1 のリセット部群 609 に含まれる各列の第 1 のリセット部 709 は、図 9 に示すように、第 2 の蓄積部 206 と第 3 の開閉部 220 との間に設けられている。第 1 のリセット部 709 は、光信号用のリセットトランジスタ MRS 及びノイズ信号用のリセットトランジスタ MRN を含む。光信号用のリセットトランジスタ MRS は、光信号用の蓄積部 Cts2 の電位 V2 をリセットする。ノイズ信号用のリセットトランジスタ MRN は、ノイズ信号用の蓄積部 Ctn2 の電位 V2 をリセットする。すなわち、第 1 のリセット部 709 は、第 2 の蓄積部 206 の電位 V2 をリセットする。  
10

#### 【0068】

なお、第 1 のリセット部 709 は、第 2 の蓄積部 206 の電位 V2 をリセット可能な位置であれば、第 2 の蓄積部 206 と第 3 の開閉部 220 との間以外の位置に設けられても良い。

#### 【0069】

また、読み出し回路の動作が、図 10 に示すように、次の点で第 1 実施形態及び第 2 実施形態と異なる。

#### 【0070】

BLC の期間（第 1 の期間）において、CTR がアクティブになる期間に、第 1 のリセット部 709 の光信号用のリセットトランジスタ MRS 及びノイズ信号用のリセットトランジスタ MRN が ON する。このとき、第 2 の開閉部 205 は OFF しているので、第 1 のリセット部 709 は、伝達部 504 と第 2 の蓄積部 206 との電気的な接続が遮断された状態で、第 2 の蓄積部の電位 V2 をリセットする。すなわち、第 1 のリセット部 709 は、第 1 の蓄積部 203 の電位を V1、N 型 MOS ランジスタ MS, MN の閾値電圧を Vthn、第 2 の蓄積部 206 の電位を V2 としたとき、  
20

$$V2 = V1 - Vthn \dots \text{数式 1}$$

になるように、第 2 の蓄積部 206 の電位 V2 をリセットする。

#### 【0071】

そして、TSN2 がアクティブになる期間にスイッチ 231, 232 が ON する。これにより、光信号用のソースフォロワ SFS の N 型 MOS ランジスタ MS と、ノイズ信号用のソースフォロワ SFN の N 型 MOS ランジスタ MN とは、それぞれ、第 2 の蓄積部 206 に電気的に接続される。この際、N 型 MOS ランジスタ MS は、光信号用の蓄積部 Cts2 の電位 V2 を、第 1 のリセット部 709 によりリセットされた電位（数式 1 参照）から、光信号用の蓄積部 Cts1 に保持された信号に応じた電位へ引き上げる。N 型 MOS ランジスタ MN は、ノイズ信号用の蓄積部 Ctn2 の電位 V2 を、第 1 のリセット部 709 によりリセットされた電位（数式 1 参照）から、ノイズ信号用の蓄積部 Ctn1 に保持された信号に応じた電位へ引き上げる。すなわち、N 型 MOS ランジスタ MS, MN は、第 2 の蓄積部 206 に電気的に接続された際に、第 2 の蓄積部 206 の電位 V2 を、第 1 のリセット部 709 によりリセットされた電位から、第 1 の蓄積部 203 に保持された信号に応じた電位へ引き上げる。  
30  
40

#### 【0072】

ここで、第 1 のリセット部 709 が第 2 の蓄積部 206 の電位 V2 を数式 1 で示す電位にリセットすべき理由について、図 11 を用いて説明する。N 型 MOS ランジスタ NM と定電流源 Ic とを含むソースフォロワ SF がスイッチ SW を介して容量負荷 CL に接続された回路を考える。N 型 MOS ランジスタ NM のゲート電位を Vg、ドレイン電位を Vd、ソース電位を Vs、閾値電圧を Vth、ドレイン電流を Id とする。定電流源 Ic が供給する一定の電流値を Ib とする。容量負荷 CL の電位を VLC とする。

#### 【0073】

スイッチ SWをONするための信号 T S N 2がアクティブになるタイミング T o n より前の容量負荷 C L の電位 V C L の初期値によって場合別けしている。容量負荷 C L の電位 V C L が、第2の蓄積部 2 0 6 の電位 V 2 に相当し、V g の電位が第1の蓄積部 2 0 3 の電位 V 1 に相当する。容量負荷 C L の電位 V C L は、定電流源 I c の電流値 I b とN型MOSトランジスタNMのドレイン電流 I d との差によって決まる。スイッチ SWがONするタイミング T o n より前において、

$$V C L = V g - V t h \dots \text{数式 2}$$

の場合、タイミング T o n において、ソースフォロワ SF のN型MOSトランジスタNMがONしており、そのドレイン - ソース間にドレイン電流 I d が流れる。図11に示す回路が5極管で動作するとき、

$$I d = (V g - V t h)^2 \dots \text{数式 3}$$

であるため、N型MOSトランジスタNMは、容量負荷 C L を瞬時に充電しその電位 V C L を持ち上げる。N型MOSトランジスタNMがそのソース電位 V s (= V C L ) を略 V g - V t h にし、タイミング T o n から時間 T 1 経過後に、I d = I b の電流が流れる状態になり定常状態となる。

#### 【0074】

一方、スイッチ SWがONするタイミング T o n より前において、

$$V C L > V g - V t h \dots \text{数式 4}$$

の場合、タイミング T o n において、スイッチ SWがOFFしており、そのドレイン - ソース間にドレイン電流 I d が流れない。そして、定電流源 I c が電流値 I b で容量負荷 C L から電荷を引き抜き、単位時間当たり一定の割合で容量負荷 C L の電位 V C L を引き下げる。定電流源 I c がN型MOSトランジスタNMのソース電位 V s (= V C L ) を略 V g - V t h にし、タイミング T o n から時間 T 2 経過後に、I d = I b の電流が流れる状態になり定常状態となる。この場合、定電流源 I c の電流値 I b を大きくすれば、容量負荷 C L の電位 V C L を引き下げる時間を短くできるが、常にその電流値 I b が流れることになり、消費電流が増え、良質な撮像装置とはいえない。そこで、消費電流を抑えるために定電流源 I c の電流値 I b も抑えることになり、図11に示すように、

$$T 1 < T 2 \dots \text{数式 5}$$

となる傾向にある。

#### 【0075】

したがって、本実施形態では、第1のリセット部 7 0 9 が、伝達部 5 0 4 と第2の蓄積部 2 0 6 との電気的な接続が遮断された状態で、第2の蓄積部 2 0 6 の電位 V 2 を数式1で示す電位にリセットする。これにより、B L K c の期間を短かくでき、撮像装置 6 0 0 の消費電流を低減できる。

#### 【0076】

なお、図12に示すように、伝達部 7 0 4 a は、光信号用のソースフォロワ SF s a 及びノイズ信号用のソースフォロワ SF n a を含んでも良い。光信号用のソースフォロワ SF s a は、P型MOSトランジスタMS a と定電流源 I s a とを含む。ノイズ信号用のソースフォロワ SF n a は、P型MOSトランジスタMN a と定電流源 I n a とを含む。このとき、第1のリセット部 7 0 9 a は、伝達部 7 0 4 a と第2の蓄積部 2 0 6 との電気的な接続が遮断された状態で、第2の蓄積部 2 0 6 の電位 V 2 をリセットする。すなわち、第1のリセット部 7 0 9 a は、第1の蓄積部 2 0 3 の電位を V 1 、P型MOSトランジスタの閾値電圧を V t h p 、第2の蓄積部 2 0 6 の電位を V 2 としたとき、

$$V 2 = V 1 + V t h p \dots \text{数式 6}$$

になるように、第2の蓄積部 2 0 6 の電位 V 2 をリセットする。P型MOSトランジスタ MS a , MN a は、第2の蓄積部 2 0 6 に電気的に接続された際に、第2の蓄積部 2 0 6 の電位 V 2 を、第1のリセット部 7 0 9 a によりリセットされた電位から、第1の蓄積部 2 0 3 に保持された信号に応じた電位へ引き下げる。

#### 【0077】

次に、本発明の第4実施形態に係る撮像装置 8 0 0 について、図13～図16を用いて

説明する。図13は、本発明の第4実施形態に係る撮像装置800の構成図である。図14は、読み出し回路における1列分の回路構成を示す図である。図15は、読み出し回路の動作を示すタイミングチャートである。以下では、第1実施形態～第3実施形態と異なる部分を中心に説明し、同様の部分に関しては説明を省略する。

#### 【0078】

撮像装置800は、その基本的な構成は第1実施形態～第3実施形態と同様であるが、読み出し回路810を備える点で第1実施形態～第3実施形態と異なる。読み出し回路810は、第1の開閉部群、第1の蓄積部群、及び伝達部群803と、第2の開閉部群806とを含む点で、第1実施形態～第3実施形態と異なる。

#### 【0079】

第1の開閉部群、第1の蓄積部群、及び伝達部群803に含まれる各列の第1の開閉部1110、第1の蓄積部1103、及び伝達部1104は、図14に示すような回路構成をしている。

#### 【0080】

すなわち、伝達部1104は、反転入力端子及び出力端子に第1の蓄積部1103が接続され、出力端子に第2の開閉部1105が接続され、非反転入力端子に参照電位Vrefを供給するための端子が接続されている。これにより、伝達部1104は、出力端子から第1の蓄積部1103を介して帰還された信号及び列信号線RL1に出力された信号に基づく信号と、基準信号Vrefとの差分を演算して、差動信号を出力する。このようにして、伝達部1104は、第1の蓄積部1103に保持された信号を第2の開閉部1105経由で第2の蓄積部206へ伝達する。伝達部1104は、第1の蓄積部1103が保持する電荷に応じた信号を第2の蓄積部206に供給する。第2の開閉部1105は、伝達部1104の出力端子と第2の蓄積部206(Cts2, Ctn2)との接続を開閉する。

#### 【0081】

また、図14において、開閉部1101は、列信号線RL1と容量C0とをショートもしくはオーブンする。開閉部1102は、伝達部1104の帰還経路をショートもしくはオーブンするである。

#### 【0082】

この読み出し回路810の構成は、一般的に列アンプ方式といわれ、C0/Cfの比のゲインを掛けることができる。第1の蓄積部1103の容量Cf(Cf1, Cf2, Cf3)は、第1の開閉部1110の開閉状態(ONしているスイッチの個数)により、容量を変化することができ、用途に応じてゲインを設定することができる。図14では、Cf1が選択された状態を例として示している。

#### 【0083】

また、読み出し回路810の動作が、図15に示すように、次の点で第1実施形態～第3実施形態と異なる。

#### 【0084】

BLKaの期間(第2の期間)では、信号VLがアクティブになり、列信号線RL1と開閉部1101とを介して、第1の画素A11から出力されたノイズ信号(VN)がC0に入力される。そして、信号PCORがアクティブになる期間に、開閉部1102がONして、第1の蓄積部1103の容量Cf(Cf1, Cf2, Cf3)は、その両端子がVrefでリセットされ、その保持していた電荷が電源またはGNDに排出されリセット状態となる。その後、信号PCORがノンアクティブになると、開閉部1102がOFFし、第1の画素A11から出力された光信号(VS+VN)が列信号線RL1及び開閉部1101を介してC0に入力される。このとき、伝達部1104の出力端子には、

$$\begin{aligned} V_{out1} = & (VS + VN - VN) * C0 / Cf \\ & + Vref + Voffset \dots \text{数式7} \end{aligned}$$

の信号が現れる。すなわち、第1の画素A11の光信号からノイズ成分が除去された信号にC0/Cfのゲインを掛けたVref基準の出力がVout1として現れる。ここでV

10

20

30

40

50

`offset` は、伝達部 1104 のオフセットノイズである。これにより、第 1 の蓄積部 1103 には、第 1 の画素 A11 の信号として、

$$\begin{aligned} V_{cf} &= V_{out1} - V_{ref} \\ &= (VS + VN - VN) * C_0 / C_f + V_{offset} \dots \text{数式 8} \end{aligned}$$

が蓄積される。

#### 【0085】

次に、BLKc の期間（第 1 の期間）では、信号 TS がアクティブになる期間に、数式 7 で示す `Vout1` の信号が第 1 の蓄積部 1103 からスイッチ 1231 を介して第 2 の蓄積部 206 の光信号用の蓄積部 Cts2 に伝達される。第 2 の蓄積部 206 の光信号用の蓄積部 Cts2 は、`Vout1` の信号を保持する。そして、信号 TS がノンアクティブになるとともに信号 PCOR がアクティブになる期間に、第 1 の蓄積部 1103 がリセットされ、伝達部 1104 の出力端子には、  
10

$$V_{out2} = V_{offset} \dots \text{数式 9}$$

の信号が現れる。その後、信号 PCOR がノンアクティブになるとともに信号 TN がアクティブになる期間に、数式 9 で示す `Vout2` の信号が第 1 の蓄積部 1103 からスイッチ 1232 を介して第 2 の蓄積部 206 のノイズ信号用の蓄積部 Ctn2 に伝達される。第 2 の蓄積部 206 のノイズ信号用の蓄積部 Ctn2 は、`Vout2` の信号を保持する。

#### 【0086】

なお、第 2 の蓄積部に信号を書き込む前に第 1 のリセット部 709 が第 2 の蓄積部 206 の電位を一旦リセットしてもよい。  
20

#### 【0087】

BLKc の期間（第 1 の期間）に続く BLKb の期間（第 2 の期間）において、信号 VL がアクティブになり、列信号線 RL1 と開閉部 1101 とを介して、第 2 の画素 B1 1 から出力されたノイズ信号 (VN) が C0 に入力される。そして、信号 PCOR がアクティブになる間に、開閉部 1102 が ON して、第 1 の蓄積部 1103 の容量 Cf (Cf1, Cf2, Cf3) は、その両端子が Vref でリセットされ、その保持していた電荷が電源または GND に排出されリセット状態となる。その後、信号 PCOR がノンアクティブになると、開閉部 1102 が OFF し、第 2 の画素 B11 から出力された光信号 (VS + VN) が列信号線 RL1 及び開閉部 1101 を介して C0 に入力される。このとき、伝達部 1104 の出力端子には、数式 7 と同様の信号が現れる。すなわち、第 2 の画素 B11 の光信号からノイズ成分が除去された信号に C0 / Cf のゲインを掛けた Vref 基準の出力が `Vout1` として現れる。ここで `Voffset` は、伝達部 1104 のオフセットである。これにより、第 1 の蓄積部 1103 に第 2 の画素 B11 の信号として、数式 8 と同様の信号が蓄積される。  
30

#### 【0088】

また、BLKb の期間（第 2 の期間）において、水平走査信号 HSR における列信号線 RL1 用の信号 HSR1 がアクティブになる期間にスイッチ 207 及びスイッチ 208 が ON して、第 1 の画素 A11 の信号が第 2 の蓄積部 206 から読み出される。すなわち、第 1 の画素 A11 の `Vout1` の信号が、光信号用の蓄積部 Cts2 の容量と第 1 の水平出力線 121 の有する容量との容量分割により、光信号用の蓄積部 Cts2 から第 1 の水平出力線 121 へ読み出される。これにより、第 1 の画素 A11 の `Vout1` の信号は、第 1 の水平出力線 121 経由で出力部 120 へ伝達される。第 1 の画素 A11 の `Vout2` の信号が、ノイズ信号用の蓄積部 Ctn2 の容量と第 2 の水平出力線 122 の有する容量との容量分割により、ノイズ信号用の蓄積部 Ctn2 から第 2 の水平出力線 122 へ読み出される。これにより、第 1 の画素 A11 の `Vout2` の信号は、第 2 の水平出力線 122 経由で出力部 120 へ伝達される。出力部 120 は、第 1 の水平出力線 121 により伝達された `Vout1` の信号（数式 7 参照）と、第 2 の水平出力線 122 により伝達された `Vout2` の信号（数式 9 参照）との差分  
40

$$V = V_{out1} - V_{out2}$$

$$= (V_S + V_N - V_N) * C_0 / C_f + V_{ref} \dots \text{数式 } 10$$

を演算して、差動信号  $V$  を画像信号として後段へ出力する。この差動信号  $V$  は、伝達部 1104 のオフセットノイズが除去された信号である。

#### 【0089】

すなわち、読み出し回路 810 における伝達部 1104 は、ノイズ信号を伝達する動作と光信号を伝達する動作とを同一の列アンプで行う。このため、伝達部 1104 は、同一のオフセットノイズを含むノイズ信号と光信号とを第 2 の蓄積部 206 へ伝達できる。そして、後段の出力部 120 がノイズ信号と光信号との差分を演算することにより、列アンプのオフセットノイズが除去された画像信号を得ることができる。ここで、伝達部 1104 は、第 1 の蓄積部 1103 が保持する電荷そのものを第 2 の蓄積部 206 へ供給せずに、第 1 の蓄積部 1103 が保持する電荷に応じた信号を第 2 の蓄積部 206 に供給する点で、第 1 実施形態と同様である。

10

#### 【0090】

なお、出力部 1220 は、図 16 に示すように、ダブルエンドの出力であってもよい。

#### 【0091】

また、図 14 に示す読み出し回路 810 において、スイッチ 1232、ノイズ信号用の蓄積部  $C_{tn2}$ 、リセットトランジスタ  $M_{RN}$ 、スイッチ 208 を設けずに、撮像装置 800 からは、 $V_{out1}$  の信号のみを後段に出力しても良い。そして伝達部 1104 の列毎のオフセット成分の  $V_{out2}$  の信号は、後段の信号処理部（図 5 参照）で除去してもよい。

20

#### 【0092】

例えば、撮像装置 800 において光が照射されない画素、通称 OB 画素の出力を列毎に求めておくか、暗時出力を列毎に求め、その画素から出力される信号を  $V_{out2}$  の信号としてメモリ部 87 等に補正データとして保存しておく。そして、画像信号処理部 97 等が撮影毎に  $V_{out1}$  の信号から  $V_{out2}$  の信号を引き算することで容易にオフセット成分を除去することができる。また補正データは、カメラ・ビデオ等の組み立て中に保存したものでもよいし、撮影毎、もしくは、カメラ・ビデオ等の電源を投入したとき、もしくは、カメラ・ビデオ等の使用状況の変化に応じて保存されるものでもよい。

#### 【0093】

また、 $B_{LK}a$  もしくは  $B_{LK}b$  の期間に、画素の信号を伝達部 1104 が伝達する状態で、すなわち、画素の信号を  $C_f$  に保持した状態で  $B_{LK}c$  の期間を待つ間に、列信号線  $R_L1$  に何らかのノイズが飛び込んでくる可能性がある。その可能性を回避する方法として、図 15 に示す  $V_L$  の破線のようにせずに実線のように、 $B_{LK}a$  または  $B_{LK}b$  の期間が終了したら、開閉部 1101 を一旦オープンにして、画素の信号を  $C_f$  にサンプルホールドしておくことも有効である。

30

#### 【0094】

次に、本発明の第 5 実施形態に係る撮像装置 900 について、図 17 ~ 図 19 を用いて説明する。図 17 は、本発明の第 5 実施形態に係る撮像装置 900 の構成図である。図 18 は、読み出し回路における 1 列分の回路構成を示す図である。図 19 は、読み出し回路の動作を示すタイミングチャートである。以下では、第 3 実施形態と異なる部分を中心に説明し、同様の部分に関しては説明を省略する。

40

#### 【0095】

撮像装置 900 は、その基本的な構成は第 3 実施形態と同様であるが、読み出し回路 910 を備える点で第 3 実施形態と異なる。読み出し回路 910 は、伝達部群 905、第 2 のリセット部群 915、及び第 4 の開閉部群 911 を含む点で、第 3 実施形態と異なる。伝達部群 905 は、画素配列 PA の列ごとに設けられた複数の伝達部 1304 を含む。第 2 のリセット部群 915 は、画素配列 PA の列ごとに設けられた複数の第 2 のリセット部 1315 を含む。第 4 の開閉部群 911 は、画素配列 PA の列ごとに設けられた複数の第 4 の開閉部 1310 を含む。

#### 【0096】

50

第3実施形態では、伝達部504がノイズ信号と光信号とを別々のソースフォロワSFS, SFnで第2の蓄積部206に伝達するため、ソースフォロワSFS, SFnの間にばらつきが存在すると、固定パターンノイズとなって画質劣化の要因となる。つまり、第2の蓄積部206に保持されるノイズ信号と光信号とに含まれるソースフォロワのオフセットがそれぞれ異なることになる。すなわち、ソースフォロワSFSのN型MOSトランジスタMSの閾値電圧とソースフォロワSFnのN型MOSトランジスタMNの閾値電圧とがばらつくために、ノイズ信号と光信号との差分を演算しても除去できずに固定パターンノイズとなる。この固定パターンノイズは列ごとにばらつくので、ノイズ信号と光信号との差分を演算して得られた画像信号による画像において、縦スジ状のノイズとなる。

## 【0097】

10

それに対して本実施形態では、伝達部1304は、ノイズ信号用の第1の蓄積部Ctn1及び光信号用の第1の蓄積部Cts1が選択的に入力端子に接続され、ノイズ信号用の第2の蓄積部Ctn2及び光信号用の第2の蓄積部Cts2が出力端子に接続される。すなわち、伝達部1304は、ノイズ信号用のスイッチ1312を介してノイズ信号用の第1の蓄積部Ctn1が接続され、光信号用のスイッチ1311を介して光信号用の第1の蓄積部Cts1が接続される。伝達部1304は、ノイズ信号用のスイッチ232を介してノイズ信号用の第2の蓄積部Ctn2が接続され、光信号用のスイッチ232を介して光信号用の第2の蓄積部Cts2が接続される。これにより、伝達部1304は、ノイズ信号と光信号とを選択的に共通のソースフォロワSFSnで第2の蓄積部206に伝達できるため、第2の蓄積部206に保持されるノイズ信号と光信号とに含まれる固定パターンノイズを同じにできる。すなわち、ソースフォロワSFSnのN型MOSトランジスタMSNの閾値電圧がばらつくことに起因した固定パターンノイズが、ノイズ信号と光信号との差分を演算することにより除去できる。

20

## 【0098】

なお、第2のリセット部1315は、リセット用のトランジスタMRAを含む。伝達部1304は、リセット用のトランジスタMRAが入力端子にさらに接続されている。リセット用のトランジスタMRAは、ソースフォロワSFSnのN型MOSトランジスタMSNのゲートの電位をリセットする。

## 【0099】

具体的には、読み出し回路910は、図19に示すように駆動される。なお、CTRは、図10に示すCTRと同様である。

30

## 【0100】

BLKcの期間（第1の期間）において、CTRがアクティブになる期間に、Rもアクティブになる。これにより、リセット用のトランジスタMRAは、ソースフォロワSFSnのN型MOSトランジスタMSNのゲートの電位を（例えば、グランドレベルに）リセットする。

## 【0101】

そして、TS2がアクティブになる期間に、TS3もアクティブになる。これにより、光信号用の第1の蓄積部Cts1に保持された光信号は、光信号用のスイッチ1311、伝達部1304、及び光信号用のスイッチ231を介して、光信号用の第2の蓄積部Cts2に伝達される。

40

## 【0102】

その後、Rが再度アクティブになる。これにより、リセット用のトランジスタMRAは、ソースフォロワSFSnのN型MOSトランジスタMSNのゲートの電位を（例えば、グランドレベルに）再度リセットする。

## 【0103】

さらに、TN2がアクティブになる期間に、TN3もアクティブになる。これにより、ノイズ信号用の第1の蓄積部Ctn1に保持されたノイズ信号は、ノイズ信号用のスイッチ1312、伝達部1304、及びノイズ信号用のスイッチ232を介して、ノイズ信号用の第2の蓄積部Ctn2に伝達される。

50

## 【0104】

T N 2 がアクティブになる前に、R を再度アクティブにして、リセット用のトランジスタ M R A が再度リセットを行うようとする理由は次の通りである。光信号用の第1の蓄積部 C t s 1 に保持された光信号は、入射光量に応じて変化するので、伝達部 1 3 0 4 の入力端子（入力ノード N X 1 ）の寄生容量 C p 1 に残留する信号（残留信号）も光に応じて大きくばらつく。これにより、T N 2 がアクティブになる期間に、伝達部 1 3 0 4 は、ノイズ信号用の第1の蓄積部 C t n 1 に保持された信号と、ばらつきを有する残留信号とに応じた信号を、出力端子から出力することになる。したがって、R を再度アクティブにしないと、入射光量に応じた線形性が悪くなり、良好な信号を得られなくなる可能性がある。

10

## 【0105】

なお、図 2 0 に示すように、T N 2 及び T N 3 がアクティブになる期間を T S 2 及び T S 3 がアクティブになる期間よりも前にすれば、R を再度アクティブにする必要がない。その理由は次の通りである。

## 【0106】

ノイズ信号用の第1の蓄積部 C t n 1 に保持されたノイズ信号が入射光量に依存せずほぼ一定であるので、伝達部 1 3 0 4 の入力端子の寄生容量に残留する信号（残留信号）も入射光量に依存せずほぼ一定である。これにより、T S 2 がアクティブになる期間に、伝達部 1 3 0 4 は、光信号用の第1の蓄積部 C t s 1 に保持された信号と、ほぼ一定の残留信号とに応じた信号を、出力端子から出力することになる。したがって、R を再度アクティブにしなくても、入射光量に応じた線形性が悪化せず、若干のゲイン低下が起こるのみである。そのゲイン低下の量は、伝達部 1 3 0 4 の入力端子の寄生容量と光信号用の第1の蓄積部 C t s 1 との容量値の比になる。

20

## 【0107】

例えば、伝達部 1 3 0 4 の入力端子の寄生容量は、数十 f F である。光信号用の第1の蓄積部 C t s 1 の容量は、通常、数 p F で設計される。この場合、ゲインの低下は、図 1 9 の駆動方法に対して数パーセントであり問題ない。図 2 0 の駆動方法によれば、R を再度アクティブにしないので、図 1 9 の駆動方法に比べて、読み出し時間を短縮できる。

## 【0108】

次に、本発明の第6実施形態に係る撮像装置 1 0 0 0 について、図 2 1 ~ 図 2 3 を用いて説明する。図 2 1 は、本発明の第6実施形態に係る撮像装置 1 0 0 0 の構成図である。図 2 2 は、読み出し回路における1列分の回路構成を示す図である。図 2 3 は、読み出し回路の動作を示すタイミングチャートである。以下では、第5実施形態と異なる部分を中心について、同様の部分については説明を省略する。

30

## 【0109】

撮像装置 1 0 0 0 は、その基本的な構成は第5実施形態と同様であるが、読み出し回路 1 0 1 0 を備える点で第5実施形態と異なる。読み出し回路 1 0 1 0 は、第1のリセット部群 6 0 9 及び第2のリセット部群 9 1 5 を含まず、伝達部群 1 0 0 5 を含む点で、第5実施形態と異なる。伝達部群 1 0 0 5 は、画素配列 P A の列ごとに設けられた複数の伝達部 1 4 0 4 を含む。

40

## 【0110】

伝達部 1 4 0 4 は、ノイズ信号と光信号とに共通のバッファーアンプ A M S N を含む。これにより、第1の蓄積部 2 0 3 に保持されたノイズ信号と光信号とを選択的に共通のバッファーアンプ A M S N で第2の蓄積部 2 0 6 に伝達できる。このため、第2の蓄積部 2 0 6 に保持されるノイズ信号と光信号とに含まれる固定パターンノイズと同じにできる点は、第5実施形態と同様である。

## 【0111】

なお、バッファーアンプ A M S N は、入力された信号を増幅して出力する点で、第5実施形態におけるソースフォロワ S F s n と同様である。

## 【0112】

50

第5実施形態では、ソースフォロワSFSnの入力ノードNX1の寄生容量Cp1をリセット用のトランジスタMRAがリセット(初期化)している。これにより、寄生容量Cp1の残留電荷が排斥されるので、入射光量に応じた線形性が悪くなることを回避できる。

#### 【0113】

それに対して、本実施形態では、バッファーアンプAMSNの入力ノードNX2の寄生容量Cp2をリセットするためのトランジスタを設けなくても、下記の様な動作を行うので、入射光量に応じた線形性が悪くなることを回避できる。

#### 【0114】

すなわち、読み出し回路1010の動作が、図23に示すように、次の点で第5実施形態と異なる。

#### 【0115】

時刻t1において、TN1をアクティブにし、列信号線RL1から光信号用の蓄積部Ctn1へノイズ信号を転送する。その際同時に、TN2をアクティブにし、バッファーアンプAMSNの入力ノードNX2へもノイズ信号を転送し、入力ノードNX2の電位をリセットレベルVnにする。これにより、入力ノードNX2の初期電位はノイズ信号用の蓄積部Ctn1と同一電位のVnとなる。すなわち、画素から出力されたノイズ信号を用いて入力ノードNX2をリセットするので、寄生容量Cp2をリセットするためのトランジスタを設けなくても寄生容量Cp2をリセットすることができる。

#### 【0116】

時刻t2において、TN2をノンアクティブにし、列信号線RL1からノードNX2への経路を遮断する。これにより、寄生容量Cp2のリセットが完了する。

#### 【0117】

時刻t3において、TN1をノンアクティブにする。これにより、ノイズ信号用のスイッチ202がオフするので、ノイズ信号用の蓄積部Ctn1がノイズ信号を保持する。

#### 【0118】

時刻t4において、TS1をアクティブにする。これにより、スイッチ201は、オンして、列信号線RL1～RL4を介して伝達された光信号を光信号用の蓄積部Cts1へ転送する。

#### 【0119】

時刻t5において、TS1をノンアクティブにする。これにより、スイッチ201がオフするので、光信号用の蓄積部Cts1は、転送された光信号を保持する。その際の信号電圧をVsとすると、光信号用の蓄積部Cts1にはVn+Vsなる電圧が保存されることになる。

#### 【0120】

時刻t6において、TN2をアクティブにして、ノイズ信号用の蓄積部Ctn1に保持されたノイズ信号を、ノイズ信号用の蓄積部Ctn1の容量値と寄生容量Cp2の容量値との容量分割により、ノードNX2に読み出す。このとき、ノイズ信号用の蓄積部Ctn1により保持された電圧と寄生容量Cp2により保持された電圧とが一のVnであるため、ノードNX2の電圧の変化は生じない。すなわち、ノードNX2に読み出されるノイズ信号は、

$$V_{xn} = V_n \quad \dots \text{数式 11}$$

となる。

#### 【0121】

また、TN3をアクティブにして、ノードNX2に読み出されたノイズ信号を、バッファーアンプAMSNを介してノイズ信号用の蓄積部Ctn2に伝搬させる。

#### 【0122】

時刻t7において、TN3をノンアクティブにする。これにより、スイッチ232がオフするので、ノイズ信号用の蓄積部Ctn2は、転送されたノイズ信号を保持する。

#### 【0123】

時刻t8において、TN2をノンアクティブにする。これにより、スイッチ1312

10

20

30

40

50

がオフする。

【0124】

時刻  $t_9$ において、TS2をアクティブにして、光信号用の蓄積部C<sub>ts1</sub>に保持された光信号を、光信号用の蓄積部C<sub>ts1</sub>の容量値と寄生容量C<sub>p2</sub>の容量値との容量分割により、ノードNX2に読み出す。

【0125】

ここで、光信号用の蓄積部C<sub>ts1</sub>の容量値をC<sub>1</sub>とすると、光信号用の蓄積部C<sub>ts1</sub>における基準側（グランド側）電極に対向した電極には、

$$Q_1 = C_1 * (V_s + V_n) \dots \text{数式 } 12$$

の電荷が蓄積されている。また、寄生容量C<sub>p2</sub>の容量値をC<sub>p</sub>とすると、ノードNX2には、  
10

$$Q_p = C_p * V_n \dots \text{数式 } 13$$

の電荷が蓄積されている。ノードNX2に読み出される光信号は、

$$\begin{aligned} V_{xs} &= (Q_1 + Q_p) / (C_1 + C_p) \\ &= \{ C_1 / (C_1 + C_p) \} * V_s + V_n \dots \text{数式 } 14 \end{aligned}$$

になる。

【0126】

また、TS3をアクティブにして、ノードNX2に読み出された光信号を、バッファーアンプAMS Nを介して光信号用の蓄積部C<sub>ts2</sub>に伝搬させる。

【0127】

時刻  $t_{10}$ において、TS3をノンアクティブにする。これにより、スイッチ231がオフするので、光信号用の蓄積部C<sub>ts2</sub>は、転送された光信号を保持する。  
20

【0128】

時刻  $t_{11}$ において、TS2をノンアクティブにする。これにより、スイッチ131がオフする。

【0129】

その後、出力部120（図21参照）により、数式11に示すV<sub>xn</sub>と数式14に示すV<sub>xs</sub>との差分がとられて生成される画像信号は、

$$\begin{aligned} V &= V_{xn} - V_{xs} \\ &= \{ C_1 / (C_1 + C_p) \} * V_s \dots \text{数式 } 15 \end{aligned}$$

となる。数式15に示されるように、ノイズ信号V<sub>n</sub>が除去された画像信号Vが得られる。  
30

【0130】

このように、本実施形態によれば、第2のリセット部（リセット用のトランジスタMRA）を設けなくても、伝達部の入力ノードの寄生容量をリセットすることができる。これにより、入射光量に応じた線形性が悪くなることを回避できる。

【0131】

なお、第6実施形態では、ノイズ信号用の蓄積部C<sub>tn1</sub>とノードNX2とが同電位となるようにノードNX2をリセットする。そして、蓄積部C<sub>tn1</sub>に保持されたノイズ信号を、ノイズ信号用の蓄積部C<sub>tn1</sub>の容量値とノードNX2の寄生容量C<sub>p2</sub>の容量値との容量分割により、ノードNX2へ読み出している。  
40

【0132】

その代わりに、光信号用の蓄積部C<sub>ts1</sub>とノードNX2とが同電位となるようにノードNX2をリセットしてもよい。そして、蓄積部C<sub>ts1</sub>に保持された光信号を、光信号用の蓄積部C<sub>ts1</sub>の容量値とノードNX2の寄生容量C<sub>p2</sub>の容量値との容量分割により、ノードNX2へ読み出してもよい。

【0133】

この場合、図24に示すように、時刻  $t_1 \sim t_2$  の期間に TN1をアクティブにする代わりに、時刻  $t_{4i} \sim t_{12i}$  の期間に TS2をアクティブにする。

【0134】

10

20

30

40

50

時刻  $t_{12i}$ において、TS2をノンアクティブにする。これにより、光信号用の蓄積部C<sub>ts1</sub>とノードNX2とにはV<sub>n+Vs</sub>なる電圧がそれぞれ保存されることになる。すなわち、画素から出力された光信号を用いて入力ノードNX2をリセットするので、寄生容量C<sub>p2</sub>をリセットするためのトランジスタを設けなくても寄生容量C<sub>p2</sub>をリセットすることができる。

#### 【0135】

時刻  $t_6$ において、TN2をアクティブにして、ノイズ信号用の蓄積部C<sub>tn1</sub>に保持されたノイズ信号を、ノイズ信号用の蓄積部C<sub>tn1</sub>の容量値と寄生容量C<sub>p2</sub>の容量値との容量分割により、ノードNX2に読み出す。

#### 【0136】

ここで、ノイズ信号用の蓄積部C<sub>tn1</sub>の容量値をC<sub>2</sub>とすると、ノイズ信号用の蓄積部C<sub>tn1</sub>における基準側（グランド側）電極に対向した電極には、

$$Q_2 = C_2 * V_n \dots \text{数式 } 16$$

の電荷が蓄積されている。また、寄生容量C<sub>p2</sub>の容量値をC<sub>p</sub>とすると、ノードNX2には、

$$Q_p = C_p * (V_s + V_n) \dots \text{数式 } 17$$

の電荷が蓄積されている。ノードNX2に読み出されるノイズ信号は、

$$\begin{aligned} V_{xn} &= (Q_2 + Q_p) / (C_2 + C_p) \\ &= \{C_p / (C_2 + C_p)\} * V_s + V_n \dots \text{数式 } 18 \end{aligned}$$

となる。

#### 【0137】

時刻  $t_9$ において、TS2をアクティブにして、光信号用の蓄積部C<sub>ts1</sub>に保持された光信号を、光信号用の蓄積部C<sub>ts1</sub>の容量値と寄生容量C<sub>p2</sub>の容量値との容量分割により、ノードNX2に読み出す。このとき、ノードNX2に読み出される光信号は、

$$V_{xs} = V_s + V_n \dots \text{数式 } 19$$

になる。

#### 【0138】

その後、出力部120（図21参照）により、数式18に示すV<sub>xn</sub>と数式19に示すV<sub>xs</sub>との差分がとられて生成される画像信号は、

$$\begin{aligned} V &= V_{xn} - V_{xs} \\ &= \{C_2 / (C_2 + C_p)\} * V_s \dots \text{数式 } 20 \end{aligned}$$

となる。数式20に示されるように、ノイズ信号V<sub>n</sub>が除去された画像信号Vが得られる。

#### 【0139】

このように、本変形例によっても、第2のリセット部（リセット用のトランジスタMRA）を設けなくても、伝達部の入力ノードの寄生容量をリセットすることができる。これにより、入射光量に応じた線形性が悪くなることを回避できる。

#### 【図面の簡単な説明】

#### 【0140】

【図1】本発明の第1実施形態に係る撮像装置の構成図。

40

【図2】読み出し回路における1列分の回路構成を示す図。

【図3】読み出し回路の動作を示すタイミングチャート。

【図4】伝達部の回路構成を示す図。

【図5】第1実施形態に係る撮像装置を適用した撮像システムの構成図。

【図6】本発明の第2実施形態に係る撮像装置300の構成図。

【図7】読み出し回路における1列分の回路構成を示す図。

【図8】本発明の第3実施形態に係る撮像装置600の構成図。

【図9】読み出し回路における1列分の回路構成を示す図。

【図10】読み出し回路の動作を示すタイミングチャート。

【図11】リセット電位を説明する図。

50

【図12】読み出し回路における1列分の回路構成を示す図(変形例)。

【図13】本発明の第4実施形態に係る撮像装置800の構成図

【図14】読み出し回路における1列分の回路構成を示す図。

【図15】読み出し回路の動作を示すタイミングチャート。

【図16】出力部の構成を示す図。

【図17】本発明の第5実施形態に係る撮像装置900の構成図

【図18】読み出し回路における1列分の回路構成を示す図。

【図19】読み出し回路の動作を示すタイミングチャート。

【図20】読み出し回路の動作を示すタイミングチャート。

【図21】本発明の第6実施形態に係る撮像装置1000の構成図。

10

【図22】読み出し回路における1列分の回路構成を示す図。

【図23】読み出し回路の動作を示すタイミングチャート。

【図24】読み出し回路の動作を示すタイミングチャート。

#### 【符号の説明】

##### 【0141】

##### 90 撮像システム

100, 300, 600, 800, 900 撮像装置

101 垂直走査回路(駆動部)

102 水平走査回路(駆動部)

110, 310, 610, 810, 910 読み出し回路

20


203, 1103 第1の蓄積部

206 第2の蓄積部


204, 504, 1104, 1304 伝達部

120, 1220 出力部


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図 1 1】




【図 1 3】




【図 1 2】




【図 1 5】




【図 1 4】




【図16】




【図17】




【図18】




【図19】




【図20】




【図 2 1】




【図 2 2】



【図 2 3】



【図 2 4】



---

フロントページの続き

(72)発明者 菊池 伸  
東京都大田区下丸子3丁目30番2号 キヤノン株式会社内

(72)発明者 領木 達也  
東京都大田区下丸子3丁目30番2号 キヤノン株式会社内

(72)発明者 小泉 徹  
東京都大田区下丸子3丁目30番2号 キヤノン株式会社内

(72)発明者 小倉 正徳  
東京都大田区下丸子3丁目30番2号 キヤノン株式会社内

F ターム(参考) 5C024 AX01 CY42 GX03 GX15 GX18 GY35 GY36 GY39 HX35 HX40