



ÚŘAD PRO VYNÁLEZY
A OBJEVY

POPIS VYNÁLEZU K AUTORSKÉMU OSVĚDČENÍ

239607

(11) (B1)

(22) Přihlášeno 14 06 82
(21) PV 4404-82

(40) Zveřejněno 13 06 85

(45) Vydáno 16 03 87

(51) Int. Cl.⁴
H 04 N 9/07

(75)

Autor vynálezu

NĚMEC DALIBOR ing.; JANŮ KAREL ing. CSc.; NEŠEV IVAN ing.;
SLOVÁČEK PETR ing., PRAHA

(54) Zapojení generátoru grafických obrazových barevných signálů

Vynález se týká grafických interaktivních systémů, mikropočítačových systémů, automatizační a výpočetní techniky a řeší zapojení ústředního členu, tj. generátoru grafických obrazových barevných signálů. Grafický procesor, složený ze dvou dvoubitových procesorových řezů řídí činnost celého generátoru. Vypočítává adresy a pozice bodů pro vytváření obrazů vektorů, vytváří efekt zvětšování a zmenšování obrazů a sám provádí i zápis, čtení a obnovování obsahu grafických pamětí. Tři grafické paměti pro uchování obrazů grafických útvarů v jednotlivých základních barevných složkách vytvářejí příslušné sériové obrazové signály. Systémový blok odděluje systémovou a vnitřní sběrnici. V paměťových registrech se uchovávají řídicí příznaky, parametry pro výpočet vektorů a atributů zobrazení. Vynález se použije v automatizační, výpočetní a řídicí technice při vytváření interaktivních grafických komplexů.

Vynález se týká zapojení generátoru grafických obrazových barevných signálů, který je ústředním členem elektronické části barevných grafických displejů rastrového typu.

Je známo několik druhů zapojení generátoru grafických barevných displejů. U některých zapojení jsou připojeny grafické paměti obrazů jednotlivých barevných složek přímo na systémovou sběrnici displeje. Zápis grafických dat do těchto pamětí se provádí přímo systémovým procesorem displeje. Nevýhodou těchto zapojení je pomalá činnost při ukládání obrazů vektorů do grafických pamětí, protože je nutné, aby po systémové sběrnici probíhalo mnoho komunikací. Jiná zapojení využívají pro tvorbu různých vzorků kreslených čar a pro získání různého měřítka zobrazení grafických útvarů náročné obvody, vytvořené z čítačových a logických bloků. To má za následek vysokou cenu celého zařízení.

Novější zapojení využívají speciální grafické procesory, které slouží pouze k vytváření grafického obrazu. Nevýhodou těchto zapojení je, že pro udržování a obnovování obsahu grafických pamětí musí obsahovat displej, zvláštní obnovovací obvody. Paměti grafických útvarů musí obsahovat zvláštní vstupní datový kanál pro zápis dat do grafických pamětí. To opět zvyšuje cenu a složitost výsledného zařízení. Některá zapojení používají při řešení grafických procesorů speciální obvody vysoké integrace, jejichž nevýhodou je nedostupnost a vysoká cena.

Uvedené nedostatky odstraňuje zapojení generátoru grafických obrazových barevných signálů podle vynálezu. Podstata vynálezu spočívá v tom, že první výstupní obrazová svorka zapojení je spojena se sériovým výstupem první grafické paměti, jejíž stykový řídící vstup je spojen se stykovým řídícím vstupem třetí grafické paměti, stykovým vstupem atributového registru, se stykovým vstupem parametrového registru, se stykovým vstupem/výstupem řídícího registru, se stykovým vstupem/výstupem stykového bloku a se stykovým řídícím vstupem druhé grafické paměti.

Sériový výstup druhé grafické paměti je spojen s druhou výstupní obrazovou svorkou zapojení. Třetí výstupní obrazová svorka zapojení je spojena se sériovým výstupem třetí grafické paměti, jejíž sběrníkový výstup je spojen se sběrníkovým výstupem druhé grafické paměti, se skupinovou sběrníkovou svorkou zapojení, se sběrníkovým vstupem/výstupem stykového bloku a se sběrníkovým výstupem první grafické paměti.

Řídící vstup první grafické paměti je spojen s řídícím vstupem druhé grafické paměti, s řídícím vstupem třetí grafické paměti a se záznamovým výstupem řídícího bloku, jehož atributový vstup je spojen s atributovým výstupem atributového registru.

Řídící vstup řídícího bloku je spojen se záznamovým výstupem grafického procesoru, jehož skupinový adresový výstup je spojen s adresovým vstupem první grafické paměti, s adresovým vstupem druhé grafické paměti a s adresovým vstupem třetí grafické paměti. Serializační vstup třetí grafické paměti je spojen se serializačním vstupem první grafické paměti, se serializačním vstupem druhé grafické paměti a se serializačním výstupem synchronizačního bloku, jehož hodinový výstup je spojen s hodinovým vstupem grafického procesoru.

Parametrový vstup grafického procesoru je spojen s parametrovým výstupem parametrového registru. Řídící výstup grafického procesoru je spojen s řídícím vstupem synchronizačního bloku, jehož synchronizační vstup je spojen se skupinovou synchronizační svorkou zapojení. Příznakový vstup/výstup řídícího registru je spojen s příznakovým vstupem/výstupem grafického procesoru, jehož parametrový vstup je spojen s parametrovým výstupem parametrového registru. Atributový výstup atributového registru je spojen s atributovým vstupem řídícího bloku.

Výhodou zapojení generátoru grafických obrazových barevných signálů podle vynálezu je, že ovládání grafických pamětí jednotlivých základních barevných složek se provádí jednoduchým způsobem grafickým procesorem. To umožňuje jednoduché vytvoření funkce zvětšování a

zmenšování obrazu na barevné zobrazovací jednotce. Výhodná je i úspora zvláštního datového kanálu pro zápis dat obrazu vektoru do grafické paměti. Jednoduché je i vytváření různých vzorků čar a měřítek těchto vzorků při vytváření vektorů. Snadný je i výběr barevných složek výsledného obrazu při zápisu. Také časování činnosti celého zapojení je velmi jednoduché. Je založeno na běžných a vždy dostupných synchronizačních signálech běžné zobrazovací rastrové jednotky. Výhodné je i připojení paralelních výstupů grafických pamětí přímo na systémovou sběrnici pro případnou archivaci grafických útvarů v přímé formě z grafických pamětí.

Použití stykového bloku pro oddělení systémové a vnitřní sběrnice zkracuje dobu komunikací na nezbytné minimum. Celkové uspořádání generátoru grafických obrazových barevných signálů neomezuje výslednou pracovní rychlost, která je tak pouze závislá na rychlosti grafického procesoru. Celé zapojení využívá běžné a dostupné obvody, takže jeho výsledná cena je relativně nízká.

Příklad zapojení generátoru grafických barevných signálů podle vynálezu je v blokovém schématu znázorněn na připojeném výkresu.

V příkladě konkrétního provedení je grafický procesor 1 vytvořen jako osmnáctibitový mikropočítač, složený ze dvoubitových mikroprocesorových řezů a slouží jako řídicí blok celého zapojení. Synchronizační blok 2 je vytvořen jako blok čítačů a časovačů a slouží pro získání údajů nutných k vytvoření všech potřebných časových průběhů. Řídicí blok 3 je vytvořen jako síť logických hradel typu NAND a NOR, která v závislosti na signálech na atributovém vstupu 32 řídicího bloku 3 mění průchodnost řídicích signálů na jeho záznamový výstup 31. Řídicí registr 4 je vytvořen jako nárazová paměť pro záznam řídicích bitů ve směru od sběrnice ke grafickému procesoru 1 a opačně pro záznam stavových bitů.

Parametrový registr 5 je vytvořen rovněž jako nárazová paměť pro postupné ukládání parametrů předávaných systémovým mikroprocesorovým blokem, který není na výkresu znázorněn. Parametry se předávají grafickému procesoru 1 pro vytvoření obrazů vektorů. Atributový registr 6 je vytvořen jako nárazová paměť pro zápis atributových údajů vytvářených obrazů vektorů. Stykový blok 7 je vytvořen jako soustava obousměrných sběrnicových vysílačů a přijímačů pro oddělení systémové a vnitřní sběrnice. Všechny grafické paměti 8, 9, 10 jsou stejné. Jsou vytvořeny jako dynamické paměti pro zápis a čtení. Na svých výstupech jsou opatřeny registry pro převod paralelního kódu na sériový kód. Zapojení jednotlivých bloků generátoru grafických obrazových barevných signálů je provedeno takto:

První výstupní obrazová svorka 03 zapojení je spojena se sériovým výstupem 84 první grafické paměti 8. Stykový řídicí vstup 85 první grafické paměti 8 je spojen se stykovým řídicím vstupem 105 třetí grafické paměti 10, se stykovým vstupem 62 atributového registru 6, se stykovým vstupem 52 parametrového registru 5, se stykovým vstupem/výstupem 42 řídicího registru 4, se stykovým vstupem/výstupem 71 stykového bloku 7 a se stykovým řídicím vstupem 95 druhé grafické paměti 9. Sériový vstup 94 druhé grafické paměti 9 je spojen se druhou výstupní obrazovou svorkou 04 zapojení. Třetí výstupní obrazová svorka 05 zapojení je spojena se sériovým výstupem 104 třetí grafické paměti 10, jejíž sběrnicový výstup 106 je spojen se sběrnicovým výstupem 96 druhé grafické paměti 9, se skupinovou sběrnicovou svorkou 02 zapojení, se sběrnicovým vstupem/výstupem 72 stykového bloku 7, se sběrnicovým výstupem 86 první grafické paměti 8.

Řídicí vstup 81 první grafické paměti 8 je spojen s řídicím vstupem 91 druhé grafické paměti 9, s řídicím vstupem 101 třetí grafické paměti 10 a se záznamovým výstupem 31 řídicího bloku 3. Atributový vstup 32 řídicího bloku 3 je spojen s atributovým výstupem 61 atributového registru 6. Řídicí vstup 33 řídicího bloku 3 je spojen se záznamovým výstupem 14 grafického procesoru 1. Skupinový adresový výstup 13 grafického procesoru 1 je spojen s adresovým vstupem 83 první grafické paměti 8, s adresovým vstupem 93 druhé grafické paměti 9 a s adresovým vstupem 103 třetí grafické paměti 10.

Serializační vstup 102 třetí grafické paměti 10 je spojen se serializačním vstupem 82 první grafické paměti 8, se serializačním vstupem 92 druhé grafické paměti 9 a se serializačním výstupem 24 synchronizačního bloku 2. Hodinový výstup 23 synchronizačního bloku 2 je spojen s hodinovým vstupem 12 grafického procesoru 1. Parametrový vstup 15 grafického procesoru 1 je spojen s parametrovým výstupem 51 parametrového registru 5. Řídicí výstup 11 grafického procesoru 1 je spojen s řídicím vstupem 21 synchronizačního bloku 2, jehož synchronizační vstup 22 je spojen se skupinovou synchronizační svorkou 01 zapojení. Příznakový vstup/výstup 41 řídicího registru 4 je spojen s příznakovým vstupem/výstupem 16 grafického procesoru 1. Parametrový vstup 15 grafického procesoru 1 je spojen s parametrovým výstupem 51 parametrového registru 5. Atributový výstup 61 atributového registru 6 je spojen s atributovým vstupem 32 řídicího bloku 3.

Zapojení pracuje následovně. Přes skupinovou synchronizační svorku 01 zapojení se přivádějí z videobloku grafického displeje, který není na výkrese znázorněn, na synchronizační vstup 22 synchronizačního bloku 2 jednak základní hodiny a jednak řádkový a snímkový synchronizační puls. Synchronizační blok 2 vytváří na svém hodinovém výstupu 23 časové průběhy pro činnost grafického procesoru 1. Na svém serializačním výstupu 24 vytváří synchronizační blok 2 časové průběhy pro převod paralelních dat, které se přečtou z grafických pamětí 8, 9, 10, na sériový obrazový signál.

Činnost synchronizačního bloku 2 řídí grafický procesor 1 ze svého řídicího výstupu 11 přes řídicí vstup 21 synchronizačního bloku 2. Činnost se řídí tak, že při požadovaném zvětšování obrazu se příslušně mění časové průběhy na serializačním výstupu 24 synchronizačního bloku 2. To znamená, že příslušné frekvence se vydělí v poměru zvětšení obrazu. Grafický procesor 1, který pracuje jako řídicí blok celého zapojení, dostává přes svůj příznakový vstup/výstup 16 na jednotlivých bitech slova příkazy k jednotlivým funkcím. Je to například převzetí slova z parametrického vstupu 15 grafického bloku 1 pro výpočet vektoru, příkaz k zahájení operací výpočtu a kreslení vektoru, příkaz k provedení operace "zvětšování obrazu", příkaz k vydání stavového slova, které informuje o prováděných a ukončených operacích apod.

Při vyžádání stavového slova z nadřazeného systémového mikropočítačového bloku, který není na výkrese znázorněn, se obrací směr toku dat a na příznakovém vstupu/výstupu 16 grafického procesoru 1 vystupují příslušné stavové bity. Během aktivního snímku, to je po dobu aktivních viditelných řádek rozkladu ve snímku, generuje grafický procesor 1 na svém skupinovém adresovém výstupu 13 sérii adresových slov. Série adresových slov se generuje tak, že se přečte postupně celá každá grafická paměť 8, 9, 10, případně když se vyžaduje zvětšení, tak se přečte jen příslušná část každé grafické paměti 8, 9, 10 pro vytvoření a obnovení obrazu na obrazovce.

Pokud grafický procesor 1 obdrží přes svůj parametrový vstup 15 parametry nového vektoru, který se má na obrazovce nakreslit, potom ve zpětných bězích řádek rozkladu vypočítává pozice a adresy jednotlivých bodů nového vektoru. Ten se v grafických pamětech 8, 9, 10 vytváří tak, že grafický procesor 1 generuje na svém skupinovém adresovém výstupu 13 příslušné adresy. Současně přes svůj záznamový výstup 14 a přes řídicí vstup 33 řídicího bloku 3 řídí řídicí blok 3 tak, že informace v příslušných vybraných paměťových místech jednotlivých grafických pamětí 8, 9, 10 se působením signálů ze záznamového výstupu 31 řídicího bloku 3 buď ponechají v původním stavu "1", nebo se invertují, pokud byly původně ve stavu "0".

Řídicí blok 3 navíc řídí atributový registr 6, a to ze svého atributového výstupu 61 a přes atributový vstup 32 řídicího bloku 3. Jako údaje atributů zobrazení se využívají údaje o barvě výsledného obrazu, údaje vzorku čar a měřítko obrazu. Výsledný obraz na obrazovce se vytváří ze tří základních barevných složek, to je z červené, zelené a modré. Výsledná barva zobrazení se vytváří kombinací těchto složek. Na obrazovce je tedy možno vytvořit obraz červený, zelený, modrý, fialový, žlutý, bledě modrý a bílý. Údaje o barvě zobrazení

řídí zápis do jednotlivých grafických pamětí 8, 9, 10 selektivně tak, aby při čtení těchto grafických pamětí 8, 9, 10 vznikl obraz požadované barvy.

Výstupní signály na záznamovém výstupu 31 řídícího bloku 3 obsahují jednak údaje definující vzorek čáry, to znamená, zda bude čára na obrazovce znázorněna čárkovaně, tečkovaně či čerchovaně apod., a dále obsahují měřítko tohoto vzorku. V jednotlivých grafických pamětech 8, 9, 10 se potom vektor zaznamenává jako plná čára, ale zaznamenává se jako čára složená ze zvolených řídí. Obrazy grafických útvarů se uchovávají v jednotlivých grafických pamětech 8, 9, 10 ve formě bitů nastavených na hodnotu "1".

K vysvětlení činnosti stačí popsat činnost jedné z grafických pamětí 8, 9, 10, protože všechny pracují stejně. V popisu činnosti je uvedena činnost první grafické paměti 8. Práce druhé grafické paměti 9 a třetí grafické paměti 10 je totožná. Vlastní funkce první grafické paměti 8 se řídí ze záznamového výstupu 31 řídícího bloku 3 přes její řídící vstup 81. Touto cestou se řídí zápis, čtení, případně obnovování obsahu, včetně řízeného zápisu "0" a "1" do příslušných paměťových míst, jak bylo uvedeno dříve.

Adresový výběr všech adresových míst ve všech těchto režimech se provádí z grafického procesoru 1, a to z jeho skupinového adresového výstupu 13 přes adresový vstup 83 první grafické paměti 8. Veškeré potřebné časové průběhy přicházejí do první grafické paměti 8 přes její serializační vstup 82 ze serializačního výstupu 24 synchronizačního bloku 2. Jde jednak o průběhy potřebné k vlastní činnosti první grafické paměti 8 a jednak o průběhy potřebné pro převod přečteného paralelního slova na sériový obrazový signál. V případě, že se požaduje změna měřítka zobrazení, se příslušně sníží nebo zvýší frekvence pulsů pro tento převod.

Sériový obrazový signál jedné barevné složky vystupuje z první grafické paměti 8 na jejím sériovém výstupu 84. Odtud se vede na první výstupní obrazovou svorku 03 zapojení a dále do videobloku grafického displeje, který není na výkrese znázorněn. Každá z grafických pamětí 8, 9, 10 tak vytváří obrazový signál jedné základní obrazové složky. Přes stykový řídící vstup 85 první grafické paměti 8 se zprostředkovaně řídí přes vnitřní stykovou sběrnici zapojení případný paralelní výstup z první grafické paměti 8. V tomto případě data, obsažená v první grafické paměti 8, vystupují v paralelní formě přes její sběrnicevý výstup 86 přímo na systémovou sběrnici a na skupinovou sběrnicevou svorku 02 zapojení. Odtud se mohou v případě potřeby číst systémovým mikropočítačovým blokem, který není na výkrese znázorněn, a ukládat například na pružný disk pro archivaci přímé formy grafických útvarů z grafických pamětí 8, 9, 10.

Systémová sběrnice vstupuje do zapojení přes jeho skupinovou sběrnicevou svorku 02 a je spojena nejen s jednotlivými grafickými paměťmi 8, 9, 10, ale též přes sběrnicevý vstup/výstup 72 se stykovým blokem 7. Stykový blok 7 odděluje systémovou sběrnici připojenou na jeho sběrnicevý vstup/výstup 72 od vnitřní sběrnice zapojení, která je připojena na stykový vstup/výstup 71 stykového bloku 7. Toto oddělení spolu s řídícím registrem 4, parametrovým registrem 5 a atributovým registrem 6 umožňuje zkrátit potřebnou dobu komunikací po systémové sběrnici mezi systémovým mikropočítačovým blokem, který není na výkrese znázorněn, a mezi generátorem grafických obrazových barevných signálů, a to přes skupinovou sběrnicevou svorku 02 zapojení na nezbytné minimum.

Veškeré údaje potřebné pro činnost grafického procesoru 1 se postupně a jednorázově zapisují do příslušných registrů, nebo se z nich jednorázově přečtou. Jde konkrétně o řídící a stavové příznaky, které se přes stykový vstup/výstup 42 zapisují do řídícího registru 4, nebo se z něho stejnou cestou čtou. Dále jsou to parametry potřebné pro výpočet vektorů, které se přes stykový výstup 52 zapisují do parametrového registru 5 a atributy zobrazení, které se přes stykový vstup 62 zapisují do atributového registru 6.

Protože se potřebná data ukládají po dobu nutnou k jejich zpracování grafickým procesorem 1 v řídícím registru 4, v parametrovém registru 5 a v atributovém registru 6, není sys-

témová sběrnice na skupinové sběrnice svorce 02 zapojení obsazena komunikacemi s generátorem grafických obrazových barevných signálů po dobu delší než je nezbytně nutné.

Vynálezu se využije u všech typů barevných grafických displejů rastrového typu, které jsou vybaveny systémovým procesorem a videoblokem, a to při vytváření grafických interaktivních pracovišť, v automatizační a výpočetní technice, ve strojírenství, v medicíně a při výuce.

P R E D M Ě T V Y N Á L E Z U

Zapojení generátoru grafických obrazových barevných signálů, vyznačující se tím, že první výstupní obrazová svorka (03) zapojení je zapojena se sériovým výstupem (84) první grafické paměti (8), jejíž stykový řídící vstup (85) je spojen se stykovým řídícím vstupem (105) třetí grafické paměti (10), se stykovým vstupem (62) atributového registru (6), se stykovým vstupem (52) parametrového registru (5), se stykovým vstupem/výstupem (42) řídícího registru (4), se stykovým vstupem/výstupem (71) stykového bloku (7) a se stykovým řídícím vstupem (95) druhé grafické paměti (9), jejíž sériový výstup (94) je spojen se druhou výstupní obrazovou svorkou (04) zapojení, jehož třetí výstupní obrazová svorka (05) je spojena se sériovým výstupem (104) třetí grafické paměti (10), jejíž sběrniceový výstup (106) je spojen se sběrniceovým výstupem (96) druhé grafické paměti (9), se skupinovou sběrniceovou svorkou (02) zapojení, se sběrniceovým vstupem/výstupem (72) stykového bloku (7) a sběrniceovým výstupem (86) první grafické paměti (8), jejíž řídící vstup (81) je spojen s řídícím vstupem (91) druhé grafické paměti (9), s řídícím vstupem (101) třetí grafické paměti (10) a se záznamovým výstupem (31) řídícího bloku (3), jehož atributový vstup (32) je spojen s atributovým výstupem (61) atributového registru (6) a řídící vstup (33) řídícího bloku (3) je spojen se záznamovým výstupem (14) grafického procesoru (1), jehož skupinový adresový výstup (13) je spojen s adresovým vstupem (83) první grafické paměti (8), s adresovým vstupem (93) druhé grafické paměti (9) a s adresovým vstupem (103) třetí grafické paměti (10), jejíž serializační vstup (102) je spojen se serializačním vstupem (82) první grafické paměti (8), se serializačním vstupem (92) druhé grafické paměti (9) a se serializačním výstupem (24) synchronizačního bloku (2), jehož hodinový výstup (23) je spojen s hodinovým vstupem (12) grafického procesoru (1), jehož parametrový vstup (15) je spojen s parametrovým výstupem (51) parametrového registru (5) a řídící výstup (11) grafického procesoru (1) je spojen s řídícím vstupem (21) synchronizačního bloku (2), jehož synchronizační vstup (21) je spojen se skupinovou synchronizační svorkou (01) zapojení, přičemž příznakový vstup/výstup (41) řídícího registru (4) je spojen s příznakovým vstupem/výstupem (16) grafického procesoru (1), jehož parametrový vstup (15) je spojen s parametrovým výstupem (51) parametrového registru (5) a atributový výstup (61) atributového registru (6) je spojen s atributovým vstupem (32) řídícího bloku (3).

1 výkres

239607

