



(12) 发明专利申请

(10) 申请公布号 CN 102455975 A

(43) 申请公布日 2012. 05. 16

(21) 申请号 201010522469. 3

(22) 申请日 2010. 10. 15

(71) 申请人 慧荣科技股份有限公司

地址 中国台湾新竹县竹北市台元街三十六号八楼之一

(72) 发明人 杨宗杰

(74) 专利代理机构 深圳市顺天达专利商标代理有限公司 44217

代理人 易钊

(51) Int. Cl.

G06F 12/02 (2006. 01)

G06F 3/06 (2006. 01)


权利要求书 3 页 说明书 17 页 附图 13 页

(54) 发明名称

用来进行数据整形的方法以及其记忆装置及控制器

(57) 摘要

本发明涉及一种用来进行数据整形的方法，该方法应用于一闪存的控制装置，该闪存包含多个区块，该方法包含有：依据原始数据与多个整形码进行一写入最佳化运作，以产生对应于一格子图的追溯信息作为旁信息；以及依据该旁信息动态地选择该些整形码中的至少一整形码，以对该原始数据进行数据整形。本发明另提供相关的记忆装置及其控制器。本发明还涉及相关的记忆装置及其控制器。通过适当地设计数据整形模块/数据重获模块，辅以相关的数据流控制，本发明能针对控制器所存取的数据来进行妥善的数据型样管理，以减少错误的发生；另外，本发明不会增加许多额外的成本，甚至比相关技术更能节省成本。



1. 一种用来进行数据整形的方法,该方法应用于一闪存的控制器的,该闪存包含多个区块,其特征在于,该方法包含有:

依据原始数据与多个整形码进行一写入最佳化运作,以产生对应于一格子图的追溯信息作为旁信息;以及

依据该旁信息动态地选择该些整形码中的至少一整形码,以对该原始数据进行数据整形。

2. 根据权利要求1所述的方法,其特征在于,其中该格子图的各级中的每一级包含多个子路径;以及每一级的该些子路径分别代表该些整形码。

3. 根据权利要求2所述的方法,其特征在于,其中依据该原始数据与该些整形码进行该写入最佳化运作以产生对应于该格子图的追溯信息作为该旁信息的步骤另包含:

寻找该格子图中的一最佳化路径,并产生该最佳化路径中相对于各级的各个子路径的子路径追溯信息作为该旁信息的至少一部分,其中该最佳化路径的终点为该格子图的最后一级的各个结果状态中的一最佳状态,且该旁信息包含代表该最佳状态的终点信息。

4. 根据权利要求3所述的方法,其特征在于,其中依据该原始数据与该些整形码进行该写入最佳化运作以产生对应于该格子图的追溯信息作为该旁信息的步骤另包含:

针对该格子图的各级,进行对应于维特比算法的相加、比较、与选择运作,以产生该些级中的至少一级的各个结果状态的追溯指示器并寻找该格子图的该最后一级的该些结果状态中的该最佳状态,其中该旁信息中的该子路径追溯信息包含该些追溯指示器中的至少一部分。

5. 根据权利要求1所述的方法,其特征在于,其中该原始数据包含分别对应于该格子图的各级的部分数据;以及依据该原始数据与该些整形码进行该写入最佳化运作以产生对应于该格子图的追溯信息作为该旁信息的步骤另包含:

针对对应于一特定级的特定部分数据,计算分别对应于至少两个整形码的至少两个分支量度值;以及

累计该些级的多个分支量度值中的至少一部分,以进行该写入最佳化运作。

6. 根据权利要求1所述的方法,其特征在于,其中依据该旁信息动态地选择该些整形码中的该至少一整形码以对该原始数据进行数据整形的步骤另包含:

针对该原始数据中关于该闪存中的一记忆单元的最高有效位进行数据整形,而非对该原始数据中关于该记忆单元的全部位进行数据整形。

7. 根据权利要求1所述的方法,其特征在于,其中于该格子图的各级当中,任一级内对应于特定状态转换的一子路径以及另一级内对应于相同状态转换的子路径均代表该些整形码当中的同一整形码。

8. 根据权利要求1所述的方法,其特征在于,其中该原始数据包含分别对应于该格子图的各级的部分数据;以及依据该旁信息动态地选择该些整形码中的该至少一整形码以对该原始数据进行数据整形的步骤另包含:

针对对应于一特定级的特定部分数据,依据该旁信息中的至少一部分于该些整形码中选出一特定整形码,以进行对应于该特定部分数据的数据整形。

9. 根据权利要求1所述的方法,其特征在于,其另包含有:

将该旁信息中的至少一部分或其代表信息储存于该闪存,以供该原始数据之重获之

用。

10. 根据权利要求 9 所述的方法,其特征在于,其另包含有:

于一读取运作期间,自该闪存取得该旁信息中的该至少一部分或其代表信息,并据以重获该原始数据。

11. 一种记忆装置,其特征在于,其包含有:

一闪存,该闪存包含多个区块;以及

一控制器,用来存取该闪存以及管理该多个区块,并且另针对该控制器本身所存取的数据来进行数据整形,其中该控制器依据原始数据与多个整形码进行一写入最佳化运作,以产生对应于一格子图的追溯信息作为旁信息,以及该控制器包含有:

至少一数据整形模块/数据重获模块,用来依据该旁信息动态地选择这些整形码中的至少一整形码,以对该原始数据进行数据整形。

12. 根据权利要求 11 所述的记忆装置,其特征在于,其中该格子图的各级中的每一级包含多个子路径;以及每一级的该些子路径分别代表这些整形码。

13. 根据权利要求 12 所述的记忆装置,其特征在于,其中该控制器寻找该格子图中的一最佳化路径,并产生该最佳化路径中相对于各级的各个子路径的子路径追溯信息作为该旁信息的至少一部分;以及该最佳化路径的终点为该格子图的最后一级的各个结果状态中的一最佳状态,且该旁信息包含代表该最佳状态的终点信息。

14. 根据权利要求 13 所述的记忆装置,其特征在于,其中针对该格子图的各级,该控制器进行对应于维特比算法的相加、比较、与选择运作,以产生这些级中的至少一级的各个结果状态的追溯指示器并寻找该格子图的该最后一级的该些结果状态中的该最佳状态;以及该旁信息中的该子路径追溯信息包含这些追溯指示器中的至少一部分。

15. 根据权利要求 11 所述的记忆装置,其特征在于,其中该原始数据包含分别对应于该格子图的各级的部分数据;针对对应于一特定级的特定部分数据,该控制器计算分别对应于至少两个整形码的至少两个分支量度值;以及该控制器累计这些级的多个分支量度值中的至少一部分,以进行该写入最佳化运作。

16. 根据权利要求 11 所述的记忆装置,其特征在于,其中该控制器针对该原始数据中关于该闪存中的一记忆单元的最高有效位进行数据整形,而非对该原始数据中关于该记忆单元的全部位进行数据整形。

17. 根据权利要求 11 所述的记忆装置,其特征在于,其中于该格子图的各级当中,任一级内对应于特定状态转换的一子路径以及另一级内对应于相同状态转换的子路径均代表这些整形码当中的同一整形码。

18. 根据权利要求 11 所述的记忆装置,其特征在于,其中该原始数据包含分别对应于该格子图的各级的部分数据;以及针对对应于一特定级的特定部分数据,该数据整形模块/数据重获模块依据该旁信息中的至少一部分于这些整形码中选出一特定整形码,以进行对应于该特定部分数据的数据整形。

19. 根据权利要求 11 所述的记忆装置,其特征在于,其中该控制器将该旁信息中的至少一部分或其代表信息储存于该闪存,以供该原始数据重获用。

20. 根据权利要求 19 所述的记忆装置,其特征在于,其中于一读取运作期间,该控制器自该闪存取得该旁信息中的该至少一部分或其代表信息,并且该数据整形模块/数据重获

模块据以重获该原始数据。

21. 一种记忆装置的控制器,该控制器用来存取一闪存,该闪存包含多个区块,其特征在于,该控制器包含有:

一只读存储器,用来储存一程序代码;

一微处理器,用来执行该程序代码以控制对该闪存的存取以及管理该多个区块,其中在该微处理器的控制下,该控制器针对该控制器本身所存取的数据来进行数据整形,其中该控制器依据原始数据与多个整形码进行一写入最佳化运作,以产生对应于一格子图的追溯信息作为旁信息;以及

至少一数据整形模块/数据重获模块,用来依据该旁信息动态地选择这些整形码中的至少一整形码,以对该原始数据进行数据整形。

22. 根据权利要求 21 所述的控制器,其特征在于,其中该格子图的各级中的每一级包含多个子路径;以及每一级的这些子路径分别代表这些整形码。

23. 根据权利要求 22 所述的控制器,其特征在于,其中该控制器寻找该格子图中的一最佳化路径,并产生该最佳化路径中相对于各级的各个子路径的子路径追溯信息作为该旁信息的至少一部分;以及该最佳化路径的终点为该格子图的最后一级的各个结果状态中的一最佳状态,且该旁信息包含代表该最佳状态的终点信息。

24. 根据权利要求 23 所述的控制器,其特征在于,其中针对该格子图的各级,该控制器进行对应于维特比算法的相加、比较、与选择运作,以产生这些级中的至少一级的各个结果状态的追溯指示器并寻找该格子图的该最后一级的这些结果状态中的该最佳状态;以及该旁信息中的该子路径追溯信息包含这些追溯指示器中的至少一部分。

25. 根据权利要求 21 所述的控制器,其特征在于,其中该原始数据包含分别对应于该格子图的各级的部分数据;针对对应于一特定级的特定部分数据,该控制器计算分别对应于至少两个整形码的至少两个分支量度值;以及该控制器累计这些级的多个分支量度值中的至少一部分,以进行该写入最佳化运作。

26. 根据权利要求 21 所述的控制器,其特征在于,其中该控制器针对该原始数据中关于该闪存中的一记忆单元的最高有效位进行数据整形,而非对该原始数据中关于该记忆单元的全部位进行数据整形。

27. 根据权利要求 21 所述的控制器,其特征在于,其中于该格子图的各级当中,任一级内对应于特定状态转换的一子路径以及另一级内对应于相同状态转换的子路径均代表这些整形码当中的同一整形码。

28. 根据权利要求 21 所述的控制器,其特征在于,其中该原始数据包含分别对应于该格子图的各级的部分数据;以及针对对应于一特定级的特定部分数据,该数据整形模块/数据重获模块依据该旁信息中的至少一部分于这些整形码中选出一特定整形码,以进行对应于该特定部分数据的数据整形。

29. 根据权利要求 21 所述的控制器,其特征在于,其中该控制器将该旁信息中的至少一部分或其代表信息储存于该闪存,以供该原始数据重获用。

30. 根据权利要求 29 所述的控制器,其特征在于,其中于一读取运作期间,该控制器自该闪存取得该旁信息中的该至少一部分或其代表信息,并且该数据整形模块/数据重获模块据以重获该原始数据。

用来进行数据整形的方法以及其记忆装置及控制器

技术领域

[0001] 本发明涉及于闪存 (Flash Memory) 的存取 (Access), 更具体地说, 涉及一种用来进行数据整形 (Data Shaping) 的方法以及相关的记忆装置及其控制器。

背景技术

[0002] 近年来由于闪存的技术不断地发展, 各种可携式记忆装置 (例如: 符合 SD/MMC、CF、MS、XD 标准的记忆卡) 或具备闪存的固态硬盘 (Solid State Drive, SSD) 被广泛地实施于诸多应用中。因此, 这些记忆装置中的闪存的存取控制遂成为相当热门的议题。

[0003] 以常用的 NAND 型闪存而言, 其主要可区分为单阶细胞 (Single Level Cell, SLC) 与多阶细胞 (Multiple Level Cell, MLC) 两大类的闪存。单阶细胞闪存中的每个被当作记忆单元的晶体管只有两种电荷值, 分别用来表示逻辑值 0 与逻辑值 1。另外, 多阶细胞闪存中的每个被当作记忆单元的晶体管的储存能力则被充分利用, 采用较高的电压来驱动, 以透过不同级别的电压在一个晶体管中记录两组 (或以上) 位信息 (00、01、11、10); 理论上, 多阶细胞闪存的记录密度可以达到单阶细胞闪存的记录密度的两倍, 这对于曾经在发展过程中遇到瓶颈的 NAND 型闪存的相关产业而言, 是非常好的消息。

[0004] 相较于单阶细胞闪存, 由于多阶细胞闪存的价格较便宜, 并且在有限的空间里可提供较大的容量, 故多阶细胞闪存很快地成为市面上的可携式记忆装置竞相采用的主流。然而, 多阶细胞闪存的不稳定性所导致的问题也一一浮现。为了确保记忆装置对闪存的存取控制能符合相关规范, 闪存的控制器的通常备有某些管理机制以妥善地管理数据的存取。

[0005] 依据相关技术, 有了这些管理机制的记忆装置还是有不足之处。举例来说, 使用者可能基于其使用习惯而不断地写入具有某些特定数据型样的数据, 而这些特定数据型样特别容易造成错误 (例如: 写入错误、读取错误... 等); 虽然在记忆装置中设置有随机函数发生器 (Randomizer) 来调整数据以期解决这样的问题, 却由于传统的低成本设计, 以致调整后的数据不够随机。另外, 一旦闪存的数据储存样态有特定的限制, 可能发生硬件资源不足与增加成本之间的取舍 (Trade-off) 的问题。因此, 需要一种新颖的方法针对该控制器所存取的数据来进行妥善的数据型样管理, 以减少错误的发生。

发明内容

[0006] 本发明要解决的技术问题在于, 针对现有技术的上述在多阶细胞闪存中不断地写入特定数据型样的数据时易造成错误的缺陷, 提供一种用来进行数据整形 (Data Shaping) 的方法以及相关的记忆装置及其控制器, 以解决上述问题。

[0007] 本发明的另一目的在于提供一种用来进行数据整形的方法以及相关的记忆装置及其控制器, 以抑制数据错误。

[0008] 本发明的另一目的在于提供一种用来进行数据整形的方法以及相关的记忆装置及其控制器, 以便在可供用来进行数据整形的整形码 (Shaping Code) 的数量甚多的状况下, 仍可以迅速地筛选适用的整形码, 且不需要实施庞大的硬件架构。

[0009] 本发明解决其技术问题所采用的技术方案之一是：构造一种用来进行数据整形的方法，该方法应用于一闪存 (Flash Memory) 的控制器，该闪存包含多个区块，该方法包含有：依据原始数据与多个整形码进行一写入最佳化 (Program Optimization) 运作，以产生对应于一格子图 (Trellis Diagram) 的追溯 (Trace Back) 信息作为旁信息 (Side Information)；以及依据该旁信息动态地选择该些整形码中的至少一整形码，以对该原始数据进行数据整形。

[0010] 上述本发明所述的方法，其中该格子图的各级 (Stage) 中的每一级包含多个子路径；以及每一级的该些子路径分别代表该些整形码。

[0011] 上述本发明所述的方法，其中依据该原始数据与该些整形码进行该写入最佳化运作以产生对应于该格子图的追溯信息作为该旁信息的步骤另包含：

[0012] 寻找该格子图中的一最佳化路径，并产生该最佳化路径中相对于各级的各个子路径的子路径追溯信息作为该旁信息的至少一部分，其中该最佳化路径的终点为该格子图的最后一级的各个结果状态中的一最佳状态，且该旁信息包含代表该最佳状态的终点信息。

[0013] 上述本发明所述的方法，其中依据该原始数据与该些整形码进行该写入最佳化运作以产生对应于该格子图的追溯信息作为该旁信息的步骤另包含：

[0014] 针对该格子图的各级，进行对应于维特比 (Viterbi) 算法的相加、比较、与选择 (Add Compare Select, ACS) 运作，以产生该些级中的至少一级的各个结果状态的追溯指示器 (Trace Back Indicator) 并寻找该格子图的该最后一级的该些结果状态中的该最佳状态，其中该旁信息中的该子路径追溯信息包含该些追溯指示器中的至少一部分。

[0015] 上述本发明所述的方法，其中该原始数据包含分别对应于该格子图的各级 (Stage) 的部分数据 (Partial Data)；以及依据该原始数据与该些整形码进行该写入最佳化运作以产生对应于该格子图的追溯信息作为该旁信息的步骤另包含：

[0016] 针对对应于一特定级的特定部分数据，计算分别对应于至少两个整形码的至少两个分支量度值 (Branch Metric)；以及

[0017] 累计该些级的多个分支量度值中的至少一部分，以进行该写入最佳化运作。

[0018] 上述本发明所述的方法，其中依据该旁信息动态地选择该些整形码中的该至少一整形码以对该原始数据进行数据整形的步骤另包含：

[0019] 针对该原始数据中关于该闪存中的一记忆单元的最高有效位进行数据整形，而非对该原始数据中关于该记忆单元的全部位进行数据整形。

[0020] 上述本发明所述的方法，其中于该格子图的各级 (Stage) 当中，任一级内对应于特定状态转换的一子路径以及另一级内对应于相同状态转换的子路径均代表该些整形码当中的同一整形码。

[0021] 上述本发明所述的方法，其中该原始数据包含分别对应于该格子图的各级 (Stage) 的部分数据 (Partial Data)；以及依据该旁信息动态地选择该些整形码中的该至少一整形码以对该原始数据进行数据整形的步骤另包含：

[0022] 针对对应于一特定级的特定部分数据，依据该旁信息中的至少一部分于该些整形码中选出一特定整形码，以进行对应于该特定部分数据的数据整形。

[0023] 上述本发明所述的方法，其另包含有：

[0024] 将该旁信息中的至少一部分或其代表信息储存于该闪存，以供该原始数据之重获

(Recovery) 之用。

[0025] 上述本发明所述的方法,其另包含有:

[0026] 于一读取运作期间,自该闪存取得该旁信息中的该至少一部分或其代表信息,并据以重获 (Recover) 该原始数据。

[0027] 本发明解决其技术问题所采用的技术方案之二是:构造一种记忆装置,其包含有:一闪存,该闪存包含多个区块;以及一控制器,用来存取 (Access) 该闪存以及管理该多个区块,并且另针对该控制器本身所存取的数据来进行数据整形。另外,该控制器依据原始数据与多个整形码进行一写入最佳化运作,以产生对应于一格子图的追溯信息作为旁信息。此外,该控制器包含有至少一数据整形模块 / 数据重获 (Recovery) 模块,用来依据该旁信息动态地选择该些整形码中的至少一整形码,以对该原始数据进行数据整形。

[0028] 上述本发明所述的记忆装置,其中该格子图的各级 (Stage) 中的每一级包含多个子路径;以及每一级的该些子路径分别代表该些整形码。

[0029] 上述本发明所述的记忆装置,其中该控制器寻找该格子图中的一最佳化路径,并产生该最佳化路径中相对于各级的各个子路径的子路径追溯信息作为该旁信息的至少一部分;以及该最佳化路径的终点为该格子图的最后一级的各个结果状态中的一最佳状态,且该旁信息包含代表该最佳状态的终点信息。

[0030] 上述本发明所述的记忆装置,其中针对该格子图的各级,该控制器进行对应于维特比 (Viterbi) 算法的相加、比较、与选择 (Add Compare Select, ACS) 运作,以产生该些级中的至少一级的各个结果状态的追溯指示器 (Trace Back Indicator) 并寻找该格子图的该最后一级的该些结果状态中的该最佳状态;以及该旁信息中的该子路径追溯信息包含该些追溯指示器中的至少一部分。

[0031] 上述本发明所述的记忆装置,其中该原始数据包含分别对应于该格子图的各级 (Stage) 的部分数据 (Partial Data);针对对应于一特定级的特定部分数据,该控制器计算分别对应于至少两个整形码的至少两个分支量度值 (Branch Metric);以及该控制器累计该些级的多个分支量度值中的至少一部分,以进行该写入最佳化运作。

[0032] 上述本发明所述的记忆装置,其中该控制器针对该原始数据中关于该闪存中的一记忆单元的最高有效位进行数据整形,而非对该原始数据中关于该记忆单元的全部位进行数据整形。

[0033] 上述本发明所述的记忆装置,其中于该格子图的各级 (Stage) 当中,任一级内对应于特定状态转换的一子路径以及另一级内对应于相同状态转换的子路径均代表该些整形码当中的同一整形码。

[0034] 上述本发明所述的记忆装置,其中该原始数据包含分别对应于该格子图的各级 (Stage) 的部分数据 (Partial Data);以及针对对应于一特定级的特定部分数据,该数据整形模块 / 数据重获模块依据该旁信息中的至少一部分于该些整形码中选出一特定整形码,以进行对应于该特定部分数据的数据整形。

[0035] 上述本发明所述的记忆装置,其中该控制器将该旁信息中的至少一部分或其代表信息储存于该闪存,以供该原始数据重获用。

[0036] 上述本发明所述的记忆装置,其中于一读取运作期间,该控制器自该闪存取得该旁信息中的该至少一部分或其代表信息,并且该数据整形模块 / 数据重获模块据以重获

(Recover) 该原始数据。

[0037] 本发明解决其技术问题所采用的技术方案之三是：构造一种记忆装置的控制装置，该控制装置用来存取一闪存，该闪存包含多个区块，该控制装置包含有：一只读存储器 (Read Only Memory, ROM)，用来储存一程序代码；一微处理器，用来执行该程序代码以控制对该闪存的存取以及管理该多个区块，其中在该微处理器的控制下，该控制装置针对该控制装置本身所存取的数据来进行数据整形。另外，该控制装置依据原始数据与多个整形码进行一写入最佳化运作，以产生对应于一格子图的追溯信息作为旁信息。此外，该控制装置另包含有至少一数据整形模块 / 数据重获模块，用来依据该旁信息动态地选择该些整形码中的至少一整形码，以对该原始数据进行数据整形。

[0038] 上述本发明所述的控制器，其中该格子图的各级 (Stage) 中的每一级包含多个子路径；以及每一级的该些子路径分别代表该些整形码。

[0039] 上述本发明所述的控制器，其中该控制器寻找该格子图中的一最佳化路径，并产生该最佳化路径中相对于各级的各个子路径的子路径追溯信息作为该旁信息的至少一部分；以及该最佳化路径的终点为该格子图的最后一级的各个结果状态中的一最佳状态，且该旁信息包含代表该最佳状态的终点信息。

[0040] 上述本发明所述的控制器，其中针对该格子图的各级，该控制器进行对应于维特比 (Viterbi) 算法的相加、比较、与选择 (Add Compare Select, ACS) 运作，以产生该些级中的至少一级的各个结果状态的追溯指示器 (Trace Back Indicator) 并寻找该格子图的该最后一级的该些结果状态中的该最佳状态；以及该旁信息中的该子路径追溯信息包含该些追溯指示器中的至少一部分。

[0041] 上述本发明所述的控制器，其中该原始数据包含分别对应于该格子图的各级 (Stage) 的部分数据 (Partial Data)；针对对应于一特定级的特定部分数据，该控制器计算分别对应于至少两个整形码的至少两个分支量度值 (Branch Metric)；以及该控制器累计该些级的多个分支量度值中的至少一部分，以进行该写入最佳化运作。

[0042] 上述本发明所述的控制器，其中该控制器针对该原始数据中关于该闪存中的一记忆单元的最高有效位进行数据整形，而非对该原始数据中关于该记忆单元的全部位进行数据整形。

[0043] 上述本发明所述的控制器，其中于该格子图的各级 (Stage) 当中，任一级内对应于特定状态转换的一子路径以及另一级内对应于相同状态转换的子路径均代表该些整形码当中的同一整形码。

[0044] 上述本发明所述的控制器，其中该原始数据包含分别对应于该格子图的各级 (Stage) 的部分数据 (Partial Data)；以及针对对应于一特定级的特定部分数据，该数据整形模块 / 数据重获模块依据该旁信息中的至少一部分于该些整形码中选出一特定整形码，以进行对应于该特定部分数据的数据整形。

[0045] 上述本发明所述的控制器，其中该控制器将该旁信息中的至少一部分或其代表信息储存于该闪存，以供该原始数据重获用。

[0046] 上述本发明所述的控制器，其中于一读取运作期间，该控制器自该闪存取得该旁信息中的该至少一部分或其代表信息，并且该数据整形模块 / 数据重获模块据以重获 (Recover) 该原始数据。

[0047] 实施本发明的技术方案,具有以下有益效果:通过适当地设计数据整形模块/数据重获模块,辅以相关的数据流控制,本发明能针对控制器所存取的数据来进行妥善的数据型样管理,以减少错误的发生。

[0048] 另外,本发明不会增加许多额外的成本,甚至比相关技术更能节省成本。

附图说明

[0049] 下面将结合附图及实施例对本发明作进一步说明,附图中:

[0050] 图 1A 为依据本发明一第一实施例的一种记忆装置的示意图;

[0051] 图 1B 与图 1C 为图 1A 所示的记忆装置于一实施例中的实施细节;

[0052] 图 1D 与图 1E 为不同的实施例关于图 1A 所示的整形码 (Shaping Code) 产生器的实施细节;

[0053] 图 2 为依据本发明一实施例的一种用来进行数据整形 (Data Shaping) 的方法的流程图;

[0054] 图 3A 至图 3C 为图 2 所示的方法于一实施例中关于写入最佳化 (Program Optimization) 运作的实施细节,其中图 3C 另绘示图 1A 所示的数据整形模块于进行数据整形时所采用的整形码;

[0055] 图 4A 至图 4E 为图 2 所示的方法于另一实施例中关于写入最佳化运作的实施细节;

[0056] 图 5 绘示一实施例中关于图 1A 所示的闪存中的一记忆单元的位信息及其相关的各阶。

[0057] **【主要组件符号说明】**

[0058]

100	记忆装置
110	存储器控制器
112	微处理器
112C	程序代码
112M	只读存储器
114	控制逻辑
114A	调整单元
114AP	附加单元
114C	控制单元
114D	解码器
114DR	数据重获模块
114DS	数据整形模块
114E	编码器
114G	整形码产生器
114M	多工器
114P	前处理器
114R	随机函数发生器 / 解随机函数发生器
114RR	读取重试控制器
114SPC	整形码
114T	查对表
116	缓冲存储器
118	接口逻辑
120	闪存
308, 308-k, D1, D _{RND1} , 400, 400-1, 400-2, 400-3, 400-4	数据 / 部分数据

[0059]

310, 310-1, 310-2, ..., 310-(K - 1), 310-K	整形码
360-k, 360-1, 360-2, ..., 360-(K - 1), 360-K	格子图的各级
390, 490	于不同实施例中的最佳化路径
510, MSB, CSB, LSB	闪存中的一记忆单元的位信息
910	用来进行数据整形的方法
912, 914	步骤
$BM_{0,0}(k), BM_{2,0}(k)$	分支量度值
C_0, C_1, C_2	用来产生整形码的控制讯号
I_A	附加信息
I_{PD}	先前数据信息
I_{SIDE}	旁信息
L_0, L_1, \dots, L_7	该位信息的相关的各阶
$Met_0(k), Met_2(k), Met_0(k+1)$	量度值
P_1	奇偶校验码
$P_{0,0}, P_{0,1}, P_{1,2}, P_{1,3},$ $P_{2,0}, P_{2,1}, P_{3,2}, P_{3,3}$	格子图的各级中的子路径
$P_{0,1}(1), P_{1,2}(2), \dots,$ $P_{1,2}(K-1), P_{2,0}(K)$	于该实施例中的最佳化路径上的子路径
$S_0(0), S_1(0), S_2(0), S_3(0),$ $S_0(1), S_1(1), S_2(1), S_3(1),$ $S_0(2), S_1(2), S_2(2), S_3(2),$ $S_0(3), S_1(3), S_2(3), S_3(3),$ $S_0(4), S_1(4), S_2(4), S_3(4),$ $S_0(k), S_1(k), S_2(k), S_3(k),$ $S_0(k+1), S_1(k+1),$ $S_2(k+1), S_3(k+1)$	格子图的各级的多个状态

	SPC _{0, 0} , SPC _{2, 0}	候选整形码
[0060]	SPD _{0, 0} (k), SPD _{2, 0} (k), 410-1, 410-2, 410-3, 410-4	整形数据

具体实施方式

[0061] 请参考图 1A, 图 1A 为依据本发明一第一实施例的一种记忆装置 100 的示意图, 其中本实施例的记忆装置 100 尤其可为便携式记忆装置, 例如: 符合 SD/MMC、CF、MS、XD 标准的记忆卡, 或通用序列总线快闪碟 (Universal Serial Bus Flash Drive, USB Flash Drive, 亦称为 USB Flash Disk), 即所谓的随身碟, 但不以此为限。记忆装置 100 包含有: 一闪存 (Flash Memory) 120; 以及一控制器, 用来存取闪存 120, 其中该控制器例如一存储器控制器 110。依据本实施例, 存储器控制器 110 包含一微处理器 112、一只读存储器 (Read Only Memory, ROM) 112M、一控制逻辑 114、一缓冲存储器 116、与一接口逻辑 118。另外, 控制逻辑 114 包含至少一数据整形模块 / 数据重获 (Recovery) 模块, 诸如一数据整形模块 114DS, 且另包含一编码器 114E 与一前处理器 114P, 其中数据整形模块 114DS 包含一调整单元 114A、一附加单元 114AP、与一整形码 (Shaping Code) 产生器 114G。实作上, 调整单元 114A 可为一异或 (Exclusive OR, XOR) 逻辑闸或一加法器。请注意, 在此以可携式记忆装置为例; 这只是为了说明的目的而已, 并非对本发明的限制。依据本实施例的一变化例, 记忆装置 100 可为固态硬盘 (Solid State Drive, SSD)。

[0062] 于本实施例中, 只读存储器 112M 用来储存一程序代码 112C, 而微处理器 112 则用来执行程序代码 112C 以控制对闪存 120 的存取 (Access)。于典型状况下, 闪存 120 包含多个区块 (Block), 而该控制器 (例如: 透过微处理器 112 执行程序代码 112C 的存储器控制器 110) 对闪存 120 进行抹除数据的运作以区块为单位来进行抹除。另外, 一区块可记录特定数量的页 (Page), 其中上述的控制器对闪存 120 进行写入数据的运作以页为单位来进行写入。

[0063] 实作上, 透过微处理器 112 执行程序代码 112C 的存储器控制器 110 可利用其本身内部的组件来进行诸多控制运作, 例如: 利用控制逻辑 114 来控制闪存 120 的存取运作 (尤其是对至少一区块或至少一页的存取运作)、利用缓冲存储器 116 进行所需的缓冲处理、以及利用接口逻辑 118 来与一主装置 (Host Device) 沟通。依据本实施例, 除了能存取闪存 120, 存储器控制器 110 还能妥善地管理该多个区块。

[0064] 另外, 存储器控制器 110 还可针对其本身所存取的数据 (例如: 数据 D1) 来进行数据整形 (Data Shaping)。尤其是, 在微处理器 112 的控制下, 针对存储器控制器 110 本身所存取的数据, 存储器控制器 110 通过利用上述的至少一数据整形模块 / 数据重获模块 (例如: 数据整形模块 114DS) 的运作来进行数据整形以抑制数据错误。更明确而言, 该控制器 (于本实施例中尤其是其内的前处理器 114P) 依据多个整形码与原始数据诸如数据 D1 进行一写入最佳化 (Program Optimization) 运作, 以产生对应于一格子图 (Trellis Diagram) 的追溯 (Trace Back) 信息作为旁信息 (Side Information) I_{SIDE} , 而上述的至少一数据整形模块 / 数据重获模块 (例如: 数据整形模块 114DS) 则依据旁信息 I_{SIDE} 动态地选择该些整

形码中的至少一整形码,以对该原始数据进行数据整形。

[0065] 于本实施例中,前处理器 114P 可依据数据 D1 与先前数据信息 I_{PD} (即先前数据的信息,例如闪存中前一记忆页所储存的信息) 来产生旁信息 I_{SIDE} ,其中该控制器可于接收到一写入 / 读取命令时利用旁信息 I_{SIDE} 中的至少一部分或其代表信息来进行相关运作,而该写入 / 读取命令用来指示该控制器于闪存 120 写入 / 读取数据。例如:在上述的写入 / 读取命令代表一写入命令的状况下,该控制器可立即使用旁信息 I_{SIDE} 来进行数据整形。更明确而言,整形码产生器 114G 可依据旁信息 I_{SIDE} 中的至少一部分或其代表信息来产生至少一整形码,诸如相对应的一个或多个整形码 114SPC,以供用于该控制器接收到该写入命令时调整该原始数据(诸如数据 D1) 的多个位。另外,调整单元 114A 依据上述的至少一整形码,来调整数据 D1 以产生调整后的数据 D_{RND1} 。此外,附加单元 114AP 可将旁信息 I_{SIDE} 中的至少一部分或其代表信息附加于数据 D_{RND1} ,作为其附加信息 I_A 。如此,编码器 114E 可对数据 D_{RND1} 连同附加信息 I_A 进行编码。因此,于一写入运作期间,该控制器不但将数据储存于闪存 120,亦将旁信息 I_{SIDE} 中的至少一部分或其代表信息储存于闪存 120,以供该原始数据重获用。于是,在上述的写入 / 读取命令代表一读取命令的状况下,于一读取运作期间,该控制器可自闪存 120 取得旁信息 I_{SIDE} 中的该至少一部分或其代表信息,并且上述的至少一数据整形模块 / 数据重获模块(例如:数据整形模块 114DS) 可据以重获 (Recover) 该原始数据诸如数据 D1。

[0066] 请注意,依据本实施例的一特例,数据整形模块 114DS 可用来当作一数据重获模块,其可于一读取运作期间重获数据。尤其是,数据整形模块 114DS 中的调整单元 114A 及整形码产生器 114G 可于一读取运作期间用来重获数据,其中附加单元 114AP 可通过切换电路的路径切换被暂时地断开而不电气连接至调整单元 114A。依据本实施例的另一特例,除了数据整形模块 114DS,上述的至少一数据整形模块 / 数据重获模块可另包含一数据重获模块,其可于一读取运作期间重获数据,如此一来,存储器控制器 110 即可同时进行写入与读取运作。例如:该数据重获模块可通过切换电路的路径切换来利用调整单元 114A 及 / 或整形码产生器 114G。又例如:数据重获模块可包含其本身的调整单元。又例如:该数据重获模块可包含其本身的整形码产生器。

[0067] 依据本实施例,在上述的写入 / 读取命令代表该写入命令的状况下,当通过调整单元 114A 的数据路径代表一写入路径时,数据 D1 可代表该控制器欲写入闪存 120 的该原始数据,而数据 D_{RND1} 可代表调整后的数据,并且数据 D_{RND1} 及附加信息 I_A 被送予编码器 114E; 于是,编码器 114E 据以进行编码,尤其是进行错误更正码 (Error Correction Code, ECC) 编码以产生编码数据,并将该编码数据写入闪存 120,其中该编码数据可包含奇偶校验码 (Parity Code)。这只是为了说明的目的而已,并非对本发明的限制。依据本实施例的一特例,诸如上述数据整形模块 114DS 可用来当作数据重获模块的特例,在上述的写入 / 读取命令代表该读取命令的状况下,当通过调整单元 114A 的数据路径代表一读取路径时,该读取路径可耦接至一解码器 114D(未显示于图 1A 中),其中解码器 114D 对读取自闪存 120 的编码数据进行解码,尤其是进行错误更正码解码以产生解码数据,诸如数据 D_{RND1} 及附加信息 I_A (即旁信息 I_{SIDE} 中的至少一部分或其代表信息)。此状况下,调整单元 114A 的输入与输出对调;而调整单元 114A 依据至少一整形码,诸如相对应的一个或多个整形码 114SPC,来调整数据 D_{RND1} 以重获数据 D1,以供进一步处理。

[0068] 依据本实施例的一变化例,该写入最佳化运作可利用程序代码 112C 中的至少一程序模块来实现;如此,前处理器 114P 可代换为透过微处理器 112 执行该程序模块的存储器控制器 110。

[0069] 图 1B 与图 1C 为图 1A 所示的记忆装置 100 于一实施例中的实施细节。如图 1B 所示,在上述的写入 / 读取命令代表该写入命令的状况下,前处理器 114P 自缓冲存储器 116 读出先前数据信息 I_{PD} ,并依据数据 D1 与先前数据信息 I_{PD} 进行该写入最佳化运作以产生旁信息 I_{SIDE} 。另外,数据整形模块 114DS 则自缓冲存储器 116 读出数据 D1 并依据旁信息 I_{SIDE} 动态地选择该些整形码中的至少一整形码,以对数据 D1 进行数据整形来产生数据 D_{RND1} 。如此,数据整形模块 114DS 依据旁信息 I_{SIDE} 产生至少一整形码,诸如相对应的一个或多个整形码 114SPC,并据以调整数据 D1 的多个位以产生调整后的数据 D_{RND1} 。数据整形模块 114DS 另将附加信息 I_A 附加于数据 D_{RND1} 以产生组合数据(于图 1B 中绘示为附加了附加信息 I_A 的数据 D_{RND1})。此外,编码器 114E 对该组合数据进行错误更正码编码以产生编码数据(于图 1B 的右上角绘示为附加了附加信息 I_A 与奇偶校验码 P1 的数据 D_{RND1}),并将该编码数据写入闪存 120。

[0070] 如图 1C 所示,在上述的写入 / 读取命令代表该读取命令的状况下,存储器控制器 110 自闪存 120 所读取的编码数据(于图 1C 的右上角绘示为附加了附加信息 I_A 与奇偶校验码 P1 的数据 D_{RND1}) 分别被传送至解码器 114D 与缓冲存储器 116,其中在存储器控制器 110 的控制下,缓冲存储器 116 只暂时地储存数据 D_{RND1} 与附加信息 I_A 而非奇偶校验码 P1。读取重试控制器 114RR 用于解码器 114D 进行解码时进行读取重试控制。另外,解码器 114D 对读取自闪存 120 的编码数据进行解码;一旦侦测到错误,就产生更正数据以更正缓冲存储器 116 中的数据 D_{RND1} 及 / 或附加信息 I_A 。于是,数据重获模块 114DR 依据附加信息 I_A (即上述旁信息 I_{SIDE} 中的至少一部分或其代表信息)重获数据 D1。依据本实施例,数据重获模块 114DR 可依据附加信息 I_A 产生至少一整形码,诸如相对应的一个或多个整形码 114SPC,并据以调整数据 D_{RND1} 的多个位以重获数据 D1,以供进一步处理。

[0071] 依据本实施例的一变化例,数据整形模块 114DS 与数据重获模块 114DR 可为同一个组件,且因此可一并称为数据整形模块 / 数据重获模块。

[0072] 图 1D 为一实施例中关于图 1A 所示的整形码产生器 114G 的实施细节。本实施例的整形码产生器 114G 包含一控制单元 114C 与一查对表 (Look-upTable) 114T,其中查对表 114T 储存有该多个整形码。由于该多个整形码包含上述的一个或多个整形码 114SPC,故该一个或多个整形码 114SPC 的任一者选自于该多个整形码。

[0073] 于本实施例中,控制单元 114C 可依据旁信息 I_{SIDE} 产生相对应的控制讯号 C_1 ,并通过利用查对表 114T 来据以进行查对以产生该一个或多个整形码 114SPC。这只是为了说明的目的而已,并非对本发明的限制。依据本实施例的一变化例,整形码产生器 114G 可直接使用旁信息 I_{SIDE} (或附加信息 I_A) 的至少一部分作为控制讯号 C_1 ,且于本变化例中并不需要设置上述的控制单元 114C。依据本实施例的另一变化例,上述的控制单元 114C 被代换为一选择单元,用以选择旁信息 I_{SIDE} (或附加信息 I_A) 的至少一部分作为控制讯号 C_1 。

[0074] 请注意,本实施例的整形码产生器 114G 亦可应用于图 1A 至图 1C 所示的实施例或其变化例中的数据重获模块。

[0075] 图 1E 为另一实施例中关于图 1A 所示的整形码产生器 114G 的实施细节,其中

本实施例为图 1D 所示实施例的变化例。除了上述的控制单元 114C 与查对表 114T, 本实施例的整形码产生器 114G 另包含一随机函数发生器 (Randomizer)/ 解随机函数发生器 (Derandomizer) 114R, 且另包含一多工器 114M, 其中查对表 114T 储存有该多个整形码中的一部分, 而随机函数发生器 / 解随机函数发生器 114R 可产生该多个整形码中的另一部分的任一整形码。

[0076] 于本实施例中, 控制单元 114C 可依据旁信息 I_{SIDE} 产生相对应的控制讯号 C_0 , 并通过利用控制讯号 C_0 来选择查对表 114T 的输出、或随机函数发生器 / 解随机函数发生器 114R 的输出, 作为整形码产生器 114G 的输出。例如: 在控制单元 114C 通过利用控制讯号 C_0 来选择查对表 114T 的输出作为整形码产生器 114G 的输出的状况下, 控制单元 114C 可依据旁信息 I_{SIDE} 产生相对应的控制讯号 C_1 , 并通过利用查对表 114T 来进行查对以产生该一个或多个整形码 114SPC 的至少一部分。又例如: 在控制单元 114C 通过利用控制讯号 C_0 来选择随机函数发生器 / 解随机函数发生器 114R 的输出作为整形码产生器 114G 的输出的状况下, 控制单元 114C 可依据旁信息 I_{SIDE} 产生相对应的控制讯号 C_2 , 作为随机函数发生器 / 解随机函数发生器 114R 的输入种子 (Seed), 使随机函数发生器 / 解随机函数发生器 114R 据以产生至少一随机函数 (Random Function), 其中随机函数发生器 / 解随机函数发生器 114R 输出该随机函数的序列 (其可称为随机序列), 作为该一个或多个整形码 114SPC 的至少一部分。这只是为了说明的目的而已, 并非对本发明的限制。依据本实施例的不同的变化例, 整形码产生器 114G 可直接使用旁信息 I_{SIDE} (或附加信息 I_A) 的至少一部分作为控制讯号 C_0 、 C_1 、及 / 或 C_2 , 且于该些变化例中并不需要设置上述的控制单元 114C。依据本实施例的其它变化例, 上述的控制单元 114C 被替换为至少一选择单元, 用以选择旁信息 I_{SIDE} (或附加信息 I_A) 的至少一部分作为控制讯号 C_0 、 C_1 、及 / 或 C_2 。

[0077] 请注意, 本实施例的整形码产生器 114G 亦可应用于图 1A 至图 1C 所示的实施例或其变化例中的数据重获模块。

[0078] 依据本发明的一实施例, 诸如图 1D 与图 1E 所示实施例的一变化例, 整形码产生器 114G 包含随机函数发生器 / 解随机函数发生器 114R, 其中本变化例中并不需要设置上述的查对表 114T 与多工器 114M, 也不需要产生控制讯号 C_0 与 C_1 。于本实施例中, 随机函数发生器 / 解随机函数发生器 114R 可产生该多个整形码中的任一整形码, 而随机函数发生器 / 解随机函数发生器 114R 输出该随机函数的序列 (即该随机序列), 作为该一个或多个整形码 114SPC。这只是为了说明的目的而已, 并非对本发明的限制。依据本实施例的一变化例, 整形码产生器 114G 可直接使用旁信息 I_{SIDE} (或附加信息 I_A) 的至少一部分作为控制讯号 C_2 , 且于本变化例中并不需要设置上述的控制单元 114C。依据本实施例的另一变化例, 上述的控制单元 114C 被替换为一选择单元, 用以选择旁信息 I_{SIDE} (或附加信息 I_A) 的至少一部分作为控制讯号 C_2 。

[0079] 基于以上揭露的各个实施例 / 变化例中的架构, 本发明可赋予多阶细胞 (Multiple Level Cell, MLC) 闪存极佳的运作效能, 尤其是赋予三阶细胞闪存极佳的运作效能。存储器控制器 110 进行数据整形的相关细节可参考图 2 来进一步说明。

[0080] 图 2 为依据本发明一实施例的一种用来进行数据整形的方法 910 的流程图。该方法可应用于图 1A 所示的记忆装置 100, 尤其是上述的控制器 (例如: 透过微处理器 112 执行程序代码 112C 的存储器控制器 110)。另外, 该方法可通过利用图 1A 所示的记忆装置 100

来实施,尤其是通过利用上述的控制器来实施。该方法说明如下:

[0081] 步骤 912:该控制器(于本实施例中尤其是其内的前处理器 114P)依据原始数据(例如:数据 D1)与多个整形码进行一写入最佳化运作诸如上述的写入最佳化运作,以产生对应于一格子图的追溯信息作为旁信息 I_{SIDE} 。请注意,依据本实施例的一变化例,诸如该写入最佳化运作可利用程序代码 112C 中的该程序模块来实现的变化例,前处理器 114P 可替换为透过微处理器 112 执行该程序模块的存储器控制器 110。

[0082] 步骤 914:上述的至少一数据整形模块/数据重获模块(例如:数据整形模块 114DS)依据旁信息 I_{SIDE} 动态地选择该些整形码中的至少一整形码,诸如上述的一个或多个整形码 114SPC,以对该原始数据进行数据整形。例如:上述的数据整形的运作可实施为对该原始数据的至少一部分以及上述的至少一整形码进行异或(XOR)运算,尤其是对两者(该原始数据的该至少一部分以及上述的至少一整形码)的相对应位进行异或运算,其中这样的异或运算可称为“位异或”(Bitwise XOR)运算。

[0083] 依据本实施例,该格子图包含多级(Stage)360-1、360-2、...、360-(K-1)、与 360-K。该格子图的各级中的每一级诸如第 k 级 360-k($k = 1, 2, \dots, (K-1)$ 、或 K,其中 K 为正整数)包含多个子路径 $\{P_{X1(k), X2(k)}\}$ 。例如: $X1(k)$ 与 $X2(k)$ 可为同一个整数的集合中的任意整数,尤其是非负数的整数。在此,一子路径 $P_{X1(k), X2(k)}$ 为第 k 级 360-k 当中由一开始状态 $S_{X1(k)}$ 至一结果状态 $S_{X2(k)}$ 的状态转换的路径,其中若存在下一级(即第 (k+1) 级 360-(k+1)),则结果状态 $S_{X2(k)}$ 为下一级的一开始状态。为了简明起见,上述的开始状态 $S_{X1(k)}$ 与结果状态 $S_{X2(k)}$ 可分别写成状态 $S_X(k)$ 与 $S_X(k+1)$ 。例如:在该格子图为四状态格子图的情况下, $X = 0, 1, 2$ 、或 3。又例如:在该格子图为八状态格子图的情况下, $X = 0, 1, \dots$ 、或 7。这只是为了说明的目的而已,并非对本发明的限制。依据本实施例的不同的变化例,状态索引 X 的可能值的数量可为除了四与八的外的正整数,且此数量的典型值大于一。依据本实施例的其它变化例,状态索引 X 不必是整数。

[0084] 另外,每一级的该些子路径分别代表该些整形码。例如:于每一级诸如第 k 级 360-k 当中,该些子路径 $\{P_{X1(k), X2(k)}\}$ 中的某一子路径 $P_{X1(k), X2(k)}$ 代表该些整形码中的一整形码 $SPC_{X1(k), X2(k)}$ 。尤其是,在每一级当中相关的候选整形码均为同一组整形码诸如步骤 912 所述的该些整形码的状况下,整形码 $SPC_{X1(k), X2(k)}$ 可改写成 $SPC_{X1, X2}$,使得不论索引 k 的值为 1、2、...、(K-1)、或 K,子路径 $P_{X1(k), X2(k)}$ 总是代表该些整形码中的同一个整形码 $SPC_{X1, X2}$ 。也就是说,在此状况下,整形码 $SPC_{X1, X2}$ 与第 k 级 360-k 的索引 k 无关。如此,于该格子图的该些级当中,任一级内对应于特定状态转换的一子路径以及另一级内对应于相同状态转换的子路径均代表该些整形码当中的同一整形码。

[0085] 于本实施例中,该控制器寻找该格子图中的一最佳化路径,并产生该最佳化路径中相对于各级(例如:第 k 级 360-k)的各个子路径(例如:该些子路径 $\{P_{X1(k), X2(k)}\}$)的子路径追溯信息作为旁信息 I_{SIDE} 的至少一部分,其中该最佳化路径的终点为该格子图的最后一级 360-K 的各个结果状态 $S_X(K+1)$ (例如: $X = 0, 1, 2, \dots$ 等)中的一最佳状态 $S_{X0}(K+1)$,且旁信息 I_{SIDE} 包含代表最佳状态 $S_{X0}(K+1)$ 的终点信息,诸如 $X0$ 的二进制值。尤其是,针对该格子图的各级,该控制器进行对应于维特比(Viterbi)算法的相加、比较、与选择(Add Compare Select, ACS)运作,以产生该些级中的至少一级(例如:该些级中的全部)的各个结果状态的追溯指示器(Trace Back Indicator)并寻找该格子图的最后一级 360-K 的该

些结果状态 $S_x(K+1)$ 中的最佳状态 $S_{x_0}(K+1)$, 其中旁信息 I_{SIDE} 中的该子路径追溯信息包含这些追溯指示器中的至少一部分。例如: 该控制器可产生该格子图的各级诸如第 k 级 360- k 的各个结果状态 $S_x(k+1)$ 的追溯指示器 $TBI_x(k)$ 。如此, 该控制器可依据该终点信息 (例如: X_0 的二进制值) 与该子路径追溯信息 (例如: 追溯指示器 $TBI_x(k)$ 中的至少一部分) 找到该最佳化路径, 并据以决定该最佳化路径中对应于任一级诸如第 k_0 级的子路径所代表的整形码, 以对该原始数据中对应于第 k_0 级的部分进行数据整形。例如: 在该最佳化路径中对应于第 k_0 级的子路径为子路径 $P_{x_1(k_0), x_2(k_0)}$ 的状况下, 由于子路径 $P_{x_1(k_0), x_2(k_0)}$ 代表的候选整形码是整形码 SPC_{x_1, x_2} , 该控制器就通过利用整形码 SPC_{x_1, x_2} , 对该原始数据中对应于第 k_0 级的部分进行数据整形。

[0086] 图 3A 至图 3C 为图 2 所示的方法 910 于一实施例中关于写入最佳化运作的实施细节, 其中图 3C 另绘示图 1A 所示的数据整形模块 114DS 于进行数据整形时所采用的整形码 310, 诸如整形码 310-1、310-2、...、310-($K-1$)、与 310- K , 而每一整形码 310- k ($k = 1, 2, \dots, (K-1)$ 、或 K) 均选自于步骤 912 所述的该些整形码。请注意, 步骤 912 所述的该原始数据, 诸如图 3C 所示的原始数据 308, 包含分别对应于该格子图的各级 360-1、360-2、...、与 360- K 的部分数据 (Partial Data) 308-1、308-2、...、与 308- K , 即原始数据 308 中分别对应于第 1 级 360-1、第 2 级 360-2、...、与第 K 级 360- K 的部分。

[0087] 如图 3A 所示, 该格子图的各级中的每一级诸如第 k 级 360- k 包含 8 个子路径 $\{P_{0,0}, P_{0,1}, P_{1,2}, P_{1,3}, P_{2,0}, P_{2,1}, P_{3,2}, P_{3,3}\}$, 而这 8 个子路径分别为第 k 级 360- k 当中由状态 $\{S_0(k), S_1(k), S_2(k), S_3(k)\}$ 至状态 $\{S_0(k+1), S_1(k+1), S_2(k+1), S_3(k+1)\}$ 的状态转换的路径。另外, 这 8 个子路径 $\{P_{0,0}, P_{0,1}, P_{1,2}, P_{1,3}, P_{2,0}, P_{2,1}, P_{3,2}, P_{3,3}\}$ 分别代表 8 个整形码 $\{SPC_{0,0}, SPC_{0,1}, SPC_{1,2}, SPC_{1,3}, SPC_{2,0}, SPC_{2,1}, SPC_{3,2}, SPC_{3,3}\}$ 。于本实施例中, 由状态 $S_0(k)$ 指向状态 $S_0(k+1)$ 及 $S_1(k+1)$ 的路径可分别记录为 0、1。相仿地, 由状态 $S_1(k)$ 指向状态 $S_2(k+1)$ 及 $S_3(k+1)$ 的路径可分别记录为 0、1。另外, 由状态 $S_3(k)$ 指向状态 $S_3(k+1)$ 及 $S_2(k+1)$ 的路径可分别记录为 0、1。相仿地, 由状态 $S_2(k)$ 指向状态 $S_1(k+1)$ 及 $S_0(k+1)$ 的路径可分别记录为 0、1。

[0088] 如图 3B 所示, 于寻找该最佳化路径诸如图 3C 所示的最佳化路径 390 的过程中, 该控制器会计算每一级诸如第 k 级 360- k 的各个结果状态 $S_x(k+1)$ 的量度值 (Metric) $Met_x(k+1)$, 其中该控制器可将第 1 级 360-1 的各个开始状态 $S_x(1)$ 的量度值 $Met_x(1)$ 设定为同一数值, 尤其是零。于本实施例中, 针对对应于第 k 级 360- k 的部分数据 308- k , 该控制器计算分别对应于至少两个整形码的至少两个分支量度值 (Branch Metric) (例如: 分别对应于整形码 $SPC_{0,0}$ 与 $SPC_{2,0}$ 的分支量度值 $BM_{0,0}(k)$ 与 $BM_{2,0}(k)$)。针对分别对应于该些级 360-1、360-2、...、与 360- K 的部分数据 308-1、308-2、...、与 308- K , 通过进行类似的计算, 该控制器可累计该些级的多个分支量度值中的至少一部分, 以进行该写入最佳化运作。

[0089] 例如: 在已取得第 k 级 360- k 的开始状态 $S_0(k)$ 的量度值 $Met_0(k)$ 与开始状态 $S_2(k)$ 的量度值 $Met_2(k)$ 的状况下, 该控制器可先取得子路径 $P_{0,0}$ 与 $P_{2,0}$ 所分别代表的整形码 $SPC_{0,0}$ 与 $SPC_{2,0}$, 再依据整形码 $SPC_{0,0}$ 与 $SPC_{2,0}$ 来计算分别对应于这两个整形码 $SPC_{0,0}$ 与 $SPC_{2,0}$ (或分别对应于这两个子路径 $P_{0,0}$ 与 $P_{2,0}$) 的分支量度值 $BM_{0,0}(k)$ 与 $BM_{2,0}(k)$, 并且计算分别对应于这两个子路径 $P_{0,0}$ 与 $P_{2,0}$ 的累计值 ($Met_0(k) + BM_{0,0}(k)$) 与 ($Met_2(k) + BM_{2,0}(k)$)。尤其是, 该控制器可对部分数据 308- k 与整形码 $SPC_{0,0}$ 进行“位异或”运算 (于图 3B 的左上角标示为“ \oplus ”) 以产生整形数据 $SPD_{0,0}(k)$, 并据以计算分支量度值 $BM_{0,0}(k)$ 。相仿地, 该控制器可

对部分数据 $308-k$ 与整形码 $SPC_{2,0}$ 进行“位异或”运算（于图 3B 的左下角标示为“ \oplus ”）以产生整形数据 $SPD_{2,0}(k)$ ，并据以计算分支量度值 $BM_{2,0}(k)$ 。实作上，先前数据信息 I_{PD} 可载有先前数据的至少一部分或其代表信息，故该控制器可通过比较 $SPD_{0,0}(k)$ 与先前数据信息 I_{PD} 中的相关部分来计算分支量度值 $BM_{0,0}(k)$ ，并通过比较 $SPD_{2,0}(k)$ 与先前数据信息 I_{PD} 中的相关部分来计算分支量度值 $BM_{2,0}(k)$ 。

[0090] 于本实施例中，该控制器可依据至少一预定规则，来选择累计值 $(Met_0(k)+BM_{0,0}(k))$ 与 $(Met_2(k)+BM_{2,0}(k))$ 中的某一累计值作为结果状态 $S_0(k+1)$ 的量度值 $Met_0(k+1)$ ，且产生结果状态 $S_0(k+1)$ 的追溯指示器 $TBI_0(k)$ 并且予以暂存，其中追溯指示器 $TBI_0(k)$ 的值指出该控制器所选择的累计值所对应的子路径。例如：在该预定规则指出该控制器应选择最大的累计值的状况下，则该控制器可选择这两个累计值 $(Met_0(k)+BM_{0,0}(k))$ 与 $(Met_2(k)+BM_{2,0}(k))$ 中的最大的累计值作为结果状态 $S_0(k+1)$ 的量度值 $Met_0(k+1)$ 。这只是为了说明的目的而已，并非对本发明的限制。依据本实施例的一变化例，在该预定规则指出该控制器应选择最小的累计值的状况下，则该控制器可选择这两个累计值 $(Met_0(k)+BM_{0,0}(k))$ 与 $(Met_2(k)+BM_{2,0}(k))$ 中的最小的累计值作为结果状态 $S_0(k+1)$ 的量度值 $Met_0(k+1)$ 。依据本实施例的另一变化例，在上述的至少一预定规则包含多个预定规则。

[0091] 实作上，一旦该控制器选择了这两个累计值 $(Met_0(k)+BM_{0,0}(k))$ 与 $(Met_2(k)+BM_{2,0}(k))$ 中的某一个累计值，就舍弃另一个累计值以减少该控制器的工作量。这只是为了说明的目的而已，并非对本发明的限制。依据本实施例的一变化例，在可供选择的累计值包含至少三个累计值的状况下，一旦该控制器选择了上述的至少三个累计值中的某一个累计值，就舍弃其它累计值以减少该控制器的工作量。

[0092] 依据本实施例，该控制器依据上述的至少一预定规则或其它预定规则，于最后一级 $360-k$ 的各个结果状态 $S_x(k+1)$ 中选出最佳状态 $S_{x0}(k+1)$ ，尤其是通过比较最后一级的各个结果状态 $S_x(k+1)$ 的量度值 $Met_x(k+1)$ ，诸如 $Met_0(k+1)$ 、 $Met_1(k+1)$ 、 $Met_2(k+1)$ 、与 $Met_3(k+1)$ ，来选出最佳状态 $S_{x0}(k+1)$ 。于是，依据该些追溯指示器 $TBI_x(k)$ 的至少一部分，由最佳状态 $S_{x0}(k+1)$ 起，该控制器可逐一找出该最佳化路径诸如图 3C 所示的最佳化路径 390 的各个子路径。例如：前处理器 114P 可依据图 3A 所示的子路径简易标示，来记录追溯指示器 $TBI_x(k)$ 。此状况下，前处理器 114P 可将子路径追溯信息记录为 $10\dots 01$ ，且可将终点信息 $X0$ 诸如二进制值 00 以及子路径追溯信息 $10\dots 01$ 合并记录为旁信息 I_{SIDE} ，即 $10\dots 0100$ 。这只是为了说明的目的而已，并非对本发明的限制。依据本实施例的一变化例，图 3A 所示的子路径简易标示可予以改变。例如：指向同一状态 $S_x(k+1)$ 的两个子路径中的上方、下方子路径可分别简易地标示为 0 、 1 ，而前处理器 114P 可依据这些子路径简易标示来记录追溯指示器 $TBI_x(k)$ 。如此，在追溯指示器 $TBI_x(k) = 1$ 的状况下，追溯指示器 $TBI_x(k)$ 指出最佳化路径 390 于第 k 级 $360-k$ 中自状态 $S_x(k+1)$ 返回下方子路径；而在追溯指示器 $TBI_x(k) = 0$ 的状况下，追溯指示器 $TBI_x(k)$ 指出最佳化路径 390 于第 k 级 $360-k$ 中自状态 $S_x(k+1)$ 返回上方子路径。

[0093] 以图 3C 所示的状况为例，在上述的最佳状态（例如最佳化路径 390 的终点）为状态 $S_0(k+1)$ 的状况下，该控制器依据追溯指示器 $TBI_0(k)$ 找到最佳化路径 390 中相对于第 K 级的子路径 $P_{2,0}(K)$ ，再依据追溯指示器 $TBI_2(K-1)$ 找到最佳化路径 390 中相对于第 $(K-1)$ 级的子路径 $P_{1,2}(K-1)$ ，依此类推。相仿地，该控制器依据追溯指示器 $TBI_2(2)$ 找到最佳化路

径 390 中相对于第 2 级的子路径 $P_{1,2}(2)$, 再依据追溯指示器 $TBI_1(1)$ 找到最佳化路径 390 中相对于第 1 级的子路径 $P_{0,1}(1)$ 。于是, 该控制器 (于本实施例中尤其是其内的前处理器 114P) 将最佳化路径 390 中相对于该格子图的各级 (诸如第 1 级 360-1、第 2 级 360-2、...、第 $(K-1)$ 级 360- $(K-1)$ 、与第 K 级 360- K) 的各个子路径 $P_{0,1}(1)$ 、 $P_{1,2}(2)$ 、...、 $P_{1,2}(K-1)$ 、与 $P_{2,0}(K)$ 的子路径追溯信息传送予上述的数据整形模块 / 数据重获模块; 如此, 旁信息 I_{SIDE} 包含最佳化路径 390 中相对于该格子图的各级的各个子路径 $P_{0,1}(1)$ 、 $P_{1,2}(2)$ 、...、 $P_{1,2}(K-1)$ 、与 $P_{2,0}(K)$ 的子路径追溯信息。

[0094] 于是, 针对对应于一特定级的特定部分数据 (例如: 对应于第 k 级 360- k 的部分数据 308- k), 上述的数据整形模块 / 数据重获模块 (例如: 数据整形模块 114DS) 依据旁信息 I_{SIDE} 中的至少一部分于这些整形码中选出一特定整形码, 以进行对应于该特定部分数据的数据整形。以图 3C 所示的状况为例, 上述的数据整形模块 / 数据重获模块依据旁信息 I_{SIDE} 中关于各个子路径 $P_{0,1}(1)$ 、 $P_{1,2}(2)$ 、...、 $P_{1,2}(K-1)$ 、与 $P_{2,0}(K)$ 的子路径追溯信息, 分别选出整形码 $SPC_{0,1}$ 、 $SPC_{1,2}$ 、...、 $SPC_{1,2}$ 、与 $SPC_{2,0}$ 作为图 3C 所示的整形码 310-1、310-2、...、310- $(K-1)$ 、与 310- K , 以分别进行对应于部分数据 308-1、308-2、...、308- $(K-1)$ 、与 308- K 的数据整形。

[0095] 请注意, 针对每一级诸如第 k 级 360- k , 在可供选择的累计值仅具有两个累计值的状况下, 追溯指示器 $TBI_x(k)$ 的值可为一位的信息; 由于该格子图内共有 K 级, 故旁信息 I_{SIDE} 中的子路径追溯信息可仅具有 K 位。另外, 在状态索引 X 的可能值的数量是四的状况下, 旁信息 I_{SIDE} 中的终点信息诸如 $X0$ 的二进制值可仅具有 2 位。如此, 于本实施例中, 旁信息 I_{SIDE} 可仅具有 $(K+2)$ 位, 故本发明于闪存 120 中针对附加信息 I_A 所需的储存空间极小。因此, 相较于任何相关技术的架构, 本发明能在极度地节省储存空间的状况下, 提供极佳的运作效能。

[0096] 图 4A 至图 4E 为图 2 所示的方法 910 于另一实施例中关于写入最佳化运作的实施细节。请参照图 4A, 图 4A 绘示原始数据 400 与其部分数据 400-1、400-2、400-3、400-4 的关系。在此实施例中, 主装置欲将数据长度为一记忆页的原始数据 400 写入闪存 120, 原始数据 400 被区分为部分数据 400-1 至 400-4。

[0097] 首先, 请参照图 4B, 前处理器 114P 针对部分数据 400-1 进行处理。前处理器 114P 依照图 3B 所示的方式对部分数据 400-1 进行数据整形、计算与选择。前处理器 114P 分别将部分数据 400-1 与 8 个不同的候选整形码进行位异或运算产生 8 笔不同的整形数据。这 8 个不同的候选整形码分别对应至图 3A 所示的路径 $P_{0,0}$ 、 $P_{0,1}$ 、 $P_{1,2}$ 、 $P_{1,3}$ 、 $P_{2,0}$ 、 $P_{2,1}$ 、 $P_{3,2}$ 、 $P_{3,3}$ 。前处理器 114P 分别对 8 笔不同的整形数据进行计算。在一实施例中, 前处理器 114P 可将整形数据与闪存中前一记忆页中相对应的部分数据逐位地进行比对, 若相同 (例如同为逻辑 0 或同为逻辑 1) 则累进一分, 若不同, 则不加分。在此实施例中, 各个整形数据所得的分数 (分支量度值) 标示于图 4B 相对应的路径上。例如, 与路径 $P_{0,0}$ 相对应的整形码进行位异或运算所产生的整形数据得到 102 分 (如图 4B 路径 $P_{0,0}$ 上的数字所示), 即 $BM_{0,0}(0) = 102$ 。与路径 $P_{0,1}$ 相对应的整形码进行位异或运算所产生的整形数据得到 79 分, 即 $BM_{0,1}(0) = 79$ 。以此类推。

[0098] 请注意, 前处理器 114P 在对 8 笔不同的整形数据进行积分计算时, 亦得不参考前一记忆页中相对应的部份数据。前处理器 114P 得分别计算各整形数据中逻辑 0 或逻辑 1

的数目,以使整形数据中逻辑 0 或逻辑 1 数目最接近的具有最高积分、或者逻辑 1 较多者有较高积分、或者逻辑 0 较多者有较高积分。而且,针对存放在不同记忆页的整形数据,也可以有不同的积分计算规则。例如,针对错误率较低的记忆页,可使整形数据中逻辑 1 较多者有较高积分。而针对错误率较高的记忆页,可使整形数据中逻辑 0 较多者有较高积分。进行积分计算的规则可依各种不同的闪存特性而定。

[0099] 而于进行选择时,前处理器 114P 会对指向各结果状态的各路径积分进行比较。如前所述,开始状态 $S_0(0)$ 、 $S_1(0)$ 、 $S_2(0)$ 、 $S_3(0)$ 的量度值均预设 0 (分别标示于各状态的圆圈上方)。举例来说,指向结果状态 $S_0(1)$ 的路径为 $P_{0,0}$ 与 $P_{2,0}$ 。路径 $P_{0,0}$ 的积分为分支量度值 $BM_{0,0}(0)$ 加上开始状态 $S_0(0)$ 的量度值 $Met_0(0)$,即 $102+0 = 102$ 。路径 $P_{2,0}$ 的积分为分支量度值 $BM_{2,0}(0)$ 加上开始状态 $S_2(0)$ 的量度值 $Met_2(0)$,即 $95+0 = 95$ 。在此实施例中,前处理器 114P 选择积分较大者作为存活路径。例如,路径 $P_{0,0}$ 的积分 (102) 大于路径 $P_{2,0}$ 的积分 (95),故将路径 $P_{0,0}$ 作为存活路径,并将结果状态 $S_0(1)$ 的量度值 $Met_0(1)$ 记录为 102 (标示于状态 $S_0(1)$ 的圆圈上方,如图 4B 最右侧所示),依此类推。

[0100] 接着,请参考图 4C 前处理器 114P 针对部分数据 400-2 进行数据整形、计算与选择。前处理器 114P 针对部分数据 400-2 进行数据整形、计算与选择的方式类似于图 4B,为求简洁,类似的部分不予赘述。结果状态 $S_0(1)$ 、 $S_1(1)$ 、 $S_2(1)$ 、 $S_3(1)$ 的量度值与各分支量度值如图 4C 所示。请注意,图 4B 中,开始状态 $S_0(0)$ 、 $S_1(0)$ 、 $S_2(0)$ 、 $S_3(0)$ 的量度值均预设 0。而图 4C 中,开始状态 $S_0(1)$ 、 $S_1(1)$ 、 $S_2(1)$ 、 $S_3(1)$ (于图 4B 中可称为结果状态) 的量度值分别为 102、80、90、105。前处理器 114P 在进行路径选择时,需考虑到各开始状态 (例如前一级的结果状态) 的量度值。举例来说,指向结果状态 $S_1(2)$ 的路径为 $P_{0,1}$ 与 $P_{2,1}$ 。路径 $P_{0,1}$ 的积分为分支量度值 $BM_{0,1}(1)$ 加上开始状态 $S_0(1)$ 的量度值 $Met_0(1)$,即 $68+102 = 170$ 。路径 $P_{2,1}$ 的积分为分支量度值 $BM_{2,1}(1)$ 加上开始状态 $S_2(1)$ 的量度值 $Met_2(1)$,即 $63+90 = 153$ 。前处理器 114P 选择积分较大者作为存活路径。路径 $P_{0,1}$ 的积分 (170) 大于路径 $P_{2,1}$ 的积分 (153),故将路径 $P_{0,1}$ 作为存活路径,并将结果状态 $S_1(2)$ 的量度值 $Met_1(2)$ 记录为 170,依此类推。

[0101] 请参考第 4D 图,待前处理器 114P 对部分数据 400-1 至 400-4 进行数据整形、计算与选择完毕后,可得到结果状态 $S_0(4)$ 、 $S_1(4)$ 、 $S_2(4)$ 、 $S_3(4)$ 的量度值分别为 380、367、355、370。在此实施例中,前处理器 114P 选择量度值最高的结果状态 $S_0(4)$ 作为最佳状态,并通过其存活路径找出最佳路径 490。而在记录旁信息 I_{SIDE} 时,可依据最佳状态 $S_0(4)$ 将终点信息记录为 00。而记录子路径追溯信息时,可依据最佳路径 490 及图 3A 的子路径简易标示,将子路径追溯信息记录为 0010。故,可将终点信息记录及子路径追溯信息合并记录为旁信息 I_{SIDE} ,即 001000。图 4E 即为数据整形模块 114DS 所产生的数据 D_{RND1} 及附加信息 I_A 的示意图,在此实施例中,附加信息 I_A 即为旁信息 I_{SIDE} ,本发明并不以此为限,附加信息 I_A 亦得包含其它信息。

[0102] 图 5 绘示一实施例中关于图 1A 所示的闪存 120 中的一记忆单元 (cell) 的位信息 510 及其相关的各阶 {L0, L1, L2, L3, L4, L5, L6, L7},其中位信息 510 包含最高有效位 (Most Significant Bit)MSB、中央有效位 (Central Significant Bit)CSB、与最低有效位 (Least Significant Bit)LSB。依据本实施例,若最高有效位 MSB 为 1 且其余位 CSB 与 LSB 均为 0,则该记忆单元的储存阶为第 4 阶 L4。另外,若最高有效位 MSB 及其余位 CSB 与 LSB

均为 0, 则该记忆单元的储存阶为第 0 阶 L0。如此, 针对位信息 510 的各个可能的二进制值 {000, 001, 010, 011, 100, 101, 110, 111}, 该记忆单元的储存阶分别为相对应的各阶 {L0, L1, L2, L3, L4, L5, L6, L7}。

[0103] 于本实施例中, 该控制器针对该原始数据 (例如: 数据 D1) 中关于该记忆单元的某一 (些) 位进行数据整形, 而非对该原始数据中关于该记忆单元的全部位进行数据整形。尤其是, 该控制器针对该原始数据中关于该记忆单元的最高有效位 MSB 进行数据整形, 而不对该原始数据中关于该记忆单元的其余位诸如中央有效位 CSB 与最低有效位 LSB 进行数据整形。这只是为了说明的目的而已, 并非对本发明的限制。依据本实施例的一变化例, 该控制器针对该原始数据中关于该记忆单元的最高有效位 MSB 与中央有效位 CSB 进行数据整形, 而不对该原始数据中关于该记忆单元的其余位诸如最低有效位 LSB 进行数据整形。依据本实施例的另一变化例, 该控制器针对该原始数据中关于该记忆单元的最高有效位 MSB 与次高有效位 (例如: 于本变化例中该次高有效位中央有效位 CSB) 进行数据整形, 而不对该原始数据中关于该记忆单元的其余位诸如最低有效位 LSB 进行数据整形。亦可依据该记忆单元中各不同位出错的机率决定是否需要数据进行整形。例如, 该记忆单元中, 最高有效位 MSB 出错机率最低, 相较中央有效位 CSB、最低有效位 LSB 其仅需最低位数的错误更正码保护, 故可有多余的空间储存旁信息 I_{SIDE} , 因此, 仅对最高有效位 MSB 进行数据整形。

[0104] 本发明的好处之一是, 通过适当地设计上述的数据整形模块 / 数据重获模块, 辅以相关的数据流控制 (例如: 图 1A 至图 1C 的数据流控制), 本发明能针对该控制器所存取的数据来进行妥善的数据型样管理, 以减少错误的发生。另外, 依据以上各个实施例 / 变化例来实施并不会增加许多额外的成本, 甚至比相关技术更能节省成本。因此, 基于以上揭露的内容, 相关技术的问题已被解决, 且整体成本不会增加太多。

[0105] 以上所述仅为本发明的较佳实施例, 凡依本发明申请专利范围所做的均等变化与修饰, 皆应属本发明的涵盖范围。




图 1A




图 1B




图 1C




图 1D




图 1E




图 2




图 3A




图 3B




图 3C




图 4A




图 4B




图 4C




图 4D




图 4E




图 5