

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2018-139325
(P2018-139325A)

(43) 公開日 平成30年9月6日(2018.9.6)

(51) Int.Cl.	F I	テーマコード (参考)
HO 1 L 29/786 (2006.01)	HO 1 L 29/78 6 1 6 V	2 H 1 9 2
HO 1 L 21/28 (2006.01)	HO 1 L 29/78 6 1 7 L	3 K 1 0 7
HO 1 L 29/41 (2006.01)	HO 1 L 29/78 6 1 7 M	4 M 1 0 4
HO 1 L 29/417 (2006.01)	HO 1 L 29/78 6 1 8 B	5 F 0 3 3
HO 1 L 29/423 (2006.01)	HO 1 L 29/78 6 1 6 U	5 F 1 1 0

審査請求 有 請求項の数 7 O L (全 46 頁) 最終頁に続く

(21) 出願番号 特願2018-102290 (P2018-102290)
 (22) 出願日 平成30年5月29日 (2018. 5. 29)
 (62) 分割の表示 特願2014-63617 (P2014-63617) の分割
 原出願日 平成26年3月26日 (2014. 3. 26)
 (31) 優先権主張番号 特願2013-69163 (P2013-69163)
 (32) 優先日 平成25年3月28日 (2013. 3. 28)
 (33) 優先権主張国 日本国 (JP)

(71) 出願人 000153878
 株式会社半導体エネルギー研究所
 神奈川県厚木市長谷398番地
 (72) 発明者 山崎 舜平
 神奈川県厚木市長谷398番地 株式会社
 半導体エネルギー研究所内
 (72) 発明者 神長 正美
 神奈川県厚木市長谷398番地 株式会社
 半導体エネルギー研究所内
 (72) 発明者 中澤 安孝
 神奈川県厚木市長谷398番地 株式会社
 半導体エネルギー研究所内
 (72) 発明者 島 行徳
 神奈川県厚木市長谷398番地 株式会社
 半導体エネルギー研究所内
 最終頁に続く


(54) 【発明の名称】 半導体装置

(57) 【要約】

【課題】銅、アルミニウム、金、銀、モリブデン等を用いて形成される配線の加工工程の安定性を高める。または、半導体膜の不純物濃度を低減する。または、半導体装置の電気特性を向上させる。

【解決手段】半導体膜と、半導体膜に接する一对の第1の保護膜と、一对の第1の保護膜に接する、銅、アルミニウム、金、銀、またはモリブデンを有する一对の導電膜と、一对の導電膜において、一对の第1の保護膜と反対の面で接する一对の第2の保護膜と、半導体膜に接するゲート絶縁膜と、ゲート絶縁膜を介して、前記半導体膜と重なるゲート電極と、を有し、断面形状において、一对の第2の保護膜の側面が一对の導電膜より外側に位置する半導体装置である。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

チタンを有する膜と、
 前記チタンを有する膜上の、銅を有する第 1 の膜と、
 前記銅を有する第 1 の膜上の、ゲート絶縁膜と、
 前記ゲート絶縁膜上の、酸化物半導体膜と、
 前記酸化物半導体膜と電気的に接続された、ソース電極と、
 前記酸化物半導体膜と電気的に接続された、ドレイン電極と、
 前記ソース電極が有する、銅を有する第 2 の膜と、前記酸化物半導体膜との間に設けられた、第 1 の保護膜と、
 前記ドレイン電極が有する、銅を有する第 3 の膜と、前記酸化物半導体膜との間に設けられた、第 2 の保護膜と、
 前記銅を有する第 2 の膜上の、第 3 の保護膜と、
 前記銅を有する第 3 の膜上の、第 4 の保護膜と、を有し、
 前記チタンを有する膜は、前記銅を有する第 1 の膜よりも突出した領域を有し、
 前記第 1 の保護膜は、前記銅を有する第 2 の膜よりも突出した領域を有し、
 前記第 2 の保護膜は、前記銅を有する第 3 の膜よりも突出した領域を有し、
 前記第 3 の保護膜は、前記銅を有する第 2 の膜よりも突出した領域を有し、
 前記第 4 の保護膜は、前記銅を有する第 3 の膜よりも突出した領域を有することを特徴とする半導体装置。

10

20

【請求項 2】

チタンを有する膜と、
 前記チタンを有する膜上の、銅を有する第 1 の膜と、
 前記銅を有する第 1 の膜上の、ゲート絶縁膜と、
 前記ゲート絶縁膜上の、酸化物半導体膜と、
 前記酸化物半導体膜と電気的に接続された、ソース電極と、
 前記酸化物半導体膜と電気的に接続された、ドレイン電極と、
 前記ソース電極が有する、銅を有する第 2 の膜と、前記酸化物半導体膜との間に設けられた、第 1 の保護膜と、
 前記ドレイン電極が有する、銅を有する第 3 の膜と、前記酸化物半導体膜との間に設けられた、第 2 の保護膜と、
 前記銅を有する第 2 の膜上の、第 3 の保護膜と、
 前記銅を有する第 3 の膜上の、第 4 の保護膜と、を有し、
 前記チタンを有する膜は、前記銅を有する第 1 の膜よりも突出した領域を有し、
 前記第 1 の保護膜は、前記銅を有する第 2 の膜よりも突出した領域を有し、
 前記第 2 の保護膜は、前記銅を有する第 3 の膜よりも突出した領域を有し、
 前記第 3 の保護膜は、前記銅を有する第 2 の膜よりも突出した領域を有し、
 前記第 4 の保護膜は、前記銅を有する第 3 の膜よりも突出した領域を有し、
 前記酸化物半導体膜は、前記第 1 の保護膜及び前記第 2 の保護膜と重なる第 1 の領域と、前記第 1 の領域のより膜厚が小さい第 2 の領域とを有することを特徴とする半導体装置

30

40

【請求項 3】

チタンを有する膜と、
 前記チタンを有する膜上の、銅を有する第 1 の膜と、
 前記銅を有する第 1 の膜上の、ゲート絶縁膜と、
 前記ゲート絶縁膜上の、酸化物半導体膜と、
 前記酸化物半導体膜と電気的に接続された、ソース電極と、
 前記酸化物半導体膜と電気的に接続された、ドレイン電極と、
 前記ソース電極が有する、銅を有する第 2 の膜と、前記酸化物半導体膜との間に設けられた、第 1 の保護膜と、

50

前記ドレイン電極が有する、銅を有する第3の膜と、前記酸化物半導体膜との間に設けられた、第2の保護膜と、

前記銅を有する第2の膜上の、第3の保護膜と、

前記銅を有する第3の膜上の、第4の保護膜と、

前記ソース電極又は前記ドレイン電極と電氣的に接続された画素電極と、を有し、

前記チタンを有する膜は、前記銅を有する第1の膜よりも突出した領域を有し、

前記第1の保護膜は、前記銅を有する第2の膜よりも突出した領域を有し、

前記第2の保護膜は、前記銅を有する第3の膜よりも突出した領域を有し、

前記第3の保護膜は、前記銅を有する第2の膜よりも突出した領域を有し、

前記第4の保護膜は、前記銅を有する第3の膜よりも突出した領域を有し、

10

前記画素電極は、前記第4の保護膜の開口を介して、前記銅を有する第3の膜と電氣的に接続されることを特徴とする半導体装置。

【請求項4】

チタンを有する膜と、

前記チタンを有する膜上の、銅を有する第1の膜と、

前記銅を有する第1の膜上の、ゲート絶縁膜と、

前記ゲート絶縁膜上の、酸化物半導体膜と、

前記酸化物半導体膜と電氣的に接続された、ソース電極と、

前記酸化物半導体膜と電氣的に接続された、ドレイン電極と、

前記ソース電極が有する、銅を有する第2の膜と、前記酸化物半導体膜との間に設けられた、第1の保護膜と、

20

前記ドレイン電極が有する、銅を有する第3の膜と、前記酸化物半導体膜との間に設けられた、第2の保護膜と、

前記銅を有する第2の膜上の、第3の保護膜と、

前記銅を有する第3の膜上の、第4の保護膜と、

前記ソース電極又は前記ドレイン電極と電氣的に接続された画素電極と、を有し、

前記チタンを有する膜は、前記銅を有する第1の膜よりも突出した領域を有し、

前記第1の保護膜は、前記銅を有する第2の膜よりも突出した領域を有し、

前記第2の保護膜は、前記銅を有する第3の膜よりも突出した領域を有し、

前記第3の保護膜は、前記銅を有する第2の膜よりも突出した領域を有し、

30

前記第4の保護膜は、前記銅を有する第3の膜よりも突出した領域を有し、

前記酸化物半導体膜は、前記第1の保護膜及び前記第2の保護膜と重なる第1の領域と、前記第1の領域のより膜厚が小さい第2の領域とを有し、

前記画素電極は、前記第4の保護膜の開口を介して、前記銅を有する第3の膜と電氣的に接続されることを特徴とする半導体装置。

【請求項5】

請求項4又は請求項5において、

前記画素電極は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、又は酸化シリコンを含むインジウム錫酸化物を有することを特徴とする半導体装置。

40

【請求項6】

請求項1乃至請求項5のいずれか一において、

前記第3の保護膜及び前記第4の保護膜はそれぞれ、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、又は酸化シリコンを含むインジウム錫酸化物を有することを特徴とする半導体装置。

【請求項7】

請求項1乃至請求項6のいずれか一において、

50

前記酸化物半導体膜は、c軸配向結晶を有することを特徴とする半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

トランジスタを有する半導体装置及びその作製方法に関する。

【背景技術】

【0002】

液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイの多くに用いられているトランジスタは、ガラス基板上に形成されたアモルファスシリコン、単結晶シリコンまたは多結晶シリコンなどのシリコン半導体によって構成されている。また、該シリコン半導体を用いたトランジスタは、集積回路(IC)などにも利用されている。

10

【0003】

また、フラットパネルディスプレイの面積化及び高精細化に伴って、駆動周波数が高まると共に、配線の抵抗及び寄生容量が増大し、配線遅延が生じる。そのため、配線遅延を抑制するため、銅を用いて配線を形成する技術が検討されている(特許文献1)。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開2004-133422号公報

【発明の概要】

20

【発明が解決しようとする課題】

【0005】

しかしながら、配線の構成元素である、銅、アルミニウム、金、銀、モリブデン等は、加工しにくく、また、加工の途中において半導体膜に拡散してしまうという問題がある。

【0006】

配線の構成元素である、銅、アルミニウム、金、銀、モリブデン等は、トランジスタの電気特性の不良の原因となる不純物の一つである。このため、該不純物が、半導体膜に混入することにより、当該半導体膜が低抵抗化してしまい、経時変化やストレス試験により、トランジスタの電気特性、代表的にはしきい値電圧の変動量が増大するという問題がある。

30

【0007】

そこで、本発明の一態様は、銅、アルミニウム、金、銀、モリブデン等を用いて形成される配線の加工工程の安定性を高めることを課題とする。または、本発明の一態様は、半導体膜の不純物濃度を低減することを課題の一とする。または、本発明の一態様は、半導体装置の電気特性を向上させることを課題の一とする。または、本発明の一態様は、半導体装置の信頼性を向上させることを課題の一とする。また、本発明の一態様は、半導体装置の高速動作を実現することを課題とする。また、本発明の一態様は、半導体装置の省電力化を実現することを課題とする。また、本発明の一態様は、生産性に優れた半導体装置を実現することを課題とする。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。

40

【課題を解決するための手段】

【0008】

本発明の一態様は、半導体膜と、半導体膜に接する一对の第1の保護膜と、一对の第1の保護膜に接する、銅、アルミニウム、金、銀、またはモリブデンを有する一对の導電膜と、一对の導電膜において、一对の第1の保護膜と反対の面で接する一对の第2の保護膜と、半導体膜に接するゲート絶縁膜と、ゲート絶縁膜を介して、半導体膜と重なるゲート電極と、を有し、断面形状において、一对の第2の保護膜の側面が一对の導電膜より外側に位置する半導体装置である。

【0009】

本発明の一態様は、半導体膜上に、一对の第1の保護膜となる膜、銅、アルミニウム、

50

金、銀、またはモリブデンを有する導電膜、及び一对の第2の保護膜となる膜を形成し、一对の第2の保護膜となる膜上に第1のマスクを形成した後、第1のマスクを用いて一对の第2の保護膜となる膜の一部をエッチングして、一对の第2の保護膜を形成し、第1のマスクを除去した後、一对の第2の保護膜を第2のマスクとして、導電膜及び一对の第1の保護膜となる膜それぞれの一部をエッチングして、一对の第1の保護膜、一对の導電膜を形成する半導体装置の作製方法である。

【0010】

本発明の一態様は、半導体膜上に、一对の第1の保護膜となる膜、銅、アルミニウム、金、銀、またはモリブデンを有する導電膜、及び一对の第2の保護膜となる膜を形成し、一对の第2の保護膜となる膜上に第1のマスクを形成した後、第1のマスクを用いて一对の第2の保護膜となる膜及び導電膜それぞれの一部をエッチングして、一对の第2の保護膜及び一对の導電膜を形成し、第1のマスクを除去した後、一对の第2の保護膜をマスクとして、一对の第1の保護膜となる膜の一部をエッチングして、一对の第1の保護膜を形成する半導体装置の作製方法である。

10

【0011】

なお、半導体膜は、シリコン、ゲルマニウム、ガリウムヒ素、窒化ガリウムなどの半導体元素を適宜用いて形成することができる。または、半導体膜は、In、Ga、若しくはZnを含む酸化物半導体を用いて形成することができる。

【0012】

本発明の一態様に示す半導体装置含まれるトランジスタにおいて、一对の電極を、少なくとも第1の保護膜及び導電膜の積層構造とし、導電膜上に該導電膜より外側に側面が位置する第2の保護膜を有する。導電膜の上面は第2の保護膜に覆われており、且つ第2の保護膜の側面は該導電膜より外側に位置するため、導電膜において、プラズマ、一例としては酸素プラズマに曝される面積が低減される。この結果、プラズマ照射による導電膜を構成する金属元素の化合物の生成が低減されるため、導電膜を構成する金属元素が半導体膜に移動しにくくなる。

20

【0013】

また、一对の電極を構成する導電膜において、導電膜を加工する際に、半導体膜が第1の保護膜に覆われていることで、導電膜を構成する金属元素が第1の保護膜でブロックされ、半導体膜に移動しにくくなる。

30

【0014】

これらの結果、配線及び電極の構成元素である、銅、アルミニウム、金、銀、モリブデン等の不純物が、半導体膜へ拡散することを抑制することができる。また、半導体膜における不純物の濃度を低減することができる。

【発明の効果】

【0015】

本発明の一態様により、酸化物半導体膜を用いた半導体装置において、酸化物半導体膜の欠陥を低減することができる。または、本発明の一態様は、酸化物半導体膜を用いた半導体装置などにおいて、酸化物半導体膜の不純物を低減することができる。または、本発明の一態様により、酸化物半導体膜を用いた半導体装置において、電気特性を向上させることができる。または、本発明の一態様により、酸化物半導体膜を用いた半導体装置において、信頼性を向上させることができる。

40

【図面の簡単な説明】

【0016】

【図1】トランジスタの一形態を説明する上面図及び断面図である。

【図2】トランジスタの作製方法の一形態を説明する断面図である。

【図3】トランジスタの作製方法の一形態を説明する断面図である。

【図4】トランジスタの作製方法の一形態を説明する断面図である。

【図5】トランジスタの一形態を説明する上面図及び断面図である。

【図6】半導体装置の一形態を説明するブロック図及び回路図である。

50

- 【図 7】半導体装置の一形態を説明する上面図である。
 【図 8】半導体装置の一形態を説明する断面図である。
 【図 9】半導体装置の作製方法の一形態を説明する断面図である。
 【図 10】半導体装置の作製方法の一形態を説明する断面図である。
 【図 11】半導体装置の作製方法の一形態を説明する断面図である。
 【図 12】半導体装置の作製方法の一形態を説明する断面図である。
 【図 13】半導体装置の作製方法の一形態を説明する断面図である。
 【図 14】酸化物半導体膜のナノビーム電子線回折パターンを示す図である。
 【図 15】トランジスタの一形態を説明する断面図である。
 【発明を実施するための形態】

10

【0017】

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。また、以下に説明する実施の形態及び実施例において、同一部分または同様の機能を有する部分には、同一の符号または同一のハッチパターンを異なる図面間で共通して用い、その繰り返しの説明は省略する。

【0018】

なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。

20

【0019】

また、本明細書にて用いる第 1、第 2、第 3 などの用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第 1 の」を「第 2 の」または「第 3 の」などと適宜置き換えて説明することができる。

【0020】

また、「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。

30

【0021】

また、電圧とは 2 点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。

【0022】

本明細書において、フォトリソグラフィ工程を行った後にエッチング工程を行う場合は、フォトリソグラフィ工程で形成したマスクは除去するものとする。

40

【0023】

（実施の形態 1）

本実施の形態では、本発明の一態様である半導体装置及びその作製方法について図面を参照して説明する。

【0024】

図 1 (A) 乃至図 1 (C) に、半導体装置が有するトランジスタ 50 の上面図及び断面図を示す。図 1 に示すトランジスタ 50 は、チャンネルエッチ型のトランジスタである。図 1 (A) はトランジスタ 50 の上面図であり、図 1 (B) は、図 1 (A) の一点鎖線 A - B 間の断面図であり、図 1 (C) は、図 1 (A) の一点鎖線 C - D 間の断面図である。なお、図 1 (A) では、明瞭化のため、基板 11、ゲート絶縁膜 13、酸化物絶縁膜 23、

50

酸化物絶縁膜 2 4、窒化物絶縁膜 2 5などを省略している。

【0025】

図 1 (B) 及び図 1 (C) に示すトランジスタ 5 0 は、基板 1 1 上に設けられるゲート電極 1 2 と、基板 1 1 及びゲート電極 1 2 上に形成されるゲート絶縁膜 1 3 と、ゲート絶縁膜 1 3 を介して、ゲート電極 1 2 と重なる半導体膜 1 4 と、半導体膜 1 4 に接する一対の電極 2 1、2 2 とを有する。

【0026】

一対の電極 2 1、2 2 は、ソース電極及びドレイン電極として機能する。一対の電極 2 1、2 2 において、電極 2 1 は、第 1 の保護膜 2 1 b 及び導電膜 2 1 a を少なくとも有し、電極 2 2 は、第 1 の保護膜 2 2 b 及び導電膜 2 2 a を少なくとも有する。第 1 の保護膜 2 1 b、2 2 b はそれぞれ半導体膜 1 4 に接する。また、導電膜 2 1 a、2 2 a それぞれの上に第 2 の保護膜 2 0 a、2 0 b が形成される。

10

【0027】

第 1 の保護膜 2 1 b、2 2 b は、導電膜 2 1 a、2 2 a を構成する金属元素が半導体膜 1 4 に拡散することを防ぐ機能を有する。第 1 の保護膜 2 1 b、2 2 b は、チタン、タンタル、モリブデンの単体若しくは合金、または窒化チタン、窒化タンタル、窒化モリブデン等を適宜用いて形成される。

【0028】

導電膜 2 1 a、2 2 a は、銅、アルミニウム、金、銀、モリブデン等の低抵抗材料からなる単体若しくは合金、またはこれを主成分とする化合物を、単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、銅 - マグネシウム - アルミニウム合金膜上に、銅膜、銀膜、または金膜を積層する二層構造、アルミニウム膜、銅膜、銀膜、または金膜上にチタン膜または窒化チタン膜を形成する二層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜、銅膜、銀膜、または金膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。

20

【0029】

一対の電極 2 1、2 2 は配線としても機能するため、一対の電極 2 1、2 2 に含まれる導電膜を、銅、アルミニウム、金、銀、モリブデン等の低抵抗材料を用いて形成することで、大面積基板を用いて、配線遅延を抑制した半導体装置を作製することができる。また、消費電力を低減した半導体装置を作製することができる。

30

【0030】

一対の電極 2 1、2 2 上には、第 2 の保護膜 2 0 a、2 0 b が形成される。また、ゲート絶縁膜 1 3、半導体膜 1 4、及び一対の電極 2 1、2 2、第 2 の保護膜 2 0 a、2 0 b 上には絶縁膜 2 6 が形成される。

【0031】

第 2 の保護膜 2 0 a、2 0 b は、第 1 の保護膜及び / または導電膜 2 1 a、2 2 a を形成するための加工工程において、エッチング保護膜として機能する。また、第 2 の保護膜 2 0 a、2 0 b は、導電膜 2 1 a、2 2 a がプラズマ、代表的には酸素プラズマに曝されるのを防ぐ機能を有する。また、第 2 の保護膜 2 0 a、2 0 b は、導電膜 2 1 a、2 2 a を構成する金属元素の拡散を防ぐ機能を有する。これらのため、第 2 の保護膜 2 0 a、2 0 b は、導電膜 2 1 a、2 2 a のエッチングの際にエッチング耐性を有する材料を用いて形成される。また、第 2 の保護膜 2 0 a、2 0 b は、プラズマ耐性を有する材料を用いて形成される。また、第 2 の保護膜 2 0 a、2 0 b は、導電膜 2 1 a、2 2 a を構成する金属元素の拡散を防ぐ材料を用いて形成される。

40

【0032】

第 2 の保護膜 2 0 a、2 0 b は、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等を用いて形成された窒化絶縁膜を適宜用いて形成する。なお、本明細書中において、窒化酸化シリコン膜、窒化酸化アルミニウム膜とは、酸素よりも窒

50

素の含有量（原子数比）が多い膜を指し、酸化窒化シリコン膜、酸化窒化アルミニウム膜とは、窒素よりも酸素の含有量（原子数比）が多い膜を指す。

【0033】

または、第2の保護膜20a、20bは、インジウム錫酸化物（以下、ITOとも示す。））、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物等の透光性を有する導電膜を用いて形成する。

【0034】

または、第2の保護膜20a、20bは、後述する半導体膜14または酸化物膜15に用いることが可能なIn、Ga、若しくはZnを含む酸化物半導体または酸化物を適宜用いて形成する。

【0035】

なお、一对の電極21、22において、電極21は少なくとも導電膜21a及び第1の保護膜21bを有する。また、電極22は少なくとも導電膜22a及び第1の保護膜22bを有する。なお、第2の保護膜20a、20bが透光性を有する導電膜を用いて形成される場合、第2の保護膜20a、20bは、それぞれ電極21、22の一部として機能する。

【0036】

図1(B)に示す断面図において、第2の保護膜20a、20bの側面は、導電膜21a、22aの側面より外側に位置する。即ち、導電膜21a、22aの上面は、第2の保護膜20a、20bに覆われ、且つ導電膜21a、22aより第2の保護膜20a、20bの方が外側へ突出している。このため、第2の保護膜20a、20bをマスクとして第1の保護膜21b、22bを形成する場合、導電膜21a、22aの側面がプラズマに曝されにくくなる。

【0037】

第2の保護膜20a、20b、導電膜21a、22a、及び第1の保護膜21b、22bを形成するために用いる、有機樹脂で形成されたマスク（代表的には、レジストで形成されたマスク）は、アッシング処理という、酸素プラズマでマスクを気相中で分解する方法で除去される。または、アッシング処理をすることで、剥離液を用いたマスクの除去が容易となるため、アッシング処理をした後、剥離液を用いて有機樹脂で形成されたマスクを除去することができる。

【0038】

また、導電膜21a、22a上に保護膜として酸化物絶縁膜をスパッタリング法、CVD法等で形成する場合、導電膜21a、22aが酸素プラズマに曝される。

【0039】

しかしながら、導電膜21a、22aは、酸素プラズマに曝されると、導電膜を構成する金属元素と酸素が反応してしまい、金属酸化物が生成される。当該金属酸化物は反応性が高いため、半導体膜14に拡散してしまうという問題がある。一方、導電膜21a、22a上に、図1(B)に示すような第2の保護膜20a、20bが設けられると、第2の保護膜20a、20bがマスクとなり、導電膜21a、22aの側面が酸素プラズマに曝されにくくなる。この結果、導電膜を構成する金属元素と酸素が反応した金属酸化物が生成されにくくなると共に、導電膜を構成する金属元素の半導体膜14への移動を低減することができる。

【0040】

即ち、半導体膜14の不純物濃度を低減することが可能である。また、半導体膜14を有するトランジスタ50の電気特性の変動を低減することが可能である。

【0041】

以下に、トランジスタ50の他の構成の詳細について説明する。

【0042】

10

20

30

40

50

基板 11 の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板 11 として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、SOI 基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板 11 として用いてもよい。なお、基板 11 として、ガラス基板を用いる場合、第 6 世代 (1500 mm × 1850 mm)、第 7 世代 (1870 mm × 2200 mm)、第 8 世代 (2200 mm × 2400 mm)、第 9 世代 (2400 mm × 2800 mm)、第 10 世代 (2950 mm × 3400 mm) 等の大面積基板を用いることで、大型の表示装置を作製することができる。

10

【0043】

また、基板 11 として、可撓性基板を用い、可撓性基板上に直接、トランジスタ 50 を形成してもよい。または、基板 11 とトランジスタ 50 の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板 11 より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ 50 は耐熱性の劣る基板や可撓性の基板にも転載できる。

【0044】

ゲート電極 12 は、保護膜 12 a 及び導電膜 12 b が積層されている。保護膜 12 a は、第 1 の保護膜 21 b、22 b と同様の材料を適宜用いて形成することができる。また、導電膜 12 b は、導電膜 21 a、22 a と同様の材料を適宜用いて形成することができる。保護膜 12 a を設けることで、基板 11 及び導電膜 12 b の密着性を高めることができる。

20

【0045】

また、導電膜 12 b は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。

【0046】

なお、ここでは、ゲート電極 12 として、保護膜 12 a を設けたが、導電膜 12 b のみでゲート電極 12 を形成してもよい。

30

【0047】

ゲート絶縁膜 13 は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたは Ga-Zn 系金属酸化物などを用いればよく、積層または単層で設ける。

【0048】

なお、ゲート絶縁膜 13 において、ゲート電極 12 に接する膜として、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等の窒化物絶縁膜を形成することで、ゲート電極 12 に含まれる導電膜 12 b を構成する金属元素の拡散を防ぐことができるため好ましい。

40

【0049】

また、ゲート絶縁膜 13 として、ハフニウムシリケート (HfSiO_x)、窒素が添加されたハフニウムシリケート ($\text{HfSi}_x\text{O}_y\text{N}_z$)、窒素が添加されたハフニウムアルミネート ($\text{HfAl}_x\text{O}_y\text{N}_z$)、酸化ハフニウム、酸化イットリウムなどの high-k 材料を用いることでトランジスタのゲートリークを低減できる。

【0050】

ゲート絶縁膜 13 の厚さは、5 nm 以上 400 nm 以下、より好ましくは 10 nm 以上 300 nm 以下、より好ましくは 50 nm 以上 250 nm 以下とするとよい。

【0051】

50

半導体膜14は、シリコン、ゲルマニウム、ガリウムヒ素、窒化ガリウムなどの半導体元素を適宜用いることができる。また、半導体膜14は、適宜単結晶構造、非単結晶構造とすることができる。非単結晶構造は、例えば、多結晶構造、微結晶構造、または非晶質構造を含む。

【0052】

半導体膜14としてシリコン、ゲルマニウム、ガリウムヒ素、窒化ガリウムなどの半導体元素を用いた場合、半導体膜14の厚さは、20nm以上500nm以下、好ましくは50nm以上200nm以下、さらに好ましくは70nm以上150nm以下とする。

【0053】

また、半導体膜14は、In、Ga、またはZnを含む酸化物半導体を用いることができる。In、Ga、またはZnを含む酸化物半導体は、代表的には、In-Ga酸化物、In-Zn酸化物、In-M-Zn酸化物(Mは、Ti、Ga、Y、Zr、La、Ce、Nd、またはHf)がある。

10

【0054】

酸化物半導体がIn-M-Zn酸化物(Mは、Ti、Ga、Y、Zr、La、Ce、NdまたはHf)の場合、In-M-Zn酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、In M、Zn Mを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:M:Zn=1:1:1、In:M:Zn=3:1:2が好ましい。なお、成膜される酸化物半導体膜の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス30%の変動を含む。

20

【0055】

酸化物半導体がIn-M-Zn酸化物であるとき、InおよびMの和を100atomic%とした場合、InとMの原子数比率は、好ましくはInが25atomic%以上、Mが75atomic%未満、さらに好ましくはInが34atomic%以上、Mが66atomic%未満とする。

【0056】

酸化物半導体は、エネルギーギャップが2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である。このように、エネルギーギャップの広い酸化物半導体を半導体膜14に用いることで、トランジスタ50のオフ電流を低減することができる。

30

【0057】

酸化物半導体は、適宜単結晶構造、非単結晶構造とすることができる。非単結晶構造は、例えば、後述するCAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor)、多結晶構造、後述する微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、CAAC-OSは最も欠陥準位密度が低い。

【0058】

半導体膜14として酸化物半導体を用いた場合、半導体膜14の厚さは、3nm以上200nm以下、好ましくは3nm以上100nm以下、さらに好ましくは3nm以上50nm以下とする。

40

【0059】

なお、酸化物半導体として、不純物濃度が低く、欠陥準位密度の低い酸化物半導体を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い(酸素欠損の少ない)ことを高純度真性または実質的に高純度真性とよぶ。

【0060】

高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って、酸化物半導体を用いた半導体膜14にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性(ノーモリーオンともいう。)になることが少ない場合がある。

50

【0061】

酸化物半導体のキャリア密度は、 1×10^{17} 個/cm³ 以下、好ましくは 1×10^{15} 個/cm³ 以下、さらに好ましくは 1×10^{13} 個/cm³ 以下、より好ましくは 1×10^{11} 個/cm³ 以下であることが好ましい。

【0062】

また、高純度真性または実質的に高純度真性である酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。

【0063】

また、高純度真性または実質的に高純度真性である酸化物半導体を有するトランジスタは、オフ電流が著しく小さく、チャネル幅が $1 \times 10^6 \mu\text{m}$ でチャネル長 L が $10 \mu\text{m}$ の素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が 1V から 10V の範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち $1 \times 10^{-13} \text{A}$ 以下という特性を得ることができる。

10

【0064】

従って、酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。なお、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。

20

【0065】

酸化物半導体に含まれる水素は金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。

【0066】

このため、酸化物半導体は水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体において、二次イオン質量分析法（SIMS：Secondary Ion Mass Spectrometry）により得られる水素濃度を、 5×10^{19} atoms/cm³ 以下、より好ましくは 1×10^{19} atoms/cm³ 以下、 5×10^{18} atoms/cm³ 以下、好ましくは 1×10^{18} atoms/cm³ 以下、より好ましくは 5×10^{17} atoms/cm³ 以下、さらに好ましくは 1×10^{16} atoms/cm³ 以下とする。

30

【0067】

酸化物半導体において、第14族元素の一つであるシリコンや炭素が含まれると、酸素欠損が増加し、n型化してしまう。このため、酸化物半導体におけるシリコンや炭素の濃度を、 2×10^{18} atoms/cm³ 以下、好ましくは 2×10^{17} atoms/cm³ 以下とする。

40

【0068】

また、酸化物半導体において、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、 1×10^{18} atoms/cm³ 以下、好ましくは 2×10^{16} atoms/cm³ 以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。

【0069】

また、酸化物半導体に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトラ

50

ンジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体において、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法により得られる窒素濃度は、 $5 \times 10^{18} \text{ atoms/cm}^3$ 以下にすることが好ましい。

【0070】

また、半導体膜14において、銅、アルミニウム、金、銀、またはモリブデンの濃度は、 $1 \times 10^{18} \text{ atoms/cm}^3$ 以下である。半導体膜14における銅、アルミニウム、金、銀、またはモリブデンの濃度を上記濃度とすることで、トランジスタの電気特性を向上させることができる。また、トランジスタの信頼性を高めることができる。

【0071】

なお、第1の保護膜21b、22bとして、チタン、タンタル、またはモリブデンの単体若しくは合金等の酸素と結合しやすい導電材料を用いると、酸化物半導体に含まれる酸素と第1の保護膜21b、22bに含まれる導電材料とが結合し、酸化物半導体で形成される半導体膜14において、酸素欠損領域が形成される。また、酸化物半導体で形成される半導体膜14に第1の保護膜21b、22bを形成する導電材料の構成元素の一部が混入する場合もある。これらの結果、酸化物半導体で形成される半導体膜14において、第1の保護膜21b、22bと接する領域近傍に、低抵抗領域が形成される。低抵抗領域は、第1の保護膜21b、22bに接し、且つゲート絶縁膜13と、第1の保護膜21b、22bの間に形成される。低抵抗領域は、導電性が高いため、酸化物半導体で形成される半導体膜14と第1の保護膜21b、22bとの接触抵抗を低減することが可能であり、トランジスタのオン電流を増大させることが可能である。

10

20

【0072】

絶縁膜26は、酸化物絶縁膜、窒化物絶縁膜を適宜用いることができる。

【0073】

ここでは、半導体膜14として酸化物半導体を用いた場合、絶縁膜26として、酸化物半導体の酸素欠損を低減することが可能な酸化物絶縁膜23及び酸化物絶縁膜24と、外部からの不純物が半導体膜14に移動するのを防ぐことが可能な窒化物絶縁膜25とを用いている。以下に、酸化物絶縁膜23、酸化物絶縁膜24、及び窒化物絶縁膜25の詳細について説明する。

【0074】

酸化物絶縁膜23は、酸素を透過する酸化物絶縁膜である。なお、酸化物絶縁膜23は、後に形成する酸化物絶縁膜24を形成する際の、半導体膜14へのダメージ緩和膜としても機能する。

30

【0075】

酸化物絶縁膜23としては、厚さが5nm以上150nm以下、好ましくは5nm以上50nm以下の酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。

【0076】

また、酸化物絶縁膜23は、欠陥量が少ないことが好ましく、代表的には、ESR測定により、シリコンのダングリングボンドに由来する $g = 2.001$ に現れる信号のスピン密度が $3 \times 10^{17} \text{ spins/cm}^3$ 以下であることが好ましい。これは、酸化物絶縁膜23に含まれる欠陥密度が多いと、当該欠陥に酸素が結合してしまい、酸化物絶縁膜23における酸素の透過量が減少してしまうためである。

40

【0077】

また、酸化物絶縁膜23と半導体膜14との界面における欠陥量が少ないことが好ましく、代表的には、ESR測定により、半導体膜14の欠陥に由来する $g = 1.93$ に現れる信号のスピン密度が $1 \times 10^{17} \text{ spins/cm}^3$ 以下、さらには検出下限以下であることが好ましい。

【0078】

なお、酸化物絶縁膜23においては、外部から酸化物絶縁膜23に入った酸素が全て酸化物絶縁膜23の外部に移動せず、酸化物絶縁膜23にとどまる酸素もある。また、酸化物絶縁膜23に酸素が入ると共に、酸化物絶縁膜23に含まれる酸素が酸化物絶縁膜23

50

の外部へ移動することで、酸化物絶縁膜 2 3 において酸素の移動が生じる場合もある。

【0079】

酸化物絶縁膜 2 3 として酸素を透過する酸化物絶縁膜を形成すると、酸化物絶縁膜 2 3 上に設けられる、酸化物絶縁膜 2 4 から脱離する酸素を、酸化物絶縁膜 2 3 を介して半導体膜 1 4 に移動させることができる。

【0080】

酸化物絶縁膜 2 3 に接するように酸化物絶縁膜 2 4 が形成されている。酸化物絶縁膜 2 4 は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、TDS 分析にて、酸素原子に換算しての酸素の脱離量が 1.0×10^{18} atoms/cm³ 以上、好ましくは 3.0×10^{20} atoms/cm³ 以上である酸化物絶縁膜である。

10

【0081】

酸化物絶縁膜 2 4 としては、厚さが 30 nm 以上 500 nm 以下、好ましくは 50 nm 以上 400 nm 以下の、酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。

【0082】

また、酸化物絶縁膜 2 4 は、欠陥量が少ないことが好ましく、代表的には、ESR 測定により、シリコンのダングリングボンドに由来する $g = 2.001$ に現れる信号のスピン密度が 1.5×10^{18} spins/cm³ 未満、更には 1×10^{18} spins/cm³ 以下であることが好ましい。なお、酸化物絶縁膜 2 4 は、酸化物絶縁膜 2 3 と比較して半導体膜 1 4 から離れているため、酸化物絶縁膜 2 3 より、欠陥密度が多くともよい。

20

【0083】

さらに、酸化物絶縁膜 2 4 上に、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜 2 5 を設けることで、半導体膜 1 4 からの酸素の外部への拡散と、外部から半導体膜 1 4 への水素、水等の侵入を防ぐことができる。窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。

30

【0084】

次に、図 1 に示すトランジスタ 5 0 の作製方法について、図 2 及び図 3 を用いて説明する。

【0085】

図 2 (A) に示すように、基板 1 1 上にゲート電極 1 2 を形成し、ゲート電極 1 2 上にゲート絶縁膜 1 3 を形成する。

【0086】

ここでは、基板 1 1 としてガラス基板を用いる。

40

【0087】

ゲート電極 1 2 の形成方法を以下に示す。はじめに、スパッタリング法、CVD 法、蒸着法等により、保護膜となる膜及び導電膜を形成し、導電膜上にフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて保護膜となる膜及び導電膜それぞれの一部をエッチングして、保護膜 1 2 a 及び導電膜 1 2 b で構成されるゲート電極 1 2 を形成する。この後、マスクを除去する。

【0088】

なお、ゲート電極 1 2 は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。

50

【0089】

ここでは、厚さ35nmのチタン膜及び厚さ200nmの銅膜をスパッタリング法により順に形成する。次に、フォトリソグラフィ工程によりマスクを形成し、当該マスクを用いて、銅膜の一部をドライエッチングし、チタン膜の一部をドライエッチングして、チタン膜で形成される保護膜12a、及び導電膜12bを形成する。

【0090】

ゲート絶縁膜13は、スパッタリング法、CVD法、蒸着法等で形成する。

【0091】

ゲート絶縁膜13として酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。

10

【0092】

また、ゲート絶縁膜13として酸化ガリウム膜を形成する場合、MOCVD(Metal Organic Chemical Vapor Deposition)法を用いて形成することができる。

【0093】

次に、図2(B)に示すように、ゲート絶縁膜13上に半導体膜14を形成する。

【0094】

半導体膜14の形成方法について、以下に説明する。ゲート絶縁膜13上に、半導体膜14となる半導体膜を形成する。次に、半導体膜上にフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて半導体膜の一部をエッチングすることで、図2(B)に示すような、素子分離された半導体膜を形成する。この後、マスクを除去する。

20

【0095】

半導体膜14となる半導体膜は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法、CVD法等を用いて形成することができる。

【0096】

なお、半導体膜14として酸化物半導体膜を形成する場合、スパッタリング法でプラズマを発生させるための電源装置は、RF電源装置、AC電源装置、DC電源装置等を適宜用いることができる。

30

【0097】

スパッタリングガスは、希ガス(代表的にはアルゴン)、酸素ガス、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。

【0098】

また、ターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい。

【0099】

高純度真性または実質的に高純度真性である酸化物半導体膜を得るためには、チャンバー内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が-40以下、好ましくは-80以下、より好ましくは-100以下、より好ましくは-120以下にまで高純度化したガスを用いることで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。

40

【0100】

ここでは、In-Ga-Zn酸化物ターゲット(In:Ga:Zn=1:1:1)を用いたスパッタリング法により、酸化物半導体膜として厚さ35nmのIn-Ga-Zn酸化物膜を形成する。次に、酸化物半導体膜上にマスクを形成し、酸化物半導体膜の一部を選択的にエッチングすることで、半導体膜14を形成する。

50

【0101】

こののち、第1の加熱処理を行ってもよい。半導体膜14が酸化物半導体膜で形成される場合、第1の加熱処理によって、半導体膜14に含まれる水素、水等を脱離させ、酸化物半導体膜に含まれる水素濃度及び水濃度を低減することができる。該加熱処理の温度は、代表的には、300以上400以下、好ましくは320以上370以下とする。

【0102】

第1の加熱処理は、電気炉、RTA装置等を用いることができる。RTA装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。

10

【0103】

第1の加熱処理は、窒素、酸素、超乾燥空気（水の含有量が20ppm以下、好ましくは1ppm以下、好ましくは10ppb以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。また、窒素または希ガス雰囲気で加熱処理した後、酸素または超乾燥空気雰囲気で加熱してもよい。この結果、半導体膜14中に含まれる水素、水等を脱離させると共に、半導体膜14中に酸素を供給することができる。この結果、半導体膜14中に含まれる酸素欠損量を低減することができる。

【0104】

次に、図2(C)に示すように、第1の保護膜となる膜17a、導電膜17b、及び第2の保護膜となる膜18を順に形成する。次に、第2の保護膜となる膜18上にマスク19a、19bを形成する。

20

【0105】

第1の保護膜となる膜17a、導電膜17b、及び第2の保護膜となる膜18は、スパッタリング法、CVD法、蒸着法等を用いて形成する。

【0106】

ここでは、第1の保護膜となる膜17aとして厚さ35nmのチタン膜をスパッタリング法により形成する。また、導電膜17bとして厚さ200nmの銅膜をスパッタリング法により形成する。また、第2の保護膜となる膜18として、プラズマCVD法により厚さ200nmの窒化シリコン膜を形成する。また、フォトリソグラフィ工程によりマスク19a、19bを形成する。

30

【0107】

次に、図2(D)に示すように、マスク19a、19bを用いて第2の保護膜となる膜18の一部をエッチングして、一对の第2の保護膜20a、20bを形成する。第2の保護膜となる膜18のエッチングは、ドライエッチング、ウェットエッチング等を適宜用いることができる。なお、第2の保護膜20a、20bは、後の工程でハードマスクとして機能し、第2の保護膜20a、20bの間の距離がトランジスタのチャンネル長となるため、第2の保護膜となる膜18は異方性エッチングが可能なドライエッチングを用いることが好ましい。

【0108】

次に、図3(A)に示すように、マスク19a、19bを除去する。ここでは、アッシング処理をしてマスク19a、19bを除去しやすくした後、剥離液を用いてマスク19a、19bを除去する。

40

【0109】

なお、マスク19a、19bを除去する工程において、導電膜17bが露出されるが、半導体膜14は第1の保護膜となる膜17aに覆われており露出されていないため、導電膜17bを構成する金属元素が半導体膜14に移動しない。

【0110】

次に、図3(B)に示すように、第2の保護膜20a、20bを用いて導電膜17bの一部をエッチングして、一对の導電膜21a、22aを形成する。ここでは、第1の保護

50

膜となる膜 17 a をエッチングせず、導電膜 17 b を選択的にエッチングする条件を用いる。この結果、当該エッチング工程において半導体膜 14 が露出しないため、導電膜 17 b のエッチングの際に導電膜 17 b を構成する金属元素が半導体膜 14 に移動しない。また、ウエットエッチング法を用いて導電膜 17 b をエッチングすることで、等方的に導電膜 17 b をエッチングするため、第 2 の保護膜 20 a、20 b の側面より内側に側面が位置するように、導電膜 21 a、22 a が形成される。第 1 の保護膜となる膜 17 a をエッチングせず、導電膜 17 b を選択的にエッチングする条件として、エッチャントに、硝酸、過塩素酸、燐酸と酢酸と硝酸との混合液（混酸アルミ液）等を適宜用いることができる。

【0111】

ここでは、エッチャントとして過酸化水素、酢酸アンモニウム、マロン酸、エチレンジアミン四酢酸、及び 5 - アミノ - 1 H - テトラゾール水和物の混合液を用いたウエットエッチング法を用いて、導電膜 17 b を選択的にエッチングする。

【0112】

次に、図 3 (C) に示すように、第 2 の保護膜 20 a、20 b を用いて第 1 の保護膜となる膜 17 a の一部をエッチングして、一对の第 1 の保護膜 21 b、22 b を形成する。第 1 の保護膜となる膜 17 a のエッチングは、ドライエッチング、ウエットエッチング等を適宜用いることができる。

【0113】

ここでは、塩素をエッチングガスとしたドライエッチング法により、第 1 の保護膜となる膜 17 a をエッチングする。

【0114】

第 2 の保護膜 20 a、20 b の側面は、導電膜 21 a、22 a の側面より外側に位置する。即ち、導電膜 21 a、22 a の上面は、第 2 の保護膜 20 a、20 b に覆われ、且つ導電膜 21 a、22 a より第 2 の保護膜 20 a、20 b の方が外側へ突出している。このため、第 1 の保護膜となる膜 17 a の一部をエッチングする際、導電膜 21 a、22 a の側面がプラズマに曝されにくくなる。この結果、半導体膜 14 が露出されていても、半導体膜 14 への導電膜 21 a、22 a を構成する金属元素の移動を低減することができる。

【0115】

この結果、半導体膜 14 の不純物濃度を低減することが可能である。

【0116】

次に、図 3 (D) に示す様に、半導体膜 14、一对の電極 21、22、及び一对の第 2 の保護膜 20 a、20 b 上に絶縁膜 26 を形成する。

【0117】

絶縁膜 26 は、スパッタリング法、CVD 法等を適宜用いて形成することができる。

【0118】

ここでは、半導体膜 14 が酸化物半導体膜の場合、酸化物半導体膜の酸素欠損を低減することが可能な絶縁膜 26 の形成方法について、以下に説明する。

【0119】

半導体膜 14、一对の電極 21、22、及び一对の第 2 の保護膜 20 a、20 b 上に、酸化物絶縁膜 23 を形成する。次に、酸化物絶縁膜 23 上に酸化物絶縁膜 24 を形成する。

【0120】

なお、酸化物絶縁膜 23 を形成した後、大気に曝すことなく、連続的に酸化物絶縁膜 24 を形成することが好ましい。酸化物絶縁膜 23 を形成した後、大気開放せず、原料ガスの流量、圧力、高周波電力及び基板温度の一以上を調整して、酸化物絶縁膜 24 を連続的に形成することで、酸化物絶縁膜 23 及び酸化物絶縁膜 24 における界面の大気成分由来の不純物濃度を低減することができると共に、酸化物絶縁膜 24 に含まれる酸素を半導体膜 14 に移動させることが可能であり、半導体膜 14 の酸素欠損量を低減することができる。

10

20

30

40

50

【0121】

酸化物絶縁膜23としては、プラズマCVD装置の真空排気された処理室内に載置された基板を180以上400以下、さらに好ましくは200以上370以下に保持し、処理室に原料ガスを導入して処理室内における圧力を20Pa以上250Pa以下、さらに好ましくは100Pa以上250Pa以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化物絶縁膜23として酸化シリコン膜または酸化窒化シリコン膜を形成することができる。

【0122】

酸化物絶縁膜23の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。

10

【0123】

上記条件を用いることで、酸化物絶縁膜23として酸素を透過する酸化物絶縁膜を形成することができる。また、酸化物絶縁膜23を設けることで、後に形成する酸化物絶縁膜24の形成工程において、半導体膜14へのダメージ低減が可能である。

【0124】

なお、酸化物絶縁膜23は、プラズマCVD装置の真空排気された処理室内に載置された基板を200以上400以下、さらに好ましくは220以上370以下、さらに好ましくは300以上400以下、さらに好ましくは320以上370以下に保持し、処理室に原料ガスを導入して処理室内における圧力を100Pa以上250Pa以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化物絶縁膜23として、酸化シリコン膜または酸化窒化シリコン膜を形成することができる。

20

【0125】

当該成膜条件において、基板温度を300以上400以下、さらに好ましくは320以上370以下とすることで、シリコン及び酸素の結合力が強くなる。この結果、酸化物絶縁膜23として、酸素が透過し、緻密であり、且つ硬い酸化物絶縁膜、代表的には、25において0.5重量%のフッ酸に対するエッチング速度が10nm/分以下、好ましくは8nm/分以下である酸化シリコン膜または酸化窒化シリコン膜を形成することができる。

30

【0126】

また、当該工程において、加熱をしながら酸化物絶縁膜23を形成するため、当該工程において半導体膜14に含まれる水素、水等を脱離させることができる。半導体膜14に含まれる水素は、プラズマ中で発生した酸素ラジカルと結合し、水となる。酸化物絶縁膜23の成膜工程において基板が加熱されているため、酸素及び水素の結合により生成された水は酸化物半導体膜から脱離する。即ち、プラズマCVD法によって酸化物絶縁膜23を形成することで、酸化物半導体膜に含まれる水、水素の含有量を低減することができる。

【0127】

さらには、処理室の圧力を100Pa以上250Pa以下とすることで、酸化物絶縁膜23に含まれる水の含有量が少なくなるため、トランジスタ50の電気特性のばらつきを低減すると共に、しきい値電圧の変動を抑制することができる。また、処理室の圧力を100Pa以上250Pa以下とすることで、酸化物絶縁膜23を成膜する際に、半導体膜14へのダメージを低減することが可能であり、半導体膜14に含まれる酸素欠損量を低減することができる。特に、酸化物絶縁膜23または後に形成される酸化物絶縁膜24の成膜温度を高くする、代表的には220より高い温度とすることで、半導体膜14に含まれる酸素の一部が脱離し、酸素欠損が形成されやすい。また、トランジスタの信頼性を高めるため、後に形成する酸化物絶縁膜24の欠陥量を低減するための成膜条件を用いると、酸素脱離量が低減しやすい。これらの結果、半導体膜14の酸素欠損を低減することが困難な場合がある。しかしながら、処理室の圧力を100Pa以上250Pa以下とし

40

50

、酸化物絶縁膜 2 3 の成膜時における半導体膜 1 4 へのダメージを低減することで、酸化物絶縁膜 2 4 からの少ない酸素脱離量でも半導体膜 1 4 中の酸素欠損を低減することが可能である。

【0128】

なお、シリコンを含む堆積性気体に対する酸化性気体量を 100 倍以上とすることで、酸化物絶縁膜 2 3 に含まれる水素含有量を低減することが可能である。この結果、半導体膜 1 4 に混入する水素量を低減できるため、トランジスタのしきい値電圧のマイナスシフトを抑制することができる。

【0129】

また、酸化物絶縁膜 2 3 の成膜速度を 60 nm / 分以上 200 nm / 分以下とすることで、導電膜 2 1 a、2 2 a の酸化を抑制しつつ酸化物絶縁膜 2 3 を成膜することが可能である。この結果、導電膜 2 1 a、2 2 a の安定性を高めつつ、酸化物絶縁膜 2 3 を形成することができる。

10

【0130】

ここでは、酸化物絶縁膜 2 3 として、流量 30 s c c m のシラン及び流量 4000 s c c m の一酸化二窒素を原料ガスとし、処理室の圧力を 200 Pa、基板温度を 220 とし、27.12 MHz の高周波電源を用いて 150 W の高周波電力を平行平板電極に供給したプラズマ CVD 法により、厚さ 50 nm の酸化窒化シリコン膜を形成する。当該条件により、酸素が透過する酸化窒化シリコン膜を形成することができる。なお、本実施の形態においては、27.12 MHz の高周波電源を用いて酸化物絶縁膜 2 3 を形成する方法

20

【0131】

酸化物絶縁膜 2 4 としては、プラズマ CVD 装置の真空排気された処理室内に載置された基板を 180 以上 280 以下、さらに好ましくは 200 以上 240 以下に保持し、処理室に原料ガスを導入して処理室内における圧力を 100 Pa 以上 250 Pa 以下、さらに好ましくは 100 Pa 以上 200 Pa 以下とし、処理室内に設けられる電極に 0.17 W / c m² 以上 0.5 W / c m² 以下、さらに好ましくは 0.25 W / c m² 以上 0.35 W / c m² 以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。

30

【0132】

酸化物絶縁膜 2 4 の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。

【0133】

酸化物絶縁膜 2 4 の成膜条件として、上記圧力の処理室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、酸化物絶縁膜 2 4 中における酸素含有量が化学量論的組成よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。また、半導体膜 1 4 上に酸化物絶縁膜 2 3 が設けられている。このため、酸化物絶縁膜 2 4 の形成工程において、酸化物絶縁膜 2 3 が半導体膜 1 4 の保護膜となる。これらの結果、半導体膜 1 4 へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて酸化物絶縁膜 2 4 を形成することができる。

40

【0134】

なお、酸化物絶縁膜 2 4 の成膜条件において、酸化性気体に対するシリコンを含む堆積性気体の流量を増加することで、酸化物絶縁膜 2 4 の欠陥量を低減することが可能である。代表的には、ESR 測定により、シリコンのダングリングボンドに由来する $g = 2.0$

50

01に現れる信号のスピン密度が $6 \times 10^{17} \text{ spins/cm}^3$ 未満、好ましくは $3 \times 10^{17} \text{ spins/cm}^3$ 以下、好ましくは $1.5 \times 10^{17} \text{ spins/cm}^3$ 以下である欠陥量の少ない酸化物絶縁膜を形成することができる。この結果トランジスタの信頼性を高めることができる。

【0135】

ここでは、酸化物絶縁膜24として、流量200 sccmのシラン及び流量4000 sccmの一酸化二窒素を原料ガスとし、処理室の圧力を200 Pa、基板温度を220とし、27.12 MHzの高周波電源を用いて1500 Wの高周波電力を平行平板電極に供給したプラズマCVD法により、厚さ400 nmの酸化窒化シリコン膜を形成する。なお、プラズマCVD装置は電極面積が 6000 cm^2 である平行平板型のプラズマCVD装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると 0.25 W/cm^2 である。なお、本実施の形態においては、27.12 MHzの高周波電源を用いて酸化物絶縁膜24を形成する方法について例示したが、これに限定されず、例えば13.56 MHzの高周波電源を用いて酸化物絶縁膜24を形成してもよい。

10

【0136】

次に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、150 以上300 以下、好ましくは200 以上250 以下とする。該加熱処理は、第1の加熱処理と同様に行うことができる。

【0137】

当該加熱処理により、酸化物絶縁膜24に含まれる酸素の一部を半導体膜14に移動させ、半導体膜14に含まれる酸素欠損を低減することが可能である。この結果、半導体膜14に含まれる酸素欠損量を低減することができる。

20

【0138】

また、酸化物絶縁膜23及び酸化物絶縁膜24に水、水素等が含まれる場合、水、水素等をブロッキングする機能を有する窒化物絶縁膜25を後に形成し、加熱処理を行うと、酸化物絶縁膜23及び酸化物絶縁膜24に含まれる水、水素等が、半導体膜14に移動し、半導体膜14に欠陥が生じてしまう。しかしながら、当該加熱により、酸化物絶縁膜23及び酸化物絶縁膜24に含まれる水、水素等を脱離させることが可能であり、トランジスタ50の電気特性のばらつきを低減すると共に、しきい値電圧の変動を抑制することができる。

30

【0139】

なお、加熱しながら酸化物絶縁膜24を、酸化物絶縁膜23上に形成することで、半導体膜14に酸素を移動させ、半導体膜14に含まれる酸素欠損を低減することが可能であるため、当該加熱処理を行わなくともよい。

【0140】

また、該加熱処理温度を150 以上300 以下、好ましくは200 以上250 以下とすることで、銅、アルミニウム、金、銀、モリブデン等の拡散、及び酸化物半導体膜への混入を抑制することができる。

【0141】

ここでは、窒素及び酸素雰囲気、220 、1時間の加熱処理を行う。

40

【0142】

また、一对の電極21、22を形成する際、導電膜のエッチングによって、半導体膜14はダメージを受け、半導体膜14のバックチャネル（半導体膜14において、ゲート電極12と対向する面と反対側の面）側に酸素欠損が生じる。しかし、酸化物絶縁膜24に化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を適用することで、加熱処理によって当該バックチャネル側に生じた酸素欠損を修復することができる。これにより、半導体膜14に含まれる欠陥を低減することができるため、トランジスタ50の信頼性を向上させることができる。

【0143】

次に、スパッタリング法、CVD法等により、窒化物絶縁膜25を形成する。

50

【0144】

なお、窒化物絶縁膜25をプラズマCVD法で形成する場合、プラズマCVD装置の真空排気された処理室内に載置された基板を300以上400以下、さらに好ましくは320以上370以下とすることで、緻密な窒化物絶縁膜を形成できるため好ましい。

【0145】

窒化物絶縁膜25としてプラズマCVD法により窒化シリコン膜を形成する場合、シリコンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いることが好ましい。原料ガスとして、窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性種が発生する。当該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。一方、原料ガスにおいて、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒素それぞれの分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対する窒素の流量比を5以上50以下、好ましくは10以上50以下とすることが好ましい。

10

【0146】

ここでは、プラズマCVD装置の処理室に、流量50sccmのシラン、流量5000sccmの窒素、及び流量100sccmのアンモニアを原料ガスとし、処理室の圧力を100Pa、基板温度を350とし、27.12MHzの高周波電源を用いて1000Wの高周波電力を平行平板電極に供給したプラズマCVD法により、厚さ50nmの窒化シリコン膜を形成する。なお、プラズマCVD装置は電極面積が6000cm²である平行平板型のプラズマCVD装置であり、供給した電力を単位面積あたりの電力(電力密度)に換算すると $1.7 \times 10^{-1} \text{ W/cm}^2$ である。

20

【0147】

以上の工程により、酸化物絶縁膜23、酸化物絶縁膜24、及び窒化物絶縁膜25で構成される絶縁膜26を形成することができる。

【0148】

次に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、150以上300以下、好ましくは200以上250以下とする。

30

【0149】

以上の工程により、トランジスタ50を作製することができる。

【0150】

なお、本実施の形態では、ゲート電極12が基板11と半導体膜14の間に設けられるボトムゲート構造のトランジスタを用いて説明したが、図15(A)に示すように、絶縁膜26をゲート絶縁膜として機能させ、絶縁膜26上にゲート電極28を有するトップゲート構造のトランジスタ52とすることができる。即ち、半導体膜14上に、第1の保護膜及び導電膜で構成される一对の電極21、22を有し、一对の電極21、22上に第2の保護膜20a、20bを有し、半導体膜14、一对の電極21、22、及び第2の保護膜20a、20b上にゲート絶縁膜として機能する絶縁膜26を有し、絶縁膜26上にゲート電極28を有するトランジスタとすることができる。さらには、図15(B)に示すように、基板11と半導体膜14の間にゲート電極12を有し、さらに絶縁膜26上にゲート電極28を有するデュアルゲート構造のトランジスタ54とすることができる。

40

【0151】

本実施の形態では、トランジスタにおいて、一对の電極が、第1の保護膜及び導電膜を少なくとも有する構造であり、導電膜上に該導電膜より外側に側面が位置する第2の保護膜を有する。導電膜の上面は第2の保護膜に覆われており、且つ第2の保護膜の側面は該導電膜より外側に位置するため、導電膜において、プラズマ、一例としては酸素プラズマに曝される面積が低減される。この結果、プラズマ照射による導電膜を構成する金属元素

50

の化合物の生成が低減されるため、導電膜を構成する金属元素が半導体膜に移動しにくくなる。

【0152】

また、一对の電極を構成する導電膜において、導電膜を加工する際に、半導体膜が第1の保護膜となる膜に覆われていることで、導電膜を構成する金属元素が第1の保護膜となる膜でブロックされ、半導体膜に移動しにくくなる。

【0153】

これらの結果、配線及び電極の構成元素である、銅、アルミニウム、金、銀、モリブデン等の不純物が、半導体膜へ拡散することを抑制できる。また、半導体膜における不純物の濃度を低減することができる。

10

【0154】

上記より、電気特性が向上した半導体装置を得ることができる。また、信頼性の高い半導体装置を得ることができる。

【0155】

(実施の形態2)

本実施の形態では、実施の形態1における一对の電極の形成方法と異なる方法を図2及び図4を用いて説明する。

【0156】

実施の形態1と同様に、図2の工程を経て、図2(D)に示すように、基板11上にゲート電極12、ゲート絶縁膜13、半導体膜14、第1の保護膜となる膜17a、導電膜17b、マスク19a、19b、及び一对の第2の保護膜20a、20bを形成する。

20

【0157】

次に、図4(A)に示すように、マスク19a、19bを用いて、導電膜17bの一部をエッチングして、一对の導電膜21a、22aを形成する。ここでは、実施の形態1と同様に、第1の保護膜となる膜17aをエッチングせず、導電膜17bを選択的にエッチングする方法を用いる。この結果、当該エッチング工程において半導体膜14が露出しないため、導電膜17bのエッチングの際に、導電膜17bを構成する金属元素が半導体膜14に移動しない。また、ウェットエッチング法を用いて導電膜17bをエッチングすることで、等方的に導電膜17bをエッチングするため、第2の保護膜20a、20bの側面より内側に側面が位置するように、導電膜21a、22aを形成することができる。

30

【0158】

次に、第1の保護膜となる膜17a上に残存する銅を除去するために、第1の保護膜となる膜17aの表面をエッチングする。この結果、図4(B)に示すように、第1の保護膜となる膜17cが形成される。なお、当該エッチング工程において、導電膜21a、22aをエッチングせず、第1の保護膜となる膜17aを選択的にエッチングできる条件を用いることが好ましい。このような条件として、エッチャントにフッ酸、塩酸、リン酸等を用いることができる。また、エッチングガスとして、 SF_6 、 CF_4 等のフッ化物、 Cl_2 、 BCl_3 等の塩化物、または SF_6 及び BCl_3 等のフッ化物及び塩化物の混合気体を用いることができる。また、第1の保護膜となる膜17cは半導体膜14の保護膜として機能するため、半導体膜14を覆うように第1の保護膜となる膜17cを形成することが好ましい。このため、当該エッチング工程においては、第1の保護膜となる膜17aを数nm、代表的には1nm以上5nm以下エッチングすればよい。

40

【0159】

次に、図4(C)に示すように、マスク19a、19bを除去する。ここでは、アッシング処理をしてマスク19a、19bを除去しやすくした後、剥離液を用いてマスク19a、19bを除去する。

【0160】

なお、マスク19a、19bを除去する工程において、半導体膜14は第1の保護膜となる膜17cに覆われており、露出されていないため、導電膜21a、22aを構成する金属元素が半導体膜14に移動しない。

50

【0161】

また、第1の保護膜となる膜17cを形成する前に、マスク19a、19bを除去してもよい。この場合、第2の保護膜20a、20bをマスクとして、第1の保護膜となる膜17aをエッチングする。

【0162】

次に、図4(D)に示すように、第2の保護膜20a、20bを用いて第1の保護膜となる膜17cの一部をエッチングして、一对の第1の保護膜21b、22bを形成する。

【0163】

ここでは、エッチングガスとして塩素を用いたドライエッチング法により、第1の保護膜となる膜17cをエッチングする。

【0164】

第2の保護膜20a、20bの側面は、導電膜21a、22aの側面より外側に位置する。即ち、導電膜21a、22aの上面は、第2の保護膜20a、20bに覆われ、且つ導電膜21a、22aより第2の保護膜20a、20bの方が外側へ突出している。このため、第1の保護膜となる膜17cの一部をエッチングする際、導電膜21a、22aの側面がプラズマに曝されにくくなる。この結果、半導体膜14が露出されていても、半導体膜14への導電膜21a、22aを構成する金属元素の移動を低減することができる。

【0165】

この結果、半導体膜14の不純物濃度を低減することが可能である。

【0166】

次に、実施の形態1と同様に、図3(D)に示す様に、半導体膜14、一对の電極21、22、及び一对の第2の保護膜20a、20b上に絶縁膜26を形成する。

【0167】

以上の工程により、トランジスタを作製することができる。

【0168】

本実施の形態では、トランジスタにおいて、一对の電極が、少なくとも第1の保護膜及び導電膜を有する構造であり、導電膜上に該導電膜より外側に側面が位置する第2の保護膜を有する。導電膜の上面は第2の保護膜に覆われており、且つ第2の保護膜の側面は該導電膜より外側に位置するため、導電膜において、プラズマ、一例としては酸素プラズマに曝される面積が低減される。この結果、プラズマ照射による導電膜を構成する金属元素の化合物の生成が低減されるため、導電膜を構成する金属元素が半導体膜に移動しにくくなる。

【0169】

また、一对の電極を構成する第1の保護膜となる膜及び導電膜において、導電膜を加工する際に、半導体膜が第1の保護膜となる膜に覆われていることで、導電膜を構成する金属元素が第1の保護膜となる膜でブロックされ、半導体膜に移動しにくくなる。

【0170】

これらの結果、配線及び電極の構成元素である、銅、アルミニウム、金、銀、モリブデン等の不純物が、半導体膜へ拡散することを抑制できる。また、半導体膜における不純物の濃度を低減することができる。

【0171】

上記より、電気特性が向上した半導体装置を得ることができる。また、信頼性の高い半導体装置を得ることができる。

【0172】

(実施の形態3)

本実施の形態では、半導体膜として酸化物半導体膜を用いて形成した場合、酸化物半導体膜の欠陥量をさらに低減することが可能なトランジスタを有する半導体装置について図面を参照して説明する。本実施の形態で説明するトランジスタは、実施の形態1と比較して、酸化物半導体膜、及び酸化物半導体膜に接する酸化物膜を有する多層膜を有する点が異なる。

10

20

30

40

50

【0173】

図5に、半導体装置が有するトランジスタ60の上面図及び断面図を示す。図5(A)はトランジスタ60の上面図であり、図5(B)は、図5(A)の一点鎖線A-B間の断面図であり、図5(C)は、図5(A)の一点鎖線C-D間の断面図である。なお、図5(A)では、明瞭化のため、基板11、トランジスタ60の構成要素の一部(例えば、ゲート絶縁膜13)、酸化物絶縁膜23、酸化物絶縁膜24、窒化物絶縁膜25などを省略している。

【0174】

図5(A)乃至図5(C)に示すトランジスタ60は、ゲート絶縁膜13を介して、ゲート電極12と重なる多層膜16と、多層膜16に接する一对の電極21、22とを有する。また、ゲート絶縁膜13、多層膜16、及び一对の電極21、22上には、酸化物絶縁膜23、酸化物絶縁膜24、及び窒化物絶縁膜25で構成される絶縁膜26が形成される。

10

【0175】

また、ゲート電極12は、保護膜12a及び導電膜12bが積層されている。一对の電極21、22において、電極21は、多層膜16に接する第1の保護膜21b及び導電膜21aを少なくとも有し、電極22は、多層膜16に接する第1の保護膜22b及び導電膜22aを少なくとも有する。また、導電膜21a、22aそれぞれの上に第2の保護膜20a、20bが形成される。

【0176】

本実施の形態に示すトランジスタ60において、多層膜16は、半導体膜14及び酸化物膜15を有する。即ち、多層膜16は2層構造である。また、半導体膜14の一部がチャネル領域として機能する。また、多層膜16に接するように、酸化物絶縁膜23が形成されており、酸化物絶縁膜23に接するように酸化物絶縁膜24が形成されている。即ち、半導体膜14と酸化物絶縁膜23との間に、酸化物膜15が設けられている。

20

【0177】

酸化物膜15は、半導体膜14として酸化物半導体を用いる場合、酸化物半導体を構成する元素の一種以上から構成される酸化物膜である。なお、酸化物膜15は、半導体膜14を構成する元素の一種以上から構成されるため、半導体膜14と酸化物膜15との界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。

30

【0178】

酸化物膜15は、代表的には、In-Ga酸化物、In-Zn酸化物、In-M-Zn酸化物(Mは、Ti、Ga、Y、Zr、La、Ce、NdまたはHf)であり、且つ半導体膜14よりも伝導帯の下端のエネルギーが真空準位に近く、代表的には、酸化物膜15の伝導帯の下端のエネルギーと、半導体膜14の伝導帯の下端のエネルギーとの差が、0.05eV以上、0.07eV以上、0.1eV以上、または0.15eV以上、且つ2eV以下、1eV以下、0.5eV以下、または0.4eV以下である。即ち、酸化物膜15の電子親和力と、半導体膜14の電子親和力との差が、0.05eV以上、0.07eV以上、0.1eV以上、または0.15eV以上、且つ2eV以下、1eV以下、0.5eV以下、または0.4eV以下である。

40

【0179】

酸化物膜15は、Inを含むことで、キャリア移動度(電子移動度)が高くなるため好ましい。

【0180】

酸化物膜15として、Ti、Ga、Y、Zr、La、Ce、NdまたはHfをInより高い原子数比で有することで、以下の効果を有する場合がある。(1)酸化物膜15のエネルギーギャップを大きくする。(2)酸化物膜15の電子親和力を小さくする。(3)外部からの不純物を遮蔽する。(4)半導体膜14と比較して、絶縁性が高くなる。(5)Ti、Ga、Y、Zr、La、Ce、NdまたはHfは酸素との結合力が強い金属元素

50

であるため、Ti、Ga、Y、Zr、La、Ce、NdまたはHfをInより高い原子数比で有することで、酸素欠損が生じにくくなる。

【0181】

酸化物膜15がIn-M-Zn酸化物膜(Mは、Ti、Ga、Y、Zr、La、Ce、NdまたはHf)の場合、In-M-Zn酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、 $M > In$ 、 $Zn > M$ を満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、 $In : Ga : Zn = 1 : 3 : 4$ 、 $In : Ga : Zn = 1 : 3 : 5$ 、 $In : Ga : Zn = 1 : 3 : 6$ 、 $In : Ga : Zn = 1 : 3 : 7$ 、 $In : Ga : Zn = 1 : 3 : 8$ 、 $In : Ga : Zn = 1 : 3 : 9$ 、 $In : Ga : Zn = 1 : 3 : 10$ 、 $In : Ga : Zn = 1 : 6 : 7$ 、 $In : Ga : Zn = 1 : 6 : 8$ 、 $In : Ga : Zn = 1 : 6 : 9$ 、 $In : Ga : Zn = 1 : 6 : 10$ が好ましい。

10

【0182】

酸化物膜15がIn-M-Zn酸化物膜であるとき、InおよびMの和を100 atomic %としたとき、InとMの原子数比率は、好ましくは、Inが50 atomic %未満、Mが50 atomic %以上、さらに好ましくは、Inが25 atomic %未満、Mが75 atomic %以上とする。

【0183】

また、半導体膜14、及び酸化物膜15がIn-M-Zn酸化物膜(Mは、Ti、Ga、Y、Zr、La、Ce、NdまたはHf)の場合、半導体膜14と比較して、酸化物膜15に含まれるM(Ti、Ga、Y、Zr、La、Ce、Nd、またはHf)の原子数比が大きく、代表的には、半導体膜14に含まれる上記原子と比較して、1.5倍以上、好ましくは2倍以上、さらに好ましくは3倍以上高い原子数比である。

20

【0184】

また、半導体膜14、及び酸化物膜15がIn-M-Zn酸化物膜(Mは、Ti、Ga、Y、Zr、La、Ce、NdまたはHf)の場合、酸化物膜15を $In : M : Zn = x_1 : y_1 : z_1$ [原子数比]、半導体膜14を $In : M : Zn = x_2 : y_2 : z_2$ [原子数比]とすると、 y_1 / x_1 が y_2 / x_2 よりも大きく、好ましくは、 y_1 / x_1 が y_2 / x_2 よりも1.5倍以上である。さらに好ましくは、 y_1 / x_1 が y_2 / x_2 よりも2倍以上大きく、より好ましくは、 y_1 / x_1 が y_2 / x_2 よりも3倍以上大きい。このとき、半導体膜14において、 y_2 が x_2 以上であると、当該半導体膜14を用いたトランジスタに安定した電気特性を付与できるため好ましい。ただし、 y_2 が x_2 の3倍以上になると、当該半導体膜14を用いたトランジスタの電界効果移動度が低下してしまうため、 y_2 は x_2 の3倍未満であると好ましい。

30

【0185】

半導体膜14として、実施の形態1に示す半導体膜と同様の形成工程を適宜用いることができる。

【0186】

また、酸化物膜15として、原子数比が $In : M : Zn = 1 : 3 : (3.05 \text{ 以上 } 10 \text{ 以下})$ であるスパッタリングターゲット、または原子数比が $In : M : Zn = 1 : 6 : (6.05 \text{ 以上 } 10 \text{ 以下})$ であるスパッタリングターゲットを用いることができる。なお、このようなスパッタリングターゲットを用いて形成した半導体膜14に含まれる M / In 、 Zn / In の原子数比はターゲットに含まれる原子数比より小さくなる。また、In-Ga-Zn酸化物膜において、Mに対するZnの原子数比(Zn / M)が0.5以上となる。

40

【0187】

このようなスパッタリングターゲットを用いたスパッタリング法により、CAAC-OxSであるIn-Ga-Zn酸化物を成膜することができる。

【0188】

酸化物膜15は、後に形成する酸化物絶縁膜24を形成する際の、半導体膜14へのダ

50

メージ緩和膜としても機能する。この結果、半導体膜14に含まれる酸素欠損量を低減することができる。さらに、酸化物膜15を形成することで、当該半導体膜14上に形成させる絶縁膜、例えば酸化物絶縁膜の構成元素が、当該半導体膜14に混入することを抑制できる。

【0189】

酸化物膜15の厚さは、3nm以上100nm以下、好ましくは3nm以上50nm以下とする。

【0190】

また、酸化物膜15は、半導体膜14と同様に、適宜単結晶構造、非単結晶構造とすることができる。非単結晶構造は、例えば、後述するCAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor)、多結晶構造、後述する微結晶構造、または非晶質構造を含む。

10

【0191】

なお、半導体膜14及び酸化物膜15がそれぞれ、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC-OSの領域、単結晶構造の領域の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC-OSの領域、単結晶構造の領域のいずれか二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC-OSの領域、単結晶構造の領域のいずれか二種以上の層の積層構造を有する場合がある。さらには、半導体膜14及び酸化物膜15の順に、微結晶構造及びCAAC-OSの積層構造を有してもよい。または、半導体膜14が微結晶構造及びCAAC-OSの積層構造であり酸化物膜15がCAAC-OSであってもよい。

20

【0192】

半導体膜14及び酸化物膜15が共にCAAC-OSであると、半導体膜14及び酸化物膜15の界面における結晶性を高めることが可能であり好ましい。酸化物膜15がCAAC-OSであると、一对の電極21、22に含まれる導電膜21a、22aのブロッキング効果を有するため、導電膜21a、22aを構成する金属元素が半導体膜14へ移動することを抑制することができる。

【0193】

なお、多層膜16において、ゲート電極12と重なり、且つ一对の電極21、22の間に挟まれる領域をチャネル形成領域という。また、チャネル形成領域において、キャリアが主に流れる領域をチャネル領域という。ここでは、一对の電極21、22の間に設けられる半導体膜14がチャネル領域である。また、一对の電極21、22の間の距離をチャネル長という。

30

【0194】

ここでは、半導体膜14及び酸化物絶縁膜23の間に、酸化物膜15が設けられている。このため、酸化物膜15と酸化物絶縁膜23の間において、不純物及び欠陥によりトラップ準位が形成されても、当該トラップ準位と半導体膜14の間には隔りがある。この結果、半導体膜14を流れる電子がトラップ準位に捕獲されにくく、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。また、トラップ準位に電子が捕獲されると、該電子がマイナスの固定電荷となってしまう。この結果、トランジスタのしきい値電圧が変動してしまう。しかしながら、半導体膜14とトラップ準位との間に隔りがあるため、トラップ準位における電子の捕獲を低減することが可能であり、しきい値電圧の変動を低減することができる。

40

【0195】

また、酸化物膜15は、外部からの不純物を遮蔽することが可能であるため、外部から半導体膜14へ移動する不純物量を低減することが可能である。また、酸化物膜15は、酸素欠損を形成しにくい。これらのため、半導体膜14における不純物濃度及び酸素欠損量を低減することが可能である。

50

【 0 1 9 6 】

なお、半導体膜 1 4 及び酸化物膜 1 5 は、各膜を単に積層するのではなく連続接合（ここでは特に伝導帯の下端のエネルギーが各膜の間で連続的に変化する構造）が形成されるように作製する。すなわち、各膜の界面にトラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないような積層構造とする。仮に、積層された半導体膜 1 4 及び酸化物膜 1 5 の間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップされ、あるいは再結合して、消滅してしまう。

【 0 1 9 7 】

連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。

10

【 0 1 9 8 】

なお、多層膜 1 6 は、ゲート絶縁膜 1 3 と半導体膜 1 4 との間に、酸化物膜 1 5 と同様の酸化物膜を形成してもよい。

【 0 1 9 9 】

本実施の形態に示すトランジスタは、半導体膜 1 4 と酸化物絶縁膜 2 3 との間に、酸化物膜 1 5 が設けられているため、半導体膜 1 4 におけるシリコンや炭素の濃度、または半導体膜 1 4 及び酸化物膜 1 5 の界面近傍におけるシリコンや炭素の濃度を低減することができる。

【 0 2 0 0 】

このような構造を有するトランジスタ 6 0 は、半導体膜 1 4 を含む多層膜 1 6 において欠陥が極めて少ないため、トランジスタの電気特性を向上させることが可能であり、代表的には、オン電流の増大及び電界効果移動度の向上が可能である。また、ストレス試験の一例である B T ストレス試験及び光 B T ストレス試験におけるしきい値電圧の変動量が少なく、信頼性が高い。

20

【 0 2 0 1 】

なお、本実施の形態に示す構成及び方法などは、他の実施の形態、並びに実施例に示す構成及び方法などと適宜組み合わせ用いることができる。

【 0 2 0 2 】

（実施の形態 4）

本実施の形態では、本発明の一態様である半導体装置について、図面を用いて説明する。なお、本実施の形態では、表示装置を例にして本発明の一態様である半導体装置を説明する。また、本実施の形態では、半導体膜として酸化物半導体膜を用いて説明する。

30

【 0 2 0 3 】

図 6 (A) に、半導体装置の一例を示す。図 6 (A) に示す半導体装置は、画素部 1 0 1 と、走査線駆動回路 1 0 4 と、信号線駆動回路 1 0 6 と、各々が平行または略平行に配設され、且つ走査線駆動回路 1 0 4 によって電位が制御される m 本の走査線 1 0 7 と、各々が平行または略平行に配設され、且つ信号線駆動回路 1 0 6 によって電位が制御される n 本の信号線 1 0 9 と、を有する。さらに、画素部 1 0 1 はマトリクス状に配設された複数の画素 3 0 1 を有する。また、走査線 1 0 7 に沿って、各々が平行または略平行に配設された容量線 1 1 5 を有する。なお、容量線 1 1 5 は、信号線 1 0 9 に沿って、各々が平行または略平行に配設されていてもよい。また、走査線駆動回路 1 0 4 及び信号線駆動回路 1 0 6 をまとめて駆動回路部という場合がある。

40

【 0 2 0 4 】

各走査線 1 0 7 は、画素部 1 0 1 において m 行 n 列に配設された画素 3 0 1 のうち、いずれかの行に配設された n 個の画素 3 0 1 と電氣的に接続される。また、各信号線 1 0 9 は、m 行 n 列に配設された画素 3 0 1 のうち、いずれかの列に配設された m 個の画素 3 0 1 に電氣的と接続される。m、n は、ともに 1 以上の整数である。また、各容量線 1 1 5 は、m 行 n 列に配設された画素 3 0 1 のうち、いずれかの行に配設された n 個の画素 3 0 1 と電氣的に接続される。なお、容量線 1 1 5 が、信号線 1 0 9 に沿って、各々が平行または略平行に配設されている場合は、m 行 n 列に配設された画素 3 0 1 のうち、いずれか

50

の列に配設された m 個の画素301に電気的と接続される。

【0205】

図6(B)及び図6(C)は、図6(A)に示す表示装置の画素301に用いることができる回路構成を示している。

【0206】

図6(B)に示す画素301は、液晶素子132と、トランジスタ131__1と、容量素子133__1と、を有する。

【0207】

液晶素子132の一对の電極の一方の電位は、画素301の仕様に依りて適宜設定される。液晶素子132は、書き込まれるデータにより配向状態が設定される。なお、複数の画素301のそれぞれが有する液晶素子132の一对の電極の一方に共通の電位(コモン電位)を与えてもよい。また、各行の画素301毎の液晶素子132の一对の電極の一方に異なる電位を与えてもよい。

10

【0208】

例えば、液晶素子132を備える表示装置の駆動方法としては、TNモード、STNモード、VAモード、ASM(Axially Symmetric Aligned Micro-cell)モード、OCB(Optically Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モード、MVAモード、PVA(Patterned Vertical Alignment)モード、IPSモード、FFSモード、またはTBA(Transverse Bend Alignment)モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ECB(Electrically Controlled Birefringence)モード、PDLC(Polymer Dispersed Liquid Crystal)モード、PNLC(Polymer Network Liquid Crystal)モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。

20

【0209】

また、ブルー相(Blue Phase)を示す液晶とカイラル剤とを含む液晶組成物により液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が1ms以下と短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。

30

【0210】

m 行 n 列目の画素301において、トランジスタ131__1のソース電極及びドレイン電極の一方は、信号線DL__ n に電気的に接続され、他方は液晶素子132の一对の電極の他方に電気的に接続される。また、トランジスタ131__1のゲート電極は、走査線GL__ m に電気的に接続される。トランジスタ131__1は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。

【0211】

容量素子133__1の一对の電極の一方は、電位が供給される配線(以下、容量線CL)に電気的に接続され、他方は、液晶素子132の一对の電極の他方に電気的に接続される。なお、容量線CLの電位の値は、画素301の仕様に依りて適宜設定される。容量素子133__1は、書き込まれたデータを保持する保持容量としての機能を有する。

40

【0212】

例えば、図6(B)の画素301を有する表示装置では、走査線駆動回路104により各行の画素301を順次選択し、トランジスタ131__1をオン状態にしてデータ信号のデータを書き込む。

【0213】

データが書き込まれた画素301は、トランジスタ131__1がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。

50

【0214】

また、図6(C)に示す画素301は、トランジスタ131__2と、容量素子133__2と、トランジスタ134と、発光素子135と、を有する。

【0215】

トランジスタ131__2のソース電極及びドレイン電極の一方は、データ信号が与えられる配線(以下、信号線DL__nという)に電氣的に接続される。さらに、トランジスタ131__2のゲート電極は、ゲート信号が与えられる配線(以下、走査線GL__mという)に電氣的に接続される。

【0216】

トランジスタ131__2は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。

10

【0217】

容量素子133__2の一对の電極の一方は、電位が与えられる配線(以下、電位供給線VL__aという)に電氣的に接続され、他方は、トランジスタ131__2のソース電極及びドレイン電極の他方に電氣的に接続される。

【0218】

容量素子133__2は、書き込まれたデータを保持する保持容量としての機能を有する。

【0219】

トランジスタ134のソース電極及びドレイン電極の一方は、電位供給線VL__aに電氣的に接続される。さらに、トランジスタ134のゲート電極は、トランジスタ131__2のソース電極及びドレイン電極の他方に電氣的に接続される。

20

【0220】

発光素子135のアノード及びカソードの一方は、電位供給線VL__bに電氣的に接続され、他方は、トランジスタ134のソース電極及びドレイン電極の他方に電氣的に接続される。

【0221】

発光素子135としては、例えば有機エレクトロルミネセンス素子(有機EL素子ともいう)などを用いることができる。ただし、発光素子135としては、これに限定されず、無機材料からなる無機EL素子を用いても良い。

30

【0222】

なお、電位供給線VL__a及び電位供給線VL__bの一方には、高電源電位VDDが与えられ、他方には、低電源電位VSSが与えられる。

【0223】

図6(C)の画素301を有する表示装置では、走査線駆動回路104により各行の画素301を順次選択し、トランジスタ131__2をオン状態にしてデータ信号のデータを書き込む。

【0224】

データが書き込まれた画素301は、トランジスタ131__2がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ134のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子135は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。

40

【0225】

次いで、画素301に液晶素子を用いた液晶表示装置の具体的な例について説明する。ここでは、図6(B)に示す画素301の上面図を図7に示す。なお、図7においては、対向電極及び液晶素子、並びに第1の保護膜314d、314eを省略する。

【0226】

図7において、走査線として機能する導電膜304cは、信号線に略直交する方向(図中左右方向)に延伸して設けられている。信号線として機能する導電膜313dは、走査線に略直交する方向(図中上下方向)に延伸して設けられている。容量線として機能する

50

導電膜 313f は、信号線と平行方向に延伸して設けられている。なお、走査線として機能する導電膜 304c は、走査線駆動回路 104（図 6（A）を参照。）と電氣的に接続されており、信号線として機能する導電膜 313d 及び容量線として機能する導電膜 313f は、信号線駆動回路 106（図 6（A）を参照。）に電氣的に接続されている。

【0227】

トランジスタ 103 は、走査線及び信号線が交差する領域に設けられている。トランジスタ 103 は、ゲート電極として機能する導電膜 304c、ゲート絶縁膜（図 7 に図示せず。）、ゲート絶縁膜上に形成されたチャネル領域が形成される半導体膜 308b、ソース電極及びドレイン電極として機能する導電膜 313d、313e により構成される。なお、導電膜 304c は、走査線としても機能し、半導体膜 308b と重畳する領域がトランジスタ 103 のゲート電極として機能する。また、導電膜 313d は、信号線としても機能し、半導体膜 308b と重畳する領域がトランジスタ 103 のソース電極またはドレイン電極として機能する。また、図 7 において、走査線は、上面形状において端部が半導体膜 308b の端部より外側に位置する。このため、走査線はバックライトなどの光源からの光を遮る遮光膜として機能する。この結果、トランジスタに含まれる半導体膜 308b に光が照射されず、トランジスタの電気特性の変動を抑制することができる。

10

【0228】

また、導電膜 313e は、開口部 362c において、画素電極として機能する透光性を有する導電膜 320b と電氣的に接続されている。

【0229】

容量素子 105 は、開口部 362 において容量線として機能する導電膜 313f と接続されている。また、容量素子 105 は、ゲート絶縁膜上に形成される導電性を有する膜 308c と、トランジスタ 103 上に設けられる窒化物絶縁膜で形成される誘電体膜と、画素電極として機能する透光性を有する導電膜 320b とで構成されている。ゲート絶縁膜上に形成される導電性を有する膜 308c は透光性を有する。即ち、容量素子 105 は透光性を有する。

20

【0230】

このように容量素子 105 は透光性を有するため、画素 301 内に容量素子 105 を大きく（大面積に）形成することができる。従って、開口率を高めつつ、50%以上、好ましくは 55%以上、好ましくは 60%以上とすることが可能であると共に、電荷容量を増大させた半導体装置を得ることができる。例えば、解像度の高い半導体装置、例えば液晶表示装置においては、画素の面積が小さくなり、容量素子の面積も小さくなる。このため、解像度の高い半導体装置において、容量素子に蓄積される電荷容量が小さくなる。しかしながら、本実施の形態に示す容量素子 105 は透光性を有するため、当該容量素子を画素に設けることで、各画素において十分な電荷容量を得つつ、開口率を高めることができる。代表的には、画素密度が 200ppi 以上、さらには 300ppi 以上である高解像度の半導体装置に好適に用いることができる。

30

【0231】

また、図 7 に示す画素 301 は、信号線として機能する導電膜 313d と平行な辺と比較して走査線として機能する導電膜 304c と平行な辺の方が長い形状であり、且つ容量線として機能する導電膜 313f が、信号線として機能する導電膜 313d と平行な方向に延伸して設けられている。この結果、画素 301 に占める導電膜 313f の面積を低減することが可能であるため、開口率を高めることができる。また、容量線として機能する導電膜 313f が接続電極を用いず、直接導電性を有する膜 308c と接するため、さらに開口率を高めることができる。

40

【0232】

また、本発明の一態様は、高解像度の表示装置においても、開口率を高めることができるため、バックライトなどの光源の光を効率よく利用することができ、表示装置の消費電力を低減することができる。

【0233】

50

次いで、図7の一点鎖線C-D間における断面図を図8に示す。なお、図8において、走査線駆動回路104及び信号線駆動回路106を含む駆動回路部(上面図を省略する。)の断面図をA-Bに示す。本実施の形態においては、縦電界方式の液晶表示装置について説明する。

【0234】

本実施の形態に示す液晶表示装置は、一对の基板(基板302と基板342)間に液晶素子322が挟持されている。

【0235】

液晶素子322は、基板302の上方の透光性を有する導電膜320bと、配向性を制御する膜(以下、配向膜323、352という)と、液晶層321と、導電膜350と、
10

【0236】

このように、液晶表示装置とは、液晶素子を有する装置のことをいう。なお、液晶表示装置は、複数の画素を駆動させる駆動回路等を含む。また、液晶表示装置は、別の基板上に配置された制御回路、電源回路、信号生成回路及びバックライトモジュール等を含み、液晶モジュールとよぶこともある。

【0237】

駆動回路部において、ゲート電極として機能する導電膜304a、ゲート絶縁膜として機能する絶縁膜305及び絶縁膜306、チャンネル領域が形成される半導体膜308a、
20 ソース電極及びドレイン電極として機能する導電膜313a、313b及び第1の保護膜314a、314bによりトランジスタ102を構成する。半導体膜308aは、ゲート絶縁膜上に設けられる。導電膜313a、313b上には第2の保護膜312a、312bが設けられる。なお、第2の保護膜312a、312bが透光性を有する導電膜で形成される場合、第2の保護膜312a、312bはソース電極及びドレイン電極として機能し、且つトランジスタ102を構成する。

【0238】

画素部において、ゲート電極として機能する導電膜304c、ゲート絶縁膜として機能する絶縁膜305及び絶縁膜306、ゲート絶縁膜上に形成されたチャンネル領域が形成される半導体膜308b、ソース電極及びドレイン電極として機能する導電膜313d、
30 313e及び第1の保護膜314d、314eによりトランジスタ103を構成する。半導体膜308bは、ゲート絶縁膜上に設けられる。導電膜313d、313e上には第2の保護膜312d、312gが設けられる。第2の保護膜312d、312g上には、絶縁膜316、絶縁膜318が保護膜として設けられている。なお、第2の保護膜312d、312gが透光性を有する導電膜で形成される場合、第2の保護膜312d、312gはソース電極及びドレイン電極として機能し、且つトランジスタ103を構成する。

【0239】

また、画素電極として機能する透光性を有する導電膜320bが、第2の保護膜312g、絶縁膜316、及び絶縁膜318に設けられた開口部において、導電膜313eと接続する。
40

【0240】

また、一方の電極として機能する導電性を有する膜308c、誘電体膜として機能する絶縁膜318、他方の電極として機能する透光性を有する導電膜320bにより容量素子105を構成する。導電性を有する膜308cは、ゲート絶縁膜上に設けられる。

【0241】

また、駆動回路部において、導電膜304a、304cと同時に形成された導電膜304bと、導電膜313a、313b、313d、313eと同時に形成された導電膜313cとは、透光性を有する導電膜320bと同時に形成された透光性を有する導電膜320aで接続される。

【0242】

10

20

30

40

50

導電膜 304b 及び透光性を有する導電膜 320a は、絶縁膜 305、絶縁膜 306、絶縁膜 316、及び絶縁膜 318 に設けられた開口部において接続する。また、導電膜 313c と透光性を有する導電膜 320a は、第 2 の保護膜 312f、絶縁膜 316、及び絶縁膜 318 に設けられた開口部において接続する。

【0243】

ここで、図 8 に示す表示装置の構成要素について、以下に説明する。

【0244】

基板 302 上には、導電膜 304a、304b、304c が形成されている。導電膜 304a は、駆動回路部のトランジスタのゲート電極としての機能を有する。また、導電膜 304c は、画素部 101 に形成され、画素部のトランジスタのゲート電極として機能する。また、導電膜 304b は、走査線駆動回路 104 に形成され、導電膜 313c と接続する。

10

【0245】

基板 302 は、実施の形態 1 に示す基板 11 の材料を適宜用いることができる。

【0246】

導電膜 304a、304b、304c としては、実施の形態 1 に示すゲート電極 12 の材料及び作製方法を適宜用いることができる。

【0247】

基板 302、及び導電膜 304a、304c、304b 上には、絶縁膜 305、絶縁膜 306 が形成されている。絶縁膜 305、絶縁膜 306 は、駆動回路部のトランジスタのゲート絶縁膜、及び画素部 101 のトランジスタのゲート絶縁膜としての機能を有する。

20

【0248】

絶縁膜 305 としては、実施の形態 1 に示すゲート絶縁膜 13 で説明した窒化物絶縁膜を用いて形成することが好ましい。絶縁膜 306 としては、実施の形態 1 に示すゲート絶縁膜 13 で説明した酸化物絶縁膜を用いて形成することが好ましい。

【0249】

絶縁膜 306 上には、半導体膜 308a、308b、導電性を有する膜 308c が形成されている。半導体膜 308a は、導電膜 304a と重畳する位置に形成され、駆動回路部のトランジスタのチャネル領域として機能する。また、半導体膜 308b は、導電膜 304c と重畳する位置に形成され、画素部のトランジスタのチャネル領域として機能する。導電性を有する膜 308c は、容量素子 105 の一方の電極として機能する。

30

【0250】

半導体膜 308a、308b、及び導電性を有する膜 308c は、実施の形態 1 に示す半導体膜 14 の材料及び作製方法を適宜用いることができる。

【0251】

導電性を有する膜 308c は、半導体膜 308a、308b と同様の金属元素を有する膜であり、且つ不純物が含まれていることを特徴とする。不純物としては、水素がある。なお、水素の代わりに不純物として、ホウ素、リン、スズ、アンチモン、希ガス元素、アルカリ金属、アルカリ土類金属等が含まれていてもよい。

【0252】

半導体膜 308a、308b、及び導電性を有する膜 308c は共に、ゲート絶縁膜上に形成されるが、不純物濃度が異なる。具体的には、半導体膜 308a、308b と比較して、導電性を有する膜 308c の不純物濃度が高い。例えば、半導体膜 308a、308b に含まれる水素濃度は、 $5 \times 10^{19} \text{ atoms/cm}^3$ 以下、好ましくは $5 \times 10^{18} \text{ atoms/cm}^3$ 以下、好ましくは $1 \times 10^{18} \text{ atoms/cm}^3$ 以下、より好ましくは $5 \times 10^{17} \text{ atoms/cm}^3$ 以下、さらに好ましくは $1 \times 10^{16} \text{ atoms/cm}^3$ 以下であり、導電性を有する膜 308c に含まれる水素濃度は、 $8 \times 10^{19} \text{ atoms/cm}^3$ 以上、好ましくは $1 \times 10^{20} \text{ atoms/cm}^3$ 以上、より好ましくは $5 \times 10^{20} \text{ atoms/cm}^3$ 以上である。また、半導体膜 308a、308b と比較して、導電性を有する膜 308c に含まれる水素濃度は 2 倍、好ましくは 10 倍以上

40

50

である。

【0253】

また、導電性を有する膜308cは、半導体膜308a、308bより抵抗率が低い。導電性を有する膜308cの抵抗率が、半導体膜308a、308bの抵抗率の 1×10^{-8} 倍以上 1×10^{-1} 倍以下であることが好ましく、代表的には 1×10^{-3} cm以上 1×10^4 cm未満、さらに好ましくは、抵抗率が 1×10^{-3} cm以上 1×10^{-1} cm未満であるとよい。

【0254】

半導体膜308a、308bは、絶縁膜306及び絶縁膜316等の、半導体膜との界面特性を向上させることが可能な材料で形成される膜と接しているため、半導体膜308a、308bは、半導体として機能し、半導体膜308a、308bを有するトランジスタは、優れた電気特性を有する。

10

【0255】

一方、導電性を有する膜308cは、開口部362(図11(A)参照。)において絶縁膜318と接する。絶縁膜318は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、半導体膜へ拡散するのを防ぐ材料で形成される膜であり、更には水素を含む。このため、絶縁膜318の水素が半導体膜308a、308bと同時に形成された半導体膜に拡散すると、該半導体膜において水素は酸素と結合し、キャリアである電子が生成される。また、絶縁膜318をプラズマCVD法またはスパッタリング法で成膜すると、半導体膜308dがプラズマに曝され、酸素欠損が生成される。当該酸素欠損に絶縁膜318に含まれる水素が入ることで、キャリアである電子が生成される。これらの結果、半導体膜は導電性が高くなり、導電性を有する膜308cとなる。即ち、導電性を有する膜308cは、導電性の高い酸化物半導体膜ともいえる。また、導電性を有する膜308cは、導電性の高い金属酸化物膜ともいえる。

20

【0256】

ただし、本発明の実施形態の一態様は、これに限定されず、導電性を有する膜308cは、場合によっては、絶縁膜318と接していないことも可能である。

【0257】

また、本発明の実施形態の一態様は、これに限定されず、導電性を有する膜308cは、場合によっては、半導体膜308a、または、308bと別々の工程で形成されてもよい。その場合には、導電性を有する膜308cは、半導体膜308a、308bと、異なる材質を有していても良い。例えば、導電性を有する膜308cは、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物等を用いて形成してもよい。

30

【0258】

本実施の形態に示す半導体装置は、トランジスタの半導体膜と同時に、容量素子の一方となる電極を形成する。また、画素電極として機能する透光性を有する導電膜を容量素子の他方の電極として用いる。これらのため、容量素子を形成するために、新たに導電膜を形成する工程が不要であり、半導体装置の作製工程を削減できる。また、一对の電極が透光性を有するため、容量素子は透光性を有する。この結果、容量素子の占有面積を大きくしつつ、画素の開口率を高めることができる。

40

【0259】

第2の保護膜312a、312b、312d、312f、312gは、実施の形態1に示す第2の保護膜20a、20bの材料及び作製方法を適宜用いることができる。

【0260】

導電膜313a、313b、313c、313d、313eは、実施の形態1に示す一对の電極21、22を構成する導電膜21a、22aの材料及び作製方法を適宜用いることができる。

50

【0261】

第1の保護膜314a、314b、314c、314d、314eは、実施の形態1に示す第1の保護膜21b、22bの材料及び作製方法を適宜用いることができる。

【0262】

絶縁膜306、半導体膜308a、308b、導電性を有する膜308c、第2の保護膜312a、312b、312d、312f、312g、導電膜313a、313b、313c、313d、313e、及び第1の保護膜314a、314b、314c、314d、314e上には、絶縁膜316、絶縁膜318が形成されている。絶縁膜316は、絶縁膜306と同様に、半導体膜308a、308bとの界面特性を向上させることが可能な材料を用いることが好ましく、少なくとも実施の形態1に示す酸化絶縁膜24と同様の材料及び作製方法を適宜用いることができる。また、実施の形態1に示すように、酸化絶縁膜23及び酸化絶縁膜24を積層して形成してもよい。

10

【0263】

絶縁膜318は、絶縁膜305と同様に、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、半導体膜へ拡散するのを防ぐ材料を用いることが好ましく、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等の窒化絶縁膜を適宜用いることができる。絶縁膜318の厚さは、30nm以上200nm以下、好ましくは50nm以上150nm以下とする。絶縁膜318は、スパッタリング法、CVD法等を適宜用いて形成することができる。

20

【0264】

また、絶縁膜318上には透光性を有する導電膜320a、320bが形成されている。透光性を有する導電膜320aは、開口部364a(図12(A)参照。)において導電膜304bと電氣的に接続され、開口部364b(図12(A)参照。)において導電膜313cと電氣的に接続される。即ち、導電膜304b及び導電膜313cを接続する接続電極として機能する。透光性を有する導電膜320bは、開口部364c(図12(A)参照。)において導電膜313eと電氣的に接続され、画素の画素電極としての機能を有する。また、透光性を有する導電膜320bは、容量素子の一方の電極の一方として機能することができる。

【0265】

導電膜304b及び導電膜313cが直接接するような接続構造とするには、導電膜313cを形成する前に、絶縁膜305、絶縁膜306に開口部を形成するためにパターニングを行い、マスクを形成する必要があるが、図8の接続構造には、当該フォトリソマスクが不要である。しかしながら、図8のように、透光性を有する導電膜320aにより、導電膜304b及び導電膜313cを接続することで、導電膜304b及び導電膜313cが直接接する接続部を作製する必要がなくなり、フォトリソマスクを1枚少なくすることができる。即ち、半導体装置の作製工程を削減することが可能である。

30

【0266】

透光性を有する導電膜320a、320bとしては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、ITO、インジウム亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。

40

【0267】

また、基板342上には、有色性を有する膜(以下、有色膜346という。)が形成されている。有色膜346は、カラーフィルタとしての機能を有する。また、有色膜346に隣接する遮光膜344が基板342上に形成される。遮光膜344は、ブラックマトリクスとして機能する。また、有色膜346は、必ずしも設ける必要はなく、例えば、表示装置が白黒の場合等によって、有色膜346を設けない構成としてもよい。

【0268】

有色膜346としては、特定の波長帯域の光を透過する有色膜であればよく、例えば、

50

赤色の波長帯域の光を透過する赤色（R）のカラーフィルタ、緑色の波長帯域の光を透過する緑色（G）のカラーフィルタ、青色の波長帯域の光を透過する青色（B）のカラーフィルタなどを用いることができる。

【0269】

遮光膜344としては、特定の波長帯域の光を遮光する機能を有していればよく、金属膜または黒色顔料等を含んだ有機絶縁膜などを用いることができる。

【0270】

また、有色膜346上には、絶縁膜348が形成されている。絶縁膜348は、平坦化層としての機能、または有色膜346が含有しうる不純物を液晶素子側へ拡散するのを抑制する機能を有する。

10

【0271】

また、絶縁膜348上には、導電膜350が形成されている。導電膜350は、画素部の液晶素子が有する一对の電極の他方としての機能を有する。なお、透光性を有する導電膜320a、320b、及び導電膜350上には、配向膜としての機能を有する絶縁膜を別途形成してもよい。

【0272】

また、透光性を有する導電膜320a、320bと導電膜350との間には、液晶層321が形成されている。また液晶層321は、シール材（図示しない）を用いて、基板302と基板342の間に封止されている。なお、シール材は、外部からの水分等の入り込みを抑制するために、無機材料と接触する構成が好ましい。

20

【0273】

また、透光性を有する導電膜320a、320bと導電膜350との間に液晶層321の厚さ（セルギャップともいう）を維持するスペーサを設けてもよい。

【0274】

図8に示す半導体装置に示す基板302上に設けられた素子部の作製方法について、図9乃至図12を用いて説明する。

【0275】

まず、基板302を準備する。ここでは、基板302としてガラス基板を用いる。

【0276】

次に、基板302上に導電膜を形成し、該導電膜を所望の領域に加工することで、導電膜304a、304b、304cを形成する。なお、導電膜304a、304b、304cの形成は、所望の領域に第1のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる（図9（A）参照）。

30

【0277】

また、導電膜304a、304b、304cとしては、代表的には、蒸着法、CVD法、スパッタリング法、スピンコート法等を用いて形成することができる。

【0278】

次に、基板302、及び導電膜304a、304b、304c上に、絶縁膜305を形成し、絶縁膜305上に絶縁膜306を形成する（図9（A）参照）。

【0279】

絶縁膜305及び絶縁膜306は、スパッタリング法、CVD法等により形成することができる。なお、絶縁膜305及び絶縁膜306は、真空中で連続して形成すると不純物の混入が抑制され好ましい。

40

【0280】

次に、絶縁膜306上に半導体膜307を形成する（図9（B）参照）。

【0281】

半導体膜307は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法などを用いて形成することができる。

【0282】

次に、半導体膜307を所望の領域に加工することで、島状の半導体膜308a、30

50

8 b、308 dを形成する。なお、半導体膜308 a、308 b、308 dの形成は、所望の領域に第2のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる。エッチングとしては、ドライエッチング、ウェットエッチング、または双方を組み合わせたエッチングを用いることができる(図9(C)参照)。

【0283】

次に、第1の加熱処理を行ってもよい。第1の加熱処理は、実施の形態1に示す第1の加熱処理と同様の条件を用いる。第1の加熱処理によって、半導体膜308 a、308 b、308 dに用いる酸化物半導体の結晶性を高め、さらに絶縁膜305、306、及び半導体膜308 a、308 b、308 dから水素や水などの不純物を除去することができる。なお、半導体膜307をエッチングする前に第1の加熱工程を行ってもよい。

10

【0284】

次に、絶縁膜306、及び半導体膜308 a、308 b、308 d上に、第1の保護膜となる膜309、導電膜310、及び第2の保護膜となる膜311を順に形成する(図10(A)参照)。

【0285】

第1の保護膜となる膜309及び導電膜310としては、例えば、スパッタリング法を用いて形成することができる。また、第2の保護膜となる膜311としては、例えば、CVD法、スパッタリング法等を用いて形成することができる。

【0286】

次に、第2の保護膜となる膜311を所望の領域に加工することで、第2の保護膜312 a、312 b、312 c、312 d、312 eを形成する。なお、第2の保護膜312 a、312 b、312 c、312 d、312 eの形成は、所望の領域に第3のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで、形成することができる。この後、マスクを除去する(図10(B)参照)。

20

【0287】

次に、導電膜310及び第1の保護膜となる膜309をそれぞれ所望の領域に加工することで、導電膜313 a、313 b、313 c、313 d、313 e、及び第1の保護膜314 a、314 b、314 c、314 d、314 eを形成する。なお、ここでは、第2の保護膜312 a、312 b、312 c、312 d、312 eをマスクとして機能させ、該マスクに覆われていない領域をエッチングすることで、導電膜313 a、313 b、313 c、313 d、313 e、及び第1の保護膜314 a、314 b、314 c、314 d、314 eを形成することができる(図10(C)参照)。

30

【0288】

次に、絶縁膜306、半導体膜308 a、308 b、308 d、第2の保護膜312 a、312 b、312 c、312 d、312 e、導電膜313 a、313 b、313 c、313 d、313 e、第1の保護膜314 a、314 b、314 c、314 d、314 e上を覆うように、絶縁膜315を形成する(図11(A)参照)。

【0289】

絶縁膜315としては、実施の形態1に示す酸化物絶縁膜23及び酸化物絶縁膜24と同様の条件を用いて積層して形成することができる。

40

【0290】

次に、絶縁膜315を所望の領域に加工することで、絶縁膜316、及び開口部362を形成する。なお、絶縁膜316、及び開口部362の形成は、所望の領域に第4のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで、形成することができる(図11(B)参照)。

【0291】

なお、開口部362は、半導体膜308 dの表面が露出するように形成する。開口部362の形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口部362の形成方法としては、これに限定されず、ウェットエッチング法、またはド

50

ライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。

【0292】

こののち、第2の加熱処理を行ってもよい。絶縁膜316に含まれる酸素の一部を半導体膜308a、308bに移動させ、半導体膜308a、308bに含まれる酸素欠損を低減することが可能である。この結果、半導体膜308a、308bに含まれる酸素欠損量を低減することができる。

【0293】

次に、絶縁膜316及び半導体膜308d上に絶縁膜317を形成する(図11(C)参照)。

【0294】

絶縁膜317としては、外部からの不純物、例えば、酸素、水素、水、アルカリ金属、アルカリ土類金属等が、半導体膜へ拡散するのを防ぐ材料を用いることが好ましく、更には水素を含むことが好ましく、代表的には窒素を含む無機絶縁材料、例えば窒化物絶縁膜を用いることができる。絶縁膜317としては、例えば、CVD法、スパッタリング法等を用いて形成することができる。

【0295】

絶縁膜317は、CVD法、スパッタリング法等を用いて形成されると、半導体膜308dがプラズマに曝され、半導体膜308dに酸素欠損が生成される。また、絶縁膜317は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、半導体膜へ拡散するのを防ぐ材料で形成される膜であり、更には水素を含む。これらのため、絶縁膜317の水素が半導体膜308dに拡散すると、該半導体膜308dにおいて水素は酸素欠損と結合し、キャリアである電子が生成される。または、絶縁膜317の水素が半導体膜308dに拡散すると、該半導体膜308dにおいて水素は酸素と結合し、キャリアである電子が生成される。この結果、半導体膜308dは、導電性が高くなり、導電性を有する膜308cとなる。

【0296】

また、上記絶縁膜317は、ブロック性を高めるために、高温で成膜されることが好ましく、例えば基板温度100以上基板の歪み点以下、より好ましくは300以上400以下の温度で加熱して成膜することが好ましい。また高温で成膜する場合は、半導体膜308a、308bから酸素が脱離し、キャリア濃度が上昇する現象が発生することがあるため、このような現象が発生しない温度とする。

【0297】

なお、絶縁膜317を形成する前に半導体膜308dを希ガス及び水素を含むプラズマに曝すことで、半導体膜308dに酸素欠損を形成するとともに、半導体膜308dに水素を添加することが可能である。この結果、半導体膜308dにおいてキャリアである電子をさらに増加させることが可能であり、導電性を有する膜308cの導電性をさらに高めることができる。

【0298】

次に、絶縁膜305、306、316、317、第2の保護膜312c、312eを所望の領域に加工することで、開口部364a、364b、364cを形成する。なお、該工程においてエッチングされた絶縁膜317を絶縁膜318とし、エッチングされた第2の保護膜312c、312eをそれぞれ第2の保護膜312f、312gとする。絶縁膜318、及び開口部364a、364b、364cは、所望の領域に第5のバターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる(図12(A)参照)。なお、第2の保護膜312c、312eが透光性を有する導電膜で形成される場合、当該工程において第2の保護膜312c、312eをエッチングしなくともよい。

【0299】

また、開口部364aは、導電膜304bの表面が露出するように形成する。また、開口部364bは、導電膜313cが露出するように形成する。また、開口部364cは、

10

20

30

40

50

導電膜 313e が露出するように形成する。

【0300】

なお、開口部 364a、364b、364c の形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口部 364a、364b、364c の形成方法としては、これに限定されず、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。

【0301】

次に、開口部 364a、364b、364c を覆うように絶縁膜 318 上に導電膜 319 を形成する（図 12（B）参照）。

【0302】

導電膜 319 としては、例えば、スパッタリング法を用いて形成することができる。

【0303】

次に、導電膜 319 を所望の領域に加工することで、透光性を有する導電膜 320a、320b を形成する。なお、透光性を有する導電膜 320a、320b の形成は、所望の領域に第 6 のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる（図 12（C）参照）。

【0304】

以上の工程で、基板 302 上に、トランジスタを有する画素部及び駆動回路部を形成することができる。なお、本実施の形態に示す作製工程においては、第 1 乃至第 6 のパターニング、すなわち 6 枚のマスクでトランジスタ、及び容量素子を同時に形成することができる。

【0305】

なお、本実施の形態では、絶縁膜 318 に含まれる水素を半導体膜 308d に拡散させて、半導体膜 308d の導電性を高めたが、半導体膜 308a、308b をマスクで覆い、半導体膜 308d に不純物、代表的には、水素、ホウ素、リン、スズ、アンチモン、希ガス元素、アルカリ金属、アルカリ土類金属等を添加して、半導体膜 308d の導電性を高めてもよい。半導体膜 308d に水素、ホウ素、リン、スズ、アンチモン、希ガス元素等を添加する方法としては、イオンドーピング法、イオン注入法等がある。一方、半導体膜 308d にアルカリ金属、アルカリ土類金属等を添加する方法としては、該不純物を含む溶液を半導体膜 308d に曝す方法がある。

【0306】

次に、基板 302 に対向して設けられる基板 342 上に形成される構造について、以下説明を行う。

【0307】

まず、基板 342 を準備する。基板 342 としては、基板 302 に示す材料を援用することができる。次に、基板 342 上に遮光膜 344、有色膜 346 を形成する（図 13（A）参照）。

【0308】

遮光膜 344 及び有色膜 346 は、様々な材料を用いて、印刷法、インクジェット法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ所望の位置に形成する。

【0309】

次に、遮光膜 344、及び有色膜 346 上に絶縁膜 348 を形成する（図 13（B）参照）。

【0310】

絶縁膜 348 としては、例えばアクリル樹脂、エポキシ樹脂、ポリイミド等の有機絶縁膜を用いることができる。絶縁膜 348 を形成することによって、例えば、有色膜 346 中に含まれる不純物等を液晶層 321 側に拡散することを抑制することができる。ただし、絶縁膜 348 は、必ずしも設ける必要はなく、絶縁膜 348 を形成しない構造としてもよい。

【0311】

10

20

30

40

50

次に、絶縁膜 348 上に導電膜 350 を形成する（図 13 (C) 参照）。導電膜 350 としては、導電膜 319 に示す材料を援用することができる。

【0312】

以上の工程で基板 342 上に形成される構造を形成することができる。

【0313】

次に、基板 302 と基板 342 上、より詳しくは基板 302 上に形成された絶縁膜 318、透光性を有する導電膜 320a、320b と、基板 342 上に形成された導電膜 350 上に、それぞれ配向膜 323 と配向膜 352 を形成する。配向膜 323、配向膜 352 は、ラビング法、光配向法等を用いて形成することができる。その後、基板 302 と、基板 342 との間に液晶層 321 を形成する。液晶層 321 の形成方法としては、ディスプレイ法（滴下法）や、基板 302 と基板 342 とを貼り合わせてから毛細管現象を用いて液晶を注入する注入法を用いることができる。

10

【0314】

以上の工程で、図 8 に示す表示装置を作製することができる。

【0315】

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

【0316】

（実施の形態 5）

本実施の形態では、上記実施の形態で説明した半導体装置に含まれているトランジスタにおいて、半導体膜 14 及び酸化物膜 15 に適用可能な一態様について説明する。なお、ここでは、半導体膜 14 として酸化物半導体を用いている。また、酸化物半導体膜を一例に用いて説明するが、酸化物膜も同様の構造とすることができる。

20

【0317】

酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、CAAC-OS (C Axis Aligned Crystalline Oxide Semiconductor) 膜、多結晶酸化物半導体膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。ここでは、CAAC-OS 膜及び微結晶酸化物半導体膜について説明する。

【0318】

まずは、CAAC-OS 膜について説明する。

30

【0319】

CAAC-OS 膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が 100 nm 未満の立方体内に収まる大きさである。従って、CAAC-OS 膜に含まれる結晶部は、一辺が 10 nm 未満、5 nm 未満または 3 nm 未満の立方体内に収まる大きさの場合も含まれる。CAAC-OS 膜は、微結晶酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。

【0320】

CAAC-OS 膜を透過型電子顕微鏡 (TEM: Transmission Electron Microscope) によって観察すると、結晶部同士の明確な境界、即ち結晶粒界 (グレインバウンダリーともいう。) を確認することができない。そのため、CAAC-OS 膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

40

【0321】

CAAC-OS 膜を、試料面と概略平行な方向から TEM によって観察 (断面 TEM 観察) すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、CAAC-OS 膜の膜を形成する面 (被形成面ともいう。) または上面の凹凸を反映した形状であり、CAAC-OS 膜の被形成面または上面と平行に配列する。

【0322】

なお、ここでは「平行」とは、二つの直線が -10° 以上 10° 以下の角度で配置されている状態をいう。従って、 -5° 以上 5° 以下の場合も含まれる。また、「垂直」とは

50

、二つの直線が 80° 以上 100° 以下の角度で配置されている状態をいう。従って、 85° 以上 95° 以下の場合も含まれる。

【0323】

一方、CAAC-OS膜を、試料面と概略垂直な方向からTEMによって観察（平面TEM観察）すると、結晶部において、金属原子が三角形または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。

【0324】

なお、CAAC-OS膜に対し、電子線回折を行うと、配向性を示すスポット（輝点）が観測される。

10

【0325】

断面TEM観察および平面TEM観察より、CAAC-OS膜の結晶部は配向性を有していることがわかる。

【0326】

図14(A)に、厚さが100nmのCAAC-OSを50nmに薄膜化したサンプルに対し、表面側からナノビーム電子線回折を行った結果を示す。このとき、電子線の径は1nm（1nmと表記）、10nm（10nmと表記）、20nm（20nmと表記）または30nm（30nmと表記）とした。いずれの条件においても、特定の方向への配向性を確認することができた。また、電子線の径が小さいほど、配向性が高くなっていることがわかった。

20

【0327】

CAAC-OS膜に対し、X線回折（XRD：X-Ray Diffraction）装置を用いて構造解析を行うと、例えばInGaZnO₄の結晶を有するCAAC-OS膜のout-of-plane法による解析では、回折角（ 2θ ）が 31° 近傍にピークが現れる場合がある。このピークは、InGaZnO₄の結晶の（009）面に帰属されることから、CAAC-OS膜の結晶がc軸配向性を有し、c軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。

【0328】

一方、CAAC-OS膜に対し、c軸に概略垂直な方向からX線を入射させるin-plane法による解析では、 2θ が 56° 近傍にピークが現れる場合がある。このピークは、InGaZnO₄の結晶の（110）面に帰属される。InGaZnO₄の単結晶酸化物半導体膜であれば、 2θ を 56° 近傍に固定し、試料面の法線ベクトルを軸（ ω 軸）として試料を回転させながら分析（ ω スキャン）を行うと、（110）面と等価な結晶面に帰属されるピークが6本観察される。これに対し、CAAC-OS膜の場合は、 2θ を 56° 近傍に固定して ω スキャンした場合でも、明瞭なピークが現れない。

30

【0329】

以上のことから、CAAC-OS膜では、異なる結晶部間ではa軸およびb軸の配向は不規則であるが、c軸配向性を有し、かつc軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面TEM観察で確認された層状に配列した金属原子の各層は、結晶のab面に平行な面である。

40

【0330】

なお、結晶部は、CAAC-OS膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のc軸は、CAAC-OS膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、CAAC-OS膜の形状をエッチングなどによって変化させた場合、結晶のc軸がCAAC-OS膜の被形成面または上面の法線ベクトルと平行にならないこともある。

【0331】

また、CAAC-OS膜において、c軸配向した結晶部の分布が均一でなくてもよい。例えば、CAAC-OS膜の結晶部が、CAAC-OS膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりもc軸配向した結晶部

50

の割合が高くなることがある。また、不純物の添加されたC A A C - O S膜は、不純物が添加された領域が変質し、部分的に結晶部の割合の異なる領域が形成されることもある。

【0332】

なお、 InGaZnO_4 の結晶を有するC A A C - O S膜のout - of - plane法による解析では、 2θ が 31° 近傍のピークの他に、 2θ が 36° 近傍にもピークが現れる場合がある。 2θ が 36° 近傍のピークは、C A A C - O S膜中の一部に、c軸配向性を有さない結晶が含まれることを示している。C A A C - O S膜は、 2θ が 31° 近傍にピークを示し、 2θ が 36° 近傍にピークを示さないことが好ましい。

【0333】

C A A C - O S膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。

10

【0334】

また、C A A C - O S膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。

20

【0335】

不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。

30

【0336】

また、C A A C - O S膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。

【0337】

次に、微結晶酸化物半導体膜について説明する。

【0338】

微結晶酸化物半導体膜は、TEMによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、1 nm以上100 nm以下、または1 nm以上10 nm以下の大きさであることが多い。特に、1 nm以上10 nm以下、または1 nm以上3 nm以下の微結晶であるナノ結晶（nc : nanocrystal）を有する酸化物半導体膜を、nc - OS（nanocrystalline Oxide Semiconductor）膜と呼ぶ。また、nc - OS膜は、例えば、TEMによる観察像では、結晶粒界を明確に確認できない場合がある。

40

【0339】

nc - OS膜は、微小な領域（例えば、1 nm以上10 nm以下の領域、特に1 nm以上3 nm以下の領域）において原子配列に周期性を有する。また、nc - OS膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。

50

従って、nc-O S膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、nc-O S膜に対し、結晶部よりも大きい径のX線を用いるXRD装置を用いて構造解析を行うと、out-of-plane法による解析では、結晶面を示すピークが検出されない。また、nc-O S膜は、結晶部よりも大きい径（例えば50nm以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、nc-O S膜に対し、結晶部の大きさと近いか結晶部より小さい径（例えば1nm以上30nm以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、スポットが観測される。また、nc-O S膜に対しナノビーム電子線回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、nc-O S膜に対しナノビーム電子線回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。

10

【0340】

図14は、nc-O S膜を有する試料に対し、測定箇所を変えてナノビーム電子線回折を行った例である。ここでは、試料を、nc-O S膜の被形成面に垂直な方向に切断し、厚さが10nm以下となるように薄片化する。また、ここでは、電子線の径が1nmの電子線を、試料の切断面に垂直な方向から入射させる。図14より、nc-O S膜を有する試料に対し、ナノビーム電子線回折を行うと、結晶面を示す回折パターンが得られるが、特定方向の結晶面への配向性は見られないことがわかった。

【0341】


nc-O S膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、nc-O S膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、nc-O S膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、nc-O S膜は、CAAC-O S膜と比べて欠陥準位密度が高くなる。

20


【0342】

なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、CAAC-O S膜のうち、二種以上を有する積層膜であってもよい。


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 】




【 図 7 】




【 図 8 】




【 図 9 】




【 図 10 】




【 図 11 】




【 図 12 】




【 図 1 3 】



【 図 1 4 】



【 図 1 5 】



フロントページの続き

(51)Int.Cl.	F I	テーマコード(参考)
<i>H 0 1 L 29/49 (2006.01)</i>	H 0 1 L 29/78	6 1 7 K
<i>H 0 1 L 21/3205 (2006.01)</i>	H 0 1 L 29/78	6 1 6 T
<i>H 0 1 L 21/768 (2006.01)</i>	H 0 1 L 29/78	6 1 8 C
<i>H 0 1 L 23/532 (2006.01)</i>	H 0 1 L 29/78	6 2 0
<i>G 0 2 F 1/1368 (2006.01)</i>	H 0 1 L 21/28	3 0 1 R
<i>H 0 1 L 51/50 (2006.01)</i>	H 0 1 L 21/28	3 0 1 B
<i>H 0 5 B 33/14 (2006.01)</i>	H 0 1 L 29/44	S
<i>H 0 1 L 27/32 (2006.01)</i>	H 0 1 L 29/50	M
	H 0 1 L 29/58	G
	H 0 1 L 21/88	R
	G 0 2 F 1/1368	
	H 0 5 B 33/14	A
	H 0 5 B 33/14	Z
	H 0 1 L 27/32	

Fターム(参考)	2H192	AA24	BC31	CB05	CB37	CB83	CC04	CC07	CC72	DA12	EA22
		EA43									
	3K107	AA01	AA05	BB01	CC33	CC35	EE04	FF15			
	4M104	AA03	AA09	BB14	BB16	BB17	BB30	BB31	BB32	CC01	CC05
		DD34	DD37	DD43	DD51	DD52	DD64	DD65	FF09	FF17	FF18
		GG08	GG14	HH04	HH09						
	5F033	GG04	HH38	JJ01	JJ38	KK11	PP15	QQ08	VV15	XX28	
	5F110	AA01	AA03	AA09	AA14	BB02	CC01	CC07	DD01	DD02	DD03
		DD04	DD05	EE01	EE02	EE03	EE04	EE06	EE07	EE14	EE15
		EE22	EE30	EE42	EE43	EE44	EE45	FF01	FF02	FF03	FF04
		FF09	FF27	FF28	FF29	GG01	GG02	GG03	GG04	GG06	GG07
		GG12	GG13	GG14	GG15	GG16	GG17	GG19	GG22	GG24	GG28
		GG29	GG32	GG33	GG34	GG35	GG42	GG43	GG44	GG58	HJ30
		HK01	HK02	HK03	HK04	HK06	HK07	HK08	HK21	HK22	HK32
		HK33	HK34	HK35	HM02	NN03	NN04	NN22	NN23	NN24	NN28
		NN34	NN35	NN40	NN73	QQ05	QQ09				