



(12) 发明专利

(10) 授权公告号 CN 101118450 B

(45) 授权公告日 2011.03.30

(21) 申请号 200710018429.3

审查员 王冀

(22) 申请日 2007.08.08

(73) 专利权人 中国航天时代电子公司第七七一
研究所

地址 710054 陕西省西安市太乙路 189 号

(72) 发明人 汪西虎

(74) 专利代理机构 西安通大专利代理有限责任
公司 61200

代理人 李郑建

(51) Int. Cl.

G05F 1/573 (2006.01)

(56) 对比文件

US 5994884 A, 1999.11.30, 全文.

US 5886511 A, 1999.03.23, 全文.

JP 3504665 B2, 2004.03.08, 全文.

US 20060164774 A1, 2006.07.27, 全文.

CN 1969244 A, 2007.05.23, 全文.

US 2007176582 A1, 2007.08.02, 全文.


权利要求书 1 页 说明书 5 页 附图 4 页

(54) 发明名称

一种用于线性稳压器的折返式限流电路

(57) 摘要

本发明公开了一种适用于线性稳压器的折返电流限制电路，整个折返限流电路由电压控制电流源、电流控制电流源、电流控制电压源和电压缓冲电路构成，以线性稳压器的输入端电压 V_i 与输出端的电压 V_o 的差，($V_i - V_o$)，作为控制电压信号，减小了现有技术中，以线性稳压器输出端电压 V_o 作为控制信号，所造成的对线性稳压器带负载能力和输出电压范围的影响。



1. 一种用于线性稳压器的折返限流电路,由电压控制电流源(10)、电流控制电流源(20)、电流控制电压源(30)和电压缓冲电路(40)构成;其特征在于,电压控制电流源(10)的输出电流由线性稳压器的输入端电压(Vi)与输出端电压(Vo)的差(Vi-Vo)控制,并作为电流控制电流源(30)的控制电流;电流控制电流源(20)的输出电流(I2),为电流控制电压源的控制电流;电流控制电压源(30)的正极接线性稳压器的输入电压端,负极为电流控制电压源(30)的输出端,这样,电流控制电压源(30)的正极与负极间的电压差受(Vi-Vo)控制;电压缓冲电路(40)的输入端为电流控制电压源(30)的负极,输出端接线性稳压器的压差放大器的输出端,和电压调整晶体管的栅极,电压缓冲电路的作用是将其输出端与输入端隔离,同时,钳位其输出端的电压不低于输入端电压的值,这样,线性稳压器的电压调整晶体管的源棚极驱动电压的最大值,受输入电压端的电压(Vi)与输出电压端的电压(Vo)的差(Vi-Vo)的控制。

2. 如权利要求1所述的用于线性稳压器的折返限流电路,其特征是:所述的电压控制电流源(10)包括:第一NPN型双极晶体管(Q1)、PNP型双极晶体管(Q2)、第一PMOS晶体管(M1)和第一电流源(Ib1),第一NPN型双极晶体管(Q1)的基极与线性稳压器输出电压端连接,第一NPN型双极晶体管(Q1)的集电极与第一PMOS晶体管(M1)的栅极和漏极连接,第一PMOS晶体管(M1)的栅极和漏极短接,PNP型双极晶体管(Q2)的发射极连接于第一PMOS晶体管(M1)的栅极或漏极,第一NPN型双极晶体管(Q1)的发射极与第一电流源(Ib1)的一端和PNP型双极晶体管(Q2)的基极连接,第一PMOS晶体管(M1)的源极接稳压器的输入电压端,第一电流源(Ib1)的另一端接地,PNP型双极晶体管(Q2)的集电极为压控电流源的电流输出端;

所述电流控制电压源由一个栅、漏极短接的PMOS型晶体管(M6)构成,其源极接线性稳压器的输入电压端,漏或栅极接电流控制电流源的输出端;

所述电压缓冲电路(40)包括:PNP型晶体管(Q3)、NPN型晶体管(Q4)和第二电流源(Ib3);PNP型晶体管(Q3)的基极接PMOS型晶体管(M6)的漏极,集电极接地,发射极与NPN型晶体管(Q4)的基极连接,第二电流源(Ib3)的一端连接于线性稳压器的电压输入端(Vi)、另一端与NPN型晶体管(Q4)的基极连接,NPN型晶体管(Q4)的发射极为限流电路输出端,与线性稳压器的电压调整管(200)的栅极、压差放大器的输出端连接。

3. 如权利要求2所述的用于线性稳压器的折返限流电路,其特征是:所述的电流控制电流源(20)包括,第三电流源(Ib2)、第一NMOS晶体管(M2)、第二NMOS晶体管(M3)、第二PMOS晶体管(M4)和第三PMOS晶体管(M5)构成,第一NMOS晶体管(M2)的栅、漏极短接,与压控电流源的输出端接于PNP型双极晶体管(Q2)的集电极,第一NMOS晶体管(M2)的源极接地,第二NMOS晶体管(M3)的栅极与第一NMOS晶体管(M2)的栅极连接,源极接地,漏极与第二PMOS晶体管(M4)的漏极连接,第二PMOS晶体管(M4)的栅极与漏极短接,源极接稳压器输入电压(Vi),第三PMOS晶体管(M5)的源极接稳压器输入电压(Vi),栅极与第二PMOS晶体管(M4)的栅或漏极连接,漏极与第三电流源(Ib2)接于PNP型晶体管(Q3)的基极,第三PMOS晶体管(M5)的漏极为电流控制电流源的输出端,第三电流源(Ib2)的另一端接地。

一种用于线性稳压器的折返式限流电路

技术领域

[0001] 本发明涉及半导体集成电路，具体涉及一种用于线性稳压器的折返式限流电路。

背景技术

[0002] 电流限制电路，是线性稳压器的重要组成部分，它通过限制稳压器内部的电压调整晶体管（串接于稳压器输入电压端、输出电压端的一个功率晶体管）的输出电流，保障了电压调整晶体管始终处于安全工作区（Safe Operation Area）。

[0003] 图 1(A) 是双极型功率晶体管，(B) 是 MOS 型功率晶体管的安全工作区。由图 1 可以看到，对于功率管，尤其是 MOS 型功率管，功耗限制（Power Limit）是限定其工作范围的主要因素，因而线性稳压器的电流限制电路，主要是使电压调整晶体管的功耗没有超出安全工作区。

[0004] 当前，常见的限流电路可分为两类：折返限流（Foldback Current Limit）和常值限流（Constant Current Limit）电路。折返限流电路，又被称为电压控制的限流（Voltage-dependent Current Limit）电路，该电路的特征为：限流电路受电路的一个电压信号（如电路的输出电压信号）控制，且对该控制信号的具体电压值，限流电路将有一个具体的阈值电流和一个短路电流与之对应，当由于某种原因，例如电路的负载过重，使电路的输出电流大于了阈值电流，限流电路将使电路的输出电流迅速下降为短路电流。例如，图 2(A) 所示的折返限流电路，受电压信号 V_o 控制，对应于电压信号 V_o 的值 V_1 ，限流电路有阈值电流 I_{MAX} 和短路电流 I_{short} 与 V_1 对应，当电路的输出电流大于 I_{MAX} 后，限流电路使电压信号 V_o 与输出电流迅速下降为 V_{short} 和 I_{short} 。常值限流电路如图 2(B) 所示，其特点是：电路的最大输出电流始终为限流阈值电流 I_{MAX} ，而与电路中的电压信号无关。因为折返限流的阈值电流大于短路电流，而常值限流的阈值电流即为短路电流，所以折返限流的阈值电流大于常值限流的阈值电流，故当前线性稳压器大多采用折返限流电路。

[0005] 现有技术的用于线性稳压器的折返限流电路，多以稳压器的输出电压作为控制信号。例如图 3 所示的电路，该电路是本专业技术人员所熟知的折返限流电路，在图 3 的折返限流电路 300 中，当电压放大器 10 的正向输入端的电压大于负向输入端的电压时，电压放大器 10 将限制电压调整管 200 的栅极 1 的电压的下降，从而限制调整管 200 的输出电流。由图 3 可以得到，当发生限流时，电流采样电阻 20 上的压降 $V_{threshold}$ 为：

$$[0006] V_{threshold} = V_o * \left(\frac{R4}{R2} * \frac{R1+R2}{R3+R4} - 1 \right) \quad (1)$$

[0007] 由 (1) 式可得到 V_o 下的阈值电流 I_{MAX} 为：

$$[0008] I_{MAX} = \frac{V_o}{R_s} * \left(\frac{R4}{R2} * \frac{R1+R2}{R3+R4} - 1 \right) \quad (2)$$

[0009] 由于功耗限制是限制稳压器的电压调整晶体管工作范围的主要因素，故 (2) 式中的阈值电流 I_{MAX} ，在稳压器的输出电压 V_o 的控制下，其取值，应满足下式：

$$[0010] I_{MAX}(V_o) \leq \frac{P_{MAX}}{(V_{iMAX}-V_o)} \quad (3)$$

[0011] 在(3)式中, P_{MAX} 为电压调整晶体管能够承受的最大功率, V_{iMAX} 为线性稳压器最大输入电压。但是, 电压调整管在稳压器的输入电压 V_i 低于最大输入电压 V_{iMAX} 时, 在保证不超出安全工作区的前提下, 限流电路的阈值电流, 只需要满足下式:

$$[0012] I_{MAX}(V_i-V_o) \leq \frac{P_{MAX}}{(V_i-V_o)} \quad (4)$$

[0013] 对照(3)式和(4)式, 可以得到两个结论: 一是, 由于现有技术的线性稳压器的折返限流电路, 以稳压器的输出电压, 而非实际输入电压和输出电压的差, 作为控制电压信号, 使稳压器的电流输出能力, 也即稳压器的带负载能力, 受到了限制; 二是, 若有(3)式中的 $I_{MAX}(V_o)$ 等于(4)式中的 $I_{MAX}(V_i-V_o)$, 且 V_{iMAX} 大于 V_i , 则有(4)式中的输出电压 V_o 小于(3)式中的输出电压 V_o , 即在相同的阈值电流范围内, 输出电压的最小值受到了限制, 也即稳压器的输出电压范围受到了限制。

发明内容

[0014] 为减小在现有技术的线性稳压器的折返电流限制电路中, 以稳压器的输出电压 V_o 作为控制信号, 所造成的对稳压器带负载能力, 和输出电压范围的限制, 本发明提出了一种由线性稳压器实际工作输入电压和输出电压之差 (V_i-V_o) 作为控制电压信号的折返式电流限制电路。

[0015] 为了实现上述任务, 本发明采用如下的技术解决方案:

[0016] 一种用于线性稳压器的折返限流电路, 由电压控制电流源、电流控制电流源、电流控制电压源和电压缓冲电路构成: 其特征在于, 电压控制电流源的输出电流, 由线性稳压器的输入端电压 V_i 与输出端电压 V_o 的差 V_i-V_o 控制, 并作为电流控制电流源的控制电流; 电流控制电流源的输出电流, 为电流控制电压源的控制电流; 电流控制电压源的正极接线性稳压器的输入电压端, 负极为电流控制电压源的输出端, 这样, 电流控制电压源的正极与负极间的电压差受 V_i-V_o 控制; 电压缓冲电路的输入端为电流控制电压源的负极, 输出端接线性稳压器的压差放大器的输出端, 和电压调整晶体管的栅极, 电压缓冲电路的作用是将其输出端与输入端隔离, 同时, 钳位其输出端的电压不低于输入端电压的值, 这样, 线性稳压器的电压调整晶体管的源栅极驱动电压的最大值, 受输入电压端的电压 V_i 与输出电压端的电压 V_o 的差 V_i-V_o 的控制。

[0017] 本发明的用于线性稳压器的折返限流电路, 与现有技术的线性稳压器的折返限流电路采用以稳压器输出电压作为控制电压信号相比, 通过折返限流电路, 受稳压器实际工作输入电压和输出电压的差 (V_i-V_o) 控制, 提高了在输入电压低于最大输入电压的情况下, 阈值电流, 减小了限流电路对线性稳压器带负载能力和输出电压范围的限制。

附图说明

[0018] 图1是功率管安全工作区, 其中, 图(A)为双极型功率晶体管安全工作区, 图(B)为MOS型功率晶体管安全工作区。

[0019] 图2为常用的电路限流, 其中(A)为折返限流、(B)为常数限流。

- [0020] 图 3 为现有技术的一个折返限流电路实例。
- [0021] 图 4 为本发明的结构例示意图。
- [0022] 图 5 为本发明的一个实施例。
- [0023] 图 6(A) 为限流电路实施实例的钳位电压 Vclamp 随 (Vi-Vo) 的变化曲线。
- [0024] 图 6(B) 为稳压器最大输出电流随 (Vi-Vo) 的变化曲线。
- [0025] 以下结合附图和发明人给出的实施例对本发明作进一步的详细说明。

具体实施方式

[0026] 如图 4 结构例中的折返限流电路 100 所示, 利用电压控制电流源 (VCCS) 10, 产生受稳压器输入端 3 的电压 V_i 和输出端 4 的电压 V_o 之差 (V_i-V_o), 控制的电流 I_1 , 利用电流控制电流源 (CCCS) 20, 产生受 I_1 控制的电流 I_2 , 而电流控制电压源 (CCVS) 30, 其正极 3 与负极 1 间的电压 (V_i-V_{clamp}) 受 I_2 控制, 即有:

$$[0027] I_1 = f(V_i-V_o) \quad (5)$$

$$[0028] I_2 = g(I_1) \quad (6)$$

$$[0029] V_i-V_{clamp} = h(I_2) \quad (7)$$

[0030] 故有:

$$[0031] V_i-V_{clamp} = h[g(I_1)]$$

$$[0032] = h\{g[f(V_i-V_o)]\} \quad (8)$$

[0033] 即电流控制电压源 30 的正极 3 与负极 1 间的电压差 (V_i-V_{clamp}), 是线性稳压器输入电压端 3 的实际工作电压 V_i , 与输出电压端 4 的电压 V_o 的差值的函数。

[0034] 又因图 4 中的电压缓冲电路 40, 具有钳制其输出端 2 的电压 V_c 不低于其输入端 1 的电压 V_{clamp} 特性, 所以线性稳压器的电压调整晶体管 200 的源极 3, 与栅极 2 间的电压差 (V_i-V_c), 不低于 (V_i-V_{clamp}), 从而达到由 (V_i-V_o) 控制限流电路的目的, 而电压调整管 200 在源、栅极电压差 VSG 为 (V_i-V_{clamp}) 下的电流, 即为在 (V_i-V_o) 下, 限流电路的阈值电流。

[0035] 图 4 给出的结构实例, 以及以上对其限流原理的描述, 是针对图 4 中的电压调整管 200 为 PMOS 或 PNP 型晶体管的情况, 对于调整管 200 为 NMOS 或 NPN 型晶体管的情况, 本专业的技术人员可由图 4 和上述的描述可方便的推得, 故在此不再赘述。

[0036] 图 5 中的折返限流电路实施实例 100, 包括了电压控制电流源 10、电流控制电流源 20、电流控制电压源 30 和电压缓冲电路 40。

[0037] 所述电压控制电流源 10 为:NPN 型双极晶体管 Q1 的基极与稳压器输出端连接, 集电极与栅、漏极短接的 PMOS 晶体管 M1 的栅或漏极, PNP 型晶体管 Q2 的发射极连接于 1, Q1 的发射极与电流源 Ib1 的一端和 Q2 的基极连接, M1 的源极接稳压器的输入电压端, Ib1 的另一端接地, Q2 的集电极 2 为压控电流源的电流输出端。

[0038] 所述电流控制电流源 20 由电流源 Ib2 和由 M2-M5 构成的电流镜组成:NMOS 晶体管 M2 的栅、漏极短接, 与压控电流源 10 的输出端接于 2, M2 的源极接地, NMOS 晶体管 M3 的栅极与 M2 的栅极连接, 源极接地, 漏极与 PMOS 晶体管 M4 的漏极连接, M4 的栅极与漏极短接, 源极接稳压器输入电压 V_i , PMOS 晶体管 M5 的源极接稳压器输入电压 V_i , 栅极与 M4 的栅或漏极连接, 漏极与电流源 Ib2 接于 3, 3 为电流控制电流源的输出端, Ib2 的另一端接地。

[0039] 所述电流控制电压源 30 为 : 棚、漏极短接的 PMOS 晶体管 M6 的栅极或漏极, 与电流控制电流源 20 接于 3, M6 的源极接稳压器输入电压端。

[0040] 所述电压缓冲电路 40 为 : PNP 型晶体管 Q3 的基极接于 3, 集电极接地, 发射极与电流源 Ib3 的一端、NPN 型晶体管 Q4 的基极连接, Ib3 的另一端与 Q4 的集电极接稳压器输入电压端, Q4 的发射极为限流电路输出端, 与线性稳压器的电压调整管 200 的栅极、压差放大器的输出端连接于 4。

[0041] 下面对图 5 中的限流电路 100 的工作原理进行阐述。图 6(A) 为限流电路 100 内部节点 3 的电压值 Vclamp, 随稳压器输入与输出电压差 (Vi-Vo) 的变化, 图 6(B) 为稳压器的最大输出电流 IoMAX 随 (Vi-Vo) 的变化。

[0042] 在图 5 的电压控制电流源 10 中, 由于 Q1 的 VBE 电压与 Q2 的 VEB 电压近似相等, 故节点 1 的电压追随稳压器输出电压 Vo, 从而使有源电阻 (棚、漏极短接的 MOS 晶体管或基、集电极短接的双极晶体管) M1 的输出电流, 受其源、漏极电压差, (Vi-Vo) 的控制, 而 M1 的电流 IDM1 与电流源 Ib1 的电流之差, 为电压控制电流源 10 的输出电流。当稳压器的输出电压 Vo 升高到, 使 M1 的电流与 Ib1 的电流相等时, 电压控制电流源 10 的输出电流为 0, 此时线性稳压器工作于低漏失电压状态 (Low-Dropout)。当稳压器的输出电压降低到, 接近 Q1 和 Ib1 正常工作所需的最小电压之和时, M1 源、漏极电压差 (Vi-Vo) 和电压控制电流源 10 的输出电流达到最大值, 此时的稳压器工作于输出端短路或上电后的初始状态。

[0043] 在电压控制电流源 10 中, 采用有源电阻 M1, 而不采用无源电阻的原因在于, 在集成电路上实现无源器件, 成本较高 (主要指对半导体工艺的要求和芯片面积的要求), 且无源器件的绝对误差较大。

[0044] 图 5 的电流控制电流源 20 中, M2-M5 为电流镜电路, M2 的漏极电流 IDM2 等于电压控制电流源的输出电流, 而 M5 的漏极电流 IDM5, 为电流镜的输出电流, IDM2 与 IDM5 的关系由 M2-M5 管的相对尺寸有关 :

$$[0045] IDM5 = \frac{(\frac{W}{L})_{M5}}{(\frac{W}{L})_{M4}} * \frac{(\frac{W}{L})_{M3}}{(\frac{W}{L})_{M2}} * IDM2$$

$$[0046] = \frac{(\frac{W}{L})_{M5}}{(\frac{W}{L})_{M4}} * \frac{(\frac{W}{L})_{M3}}{(\frac{W}{L})_{M2}} * (IDM1 - Ib1) \quad (9)$$

$$[0047] = \frac{(\frac{W}{L})_{M5}}{(\frac{W}{L})_{M4}} * \frac{(\frac{W}{L})_{M3}}{(\frac{W}{L})_{M2}} * f(Vi - Vo)$$

[0048] 而电流源 Ib2 的电流与 M5 漏极电流之差 (Ib2-IDM5), 即为电流控制电流源的输出电流。

[0049] 图 5 中的电流控制电压源 30 由有源电阻 M6 构成, 此处采用有源电阻, 而不采用无源电阻的原因, 与电压控制电流源 10 采用有源电阻 M1 的原因相同。由于 M6 的漏极电流为电流控制电流源 30 的输出电流, 即 (Ib2-IDM5), 这样, 通过式 (9) 将有源电阻 M6 的源、漏极

电压差 ($V_i - V_{clamp}$) 与稳压器的输入电压与输出电压之差 ($V_i - V_o$) 联系起来。

[0050] 图 5 中的电压缓冲电路 40，其实质是分别由共集电极连接的双极晶体管 Q3、Q4 构成的，两级串联的发射极电压跟随器。电压缓冲电路 40 的作用是将钳位电压产生节点 3 与线性稳压器的压差放大器的输出端 4 隔离，同时钳制电压调整晶体管 200 的栅极 4 的电压不低于限流电路内节点 3 的电压 V_{clamp} ，也即保证调整管的源棚极驱动电压 V_{SG} 不大于限流电路中有源电阻 M6 的源漏极电压差 ($V_i - V_{clamp}$)。




图 1




图 2




图 3




图 4






图 5



(A)



(B)

图 6