(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2015-0142234
(43) 공개일자 2015년12월22일

(51) 국제특허분류(Int. Cl.)
*H03F 3/45* (2006.01)
(21) 출원번호 10-2014-0070638
(22) 출원일자 2014년06월11일
심사청구일자 2014년06월11일

(71) 출원인
**이화여자대학교 산학협력단**
서울특별시 서대문구 이화여대길 52 (대현동, 이화여자대학교)
(72) 발명자
**박성민**
경기도 성남시 분당구 서현로 181, 210동 1506호 (이매동,이매촌한신아파트)
(74) 대리인
**남정길**


전체 청구항 수 : 총 7 항

(54) 발명의 명칭 **차동 전달 임피던스 증폭기**

## (57) 요 약

본 발명의 실시예에 의한 차동 전달 임피던스 증폭기는 입력 노드로부터 전기적 신호를 입력 받는 공통 게이트 증폭기(common gate amplifier) 및 피드백 저항을 가지고, 상기 입력 노드로부터 전기적 신호를 입력받는 공통 소스 증폭기(common source amplifier)를 포함하고, 공통 게이트 증폭기의 출력 신호와 상기 공통 소스 증폭기의 출력 신호는 차동 신호쌍(differential signal pair)을 이룬다.

*대 표 도* - 도1



# 명 세 서

## 청구범위

### 청구항 1

입력 노드로부터 전기적 신호를 입력 받는 공통 게이트 증폭기(common gate amplifier); 및

피드백 저항을 가지고, 상기 입력 노드로부터 전기적 신호를 입력받는 공통 소스 증폭기(common source amplifier)를 포함하고,

공통 게이트 증폭기의 출력 신호와 상기 공통 소스 증폭기의 출력 신호는 차동 신호쌍(differential signal pair)을 이루는 차동 전달 임피던스 증폭기(differential trans-impedance amplifier).

### 청구항 2

제1항에 있어서,

상기 입력 노드에는 공통 게이트 증폭기의 입력 저항을 조절하는 차동 전류원이 전기적으로 연결된 전달 임피던스 증폭기.

### 청구항 3

제1항에 있어서,

금속산화물반도체(Metal Oxide Silicon, MOS) 트랜지스터를 더 포함하되, 상기 MOS 트랜지스터는 입력 노드에 전기적으로 연결된 드레인과, 기준 전위에 전기적으로 연결된 소스 및 상기 피드백 저항에 의하여 조절되는 전압이 인가되는 게이트를 포함하는 차동 전달 임피던스 증폭기.

### 청구항 4

제1항에 있어서,

상기 공통 게이트 증폭기는, 상기 입력 노드에 전기적으로 연결된 드레인과, 부하에 전기적으로 연결되어 출력 신호를 출력하는 소스 및 교류 기준 전위에 전기적으로 연결된 게이트를 가지는 MOS 트랜지스터를 포함하는 차동 전달 임피던스 증폭기.

### 청구항 5

제1항에 있어서,

상기 공통 소스 증폭기는 기준 전위에 연결된 소스와, 상기 입력 노드에 전기적으로 연결된 게이트 및 부하에 전기적으로 연결되어 출력 신호를 출력하는 MOS 트랜지스터를 포함하는 차동 전달 임피던스 증폭기.

### 청구항 6

제1항에 있어서,

상기 공통 게이트 증폭기와 상기 공통 소스 증폭기는 각각 기생 커패시턴스(parasitic capacitance)의 효과를 제거하는 트랜스포머(transformer)를 가지는 부하(load)를 포함하는 차동 전달 임피던스 증폭기.

### 청구항 7

제1항에 있어서,

피드백 저항값을 조절하여 상기 공통 게이트 증폭기와 상기 공통 소스 증폭기의 이득(gain)을 매칭(matching)시키는 차동 전달 임피던스 증폭기(trans impedance amplifier).

## 발명의 설명

### 기 술 분 야

[0001] 본 발명은 차동 전달 임피던스 증폭기에 관한 것이다.

### 배 경 기 술

[0002] 전달 임피던스 증폭기는 전류를 입력받아 전압 신호를 출력하는 형태의 증폭기를 의미한다. 전달 임피던스 증폭기는 100Gb 이더넷용 광학 수신기, 광학 링크 또는 보드간 접속(board to board interconnect)등과 같이 고속 통신용 수신단에 활용된다. 이러한 전달 임피던스 증폭기에 관한 선행 문헌으로 본 출원인이 출원한 한국 공개특허 제2010-0138057가 있다.

## 발명의 내용

### 해결하려는 과제

[0003] 종래의 전달 임피던스 증폭기는 단일단(single ended)구성으로 하나의 입력신호로부터 하나의 출력을 얻는 구조이다. 따라서 노이즈 민감도가 중요한 수신단 등에 전달 임피던스 증폭기를 활용하는 경우에 전원 노이즈 및 접지 노이즈에 의한 영향이 심하다.

[0004] 노이즈에 의한 영향을 줄이기 위하여 단일단-차동단 변환 회로를 부가하는 경우에는 저역 통과 필터를 구현하여야 하므로 다이 사이즈가 커진다. 복제회로(replica circuit)를 이용하면 단일단-차동단 변환 회로를 사용하지 않으나, 마찬가지로 다이 사이즈 측면과 전력 소모가 증가한다는 단점이 있다.

[0005] 본 발명은 상술한 종래 기술의 문제점을 해결하기 위한 것으로, 종래 기술에 비하여 다이 사이즈와 전력 소모를 증가시키지 않은 채로 입력 신호에 대하여 차동 출력을 얻을 수 있는 차동 전달 임피던스 증폭기를 제공하는 것이 본 발명의 목적 중 하나이다.

[0006] 본 발명의 또다른 목적 중 하나는 피드백 저항값을 조절하여 회로의 입력 저항을 조절할 수 있는 차동 전달 임피던스 증폭기를 제공하는 것이다.

### 과제의 해결 수단

[0007] 본 발명의 실시예에 의한 차동 전달 임피던스 증폭기는 입력 노드로부터 전기적 신호를 입력 받는 공통 게이트 증폭기(common gate amplifier) 및 피드백 저항을 가지고, 상기 입력 노드로부터 전기적 신호를 입력받는 공통 소스 증폭기(common source amplifier)를 포함하고, 공통 게이트 증폭기의 출력 신호와 상기 공통 소스 증폭기의 출력 신호는 차동 신호쌍(differential signal pair)을 이룬다.

### 발명의 효과

[0008] 본 발명의 실시예에 의하면 공통 게이트 증폭기와 공통 소스 증폭기의 출력 신호가 각각 차동 신호를 형성하므로, 단일단-차동단 변환 회로 또는 복제 회로를 형성하지 않고도 차동쌍을 구현할 수 있어서 다이 사이즈와 전력 소모을 줄일 수 있다는 장점이 제공된다.

[0009] 또한, 피드백 저항을 조절하여 공통 게이트 증폭기의 입력 저항과 공통 소스 증폭기의 이득을 조절할 수 있어 피드백 저항을 조절하여 대칭적인 차동 출력을 얻을 수 있다는 장점도 또한 제공된다.

### 도면의 간단한 설명

[0010] 도 1은 본 발명의 실시예에 의한차동 전달 임피던스 증폭기를 개요적으로 도시한 회로도이다.

도 2는 본 발명의 다른 실시예에 따른 차동 전달 임피던스 증폭기에 대한 개요적 회로도이다.

도 3은 본 발명의 실시예에 의한 차동 전달 임피던스 증폭기의 입력 임피던스 및 전달 임피던스 이득의 모의시험 및 측정 결과를 도시한 도면이다.

도 4는 본 실시예에 의한 차동 트랜스 임피던스 증폭기의 아이 다이어그램(eye-diagram)이다.

## *발명을 실시하기 위한 구체적인 내용*

[0011] 본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다.

[0012] 한편, 본 출원에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.

[0013] "제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.

[0014] 어떤 구성요소가 다른 구성요소에 "상부에" 또는 "위에"있다고 언급된 때에는, 그 다른 구성요소의 바로 위에 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "접촉하여" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "개재하여"와 "바로 ~개재하여", "~사이에"와 "바로 ~ 사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

[0015] 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

[0016] 각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.

[0017] 본 개시의 실시예들을 설명하기 위하여 참조되는 도면은 설명의 편의 및 이해의 용이를 위하여 의도적으로 크기, 높이, 두께 등이 과장되어 표현되어 있으며, 비율에 따라 확대 또는 축소된 것이 아니다. 또한, 도면에 도시된 어느 구성요소는 의도적으로 축소되어 표현하고, 다른 구성요소는 의도적으로 확대되어 표현될 수 있다.

[0018] 여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.

[0019] 이하에서는 첨부된 도면을 참조하여 본 발명의 실시예에 따른 차동 전달 임피던스 증폭기를 설명한다. 도 1은 차동 전달 임피던스 증폭기를 개요적으로 도시한 회로도이다. 도 1을 참조하면, 본 발명에 따른 차동 전달 임피던스 증폭기는 공통 게이트 증폭기(common gate amplifier, 100)와 피드백 저항을 가지는 공통 소스 증폭기(common source amplifier, 200)을 포함한다.

[0020] 공통 게이트 증폭기(100)은 금속산화물반도체 트랜지스터 M1과 부하저항 $R_L$로 구현되며, 공통 게이트 증폭기(100)의 소스(source)로 입력 전류(in1)가 제공되며, 출력 신호(Vo1)는 드레인으로부터 출력된다. 또한, 공통 게이트 증폭기(100)의 게이트(gate)는 교류 기준 전위에 연결된다. 교류 기준 전위는 교류 소신호 성분이 없어 교류적으로 보면 시간에 따른 변화가 없는 전위를 말한다. 교류 기준 전위는 일 예로, 접지 전위일 수 있으며, 다른 예로, 시간에 따라 변화 없는 일정한 직류 전압을 제공하는 직류 전위일 수 있다.

[0021] 공통 게이트 증폭기(100)의 입력 저항(Rin1)은 트랜지스터 M1의 전달 컨덕턴스 gm1의 역수이며, 공통 게이트 증폭기(100)의 전압 이득은 M1의 전달 컨덕턴스 gm1과 부하저항 $R_L$의 곱인 $gm_1R_L$로 얻어진다. 따라서, 전압 이득과 입력 저항값을 곱하여 입력 전류에 대한 출력 전압 이득(A1)을 구하면 아래의 수학식 1과 같다.

*수학식 1*

[0022] $$A1 = \frac{vo1}{in1} = \frac{vo1}{\frac{vin}{Rin}} = Av \cdot Rin = gm_1 \frac{R_L}{gm_1} = R_L$$

[0023] 즉, 공통 게이트 증폭기에 있어서 트랜지스터 M1은 전류 버퍼(current buffer) 역할을 수행하며, 출력된 전류가 부하 저항($R_L$)에 인가되어 출력 전압 vo1을 형성하는 것을 알 수 있다.

[0024] 전류원(Ibias)은 바이어스 전류를 흘린다. 공통 게이트 증폭기에 포함된 트랜지스터 M1의 동작점(Q point), 전달 컨덕턴스 gm1 등이 전류원에 의한 바이어스 전류에 의하여 결정되므로, 전류원이 인가하는 전류에 의하여 공통 게이트 증폭기의 입력 저항 Rin이 결정된다.

[0025] 공통 소스 증폭기(200)는 입력 전류(in2)가 제공되는 게이트와 기준 전위에 전기적으로 연결된 소스 및 부하에 전기적으로 연결되어 출력 신호(vo2)를 제공하는 드레인을 가지는 트랜지스터 M2와 드레인과 게이트 사이에 연결되는 피드백 저항($R_F$)을 포함한다.

[0026] 피드백 저항을 가지는 공통 소스 증폭기의 입력 전류(in2)에 대한 출력 전압 이득(A2)을 연산하면 아래의 수학식 2와 같다.

*수학식 2*

[0027] $$A2 = \frac{vo2}{in2} = -\frac{R_F}{1 + gm_2 R}$$

[0028] gm2는 트랜지스터 M2의 전달 컨덕턴스이며, R은 트랜지스터 M2에 연결된 부하의 등가저항을 의미한다. 트랜지스터 M3는 트랜지스터 M1과 마찬가지로 게이트가 교류 기준 전원에 연결되어 M2의 능동 부하(active load)로 기능한다. 따라서, 수학식 2의 R은 트랜지스터 M3의 드레인에서 바라보는 M2와 부하 저항 $R_L$의 등가저항이다.

[0029] 수학식 1과 달리 공통 소스 증폭기(200)의 입력 전류(in2)에 대한 출력 전압 이득은 -부호가 있어 입력 신호의 위상과 출력 신호의 위상은 서로 반전된 상태임을 알 수 있다. 수학식 1에서 알 수 있는 바와 같이 공통 게이트 증폭기(100)에 있어서 입력 전류에 대한 전압 이득은 부하 저항의 크기를 조절하여 조절할 수 있으며, 수학식 2에서 알 수 있는 바와 같이 공통 소스 증폭기(200)의 이득은 피드백 저항($R_F$)의 크기를 조절하여 조절할 수 있다. 따라서, 두 저항의 크기를 조절하면 하나의 입력 전류 신호(in)에 대하여 서로 상보적인 전압 신호 출력을 제공하는 차동 전달 임피던스 증폭기를 형성할 수 있다.

[0030] 도 2는 본 발명의 다른 실시예에 따른 차동 전달 임피던스 증폭기에 대한 개요적 회로도이다. 위에서 설명된 실시예와 중복된 부분은 설명을 생략할 수 있다. 도 2를 참조하면, 공통 게이트 증폭기(100)과 공통 소스 증폭기(200)는 변압기(transformer, XFM1, XFM2)를 통하여 출력 신호(vo1, vo2)를 제공한다. 변압기(XFM1, XFM2)는 선로의 기생 커패시턴스(parasitic capacitance)에 의한 영향을 감소시킨다. 따라서 전달 임피던스 증폭기가 고속으로 동작할 수 있도록 하여 대역폭을 향상시킨다.

[0031] 또한, 본 실시예에 있어서는 피드백 저항을 각각 RF1과 RF2로 분할하고, 분할된 저항에 의하여 분압된 전압을 트랜지스터 M4의 게이트에 인가하여 제어한다. 트랜지스터 M4의 게이트에 인가되는 전압을 제어하여 공통 게이트 증폭기에 포함된 트랜지스터 M1의 바이어스 전류를 조절할 수 있으며, 그에 따라 공통 게이트 증폭기(100)의 입력 저항을 조절할 수 있다.

[0032] **모의 시험예**

[0033] 이하에서는 본 발명의 실시예에 따른 차동 트랜스 임피던스 증폭기의 모의 시험예를 첨부된 도면을 참조하여 설명한다. 도 3은 본 발명의 실시예에 따른 차동 트랜스 임피던스 증폭기의 트랜스 임피던스 측정결과와 입력단

입력 임피던스의 모의 시험 및 측정 결과이다.

[0034] 트랜스 임피던스 증폭기는 일반적으로 광 다이오드(photo diode)와 같은 광 수신소자가 광 입력을 받아 형성한 전류를 수신하여 전압 신호로 출력한다. 따라서, 전류 신호를 충분하게 입력 받기 위하여는 전압 신호를 입력받는 전압 모드 증폭기와는 다르게 입력 임피던스가 낮을 것을 요구한다. 또한, 증폭기가 동작하는 전 주파수 영역 대에 있어서 고른 이득을 가질 것이 요청된다.

[0035] 본 실시예에 의한 차동 트랜스 임피던스 증폭기는 도 3에 도시된 바와 같이 50GHz까지 50 내지 55 dbΩ의 고른 트랜스 임피던스 이득(z21)을 가지며, 동일한 주파수 대역에서 대략 20 내지 80Ω의 입력 임피던스(z11)를 가지는 것을 모의시험 및 측정 결과로 확인할 수 있다.

[0036] 도 4는 본 실시예에 의한 차동 트랜스 임피던스 증폭기의 아이 다이어그램(eye-diagram)이다. 도 4a는 10Gb/s, 도 4b는 20Gb/s, 도 4c는 25Gb/s 그리고 도 4d는 32Gb/s의 2^31 -1의 의사난수이진시퀀스(Pseudo Random Binary Sequence)의 아이 다이어그램 측정 결과이다. 각각의 도면에서 확인할 수 있는 바와 같이 본 발명의 실시예에 의한 차동 트랜스 임피던스 증폭기가 동작하는 전 주파수 영역에서 고르게 눈(eye)이 열려있어 높은 신호 품질을 제공하는 것을 확인할 수 있다.

[0037] 본 발명에 대한 이해를 돕기 위하여 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 실시를 위한 실시예로, 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.

## *부호의 설명*


[0038] 100: 공통 게이트 증폭기 200: 공통 소스 증폭기

$R_F$, $R_{F1}$, $R_{F2}$: 피드백 저항 Ibias: 전류원


XFM1, XFM2: 변압기 $R_L$: 부하저항

도면


도면1



도면2



도면3


Z21_simulation
Z21_measurement
Z11_simualtion
Z11_measurement
TZ Gain [dBΩ]
Input impedance [Ω]
Frequency [GHz]
0
10
20
30
40
50
60
70
80
100
120
140
160

도면4

