(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2024년11월07일
(11) 등록번호 10-2727808
(24) 등록일자 2024년11월05일

(51) 국제특허분류(Int. Cl.)
H03M 1/12 (2006.01)
(52) CPC특허분류
H03M 1/1245 (2013.01)
(21) 출원번호 10-2023-7042559
(22) 출원일자(국제) 2022년06월13일
심사청구일자 2023년12월08일
(85) 번역문제출일자 2023년12월08일
(65) 공개번호 10-2024-0001323
(43) 공개일자 2024년01월03일
(86) 국제출원번호 PCT/JP2022/023557
(87) 국제공개번호 WO 2022/264952
국제공개일자 2022년12월22일
(30) 우선권주장
PCT/JP2021/023158 2021년06월18일 일본(JP)
(56) 선행기술조사문헌
JP2010223645 A

(73) 특허권자
미쓰비시덴키 가부시키가이샤
일본국 도쿄도 지요다쿠 마루노우치 2쵸메 7반 3고
(72) 발명자
구와하라 다카시
일본 도쿄도 지요다쿠 마루노우치 2쵸메 7반 3고 미쓰비시덴키 가부시키가이샤 내
아케보시 요시히로
일본 도쿄도 지요다쿠 마루노우치 2쵸메 7반 3고 미쓰비시덴키 가부시키가이샤 내
(74) 대리인
제일특허법인(유)

전체 청구항 수 : 총 16 항 심사관 : 조춘근

(54) 발명의 명칭 **AD 변환 장치**

(57) 요 약

AD 변환 장치(1)는 아날로그 신호를 샘플링 주파수에 의한 샘플링점마다 샘플링 데이터로서 출력하는 AD 변환기(3)와 제어부(4)와 기억부(5)를 구비하고, 제어부(4)는 AD 변환기(3)로부터의 샘플링 데이터를 시계열로 일시적으로 기억하고, 시계열로 판독되는 버퍼 메모리(42)와 솎아냄 제어부(41)를 구비하고, 솎아냄 제어부(41)는 고주

(뒷면에 계속)

대 표 도



파 성분을 포함하는 AD 변환기(3)로부터의 샘플링 데이터에 있어서의 샘플링점을 포함하는 전후 복수의 샘플링 점을 갖는 영역을 고속 샘플링 영역으로 하고, 고속 샘플링 영역 이외의 영역을 솎아냄 비율 $1/N_0$로 샘플링되는 데시메이션 영역으로 하고, 데시메이션 영역에 있어서의 선택된 샘플링 데이터 및 고속 샘플링 영역에 있어서의 샘플링 데이터에 대한 기입 허가를 나타내는 기입 허가 신호를 출력하고, 데시메이션 영역의 샘플링 데이터인지 고속 샘플링 영역의 샘플링 데이터인지를 나타내는 솎아냄 비트 정보를 출력하고, 기억부(5)는 솎아냄 제어부(41)로부터의 기입 허가를 나타내는 기입 허가 신호를 받은 버퍼 메모리(42)에 기억된 샘플링 데이터와 솎아냄 제어부(41)로부터의 솎아냄 비트 정보를 관련시켜 기억한다.

명 세 서

청구범위

청구항 1

아날로그 신호를 샘플링 주파수에 의한 샘플링점마다 디지털 데이터로 변환하고, 상기 샘플링점마다 샘플링 데이터로서 출력하는 AD 변환기와,

상기 AD 변환기로부터의 샘플링 데이터를 시계열로 일시적으로 기억하고, 시계열로 판독하는 버퍼 메모리와, 솎아냄 제어부를 구비하고, 상기 솎아냄 제어부는, 상기 아날로그 신호가 고주파 성분을 포함하는지 여부를 감시하고, 고주파 성분을 포함하면, 고주파 성분을 포함하는 상기 AD 변환기로부터의 샘플링 데이터에 있어서의 샘플링점을 기준점으로서 상기 기준점을 포함하는 전후의 복수의 샘플링점을 갖는 영역을 고속 샘플링 영역으로 하고, 상기 고속 샘플링 영역 이외의 영역을, N_0개의 샘플링점으로부터 1개의 샘플링점을 선택하는 솎아냄 비율 $1/N_0$로 샘플링되는 데시메이션(decimation) 영역으로 하고, 상기 데시메이션 영역에 있어서의 샘플링점 중의 선택된 상기 N_0개마다의 샘플링점에 있어서의 샘플링 데이터 및 상기 고속 샘플링 영역에 있어서의 적어도 일부의 영역의 샘플링점 모두에 있어서의 샘플링 데이터에 대한 기입 허가를 나타내는 기입 허가 신호를 출력하고, 상기 데시메이션 영역의 샘플링점에 있어서의 샘플링 데이터인지 상기 고속 샘플링 영역의 샘플링점에 있어서의 샘플링 데이터인지를 나타내는 솎아냄 비트 정보를 출력하는 제어부와,

상기 버퍼 메모리에 기억된 샘플링 데이터와 상기 솎아냄 제어부로부터의 기입 허가 신호 및 솎아냄 비트 정보를 받고, 상기 솎아냄 제어부로부터의 기입 허가를 나타내는 기입 허가 신호를 받은 샘플링점에 있어서의 상기 버퍼 메모리에 기억된 샘플링 데이터와 상기 솎아냄 제어부로부터의 솎아냄 비트 정보를 관련시켜 기억하는 기억부

를 구비하고,

상기 솎아냄 제어부는,

상기 N_0를 카운트값의 상한값으로서 동작하고, 상기 카운트값을 출력하는 카운터와,

상기 아날로그 신호가 고주파 성분을 포함하는지 여부의 감시를 상기 AD 변환기로부터의 샘플링 데이터에 의해 행하고, 고주파 성분을 포함하는 샘플링 데이터에 있어서의 샘플링점을 트리거점으로서 검지하는 트리거 판정부와,

상기 고속 샘플링 영역의 기준점을 상기 트리거 판정부가 검지한 트리거점으로 하고, 상기 데시메이션 영역에 있어서의 샘플링점 중의 선택된 상기 N_0개마다의 샘플링점을 상기 카운터로부터의 카운트값에 의해 결정하는 솎아냄 판정부를 구비하고,

상기 버퍼 메모리는, 상기 샘플링점마다 상기 카운터로부터의 카운트값을 상기 AD 변환기로부터의 샘플링 데이터에 관련시켜 기억하는

AD 변환 장치.

청구항 2

제1항에 있어서,

상기 트리거 판정부는,

상기 AD 변환기로부터의 샘플링 데이터를 샘플링점마다 시계열로 일시 기억하는 1 데이터 유지부와,

비교값을 기억하는 비교값 유지부와,

상기 트리거점을, 상기 1 데이터 유지부에 일시 기억된 샘플링 데이터가 나타내는 값과 상기 비교값 유지부에 기억된 비교값을 비교하고, 상기 샘플링 데이터의 값이 상기 비교값을 초과한 샘플링 데이터의 샘플링점으로 하는 데이터 비교부

를 구비하는 AD 변환 장치.

청구항 3

제1항에 있어서,

상기 트리거 판정부는,

상기 AD 변환기로부터의 인접하는 2개의 샘플링점에 있어서의 샘플링 데이터마다 시계열로 일시 기억하는 2 데이터 유지부와,

상기 2 데이터 유지부에 일시 기억된 2개의 샘플링 데이터가 나타내는 값의 차를 산출하는 차 산출부와,

차 비교값을 기억하는 차 비교값 유지부와,

상기 트리거점을, 상기 차 산출부에 의해 산출된 차의 값과 상기 차 비교값 유지부에 기억된 차 비교값을 비교하고, 상기 산출된 차의 값이 상기 차 비교값을 초과한 샘플링 데이터의 샘플링점으로 하는 데이터차 비교부

를 구비하는 AD 변환 장치.

청구항 4

제1항 내지 제3항 중 어느 한 항에 있어서,

상기 솎아냄 제어부는, 상기 고속 샘플링 영역에 있어서의 모든 샘플링점에 있어서의 샘플링 데이터에 대해서 기입 허가를 나타내는 기입 허가 신호를 출력하는 AD 변환 장치.

청구항 5

제1항 내지 제3항 중 어느 한 항에 있어서,

상기 고속 샘플링 영역은, 상기 기준점을 포함하는 솎아냄 비율 1인 제1 영역과, 상기 제1 영역에 연속하고, 상기 N_0보다 작은 값인 N_1개의 샘플링점으로부터 1개의 샘플링점을 선택하는 솎아냄 비율 $1/N_1$로 샘플링되는 제2 영역을 갖고,

상기 솎아냄 제어부는, 상기 제1 영역에 있어서의 모든 샘플링점에 있어서의 샘플링 데이터 및 상기 제2 영역에 있어서의 샘플링점 중의 선택된 상기 N_1개마다의 샘플링점에 있어서의 샘플링 데이터에 대해서 기입 허가를 나타내는 기입 허가 신호를 출력하는

AD 변환 장치.

청구항 6

아날로그 신호를 샘플링 주파수에 의한 샘플링점마다 디지털 데이터로 변환하고, 상기 샘플링점마다 샘플링 데이터로서 출력하는 AD 변환기와,

상기 AD 변환기로부터의 샘플링 데이터를 시계열로 일시적으로 기억하고, 시계열로 판독하는 버퍼 메모리와, 솎아냄 제어부를 구비하고, 상기 솎아냄 제어부는, 상기 아날로그 신호가 고주파 성분을 포함하는지 여부를 감시하고, 고주파 성분을 포함하면, 고주파 성분을 포함하는 상기 AD 변환기로부터의 샘플링 데이터에 있어서의 샘플링점을 기준점으로서, 상기 기준점을 포함하는 전후의 복수의 샘플링점을 갖는 솎아냄 비율 1인 제1 영역과, 상기 제1 영역에 연속한 복수의 샘플링점을 갖는, N_0보다 작은 값인 N_1개의 샘플링점으로부터 1개의 샘플링점을 선택하는 솎아냄 비율 $1/N_1$로 샘플링되는 제2 영역을 갖는 영역을 고속 샘플링 영역으로 하고, 상기 고속 샘플링 영역 이외의 영역을, N_0개의 샘플링점으로부터 1개의 샘플링점을 선택하는 솎아냄 비율 $1/N_0$로 샘플링되는 데시메이션(decimation) 영역으로 하고, 상기 데시메이션 영역에 있어서의 샘플링점 중의 선택된 상기 N_0개마다의 샘플링점에 있어서의 샘플링 데이터와 상기 고속 샘플링 영역에 있어서의 상기 제1 영역에 있어서의 모든 샘플링점에서의 샘플링 데이터 및 상기 제2 영역에 있어서의 샘플링점 중의 선택된 상기 N_1개마다의 샘플링점에서의 샘플링 데이터에 대하여 기입 허가를 나타내는 기입 허가 신호를 출력하고, 상기 데시메이션 영역의 샘플링점에 있어서의 샘플링 데이터인지 상기 고속 샘플링 영역의 샘플링점에 있어서의 샘플링 데이터인지를 나타내는 솎아

냄 비트 정보를 출력하는 제어부와,

상기 버퍼 메모리에 기억된 샘플링 데이터와 상기 솎아냄 제어부로부터의 기입 허가 신호 및 솎아냄 비트 정보를 받고, 상기 솎아냄 제어부로부터의 기입 허가를 나타내는 기입 허가 신호를 받은 샘플링점에 있어서의 상기 버퍼 메모리에 기억된 샘플링 데이터와 상기 솎아냄 제어부로부터의 솎아냄 비트 정보를 관련시켜 기억하는 기억부

를 구비하고,

상기 솎아냄 제어부는,

상기 아날로그 신호가 고주파 성분을 포함하는지 여부의 감시를 상기 AD 변환기로부터의 샘플링 데이터에 의해 행하고, 고주파 성분을 포함하는 샘플링 데이터에 있어서의 샘플링점을 트리거점으로서 검지하는 트리거 판정부와,

상기 N_0를 카운트값의 상한값으로서 동작하고, 상기 카운트값을 출력하는 카운터와,

상기 고속 샘플링 영역의 기준점을 상기 트리거 판정부가 검지한 트리거점으로 하고, 상기 제2 영역에 있어서의 샘플링점 중의 선택된 상기 N_1개마다의 샘플링점을 상기 카운터로부터의 카운트값에 의해 결정하고, 상기 데시메이션 영역에 있어서의 샘플링점 중의 선택된 상기 N_0개마다의 샘플링점을 상기 카운터로부터의 카운트값에 의해 결정하는 솎아냄 판정부를 구비하고,

상기 버퍼 메모리는, 상기 샘플링점마다 상기 카운터로부터의 카운트값을 상기 AD 변환기로부터의 샘플링 데이터에 관련시켜 기억하는

AD 변환 장치.

청구항 7

제6항에 있어서,

상기 트리거 판정부는,

상기 AD 변환기로부터의 샘플링 데이터를 샘플링점마다 시계열로 일시 기억하는 1 데이터 유지부와,

비교값을 기억하는 비교값 유지부와,

상기 트리거점을, 상기 1 데이터 유지부에 일시 기억된 샘플링 데이터와 상기 비교값 유지부에 기억된 비교값을 비교하고, 상기 샘플링 데이터의 값이 상기 비교값을 초과한 샘플링 데이터의 샘플링점으로 하는 데이터 비교부

를 구비하는 AD 변환 장치.

청구항 8

제6항에 있어서,

상기 트리거 판정부는,

상기 AD 변환기로부터의 인접하는 2개의 샘플링점에 있어서의 샘플링 데이터마다 시계열로 일시 기억하는 2 데이터 유지부와,

상기 2 데이터 유지부에 일시 기억된 2개의 샘플링 데이터의 값의 차를 산출하는 차 산출부와,

차 비교값을 기억하는 차 비교값 유지부와,

상기 트리거점을, 상기 차 산출부에 의해 산출된 차의 값과 상기 차 비교값 유지부에 기억된 차 비교값을 비교하고, 상기 산출된 차의 값이 상기 차 비교값을 초과한 샘플링 데이터의 샘플링점으로 하는 데이터차 비교부

를 구비하는 AD 변환 장치.

청구항 9

제1항에 있어서,

상기 트리거 판정부는,

상기 AD 변환기로부터의 샘플링 데이터를 샘플링점마다 시계열로 일시 기억하는 데이터 유지부와,

제1 비교값과 상기 제1 비교값보다 작은 제2 비교값을 기억하는 비교값 유지부와,

상기 데이터 유지부에 일시 기억된 샘플링 데이터가 나타내는 값을 상기 비교값 유지부에 기억된 제1 비교값 및 제2 비교값과 비교하고, 당해 비교한 샘플링 데이터의 값이 상기 제1 비교값을 초과한 샘플링 데이터의 샘플링점을 고측 샘플링점으로 하고, 당해 비교한 샘플링 데이터의 값이 상기 제2 비교값 미만인 샘플링 데이터의 샘플링점을 저측 샘플링점으로 하는 데이터 비교부와,

연속하는 설정수의 샘플링점에 있어서, 상기 데이터 비교부가 상기 고측 샘플링점과 상기 저측 샘플링점을 추출하면, 당해 추출된 고측 샘플링점 또는 저측 샘플링점 중 어느 하나의 샘플링점을 상기 트리거점으로 하는 트리거점 추출부

를 구비하는 AD 변환 장치.

청구항 10

제1항에 있어서,

상기 트리거 판정부는,

상기 AD 변환기로부터의 샘플링 데이터를 샘플링점마다 시계열로 일시 기억하는 데이터 유지부와,

제1 비교값과 상기 제1 비교값보다 작은 제2 비교값을 기억하는 비교값 유지부와,

상기 데이터 유지부에 일시 기억된 샘플링 데이터가 나타내는 값을 상기 비교값 유지부에 기억된 제1 비교값 및 제2 비교값과 비교하고, 당해 비교한 샘플링 데이터의 값이 상기 제1 비교값을 초과한 샘플링 데이터의 샘플링점을 고측 샘플링점으로 하고, 당해 비교한 샘플링 데이터의 값이 상기 제2 비교값 미만인 샘플링 데이터의 샘플링점을 저측 샘플링점으로 하는 데이터 비교부와,

연속하는 설정수의 샘플링점에 있어서, 상기 데이터 비교부가 상기 고측 샘플링점 또는 저측 샘플링점의 한쪽의 샘플링점을 2회 추출하고, 또한, 상기 고측 샘플링점 또는 저측 샘플링점의 다른 쪽의 샘플링점을 1회 추출하면, 당해 추출된 고측 샘플링점 또는 저측 샘플링점 중 어느 하나의 샘플링점을 상기 트리거점으로 하는 트리거점 추출부

를 구비하는 AD 변환 장치.

청구항 11

제1항에 있어서,

상기 트리거 판정부는,

상기 AD 변환기로부터의 샘플링 데이터를 샘플링점마다 시계열로 일시 기억하는 데이터 유지부와,

제1 비교값과 상기 제1 비교값보다 작은 제2 비교값을 기억하는 비교값 유지부와,

상기 데이터 유지부에 일시 기억된 샘플링 데이터가 나타내는 값을 상기 비교값 유지부에 기억된 제1 비교값 및 제2 비교값과 비교하고, 당해 비교한 샘플링 데이터의 값이 상기 제1 비교값을 초과한 샘플링 데이터의 샘플링점을 고측 샘플링점으로 하고, 당해 비교한 샘플링 데이터의 값이 상기 제2 비교값 미만인 샘플링 데이터의 샘플링점을 저측 샘플링점으로 하는 데이터 비교부와,

연속하는 설정수의 샘플링점에 있어서, 상기 데이터 비교부가 상기 고측 샘플링점 및 당해 고측 샘플링점의 전후에 존재하는 상기 저측 샘플링점을 추출하면, 당해 추출된 고측 샘플링점 또는 저측 샘플링점 중 어느 하나의 샘플링점을 상기 트리거점으로 하는 트리거점 추출부

를 구비하는 AD 변환 장치.

청구항 12

제7항 내지 제9항 중 어느 한 항에 있어서,

상기 솎아냄 제어부는, 상기 고속 샘플링 영역에 있어서의 모든 샘플링점에 있어서의 샘플링 데이터에 대해서 기입 허가를 나타내는 기입 허가 신호를 출력하는 AD 변환 장치.

청구항 13

제9항 내지 제11항 중 어느 한 항에 있어서,

상기 고속 샘플링 영역은, 상기 기준점을 포함하는 솎아냄 비율 1인 제1 영역과, 상기 제1 영역에 연속하고, 상기 N_0보다 작은 값인 N_1개의 샘플링점으로부터 1개의 샘플링점을 선택하는 솎아냄 비율 $1/N_1$로 샘플링되는 제2 영역을 갖고,

상기 솎아냄 제어부는, 상기 제1 영역에 있어서의 모든 샘플링점에 있어서의 샘플링 데이터 및 상기 제2 영역에 있어서의 샘플링점 중의 선택된 상기 N_1개마다의 샘플링점에 있어서의 샘플링 데이터에 대해서 기입 허가를 나타내는 기입 허가 신호를 출력하는

AD 변환 장치.

청구항 14

제1항에 있어서,

상기 트리거 판정부는,

상기 AD 변환기로부터의 인접하는 2개의 샘플링점에 있어서의 샘플링 데이터마다 시계열로 일시 기억하는 2 데이터 유지부와,

상기 2 데이터 유지부에 일시 기억된 2개의 샘플링 데이터가 나타내는 값의 차를 산출하는 차 산출부와,

차 비교값을 기억하는 차 비교값 유지부와,

상기 차 산출부에 의해 산출된 차의 값과 상기 차 비교값 유지부에 기억된 차 비교값을 비교하고, 상기 산출된 차의 값이 상기 차 비교값을 초과한 샘플링 데이터의 샘플링점을 트리거 후보 샘플링점으로 하는 데이터차 비교부와,

연속하는 설정수의 샘플링점에 있어서, 상기 데이터차 비교부가 복수의 상기 트리거 후보 샘플링점을 추출하면, 당해 추출된 복수의 상기 트리거 후보 샘플링점 중 어느 하나의 샘플링점을 상기 트리거점으로 하는 트리거점 추출부

를 구비하는 AD 변환 장치.

청구항 15

제14항에 있어서,

상기 솎아냄 제어부는, 상기 고속 샘플링 영역에 있어서의 모든 샘플링점에 있어서의 샘플링 데이터에 대해서 기입 허가를 나타내는 기입 허가 신호를 출력하는 AD 변환 장치.

청구항 16

제14항에 있어서,

상기 고속 샘플링 영역은, 상기 기준점을 포함하는 솎아냄 비율 1인 제1 영역과, 상기 제1 영역에 연속하고, 상기 N_0보다 작은 값인 N_1개의 샘플링점으로부터 1개의 샘플링점을 선택하는 솎아냄 비율 $1/N_1$로 샘플링되는 제2 영역을 갖고,

상기 솎아냄 제어부는, 상기 제1 영역에 있어서의 모든 샘플링점에 있어서의 샘플링 데이터 및 상기 제2 영역에 있어서의 샘플링점 중의 선택된 상기 N_1개마다의 샘플링점에 있어서의 샘플링 데이터에 대해서 기입 허가를 나타내는 기입 허가 신호를 출력하는

AD 변환 장치.

청구항 17

삭제

발명의 설명

기 술 분 야

[0001] 본 개시는, 아날로그 신호를 샘플링 주파수에 의해 샘플링하여 디지털 데이터로 변환하여 샘플링 데이터로서 출력하는 AD 변환기와, AD 변환기로부터 출력된 샘플링 데이터를 기억하는 기억부를 구비한 AD 변환 장치에 관한 것이다.

배 경 기 술

[0002] 각종 센싱 기기 및 무선 통신 기기에 있어서, AD 변환기와 기억부를 구비한 AD 변환 장치가 이용된다.

[0003] 일반적으로, AD 변환기의 샘플링 주파수는, 입력되는 아날로그 신호의 주파수에 따라(나이키스트(Nyquist) 주파수의 2배 이상) 설계되기 때문에, 예를 들면, 시간 변화가 급격한 임펄스 신호 등의 고주파 신호가 아날로그 신호에 중첩되어 입력되는 경우, 고주파 신호에 맞추어 샘플링 주파수를 높게 할 필요가 있다.

[0004] 샘플링 주파수가 높아지면, 샘플링 데이터를 기억하는 기억부의 기억 용량도 크게 할 필요가 있고, 또한, 취급하는 샘플링 데이터가 많아지기 때문에, 주변 회로 등도 복잡하고, 대규모로 된다.

[0005] 특허문헌 1에, 아날로그 입력부, 알람 검출부, A/D 변환부, 버퍼 메모리, 메모리 제어부, 애퀴지션 메모리(acquisition memory), 알람 어드레스 메모리(alarm address memory), 기록 제어부, 기록 매체, 표시 제어부, 파형 표시부, 알람 정보 표시부 및 조작부로 구성된 파형 기록 장치가 나타나 있다.

[0006] A/D 변환부는, 아날로그 신호를 소정의 샘플링 간격으로 표본화하고, 표본화 시각을 나타내는 타임스탬프와 아날로그 신호의 레벨을 나타내는 데이터 본체로 이루어지는 시계열 데이터(파형 데이터)로 변환한다.

[0007] 버퍼 메모리는, A/D 변환부로부터 순차적으로 입력되는 파형 데이터를 순차적으로 기억하고, 또한, 먼저 기억된 파형 데이터로부터 순차적으로 판독하여 메모리 제어부에 출력한다.

[0008] 메모리 제어부는, 알람 검출부로부터 입력되는 이상 검출 신호에 근거하여, 이상 파형 데이터에 대해서는 버퍼 메모리로부터 입력된 것을 어떠한 처리 없이 애퀴지션 메모리에 기억시키고, 정상 파형 데이터에 대해서는, 버퍼 메모리로부터 입력된 것을 일정한 비율로 솎아내 애퀴지션 메모리에 기억시킨다.

[0009] 아울러, 이상 파형 데이터의 데이터 번호를 알람 어드레스로서 알람 어드레스 메모리에 기억시킨다.

[0010] 기록 매체는, 애퀴지션 메모리로부터의 파형 데이터와, 이상 파형 데이터의 기억 어드레스가 기록 제어부에 의해 기억된다.

선행기술문헌

특허문헌

[0011] (특허문헌 0001) [특허문헌 1] 일본특허공개 제2010-223645호 공보

발명의 내용

해결하려는 과제

[0012] 특허문헌 1에 나타난 파형 기록 장치에서는, 메모리 제어부가 버퍼 메모리로부터 입력된 정상 파형 데이터를 일정한 비율로 솎아내 애퀴지션 메모리에 기억시키기 때문에, 모든 정상 파형 데이터를 애퀴지션 메모리에 기억시키는 것에 비해서 애퀴지션 메모리의 기억 용량을 작게 할 수 있다.

[0013] 그런데, 파형 데이터로서 표본화 시각을 나타내는 타임스탬프를 포함시키고 있고, 애퀴지션 메모리 및 기록 매체의 소용량화의 저해 요인을 포함하고 있었다.

[0014] 본 개시는 상기한 점에 비추어 이루어진 것이며, AD 변환기로부터 출력된 샘플링 데이터를 기억하는 기억부의 기억 용량(메모리량)을 작게 할 수 있는 AD 변환 장치를 얻는 것을 목적으로 한다.

과제의 해결 수단

[0015] 본 개시에 따른 AD 변환 장치는, 아날로그 신호를 샘플링 주파수에 의한 샘플링점마다 디지털 데이터로 변환하고, 샘플링점마다 샘플링 데이터로서 출력하는 AD 변환기와, AD 변환기로부터의 샘플링 데이터를 시계열로 일시적으로 기억하고, 시계열로 판독되는 버퍼 메모리와, 솎아냄 제어부를 구비하고, 솎아냄 제어부는, 아날로그 신호에 고주파 성분을 포함하는지 여부를 감시하고, 고주파 성분을 포함하면, 고주파 성분을 포함하는 AD 변환기로부터의 샘플링 데이터에 있어서의 샘플링점을 기준점으로 하여 기준점을 포함하는 전후의 복수의 샘플링점을 갖는 영역을 고속 샘플링 영역으로 하고, 고속 샘플링 영역 이외의 영역을, N_0개의 샘플링점으로부터 1개의 샘플링점을 선택하는 솎아냄 비율 $1/N_0$로 샘플링되는 데시메이션 영역으로 하고, 데시메이션 영역에 있어서의 샘플링점 중의 선택된 N_0개마다의 샘플링점에 있어서의 샘플링 데이터 및 고속 샘플링 영역에 있어서의 적어도 일부의 영역의 샘플링점 모두에 있어서의 샘플링 데이터에 대한 기입 허가를 나타내는 기입 허가 신호를 출력하고, 데시메이션 영역의 샘플링점에 있어서의 샘플링 데이터인지 고속 샘플링 영역의 샘플링점에 있어서의 샘플링 데이터인지를 나타내는 솎아냄 비트 정보를 출력하는 제어부와, 버퍼 메모리에 기억된 샘플링 데이터와 솎아냄 제어부로부터의 기입 허가 신호 및 솎아냄 비트 정보를 받고, 솎아냄 제어부로부터의 기입 허가를 나타내는 기입 허가 신호를 받은 샘플링점에 있어서의 버퍼 메모리에 기억된 샘플링 데이터와 솎아냄 제어부로부터의 솎아냄 비트 정보를 관련시켜 기억하는 기억부를 구비하고, 솎아냄 제어부는, N_0개를 카운트값의 상한값으로서 동작하고, 카운트값을 출력하는 카운터와, 아날로그 신호에 고주파 성분을 포함하는지 여부의 감시를 AD 변환기로부터의 샘플링 데이터에 의해 행하고, 고주파 성분을 포함하는 샘플링 데이터에 있어서의 샘플링점을 트리거점으로서 검지하는 트리거 판정부와, 고속 샘플링 영역의 기준점을 트리거 판정부가 검지한 트리거점으로 하고, 데시메이션 영역에 있어서의 샘플링점 중의 선택된 N_0개마다의 샘플링점을 카운터로부터의 카운트값에 의해 결정하는 솎아냄 판정부를 구비하고, 버퍼 메모리는, 샘플링점마다 카운터로부터의 카운트값을 AD 변환기로부터의 샘플링 데이터에 관련시켜 기억한다.

발명의 효과

[0016] 본 개시에 의하면, 아날로그 신호에 고주파 성분을 포함하는 고속 샘플링 영역 이외의 데시메이션 영역의 샘플링 데이터가 솎아냄 비율 $1/N_0$로 샘플링되고, 샘플링된 샘플링 데이터를 솎아냄 비트 정보와 관련시켜 기억부에 기억시키므로, 기억부의 기억 용량을 작게 할 수 있고, N_0개를 카운트값의 상한값으로서 동작하는 카운터로부터의 카운트값에, 솎아냄 제어부 및 버퍼 메모리에 있어서의 샘플링 데이터를 대응시키기 때문에, 기억부에 기억시키는 샘플링 데이터에 대한 절대 시간의 관리를 불필요하게 할 수 있다.

도면의 간단한 설명

[0017] 도 1은 실시의 형태 1에 따른 AD 변환 장치를 나타내는 블럭도이다.

도 2는 실시의 형태 1에 따른 AD 변환 장치에 있어서의 아날로그 입력 신호의 파형과 샘플점의 관계를 나타내는 도면이다.

도 3은 실시의 형태 1에 따른 AD 변환 장치의 주요부를 나타내는 블럭도이다.

도 4는 실시의 형태 1에 따른 AD 변환 장치에 있어서의 아날로그 입력 신호의 파형과 버퍼 메모리 및 기억 수단의 관계를 나타내는 도면이다.

도 5는 실시의 형태 2에 따른 AD 변환 장치의 주요부를 나타내는 블럭도이다.

도 6은 실시의 형태 2에 따른 AD 변환 장치에 있어서의 아날로그 입력 신호의 파형과 샘플점의 관계를 나타내는 도면이다.

도 7은 실시의 형태 3에 따른 AD 변환 장치를 나타내는 블럭도이다.

도 8은 실시의 형태 3에 따른 AD 변환 장치에 있어서의 아날로그 입력 신호의 파형과 샘플점의 관계를 나타내는 도면이다.

도 9는 실시의 형태 4에 따른 AD 변환 장치의 주요부를 나타내는 블럭도이다.

도 10은 실시의 형태 4에 따른 AD 변환 장치에 있어서의 아날로그 입력 신호의 파형과 샘플점의 관계를 나타내는 도면이다.

도 11은 실시의 형태 4에 따른 AD 변환 장치에 있어서, 입력 신호에 있어서의 직사각형파의 하강 부분에 노이즈가 중첩된 파형을 샘플점과 함께 나타내는 도면이다.

도 12는 실시의 형태 5에 따른 AD 변환 장치의 주요부를 나타내는 블럭도이다.

도 13은 실시의 형태 5에 따른 AD 변환 장치에 있어서의 아날로그 입력 신호의 파형과 샘플점의 관계를 나타내는 도면이다.

도 14는 실시의 형태 5에 따른 AD 변환 장치에 있어서, 입력 신호에 있어서의 직사각형파의 하강 부분에 노이즈가 중첩된 파형을 샘플점과 함께 나타내는 도면이다.

발명을 실시하기 위한 구체적인 내용

[0018] 실시의 형태 1.

[0019] 실시의 형태 1에 따른 AD 변환 장치(1)를 도 1 내지 도 4에 근거하여 설명한다.

[0020] AD 변환 장치(1)는, 증폭(AMP) 회로(2)와, AD 변환기(3)와, 제어부(4)와, 기억부(5)를 구비한다.

[0021] 증폭 회로(2)는, 시간적으로 연속하여 입력되는 아날로그 신호를 증폭하여 출력한다.

[0022] AD 변환기(3)는, 증폭 회로(2)로부터의 아날로그 신호를 클럭 신호 CLK에 동기하여 아날로그 신호를 디지털 신호로 변환한다.

[0023] 즉, AD 변환기(3)는, 증폭 회로(2)로부터의 아날로그 신호를 샘플링 주파수에 의한 샘플링점(sampling point)마다 디지털 데이터로 변환하고, 샘플링점마다 샘플링 데이터로서 출력한다.

[0024] 도 1에 있어서, 샘플링 데이터를 DATA로서 나타낸다. 다른 도면에 있어서도 동일하게 나타낸다.

[0025] 샘플링 주파수는 AD 변환기(3)에 입력되는 클럭 신호 CLK의 주파수이다.

[0026] 클럭 신호 CLK의 주파수는, 아날로그 신호에 중첩되는, 시간 변화가 급격한 임펄스성 노이즈(임펄스 신호) 등의 고주파 신호에 따른 나이키스트 주파수의 2배 이상이다.

[0027] 샘플링 데이터는 샘플링점에 있어서의 아날로그 신호의 값(레벨, 파고 진폭)을 디지털로 나타내는 데이터이며, 일례로서 10비트(Bit)의 데이터이다.

[0028] 제어부(4)는, AD 변환기(3)로부터 출력된 샘플링 데이터를 클럭 신호 CLK에 동기하여 카운트값에 관련시켜 시계열로 일시적으로 기억하는 기능과, AD 변환기(3)로부터 출력된 샘플링 데이터를 감시하고, 고속 샘플링 영역 HR 또는 솎아냄 처리를 행하는 데시메이션(decimation) 영역 DR인지를 검지하는 기능과, 일시적으로 기억한 샘플링 데이터를 클럭 신호 CLK에 동기하여 시계열로 판독하고, 판독한 샘플링 데이터에 대한 기입 허가 신호 및 솎아냄 비트 정보를 출력하는 기능을 갖는다.

[0029] 도 1에 있어서, 기입 허가 신호를 WR-EN, 솎아냄 비트 정보를 DEC-BIT로서 나타낸다. 다른 도면에 있어서도 동일하게 나타낸다.

[0030] 기입 허가 신호는, 판독된 샘플링 데이터를 기억부(5)가 기억하는지 여부를 나타내는 신호이며, 1비트로 구성되고, 「1」이 기입 허가를, 「0」이 기입 불가를 나타낸다.

[0031] 솎아냄 비트 정보(decimation bit information)는, 판독된 샘플링 데이터가 고속 샘플링 영역 HR의 샘플링 데이터인지, 데시메이션 영역 DR의 샘플링 데이터인지를 나타내는 신호이며, 1비트로 구성되고, 「1」이 데시메이션 영역 DR의 샘플링 데이터를, 「0」이 고속 샘플링 영역 HR의 샘플링 데이터를 나타낸다.

[0032] 제어부(4)는 솎아냄 제어부(41)와 버퍼 메모리(42)를 구비한다.

[0033] 솎아냄 제어부(41)는, 아날로그 신호에 고주파 성분을 포함하는지 여부를 감시하고, 도 2에 도시되는 바와 같이, 아날로그 신호에 고주파 성분을 포함하면, 고주파 성분을 포함하는 AD 변환기(3)로부터의 샘플링 데이터에 있어서의 샘플링점을 기준점(트리거점)으로 하여 기준점을 포함하는 전후의 복수의 샘플링점을 갖는 영역을

고속 샘플링 영역 HR로 하고, 고속 샘플링 영역 HR 이외의 영역을, N_0개의 샘플링점으로부터 1개의 샘플링점을 선택하는 솎아냄 비율(decimation rate) $1/N_0$로 샘플링되는 데시메이션 영역 DR로 한다.

[0034] 도 2에 나타낸 트리거점을 포함하는 펄스 길이 S는 감시 대상으로 하는 임펄스 신호의 펄스 길이이다. 펄스 길이 S는 샘플링점의 개수에 의해 나타나고, 사전에 상정된 펄스 길이 S에 대해서 N_0가 큰 값으로 설정된다.

[0035] 일례로서, 사전에 상정된 펄스 길이 S가 8개의 샘플링점을 포함하는 영역의 펄스 길이라고 상정하면, N_0를 10으로 한다.

[0036] 또, 펄스 길이 S는, 트리거점의 전단의 복수의 샘플링점을 포함하는 영역의 펄스 길이를 프리트리거(pre-trigger) 샘플 펄스 길이 S1로 하고, 트리거점을 포함하는 후단의 샘플링점을 포함하는 영역의 펄스 길이를 포스트트리거(post-trigger) 샘플 펄스 길이 S2라고 정의하고, S=S1+S2라고 정의한다.

[0037] 이 일례에 있어서는, 프리트리거 샘플 펄스 길이 S1은 4개의 샘플링점을 포함하는 영역의 펄스 길이이며, 포스트트리거 샘플 펄스 길이 S2는 4개의 샘플링점을 포함하는 영역의 펄스 길이이다.

[0038] 펄스 길이 S를 포함하는 고속 샘플링 영역 HR은, 데시메이션 영역 DR의 솎아냄 비율을 결정하는 N_0의 2배인 $2N_0$개, 이 일례에서는 20개의 샘플링점을 포함하는 영역이다.

[0039] 즉, 일례로서, 고속 샘플링 영역 HR은, 펄스 길이 S의 전단을 4개의 샘플링점, 후단을 8개의 샘플링점을 포함하는 영역을 합한 20개의 샘플링점을 포함하는 영역이다.

[0040] 고속 샘플링 영역 HR에 있어서의 $2N_0$개(20개)의 샘플링점에 대한 샘플링 데이터 모두에 기입 허가를 나타내는 기입 허가 신호가 주어진다.

[0041] 또, 임펄스 신호가 발생하는 것은, 트리거점의 전후 $2N_0$개의 샘플링점에 한정되므로, 고속 샘플링 영역 HR은 트리거점을 포함하는 $2N_0$개의 샘플링점을 포함하는 영역이면 좋고, 트리거점을 중심으로 전후 동일한 수의 샘플링점을 포함하는 영역으로 해도 좋다.

[0042] 요점은, 고속 샘플링 영역 HR은 트리거점을 포함하는 $2N_0$개의 샘플링점을 포함하는 영역을 만족하면 된다.

[0043] 이와 같이, $2N_0$개의 샘플링점을 포함하는 고속 샘플링 영역 HR로 하는 것에 의해, 임펄스 신호는 반드시 고속 샘플링 영역 HR에 포함된다.

[0044] 고속 샘플링 영역 HR은, 최소한, 데시메이션 영역 DR의 솎아냄 비율을 결정하는 N_0와 프리트리거 샘플 펄스 길이 S1의 합의 샘플링점을 포함하는 영역이면 된다.

[0045] 한편, 데시메이션 영역 DR에 있어서의 N_0개, 본 실시의 형태 1에서는 10개의 샘플링점 중 1개의 샘플링점에 대한 샘플링 데이터에 기입 허가를 나타내는 기입 허가 신호가 주어지고, 나머지 (N_0-1)개, 본 실시의 형태 1에서는 9개의 샘플링점에 대한 샘플링 데이터에 기입 불가를 나타내는 기입 허가 신호가 주어진다.

[0046] 즉, 데시메이션 영역 DR에서는, 솎아냄 비율 $1/N_0$의 비율로 샘플링점에 대한 샘플링 데이터에 기입 허가를 나타내는 기입 허가 신호가 주어진다.

[0047] 따라서, 솎아냄 제어부(41)는, 데시메이션 영역 DR에 있어서의 샘플링점 중의 선택된 N_0개마다의 샘플링점에 있어서의 샘플링 데이터 및 고속 샘플링 영역 HR에 있어서의 적어도 일부의 영역의 샘플링점 모두, 본 실시의 형태 1에서는 고속 샘플링 영역 HR의 샘플링점 모두에 있어서의 샘플링 데이터에 대해서 기입 허가를 나타내는 기입 허가 신호를 출력한다.

[0048] 도 2에 있어서, 기입 허가를 나타내는 기입 허가 신호가 주어지는 샘플링 데이터에 있어서의 샘플링점을 검은 동그라미로 나타내고, 기입 불가를 나타내는 기입 허가 신호가 주어지는 샘플링 데이터에 있어서의 샘플링점을 흰 동그라미로 나타낸다.

[0049] 또, 솎아냄 제어부(41)는, 데시메이션 영역 DR의 샘플링점에 있어서의 샘플링 데이터인지 고속 샘플링 영역 HR의 샘플링점에 있어서의 샘플링 데이터인지를 나타내는 솎아냄 비트 정보를 출력한다.

[0050] 솎아냄 제어부(41)는 카운터(411)와 트리거 판정부(412)와 솎아냄 판정부(413)를 구비한다.

[0051] 카운터(411)는, N_0개를 카운트값 CNT의 상한값으로서 동작하고, 카운트값 CNT를 출력한다.

[0052] 카운터(411)의 카운트값 CNT는, 트리거 판정부(412)와 솎아냄 판정부(413)에 주어지고, 버퍼 메모리(42)에 주어진다.

[0053] 카운터(411)는, 시계열로 일시적으로 기억되는 AD 변환기(3)로부터의 샘플링 데이터를 카운트값 CNT로 라벨화하기 위해 이용된다.

[0054] 카운터(411)는, 클럭 신호 CLK에 동기하여 (N_0-1)로부터 0까지 N_0개의 수를 연속적으로 반복하여 카운트하는 프리런 카운터(free-run counter)이다.

[0055] 즉, 카운터(411)는, 카운트값 (N_0-1)로부터 순차적으로 1씩 감소되고, 카운트값이 0이 되면, 리셋되어 다시 카운트값 (N_0-1)로부터 순차적으로 1씩 감소되는 카운트값을 출력한다.

[0056] 트리거 판정부(412)는, 아날로그 신호에 고주파 성분을 포함하는지 여부의 감시를 AD 변환기(3)로부터의 샘플링 데이터에 의해 행하고, 고주파 성분을 포함하는 샘플링 데이터에 있어서의 샘플링점을 기준점으로 하는 트리거점으로서 검지한다.

[0057] 트리거 판정부(412)는, 클럭 신호 CLK에 동기하여 시계열로 샘플링점마다 입력된 AD 변환기(3)로부터의 샘플링 데이터를 감시하고, 고주파 성분을 포함하는 샘플링 데이터를 검지한다.

[0058] 요컨대, 트리거 판정부(412)는, AD 변환기(3)로부터의 샘플링 데이터를 실시간으로 감시하고, 임펄스 신호를 실시간으로 검지하여, 임펄스 신호를 검지한 트리거점을 솎아냄 판정부(413)에 부여한다.

[0059] 트리거 판정부(412)는, 도 3에 도시되는 바와 같이, 1 데이터 유지부(4121)와 비교값 유지부(4122)와 데이터 비교부(4123)를 구비한다.

[0060] 1 데이터 유지부(4121)는, AD 변환기(3)로부터의 샘플링 데이터를 샘플링점마다 시계열로 일시 기억한다.

[0061] 1 데이터 유지부(4121)는, 샘플링 데이터를 일시 기억할 때에, 샘플링 데이터에 카운터(411)의 카운트값 CNT를 관련시켜 기억한다.

[0062] 1 데이터 유지부(4121)는, 마이크로프로세서(MPU/CPU)의 내부에 있는 레지스터이며, 클럭 신호 CLK에 동기하여 시계열로 순차적으로 1개씩 샘플링 데이터를 기억하고, 판독한다.

[0063] 1 데이터 유지부(4121)를 구성하는 레지스터의 기억 용량은, 샘플링 데이터의 비트수와 카운터(411)의 카운트값 CNT를 나타내는 비트수의 합이면 좋다.

[0064] 비교값 유지부(4122)는, 샘플링 데이터가 고주파 성분을 나타내는 값인지 여부를 판정하기 위한 임계값인 비교값을 기억한다.

[0065] 비교값 유지부(4122)는, ROM인 반도체 메모리의 일부에 의해 구성된다.

[0066] 데이터 비교부(4123)는, 클럭 신호 CLK에 동기하여 1 데이터 유지부(4121)로부터 판독된 샘플링 데이터가 나타내는 값과 비교값 유지부(4122)에 기억된 비교값을 비교하고, 샘플링 데이터의 값이 비교값을 초과한 샘플링 데이터의 샘플링점을 트리거점으로서 솎아냄 판정부(413)에 부여한다.

[0067] 데이터 비교부(4123)는, 1 데이터 유지부(4121)에 일시 기억된 AD 변환기(3)로부터의 샘플링 데이터와 비교값 유지부(4122)에 기억된 비교값의 대소 관계를 실시간으로 감시하고 있다.

[0068] 1 데이터 유지부(4121)로부터 판독된 샘플링 데이터가 나타내는 값이 비교값 유지부(4122)에 기억된 비교값을 상회한다고 하는 것은 대진폭(large amplitude)의 신호가 아날로그 신호에 중첩되고 있는 것을 의미하고, 대진폭의 신호를 검출하는 것으로 임펄스성의 고주파 신호가 발생했다고 볼 수 있다.

[0069] 트리거점은 1 데이터 유지부(4121)에 의해 샘플링 데이터에 관련된 카운터(411)의 카운트값 CNT로서 표현된다.

[0070] 데이터 비교부(4123)는 마이크로프로세서에 의해 구성된다.

[0071] 솎아냄 판정부(413)는, 고속 샘플링 영역 HR의 기준점을 트리거 판정부(412)가 검지한 트리거점으로 하고, 또,

데시메이션 영역 DR에 있어서의 샘플링점 중의 선택된 N_0개마다의 샘플링점을 카운터(411)로부터의 카운트값 CNT에 의해 결정한다.

[0072] 솎아냄 판정부(413)는, 마이크로프로세서에 의해 구성된다.

[0073] 솎아냄 판정부(413)는, 트리거 판정부(412)로부터의 트리거점을 기준으로 프리트리거 샘플 펄스 길이 S1 및 포스트트리거 샘플 펄스 길이 S2를 설정하고, S1과 S2의 합인 펄스 길이 S를 설정한 다음에 고속 샘플링 영역 HR을 결정한다.

[0074] 고속 샘플링 영역 HR 이외는 데시메이션 영역 DR로서 결정한다.

[0075] 솎아냄 판정부(413)는, 고속 샘플링 영역 HR로서 결정한 영역 내에 존재하는 샘플링점 모두에 대해서 카운터(411)로부터의 카운트값 CNT에 관련시켜 기입 허가를 나타내는 기입 허가 신호를 클럭 신호 CLK에 동기하여 기억부(5)에 출력한다.

[0076] 솎아냄 판정부(413)는, 동시에, 카운터(411)로부터의 카운트값 CNT에 관련시켜 고속 샘플링 영역 HR의 샘플링 데이터를 나타내는 솎아냄 비트 정보를 클럭 신호 CLK에 동기하여 기억부(5)에 출력한다.

[0077] 솎아냄 판정부(413)는, 데시메이션 영역 DR로서 결정한 영역 내에 존재하는 샘플링점에 대해, N_0개의 샘플링점으로부터 1개의 샘플링점을 선택하고, 카운터(411)로부터의 카운트값 CNT에 관련시켜 기입 허가를 나타내는 기입 허가 신호를 클럭 신호 CLK에 동기하여 기억부(5)에 출력한다.

[0078] 또, 나머지 (N_0-1)개의 샘플링점에 대해서 카운터(411)로부터의 카운트값 CNT에 관련시켜 기입 불가를 나타내는 기입 허가 신호를 클럭 신호 CLK에 동기하여 기억부(5)에 출력한다.

[0079] 솎아냄 판정부(413)는, 실시의 형태 1에서는, 데시메이션 영역 DR에 있어서, 카운터(411)로부터의 카운트값 CNT가 「0」인 경우에, 카운트값 「0」에 관련시켜 기입 허가를 나타내는 기입 허가 신호를, 카운트값 CNT가 「N_0-1」부터 「1」인 경우에, 각각의 카운트값에 관련시켜 기입 불가를 나타내는 기입 허가 신호를 기억부(5)에 출력한다.

[0080] 솎아냄 판정부(413)는, 동시에, 카운터(411)로부터의 카운트값 CNT에 관련시켜 데시메이션 영역 DR의 샘플링 데이터를 나타내는 솎아냄 비트 정보를 클럭 신호 CLK에 동기하여 기억부(5)에 출력한다.

[0081] 버퍼 메모리(42)는, AD 변환기(3)로부터의 샘플링 데이터를 시계열로 일시적으로 기억하고, 시계열로 판독한다.

[0082] 버퍼 메모리(42)는 FIFO(first in, first out) 메모리이며, 클럭 신호 CLK에 동기하여 AD 변환기(3)로부터의 샘플링 데이터에 샘플링점마다 카운터(411)로부터의 카운트값 CNT를 관련시켜 기억하고, 시계열로 판독된다.

[0083] 버퍼 메모리(42)는, 도 4에 도시되는 바와 같이, 1개의 샘플링점에 대해서 샘플링 데이터를 기억하는 데이터 기억 영역(42a)과 카운트값 CNT를 기억하는 타이밍 기억 영역(42b)으로 이루어지는 데이터 영역을 $2N_0$개 갖는 기억 용량을 갖는다.

[0084] 버퍼 메모리(42)는, $2N_0$개의 기억 용량을 갖는 것에 의해, 솎아냄 판정부(413)에 의해 결정된 고속 샘플링 영역 HR에 있어서의 $2N_0$개의 샘플링점에 대한 샘플링 데이터를 모두 일시 기억할 수 있다.

[0085] 또, 버퍼 메모리(42)의 기억 용량은, 최소한, (N_0+S1)개의 데이터 영역을 갖는 기억 영역을 갖는 용량이면 좋다.

[0086] 실시의 형태 1에서는, 일례로서, 1개의 데이터 영역은 10비트의 샘플링 데이터와, 4 비트의 카운트값 CNT의 기억 용량을 갖는다.

[0087] 도 4에 버퍼 메모리(42)에 샘플링 데이터와 카운트값 CNT가 기억된 상태를 나타내고 있고, 제1 데이터 영역에, 트리거점인 샘플링점에 있어서의 「2」를 나타내는 카운트값 CNT와 샘플링 데이터가 기억되고, 제2 데이터 영역에 카운트값 CNT 「2」의 1 클럭 전의 「3」을 나타내는 카운트값 CNT와 트리거점의 하나 전의 샘플링점에 있어서의 샘플링 데이터가 기억되고, 제3 데이터 영역 이후 제8 데이터 영역까지 순차적으로 1 클럭 전의 샘플링점에 있어서의 샘플링 데이터와 1씩 증가하는 카운트값 CNT가 기억된다.

[0088] 제9 데이터 영역에 제8 데이터 영역의 1 클럭 전의 샘플링점에 있어서의 샘플링 데이터와 카운트값 CNT의 「0」

이 기억되고, 제10 데이터 영역 이후 제18 데이터 영역까지 순차적으로 1 클럭 전의 샘플링점에 있어서의 샘플링 데이터와 1씩 증가하는 카운트값 CNT가 기억되고, 제19 데이터 영역에 제18 데이터 영역의 1 클럭 전의 샘플링점에 있어서의 샘플링 데이터와 카운트값 CNT의 「0」이 기억되고, 제20 데이터 영역에 제19 데이터 영역의 1 클럭 전의 샘플링점에 있어서의 샘플링 데이터와 카운트값 CNT의 「1」이 기억된다.

[0089] 버퍼 메모리(42)는, 클럭 신호 CLK에 동기하여 제20 데이터 영역에 기억된 샘플링 데이터와 카운트값 CNT가 판독되는 것과 동시에, 제1 데이터 영역 내지 제19 데이터 영역에 기억된 샘플링 데이터와 카운트값 CNT가 각각 1개 전의 데이터 영역에 시프트하고, 제1 데이터 영역에 AD 변환기(3)로부터의 다음의 샘플링점에 있어서의 샘플링 데이터가 기억된다.

[0090] 즉, 버퍼 메모리(42)는, 클럭 신호 CLK에 동기하여 제1 데이터 영역에 AD 변환기(3)로부터의 샘플링 데이터를 판독하고, 판독한 샘플링 데이터에 대한 샘플링점의 카운터(411)로부터의 카운트값 CNT를 관련시켜 기억하고, 제1 데이터 영역 내지 제($2N_0$-1) 데이터 영역에 기억된 샘플링 데이터와 카운트값 CNT를 이전의 데이터 영역에 시프트시키고, 제 $2N_0$ 데이터 영역에 기억된 샘플링 데이터와 카운트값 CNT가 판독된다.

[0091] 솎아냄 제어부(41)와 버퍼 메모리(42)는 동일한 클럭 신호 CLK에 동기하여 제어되기 때문에, 솎아냄 제어부(41)에 있어서의 솎아냄 판정부(413)로부터의 기입 허가 신호 및 솎아냄 비트 정보가 출력되는 타이밍과, 버퍼 메모리(42)로부터 샘플링 데이터가 판독되는 타이밍은, 동일한 샘플링점에 대해서 동일하다.

[0092] 즉, 솎아냄 제어부(41)에 있어서의 솎아냄 판정부(413)로부터 출력되는 기입 허가 신호 및 솎아냄 비트 정보에 관련된 카운터(411)로부터의 카운트값 CNT와 버퍼 메모리(42)로부터 판독되는 샘플링 데이터에 관련된 카운터(411)로부터의 카운트값 CNT는 동일하다.

[0093] 예를 들면, 도 4에 도시되는 바와 같이, 버퍼 메모리(42)의 제1 데이터 영역에 AD 변환기(3)로부터 출력된 샘플링 데이터가, 트리거 판정부(412)에 의해, 트리거점으로서 검지되면, 솎아냄 판정부(413)는 이 때의 카운터(411)로부터의 카운트값 CNT 「2」를 포함하는 프리트리거 샘플 펄스 길이 S1로부터 전단의 카운트값 CNT 「9」까지 관련된 샘플링 데이터를 고속 샘플링 영역 HR에 있어서의 샘플링 데이터로서, 카운트값 CNT 「2」로부터 카운트값 CNT 「9」까지 대해 기입 허가를 나타내는 기입 허가 신호로 하기 때문에, 버퍼 메모리(42)의 제1 데이터 영역부터 제8 영역에 기억된 샘플링 데이터가 기억부(5)에 기억된다고 인식된다.

[0094] 또, 카운트값 CNT 「2」 이후인 포스트트리거 샘플 펄스 길이 S2를 포함하는 카운트값 CNT 「1」, 「0」, 「9」~ 「0」에 관련되는 AD 변환기(3)로부터 출력되는 샘플링 데이터에 대해서도 솎아냄 판정부(413)는 고속 샘플링 영역 HR에 있어서의 샘플링 데이터로서, 기입 허가를 나타내는 기입 허가 신호로 하기 때문에, 클럭 신호 CLK에 동기하여 순차적으로 버퍼 메모리(42)에 기억되는 샘플링 데이터도 기억부(5)에 기억된다고 인식된다.

[0095] 또한, 솎아냄 판정부(413)는, 데시메이션 영역 DR에 있어서의 카운트값 CNT 「0」에 대해서 기입 허가를 나타내는 기입 허가 신호로 하기 때문에, 버퍼 메모리(42)에 기억된 카운트값 CNT 「0」에 대한 샘플링 데이터가 기억부(5)에 기억된다고 인식된다.

[0096] 기억부(5)는, AD 변환기(3)에 의해 아날로그 신호를 디지털 변환한 디지털 데이터를 최종적으로 기억하고, 보존한다.

[0097] 기억부(5)는, 버퍼 메모리(42)에 기억된 샘플링 데이터와 솎아냄 제어부(41)로부터의 기입 허가 신호 및 솎아냄 비트 정보를 받고, 솎아냄 제어부(41)로부터의 기입 허가를 나타내는 기입 허가 신호를 받은 샘플링점에 있어서의 버퍼 메모리(42)에 기억된 샘플링 데이터와 솎아냄 제어부(41)로부터의 솎아냄 비트 정보를 관련시켜 기억한다.

[0098] 기억부(5)는, 클럭 신호 CLK에 동기하여, 클럭 신호 CLK에 동기하여 출력된 솎아냄 제어부(41)로부터의 기입 허가 신호에 근거하여, 클럭 신호 CLK에 동기하여 판독된 버퍼 메모리(42)로부터의 샘플링 데이터에, 클럭 신호 CLK에 동기하여 출력된 솎아냄 제어부(41)로부터의 솎아냄 비트 정보를 관련시켜 기억하는지 여부를 제어한다.

[0099] 즉, 기억부(5)는, 기입 허가 신호가 기입 허가를 나타내는 샘플링점에 대한 버퍼 메모리(42)로부터의 샘플링 데이터에 솎아냄 제어부(41)로부터의 솎아냄 비트 정보를 관련시켜 기억 영역에 기억한다.

[0100] 실시의 형태 1에서는, 솎아냄 판정부(413)가 고속 샘플링 영역 HR로서 결정한 영역 내에 존재하는 샘플링점 모두에 대해서 카운터(411)로부터의 카운트값 CNT에 관련시켜 기입 허가를 나타내는 기입 허가 신호를 출력하므로, 고속 샘플링 영역 HR에 존재하는 카운터(411)로부터의 카운트값 CNT에 관련된 버퍼 메모리(42)로부

터의 샘플링 데이터 각각이, 솎아냄 제어부(41)로부터의 고속 샘플링 영역 HR의 샘플링 데이터를 나타내는 솎아냄 비트 정보에 관련시켜 기억부(5)에 있어서의 기억 영역의 단위 영역에 기억된다.

[0101] 예를 들면, 기억부(5)에, 솎아냄 판정부(413)에 의해 결정된 고속 샘플링 영역 HR에 있어서의, 프리트리거 샘플 펄스 길이 S1을 포함하는 N_0개의 샘플링 데이터와 포스트트리거 샘플 펄스 길이 S2를 포함하는 N_0개의 샘플링 데이터의 합계 $2N_0$개의 샘플링점에 대한 샘플링 데이터 모두가 기억되고, 보존된다.

[0102] 또, 솎아냄 판정부(413)가 데시메이션 영역 DR로서 결정한 영역 내에 존재하는 샘플링점에 대해서 N_0개의 샘플링점으로부터 1개의 샘플링점에 대응하는 카운터(411)로부터의 카운트값 CNT, 일례로서 카운트값 CNT 「0」에 관련시켜 기입 허가를 나타내는 기입 허가 신호를 출력하므로, 카운트값 CNT 「0」에 관련된 버퍼 메모리(42)로부터의 샘플링 데이터가, 솎아냄 제어부(41)로부터의 데시메이션 영역 DR의 샘플링 데이터를 나타내는 솎아냄 비트 정보에 관련시켜 기억부(5)에 있어서의 기억 영역의 단위 영역에 기억된다.

[0103] 기억부(5)의 기억 영역은, 도 1에 도시되는 바와 같이, 데이터 영역(5a)과 솎아냄 비트 정보 영역(5b)으로 이루어지고, 1개의 샘플링점에 대한 샘플링 데이터마다 단위 영역으로 여겨진다.

[0104] 실시의 형태 1에서는, 샘플링 데이터를 10비트, 솎아냄 비트 정보를 1비트로 하고 있기 때문에, 단위 영역으로서의 기억 용량이 작다.

[0105] 또, 데시메이션 영역 DR에 있어서의 샘플링 데이터는, 솎아냄 비율 $1/N_0$로 기억부(5)의 기억 영역에 기억되기 때문에, 데시메이션 영역 DR에 있어서의 샘플링 데이터를 모두 기억부(5)의 기억 영역에 기억시키는 것에 비해서, 기억부(5)의 기억 용량을 실질적으로 $1/N_0$로 삭감할 수 있다.

[0106] 다음에, AD 변환기(3)로부터 출력된 샘플링 데이터를 기억부(5)의 기억 영역에 기억시키는 AD 변환 장치(1)의 동작에 대해 설명한다.

[0107] 클럭 신호 CLK에 의한 샘플링 주파수에 동기하여 출력된 AD 변환기(3)로부터의 샘플링 데이터는, 순차적으로, 클럭 신호 CLK에 동기하여, 클럭 신호 CLK에 동기하여 출력된 카운터(411)의 카운트값에 관련시켜 버퍼 메모리(42)의 제1 영역에 일시 기억된다. 버퍼 메모리(42)의 제1 영역에 일시 기억된 샘플링 데이터와 카운트값 CNT는 제$2N_0$ 데이터 영역을 향해 순차적으로 시프트되고, 버퍼 메모리(42)로부터 출력된다.

[0108] 한편, 샘플링 주파수에 동기하여 출력된 AD 변환기(3)로부터의 샘플링 데이터는, 순차적으로, 클럭 신호 CLK에 동기하여, 클럭 신호 CLK에 동기하여 출력된 카운터(411)의 카운트값에 관련시켜 트리거 판정부(412)의 1 데이터 유지부(4121)에 일시 기억된다.

[0109] 1 데이터 유지부(4121)에 일시 기억된 샘플링 데이터가 나타내는 값은 비교값 유지부(4122)에 기억된 임계값인 비교값과 데이터 비교부(4123)에 의해 비교되고, 샘플링 데이터가 나타내는 값이 비교값을 초과하고 있으면, 초과한 샘플링 데이터에 대한 샘플링점을 트리거점으로서 카운터값과 함께 솎아냄 판정부(413)에 부여한다.

[0110] 솎아냄 판정부(413)는, 트리거점을 포함하는 $2N_0$개의 샘플링점을 포함하는 영역을 고속 샘플링 영역 HR로 결정하고, 고속 샘플링 영역 HR 이외의 영역을 데시메이션 영역 DR로 결정한다.

[0111] 고속 샘플링 영역 HR에 존재하는 샘플링점을 나타내는 카운터값에 대해서, 솎아냄 판정부(413)는, 카운트값 CNT에 관련시켜, 기입 허가를 나타내는 기입 허가 신호와 고속 샘플링 영역 HR의 샘플링 데이터를 나타내는 솎아냄 비트 정보를 클럭 신호 CLK에 동기하여 기억부(5)에 출력한다.

[0112] 기입 허가 신호와 솎아냄 비트 정보는, 클럭 신호 CLK에 동기하여 기억부(5)에 출력되기 때문에, 클럭 신호 CLK에 동기하여 기억부(5)에 출력된 버퍼 메모리(42)로부터의 샘플링 데이터와 동일한 카운트값을 나타낸다.

[0113] 그 결과, 고속 샘플링 영역 HR에 존재하는 샘플링점에 대한 샘플링 데이터는 고속 샘플링 영역 HR의 샘플링 데이터를 나타내는 솎아냄 비트 정보에 관련시켜 기억부(5)에 기억된다.

[0114] 한편, 데시메이션 영역 DR에 존재하는 샘플링점을 나타내는 카운터값에 대해서, 솎아냄 판정부(413)는, 카운트값 CNT에 관련시켜, 1개의 카운터값, 예를 들면 「0」에 관련시켜 기입 허가를 나타내는 기입 허가 신호를, 나머지 (N_0-1)개의 카운터값에 관련시켜 기입 불가를 나타내는 기입 허가 신호를, 데시메이션 영역 DR의 샘플링 데이터를 나타내는 솎아냄 비트 정보와 함께 클럭 신호 CLK에 동기하여 기억부(5)에 출력한다.

[0115] 기입 허가 신호와 솎아냄 비트 정보는, 클럭 신호 CLK에 동기하여 기억부(5)에 출력되기 때문에, 클럭 신호 CLK에 동기하여 기억부(5)에 출력된 버퍼 메모리(42)로부터의 샘플링 데이터와 동일한 카운트값을 나타낸다.

[0116] 그 결과, 데시메이션 영역 DR에 존재하는 1개의 샘플링점에 대한 샘플링 데이터는 데시메이션 영역 DR의 샘플링 데이터를 나타내는 솎아냄 비트 정보에 관련시켜 기억부(5)에 기억된다.

[0117] 나머지 (N_0-1)개의 샘플링점에 대한 샘플링 데이터는, 기입 허가 신호가 기입 불가를 나타내므로, 기억부(5)에 기억되지 않는다.

[0118] 결과적으로, 기억부(5)에는, 솎아냄 판정부(413)에서 결정된 고속 샘플링 영역 HR에 존재하는 샘플링 데이터 모두와 솎아냄 판정부(413)에서 결정된 데시메이션 영역 DR에 존재하는 1/N_0(솎아냄 비율)개의 샘플링 데이터가 기억된다.

[0119] 즉, 고주파 성분을 포함하는 임펄스 신호가 발생한 타이밍에서 임펄스 신호를 포함하는 고속 샘플링 영역 HR에 존재하는 샘플링 데이터 모두가 기억부(5)에 보존되고, 임펄스 신호가 발생하고 있지 않은 타이밍인 데시메이션 영역 DR에 존재하는 샘플링 데이터에 대해서는 솎아냄 비율 1/N_0로 솎아내어져 기억부(5)에 보존된다.

[0120] 이상과 같이, 실시의 형태 1에 따른 AD 변환 장치(1)는, 제어부(4)가 AD 변환기(3)로부터의 샘플링 데이터를 시계열로 일시적으로 기억하고, 시계열로 판독되는 버퍼 메모리(42)를 구비하고, 제어부(4)에 있어서의 솎아냄 제어부(41)가, 아날로그 신호에 고주파 성분을 포함하는지 여부를 감시하고, 고주파 성분을 포함하면, 고주파 성분을 포함하는 AD 변환기(3)로부터의 샘플링 데이터에 있어서의 샘플링점을 기준점으로 하여 기준점을 포함하는 전후의 복수의 샘플링점을 갖는 영역을 고속 샘플링 영역 HR로 하고, 고속 샘플링 영역 HR 이외의 영역을, N_0개의 샘플링점으로부터 1개의 샘플링점을 선택하는 솎아냄 비율 1/N_0로 샘플링되는 데시메이션 영역 DR로 하고, 데시메이션 영역 DR에 있어서의 샘플링점 중의 선택된 N_0개마다의 샘플링점에 있어서의 샘플링 데이터 및 고속 샘플링 영역 HR에 있어서의 샘플링점 모두에 있어서의 샘플링 데이터에 대한 기입 허가를 나타내는 기입 허가 신호를 출력하고, 데시메이션 영역 DR의 샘플링점에 있어서의 샘플링 데이터인지 고속 샘플링 영역 HR의 샘플링점에 있어서의 샘플링 데이터인지를 나타내는 솎아냄 비트 정보를 출력하고, 기억부(5)가 버퍼 메모리(42)에 기억된 샘플링 데이터와 솎아냄 제어부(41)로부터의 기입 허가 신호 및 솎아냄 비트 정보를 받고, 솎아냄 제어부(41)로부터의 기입 허가를 나타내는 기입 허가 신호를 받은 샘플링점에 있어서의 버퍼 메모리(42)에 기억된 샘플링 데이터와 솎아냄 제어부(41)로부터의 솎아냄 비트 정보를 관련시켜 기억하므로, 기억부(5)의 기억 용량, 즉 메모리 사이즈를, AD 변환기(3)로부터의 샘플링 데이터를 모두 기억시키는 기억부(5)의 메모리 사이즈에 대해서 실질 1/N_0로 삭감할 수 있다.

[0121] AD 변환기(3)에 입력되는 아날로그 신호를 관측하는 것에 있어서, 아날로그 신호에 임펄스 신호의 발생 빈도가 낮은 경우, 많은 기간은 기억부(5)로의 기억, 보존이 1/N_0로 솎아내져, 기억부(5)의 메모리 사이즈 삭감 효과가 크다.

[0122] 특히, 버퍼 메모리(42)가 AD 변환기(3)로부터의 샘플링 데이터를 시계열로 일시적으로 기억하고, 시계열로 판독하고, 솎아냄 제어부(41)가 아날로그 신호에 고주파 성분을 포함하는지 여부를 실시간으로 감시하고, 기억부(5)에 샘플링 데이터에 관련시켜 솎아냄 비트 정보를 기억하기 때문에, 기억부(5)에 대한 기억을 위한 용량이 매우 작은, 예를 들면 1비트의 솎아냄 비트 정보에 의해 샘플링 데이터를 관리할 수 있다.

[0123] 더욱이, 버퍼 메모리(42)에 AD 변환기(3)로부터의 샘플링 데이터를 모두 시계열로 일시적으로 기억하기 때문에, AD 변환기(3)에 입력되는 아날로그 신호에 임펄스 신호가 비동기적으로 발생해도, 시간축 상의 샘플점에 대한 샘플링 데이터를 잃는 일 없이, 고속 샘플링 영역 HR과 데시메이션 영역 DR을 명확하게 구별하여, 데시메이션 영역 DR에 존재하는 샘플링 데이터를 솎아냄 비율 1/N_0로 기억부(5)에 기억할 수 있다.

[0124] 또, N_0개를 카운트값의 상한값으로서 동작하는 카운터(411)로부터의 카운트값에, 솎아냄 제어부(41) 및 버퍼 메모리(42)에 있어서의 샘플링 데이터를 대응시키기 때문에, 기억부(5)에 기억시키는 샘플링 데이터에 대한 절대 시간의 관리가 불필요하게 할 수 있다.

[0125] 솎아냄 제어부(41)가, AD 변환기(3)로부터의 샘플링 데이터를 샘플링점마다 시계열로 일시 기억하는 1 데이터 유지부(4121)를 갖고, 1 데이터 유지부(4121)에 일시 기억된 샘플링 데이터와, 비교값 유지부(4122)에 기억된 비교값을 데이터 비교부(4123)에 의해 비교하고, 샘플링 데이터의 값이 비교값을 초과한 샘플링 데이터의 샘플

링점을 트리거점으로 하므로, 효율적으로 고주파 신호를 검지할 수 있다.

[0126] 실시의 형태 2.

[0127] 실시의 형태 2에 따른 AD 변환 장치(1)를 도 5 및 도 6에 근거하여 설명한다.

[0128] 실시의 형태 2에 따른 AD 변환 장치(1)는, 실시의 형태 1에 따른 AD 변환 장치(1)에 대해서 트리거 판정부(412)의 구성이 다른 것뿐이며, 그 외의 점에 대해서는 동일하다.

[0129] 또, 도 5 및 도 6 중, 도 1 내지 도 4에 첨부된 부호와 동일 부호는 동일 또는 상당 부분을 나타낸다.

[0130] 실시의 형태 1에 따른 AD 변환 장치(1)에 있어서의 트리거 판정부(412)가, 1 데이터 유지부(4121)에 일시 기억된 샘플링 데이터와, 비교값 유지부(4122)에 기억된 비교값을 데이터 비교부(4123)에 의해 비교하고, 샘플링 데이터의 값이 비교값을 초과한 샘플링 데이터의 샘플링점을 트리거점으로 하고 있는 데 비해, 실시의 형태 2에 따른 AD 변환 장치(1)에 있어서의 트리거 판정부(412)는, 2 데이터 유지부(4124)와 차 산출부(4125)와 차 비교값 유지부(4126)와 데이터차 비교부(4127)를 구비하고, 2 데이터 유지부(4124)에 일시 기억된 2개의 샘플링 데이터의 값의 차를 차 산출부(4125)에 의해 산출하고, 차 산출부(4125)에 의해 산출한 차의 값과 차 비교값 유지부(4126)에 기억된 차 비교값을 데이터차 비교부(4127)에 의해 비교하고, 산출된 차의 값이 차 비교값을 초과한 샘플링 데이터의 샘플링점을 트리거점으로 하고 있다.

[0131] 2 데이터 유지부(4124)는, AD 변환기(3)로부터의 샘플링 데이터를 인접하는, 즉, 연속하는 2개의 샘플링점마다 시계열로 일시 기억한다.

[0132] 2 데이터 유지부(4124)는, 2개의 샘플링 데이터를 각각 일시 기억할 때에, 샘플링 데이터에 카운터(411)의 카운트값 CNT를 관련시켜 기억한다.

[0133] 2 데이터 유지부(4124)는, 마이크로프로세서(MPU/CPU)의 내부에 있는 레지스터이며, 제1 영역(a)과 제2 영역(b)을 갖는다.

[0134] 2 데이터 유지부(4124)는, 클럭 신호 CLK에 동기하여 시계열로 순차적으로 1개씩 샘플링 데이터를 카운터(411)의 카운트값 CNT에 관련시켜 제1 영역(a)에 기억하고, 판독하는 것과 동시에, 제1 영역(a)에 일시 기억된 카운트값 CNT에 관련된 샘플링 데이터는 클럭 신호 CLK에 동기하여 제2 영역(b)에 시프트되고, 시프트된 제2 영역(b)에 일시 기억된 카운트값 CNT에 관련된 샘플링 데이터는 판독된다.

[0135] 2 데이터 유지부(4124)를 구성하는 레지스터에 있어서의 제1 영역(a) 및 제2 영역(b)의 기억 용량은 각각, 샘플링 데이터의 비트수와 카운터(411)의 카운트값 CNT를 나타내는 비트수의 합이면 좋다.

[0136] 차 산출부(4125)는, 2 데이터 유지부(4124)에 일시 기억된 2개의 샘플링 데이터의 값의 차를 산출한다.

[0137] 차 산출부(4125)는, 2 데이터 유지부(4124)의 제1 영역(a)에 기억된 샘플링 데이터의 값으로부터 제2 영역(b)에 기억된 샘플링 데이터의 값을 감산하고, 감산한 값의 절대값을 출력하는 감산부이다.

[0138] 차 비교값 유지부(4126)는, 샘플링 데이터가 고주파 성분을 나타내는 값인지 여부를 판정하기 위한, 인접하는 2개의 샘플링점에 대한 샘플링 데이터의 값의 차의 임계값인 차 비교값을 기억한다.

[0139] 차 비교값 유지부(4126)는, ROM인 반도체 메모리의 일부에 의해 구성된다.

[0140] 데이터차 비교부(4127)는, 클럭 신호 CLK에 동기하여 차 산출부(4125)에 의해 산출된 차의 절대값과 차 비교값 유지부(4126)에 기억된 차 비교값을 비교하고, 산출된 차의 절대값이 차 비교값을 초과하면, 제1 영역(a) 및 제2 영역(b)에 일시 기억된 인접하는 2개의 샘플링 데이터의 값의 차이가 큰, 즉, 변화량이 큰 샘플링점을 트리거점으로서 솎아냄 판정부(413)에 부여한다.

[0141] 데이터차 비교부(4127)는, 차 산출부(4125)에 의해 산출된 차의 절대값과 차 비교값 유지부(4126)에 기억된 차 비교값의 대소 관계를 실시간으로 감시하고 있다.

[0142] 차 산출부(4125)에 의해 산출된 차의 절대값이 차 비교값 유지부(4126)에 기억된 차 비교값을 상회한다고 하는 것은, 제1 영역(a) 및 제2 영역(b)에 일시 기억된 인접하는 2개의 샘플링 데이터 사이의 값의 차이가 큰 것, 환언하면, 인접하는 샘플링 데이터 사이에 시간 변동이 급격한 신호가 아날로그 신호에 중첩되고 있는 것을 의미하고, 이것을 검출하는 것으로 임펄스성의 고주파 신호가 발생했다고 볼 수 있다.

[0143] 트리거점은 2 데이터 유지부(4124)에 의해 기억된 값이 큰 샘플링 데이터에 관련된 카운터(411)의 카운트값 CNT

이다.

[0144] 차 산출부(4125) 및 데이터차 비교부(4127)는 마이크로프로세서에 의해 구성된다.

[0145] 이와 같이 구성된 실시의 형태 2에 따른 AD 변환 장치(1)도, 실시의 형태 1에 따른 AD 변환 장치(1)와 마찬가지의 효과를 발휘한다.

[0146] 즉, 인접하는 2개의 샘플링 데이터 사이의 값의 차이가, 규정값보다 큰 것을 조건으로 트리거 검지를 행하도록 했기 때문에, 급격한 시간 변화를 동반하는 고주파 신호를 효율적으로 추출할 수 있고, 샘플링 데이터에 대한 기억부(5)의 기억 용량의 삭감을 할 수 있다.

[0147] 또한, 실시의 형태 2에 따른 AD 변환 장치(1)는, 관측 대상으로 하는 아날로그 신호의 신호 진폭이 작은 경우라도, 관측 대상으로 하는 아날로그 신호의 시간 변화가 급격하면 고주파 성분을 포함하는 신호로서 추출할 수 있으므로, 관측 대상으로 하는 아날로그 신호를 잃는 것을 방지할 수 있다.

[0148] 실시의 형태 3.

[0149] 실시의 형태 3에 따른 AD 변환 장치(1)를 도 7 및 도 8에 근거하여 설명한다.

[0150] 실시의 형태 3에 따른 AD 변환 장치(1)는, 실시의 형태 1에 따른 AD 변환 장치(1)에 대해서 솎아냄 판정부(413)의 구성이 다른 것뿐이며, 그 외의 점에 대해서는 동일하다.

[0151] 또, 도 7 및 도 8 중, 도 1 내지 도 4에 첨부된 부호와 동일 부호는 동일 또는 상당 부분을 나타낸다.

[0152] 실시의 형태 3에 따른 AD 변환 장치(1)는, AD 변환기(3)에 입력되는 아날로그 신호에 중첩되는 고주파 신호가, 정전기 방전 잡음으로 대표되는 임펄스성의 고주파 신호와 같이 고주파 신호의 파형 형상이 기지인 경우에 유효하다.

[0153] 정전기 방전 잡음으로 대표되는 임펄스성의 고주파 신호의 파형 형상은, 일반적으로, 검지되는 트리거점에서는 매우 급격한 임펄스성의 피크가 생기고 있고, 그 후, 완만한 진폭 변동이 계속하는 파형 형상이다.

[0154] 실시의 형태 1에 따른 AD 변환 장치(1)에 있어서의 솎아냄 판정부(413)가, 고속 샘플링 영역 HR에 존재하는 샘플링 데이터 모두에 대해서 기입 허가를 나타내는 기입 허가 신호를 출력하는 데 비해, 실시의 형태 3에 따른 AD 변환 장치(1)에 있어서의 솎아냄 판정부(413)는, 솎아냄 설정부(4131)와 메모리 제어부(4132)를 구비하고, 솎아냄 설정부(4131)가 복수의 솎아냄 비율을 갖고, 메모리 제어부(4132)가 고속 샘플링 영역 HR과 데시메이션 영역 DR을 결정하고, 또한, 고속 샘플링 영역 HR을 복수의 영역으로 나누어, 고속 샘플링 영역 HR의 제1 영역 HR1에 존재하는 샘플링 데이터 모두에 대해서 기입 허가를 나타내는 기입 허가 신호를 출력하고, 나머지의 영역 HR2 등에 대해 데시메이션 영역 DR에 대한 솎아냄 비율 $1/N_0$보다 큰 솎아냄 비율 $1/N_1$ 등으로 샘플링하여 나머지의 영역 HR2 등에 있어서의 샘플링점 내의 선택된 N_0보다 작은 값인 N_1개 등마다의 샘플링점에 있어서의 샘플링 데이터에 대해서 기입 허가를 나타내는 기입 허가 신호를 출력한다.

[0155] 실시의 형태 3에 따른 AD 변환 장치(1)에 있어서는, 도 8에 도시되는 바와 같이, 고속 샘플링 영역 HR과 데시메이션 영역 DR을 결정하고, 고속 샘플링 영역 HR을 제1 영역 HR1 내지 제3 영역 HR3으로 나누고 있다.

[0156] 고속 샘플링 영역 HR에 있어서의 제1 영역 HR1은 기준점을 포함하는 솎아냄 비율 1, 즉, 솎아냄 없는 영역이며, 제2 영역 HR2는, 제1 영역 HR1에 연속하고, N_0보다 작은 값인 N_1개의 샘플링점으로부터 1개의 샘플링점을 선택하는 솎아냄 비율 $1/N_1$로 샘플링되는 영역이며, 제3 영역 HR3은, 제2 영역 HR2에 연속하고, N_0보다 작고, N_1보다 큰 값인 N_2개의 샘플링점으로부터 1개의 샘플링점을 선택하는 솎아냄 비율 $1/N_2$로 샘플링되는 영역이다.

[0157] 솎아냄 제어부(41)는, 제1 영역 HR1에 있어서의 모든 샘플링점에 있어서의 샘플링 데이터, 제2 영역 HR2에 있어서의 샘플링점 중의 선택된 상기 N_1개마다의 샘플링점에 있어서의 샘플링 데이터, 및 제3 영역 HR3에 있어서의 샘플링점 중의 선택된 상기 N_2개마다의 샘플링점에 있어서의 샘플링 데이터에 대해서 기입 허가를 나타내는 기입 허가 신호를 출력한다.

[0158] 솎아냄 제어부(41)는 카운터(411)와 트리거 판정부(412)와 솎아냄 판정부(413)를 구비한다.

[0159] 솎아냄 판정부(413)는 솎아냄 설정부(4131)와 메모리 제어부(4132)를 구비한다.

[0160] 솎아냄 설정부(4131)는, 기억부(5)로의 솎아냄 보존에 관한 파라미터를 사용자가 설정하는 인터페이스이며, 일

례로서, 고속 샘플링 영역 HR의 제1 영역 HR1이 솎아냄 없음(코드 00) 및 펄스 길이 s1, 제2 영역 HR2가 솎아냄 비율 $1/N_1$(코드 01) 및 펄스 길이 s2, 제3 영역 HR3이 솎아냄 비율 $1/N_2$(코드 10) 및 펄스 길이 s3, 데시메이션 영역 DR이 솎아냄 비율 $1/N_0$(코드 11)의 4가지가 설정되고, 기억된다.

[0161] 일례로서, N_0가 32, N_1이 2, N_2가 4로서 솎아냄 비율이 1/32, 1/2, 1/4이며, s1이 샘플링점 8개분의 8 샘플, s2가 샘플링점 8개분의 8 샘플, s3이 샘플링점 16개분의 16 샘플의 길이에 상당하고, s1＋s2＋s3이 N_0로 하고 있다.

[0162] 메모리 제어부(4132)는, 고속 샘플링 영역 HR의 기준점을 트리거 판정부(412)가 검지한 트리거점으로 하고, 솎아냄 설정부(4131)에 의해 설정된 파라미터에 근거하여, 트리거점을 기준으로 트리거점을 포함하는 펄스 길이 s1의 제1 영역 HR1과, 펄스 길이 s2의 제2 영역 HR2와, 펄스 길이 s3의 제3 영역 HR3을 설정하고, 고속 샘플링 영역 HR 이외를 데시메이션 영역 DR로서 결정한다.

[0163] 메모리 제어부(4132)는, 마이크로프로세서에 의해 구성된다.

[0164] 또, 메모리 제어부(4132)는, 제2 영역 HR2에 있어서의 샘플링점 중의 선택된 N_1개마다의 샘플링점을, 제3 영역 HR3에 있어서의 샘플링점 중의 선택된 N_2개마다의 샘플링점을, 데시메이션 영역 DR에 있어서의 샘플링점 중의 선택된 N_0개마다의 샘플링점을, 각각 카운터(411)로부터의 카운트값 CNT에 의해 결정한다.

[0165] 메모리 제어부(4132)는, 제1 영역 HR1로서 결정한 영역 내에 존재하는 샘플링점 모두에 대해서 카운터(411)로부터의 카운트값 CNT에 관련시켜 기입 허가를 나타내는 기입 허가 신호를 클럭 신호 CLK에 동기하여 기억부(5)에 출력한다.

[0166] 메모리 제어부(4132)는, 동시에, 카운터(411)로부터의 카운트값 CNT에 관련시켜 제1 영역 HR1의 샘플링 데이터를 나타내는 솎아냄 비트 정보를 클럭 신호 CLK에 동기하여 기억부(5)에 출력한다.

[0167] 이 때의 솎아냄 비트 정보는, 고속 샘플링 영역 HR의 제1 영역 HR1을 나타내는 코드 「00」의 2 비트의 정보이다.

[0168] 메모리 제어부(4132)는, 제2 영역 HR2로서 결정한 영역 내에 존재하는 샘플링점에 대해, N_1개의 샘플링점으로부터 1개의 샘플링점을 선택하고, 카운터(411)로부터의 카운트값 CNT에 관련시켜 기입 허가를 나타내는 기입 허가 신호를 클럭 신호 CLK에 동기하여 기억부(5)에 출력한다.

[0169] 또, 나머지 (N_1-1)개의 샘플링점에 대해서 카운터(411)로부터의 카운트값 CNT에 관련시켜 기입 불가를 나타내는 기입 허가 신호를 클럭 신호 CLK에 동기하여 기억부(5)에 출력한다.

[0170] 메모리 제어부(4132)는, 동시에, 카운터(411)로부터의 카운트값 CNT에 관련시켜 제2 영역 HR2의 샘플링 데이터를 나타내는 솎아냄 비트 정보를 클럭 신호 CLK에 동기하여 기억부(5)에 출력한다.

[0171] 이 때의 솎아냄 비트 정보는, 고속 샘플링 영역 HR의 제2 영역 HR2를 나타내는 코드 「01」의 2 비트의 정보이다.

[0172] 메모리 제어부(4132)는, 제3 영역 HR3으로서 결정한 영역 내에 존재하는 샘플링점에 대해, N_2개의 샘플링점으로부터 1개의 샘플링점을 선택하고, 카운터(411)로부터의 카운트값 CNT에 관련시켜 기입 허가를 나타내는 기입 허가 신호를 클럭 신호 CLK에 동기하여 기억부(5)에 출력한다.

[0173] 또, 나머지 (N_2-1)개의 샘플링점에 대해서 카운터(411)로부터의 카운트값 CNT에 관련시켜 기입 불가를 나타내는 기입 허가 신호를 클럭 신호 CLK에 동기하여 기억부(5)에 출력한다.

[0174] 메모리 제어부(4132)는, 동시에, 카운터(411)로부터의 카운트값 CNT에 관련시켜 제3 영역 HR3의 샘플링 데이터를 나타내는 솎아냄 비트 정보를 클럭 신호 CLK에 동기하여 기억부(5)에 출력한다.

[0175] 이 때의 솎아냄 비트 정보는, 고속 샘플링 영역 HR의 제3 영역 HR3을 나타내는 코드 「10」의 2 비트의 정보이다.

[0176] 메모리 제어부(4132)는, 데시메이션 영역 DR로서 결정한 영역 내에 존재하는 샘플링점에 대해, N_0개의 샘플링점으로부터 1개의 샘플링점을 선택하고, 카운터(411)로부터의 카운트값 CNT에 관련시켜 기입 허가를 나타내는 기

입 허가 신호를 클럭 신호 CLK에 동기하여 기억부(5)에 출력한다.

[0177] 또, 나머지 (N_0-1)개의 샘플링점에 대해서 카운터(411)로부터의 카운트값 CNT에 관련시켜 기입 불가를 나타내는 기입 허가 신호를 클럭 신호 CLK에 동기하여 기억부(5)에 출력한다.

[0178] 솎아냄 판정부(413)는, 동시에, 카운터(411)로부터의 카운트값 CNT에 관련시켜 데시메이션 영역 DR의 샘플링 데이터를 나타내는 솎아냄 비트 정보를 클럭 신호 CLK에 동기하여 기억부(5)에 출력한다.

[0179] 이 때의 솎아냄 비트 정보는, 데시메이션 영역 DR을 나타내는 코드 「11」의 2 비트의 정보이다.

[0180] 다음에, AD 변환기(3)로부터 출력된 샘플링 데이터를 기억부(5)의 기억 영역에 기억시키는 AD 변환 장치(1)의 동작에 대해 설명한다.

[0181] 클럭 신호 CLK에 의한 샘플링 주파수에 동기하여 출력된 AD 변환기(3)로부터의 샘플링 데이터는, 실시의 형태 1에 따른 AD 변환 장치(1)와 마찬가지로, 클럭 신호 CLK에 동기하여, 클럭 신호 CLK에 동기하여 출력된 카운터(411)의 카운트값에 관련시켜, 순차적으로, 버퍼 메모리(42)의 제1 영역 내지 제2N_0 데이터 영역에 일시 기억된다.

[0182] 한편, 실시의 형태 1에 따른 AD 변환 장치(1)와 마찬가지로, 샘플링 주파수에 동기하여 출력된 AD 변환기(3)로부터의 샘플링 데이터는 트리거 판정부(412)에 입력되고, 샘플링 데이터를 실시간으로 감시하고, 검지한 트리거점을 카운터값과 함께 솎아냄 판정부(413)에 부여한다.

[0183] 솎아냄 판정부(413)에 있어서의 메모리 제어부(4132)는, 트리거점을 포함하는 N_0개의 샘플링점을 포함하는 영역을 고속 샘플링 영역 HR로 결정하고, 고속 샘플링 영역 HR 이외의 영역을 데시메이션 영역 DR로 결정한다.

[0184] 메모리 제어부(4132)는, 아울러, 고속 샘플링 영역 HR에 있어서의 제1 영역 HR1로부터 제3 영역 HR3을 결정한다.

[0185] 고속 샘플링 영역 HR의 제1 영역 HR1에 존재하는 샘플링점을 나타내는 카운터값에 대해서, 메모리 제어부(4132)는, 카운트값 CNT에 관련시켜, 기입 허가를 나타내는 기입 허가 신호와 제1 영역 HR1의 샘플링 데이터를 나타내는 솎아냄 비트 정보를 클럭 신호 CLK에 동기하여 기억부(5)에 출력한다.

[0186] 기입 허가 신호와 솎아냄 비트 정보는, 클럭 신호 CLK에 동기하여 기억부(5)에 출력되기 때문에, 클럭 신호 CLK에 동기하여 기억부(5)에 출력된 버퍼 메모리(42)로부터의 샘플링 데이터와 동일한 카운트값을 나타낸다.

[0187] 그 결과, 고속 샘플링 영역 HR의 제1 영역 HR1에 존재하는 샘플링점에 대한 샘플링 데이터는 제1 영역 HR1의 샘플링 데이터를 나타내는 솎아냄 비트 정보에 관련시켜 기억부(5)에 기억된다.

[0188] 제2 영역 HR2에 존재하는 샘플링점을 나타내는 카운터값에 대해서, 메모리 제어부(4132)는, 카운트값 CNT에 관련시켜, N_1개마다의 카운터값에 관련시켜 기입 허가를 나타내는 기입 허가 신호를, 나머지 (N_1-1)개의 카운터값에 관련시켜 기입 불가를 나타내는 기입 허가 신호를, 제2 영역 HR2의 샘플링 데이터를 나타내는 솎아냄 비트 정보와 함께 클럭 신호 CLK에 동기하여 기억부(5)에 출력한다.

[0189] 기입 허가 신호와 솎아냄 비트 정보는, 클럭 신호 CLK에 동기하여 기억부(5)에 출력되기 때문에, 클럭 신호 CLK에 동기하여 기억부(5)에 출력된 버퍼 메모리(42)로부터의 샘플링 데이터와 동일한 카운트값을 나타낸다.

[0190] 그 결과, 제2 영역 HR2에 존재하는 N_1개마다의 샘플링점에 대한 샘플링 데이터는 제2 영역 HR2의 샘플링 데이터를 나타내는 솎아냄 비트 정보에 관련시켜 기억부(5)에 기억된다.

[0191] 나머지 (N_1-1)개의 샘플링점에 대한 샘플링 데이터는, 기입 허가 신호가 기입 불가를 나타내므로, 기억부(5)에 기억되지 않는다.

[0192] 제3 영역 HR3에 존재하는 샘플링점을 나타내는 카운터값에 대해서, 메모리 제어부(4132)는, 카운트값 CNT에 관련시켜, N_2개마다의 카운터값에 관련시켜 기입 허가를 나타내는 기입 허가 신호를, 나머지 (N_2-1)개의 카운터값에 관련시켜 기입 불가를 나타내는 기입 허가 신호를, 제3 영역 HR3의 샘플링 데이터를 나타내는 솎아냄 비트 정보와 함께 클럭 신호 CLK에 동기하여 기억부(5)에 출력한다.

[0193] 기입 허가 신호와 솎아냄 비트 정보는, 클럭 신호 CLK에 동기하여 기억부(5)에 출력되기 때문에, 클럭 신호 CLK

에 동기하여 기억부(5)에 출력된 버퍼 메모리(42)로부터의 샘플링 데이터와 동일한 카운트값을 나타낸다.

[0194] 그 결과, 제3 영역 HR3에 존재하는 N_2개마다의 샘플링점에 대한 샘플링 데이터는 제3 영역 HR3의 샘플링 데이터를 나타내는 솎아냄 비트 정보에 관련시켜 기억부(5)에 기억된다.

[0195] 나머지 (N_2-1)개의 샘플링점에 대한 샘플링 데이터는, 기입 허가 신호가 기입 불가를 나타내므로, 기억부(5)에 기억되지 않는다.

[0196] 한편, 데시메이션 영역 DR에 존재하는 샘플링점을 나타내는 카운터값에 대해서, 메모리 제어부(4132)는, 카운트값 CNT에 관련시켜, N_0개마다의 카운터값에 관련시켜 기입 허가를 나타내는 기입 허가 신호를, 나머지 (N_0-1)개의 카운터값에 관련시켜 기입 불가를 나타내는 기입 허가 신호를, 데시메이션 영역 DR의 샘플링 데이터를 나타내는 솎아냄 비트 정보와 함께 클럭 신호 CLK에 동기하여 기억부(5)에 출력한다.

[0197] 기입 허가 신호와 솎아냄 비트 정보는, 클럭 신호 CLK에 동기하여 기억부(5)에 출력되기 때문에, 클럭 신호 CLK에 동기하여 기억부(5)에 출력된 버퍼 메모리(42)로부터의 샘플링 데이터와 동일한 카운트값을 나타낸다.

[0198] 그 결과, 데시메이션 영역 DR에 존재하는 N_0개마다의 샘플링점에 대한 샘플링 데이터는 데시메이션 영역 DR의 샘플링 데이터를 나타내는 솎아냄 비트 정보에 관련시켜 기억부(5)에 기억된다.

[0199] 나머지 (N_0-1)개의 샘플링점에 대한 샘플링 데이터는, 기입 허가 신호가 기입 불가를 나타내므로, 기억부(5)에 기억되지 않는다.

[0200] 그 결과로서, 기억부(5)에는, 메모리 제어부(4132)에서 결정된 고속 샘플링 영역 HR의 제1 영역 HR1에 존재하는 샘플링 데이터 모두와, 메모리 제어부(4132)에서 결정된 제2 영역 HR2에 존재하는 $1/N_1$(솎아냄 비율)개의 샘플링 데이터, 메모리 제어부(4132)에서 결정된 제3 영역 HR3에 존재하는 $1/N_2$(솎아냄 비율)개의 샘플링 데이터, 및 메모리 제어부(4132)에서 결정된 데시메이션 영역 DR에 존재하는 $1/N_0$(솎아냄 비율)개의 샘플링 데이터가 기억된다.

[0201] 즉, 임펄스 신호의 급격한 파형이 발생한 타이밍에 급격한 파형을 포함하는 제1 영역 HR1에 존재하는 샘플링 데이터 모두가 기억부(5)에 보존되고, 임펄스 신호가 완만한 파형인 타이밍인 제2 영역 HR2 및 제3 영역 HR3에 존재하는 샘플링 데이터에 대해서는 솎아냄 비율 $1/N_1$ 및 $1/N_2$로 솎아내지고, 임펄스 신호가 발생하고 있지 않는 타이밍인 데시메이션 영역 DR에 존재하는 샘플링 데이터에 대해서는 솎아냄 비율 $1/N_0$로 솎아내져 기억부(5)에 보존된다.

[0202] 이와 같이 구성된 실시의 형태 3에 따른 AD 변환 장치(1)도, 실시의 형태 1에 따른 AD 변환 장치(1)와 마찬가지의 효과를 발휘한다.

[0203] 더욱이, 실시의 형태 3에 따른 AD 변환 장치(1)는, 임펄스 신호의 파형 형상에 맞추어 고속 샘플링 영역 HR에 있어서도 복수의 솎아냄 비율을 설정할 수 있기 때문에, 고속 샘플링 영역 HR에 존재하는 샘플링 데이터에 대한 기억부(5)의 기억 용량의 삭감을 할 수 있다.

[0204] 또, 실시의 형태 3에 따른 AD 변환 장치(1)에 있어서의 트리거 판정부(412)의 구성을 실시의 형태 2에 따른 AD 변환 장치(1)에 있어서의 트리거 판정부(412)의 구성으로 바꾸어도 좋다.

[0205] 실시의 형태 4.

[0206] 실시의 형태 4에 따른 AD 변환 장치(1)를 도 9 내지 도 11에 근거하여 설명한다.

[0207] 실시의 형태 4에 따른 AD 변환 장치(1)는, 실시의 형태 1에 따른 AD 변환 장치(1)에 대해서 트리거 판정부의 구성이 다른 것뿐이며, 그 외의 점에 대해서는 동일하다.

[0208] 또, 도 9 내지 도 11 중, 도 1 내지 도 4에 첨부된 부호와 동일 부호는 동일 또는 상당 부분을 나타낸다.

[0209] 실시의 형태 1에 따른 AD 변환 장치(1)에 있어서의 트리거 판정부(412)가, 1 데이터 유지부(4121)에 일시 기억된 샘플링 데이터와, 비교값 유지부(4122)에 기억된 비교값을 데이터 비교부(4123)에 의해 비교하고, 샘플링 데이터의 값이 비교값을 초과한 샘플링 데이터의 샘플링점을 트리거점으로 하고 있는 데 비해, 실시의 형태 4에 따른 AD 변환 장치(1)에 있어서의 트리거 판정부(414)는, 데이터 유지부(4141)와 비교값 유지부(4142)와 데이터

비교부(4143)와 트리거점 추출부(4144)를 구비하고, 데이터 비교부(4143)가 데이터 유지부(4141)에 일시 기억된 샘플링 데이터가 나타내는 값과 비교값 유지부(4142)에 기억된 제1 비교값 VthH 및 제2 비교값 VthL과 비교하고, 비교한 샘플링 데이터의 값이 제1 비교값 VthH를 초과한 샘플링 데이터의 샘플링점을 고(高)측 샘플링점으로 하고, 당해 비교한 샘플링 데이터의 값이 제2 비교값 VthL 미만인 샘플링 데이터의 샘플링점을 저(低)측 샘플링점으로 하고, 트리거점 추출부(4144)가, 연속하는 설정수의 샘플링점에 있어서, 데이터 비교부(4143)가 고측 샘플링점과 저측 샘플링점의 양자를 추출하면, 추출된 고측 샘플링점 또는 저측 샘플링점 중 어느 하나의 샘플링점을 트리거점으로 하고 있다.

[0210] 따라서, 트리거 판정부(414)를 중심으로 설명한다.

[0211] 데이터 유지부(4141)는 AD 변환기(3)로부터의 샘플링 데이터를 인접하는, 즉, 연속하는 2개의 샘플링점마다 시계열로 일시 기억하는 2 데이터 유지부이다.

[0212] 데이터 유지부(4141)는, 2개의 샘플링 데이터를 각각 일시 기억할 때에, 샘플링 데이터에 카운터(411)의 카운트값 CNT를 관련시켜 기억한다.

[0213] 데이터 유지부(4141)는, 마이크로프로세서의 내부에 있는 레지스터이며, 제1 영역 H와 제2 영역 L을 갖는다.

[0214] 데이터 유지부(4141)는, 클럭 신호 CLK에 동기하여 시계열로 순차적으로 1개씩 샘플링 데이터를 카운터(411)의 카운트값 CNT에 관련시켜 제1 영역 H에 기억하고, 판독하는 것과 동시에, 제1 영역 H에 일시 기억된 카운트값 CNT에 관련된 샘플링 데이터는 클럭 신호 CLK에 동기하여 제2 영역 L에 시프트되고, 시프트된 제2 영역 L에 일시 기억된 카운트값 CNT에 관련된 샘플링 데이터는 판독된다.

[0215] 데이터 유지부(4141)를 구성하는 레지스터에 있어서의 제1 영역 H 및 제2 영역 L의 기억 용량은 각각, 샘플링 데이터의 비트수와 카운터(411)의 카운트값 CNT를 나타내는 비트수의 합이면 좋다.

[0216] 데이터 유지부(4141)에 있어서의 제1 영역 H에 일시 기억된 샘플링 데이터는, 비교값 유지부(4142)에 있어서의 제1 영역 H에 기억된 제1 비교값 VthH와 데이터 비교부(4143)에 의해 비교된다.

[0217] 데이터 유지부(4141)에 있어서의 제2 영역 L에 일시 기억된 샘플링 데이터는, 비교값 유지부(4142)에 있어서의 제2 영역 L에 기억된 제2 비교값 VthL과 데이터 비교부(4143)에 의해 비교된다.

[0218] 비교값 유지부(4142)는 제1 영역 H 및 제2 영역 L을 갖고, 샘플링 데이터가 고주파 성분을 나타내는 값인지 여부를 판정하기 위한, 「하이(high)」측의 임계값인 제1 비교값 VthH를 제1 영역 H에 기억하고, 제1 비교값 VthH보다 작은 「로우(low)」측의 임계값인 제2 비교값 VthL을 제2 영역 L에 기억하는 2 데이터 유지부이다.

[0219] 비교값 유지부(4142)는, ROM인 반도체 메모리의 일부에 의해 구성된다.

[0220] 데이터 비교부(4143)는, 클럭 신호 CLK에 동기하여 데이터 유지부(4141)에 있어서의 제1 영역 H로부터 판독된 샘플링 데이터가 나타내는 값과 비교값 유지부(4142)에 기억된 제1 비교값 VthH를 비교하고, 샘플링 데이터의 값이 제1 비교값 VthH를 초과한 샘플링 데이터의 샘플링점을 고측 샘플링점으로서 트리거점 추출부(4144)에 부여한다.

[0221] 또, 데이터 비교부(4143)는, 클럭 신호 CLK에 동기하여 데이터 유지부(4141)에 있어서의 제2 영역 L로부터 판독된 샘플링 데이터가 나타내는 값과 비교값 유지부(4142)에 기억된 제2 비교값 VthL을 비교하고, 샘플링 데이터의 값이 제2 비교값 VthL 미만의 샘플링 데이터의 샘플링점을 저측 샘플링점으로서 트리거점 추출부(4144)에 부여한다.

[0222] 데이터 비교부(4143)는, 데이터 유지부(4141)에 있어서의 제1 영역 H 및 제2 영역 L 각각에 일시 기억된 AD 변환기(3)로부터의 샘플링 데이터와 비교값 유지부(4122)에 기억된 제1 비교값 VthH 및 제2 비교값 VthL의 대소 관계를 실시간으로 감시하고 있다.

[0223] 트리거점 추출부(4144)는, 연속하는 설정수의 샘플링점, 예를 들면, 사전에 상정된 임펄스 신호의 펄스 길이 S와 동일한 8개의 샘플링점 또는 솎아냄 비율 $1/N_0$에 있어서의 N_0개인 10개의 샘플링점에 있어서, 데이터 비교부(4143)가 고측 샘플링점과 저측 샘플링점의 양자를 추출하면, 추출된 고측 샘플링점 또는 저측 샘플링점 중 어느 하나의 샘플링점을 트리거점으로서 솎아냄 판정부(413)에 부여한다.

[0224] 트리거점은, 선택된 샘플링점에 있어서의, 데이터 유지부(4141)에 있어서의 제1 영역 H 또는 제2 영역 L에 의해 샘플링 데이터에 관련된 카운터(411)의 카운트값 CNT로서 표현된다.

[0225] 트리거점 추출부(4144)는, 데이터 비교부(4143)로부터 주어지는 고측 샘플링점과 저측 샘플링점의 수를 카운트하는 카운터이다.

[0226] 예를 들면, 트리거점 추출부(4144)에 데이터 비교부(4143)로부터 고측 샘플링점이 주어지면, 고측 샘플링점의 수를 1로 하고, 고측 샘플링점이 주어진 샘플링점으로부터 연속하는 설정수의 샘플링점까지의 사이에, 데이터 비교부(4143)로부터 저측 샘플링점이 주어지면, 저측 샘플링점의 수를 1로 하고, 고측 샘플링점 및 저측 샘플링점 양자의 수가 1을 나타내므로, 트리거점 추출부(4144)는 임펄스성의 고주파 신호가 발생한 것으로 간주하여, 트리거점을 솎아냄 판정부(413)에 부여한다. 동시에, 트리거점 추출부(4144)인 카운터의 수는 트리거점을 솎아냄 판정부(413)에 부여한 것에 의해 0으로 리셋된다.

[0227] 즉, 연속하는 설정수의 샘플링점에 있어서, 제1 비교값 VthH를 초과한 샘플링 데이터와 제2 비교값 VthL 미만의 샘플링 데이터가 존재하는 것은, 대진폭의 신호가 아날로그 신호에 중첩되고 있는 것을 의미하고, 대진폭의 신호를 검출하는 것으로 임펄스성의 고주파 신호가 발생했다고 볼 수 있다.

[0228] 또, 트리거점 추출부(4144)에 데이터 비교부(4143)로부터 고측 샘플링점이 주어진 후, 저측 샘플링점이 주어진 예를 나타냈지만, 반대로 저측 샘플링점이 주어진 후, 고측 샘플링점이 주어진 경우도 동일하다.

[0229] 또, 트리거점 추출부(4144)는, 예를 들면, 연속하는 설정수의 샘플링점에 있어서, 데이터 비교부(4143)로부터의 저측 샘플링점의 수를 2회 카운트하고, 고측 샘플링점의 수를 1회 카운트하면, 트리거점 추출부(4144)는 임펄스성의 고주파 신호가 발생한 것으로 간주하여, 트리거점을 솎아냄 판정부(413)에 부여한다.

[0230] 즉, 연속하는 설정수의 샘플링점에 있어서, 제2 비교값 VthL 미만의 저측의 샘플링 데이터로부터 제1 비교값 VthH를 초과한 고측의 샘플링 데이터, 또한 제2 비교값 VthL 미만의 저측의 샘플링 데이터에 이르는 대진폭의 신호, 즉, 고측 샘플링점의 샘플링 데이터의 전후에 저측 샘플링점의 샘플링 데이터가 존재하는 대진폭의 신호가 아날로그 신호에 중첩되어 있는 것을 의미하고, 보다 정밀도 높고, 임펄스성의 고주파 신호의 발생을 검지할 수 있다.

[0231] 또, 트리거점 추출부(4144)에 데이터 비교부(4143)로부터 저측 샘플링점, 고측 샘플링점, 저측 샘플링점의 순서로 주어진 예를 나타냈지만, 반대로 고측 샘플링점, 저측 샘플링점, 고측 샘플링점의 순서로 주어진 경우도 동일하다.

[0232] 또, 임펄스성의 고주파 신호가 발생한 것으로 간주하는 것에 있어서, 트리거점 추출부(4144)는 데이터 비교부(4143)로부터의 저측 샘플링점의 수 및 고측 샘플링점의 수를 복수회 카운트한 때라고 해도 좋다.

[0233] 데이터 비교부(4143) 및 트리거점 추출부(4144)는 마이크로프로세서에 의해 구성된다.

[0234] AD 변환기(3)로부터 출력된 샘플링 데이터를 기억부(5)의 기억 영역에 기억시키는 AD 변환 장치(1)의 동작은, 트리거 판정부(414)에 의한 트리거점의 추출 방식이 실시의 형태 1에 따른 AD 변환 장치(1)와 다른 것뿐이며, 실질적으로 동일하다.

[0235] 실시의 형태 4에 따른 AD 변환 장치(1)에 있어서, 기억부(5)의 기억 영역에 기억되는, 고속 샘플링 영역 HR과 데시메이션 영역 DR에 있어서의 샘플링 데이터의 일례를 도 10에 나타낸다.

[0236] 도 10에 있어서, 기입 허가를 나타내는 기입 허가 신호가 주어지는 샘플링 데이터에 있어서의 샘플링점을 검은 동그라미로 나타내고, 기입 불가를 나타내는 기입 허가 신호가 주어지는 샘플링 데이터에 있어서의 샘플링점을 흰 동그라미로 나타낸다.

[0237] 도 10으로부터도 해석되는 바와 같이, 실시의 형태 4에 따른 AD 변환 장치(1)도, 실시의 형태 1에 따른 AD 변환 장치(1)와 마찬가지의 효과를 발휘한다.

[0238] 더욱이, 실시의 형태 4에 따른 AD 변환 장치(1)는, 연속하는 설정수의 샘플링점에 있어서, 트리거점 추출부(4144)가, 데이터 비교부(4143)가 고측 샘플링점과 저측 샘플링점의 양자를 추출하면, 추출된 고측 샘플링점 또는 저측 샘플링점 중 어느 하나의 샘플링점을 트리거점으로 하고 있기 때문에, 보다 정밀도 높고, 임펄스성의 고주파 신호의 발생을 검지할 수 있다.

[0239] 또한, 실시의 형태 4에 따른 AD 변환 장치(1)는, 입력되는 아날로그 신호를 샘플링 주파수에 의해 AD 변환기(3)가 디지털 데이터로 변환한 디지털 신호가 도 11에 도시하는 바와 같이 직사각형파이며, H 레벨로부터 L 레벨로 하강하는 하강 부분(Tf 부분)에 임펄스성의 고주파 신호가 중첩되고 있는 경우에도, 임펄스성의 고주파 신

호의 발생을 검지할 수 있다.

[0240] 또, L 레벨로부터 H 레벨로 상승하는 상승 부분(Tr 부분)에 임펄스성의 고주파 신호가 중첩되고 있는 경우도, Tf 부분에 임펄스성의 고주파 신호가 중첩되고 있는 경우와 마찬가지이므로, 이하, Tf 부분에 임펄스성의 고주파 신호가 중첩되고 있는 경우를 대표하여 설명한다.

[0241] 비교값 유지부(4142)에 기억되는 제1 비교값 VthH와 제2 비교값 VthL의 차는, 임펄스성의 고주파 신호가 중첩되어 있지 않은 Tf 부분에 있어서의 인접하는, 즉, 연속하는 2개의 샘플링점에 대한 샘플링 데이터의 값의 차보다 큰 값이다.

[0242] 또, 데이터 비교부(4143)는, Tf 부분에 있어서, H 레벨로부터 L 레벨까지를 복수의 영역으로 분할하고, 복수의 영역 각각에 대해 보정값을 H 레벨로부터 순차적으로 줄인 제1 비교값 VthH 및 제2 비교값 VthL과, 데이터 유지부(4141)에 있어서의 제1 영역 H 및 제2 영역 L 각각에 일시 기억된 AD 변환기(3)로부터의 샘플링 데이터와 비교한다.

[0243] 또는, 비교값 유지부(4142)에 기억되는 제1 비교값 VthH와 제2 비교값 VthL은, AD 변환기(3)로부터의 샘플링 데이터가 H 레벨일 때의 값으로 하고, 데이터 비교부(4143)는, Tf 부분에 있어서, H 레벨로부터 샘플링점이 1개 진행할 때마다 연속하는 2개의 샘플링점에 대한 샘플링 데이터의 값의 차를 보정값으로서 순차적으로 줄인 제1 비교값 VthH 및 제2 비교값 VthL과, 데이터 유지부(4141)에 있어서의 제1 영역 H 및 제2 영역 L 각각에 일시 기억된 AD 변환기(3)로부터의 샘플링 데이터와 비교한다.

[0244] 따라서, Tf 부분에 있어서, 임펄스성의 고주파 신호가 중첩되어 있지 않은 경우는, 데이터 유지부(4141)에 있어서의 제1 영역 H 및 제2 영역 L 각각에 일시 기억된 샘플링 데이터는 보정값이 주어진 제1 비교값 VthH를 초과하는 경우가 없고, 보정값이 주어진 제2 비교값 VthL 미만으로 되는 경우는 없다.

[0245] 또, L 레벨로부터 H 레벨로의 변위 구간은 임펄스성의 고주파 신호가 중첩되어 있지 않는 한, 데이터 유지부(4141)에 있어서의 제1 영역 H 및 제2 영역 L 각각에 일시 기억된 샘플링 데이터는 제2 비교값 VthL 미만으로 되는 경우는 없다.

[0246] H 레벨로부터 L 레벨로의 변위 구간은 임펄스성의 고주파 신호가 중첩되어 있지 않는 한, 데이터 유지부(4141)에 있어서의 제1 영역 H 및 제2 영역 L 각각에 일시 기억된 샘플링 데이터는 제1 비교값 VthH를 초과하는 경우는 없다.

[0247] 따라서, L 레벨로부터 H 레벨로의 변위 구간 및 H 레벨로부터 L 레벨로의 변위 구간에 있어서 오검지하는 경우는 없다.

[0248] Tf 부분에 있어서, 임펄스성의 고주파 신호가 중첩된 경우는, 도 11에 도시되는 바와 같이, 데이터 유지부(4141)에 있어서의 제1 영역 H 및 제2 영역 L 각각에 일시 기억된 샘플링 데이터 중에, 보정값이 주어진 제1 비교값 VthH를 초과하는 샘플링점의 샘플링 데이터가 존재하고, 보정값이 주어진 제2 비교값 VthL 미만의 샘플링점의 샘플링 데이터가 존재한다.

[0249] 그 결과, 실시의 형태 4에 따른 AD 변환 장치(1)는, Tf 부분에 임펄스성의 고주파 신호가 중첩되고 있는 경우에도, 임펄스성의 고주파 신호의 발생을 검지할 수 있다.

[0250] 또, 실시의 형태 4에 따른 AD 변환 장치(1)는, Tr 부분에 임펄스성의 고주파 신호가 중첩되고 있는 경우에도, 임펄스성의 고주파 신호의 발생을 검지할 수 있다.

[0251] 이 경우, 비교값 유지부(4142)에 기억되는 제1 비교값 VthH와 제2 비교값 VthL은, AD 변환기(3)로부터의 샘플링 데이터가 L 레벨일 때의 값으로 하고, 데이터 비교부(4143)는, Tf 부분에 있어서, L 레벨로부터 샘플링점이 1개 진행할 때마다 연속하는 2개의 샘플링점에 대한 샘플링 데이터의 값의 차를 보정값으로서 순차적으로 더한 제1 비교값 VthH 및 제2 비교값 VthL과, 데이터 유지부(4141)에 있어서의 제1 영역 H 및 제2 영역 L 각각에 일시 기억된 AD 변환기(3)로부터의 샘플링 데이터와 비교한다.

[0252] 또, 설명의 번잡함을 피하기 위해, 비교값 유지부(4142)에 기억되는 제1 비교값 VthH와 제2 비교값 VthL은, Tf 부분의 설명에 있어서 샘플링 데이터가 H 레벨일 때의 값으로 하고, Tr 부분의 설명에 있어서 샘플링 데이터가 L 레벨일 때의 값으로 했지만, 비교값 유지부(4142)에 기억되는 제1 비교값 VthH와 제2 비교값 VthL은 샘플링 데이터가 L 레벨일 때의 값으로 하고, 데이터 비교부(4143)는, Tr 부분에 있어 L 레벨로부터 샘플링점이 1개 진행할 때마다 보정값을 순차적으로 더하고, Tf 부분에 있어 H 레벨에 있어서의 보정값이 더해진 값으로부터 샘플

링점이 1개 진행할 때마다 보정값을 순차적으로 줄인 제1 비교값 VthH 및 제2 비교값 VthL과, 데이터 유지부(4141)에 있어서의 제1 영역 H 및 제2 영역 L 각각에 일시 기억된 AD 변환기(3)로부터의 샘플링 데이터와 비교한다.

[0253] 이와 같이 구성된 실시의 형태 4에 따른 AD 변환 장치(1)도, 실시의 형태 1에 따른 AD 변환 장치(1)와 마찬가지의 효과를 발휘한다.

[0254] 또, 연속하는 설정수의 샘플링점에 있어서, 트리거점 추출부(4144)가, 데이터 비교부(4143)가 고측 샘플링점과 저측 샘플링점의 양자를 추출하면, 추출된 고측 샘플링점 또는 저측 샘플링점 중 어느 하나의 샘플링점을 트리거점으로 하고 있기 때문에, 보다 정밀도 높고, 임펄스성의 고주파 신호의 발생을 검지할 수 있다.

[0255] 또한, 입력되는 아날로그 신호를 샘플링 주파수에 의해 AD 변환기(3)가 디지털 데이터로 변환한 디지털 신호가 직사각형파인 경우, 직사각형파에 있어서의 평탄한 부분은 물론이거니와, 평탄한 부분이 아닌 Tr 부분 및 Tf 부분에 임펄스성의 고주파 신호가 중첩되면, 임펄스성의 고주파 신호의 발생을 검지할 수 있다.

[0256] 또, 실시의 형태 4에 따른 AD 변환 장치(1)에 있어서, 솎아냄 제어부(41)에 있어서의 솎아냄 판정부(413)가 고속 샘플링 영역 HR에 있어서의 모든 샘플링점에 있어서의 샘플링 데이터에 대해서 기입 허가를 나타내는 기입 허가 신호를 출력하는 것 대신에, 실시의 형태 3에 있어서 설명한 바와 같이, 고속 샘플링 영역 HR은, 기준점을 포함하는 솎아냄 비율 1인 제1 영역과, 제1 영역에 연속하고, 상기 N_0보다 작은 값인 N_1개의 샘플링점으로부터 1개의 샘플링점을 선택하는 솎아냄 비율 $1/N_1$로 샘플링되는 제2 영역을 갖고, 솎아냄 제어부(41)에 있어서의 솎아냄 판정부(413)는, 제1 영역에 있어서의 모든 샘플링점에 있어서의 샘플링 데이터 및 제2 영역에 있어서의 샘플링점 중의 선택된 N_1개마다의 샘플링점에 있어서의 샘플링 데이터에 대해서 기입 허가를 나타내는 기입 허가 신호를 출력하는 것으로 해도 좋다.

[0257] 즉, 실시의 형태 3에 있어서 설명한 바와 같이, 실시의 형태 4에 따른 AD 변환 장치(1)에 있어서의 솎아냄 판정부(413)는, 솎아냄 설정부(4131)와 메모리 제어부(4132)를 구비하고, 솎아냄 설정부(4131)가 복수의 솎아냄 비율을 갖고, 메모리 제어부(4132)가 고속 샘플링 영역 HR과 데시메이션 영역 DR을 결정하고, 또한, 고속 샘플링 영역 HR을 복수의 영역으로 나누고, 고속 샘플링 영역 HR의 제1 영역 HR1에 존재하는 샘플링 데이터 모두에 대해서 기입 허가를 나타내는 기입 허가 신호를 출력하고, 나머지 영역 HR2 등에 대해 데시메이션 영역 DR에 대한 솎아냄 비율 $1/N_0$보다 큰 솎아냄 비율 $1/N_1$ 등으로 샘플링하여 나머지 영역 HR2 등에 있어서의 샘플링점 중의 선택된 N_0보다 작은 값인 N_1개 등마다의 샘플링점에 있어서의 샘플링 데이터에 대해서 기입 허가를 나타내는 기입 허가 신호를 출력하는 것으로 해도 좋다.

[0258] 실시의 형태 5.

[0259] 실시의 형태 5에 따른 AD 변환 장치(1)를 도 12 내지 도 14에 근거하여 설명한다.

[0260] 실시의 형태 5에 따른 AD 변환 장치(1)는, 실시의 형태 2에 따른 AD 변환 장치(1)에 있어서의 트리거 판정부(412)가 2개의 샘플링 데이터의 값의 차가 차 비교값을 초과한 샘플링 데이터의 샘플링점을 트리거점으로 하고 있는 데 비해, 트리거 판정부(415)가, 2개의 샘플링 데이터의 값의 차가 차 비교값을 초과한 샘플링 데이터의 샘플링점을 트리거 후보 샘플링점으로 하고, 연속하는 설정수의 샘플링점에 있어서, 트리거 후보 샘플링점을 복수 추출하면, 트리거 후보 샘플링점 중 어느 하나의 샘플링점을 트리거점으로 하는 구성이 다른 것뿐이며, 그 외의 점에 대해서는 동일하다.

[0261] 또, 도 12 내지 도 14 중, 도 1 내지 도 6에 첨부된 부호와 동일 부호는 동일 또는 상당 부분을 나타낸다.

[0262] 따라서, 트리거 판정부(415)를 중심으로 설명한다.

[0263] 트리거 판정부(415)는, 2 데이터 유지부(4151)와 차 산출부(4152)와 차 비교값 유지부(4153)와 데이터차 비교부(4154)와 트리거점 추출부(4155)를 구비한다.

[0264] 2 데이터 유지부(4151)는, AD 변환기(3)로부터의 샘플링 데이터를 인접하는, 즉, 연속하는 2개의 샘플링점마다 시계열로 일시 기억한다.

[0265] 2 데이터 유지부(4151)는, 2개의 샘플링 데이터를 각각 일시 기억할 때에, 샘플링 데이터에 카운터(411)의 카운트값 CNT를 관련시켜 기억한다.

[0266] 2 데이터 유지부(4151)는, 마이크로프로세서의 내부에 있는 레지스터이며, 제1 영역(a)과 제2 영역(b)을

갖는다.

[0267] 2 데이터 유지부(4151)는, 클럭 신호 CLK에 동기하여 시계열로 순차적으로 1개씩 샘플링 데이터를 카운터(411)의 카운트값 CNT에 관련시켜 제1 영역(a)에 기억하고, 판독하는 것과 동시에, 제1 영역(a)에 일시 기억된 카운트값 CNT에 관련된 샘플링 데이터는 클럭 신호 CLK에 동기하여 제2 영역(b)에 시프트되고, 시프트된 제2 영역(b)에 일시 기억된 카운트값 CNT에 관련된 샘플링 데이터는 판독된다.

[0268] 2 데이터 유지부(4151)를 구성하는 레지스터에 있어서의 제1 영역(a) 및 제2 영역(b)의 기억 용량은 각각, 샘플링 데이터의 비트수와 카운터(411)의 카운트값 CNT를 나타내는 비트수의 합이면 좋다.

[0269] 차 산출부(4152)는, 2 데이터 유지부(4151)에 일시 기억된 2개의 샘플링 데이터의 값의 차를 산출한다.

[0270] 차 산출부(4152)는, 2 데이터 유지부(4151)의 제1 영역(a)에 기억된 샘플링 데이터의 값으로부터 제2 영역(b)에 기억된 샘플링 데이터의 값을 감산하고, 감산한 값의 절대값을 출력하는 감산부이다.

[0271] 차 비교값 유지부(4153)는, 샘플링 데이터가 고주파 성분을 나타내는 값인지 여부를 판정하기 위한, 인접하는 2개의 샘플링점에 대한 샘플링 데이터의 값의 차의 임계값인 차 비교값을 기억한다.

[0272] 차 비교값 유지부(4153)는, ROM인 반도체 메모리의 일부에 의해 구성된다.

[0273] 데이터차 비교부(4154)는, 클럭 신호 CLK에 동기하여 차 산출부(4152)에 의해 산출된 차의 절대값과 차 비교값 유지부(4153)에 기억된 차 비교값을 비교하고, 차 산출부(4152)에 의해 산출된 차의 절대값 ΔV1, ΔV2가 차 비교값을 초과하면, 제1 영역(a) 및 제2 영역(b)에 일시 기억된 인접하는 2개의 샘플링 데이터의 값의 차이가 큰, 즉, 변화량이 큰 샘플링점을 트리거 후보 샘플링점으로서 트리거점 추출부(4155)에 부여한다.

[0274] 데이터차 비교부(4154)는, 차 산출부(4152)에 의해 산출된 차의 절대값과 차 비교값 유지부(4153)에 기억된 차 비교값의 대소 관계를 실시간으로 감시하고 있다.

[0275] 트리거점 추출부(4155)는, 연속하는 설정수의 샘플링점, 예를 들면, 사전에 상정된 임펄스 신호의 펄스 길이 S와 동일한 8개의 샘플링점 또는 솎아냄 비율 $1/N_0$에 있어서의 N_0개인 10개의 샘플링점에 있어서, 데이터차 비교부(4154)가 트리거 후보 샘플링점을 복수, 즉, 적어도 2개의 트리거 후보 샘플링점을 추출하면, 추출된 복수의 트리거 후보 샘플링점 중 어느 하나의 샘플링점을 트리거점으로서 솎아냄 판정부(413)에 부여한다.

[0276] 트리거점은, 선택된 샘플링점에 있어서의, 데이터 유지부(4141)에 있어서의 제1 영역(a) 또는 제2 영역(b)에 의해 샘플링 데이터에 관련된 카운터(411)의 카운트값 CNT로서 표현된다.

[0277] 트리거점 추출부(4155)는, 데이터차 비교부(4154)로부터 주어지는 트리거 후보 샘플링점의 수를 카운트하는 카운터이다.

[0278] 예를 들면, 트리거점 추출부(4155)에 데이터차 비교부(4154)로부터 트리거 후보 샘플링점이 주어지면, 트리거 후보 샘플링점의 수를 1로 하고, 트리거 후보 샘플링점이 주어진 샘플링점으로부터 연속하는 설정수의 샘플링점까지의 사이에, 데이터차 비교부(4154)로부터 트리거 후보 샘플링점이 주어지면, 트리거 후보 샘플링점의 수를 2로 하고, 트리거점 추출부(4155)는 임펄스성의 고주파 신호가 발생한 것으로 간주하여, 트리거점을 솎아냄 판정부(413)에 부여한다. 동시에, 카운터의 수는 0으로 리셋된다.

[0279] 즉, 연속하는 설정수의 샘플링점에 있어서, 차 산출부(4152)에 의해 산출된 차의 절대값 ΔV1, ΔV2가 차 비교값 유지부(4153)에 기억된 차 비교값을 두 번 상회한다고 하는 것은, 제1 영역(a) 및 제2 영역(b)에 일시 기억된 인접하는 2개의 샘플링 데이터 사이의 값의 차이가 크고, 차 비교값을 플러스와 마이너스로 초과하고 있고, 환언하면, 샘플링 데이터 사이에 시간 변동이 급격한 신호가 아날로그 신호에 중첩되고 있는 것을 의미하고, 이것을 검출하는 것으로 임펄스성의 고주파 신호가 발생했다고 볼 수 있다.

[0280] 차 산출부(4152)와 데이터차 비교부(4154)와 트리거점 추출부(4155)는 마이크로프로세서에 의해 구성된다.

[0281] AD 변환기(3)로부터 출력된 샘플링 데이터를 기억부(5)의 기억 영역에 기억시키는 AD 변환 장치(1)의 동작은, 트리거 판정부(414)에 의한 트리거점의 추출 방식이 실시의 형태 2에 따른 AD 변환 장치(1)와 다른 것뿐이며, 실질적으로 동일하다.

[0282] 실시의 형태 5에 따른 AD 변환 장치(1)에 있어서, 기억부(5)의 기억 영역에 기억되는, 고속 샘플링 영역 HR과 데시메이션 영역 DR에 있어서의 샘플링 데이터의 일례를 도 13에 나타낸다.

[0283] 도 13에 있어서, 기입 허가를 나타내는 기입 허가 신호가 주어지는 샘플링 데이터에 있어서의 샘플링점을 검은 동그라미로 나타내고, 기입 불가를 나타내는 기입 허가 신호가 주어지는 샘플링 데이터에 있어서의 샘플링점을 흰 동그라미로 나타낸다.

[0284] 도 13으로부터도 이해되는 바와 같이, 실시의 형태 5에 따른 AD 변환 장치(1)도, 실시의 형태 2에 따른 AD 변환 장치(1)와 마찬가지의 효과를 발휘한다.

[0285] 더욱이, 실시의 형태 5에 따른 AD 변환 장치(1)는, 연속하는 설정수의 샘플링점에 있어서, 트리거점 추출부(4155)가, 데이터차 비교부(4154)가 트리거 후보 샘플링점을 복수 추출하면, 추출된 복수의 트리거 후보 샘플링점 중 어느 하나의 샘플링점을 트리거점으로 하고 있기 때문에, 보다 정밀도 높고, 임펄스성의 고주파 신호의 발생을 검지할 수 있다.

[0286] 또한, 실시의 형태 5에 따른 AD 변환 장치(1)는, 입력되는 아날로그 신호를 샘플링 주파수에 의해 AD 변환기(3)가 디지털 데이터로 변환한 디지털 신호가 도 14에 도시하는 바와 같이 직사각형파이며, Tf 부분에 임펄스성의 고주파 신호가 중첩되고 있는 경우에도, 임펄스성의 고주파 신호의 발생을 검지할 수 있다.

[0287] 또, Tr 부분에 임펄스성의 고주파 신호가 중첩되고 있는 경우도, Tf 부분에 임펄스성의 고주파 신호가 중첩되고 있는 경우와 마찬가지이므로, 이하, Tf 부분에 임펄스성의 고주파 신호가 중첩되고 있는 경우를 대표하여 설명한다.

[0288] 차 비교값 유지부(4126)에 기억된 차 비교값은, 임펄스성의 고주파 신호가 중첩되어 있지 않은 Tf 부분에 있어서의 인접하는, 즉, 연속하는 2개의 샘플링점에 대한 샘플링 데이터의 값의 차보다 큰 값인 것이 바람직하다.

[0289] Tf 부분에 있어서, 임펄스성의 고주파 신호가 중첩되어 있지 않은 경우는, 차 산출부(4152)에 의해 산출된 차의 절대값이 차 비교값 유지부(4153)에 기억된 차 비교값을 두 번 상회하는 경우는 없고, 트리거점 추출부(4155)는, 연속하는 설정수의 샘플링점에 있어서, 트리거 후보 샘플링점을 두 번 카운트하는 경우는 없다.

[0290] 또, L 레벨로부터 H 레벨로의 변위 구간은 임펄스성의 고주파 신호가 중첩되어 있지 않는 한, 차 산출부(4152)에 의해 산출된 차의 절대값이 차 비교값 유지부(4153)에 기억된 차 비교값을 두 번 상회하는 경우는 없다.

[0291] H 레벨로부터 L 레벨로의 변위 구간은 임펄스성의 고주파 신호가 중첩되어 있지 않는 한, 차 산출부(4152)에 의해 산출된 차의 절대값이 차 비교값 유지부(4153)에 기억된 차 비교값을 두 번 상회하는 경우는 없다.

[0292] 따라서, L 레벨로부터 H 레벨로의 변위 구간 및 H 레벨로부터 L 레벨로의 변위 구간에 있어 오검지하는 경우는 없다.

[0293] Tf 부분에 있어서, 임펄스성의 고주파 신호가 중첩된 경우는, 도 14에 도시되는 바와 같이, 차 산출부(4152)에 의해 산출된 차의 절대값 ΔV1이 차 비교값 유지부(4153)에 기억된 차 비교값을 상회하고, 차 산출부(4152)에 의해 산출된 차의 절대값 ΔV2가 차 비교값 유지부(4153)에 기억된 차 비교값을 상회하고, 트리거점 추출부(4155)가 2개의 트리거 후보 샘플링점을 카운트한다.

[0294] 그 결과, 실시의 형태 5에 따른 AD 변환 장치(1)는, Tf 부분에 임펄스성의 고주파 신호가 중첩되고 있는 경우에도, 임펄스성의 고주파 신호의 발생을 검지할 수 있다.

[0295] 또, 실시의 형태 5에 따른 AD 변환 장치(1)는, Tr 부분에 임펄스성의 고주파 신호가 중첩되고 있는 경우에도, Tf 부분의 경우와 마찬가지로 임펄스성의 고주파 신호의 발생을 검지할 수 있다.

[0296] 이와 같이 구성된 실시의 형태 5에 따른 AD 변환 장치(1)도, 실시의 형태 2에 따른 AD 변환 장치(1)와 마찬가지의 효과를 발휘한다.

[0297] 또, 연속하는 설정수의 샘플링점에 있어서, 트리거점 추출부(4144)가, 데이터차 비교부(4154)가 트리거 후보 샘플링점을 복수 추출하면, 추출된 복수의 트리거 후보 샘플링점 중 어느 하나의 샘플링점을 트리거점으로 하고 있기 때문에, 보다 정밀도 높고, 임펄스성의 고주파 신호의 발생을 검지할 수 있다.

[0298] 또한, 입력되는 아날로그 신호를 샘플링 주파수에 의해 AD 변환기(3)가 디지털 데이터로 변환한 디지털 신호가 직사각형파인 경우, 직사각형파에 있어서의 평탄한 부분은 물론, 평탄한 부분이 아닌 Tr 부분 및 Tf 부분에 임펄스성의 고주파 신호가 중첩되면, 임펄스성의 고주파 신호의 발생을 검지할 수 있다.

[0299] 또, 실시의 형태 5에 따른 AD 변환 장치(1)에 있어서, 솎아냄 제어부(41)에 있어서의 솎아냄 판정부(413)가 고

속 샘플링 영역 HR에 있어서의 모든 샘플링점에 있어서의 샘플링 데이터에 대해서 기입 허가를 나타내는 기입 허가 신호를 출력하는 것 대신에, 실시의 형태 3에 있어서 설명한 바와 같이, 고속 샘플링 영역 HR은, 기준점을 포함하는 솎아냄 비율 1인 제1 영역과, 제1 영역에 연속하고, 상기 N_0보다 작은 값인 N_1개의 샘플링점으로부터 1개의 샘플링점을 선택하는 솎아냄 비율 $1/N_1$로 샘플링되는 제2 영역을 갖고, 솎아냄 제어부(41)에 있어서의 솎아냄 판정부(413)는, 제1 영역에 있어서의 모든 샘플링점에 있어서의 샘플링 데이터 및 제2 영역에 있어서의 샘플링점 중의 선택된 N_1개마다의 샘플링점에 있어서의 샘플링 데이터에 대해서 기입 허가를 나타내는 기입 허가 신호를 출력하는 것으로 해도 좋다.

[0300] 즉, 실시의 형태 3에 있어서 설명한 바와 같이, 실시의 형태 5에 따른 AD 변환 장치(1)에 있어서의 솎아냄 판정부(413)는, 솎아냄 설정부(4131)와 메모리 제어부(4132)를 구비하고, 솎아냄 설정부(4131)가 복수의 솎아냄 비율을 갖고, 메모리 제어부(4132)가 고속 샘플링 영역 HR과 데시메이션 영역 DR을 결정하고, 또한, 고속 샘플링 영역 HR을 복수의 영역으로 나누고, 고속 샘플링 영역 HR의 제1 영역 HR1에 존재하는 샘플링 데이터 모두에 대해서 기입 허가를 나타내는 기입 허가 신호를 출력하고, 나머지 영역 HR2 등에 대해 데시메이션 영역 DR에 대한 솎아냄 비율 $1/N_0$보다 큰 솎아냄 비율 $1/N_1$ 등으로 샘플링하여 나머지의 영역 HR2 등에 있어서의 샘플링점 중의 선택된 N_0보다 작은 값인 N_1개 등마다의 샘플링점에 있어서의 샘플링 데이터에 대해서 기입 허가를 나타내는 기입 허가 신호를 출력하는 것으로 해도 좋다.

[0301] 또, 각 실시의 형태의 자유로운 조합 혹은 각 실시의 형태의 임의의 구성 요소의 변형, 혹은 각 실시의 형태에 있어서 임의의 구성 요소의 생략이 가능하다.

[0302] (산업상의 이용 가능성)

[0303] 본 개시에 따른 AD 변환 장치(1)는, 각종 센싱 기기 및 무선 통신 기기에 이용되는 AD 변환 장치(1)에 매우 적합하다.

[0304] 또, AD 변환기(3)에 입력되는 아날로그 신호에 중첩되는 고주파 신호가, 정전기 방전 잡음으로 대표되는 임펄스성의 고주파 신호인 AD 변환 장치(1)에 적용할 수 있다.

부호의 설명

[0305] 1 AD 변환 장치, 2 증폭 회로, 3 AD 변환기, 4 제어부, 41 솎아냄 제어부, 411 카운터, 412 트리거 판정부, 4121 1 데이터 유지부, 4122 비교값 유지부, 4123 데이터 비교부, 4124 2 데이터 유지부, 4125 차 산출부, 4126 차 비교값 유지부, 4127 데이터차 비교부, 413 솎아냄 판정부, 4131 솎아냄 설정부, 4132 메모리 제어부, 414 트리거 판정부, 4141 데이터 유지부, 4142 비교값 유지부, 4143 데이터 비교부, 4144 트리거점 추출부, 415 트리거 판정부, 4151 2 데이터 유지부, 4152 차 산출부, 4153 차 비교값 유지부, 4154 데이터차 비교부, 4155 트리거점 추출부, 42 버퍼 메모리, 5 기억부, DR 데시메이션 영역, HR 고속 샘플링 영역.

도면

도면1


아날로그 신호
2
3
CLK
4
412
413
CNT
CNT
411
CNT
DATA
41
42
DEC-BIT
WR-EN
5
5b
5a
DATA
1

도면2


DR
HR
DR
S
S1
S2
트리거점
Th
샘플링 데이터
time
저주파
고주파
아날로그 신호

도면3


DATA
41
412
4121
4123
4122
CNT
CLK
411
413
CNT
CNT
DEC-BIT
WR-EN

도면4


N0 = 10
2N0
S
S2
S1
N0 = 10
DATA
42
41
412
411
CNT
CNT
CNT
413
42a
42b
DATA
DEC-BIT
WR-EN

도면5


DATA
41
412
a
4124
b
4125
4127
4126
CNT
CLK
411
413
CNT
CNT
DEC-BIT
WR-EN

도면6



도면7


아날로그 신호
2
3
CLK
4
412
413
4131
4132
CNT
411
CNT
CNT
DATA
41
42
DEC-BIT
WR-EN
5
5b
5a
DATA
1

도면8



도면9


DATA
41
414
4141
4143
H
L
4142
H
L
CNT
4144
CLK
411
413
CNT
CNT
DEC-BIT
WR-EN

도면10



도면11



도면12


DATA
41
415
a
4151
b
4152
4154
4153
CNT
CLK
4155
411
413
CNT
CNT
DEC-BIT
WR-EN

도면13



도면14