

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号
特許第4717780号
(P4717780)

(45) 発行日 平成23年7月6日 (2011.7.6)

(24) 登録日 平成23年4月8日 (2011.4.8)

(51) Int.Cl.

F I

HO 3M 7/40 (2006.01)

HO 4N 7/30 (2006.01)

HO 3M 7/40

HO 4N 7/133 Z

請求項の数 5 (全 18 頁)

(21) 出願番号	特願2006-298214 (P2006-298214)	(73) 特許権者	000001007
(22) 出願日	平成18年11月1日 (2006.11.1)		キヤノン株式会社
(65) 公開番号	特開2008-118307 (P2008-118307A)		東京都大田区下丸子3丁目30番2号
(43) 公開日	平成20年5月22日 (2008.5.22)	(74) 代理人	100076428
審査請求日	平成21年10月28日 (2009.10.28)		弁理士 大塚 康德
		(74) 代理人	100112508
			弁理士 高柳 司郎
		(74) 代理人	100115071
			弁理士 大塚 康弘
		(74) 代理人	100116894
			弁理士 木村 秀二
		(72) 発明者	野澤 慎吾
			東京都大田区下丸子3丁目30番2号 キ
			ヤノン株式会社内

最終頁に続く

(54) 【発明の名称】 符号化装置及びその制御方法

(57) 【特許請求の範囲】

【請求項 1】

符号化対象の2値シンボルを順に入力し、0以上1未満の小数点以下の値を示す2進データを符号化データとして生成し、生成した符号化データを出力する算術符号化を用いた符号化装置であって、

2値シンボルを入力する度に、有限精度で表現される数直線上の区間を、優勢シンボルと劣勢シンボルの発生確率の比に従って2分割すると共に、入力した2値シンボルの値に従って、分割した一方の区間を選択することを繰り返す区間分割/選択手段と、

該区間分割/選択手段で選択された選択区間の長さが、予め設定された区間長を下回る場合に、前記選択区間の長さを拡大するための正規化を行なう正規化手段と、

該正規化手段の正規化対象の前記選択区間の上端と下端の値を判定する上下端判定手段と、

前記正規化手段による前記選択区間の正規化を行なう際に、前記上下端判定手段で判定された上端と下端の値に応じて、符号化データのビットの値の決定と出力、又は、出力すべきビットの保留個数の増加を行なう処理手段とを備え、

前記処理手段は、

前記正規化対象となる前記選択区間内に、注目する小数の桁を決定するための閾値が存在するか否かを判定する判定手段と、

該判定手段で、前記選択区間内に前記閾値が存在すると判定した場合、保留ビット数を1つ増加させる保留ビット増加手段と、

10

20

前記判定手段で、前記選択区間外に前記閾値が存在すると判定した場合、前記選択区間と前記閾値との相対位置に基づいて決定される１ビットのデータを出力し、保留ビット数の数分のビットのデータを決定し、出力すると共に、保留ビット数をゼロクリアする符号ビット出力手段とを含む

ことを特徴とする符号化装置。

【請求項２】

更に、画像データを入力する画像データ入力手段と、
入力した画像データを周波数変換する周波数変換手段と、
周波数変換して得られた係数データを量子化する量子化手段と、

該量子化手段による量子化後の係数データを２値化し、前記２値シンボルとして出力する２値化手段と

を備えることを特徴とする請求項１に記載の符号化装置。

【請求項３】

符号化対象の２値シンボルを順に入力し、０以上１未満の小数点以下の値を示す２進データを符号化データとして生成し、生成した符号化データを出力する算術符号化を用いた符号化装置の制御方法であって、

２値シンボルを入力する度に、有限精度で表現される数直線上の区間を、優勢シンボルと劣勢シンボルの発生確率の比に従って２分割すると共に、入力した２値シンボルの値に従って、分割した一方の区間を選択することを繰り返す区間分割／選択工程と、

該区間分割／選択工程で選択された選択区間の長さが、予め設定された区間長を下回る場合に、前記選択区間の長さを拡大するための正規化を行なう正規化工程と、

該正規化工程による正規化対象の前記選択区間の上端と下端の値を判定する上下端判定工程と、

前記正規化工程による前記選択区間の正規化を行なう際に、前記上下端判定工程で判定された上端と下端の値に応じて、符号化データのビットの値の決定と出力、又は、出力すべきビットの保留個数の増加を行なう処理工程とを備え、

前記処理工程は、

前記正規化対象となる前記選択区間内に、注目する小数の桁を決定するための閾値が存在するか否かを判定する判定工程と、

該判定工程で、前記選択区間内に前記閾値が存在すると判定した場合、保留ビット数を１つ増加させる保留ビット増加工程と、

前記判定工程で、前記選択区間外に前記閾値が存在すると判定した場合、前記選択区間と前記閾値との相対位置に基づいて決定される１ビットのデータを出力し、保留ビット数の数分のビットのデータを決定し、出力すると共に、保留ビット数をゼロクリアする符号ビット出力工程とを含む

ことを特徴とする符号化装置の制御方法。

【請求項４】

コンピュータが読み込み実行することで、前記コンピュータを、請求項１又は２に記載の各手段として機能させることを特徴とするコンピュータプログラム。

【請求項５】

請求項４に記載のコンピュータプログラムを格納したことを特徴とするコンピュータ可読記憶媒体。

【発明の詳細な説明】

【技術分野】

【０００１】

本発明は、画像データ等のデジタル情報から生成された２値シンボル列を算術符号化する技術に関するものである。

【背景技術】

【０００２】

近年、デジタル信号処理技術の進歩により、動画像や静止画像、音声等、大量のデジタ

10

20

30

40

50

ル情報を高能率符号化し、小型記録媒体への記録や通信媒体による伝送を行うことが可能になっている。このような技術を応用し、テレビ放送やビデオカメラの映像をストリームに変換できる映像符号化装置の開発が行われている。動画像の映像符号化方法の中では、とりわけITU-Tが策定した規格H.264（別名MPEG4 Part 10/AVC）が注目されている。昨今における高能率符号化の圧縮効果は、エントロピー符号化によるものが大きく、特に効率の高いエントロピー符号化方法として算術符号化が挙げられ、上記のH.264においても採用されている。

【0003】

H.264ではContext-based Adaptive Binary Arithmetic Codingと呼ばれる算術符号化（以下、CABACと称す）と、Context-based Adaptive Variable length Coding

10

【0004】

前記CABAC及びCAVLCに着目した先行例として、特許文献1が提案されている。この特許文献1の「画像情報符号化方法及び画像情報復号方法」には、CABACへの入出力データ量を制限し、復号化器の処理時間を保証することを目的とした発明が開示されている。

【特許文献1】特開2004 135251号公報

【発明の開示】

【発明が解決しようとする課題】

【0005】

20

図5は従来の算術符号化方法の処理手順を示すフローチャートである。なお、この処理手順はITU-T H.264規格書により定められており、公知のものである。H.264における算術符号化、すなわちCABACは、2値シンボルの入力に対応している。

【0006】

図5においてステップS900でシンボルの入力が終了したか否かを判定し、未完であると判断した場合にはステップS901にてシンボルを入力する。ここで入力されるシンボルとは0または1の2値シンボルである。次にステップS902は区間を分割する。区間とは、0から1023までの整数領域内で下端と長さによって表現される。区間の分割とは、2値シンボルの発生確率の比により、区間を二つに分けることである。例えば、シンボル“0”の発生確率が75%で、シンボル“1”の発生確率が25%の場合、区間は75:25の比で分割する（この場合、シンボル“0”を優勢シンボル、シンボル“1”を劣勢シンボルと呼ぶ）。続くステップS903は、前記入力シンボルに従って、この分割された区間のいずれか一方を選択する。

30

【0007】

例えば、図6のように、現在の区間が下端の値が21、長さ320で表されているとする。0と1の発生確率が75%と25%の場合とする。今、入力したシンボルが“1”であるとき、“1”の区間が選択される。この結果、新たな下端は261、長さは80となる。

【0008】

次にステップS904では、新たな区間の長さが256未満であるか否かを判定する。区間の長さが256以上の場合は、ステップS900へと戻る。また、図6で説明した例のように区間の長さ80となり、256を下回る場合は、ここでステップS905へ分岐する。

40

【0009】

ステップS905では、区間の下端の値が256未満であるか否かを判定する。区間の下端が256未満の場合はステップS906へ分岐し、符号列として“0”を出力し、ステップS907は後述する保留ビット数に相当する個数の“1”を符号列として出力する。また、保留ビット数はここでゼロにリセットされる。ステップS908は、区間の正規化を行う。正規化とは、256未満になった区間の長さを拡大し、以降の処理の精度を確保する処理である。このステップS908では、下端の値と区間の長さをそれぞれ2倍に

50

する。

【0010】

ステップS905において、下端が256以上であると判定した場合、処理はステップS909に分岐し、区間の下端が512未満か否かを判定する。区間の下端が512未満の場合にはステップS910へ、512以上の場合にはステップS912へ分岐する。

【0011】

ステップS912では、符号列として“1”を出力し、ステップS913では後述する保留ビット数に相当する個数の“0”を続く符号列として出力する。保留ビット数はここでもゼロにリセットされる。ステップS914では、区間の正規化を行う。このステップによる正規化では、下端から512を引いて2倍した値を新たな下端とし、また、区間の長さを2倍する。

10

【0012】

また、ステップS909において、下端が512を下回る場合はステップS910へ分岐し、保留ビット数を1つ増加させる。続いてステップS911では、区間の正規化を行う。このステップS911による正規化は、下端から256を引き2倍、区間も2倍する。例えば図6の例では、下端が10になり($= (256 - 256) \times 2$)、区間の長さは160($= 80 \times 2$)。また、保留ビットも“1”に増加する。これら正規化処理の各ステップの後、再度ステップS904へ戻って、区間の長さが256以上になるまで、同様に正規化処理を繰り返す。

【0013】

20

例えば図6の例では、正規化後の区間の長さは160なので、再度ステップS904からステップS905へ進む。下端が10なので、ステップS906へと進み、“0”を出力、先ほど保留ビット数を1に増加しているので、1個の“1”を出力する(ステップS907)。すなわち符号列“01”が出力される。さらに正規化のステップS908により、下端を2倍の20、区間の長さも2倍の320とする。ここで区間の長さは256以上となるので、ステップS904からS900へと戻る。このステップS900により入力シンボルの終了を検知し、ステップS915の終了処理ステップへ分岐するまで上記処理を繰り返す。

【0014】

本発明者は、以上の従来の算術符号化方法には、2つの問題点があると考えた。第1には、ステップS904からS914までのループにより、ひとつの入力シンボルを処理するためのステップ数が非常に多いことである。これは、ソフトウェアによる処理時間の増大や、ハードウェアによる回路規模を増大の要因となる。第2には、ステップS910における、保留ビット数の増加が繰り返されると、その値の保持に必要なメモリが多くなり、更に保留ビットの解消処理であるステップS907、S913の処理回数も増大する点である。

30

【0015】

本発明はかかる問題に鑑みなされたものであり、算術符号化をハードウェアに適用するのであれば、回路を簡略化できて消費電力を少なくすることを可能にし、ソフトウェアに適用するのであれば、処理の簡略化に伴うメモリ消費量の削減と高速処理を可能ならしめる技術を提供することにある。

40

【課題を解決するための手段】

【0016】

かかる課題を解決するため、例えば第1の発明の符号化装置は以下の構成を備える。すなわち、

符号化対象の2値シンボルを順に入力し、0以上1未満の小数点以下の値を示す2進データを符号化データとして生成し、生成した符号化データを出力する算術符号化を用いた符号化装置であって、

2値シンボルを入力する度に、有限精度で表現される数直線上の区間を、優勢シンボルと劣勢シンボルの発生確率の比に従って2分割すると共に、入力した2値シンボルの値に

50

従って、分割した一方の区間を選択することを繰り返す区間分割／選択手段と、

該区間分割／選択手段で選択された選択区間の長さが、予め設定された区間長を下回る場合に、前記選択区間の長さを拡大するための正規化を行なう正規化手段と、

該正規化手段の正規化対象の前記選択区間の上端と下端の値を判定する上下端判定手段と、

前記正規化手段による前記選択区間の正規化を行なう際に、前記上下端判定手段で判定された上端と下端の値に応じて、符号化データのビットの値の決定と出力、又は、出力すべきビットの保留個数の増加を行なう処理手段とを備え、

前記処理手段は、

前記正規化対象となる前記選択区間内に、注目する小数の桁を決定するための閾値が存在するか否かを判定する判定手段と、

該判定手段で、前記選択区間内に前記閾値が存在すると判定した場合、保留ビット数を1つ増加させる保留ビット増加手段と、

前記判定手段で、前記選択区間外に前記閾値が存在すると判定した場合、前記選択区間と前記閾値との相対位置に基づいて決定される1ビットのデータを出力し、保留ビット数の数分のビットのデータを決定し、出力すると共に、保留ビット数をゼロクリアする符号ビット出力手段とを含むことを特徴とする。

【発明の効果】

【0018】

第1の発明によれば、保留ビット数を増加する処理の回数がこれまでの技術よりも少なくできるので、ハードウェアに適用するのであれば、回路を簡略化できて消費電力を少なくすることを可能になる。また、ソフトウェアに適用するのであれば、処理の簡略化に伴うメモリ消費量の削減と処理を更に高速なものとすることが可能になる。

【発明を実施するための最良の形態】

【0020】

以下、添付図面に従って本発明に係る実施形態を詳細に説明する。

【0021】

<第1の実施形態>

図7は、本実施形態による装置の構成例を示すブロック図である。101は映像入力部、102は変換部、103は量子化部、104はCAVLC符号化部、105はCABAC符号化部、106は2値化部、107は算術符号化部、108は選択部、109はストリーム出力部である。本実施形態における符号化装置は、H.264規格に基づき、以下の手順で高能率符号化処理を行う。なお、本符号化装置は撮像装置（ビデオカメラ）や映像記録再生装置に適用可能な構成である。

【0022】

映像入力部101から入力されるデジタル映像信号は、変換部102に供給される。変換部102は、入力したデジタル映像信号で表わされる画像データを、例えば16×16画素で構成されるブロックに分割し、各ブロック毎に係数列へ変換する。この変換部102は、動き予測処理、動き補償処理及び直交変換処理（周波数変換）などにより、ブロックにおける情報量の視覚的な冗長性を削減する。

【0023】

変換部102の変換処理で得られた係数列は、量子化部103へ供給される。量子化部103は、入力した係数列を、予め設定された量子化パラメータに従って量子化する。

【0024】

この量子化部103における量子化パラメータの大小に応じて、係数列の情報量は削減される。量子化された係数列は、CAVLC符号化部104とCABAC符号化部105に供給される。CAVLC符号化部104については、本発明に直接関係が無いので詳細な説明は省略し、CABAC符号化部105について説明する。

【0025】

CABAC符号化部105内の2値化部106は、入力した係数列を0、1の2値シン

10

20

30

40

50

ボル列へ変換する。

【 0 0 2 6 】

算術符号化部 1 0 7 は、2 値化部 1 0 6 で 2 値化された 2 値シンボル列の順次を入力し、後述する手順に従った処理を行なうことで、圧縮した算術符号化データ列を生成し出力する。この時、2 値化部 1 0 6 はテーブルによって各係数を 2 値シンボル列へ 1 対 1 に変換できるので、処理は 1 係数単位に実行することができる。一方、算術符号化部 1 0 7 は、2 値シンボル 1 つずつ処理を行う必要がある。

【 0 0 2 7 】

C A V L C 符号化部 1 0 4 によって発生した符号列と、算術符号化が行われた C A B A C 符号化部 1 0 5 によって発生した符号列は、それぞれ選択部 1 0 8 に供給され、選択部 1 0 8 によっていずれか一方の符号列（ストリーム）が出力として選択される。その後、選択されたストリームがストリーム出力部 1 0 9 より出力される。

10

【 0 0 2 8 】

本実施形態における特徴は、図 7 における算術符号化部 1 0 7 にある。そこで、この算術符号化部 1 0 7 を更に詳しく説明する。

【 0 0 2 9 】

算術符号化は、既に説明したように、入力されるシンボルの値に応じて区間の分割、選択を繰り返し、0 以上の 1 未満の小数点の値を符号化結果とするものである。0 以上の 1 未満の小数点の値は、「0 . x x x ... (x は 0 または 1) 」の形式となるので、整数部分と小数点を除いた「x x x ...」が符号化データとなる。小数点第 1 位のビットは、十進数の “ 0 . 5 ” を示し、小数点第 2 位のビットは “ 0 . 2 5 ” を示す。つまり、小数点第 i 桁のビットで表わされる値は、小数点第 i - 1 桁のビットで表わされる値の半分と言える。例えば、十進数の “ 0 . 7 5 ” は 2 進数では “ 0 . 1 1 ” と表現できる。

20

【 0 0 3 0 】

また、電子回路、又は、コンピュータプログラムで処理するわけであるから、区間の下端、上端、区間長さは限られたビット数のレジスタで表現しなければならない。ところが、各小数点以下の桁のビットを求めていくと、それに応じて区間の長さは次第に狭くなっていく。つまり、区間の下端と上端を定義するレジスタの値の差は次第に小さくなっていき、シンボルの発生確率の比で区間を分割する際の精度が低くなっていく。それゆえ、使用するビット数を有効に機能するようにするため、区間の長さある閾値未満となったとき、その区間の長さを拡大する処理が必要になる。この区間の長さの拡大処理を正規化と言う。

30

【 0 0 3 1 】

図 1 は、本実施形態における算術符号化部 1 0 7 における算術符号化処理手順を示すフローチャートである。以下、このフローチャートに従って算術符号化部 1 0 7 の処理内容を説明する。

【 0 0 3 2 】

まず、ステップ S 1 0 0 では、符号化すべきシンボルの入力終了したか否かを判断する。この判断は、入力したシンボルの個数を計数し、その個数が予め定められた符号化単位であるシンボル数になったか否かで判断すればよい。

40

【 0 0 3 3 】

符号化処理が未完であると判断した場合には、ステップ S 1 0 1 に処理を進め、シンボルを 1 つ入力する。本実施形態での符号化対象のシンボルは、2 値化部 1 0 6 から出力される 0 または 1 の 2 値シンボルである。

【 0 0 3 4 】

次にステップ S 1 0 2 では、区間を分割する。符号化の開始時の区間は 0 乃至 1 0 2 3 の範囲である。すなわち、下端が 0、区間の長さが 1 0 2 4 であり、下端を 0、上端の 1 0 2 3 を整数の “ 1 ” と見立て、その間が小数点以下を表わすものとして定義する。この場合、下端と上端はそれぞれ 1 0 ビットのレジスタで記憶保持すれば良いことになる。

【 0 0 3 5 】

50

ステップS 1 0 2の区間の分割処理とは、入力した2値シンボルの発生確率の比により、区間を2つに分けることである。例えば、0の発生確率が75%で、1の発生確率が25%の場合、区間は75:25の比で分割される。

【0036】

続くステップS 1 0 3では、入力シンボルに従って、この分割された区間のいずれか一方を選択する。例えば、図6のように、現在の区間の下端が“21”、その区間の長さが“320”であり、シンボル0と1の発生確率が75%、25%であるとする。今、入力したシンボルが“1”であった場合、1の区間が選択され、新たな下端は“261”、その区間の長さは“80”となる。

【0037】

次にステップS 1 0 4は、新たな区間の長さを閾値“256”と比較する。区間の長さが“256”以上の場合は、ステップS 1 0 0へと戻る。

【0038】

また、図6に示すように、区間の長さが“80”となって、“256”を下回る場合、処理はステップS 1 0 5に分岐する。

【0039】

ステップS 1 0 5では、区間の下端の値を判定する。下端の値が“512”に満たない場合、処理はステップS 1 0 6に分岐する。このステップS 1 0 6では、区間の上端の値が“512”未満であるか否かを判定する。

【0040】

ステップS 1 0 6にて、上端の値が“512”未満であると判定した場合、ステップS 1 0 7に処理を進める。

【0041】

ステップS 1 0 7に処理を進むのは、選択した区間の上下端の値が共に“512”以下の場合である。従って、ステップS 1 0 7では、“0”を符号化後のビットとして出力する。そして、続くステップS 1 0 8では、その時点での保留ビット数で示される数だけ“1”を出力した後、保留ビット数を“0”にリセットする。なお、ステップS 1 0 8に処理が進んだ直後の保留ビット数が“0”の場合には、何もしない。そして、ステップS 1 0 9にて、区間の正規化を行う。このステップS 1 0 9での正規化処理とは、“256”未満となった区間を拡大し、以降の符号化処理の精度を確保する処理である。このステップS 1 0 9では、下端の値を2倍にした値を更新後の区間の下端の値とする。また、区間の長さを2倍にし、その結果を更新後の区間の長さとする。そして、ステップS 1 0 4に戻る。

【0042】

一方、ステップS 1 0 5にて、選択区間の下端の値が“512”以上であると判定した場合、処理はステップS 1 1 2に分岐する。すなわち、現在の区間の上端及び下端の値が共に、“512”以上である場合である。ステップS 1 1 2では、注目桁の値として“1”を符号化後のビットとして出力する。続くステップS 1 1 3では、保留ビット数で示される数の“0”を出力した後、保留ビット数を“0”にリセットする。そして、ステップS 1 1 4にて、区間の正規化を行う。このステップS 1 1 4での正規化処理とは、“256”未満となった区間を拡大し、以降の符号化処理の精度を確保する処理である。このステップS 1 1 4では、下端の値から512を減じ、その減算結果を2倍にした値を更新後の下端の値にする。また、区間の長さを2倍した結果を、更新後の区間の長さとする。この後、処理はステップS 1 0 4に戻る。

【0043】

また、ステップS 1 0 6にて、区間の上端の値が“512”以上であると判断した場合、処理はステップS 1 1 0に進む。ステップS 1 1 0に進むのは、区間の下端の値が“512”未満であり、区間の上端の値が“512”以上の場合である。つまり、注目桁のビットが“0”か、“1”かは、現時点では未定であることを示している。それ故、ステップS 1 1 0にて、保留ビット数を1つ増加させる。続いて、ステップS 1 1 1にて、区間

10

20

30

40

50

の正規化を行う。このステップ S 1 1 1 における正規化は、区間の下端の値から “ 2 5 6 ” を減じ、その減算結果を 2 倍にした値を更新後の下端の値とする。また、区間の長さを 2 倍にした結果を更新後の区間の長さとする処理を行なう。この後、処理はステップ S 1 0 4 に戻る。

【 0 0 4 4 】

こうして、符号化すべき全シンボルについてステップ S 1 0 0 乃至 S 1 1 4 の処理を終えると、ステップ S 1 1 5 の終了処理を行なう。この終了処理では、直前までの処理で決定された区間の上端、下端の間にあって、二進表記で都合の良い値を 1 つ決定し、その決定した値に従って、未出力の桁のビットを出力する処理を行なう。例えば、区間の上端の値が、区間の下端の値と等しくなったものとし（区間の長さが 0 になったものとし）、その際の符号化ビット及び保留ビットを出力する。

10

【 0 0 4 5 】

以上、本実施形態の算術符号化部 1 0 7 の処理内容を説明した。本実施形態の処理は、先に説明した図 5 の前述した従来方法よりも、保留ビット数を増加させるステップの実行回数を半減させることが可能になる。

【 0 0 4 6 】

例えば、図 6 の例では、区間選択により得られた新しい区間の下端の値が “ 2 6 1 ” である。従来方法では、ステップ S 9 0 5、S 9 0 9 による分岐で、保留ビット数を増加させるステップ S 9 1 0 へと進む。

【 0 0 4 7 】

20

これに対し、本実施形態によれば、区間の下端の値が “ 2 6 1 ” で、尚且つ、区間の上端の値が “ 3 4 1 ” (= 2 6 1 + 8 0) であるから、ステップ S 1 0 5、1 0 6 の分岐処理で、ステップ S 1 0 7 以降の処理を行なう。すなわち、上記の場合、本実施形態によれば、保留ビットを増加する処理は行なわない。

【 0 0 4 8 】

また、ステップ S 1 0 7 では、符号化データとしてビット “ 0 ” を出力する。この後、処理はステップ S 1 0 8 に進むが、図 6 の場合、保留ビット数がゼロのままである。従って、このステップ S 1 0 8 は無処理となる。そして、ステップ S 1 0 9 の正規化では、現在の区間の下端の値と区間の長さをそれぞれ 2 倍にする。すなわち、区間の下端の値は “ 5 2 2 ”、区間の長さが “ 1 6 0 ” になる。この後、ステップ S 1 0 4 に戻るが、区間の長さ “ 1 6 0 ” は、閾値 “ 2 5 6 ” 未満であるので、ステップ S 1 0 4、S 1 0 5 による分岐処理を経たのち、ステップ S 1 1 2 に処理が進む。ステップ S 1 1 2 では、“ 1 ” を出力し、ステップ S 1 1 3 は無処理となる。そして、ステップ S 1 1 4 の正規化処理の結果、区間の下端の値は “ 2 0 ” (= (5 2 2 - 5 1 2) × 2)、区間の長さは “ 3 2 0 ” (= 1 6 0 × 2) となる。

30

【 0 0 4 9 】

以上により、出力される符号化データは “ 0 1 ” となり、区間の下端の値は “ 2 0 ”、区間の長さは “ 3 2 0 ” となる。ここで注目すべき点は、本実施形態の場合、保留ビットの増加処理を行っていないにもかかわらず、図 5 に示した従来方法と同じ出力、同じ区間状態になっていることである。

40

【 0 0 5 0 】

ここで、従来技術と本実施形態の処理の違いを図 2 を用いて説明する。図 2 は正規化前の区間を上端と下端の範囲で分類したベン図である。

【 0 0 5 1 】

従来方法では、区間の長さが “ 2 5 6 ” 未満となり、符号化データとしてビット “ 0 ” を出力するのは、その区間が下端の値が “ 2 5 6 ” 未満の領域 2 0 1 のみである。すなわち、残る領域 2 0 2、2 0 3 では保留ビットを増加させる処理を行なわざるをえない。

【 0 0 5 2 】

一方、本実施形態による方法では、区間の長さが “ 2 5 6 ” 未満であるとき、区間が領域 2 0 1、2 0 2 の条件を満たすとき、符号化データとしてビット “ 0 ” を出力する。そ

50

して、保留ビットを増加させるのは、領域 2 0 3、すなわち、区間の上端の値が “ 5 1 2 ” 以上であり、区間の下端の値が “ 5 1 2 ” 未満の場合のみである。

【 0 0 5 3 】

このように本実施形態の如く、分類に上端を取り入れて詳細化することで、区間が本来保留する必要の無い領域 2 0 2 にあるときに、“ 0 ” を符号化データとして出力することで、保留ビット増加の処理の回数は、従来技術の半分まで減らすことが可能になる。因に、区間の下端の値が “ 5 1 2 ” 以上を示す領域 2 0 4 では、符号化データのビットとして “ 1 ” を出力する。従って、区間の下端の値が “ 5 1 2 ” 以上を示す領域 2 0 4 における、本実施形態の処理は、従来技術と方法と一致する。

【 0 0 5 4 】

図 8 は、実施形態における算術符号化部 1 0 7 の具体的な内部のブロック構成図である。

【 0 0 5 5 】

本実施形態の算術符号化部 1 0 7 は、図示の如く、入力部 8 0 1、制御部 8 0 2、終了処理部 8 0 3、出力切替部 8 0 4、区間更新部 8 0 5、正規化部 8 0 6、出力ビット生成部 8 0 7、保留ビット処理部 8 0 8 で構成される。この構成における動作を、再び、図 1 のフローチャートと対応づけて説明する。

【 0 0 5 6 】

入力部 8 0 1 は、ステップ S 1 0 1 にて、2 値化部 1 0 6 から 2 値シンボルを順次入力する。また、入力部 8 0 1 は、入力したシンボル数が符号化単位の予め設定された個数になったことを検知すると、終了判定信号を制御部 8 0 2 に出力する。

【 0 0 5 7 】

区間更新部 8 0 5 はステップ S 1 0 2 による区間の分割とステップ S 1 0 3 における区間の選択を行い、選択された区間の上端と下端の値を示す信号を制御部 8 0 2 と正規化部 8 0 6 へ供給する。

【 0 0 5 8 】

制御部 8 0 2 は各ブロックから供給される信号に基づき、制御信号を各ブロックへ供給する。

【 0 0 5 9 】

終了処理部 8 0 3 は、制御部からのトリガー信号により、ステップ S 1 1 5 における終了処理を行い、終了ビット列を出力切替部 8 0 4 に供給する。

【 0 0 6 0 】

出力ビット生成部 8 0 7 は制御部 8 0 2 からの制御信号に従い、“ 0 ” もしくは “ 1 ” を出力切替部 8 0 4 へ供給する。この処理は、図 1 におけるステップ S 1 0 7 もしくはステップ S 1 1 2 に相当する。

【 0 0 6 1 】

保留ビット処理部 8 0 8 は制御部 8 0 2 からの制御信号に従い、ステップ S 1 0 8、ステップ S 1 1 0、ステップ S 1 1 3 における保留ビット列を出力切替部 8 0 4 へ供給する。

【 0 0 6 2 】

出力切替部 8 0 4 は制御部 8 0 2 からの制御信号に従い、終了処理部 8 0 3、出力ビット生成部 8 0 7、保留ビット処理部 8 0 8 から供給されるビット列のいずれかを選択し出力する。

【 0 0 6 3 】

正規化部 8 0 6 は制御部 8 0 2 からの制御信号と、区間更新部からの上端と下端の値を表す信号を受け取り、区間を正規化して新たな区間の上端と下端を区間更新部 8 0 5 へ供給する。この処理は、図 1 のステップ S 1 0 9、S 1 1 1、S 1 1 4 に相当するものであるが、いずれの処理を行なうかは、制御部 8 0 2 からの制御信号によって決定される。正規化により変更された上端と下端の値は、区間更新部 8 0 5 を経由して、制御部 8 0 2 へ供給される。

10

20

30

40

50

【 0 0 6 4 】

制御部 8 0 2 は、図 1 のフローチャートの分岐処理であるステップ S 1 0 0、S 1 0 4、S 1 0 5、S 1 0 6 の判断に依存し、これら各ブロックを制御するための信号を生成することになる。

【 0 0 6 5 】

以上説明したように本実施形態によれば、2 値シンボル列を符号化する際に、保留ビット数を増加する処理回数を、これまでの半分に減らすことが可能になり、尚且つ、生成される符号化データのコンパチビリティも保証することが可能になる。従って、ハードウェアによる回路規模の増大を防ぐ事が可能になる。

【 0 0 6 6 】

10

また、符号化対象の画像データを入力する入力装置（ビデオカメラ、イメージスキャナ、或いは、非圧縮の画像データを蓄積する蓄積装置）を有し、それ以外の図 7 に示す各構成要素をマイクロコンピュータ等の高度な制御部と、その制御部が実行するプログラムを記憶した RAM によって構成することも勿論可能である。また、図 7 における算術符号化部 1 0 7 のみ、マイクロコンピュータとそれが実行するソフトウェアによって実現させても構わない。

【 0 0 6 7 】

< 第 2 の実施形態 >

本発明に係る第 2 の実施形態を説明する。図 3 は、本第 2 の実施形態における算術符号化部 1 0 7 の処理手順を示すフローチャートである。算術符号化部 1 0 7 以外は、第 1 の実施形態と同じとし、その説明は省略する。

20

【 0 0 6 8 】

以下、図 3 のフローチャートに従って、算術符号化部 1 0 7 の処理手順を説明する。

【 0 0 6 9 】

先ず、ステップ S 3 0 0 では、符号化すべきシンボルの入力終了したか否かを判断する。この判断は、入力したシンボルの個数を計数し、その個数が予め定められた符号化単位であるシンボル数になったか否かで判断すればよい。

【 0 0 7 0 】

符号化処理が未完であると判断した場合には、ステップ S 3 0 1 に処理を進め、シンボルを 1 つ入力する。本実施形態での符号化対象のシンボルは、2 値化部 1 0 6 から出力される 0 または 1 の 2 値シンボルである。

30

【 0 0 7 1 】

次にステップ S 3 0 2 では、区間を分割する。符号化の開始時には、区間の下端が 0、区間の長さが 1 0 2 4 である。

【 0 0 7 2 】

ステップ S 3 0 2 の区間の分割処理とは、入力した 2 値シンボルの発生確率の比により、区間を 2 つに分けることである。例えば、0 の発生確率が 7 5 % で、1 の発生確率が 2 5 % の場合、区間は 7 5 : 2 5 の比で分割される。続く、ステップ S 3 0 3 では、入力シンボルに従って、この分割された区間のいずれか一方を選択する。例えば、図 6 のように、区間が下端 2 1 と長さ 3 2 0 で表されていて、シンボル “ 0 ” と “ 1 ” の発生確率が 7 5 % と 2 5 % の場合とする。この場合、入力シンボルが “ 1 ” であった場合には、1 の区間が選択され、新たな区間の下端は “ 2 6 1 ”、長さは “ 8 0 ” となる。

40

【 0 0 7 3 】

次にステップ S 3 0 4 では、ステップ S 3 0 3 で選択した新たな区間の長さによって、正規化回数を算出する。既に述べたように、正規化処理は、区間の長さが 2 5 6 未満の時に発生し、区間の長さを 2 倍にする処理である。そして、正規化処理は、区間の長さが 2 5 6 以上となるまで繰り返される。

【 0 0 7 4 】

即ち、区間の長さとの関係は次の通りとなる。

・ 区間の長さ 1 2 8 以上、2 5 6 未満の場合は正規化回数は 1 回、

50

- ・区間の長さが64以上、128未満の場合には正規化回数は2回、
- ・区間の長さが32以上、64未満の場合には正規化回数は3回、
- ・区間の長さが16以上、32未満の場合には正規化回数は4回、
- ・区間の長さが8以上、16未満の場合には正規化回数は5回、
- ・区間の長さが4以上、8未満の場合には正規化回数は6回。

【0075】

上記を考察すると、区間の長さを9ビットで2進表現した場合、正規化回数は、最上位ビット(MSB)から最下位ビット(LSB)に向かうゼロの連続数と一致する。従って、ステップS304では、MSBからゼロの連続数をカウントし、そのカウントした値を正規化回数として求める。なお、正規化回数を求める方法は上記に限らない。例えば、2を低とする区間の長さの対数を求め、その対数の小数点以下を切り捨てる。そして、切り捨てた対数を、8から減じた値を、正規化回数としても構わない。ただし、前者の方が、単純な処理、又は、単純な回路構成で実現できる。

10

【0076】

続いてステップS305では、確定して出力する符号ビット数を算出する。保留ビットの増加の処理が無ければ、正規化回数と確定出力ビット数は一致する。

【0077】

例えば、図4の区間401、402、403はいずれも、その区間の長さが“128”以上、“256”未満であることを示している。従って、区間401、402、403に対する正規化回数は1回である。区間401は、その上端が“512”未満であるため、“0”を符号化データのビットとして出力する。区間402は、その下端が“512”以上であるため、“1”を出力する。

20

【0078】

一方、区間403は、その下端が“512”未満であり、上端が“512”以上であるため、保留ビットを1増加させるだけで、この時点での符号化データのビットの出力は行なわない。すなわち、或る区間の上端と下端の間に閾値“512”が存在する場合には、保留ビットを“1”だけ増加させ、符号化データの出力は行なわない。

【0079】

上記を更に詳しく検討すると、次のようになる。

【0080】

区間の上端、下端を10ビットで表わすとする。或る区間の上端と下端が共に“512”未満であるとき、上端及び下端の最上位ビット(MSB)は共に“0”となる。また、或る区間の上端と下端が共に“512”以上であるとき、上端及び下端のMSBは共に“1”となる。そして、区間が“512”を跨ぐ、すなわち、 $\text{下端} < 512 < \text{上端}$ の場合、上端と下端のMSBは一致しない。

30

【0081】

従って、上端と下端のMSBが一致するとき、出力ビットの1個が確定する。そして、上端と下端のMSBが不一致の場合、保留ビットを“1”だけ増加させれば良いことになる。複数回の正規化回数の場合も同様に考えることができる。

【0082】

再び、図4に着目する。図4における区間404は、その下端が“270”、上端が“389”、区間の長さが“119”(=389-270)であることを示している、

40

先に説明した第1の実施形態の手順によると、2回の正規化回数の結果、2ビットの符号“01”が出力される。出力ビット数が“2”となるのは、1回目の正規化後の区間の上端と下端が“512”を跨がず、さらに上端と下端が2倍された後の2回目の正規化後の区間も“512”を跨がないからである。別な言い方をすれば、1回目の正規化後の区間が“256”を跨いでいなければ、2倍される2回目の正規化後の区間は“512”を跨がない、と言える。すなわち、区間の上端と下端が“512”を跨がなければ出力ビット数は1、さらに、その区間が“256”も跨がなければ出力ビット数は2、さらに“128”も跨がなければ出力ビット数は3というように判定する。結局のところ、区間の上

50

端と下端を10ビットで二進表現したとき、両者の最上位ビットからの一致ビット数が出力ビット数に等しいことになる。ただし、出力ビット数は、許容正規化回数を超えることは無いので、許容正規化回数を上限として出力ビット数をクリップする。

【0083】

図3の説明に戻る。以上のように算出した出力ビット数が決定されるが、ステップS306では、出力ビット数が“1”以上であるか否かを判定する。出力ビット数が“1”以上であると判定した場合には、ステップS307乃至ステップS309の処理を実行する。

【0084】

このステップS307乃至S309では、ビット列を符号として出力する。この時、出力されるビット列は、区間の上記の上端と下端の一致ビット列そのものである。

10

【0085】

例えば、図4の区間404の場合、その上端は“389”であり、下端は“270”である。これを二進数で表現すると、上端は“0110000101”、下端は“0100001110”である。従って、両者は最上位ビットから2ビット“01”が一致するので、一致ビット列“01”を出力する。

【0086】

次にステップS310では、保留ビット数の更新を行う。前記正規化回数から出力ビット数を減じた値を保留ビット数に加える。この後、ステップS311において、区間の正規化を行う。下端から前記出力ビット列を除去（ゼロにする）し、前記正規化回数分だけ2倍にする処理を繰り返す。また、区間の長さも同様に前記正規化回数分だけ2倍を繰り返す。ここで2倍をN回繰り返すことは、Nビットの左シフト算に置き換えても同じである。

20

【0087】

上記ステップS307乃至S309のビット列を出力する工程で、もし保留ビット数が1以上の場合には、まずステップS307では出力ビット列の先頭ビットのみを出力する。そして、ステップS308で該先頭ビットの反転ビットを保留ビット数分だけ出力する。そしてステップS309では、残りの出力ビット列を出力する。

【0088】

例えば、図4の区間404となったときに、保留ビット数が仮に“3”であったとする。この場合、出力ビット列“01”の先頭ビット“0”をまず出力し、続いて“0”を反転した“1”を保留ビット数分の3個、すなわち“111”を出力する。そして、残りのビット列“1”（“01”の2ビット目）をステップS309で出力する。よって、このステップで出力される符号化データは“01111”となる。なお、保留ビット数はここでゼロにリセットされる。

30

【0089】

以下、ステップS300に戻り、入力シンボルの終了を判定するまで、ステップS301乃至S311の処理を繰り返し、入力シンボルの終了を判定した場合にはステップS315の終了処理を行なう。

【0090】

図3のフローチャートからもわかるように、正規化回数や出力ビットの数を算出して、一括して処理しているため、従来の方法に比べ、ループ構造が格段に少なくなっていることがわかる。また、1入力シンボルに対して1回のループで処理できることもわかる。

40

【0091】

図9は、上述した処理を行なうための、本第2の実施形態における算術符号化部107の内部ブロック構成図である。本第2の実施形態の算術符号化部107は入力部901、制御部902、終了処理部903、出力切替部904、区間更新部905、正規化部906、出力ビット生成部907、保留ビット処理部908、一致ビット検出部909、区間長算出部910を備える。以下、各処理部の動作を、図3のフローチャートに対応付けて説明する。

50

【 0 0 9 2 】

入力部 9 0 1 はステップ S 3 0 1 にて、2 値化部 1 0 6 からの 2 値シンボルを順次入力する。また、入力部 8 0 1 は、入力したシンボル数が、符号化単位である予め設定された個数になったことを検出すると、終了判定信号を制御部 9 0 2 に出力する。

【 0 0 9 3 】

区間更新部 9 0 5 は、ステップ S 3 0 2 の区間の分割処理と、ステップ S 3 0 3 の区間の選択処理を行なう。そして、区間更新部 9 0 5 は、選択された区間の上端と下端の値を示す信号を一致ビット検出部 9 0 9、区間長算出部 9 1 0、正規化部 9 0 6 へ供給する。

【 0 0 9 4 】

一致ビット検出部 9 0 9 は、区間更新部 9 0 5 から供給される上端と下端の値を比較し、2 進表現における最上位ビットから連続して一致するビット数をカウントする。この処理は、ステップ S 3 0 5 に相当し、一致したビットの数を制御部 9 0 2 へ供給する。

10

【 0 0 9 5 】

区間長算出部 9 1 0 は、区間更新部 9 0 5 から供給される上端の値から下端の値を減じて区間の長さを算出する処理（ステップ S 3 0 4 に相当）を行ない、その区間の長さを示す信号を制御部 9 0 2 に供給する。

【 0 0 9 6 】

制御部 9 0 2 は、区間長算出部 9 1 0 より入力した区間の長さから必要な正規化の回数を算出し、正規化回数を正規化部 9 0 6 へ供給する。

【 0 0 9 7 】

20

正規化部 9 0 6 は制御部 9 0 2 から供給される正規化回数に従い、区間更新部から供給された上端と下端の値を正規化して新たな区間の上端と下端を区間更新部 9 0 5 へ供給する。この処理はステップ S 3 1 1 に相当し、ループ処理することなく単一のステップで、前記回数分の正規化を処理する。

【 0 0 9 8 】

また、制御部 9 0 2 は各ブロックから供給される信号に基づき、制御信号を各ブロックへ供給する。

【 0 0 9 9 】

制御部 9 0 2 は、入力部 9 0 1 からの終了判定信号を受信した場合に、終了処理部 9 0 3 にトリガ信号を出力する。終了処理部 9 0 3 は、制御部 9 0 2 からのトリガ信号により、ステップ S 3 1 5 に相当する終了処理を行ない、終了ビット列を出力切替部 9 0 4 に出力する。

30

【 0 1 0 0 】

出力ビット生成部 9 0 7 は制御部 9 0 2 からの制御信号に従い、“ 0 ” もしくは “ 1 ” を出力切替部 9 0 4 へ供給する。この処理は、図 3 のフローチャートにおけるステップ S 3 0 7 およびステップ S 3 0 9 に相当し、一致ビット検出部 9 0 9 が検出した一致ビット数に相当する個数の出力ビットを生成する。

【 0 1 0 1 】

保留ビット処理部 9 0 8 は制御部 9 0 2 からの制御信号に従い、ステップ S 3 0 8、ステップ S 3 1 0 における保留ビット列を出力切替部 9 0 4 へ供給する。

40

【 0 1 0 2 】

出力切替部 9 0 4 は制御部 9 0 2 からの制御信号に従い、終了処理部 9 0 3、出力ビット生成部 9 0 7、保留ビット処理部 9 0 8 から供給されるビット列のいずれかを選択し出力する。

【 0 1 0 3 】

なお、制御部 9 0 2 は、図 3 のフローチャートのステップ S 3 0 0 及び S 3 0 6 に相当する分岐判定処理に相当する処理を行ない、各ブロックの制御信号を発行することになる。

【 0 1 0 4 】

以上説明したように本第 2 の実施形態によれば、従来と比べ、算術符号化の処理のルー

50

プ処理を削減し、また、保留ビット数の増加を抑制することが可能になる。その結果、より少ない回路規模や消費電力で処理可能な算術符号化装置を提供できる。

【 0 1 0 5 】

また、符号化対象の画像データを入力する入力装置（ビデオカメラ、イメージスキャナやビデオカメラ等の撮像装置、或いは、非圧縮の画像データを蓄積する蓄積装置）を有し、それ以外の図 7 に示す各構成要素をマイクロコンピュータ等の高度な制御部と、その制御部が実行するプログラムを記憶した R A M によって構成することも勿論可能である。また、図 7 における算術符号化部 1 0 7 のみを、マイクロコンピュータとそれが実行するソフトウェアを格納するメモリによって実現させても構わない。

【 0 1 0 6 】

また、第 1、第 2 の実施形態では、撮像装置（ビデオカメラ）や映像記録再生装置に適用した例を説明したが、符号化対象情報として 2 値シンボルを生成する構成を備える装置であれば適用できるので、上記実施形態によって本発明が限定されるものではない。

【 0 1 0 7 】

また、通常、ソフトウェア、すなわち、コンピュータプログラムは、C D - R O M 等のコンピュータ可読記憶媒体に格納されている。そして、そのコンピュータ可読記憶媒体を、コンピュータの読取り装置（例えば C D - R O M ドライブ）にセットし、システムにコピーもしくはインストールすることで、そのコンピュータが該当するコンピュータプログラムを実行可能にすることができる。従って、かかるコンピュータ可読記憶媒体も本発明の範疇に入るのは明らかである。

【図面の簡単な説明】

【 0 1 0 8 】

【図 1】第 1 の実施形態における算術符号化部の処理手順を示すフローチャートである。

【図 2】本第 1 の実施形態における算術符号化処理中の区間の分類を示すベン図である。

【図 3】第 2 の実施形態における算術符号化部の処理手順を示すフローチャートである。

【図 4】第 2 の実施形態における算術符号化における区間の例を示す図である。

【図 5】従来の算術符号化処理手順を示すフローチャートである。

【図 6】正規化処理を説明するための図である。

【図 7】実施形態が適用する装置における符号化部のブロック構成図である。

【図 8】第 1 の実施形態における算術符号化部の具体的なブロック構成図である。


【図 9】第 2 の実施形態における算術符号化部の具体的なブロック構成図である。

10


20

30


【図 1】




【図 2】




【図 3】




【図 4】




【 図 5 】




【 図 6 】




【圖 7】



【 図 8 】



【図 9】



フロントページの続き

審査官 北村 智彦

(56)参考文献 特開2004-135251(JP,A)
特開2005-252374(JP,A)
特表2005-525018(JP,A)
国際公開第2008/001012(WO,A1)
特開平10-032496(JP,A)

(58)調査した分野(Int.Cl.,DB名)
H03M3/00-11/00
H04N 7/30