

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第6部門第3区分

【発行日】平成26年5月8日(2014.5.8)

【公開番号】特開2011-248896(P2011-248896A)

【公開日】平成23年12月8日(2011.12.8)

【年通号数】公開・登録公報2011-049

【出願番号】特願2011-118591(P2011-118591)

【国際特許分類】

G 06 F 1/32 (2006.01)

G 06 F 13/14 (2006.01)

H 04 L 29/00 (2006.01)

【F I】

G 06 F 1/00 3 3 2 B

G 06 F 13/14 3 3 0 D

H 04 L 13/00 T

【手続補正書】

【提出日】平成26年3月19日(2014.3.19)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

信号発生器回路が存する第1のデバイスと、前記第1のデバイスと動作通信する第2のデバイスと、の間の帯域外メッセージ通信の電力消費を低減する信号発生器回路であって

スイッチング回路と、

前記スイッチング回路に結合されたコントローラと、を備え、

前記スイッチング回路及び前記コントローラは、前記第1のデバイスの送信機データバス内で接続され、

前記コントローラが、

基準クロック信号を受信し、

前記第1のデバイスが第1の動作モードであるときに、前記第1のデバイスに対して、前記第2のデバイスへの帯域外メッセージ送信の要求を示す少なくとも第1の制御信号を受信し、且つ、

出力制御信号および出力データ信号を生成するように動作可能であり、

前記出力制御信号が、前記第1のモードの間に、前記スイッチング回路及び送信機ドライバを選択的に電力投入するための前記少なくとも第1の制御信号の関数として動作可能である一方、前記第1のデバイスの送信機部分内の残りの機能ブロックは電源切斷されたままであり、

前記出力データ信号が、前記第1のモードの間に前記第2のデバイスへ送信するための、前記スイッチング回路を介して前記送信機ドライバに供給される前記帯域外メッセージを含み、

前記第1のデバイスと前記第2のデバイスとの間に確立された接続は、該第1のデバイスが前記第1のモードでの動作時に、該第1のデバイスの前記送信機部分の実質的に全てを電源投入する必要無しに維持され、

前記第1のモードの間に前記第1の制御信号のアサーション時に、前記コントローラが

、前記スイッチング回路および前記送信機ドライバを電源投入し、前記第1のモードの間の前記第1の制御信号のデアサーション時に、前記コントローラが、前記スイッチング回路および送信機ドライバを電源切断するように動作可能である、信号発生器回路。

【請求項2】

信号発生器回路が存する第1のデバイスと、前記第1のデバイスと動作通信する第2のデバイスと、の間の帯域外メッセージ通信の電力消費を低減する信号発生器回路であって

スイッチング回路と、

前記スイッチング回路に結合されたコントローラと、を備え、

前記スイッチング回路及び前記コントローラは、前記第1のデバイスの送信機データバス内で接続され、

前記コントローラが、

基準クロック信号を受信し、

前記第1のデバイスが第1の動作モードであるときに、前記第1のデバイスに対して、前記第2のデバイスへの帯域外メッセージ送信の要求を示す少なくとも第1の制御信号を受信し、

出力制御信号および出力データ信号を生成し、且つ、

第2の制御信号を受信するように動作可能であり、

前記出力制御信号が、前記第1のモードの間に、前記スイッチング回路及び送信機ドライバを選択的に電力投入するための前記少なくとも第1の制御信号の関数として動作可能である一方、前記第1のデバイスの送信機部分内の残りの機能ブロックは電源切断されたままであり、

前記出力データ信号が、前記第1のモードの間に前記第2のデバイスへ送信するための、前記スイッチング回路を介して前記送信機ドライバに供給される前記帯域外メッセージを含み、

前記第1の制御信号が、前記第1のモードの間に、ピング・メッセージを前記第2のデバイスに送信するための要求を示し、前記第2の制御信号が、前記第1のモードの間に、低周波周期信号(L F P S)メッセージを前記第2のデバイスに送信する要求を示す、信号発生器回路。

【請求項3】

前記第1の制御信号のアサーション時に、前記コントローラによって生成された前記出力データ信号が規定の数の基準クロックのサイクルを含み、前記第2の制御信号のアサーション時に、前記出力データ信号が、前記第2の制御信号がデアサートされるまで、基準クロックの連続的なサイクルを生成するように動作可能である、請求項2に記載の信号発生器回路。

【請求項4】

前記第1の制御信号のアサーション時に、前記コントローラによって生成された前記出力データ信号が、前記第1の制御信号のアサーションの継続時間に依存しないいくつかの基準クロックのサイクルを含み、前記第2の制御信号のアサーション時に、前記出力データ信号が、前記第2の制御信号のアサーションの継続時間に依存しないいくつかの基準クロックのサイクルを含む、請求項2に記載の信号発生器回路。

【請求項5】

前記スイッチング回路が、前記コントローラによって生成された前記出力データ信号を受信する第1の入力と、前記第1のデバイスが第2の動作モードであるときに前記第1のデバイス内の送信機データバス回路によって生成された出力データストリームを受信する第2の入力と、前記スイッチング回路に供給された選択信号の関数として前記出力データ信号および前記出力データストリームのうちの1つを前記送信機ドライバに選択的に伝える出力と、を含む、請求項1に記載の信号発生器回路。

【請求項6】

前記スイッチング回路に供給された前記選択信号が、前記コントローラによって生成さ

れた前記出力制御信号である、請求項5に記載の信号発生器回路。

【請求項 7】

信号発生器回路が存する第1のデバイスと、前記第1のデバイスと動作通信する第2のデバイスと、の間の帯域外メッセージ通信の電力消費を低減する信号発生器回路であって

スイッチング回路と、

前記スイッチング回路に結合されたコントローラと、

前記コントローラによって生成された前記出力制御信号を受信する第1の入力と、前記第1のデバイスの第2の動作モードの間に前記送信機クロックバス回路によって生成された電源投入信号を受信する第2の入力と、前記スイッチング回路に結合され、前記送信機ドライバに接続するように構成され、前記コントローラによって生成された前記出力制御信号および前記送信機クロックバス回路によって生成された前記電源投入信号のうちの少なくとも1つの関数として前記スイッチング回路および前記送信機ドライバを選択的に電源投入するための制御信号を生成するように動作可能な出力とを含む機能OR回路と、を備え、

前記スイッチング回路及び前記コントローラは、前記第1のデバイスの送信機データバス内で接続され、

前記コントローラが、

基準クロック信号を受信し、

前記第1のデバイスが第1の動作モードであるときに、前記第1のデバイスに対して、前記第2のデバイスへの帯域外メッセージ送信の要求を示す少なくとも第1の制御信号を受信し、且つ、

出力制御信号および出力データ信号を生成するように動作可能であり、

前記出力制御信号が、前記第1のモードの間に、前記スイッチング回路及び送信機ドライバを選択的に電力投入するための前記少なくとも第1の制御信号の関数として動作可能である一方、前記第1のデバイスの送信機部分内の残りの機能ブロックは電源切断されたままであり、

前記出力データ信号が、前記第1のモードの間に前記第2のデバイスへ送信するための、前記スイッチング回路を介して前記送信機ドライバに供給される前記帯域外メッセージを含む、

信号発生器回路。

【請求項 8】

前記第1のデバイス内の送信機データバス回路、送信機クロックバス回路、およびクロック多重化ユニットのうちの少なくとも1つが、前記第1のモードの間、電源切断された状態である、請求項1に記載の信号発生器回路。

【請求項 9】

前記コントローラが少なくとも1つの状態マシンを備える、請求項1に記載の信号発生器回路。

【請求項 10】

前記スイッチング回路がマルチプレクサを備える、請求項1に記載の信号発生器回路。

【請求項 11】

前記第1の動作モードが前記第1のデバイスの電源切断モードであり、前記第2の動作モードが前記第1のデバイスのアクティブモードである、請求項1に記載の信号発生器回路。

【請求項 12】

前記第1のデバイスに対する前記第2のデバイスへのメッセージ送信の要求を示す前記第1の制御信号が、前記第1のデバイスにおけるリンク層によって生成される、請求項1に記載の信号発生器回路。

【請求項 13】

請求項1に記載の少なくとも1つの信号発生器回路を備える、集積回路。

【請求項 14】

シリアルデバイスと、前記シリアルデバイスと動作通信するホストデバイスとの間の帯域外メッセージ通信のための低減された電力消費を有するシリアルデバイスであって、

入力データ語を受信し、出力データストリームを生成するように動作可能なデータパス回路と、前記入力データ語の処理を制御する少なくとも1つの制御信号を生成するように動作可能なクロックバス回路と、前記出力データストリームを前記ホストデバイスに送信するように動作可能なドライバとを含む送信機と、

前記送信機内の前記クロックバス回路によって使用される少なくとも1つのタイミング信号を生成するように動作可能なクロック多重化ユニットと、

前記データパス回路と接続された信号発生器回路と、を含み、該信号発生回路が、スイッチング回路と、

前記スイッチング回路に結合されたコントローラと、を備え、該コントローラが、基準クロック信号を受信し、

前記シリアルデバイスが第1の動作モードであるときに、前記シリアルデバイスに対しても、前記ホストデバイスへの帯域外メッセージ送信の要求を示す少なくとも第1の制御信号を受信し、

出力制御信号および出力データ信号を生成するように動作可能であり、

前記出力制御信号が、前記第1のモードの間に、前記送信機内の前記スイッチング回路および前記ドライバを選択的に電力投入するための前記少なくとも第1の制御信号の関数として動作可能である一方、前記送信機内の残りの機能ブロックは電源切断されたままであり、

前記出力データ信号が、前記第1のモードの間に前記ホストデバイスへ送信するための、前記スイッチング回路を介して前記ドライバに供給される前記帯域外メッセージを含み、

前記シリアルデバイスと前記ホストデバイスとの間に確立された接続は、該シリアルデバイスが前記第1のモードでの動作時に、該シリアルデバイス内の前記送信機の実質的に全てを電源投入する必要無しに維持され、

前記第1のモードの間の前記第1の制御信号のアサーション時に、前記コントローラが、前記スイッチング回路及び前記送信機内の前記ドライバを電源投入し、前記第1のモードの間の前記第1の制御信号のデアサーション時に、前記コントローラが、前記スイッチング回路および送信機ドライバを電源切断するように動作可能である、シリアルデバイス。

【請求項 15】

前記シリアルデバイス内の前記送信機データパス回路、前記送信機クロックバス回路、および前記クロック多重化ユニットのうちの少なくとも1つが、前記第1のモードの間、電源切断された状態である、請求項14に記載のシリアルデバイス。

【請求項 16】

シリアルデバイスと、前記シリアルデバイスと動作通信するホストデバイスとの間の帯域外メッセージ通信のための低減された電力消費を有するシリアルデバイスであって、

入力データ語を受信し、出力データストリームを生成するように動作可能なデータパス回路と、前記入力データ語の処理を制御する少なくとも1つの制御信号を生成するように動作可能なクロックバス回路と、前記出力データストリームを前記ホストデバイスに送信するように動作可能なドライバとを含む送信機と、

前記送信機内の前記クロックバス回路によって使用される少なくとも1つのタイミング信号を生成するように動作可能なクロック多重化ユニットと、

前記データパス回路と接続された信号発生器回路と、を含み、該信号発生回路が、スイッチング回路と、

前記スイッチング回路に結合されたコントローラと、を備え、該コントローラが、基準クロック信号を受信し、

前記シリアルデバイスが第1の動作モードであるときに、前記シリアルデバイスに

対して、前記ホストデバイスへの帯域外メッセージ送信の要求を示す少なくとも第1の制御信号を受信し、

出力制御信号および出力データ信号を生成し、

第2の制御信号を受信するように動作可能であり、

前記出力制御信号が、前記第1のモードの間に、前記送信機内の前記スイッチング回路および前記ドライバを選択的に電力投入するための前記少なくとも第1の制御信号の関数として動作可能である一方、前記送信機内の残りの機能ブロックは電源切断されたままであり、

前記出力データ信号が、前記第1のモードの間に前記ホストデバイスへ送信するための、前記スイッチング回路を介して前記ドライバに供給される前記帯域外メッセージを含み、

前記第1の制御信号が、前記第1のモードの間にピング・メッセージを前記ホストデバイスに送信する要求を示し、前記第2の制御信号が、前記第1のモードの間に低周波周期信号（L F P S）メッセージを前記ホストデバイスに送信する要求を示す、シリアルデバイス。

【請求項17】

前記第1の制御信号のアサーション時に、前記コントローラによって生成された前記出力データ信号が規定の数の基準クロックのサイクルを含み、前記第2の制御信号のアサーション時に、前記出力データ信号が、前記第2の制御信号がデアサートされるまで、基準クロックの連続的なサイクルを生成するように動作可能である、請求項16に記載のシリアルデバイス。

【請求項18】

前記第1の制御信号のアサーション時に、前記コントローラによって生成された前記出力データ信号が、前記第1の制御信号のアサーションの継続時間に依存しないいくつかの基準クロックのサイクルを含み、前記第2の制御信号のアサーション時に、前記出力データ信号が、前記第2の制御信号のアサーションの継続時間に依存しないいくつかの基準クロックのサイクルを含む、請求項16に記載のシリアルデバイス。

【請求項19】

前記スイッチング回路が、前記コントローラによって生成された前記出力データ信号を受信する第1の入力と、前記シリアルデバイスが第2の動作モードであるときに前記送信機内の前記データバス回路によって生成された前記出力データストリームを受信する第2の入力と、前記スイッチング回路に供給された選択信号の関数として前記コントローラによって生成された前記出力データ信号および前記データバス回路によって生成された前記出力データストリームのうちの1つを前記ドライバに選択的に伝える出力を含む、請求項14に記載のシリアルデバイス。

【請求項20】

前記コントローラによって生成された前記出力制御信号を受信する第1の入力と、前記シリアルデバイスの第2の動作モードの間に前記送信機内の前記クロックバス回路によって生成された電源投入信号を受信する第2の入力と、前記スイッチング回路に結合され、前記送信機内の前記ドライバに接続するように構成され、前記コントローラによって生成された前記出力制御信号および前記クロックバス回路によって生成された前記電源投入信号のうちの少なくとも1つの関数として前記スイッチング回路および前記ドライバを選択的に電源投入するための制御信号を生成するように動作可能な出力を含む機能O R回路をさらに備える、請求項19に記載のシリアルデバイス。

【請求項21】

第1のデバイスと、前記第1のデバイスと動作通信する第2のデバイスとの間の帯域外メッセージ通信の電力消費を低減する方法であって、

前記第1のデバイスにおいて、基準クロック信号を受信するステップと、

前記第1のデバイスにおいて、該第1のデバイスが第1の動作モードであるときに、該第1のデバイスに対する前記第2のデバイスへの帯域外メッセージ送信の要求を示す少な

くとも第1の制御信号を受信するステップと、

前記第1のデバイスにおいて、出力制御信号および出力データ信号を生成するステップと、

前記第1のモードの間の前記第1の制御信号のアサーション時に、前記スイッチング回路及び前記送信機ドライバを電源投入するステップと、

前記第1のモードの間の前記第1の制御信号のデアサーション時に、前記スイッチング回路及び送信機ドライバを電源切断するステップと、

を含み、

前記帯域外メッセージが前記第2のデバイスに前記第1のデバイスの存在を示し、

前記出力制御信号が前記第1のモードの間に、前記第1のデバイス内のスイッチング回路および送信機ドライバを選択的に電力投入する一方で、該第1のデバイスの送信機部分内の残りの機能ロックを電源切断されたままにするための前記少なくとも第1の制御信号の関数として動作可能であり、

前記出力データ信号が、前記第1のモードの間に前記第2のデバイスへ送信するための、前記スイッチング回路を介して前記送信機ドライバに供給される前記帯域外メッセージを含み、

前記帯域外メッセージが前記基準クロック信号と同期化され、

前記第1のデバイスと前記第2のデバイスとの間に確立された接続は、該第1のデバイスが前記第1のモードでの動作時に、該第1のデバイスの前記送信機部分の実質的に全てを電源投入する必要無しに維持される、

方法。