

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2009-282992

(P2009-282992A)

(43) 公開日 平成21年12月3日(2009.12.3)

(51) Int.Cl.		F I		テーマコード (参考)
<b>G06F 17/10</b>	<b>(2006.01)</b>	G06F 17/10	M	5B056
G09C 1/00	(2006.01)	G09C 1/00	650A	5J104

審査請求 有 請求項の数 1 O L (全 13 頁)

(21) 出願番号 特願2009-162679 (P2009-162679)  
 (22) 出願日 平成21年7月9日 (2009.7.9)  
 (62) 分割の表示 特願2002-568191 (P2002-568191)  
                   の分割  
                   原出願日 平成14年2月15日 (2002.2.15)  
 (31) 優先権主張番号 09/788,684  
 (32) 優先日 平成13年2月21日 (2001.2.21)  
 (33) 優先権主張国 米国 (US)

(71) 出願人 501166038  
 ミップス テクノロジーズ インコーポレ  
 イテッド  
 アメリカ合衆国カリフォルニア州9408  
 5-4521, サニーヴェール, イース  
 ト・アルケス・アヴェニュー 955  
 (74) 代理人 100140109  
 弁理士 小野 新次郎  
 (74) 代理人 100089705  
 弁理士 社本 一夫  
 (74) 代理人 100075270  
 弁理士 小林 泰  
 (74) 代理人 100080137  
 弁理士 千葉 昭男

最終頁に続く


(54) 【発明の名称】 多項式演算オペレーション

(57) 【要約】 (修正有)

【課題】 多項式演算インストラクションの実行性能を増大させる。

【解決手段】 多項式演算インストラクション3010が、インストラクション設定アーキテクチャ (ISA) 中に提供される。乗算 - 加算多項式 (MADDP) インストラクション、及び乗算 - 多項式 (MULTP) インストラクション3013が提供される。

【選択図】 図3A



**【特許請求の範囲】****【請求項 1】**

インストラクション・セット・アーキテクチャの一部であるインストラクションであって、多項式演算を実行するためのインストラクションにおいて、インストラクションを、多項式演算オペレーションを実行するためのインストラクションであるとして認識するための 1 又は複数のオペレーション・コードと、

1 又は複数のレジスタ識別子と

を含み、1 又は複数のレジスタ識別子を用いて多項式演算オペレーションを実行することによって処理されることを特徴とするインストラクション。

**【請求項 2】**

請求項 1 記載のインストラクションにおいて、多項式演算オペレーションは、2 進多項式加算であることを特徴とするインストラクション。

**【請求項 3】**

請求項 2 記載のインストラクションにおいて、2 進多項式加算は、マルチプライヤを用いて実行されることを特徴とするインストラクション。

**【請求項 4】**

請求項 1 記載のインストラクションにおいて、多項式演算オペレーションの結果は、1 又は複数のレジスタに格納されることを特徴とするインストラクション。

**【請求項 5】**

請求項 4 記載のインストラクションにおいて、多項式演算オペレーションは、1 又は複数のレジスタ識別子によって識別されるレジスタの内容を乗算して中間値を得、該中間値に 1 又は複数のレジスタの内容を加算して結果を得ることを含んでいることを特徴とするインストラクション。

**【請求項 6】**

請求項 5 記載のインストラクションにおいて、得られた結果は、1 又は複数のレジスタに格納されることを特徴とするインストラクション。

**【請求項 7】**

請求項 1 記載のインストラクションにおいて、多項式演算オペレーションの結果は、上位結果レジスタ及び下位結果レジスタに格納されることを特徴とするインストラクション。

**【請求項 8】**

請求項 1 記載のインストラクションにおいて、多項式演算オペレーションは、多項式乗算であることを特徴とするインストラクション。

**【請求項 9】**

請求項 8 記載のインストラクションにおいて、1 又は複数のレジスタ識別子によって識別されるレジスタはそれぞれ、多項式を含んでいることを特徴とするインストラクション。

**【請求項 10】**

請求項 9 記載のインストラクションにおいて、各多項式は、2 進表記の係数として符号化されていることを特徴とするインストラクション。

**【請求項 11】**

請求項 1 記載のインストラクションにおいて、インストラクションのセットは、RISC インストラクションのセットであることを特徴とするインストラクション。

**【請求項 12】**

インストラクションを用いて多項式演算を実行する方法において、インストラクションを受け取るステップであって、インストラクションが、インストラクションを、多項式演算オペレーションを実行するためのインストラクションであるとして認識するための 1 又は複数のオペレーション・コードと、

1 又は複数のレジスタ識別子と

を含んでいる、インストラクション受信ステップと、

インストラクションを処理することによって、1 又は複数のレジスタ識別子を用いて多項式演算オペレーションを実行するステップと

10

20

30

40

50

からなることを特徴とする方法。

【請求項 13】

請求項 12 記載の方法において、多項式演算オペレーションを実行するステップは、2進多項式加算を実行するステップであることを特徴とする方法。

【請求項 14】

請求項 13 記載の方法において、2進多項式加算はマルチプライヤを用いて実行されることを特徴とする方法。

【請求項 15】

請求項 12 記載の方法において、該方法はさらに、多項式演算オペレーションの結果を、1又は複数のレジスタに格納するステップを含んでいることを特徴とする方法。

10

【請求項 16】

請求項 15 記載の方法において、多項式演算オペレーションを実行するステップは、1又は複数のレジスタ識別子によって識別されるレジスタの内容を乗算して中間値を得るステップと、  
該中間値に1又は複数のレジスタの内容を加算して結果を得るステップと  
を含んでいることを特徴とする方法。

【請求項 17】

請求項 16 記載の方法において、該方法はさらに、得られた結果を、1又は複数のレジスタに格納するステップを含んでいることを特徴とする方法。

【請求項 18】

請求項 12 記載の方法において、該方法はさらに、多項式演算オペレーションの結果を、上位結果レジスタ及び下位結果レジスタに格納するステップを含んでいることを特徴とする方法。

20

【請求項 19】

請求項 12 記載の方法において、多項式演算オペレーションを実行するステップは、多項式乗算を実行するステップであることを特徴とする方法。

【請求項 20】

請求項 19 記載の方法において、1又は複数のレジスタ識別子によって識別されるレジスタはそれぞれ、多項式を含んでいることを特徴とする方法。

【請求項 21】

請求項 20 記載の方法において、各多項式は、2進表記の係数として符号化されていることを特徴とする方法。

30

【請求項 22】

請求項 12 記載の方法において、インストラクションは、RISCインストラクションのセットの一部であることを特徴とする方法。

【請求項 23】

ソフトウェアにおいて実現されたマイクロプロセッサ・コアを含んだコンピュータにより読み取り可能な記憶媒体であって、マイクロプロセッサ・コアが、多項式演算を実行するためのインストラクションを含んでいる、コンピュータ読取可能記憶媒体において、インストラクションが、  
インストラクションを、多項式演算オペレーションを実行するためのインストラクションであるとして認識するための1又は複数のオペレーション・コードと、  
1又は複数のレジスタ識別子と  
を含んでおり、インストラクションが、1又は複数のレジスタ識別子を用いて多項式演算オペレーションを実行することによって処理されることを特徴とするコンピュータ読取可能記憶媒体。

40

【請求項 24】

請求項 23 記載のコンピュータ読取可能記憶媒体において、多項式演算オペレーションは、2進多項式加算あることを特徴とするコンピュータ読取可能記憶媒体。

【請求項 25】

50

請求項 2 4 記載のコンピュータ読取可能記憶媒体において、2 進多項式加算はマルチプライヤを用いて実行されることを特徴とするコンピュータ読取可能記憶媒体。

【請求項 2 6】

請求項 2 3 記載のコンピュータ読取可能記憶媒体において、多項式演算オペレーションの結果は、1 又は複数のレジスタに格納されることを特徴とするコンピュータ読取可能記憶媒体。

【請求項 2 7】

請求項 2 6 記載のコンピュータ読取可能記憶媒体において、多項式演算オペレーションは、  
1 又は複数のレジスタ識別子によって識別されるレジスタの内容を乗算して中間値を得、  
該中間値に 1 又は複数のレジスタの内容を加算して結果を得る  
ことを含んでいることを特徴とするコンピュータ読取可能記憶媒体。

10

【請求項 2 8】

請求項 2 7 記載のコンピュータ読取可能記憶媒体において、得られた結果は、1 又は複数のレジスタに格納されることを特徴とするコンピュータ読取可能記憶媒体。

【請求項 2 9】

請求項 2 7 記載のコンピュータ読取可能記憶媒体において、多項式演算オペレーションの結果は、上位結果レジスタ及び下位結果レジスタに格納されることを特徴とするコンピュータ読取可能記憶媒体。

【請求項 3 0】

請求項 2 3 記載のコンピュータ読取可能記憶媒体において、多項式演算オペレーションは、多項式乗算であることを特徴とするコンピュータ読取可能記憶媒体。

20

【請求項 3 1】

請求項 3 0 記載のコンピュータ読取可能記憶媒体において、1 又は複数のレジスタ識別子によって識別されるレジスタはそれぞれ、多項式を含んでいることを特徴とするコンピュータ読取可能記憶媒体。

【請求項 3 2】

請求項 3 1 記載のコンピュータ読取可能記憶媒体において、各多項式は、2 進表記の係数として符号化されていることを特徴とするコンピュータ読取可能記憶媒体。

【請求項 3 3】

請求項 2 3 記載のコンピュータ読取可能記憶媒体において、インストラクションは、RISC インストラクションのセットの一部であることを特徴とするコンピュータ読取可能記憶媒体。

30

【請求項 3 4】

公開キー暗号化システムにおける、公開キーにより情報を暗号化する方法において、該方法は多項式演算を実行するためのインストラクションを含み、該インストラクションは、インストラクションを、多項式演算オペレーションを実行するためのインストラクションであるとして認識するための 1 又は複数のオペレーション・コードと、

1 又は複数のレジスタ識別子と

を含み、インストラクションが、1 又は複数のレジスタ識別子を用いて多項式演算オペレーションを実行することによって処理されることを特徴とする暗号化方法。

40

【請求項 3 5】

請求項 3 4 記載の方法において、多項式演算オペレーションは、2 進多項式加算であることを特徴とする方法。

【請求項 3 6】

請求項 3 5 記載の方法において、2 進多項式加算はマルチプライヤを用いて実行されることを特徴とする方法。

【請求項 3 7】

請求項 3 4 記載の方法において、多項式演算オペレーションの結果は、1 又は複数のレジスタに格納されることを特徴とする方法。

50

## 【請求項 38】

請求項 37 記載の方法において、多項式演算オペレーションは、  
1 又は複数のレジスタ識別子によって識別されるレジスタの内容を乗算して中間値を得、  
該中間値に 1 又は複数のレジスタの内容を加算して結果を得る  
ことを含んでいることを特徴とする方法。

## 【請求項 39】

請求項 38 記載の方法において、得られた結果は、1 又は複数のレジスタに格納されるこ  
とを特徴とする方法。

## 【請求項 40】

請求項 34 記載の方法において、多項式演算オペレーションの結果は、上位結果レジスタ  
及び下位結果レジスタに格納されることを特徴とする方法。

10

## 【請求項 41】

請求項 34 記載の方法において、多項式演算オペレーションは、多項式乗算であることを  
特徴とする方法。

## 【請求項 42】

請求項 41 記載の方法において、1 又は複数のレジスタ識別子によって識別されるレジス  
タはそれぞれ、多項式を含んでいることを特徴とする方法。

## 【請求項 43】

請求項 42 記載の方法において、各多項式は、2 進表記の係数として符号化されているこ  
とを特徴とする方法。

20

## 【請求項 44】

請求項 34 記載の方法において、インストラクションは、RISC インストラクションの  
セットの一部であることを特徴とする方法。

## 【請求項 45】

マイクロプロセッサにおいて多項式演算を実行するためのインストラクションであって、  
インストラクションを、多項式演算オペレーションを実行するためのインストラクション  
であるとして認識するための 1 又は複数のオペレーション・コードと、  
1 又は複数のレジスタ識別子と  
を含み、1 又は複数のレジスタ識別子を用いて多項式演算オペレーションを実行すること  
によって処理されることを特徴とするインストラクション。

30

## 【請求項 46】

請求項 45 記載のインストラクションにおいて、多項式演算オペレーションは、2 進多項  
式加算であることを特徴とするインストラクション。

## 【請求項 47】

請求項 46 記載のインストラクションにおいて、2 進多項式加算は、マルチプライヤを用  
いて実行されることを特徴とするインストラクション。

## 【請求項 48】

請求項 45 記載のインストラクションにおいて、多項式演算オペレーションは、  
1 又は複数のレジスタ識別子によって識別されるレジスタの内容を乗算して中間値を得、  
該中間値に 1 又は複数のレジスタの内容を加算して結果を得る  
ことを含んでいることを特徴とするインストラクション。

40

## 【請求項 49】

請求項 45 記載のインストラクションにおいて、多項式演算オペレーションは、多項式乗  
算であることを特徴とするインストラクション。

## 【請求項 50】

多項式演算を実行するための 1 又は複数のインストラクションを提供するマイクロプロセ  
ッサにおいて、  
インストラクション記憶部と、  
インストラクション記憶部からマイクロプロセッサ・インストラクションを取得し、取得  
したインストラクションを処理する実行ユニットと、

50

実行ユニットによって取得したインストラクションを処理する際に、該インストラクションが多項式演算を実行するための1又は複数のインストラクションである場合に、使用される多項式演算ユニットと  
 からなることを特徴とするマイクロプロセッサ。

【請求項51】

請求項50記載のマイクロプロセッサにおいて、該マイクロプロセッサはさらに、乗算/除算ユニットを含んでいることを特徴とするマイクロプロセッサ。

【請求項52】

請求項51記載のマイクロプロセッサにおいて、多項式演算ユニットは、乗算/除算ユニットの構成要素であることを特徴とするマイクロプロセッサ。

10

【請求項53】

請求項50記載のマイクロプロセッサにおいて、多項式演算ユニットは、2進多項式加算を実行するよう動作可能であることを特徴とするマイクロプロセッサ。

【請求項54】

請求項50記載のマイクロプロセッサにおいて、多項式演算ユニットは、2進多項式乗算を実行するよう動作可能であることを特徴とするマイクロプロセッサ。

【請求項55】

請求項50記載のマイクロプロセッサにおいて、該マイクロプロセッサはさらに、多項式演算ユニットからの結果を記憶するための結果レジスタを備えていることを特徴とするマイクロプロセッサ。

20

【請求項56】

請求項55記載のマイクロプロセッサにおいて、多項式演算ユニットは、2進多項式乗算を実行して中間値を決定し、該中間値を結果レジスタの内容に加算することによって、2進多項式乗算及び加算オペレーションを実行するよう動作可能であることを特徴とするマイクロプロセッサ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、多項式演算を実行するためのマイクロプロセッサ・インストラクション（命令）に関し、特に、多項式乗算を実行するためのマイクロプロセッサ・インストラクションに関する。

30

【背景技術】

【0002】

産業傾向がより大きくより複雑なインストラクションのセットに傾いていくにつれ、縮小インストラクション・セット・コンピュータ（RISC）アーキテクチャが開発された。インストラクションセット設計の単純化によって、RISCアーキテクチャは、パイプライン化（pipelining）及びキャッシング（caching）等の技術の使用を容易にして、その結果、システム性能を増大させている。

【0003】

RISCアーキテクチャは、通常、インストラクション形式に少しのバリエーションしか持たない固定長インストラクション（例えば16ビット、32ビット又は64ビット）を持つ。インストラクション・セット・アーキテクチャ（ISA）の各インストラクションは、常に同じ記憶位置にソース・レジスタを持つ。例えば、32ビットのISAは、常にビット16～20及び21～25に指定されたソース・レジスタを持つ。こうすることで、指定されたレジスタが、いかなる複雑なインストラクションを解釈することもなく、すべてのインストラクションに対して取り出されることが可能になる。

40

【発明の概要】

【発明が解決しようとする課題】

【0004】

暗号化システム（「暗号システム」）は、トランザクションを保護し、通信を暗号化し

50

、ユーザを認証し、かつ情報を守るためにますます使用されている。デジタル・エンクリプション・スタンダード (DES) のような多くの秘密鍵暗号方式は、計算が比較的単純で、かつデータのブロック上で一連の XOR、ローテーション及び入替えを実行するハードウェア・ソリューションを縮小することが可能である。しかしながら、公開鍵暗号システムは、秘密鍵システムより数学的に難解で、計算がより困難である。

#### 【0005】

異なる公開鍵暗号化スキームは、数学的に異なる基盤を持つだけでなく、1024ビットという非常に大きな範囲の値での整数計算を一般的に必要とする傾向がある。この拡張精度算術は、多くの場合、モジュール方式 (すなわち、ある値範囲を法として演算が実行される) であり、そして、ある場合には、2の補数ではなく多項形態である。例えば、RSA公開鍵暗号システムは、情報を暗号化し復号化するために拡張精度モジュールの指数化を使用し、楕円曲線暗号システムは拡張精度モジュールの多項式乗算を使用する。

10

#### 【0006】

秘密鍵暗号システムは、通信チャンネルを暗号化するために広範囲に使用されているのに対して、公開鍵暗号システムは、ユーザ認証及び保護キーの交換に対して広範囲に使用されている。しかしながら、公開鍵暗号システムの使用が増加するにつれて、拡張精度モジュールの算術計算の性能を増大させることが望まれるようになった。

#### 【課題を解決するための手段】

#### 【0007】

1つの一般的な側面において、インストラクション・セット・アーキテクチャは、多項式演算を行うためのインストラクションを含んでいる。該インストラクションは、1又は複数のオペレーション (演算) ・コードを含み、該コードにより、該インストラクションを多項式演算オペレーションを実行するためのインストラクションとして、識別する。さらに、インストラクションは、1又は複数のレジスタを特定する。特定されたレジスタを用いて多項式演算オペレーションを実行することによって、該インストラクションは処理される。

20

#### 【0008】

実施例においては、2進多項式加算を実行するためのインストラクションも提供し、これは、乗算器 (マルチプライヤ) を用いて実現される。多項式演算オペレーションの結果は、1又は複数の結果レジスタに格納される。多項式演算オペレーションは、乗算を含み、識別されたレジスタの内容が共に乗算される。オペレーションはまた、多項式乗算加算を含み、これにより、特定されたレジスタの内容がともに乗算され、そして1又は複数の結果レジスタの内容に加算される。結果レジスタは、上位レジスタ及び下位レジスタを含んでいる。多項式演算オペレーションは、レジスタに記憶された多項式上で実行される。これら多項式は、係数の2進表現として符号化されている。

30

#### 【0009】

1又は複数の実施例の詳細を、添付図面及び以下において説明する。他の機能及び利点は、その説明及び図面、並びに特許請求の範囲から明白になるであろう。

#### 【図面の簡単な説明】

#### 【0010】

【図1】図1は、RISCアーキテクチャで使用される典型的な5ステージのパイプラインのブロック図である。

40

【図2】図2は、実行ユニット及び乗算/除算ユニットを含むプロセッサ・コアのブロック図である。

【図3A】図3Aは、多項式乗算及び加算を実行するインストラクションを例示するインストラクション符号化の図である。

【図3B】図3Bは、多項式乗算及び加算を実行するインストラクションを例示するインストラクション符号化の図である。

#### 【発明を実施するための形態】

#### 【0011】

50

多くの公開鍵暗号システムは、データを暗号化し復号化するために、拡張精度モジュール算術を使用する。例えば、多くの楕円曲線（EC）暗号システムは、データを暗号化し復号化するために、広範囲に多項式の乗算及び加算を使用する。楕円曲線暗号システムの性能は、プログラム可能なCPUマルチプライヤを、多項式演算専用新しく定義されたインストラクションに应答するように修正することによって向上する。

#### 【0012】

$GF(2^{163})$ （IEEE 1363 - 2000 基準によって推奨されるような）上で定義された楕円曲線を使用する時、必要とされる主要な演算は、フィールド  $GF(2^{163})$  上での乗算である。 $2^{163}$  のエレメントの各々は、0 又は 1 に等しい係数を備えた多くて 163 項の多項式として表現されることができる。この表現では、2つのエレメントが単純なビット XOR（排他的論理和）を使用して加算され、また、2つの多項式  $a(X)$  及び  $b(X)$  が、 $a(X)b(X) \bmod P(X)$  を計算することによって乗算されるが、ただし、積  $a(X)b(X)$  は 326 項の多項式であり、 $P(X)$  は IEEE 1363 - 2000 基準によって特定されるような既約多項式である。

10

#### 【0013】

多項式乗算は、(1) 通常の加算が XOR に置き換えられること、及び (2) 通常の 32 ビット乗算が 32 ビットの桁上げフリー乗算に置き換えられることを除いては、整数上で、 $ab \bmod p$  というモジュール乗算と同じ形式を持つ。従って、多項式モジュール乗算は、シフト及び加算の代わりに、シフト及び XOR を使用して実行される。

20

#### 【0014】

図 1 を参照して、多項式乗算を実現するために使用される典型的なマイクロプロセッサのアーキテクチャは、インストラクションがクロック・サイクル毎に発行され、かつ例えば 4 クロック・サイクルのような固定時間の中で実行される 5 段パイプラインを含む。各インストラクションの実行は、インストラクションフェッチ（IF）ステージ 1001、レジスタ読み取り（RD）ステージ 1002、算術/論理ユニット（ALU）ステージ 1003、メモリ（MEM）ステージ 1004、及びライトバック（書き戻し）（WB）ステージ 1005 の 5 ステージに分割される。IF ステージ 1001 では、指定されたインストラクションが、インストラクションキャッシュから取り出される。取り出されたインストラクションの一部が、インストラクションを実行するのに使用されるソースレジスタを指定するために使用される。読み取りレジスタ（RD）ステージ 1002 では、システムが、指定されたソース・レジスタの内容を取り出す。これらの取り出された値は、ALU ステージ 1003 内の算術演算あるいは論理演算を実行するために使用される。MEM ステージ 1004 では、実行インストラクションが、データキャッシュ内のメモリを読み出し/書き込む。最後に、WB ステージ 1005 では、インストラクションの実行によって得られた値が、レジスタにライトバックされる。

30

#### 【0015】

浮動小数点計算及び整数の乗算/除算のようないくつかの演算は、必ずしも単一クロック・サイクルで実行できるとは限らないので、いくつかのインストラクションはただインストラクションの実行を始めるためだけのものである。十分なクロック・サイクルが経過した後、別のインストラクションが結果を取り出すために使用される。例えば、整数乗算インストラクションが 5 つのクロック・サイクルを取る場合、1 つのインストラクションが乗算計算を開始し、乗算が完成した後、別のインストラクションがその乗算の結果をレジスタに取り込む。結果が要求される時まで乗算が完了していない場合、結果が利用可能となるまで、パイプラインは時間を引き延ばす。

40

#### 【0016】

図 2 は、典型的な RISC アーキテクチャを例示している。プロセッサ・コア 2000（又は「マイクロプロセッサ・コア」とも呼ばれる）は、実行ユニット 2010、乗算/除算ユニット（MDU）2020、システム制御コプロセッサ（CPO）2030、メモリ管理ユニット 2040、キャッシュ・コントローラ 2050、及びバス・インターフェース・ユニット（BIU）2060 を含む。

50

## 【 0 0 1 7 】

実行ユニット 2 0 1 0 は、プロセッサ・コア 2 0 0 0 内のインストラクションを実行するための主要なメカニズムである。実行ユニット 2 0 1 0 は、レジスタ・ファイル 2 0 1 1 及び算術論理ユニット ( A L U ) 2 0 1 2 を含む。1 つの実施例では、レジスタ・ファイル 2 0 1 1 が、例えば、スカラ整数演算及びアドレス計算に使用することができる 3 2 個の 3 2 ビット汎用レジスタを含む。2 つの読み取りポート及び 1 つの書き込みポートを含むレジスタ・ファイル 2 0 1 1 は、パイプライン内の演算待ち時間を最小限にするために完全にバイパスされる。A L U 2 0 1 2 は、加算、減算及びシフトのような論理と算術の両方の演算をサポートする。

## 【 0 0 1 8 】

M D U 2 0 2 0 は、乗算及び除算の演算 ( オペレーション ) を実行する。一実施例においては、M D U 2 0 2 0 は、3 2 ビット  $\times$  1 6 ビットのブース符号化マルチプライヤ ( 不図示 )、結果累積レジスタ ( H I レジスタ 2 0 2 1 及び L O レジスタ 2 0 2 2 )、除算状態マシン、並びに、これらの機能を実行するために必要な全てのマルチプレクサ及び制御論理ユニットを含んでいる。パイプライン化された実施例では、3 2  $\times$  1 6 乗算演算が、クロックサイクル毎に M D U 2 0 2 0 に対して発生され、これにより、3 2 ビットの数  $\times$  クロックサイクル毎に 1 6 ビットの数と乗算される。しかしながら、その演算結果は、乗算が終了するまで、H I / L O レジスタ ( 2 0 2 1 及び 2 0 2 2 ) において利用可能ではない。その演算結果は、インストラクション M F H I 及び M F L O によってアクセスされる。これらのインストラクションは、H I レジスタ 2 0 2 1 及び L O レジスタ 2 0 2 2 から、結果を、指定されたレジスタに移動させる。例えば、インストラクション「M F H I \$ 7」は、H I レジスタ 2 0 2 1 の内容を、汎用レジスタ \$ 7 に移動させる。

## 【 0 0 1 9 】

2 つのインストラクション、すなわち乗算 - 加算 ( M A D D / M A D D U ) のインストラクションと乗算 - 減算 ( M S U B / M S U B U ) のインストラクションとは、乗算及び加算の演算を実行するため、並びに乗算及び減算の演算を実行するために使用される。M A D D インストラクションは、2 つの数を乗算した後に、その積を H I レジスタ 2 0 2 1 及び L O レジスタ 2 0 2 2 の現在の内容に加算する。得られた演算結果は、H I / L O レジスタ ( 2 0 2 1 及び 2 0 2 2 ) に格納される。同様に、M S U B インストラクションは、2 つのオペランドを乗算した後に、その積を H I レジスタ 2 0 2 1 及び L O レジスタ 2 0 2 2 の現在の内容から減算し、その演算結果は、H I / L O レジスタ ( 2 0 2 1 及び 2 0 2 2 ) に格納される。M A D D 及び M S U B は、符号付きの値上で演算を行い、M A D D U 及び M S U B U は、符号なしの値上でアナログ演算を実行する。

## 【 0 0 2 0 】

図 3 A は、乗算多項式 ( M U L T P ) インストラクション 3 0 1 0 のインストラクション符号化を例示している。M U L T P インストラクション 3 0 1 0 は、2 つのレジスタ・フィールド ( 領域 )  $r s 3 0 1 1$  及び  $r t 3 0 1 2$  を備え、乗算されるべき多項式を格納しているソース・レジスタを特定する。乗算が完了すると、その結果が H I レジスタ 2 0 2 1 及び L O レジスタ 2 0 2 2 に格納される。M U L T P インストラクション 3 0 1 0 はまた、実行すべき演算を識別するための 1 又は複数のオペレーション・コードを備えている。いくつかの実施例においては、インストラクション・フィールドの部分、例えばフィールド 3 0 1 4 が使用されない。

## 【 0 0 2 1 】

一実施例においては、 $r s 3 0 1 1$  及び  $r t 3 0 1 2$  によって特定されたレジスタは、2 進多項式 ( すなわち、多項式の係数がモジュロ 2 で減じられる ) を含んでいる。各係数は、「1」又は「0」である。多項式は、3 2 ビットのレジスタ内にコード化され、このとき、各ビットは多項式の係数を表す。例えば、多項式「 $x^4 + x + 1$ 」は、 $x^3$  及び  $x^2$  の係数が「0」で、残りの係数が「1」であるので、「1 0 0 1 1」としてコード化される。

## 【 0 0 2 2 】

10

20

30

40

50

MULTPインストラクション3010は、2つの多項式の乗算を実行する。例えば、 $(x^4 + x + 1)(x + 1) = x^5 + x^4 + x^2 + 2x + 1$ である。多項式をモジュロ2で減じると、 $x^5 + x^4 + x^2 + 1$ を生じる。多項式が上記の2進の表現でコード化される場合、同じ乗算が、 $(10011)(11) = 110101$ として表わされる。

#### 【0023】

インストラクション及びオペランドのサイズは、任意に変えることができ、上記した32ビットの例は単なる例示のためだけである。32ビットの実施例において、rs3011に記憶された32ビットのワード値は、rt3012に記憶された32ビットのワード値によって、多項式ベースで乗算され、両方のオペランドが2進多項式の値として取り扱われ、64ビットの演算結果が得られる。下位の32ビット・ワード結果は、LOレジスタ2022に記憶され、上位の32ビット・ワード結果は、HIレジスタ2021に記憶される。幾つかの実施例においては、算術的例外は生じない。rs3011及びrt3012によって特定されたレジスタが32ビットの正負符号拡張された値を含んでいない場合、演算結果は予測できない。

10

#### 【0024】

図3Bは、乗算 - 加算多項式(MADDP)インストラクション3020のインストラクション符号化を例示している。MADDPインストラクション3020は、2つのパラメータ・フィールド(領域)rs3021及びrt3022を備え、これにより、乗算されかつ多項式ベースでHIレジスタ2021及びLOレジスタ2022の内容に加算(XOR)されるべき多項式を格納しているソース・レジスタを特定する。乗算及び加算が完了すると、その結果がHIレジスタ2021及びLOレジスタ2022に格納される。MADDPインストラクション3020はまた、実行すべき演算を識別するための1又は複数のオペレーション・コードを備えている。いくつかの実施例においては、インストラクション・フィールドの部分、例えばフィールド3024が使用されない。

20

#### 【0025】

MADDPインストラクション3020は、上記したように乗算を実行する。2進多項式加算は、ビットXORに類似している。例えば、2進の多項式加算 $(x^4 + x + 1) + (x + 1)$ は、 $x^4 + 2x + 2$ となる。係数をモジュロ2で減じると、「10000」として表わされる $x^4$ となる。

30

#### 【0026】

同様に、インストラクション及びオペランドのサイズは、任意に変えることができる。一実施例において、rs3021に記憶された32ビットのワード値は、rt3022に記憶された32ビットのワード値によって、多項式ベースで乗算され、両方のオペランドが2進多項式の値として取り扱われ、64ビットの演算結果が得られる。そして、得られた結果がHIレジスタ2021及びLOレジスタ2022の内容と多項式ベースで加算される。下位の32ビット・ワードは、LOレジスタ2022に記憶され、上位の32ビット・ワード結果は、HIレジスタ2021に記憶される。rs3021及びrt3022によって特定されたレジスタが32ビットの正負符号拡張された値を含んでいない場合、演算結果は予測できない。

40

#### 【0027】

ハードウェア(例えば、マイクロプロセッサあるいはマイクロコントローラ内の)を使用するマルチプライヤの実施例に加えて、ソフトウェア(つまりコンピュータ読み取り可能なプログラムコード)を格納するように設定された、例えば、コンピュータが使用可能な(例えば、読み取り可能な)記憶媒体内に配列されたソフトウェアにおいても、マルチプライヤが具現化される。そのプログラム・コードは、ここに開示されたシステム及び技術の機能又は構成を、あるいはその両方を可能にする。例えば、これは、汎用プログラミング言語(例えばC、C++)、Verilog-HDL、VHDL、AHDL(AlterAHDL)などを含むハードウェア記述言語(HDL)、又は他の利用可能なプログラミング及び/又は回路(つまり回路図)キャプチャのツールの使用を通して達成される


50

ことができる。プログラム・コードは、半導体、磁気ディスク、光ディスク（例えばCD-ROM、DVD-ROM）、及びコンピュータ使用可能な（例えば、読み取り可能な）伝送記憶媒体（例えば、搬送波、あるいはデジタル、オプティカル又はアナログ・ベースの記憶媒体を含む他の記憶媒体）において具現化されるコンピュータ・データ信号のようなものを含む任意のよく知られたコンピュータ使用可能な記憶媒体内に配列されることができる。従って、コードは、インターネット及びイントラネットを含む通信ネットワーク上で伝送されることができる。


【0028】

上に説明したシステム及び技術によって、達成される機能、及び/又は提供される構造が、プログラム・コードで実現されるコア（例えばマイクロプロセッサ・コア）内で表されることができ、またICの製品の一部としてハードウェアに変換されることが、理解されるべきである。また、そのシステム及び技術は、ハードウェア及びソフトウェアの組合せとして実現されてもよい。従って、他の実施例も、特許請求の範囲内である。


【図1】




【図2】



【 図 3 A 】



【 図 3 B 】



【 手続補正書 】

【 提出日 】 平成21年8月7日 (2009.8.7)

【 手続補正 1 】

【 補正対象書類名 】 特許請求の範囲

【 補正対象項目名 】 全文

【 補正方法 】 変更

【 補正の内容 】

【 特許請求の範囲 】

【 請求項 1 】

インストラクション・セット・アーキテクチャの一部であるインストラクションであって、多項式演算を実行するためのインストラクションにおいて、

インストラクションを、多項式演算オペレーションを実行するためのインストラクションであるとして認識するための1又は複数のオペレーション・コードと、

1又は複数のレジスタ識別子と

を含み、1又は複数のレジスタ識別子を用いて多項式演算オペレーションを実行することによって処理されることを特徴とするインストラクション。

## フロントページの続き

(74)代理人 100096013

弁理士 富田 博行

(74)代理人 100153028

弁理士 上田 忠

(72)発明者 ストリベーク, モルテン

デンマーク国デーコー - 2 0 0 0 フレデリクスベルイ, グスタフ・ヨハンセンズ・ヴェイ 3 4

(72)発明者 キセル, ケヴィン・ディー

フランス国エフ - 0 6 6 2 0 ル・パール・スュール・ルー, シュマン・デ・マルテル 3 9

(72)発明者 パイリエ, パスカル

フランス国エフ - 7 5 0 2 0 パリ, クール・ド・ヴァンセンヌ 3 7

Fターム(参考) 5B056 AA05 BB74 FF01 FF02

5J104 AA20 AA21 JA25 NA16 NA17 NA39