

公告本

申請日期	89.3.2
案 號	891057PP
類 別	H03M 3/02

A4
C4

469705

(以上各欄由本局填註)

發 明 型 專 利 說 明 書

一、發明 名稱	中 文	可變等級西格瑪-戴爾他調變器
	英 文	"VARIABLE ORDER SIGMA-DELTA MODULATOR"
二、發明 人 創作	姓 名	丹尼希 艾里
	國 籍	英國
	住、居所	英國梭里州南擴伊登市潘渥衫路47號
三、申請人	姓 名 (名稱)	荷蘭商皇家飛利浦電子股份有限公司
	國 籍	荷蘭
	住、居所 (事務所)	荷蘭愛因和文市格羅尼渥街1號
	代 表 人 姓 名	J. L. 凡 德 渥

裝 訂 線

經濟部智慧財產局員工消費合作社印製

(由本局填寫)

承辦人代碼：
大類：
IPC分類：

A6
B6

本案已向：

國(地區) 申請專利，申請日期： 案號： ， 有 無主張優先權

英國 1999年07月28日 9917567.1 有 無主張優先權

有關微生物已寄存於： ， 寄存日期： ， 寄存號碼：

(請先閱讀背面之注意事項再填寫本頁各欄)

裝

訂

線

經濟部智慧財產局員工消費合作社印製

五、發明說明(1)

技術範疇

本發明相關於變動的西格瑪-戴爾他調變器，可用在接收器接收相當窄頻的細胞式電話信號，例如 GSM 和相當寬頻的細胞式電話信號，例如 IS95。

發明背景

發明一穩定高級數的西格瑪-戴爾他調變器見 EP-A1-0501580。調變器包含 N 階低通濾波器，是由一串 N 個一階積分段所組成，每段的輸出連接到下一段的輸入。每個積分段包含一積分器與限制器串聯。個別的輸出信號被取出並且由個別的權值放大器加權，然後在和級處加總在一起，該和級是介於第 N 段輸出與取樣頻率固定的類比數位轉換器(ADC)的輸入端之間。將 ADC 的輸出反饋並且和輸入信號相減，相差的信號應用到第一段。選擇積分段的增益和限制器的限制值使得當西格瑪-戴爾他調變器的級數增加時，串聯排列的最後或第 N 個限制器是第一個動作，然後是倒數第二個或第 (N-1) 個動作等等。當增加信號水準時，每次降低濾波器系統的級數一級，使得西格瑪-戴爾他調變器維持穩定。

發明揭示

目的在提供西格瑪-戴爾他調變器可以接受依據電信通訊標準的需求操作在寬廣的頻寬變化上。

依照本發明的第一觀點提供一西格瑪-戴爾他調變器包含一信號輸入，N 個積分級，其中 N 是至少 2 的整數，相等數量的和級分別連接到積分級輸入端，第一個到第 (N-

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (2)

1) 個和級的輸出分別連接到第二個到第N個積分級的輸入，一類比數位轉換器(ADC)具有一輸入連接到第N積分級的輸出，以及其輸出，反饋連接自ADC到數位類比轉換器(DAC)，它是連接到每個和級的輸入，取樣ADC和DAC的裝置，和控制裝置用來改變調變器的級數，該控制裝置包含斷接第一積分級和使用第二積分級當作第一積分級的裝置。

依照本發明的第二觀點提供一接收器包含降頻裝置轉換輸入信號到IF信號，帶通濾波器裝置和西格瑪-戴爾他調變器包含一信號輸入，N個積分級，其中N是至少2的整數，相等數量的和級分別連接到積分級輸入端，第一個到第(N-1)個和級的輸出分別連接到第二個到第N個積分級的輸入，一類比數位轉換器(ADC)具有一輸入連接到第N個積分級的輸出，以及其輸出，反饋連接自ADC到數位到類比轉換器(DAC)，它是連接每個和級的輸入，取樣ADC和DAC的裝置，和控制裝置用來改變調變器的級數，該控制裝置包含斷接第一積分級和使用第二積分級當作第一積分級的裝置。

依照本發明製成的西格瑪-戴爾他調變器之安排，控制裝置藉著自第二和級斷接第一積分級降低了調變器的級數，以及連接信號輸入到第二和級。

依照本發明製成的西格瑪-戴爾他調變器之另一安排，控制裝置藉著將信號輸入切換到第二積分級給第一和級的輸出降低了調變器的級數。可以增加ADC和DAC的取樣

五、發明說明 (3)

頻率，因此增加了調變器的頻寬。這個特別的安排和它操作的方法使西格瑪-戴爾他調變器可以轉換自適合GSM使用的高級數低頻寬的配置，到適合IS95使用的低級數高頻寬的配置。

在重新配置依照本發明製成的西格瑪-戴爾他調變器目的在於使產品的動態範圍和頻寬適合特定的需求。

由斷接/重接第一積分級重新配置西格瑪-戴爾他調變器的好處為可節省大部份的電源。這不會影響動態範圍，因為對低級數調變器而言量化雜訊是較高可以容忍較大量的電子雜訊。

圖示簡單說明

現在使用範例來解釋並說明本發明，參考附圖，其中：

圖1為已知的時間連續型三階西格瑪-戴爾他調變器之方塊圖，其中具有分散反饋傳輸函數 $H(f)$ 位於反饋路徑上，

圖2為圖1中顯示西格瑪-戴爾他調變器之變化型的方塊圖，其具有積分級和以電容形式存在的分散反饋裝置，

圖3為一接收器之簡要方塊圖，其中包含依照本發明製成的時間連續型西格瑪-戴爾他調變器的實施例，以及

圖4為一接收器之簡要方塊圖，其中包含依照本發明製成的時間連續型西格瑪-戴爾他調變器的第二實施例。

在附圖中相同的參考數字用來表示相同的特性。

發明之具體實施例

圖1顯示的三階時間連續西格瑪-戴爾他調變器是以

五、發明說明 (4)

Ferguson et al 在美國專利 5,055,843 為基礎的發明。

對前面的發明做個摘要，具前進濾波器函數 $G(Z)$ 的調變器連接到 ADC 和反饋路徑具有 DAC 與反饋濾波器函數 $H(Z)$ 。

附圖中的圖 1 顯示西格瑪 - 戴爾他調變器 10，其中前進濾波器函數分成三個離散型函數 G_1 、 G_2 和 G_3 ，包含串聯的電路級 12，14，16 最後一級 16 的輸出連接到 ADC 18。反饋濾波器函數分成三個離散型的函數 H_1 、 H_2 和 H_3 ，包含串聯電路級 20，22，24。一 DAC 26 其輸入連接到 ADC 18 的輸出，其輸出連接到電路級 24 的輸入。和級 28，30 和 32 分別介於信號輸入 34 和電路級 12 的輸入，電路級 12 的輸出和電路級 14 的輸入，以及電路級 14 的輸出和電路級 16 的輸入之間。和級 28，30 和 32 有第二輸入分別連接到電路級 20，22，24 的輸出。藉由這分散的安排每個向前濾波器電路級 12，14，16 的輸入直接在分別來自電路級 20，22，24 相對的反饋信號的控制之下。

藉由連接取樣開關 36 到信號輸入 34 上且開關 36 的時序是和 ADC 18 及 DAC 26 有相同的頻率 F_s ，說明電路可以製成時間離散型西格瑪 - 戴爾他調變器。如果想要自三階改變級數，那麼其他和級，前進和反饋的級數要隨需要而增減。

圖 2 顯示圖 1 的變化，其中向前轉換函數 12，14 和 16 (圖 1) 分別應用積分器 40，42 和 44 來實施，反饋濾波函數 20，22，24 (圖 1) 使用連接到 DAC 26 的權數 46，48 和 50 來實

五、發明說明 (5)

施。權數用希臘字母 α , β 和 γ 來表示，可能使用交換電容時間離散迴路濾波器以不同大小的電容來實施，權數 α 是最大值，或者在時間連續迴路濾波器為 gm-C 視為不同大小的電流源。

圖3說明一接收器的具體實施例，該接收器具備時間連續型西格瑪-戴爾他調變器10，它的級數可以從適合將GSM信號濾波的較高級數較窄頻寬之配置切換到適合將IS95信號濾波的較低級數較高頻寬。

接收器包含一天線52連接到RF前級54，區域振盪器55也和它連接並且當作降頻的轉換器轉換收到的信號到IF信號。IF信號在帶通濾波器56處被濾波，其輸出為西格瑪-戴爾他調變器10的輸入34。

除了下面的不同外，調變器10是必須和如圖所示相同參考圖2的描述。輸入34是連接到切換開關58，其第一端點60連接到第一和級28的輸入，第二端點62連接到第二和級30的輸入。另一開關64連接第一積分級40到第二和級30的輸入。控制器66控制開關58和64的操作，使得當開關58連接到端點60，開關64導通並且調變器10配置成三階裝置，但當開關58連接到端點62時，開關64沒有導通並且調變器10配置成二階的裝置。

當輸入34連接到和級30時，為要關掉電源或其他關閉的動作，控制器66也連接到積分器40和權數46。取樣頻率 F_s 的來源68連接到ADC 18和DAC 26。來源68可以在高低取樣頻率間切換，來反應來自控制器66的信號。

五、發明說明 (6)

調變器10的操作是以動態範圍和頻寬的積為基礎，適合接收器需要固守在此的特殊規格。

因為調變器10的第一級在雜訊基礎有最大的影響，省略第一和級28和積分器40是比較好的，因為當使用較低級數的調變器時量化雜訊是較高而且可以容忍較大量的電子雜訊。

權數46具比例係數 α 通常包含一電容有權數的最高電容值，對某一充電電流相較其他電容有較慢的充電速率。因此藉由使調變器的第一級成旁路讓反饋電流可以充電更快些，較小的電容構成權數48, 50，因此使得調變器10較低級數的變化型有較高的頻寬。

來自控制器66的選擇控制信號應用到調變器10的其他部份使其特性在低階操作時最佳化。

如果想要將調變器實施成時間離散型的操作，那麼用虛線所顯示的取樣開關36可以連接在帶通濾波器54的輸出和信號輸入34之間。取樣開關36在現在的操作在取樣頻率 F_s 。

圖4說明接收器的第二具體實施例，因為簡要的關係只有對本具體實施例與如圖3所示第一具體實施例的差異點加以說明。

圖4中信號輸入34連接到第一和級28。介於第二和級30的輸出與到積分器42的輸入之間連接包含一切換開關70，其中第一端點72連接到第一和級28的輸出，第二端點74連接到第二和級30的輸出。控制器66控制開關70的

五、發明說明 (7)

操作使得當調變器操作在高階時，開關70連接到端點74，但當調變器操作在低階時，開關70連接到端點72。在此配置下，積分器40是斷接的並且能夠切掉電源，但是權數46是連接到積分器42。

想要在高的取樣頻率 F_s 上執行低階調變器，僅有第二與其後的積分器42，44需要改變其頻寬。對時間離散型要具備取樣開關36的實施例，這意味著低雜訊高功率的第一積分器即積分器42具有權數46，不需要快速穩定時間，雖然其他的積分器需要。

在gm-C時間連續的實施例情況，不具取樣開關36，詳細內容更複雜因為信號傾向用電流代表而非電壓。如果要相同的信號控制的話，需要小心將輸入電流依比例到第二積分電容。驅動電流可以保持相同，頻寬受第二積分器42電容較小的影響而已變。

對較高頻寬操作降低級數的好處是調變器10的穩定度增加。結果如圖3以虛線所示的共振器76可連接在最後積分器44的輸出與和級30的輸入之間。共振器76拓寬雜訊的頻寬，因著量化雜訊移動到高频增加可使用的頻寬。

在本規格和申請專利範圍中用一始的裝置沒有排除多個這種裝置的存在。另外，「包含」這字沒有排除其他非列出來的裝置或步驟的存在。

其他從本發明中的修改對在此領域中的人是明顯的。這種修改可以相關於其他的特性，它在西格瑪-戴爾他調變器領域和其裝置零件是已知的，用來取代或除了在此之外

五、發明說明 (8)

描述的特性。

工業應用

細胞/無線電話和積體電路。

(請先閱讀背面之注意事項再填寫本頁)

裝
訂
線

四、中文發明摘要 (發明之名稱：可變等級西格瑪-戴爾他調變器)

一西格瑪-戴爾他調變器(10)包含一信號輸入(34)連接到前進濾波器，該濾波器包含一串N個和級(28, 30, 32)的連接，其中N是至少為2的整數，與相等數目的積分級(40, 42, 44)交互使用以及類比數位轉換器(ADC)(18)，該轉換器的輸入端連接到第N個積分級(44)的輸出端以及其輸出。反饋濾波器包含反饋連接，從ADC(18)的輸出到數位類比轉換器(DAC)(26)，該轉換器通過分別的權值(46, 48, 50)連接到每個和級的輸入端。控制裝置(66)包含開關裝置(58, 64)用來改變調變器的級數。為要降低級數和增加頻寬，控制裝置使第一積分級(40)成為旁路並且使用第二積分級(42)當作第一積分級，反之則增加級數降低頻寬。

英文發明摘要 (發明之名稱："VARIABLE ORDER SIGMA-DELTA MODULATOR")

A Sigma-Delta modulator(10) comprises a signal input(34) coupled to a forward filter comprising a series connection of a plurality of N summing stages(28, 30, 32), where N is an integer of at least 2, alternating with a corresponding plurality of integrating stages(40, 42, 44) and an analogue to digital converter(ADC)(18) having an input coupled to an output of the Nth integrating stage(44) and an output. A feedback filter comprises a feedback coupling from the output of the ADC(18) to a digital to analogue converter(DAC)(26) which is coupled to an input of each of the summing stages by way of respective weights(46, 48, 50). Control means(66) including switching means (58, 64) are provided for changing the order of the modulator. To reduce the order and increase the bandwidth, the control means by-passes the first(40) of the integrating stages and uses the second(42) of the integrating stages as a first of the integrating stages and vice versa to increase the order and decrease the bandwidth.

六、申請專利範圍

1. 一種西格瑪-戴爾他調變器，包含一信號輸入， N 個積分級，其中 N 是至少為2的整數，相等數目的和級分別連接到每個積分級的輸入，第一到第 $(N-1)$ 的和級輸出分別連接到第二到第 N 級積分器的輸入，一類比數位轉換器(ADC)具有一輸入連接到第 N 積分級的輸出以及一輸出，一反饋連接自ADC到數位類比轉換器(DAC)，其係連接到每個和級的輸入，取樣ADC和DAC的裝置以及控制裝置，用來改變調變器的級數，該控制裝置包含用來斷接第一積分級且使用第二積分級當作第一積分級的裝置。
2. 如申請專利範圍第1項的調變器，其特性在積分級有不同的動態範圍，使用第一級有最大的動態範圍。
3. 如申請專利範圍第1項的調變器，其特性在積分級包含電容，第一積分級中有最大的電容。
4. 如申請專利範圍第1項的調變器，其特性在從DAC輸出到每個和級包含提供不同比例係數的裝置。
5. 如申請專利範圍第1，2，3或4項的調變器，其特性在控制裝置藉由將第一積分級自第二和級斷接並且連接信號輸入到第二和級來降低調變器級數。
6. 如申請專利範圍第1，2，3或4項的調變器，其特性在控制裝置藉由將輸入到第二積分級的信號切換到第一積分級的輸出來降低調變器級數。
7. 一種接收器，包含降頻轉換裝置用來將輸入信號轉成IF信號，帶通濾波器裝置和西格瑪-戴爾他調變器，

(請先閱讀背面之注意事項再填寫本頁)

訂

六、申請專利範圍

該調變器包含一信號輸入， N 個積分級，其中 N 是至少為2的整數，相等數目的和級分別連接到每個積分級的輸入，第一到第 $(N-1)$ 的和級輸出分別連接到第二到第 N 級積分器的輸入，一類比數位轉換器(ADC)具有一輸入連接到第 N 積分級的輸出以及一輸出，一反饋連接自ADC到數位類比轉換器(DAC)，其係連接到每個和級的輸入，取樣ADC和DAC的裝置以及控制裝置，用來改變調變器的級數，該控制裝置包含用來斷接第一積分級且使用第二積分級當作第一積分級的裝置。

8. 如申請專利範圍第7項的接收器，其特性在控制裝置藉由將第一積分級自第二和級斷接並且連接信號輸入到第二和級來降低調變器級數。
9. 如申請專利範圍第7項的接收器，其特性在控制裝置藉由將輸入到第二積分級的信號切換到第一積分級的輸出來降低調變器級數。
10. 一種積體電路，包含一西格瑪-戴爾他調變器，其中該西格瑪-戴爾他調變器包含一信號輸入， N 個積分級，其中 N 是至少為2的整數，相等數目的和級分別連接到每個積分級的輸入，第一到第 $(N-1)$ 的和級輸出分別連接到第二到第 N 級積分器的輸入，一類比數位轉換器(ADC)具有一輸入連接到第 N 積分級的輸出以及一輸出，一反饋連接自ADC到數位類比轉換器(DAC)，其係連接到每個和級的輸入，取樣ADC和DAC的裝置以及控制裝置，用來改變調變器的級數，該控制裝置包

(請先閱讀背面之注意事項再填寫本頁)

訂

六、申請專利範圍

含用來斷接第一積分級且使用第二積分級當作第一積分級的裝置。

11. 如申請專利範圍第10項的積體電路，其中該西格瑪-戴爾他調變器之特性在積分級有不同的動態範圍，使用第一級有最大的動態範圍。
12. 如申請專利範圍第10項的積體電路，其中該西格瑪-戴爾他調變器之特性在積分級包含電容，第一積分級中有最大的電容。
13. 如申請專利範圍第10項的積體電路，其中該西格瑪-戴爾他調變器之特性在從DAC輸出到每個和級包含提供不同比例係數的裝置。
14. 如申請專利範圍第10項的積體電路，其中該西格瑪-戴爾他調變器之特性在控制裝置藉由將第一積分級自第二和級斷接並且連接信號輸入到第二和級來降低調變器級數。
15. 如申請專利範圍第10項的積體電路，其中該西格瑪-戴爾他調變器之特性在控制裝置藉由將輸入到第二積分級的信號切換到第一積分級的輸出來降低調變器級數。

(請先閱讀背面之注意事項再填寫本頁)

訂

8P1057PF




圖 1




圖 2




圖3

六、申請專利範圍

1. 一種西格瑪-戴爾他調變器，包含一信號輸入， N 個積分級，其中 N 是至少為2的整數，相等數目的和級分別連接到每個積分級的輸入，第一到第 $(N-1)$ 的和級輸出分別連接到第二到第 N 級積分器的輸入，一類比數位轉換器(ADC)具有一輸入連接到第 N 積分級的輸出以及一輸出，一反饋連接自ADC到數位類比轉換器(DAC)，其係連接到每個和級的輸入，取樣ADC和DAC的裝置以及控制裝置，用來改變調變器的級數，該控制裝置包含用來斷接第一積分級且使用第二積分級當作第一積分級的裝置。
2. 如申請專利範圍第1項的調變器，其特性在積分級有不同的動態範圍，使用第一級有最大的動態範圍。
3. 如申請專利範圍第1項的調變器，其特性在積分級包含電容，第一積分級中有最大的電容。
4. 如申請專利範圍第1項的調變器，其特性在從DAC輸出到每個和級包含提供不同比例係數的裝置。
5. 如申請專利範圍第1，2，3或4項的調變器，其特性在控制裝置藉由將第一積分級自第二和級斷接並且連接信號輸入到第二和級來降低調變器級數。
6. 如申請專利範圍第1，2，3或4項的調變器，其特性在控制裝置藉由將輸入到第二積分級的信號切換到第一積分級的輸出來降低調變器級數。
7. 一種接收器，包含降頻轉換裝置用來將輸入信號轉成IF信號，帶通濾波器裝置和西格瑪-戴爾他調變器，

(請先閱讀背面之注意事項再填寫本頁)

訂