



(19)中華民國智慧財產局

(12)發明說明書公告本

(11)證書號數：TW I578404 B

(45)公告日：中華民國 106 (2017) 年 04 月 11 日

(21)申請案號：101120143

(22)申請日：中華民國 101 (2012) 年 06 月 05 日

(51)Int. Cl. : H01L21/336 (2006.01)

H01L29/78 (2006.01)

(30)優先權：2011/06/10 日本

2011-130335

(71)申請人：半導體能源研究所股份有限公司 (日本) SEMICONDUCTOR ENERGY
LABORATORY CO., LTD. (JP)

日本

(72)發明人：肥塚純一 KOEZUKA, JUNICHI (JP)；大野普司 OHNO, SHINJI (JP)；佐藤優一
SATO, YUICHI (JP)；山崎舜平 YAMAZAKI, SHUNPEI (JP)

(74)代理人：林志剛

(56)參考文獻：

US 6531713B1

US 2009/0263942A1

審查人員：林士淵

申請專利範圍項數：11 項 圖式數：13 共 108 頁

(54)名稱

半導體裝置的製造方法

MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE


(57)摘要

本發明提供一種使用具有高導通特性的氧化物半導體的電晶體。本發明提供一種具有能夠進行高速回應及高速驅動的電晶體的高性能的半導體裝置。在具有包括通道形成區的氧化物半導體膜的電晶體的製造製程中，在該氧化物半導體膜上形成包含金屬元素的絕緣膜，形成包含利用注入法透過該包含金屬元素的絕緣膜而引入的摻雜劑的低電阻區。低電阻區在通道長度方向上夾著通道形成區形成。

A transistor using an oxide semiconductor, which has good on-state characteristics is provided. A high-performance semiconductor device including the transistor capable of high-speed response and high-speed operation is provided. In a manufacturing method of the transistor including the oxide semiconductor film including a channel formation region, an insulating film including a metal element is formed over the oxide semiconductor film, and low-resistance regions in which a dopant added through the insulating film by an implantation method is included are formed in the oxide semiconductor film. The channel formation region is positioned between the low-resistance regions in the channel length direction.

指定代表圖：

圖 1D



符號簡單說明：

- 404a . . . 低電阻區
- 404b . . . 低電阻區
- 409 . . . 通道形成區
- 440a . . . 電晶體

發明專利說明書

(本申請書格式、順序，請勿任意更動，※記號部分請勿填寫)

※申請案號：101120143

※申請日：101 年 06 月 05 日

※IPC 分類：

H01L 21/336

G2006.01

一、發明名稱：(中文／英文)

H01L 29/178 G2006.01

半導體裝置的製造方法

Manufacturing method of semiconductor device

二、中文發明摘要：

本發明提供一種使用具有高導通特性的氧化物半導體的電晶體。本發明提供一種具有能夠進行高速回應及高速驅動的電晶體的高性能的半導體裝置。在具有包括通道形成區的氧化物半導體膜的電晶體的製造製程中，在該氧化物半導體膜上形成包含金屬元素的絕緣膜，形成包含利用注入法透過該包含金屬元素的絕緣膜而引入的摻雜劑的低電阻區。低電阻區在通道長度方向上夾著通道形成區形成。

三、英文發明摘要：

A transistor using an oxide semiconductor, which has good on-state characteristics is provided. A high-performance semiconductor device including the transistor capable of high-speed response and high-speed operation is provided. In a manufacturing method of the transistor including the oxide semiconductor film including a channel formation region, an insulating film including a metal element is formed over the oxide semiconductor film, and low-resistance regions in which a dopant added through the insulating film by an implantation method is included are formed in the oxide semiconductor film. The channel formation region is positioned between the low-resistance regions in the channel length direction.

四、指定代表圖：

(一) 本案指定代表圖為：第(1D)圖。

(二) 本代表圖之元件符號簡單說明：

404a：低電阻區

404b：低電阻區

409：通道形成區

440a：電晶體

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：無

六、發明說明：

【發明所屬之技術領域】

本發明係關於一種半導體裝置及半導體裝置的製造方法。

注意，在本說明書中，半導體裝置是指能夠藉由利用半導體特性工作的所有裝置，因此，電光裝置、半導體電路及電子裝置都是半導體裝置。

【先前技術】

使用形成在具有絕緣表面的基板上的半導體薄膜構成電晶體（也稱為薄膜電晶體（TFT））的技術受到關注。該電晶體被廣泛地應用於如積體電路（IC）及影像顯示裝置（顯示裝置）等電子裝置。作為可以應用於電晶體半導體薄膜，矽類半導體材料被廣泛地周知。但是，作為其他材料，氧化物半導體受到關注。

作為使用氧化物半導體的電晶體，為了應用到更高功能的半導體裝置，需要具有更高的電特性的電晶體。對在使用氧化物半導體的電晶體中以高電特性為目的而使用鋁反應法（aluminum reaction method）形成低電阻的源極區及汲極區的技術等進行報告（例如，參照非專利文獻1）。

[非專利文獻1] N.Morosawa等，SID 11 DIGEST pp. 479-482

當提高使用氧化物半導體的電晶體的導通特性（例如

，導通電流及場效應遷移率）時，在半導體裝置中能夠進行對於輸入信號的高速回應及高速驅動，從而可以實現更高性能的半導體裝置。

【發明內容】

於是，本發明的一個方式的目的之一是提供一種使用具有高導通特性的氧化物半導體的電晶體。

另外，本發明的一個方式的目的之一是提供一種具有能夠進行高速回應及高速驅動的電晶體的高性能的半導體裝置。

在具有包括通道形成區的氧化物半導體膜的電晶體的製造製程中，在該氧化物半導體膜上形成包含金屬元素的絕緣膜，在該氧化物半導體膜中形成包含利用注入法透過該包含金屬元素的絕緣膜引入的摻雜劑的低電阻區。低電阻區在通道長度方向上夾著通道形成區形成。

在對氧化物半導體膜引入摻雜劑的製程中，摻雜劑透過至少一層的包含金屬元素的絕緣膜引入到氧化物半導體膜。其中透過摻雜劑的包含金屬元素的絕緣膜也可以是多層。

設置在氧化物半導體膜上的包含金屬元素的絕緣膜既可以與氧化物半導體膜接觸，又可以在包含金屬元素的絕緣膜與氧化物半導體膜之間夾著其他膜形成。包含金屬元素的絕緣膜可以用作閘極絕緣膜、覆蓋電晶體的絕緣膜設置。包含金屬元素的絕緣膜也可以用於閘極絕緣膜、覆蓋

電晶體的絕緣膜的兩者。當閘極絕緣膜及覆蓋電晶體的絕緣膜是疊層結構時，也可以提供包含金屬元素的絕緣膜作為至少一層。

作為包含金屬元素的絕緣膜中的金屬元素，可以使用選自鋁（Al）、鈦（Ti）、鉬（Mo）、鎢（W）、鈪（Hf）、鉭（Ta）、鐳（La）、鋇（Ba）、鎂（Mg）、鋯（Zr）和鎳（Ni）中的一種以上。作為包含金屬元素的絕緣膜，可以使用包含選自上述金屬元素中的一種以上的金屬氧化物絕緣膜（例如，氧化鋁膜、氧化鈪膜、氧化鎂膜、氧化鋯膜、氧化鐳膜、氧化鋇膜）或金屬氮化物膜（例如，氮化鋁膜）。此外，也可以在包含金屬元素的絕緣膜中包含磷（P）、硼（B）等的摻雜劑。

摻雜劑是改變氧化物半導體膜的導電率的雜質。作為摻雜劑，可以使用選自第 15 族元素（典型的是磷（P）、砷（As）、銻（Sb））、硼（B）、鋁（Al）、氮（N）、氬（Ar）、氦（He）、氖（Ne）、銦（In）、氟（F）、氯（Cl）、鈦（Ti）和鋅（Zn）中的任何一種以上的元素。

也可以將上述摻雜劑包含在包含金屬元素的絕緣膜中。

將摻雜劑利用注入法透過包含金屬元素的絕緣膜（金屬氧化物膜或金屬氮化物膜）引入到氧化物半導體膜中。作為摻雜劑的引入方法，可以使用離子植入法、離子摻雜法、電漿浸沒式離子植入法（Plasma-immersion ion

implantation method) 等。此時，較佳為使用摻雜劑的單個離子或氫化物、氟化物、氯化物的離子。

低電阻區中的摻雜劑濃度較佳為 $5 \times 10^{18} \text{ atoms/cm}^3$ 以上且 $1 \times 10^{22} \text{ atoms/cm}^3$ 以下。

此外，在摻雜劑的引入處理之後，也可以進行加熱處理。

此外，在製造製程中，只要在氧化物半導體膜上形成包含金屬元素的絕緣膜之後進行摻雜劑的引入製程，對摻雜劑的引入製程就沒有特別的限制，也可以多次進行。

藉由具有在通道長度方向上夾著通道形成區包含低電阻區的氧化物半導體膜，該電晶體具有高導通特性（例如，導通電流及場效應遷移率），並能夠進行高速工作及高速回應。

因此，藉由使用電特性高的該電晶體，可以提供高性能及高可靠性的半導體裝置。

本說明書所公開的發明的結構的一個方式是一種半導體裝置的製造方法，包括如下步驟：形成包括通道形成區的氧化物半導體膜；在氧化物半導體膜中，夾著通道形成區形成其電阻比通道形成區低且包含摻雜劑的低電阻區；以及由透過設置在氧化物半導體膜上的包含金屬元素的絕緣膜將摻雜劑引入到氧化物半導體膜的製程形成低電阻區。

本說明書所公開的發明的結構的一個方式是一種半導體裝置的製造方法，包括如下步驟：形成包括通道形成區

的氧化物半導體膜；以與通道形成區重疊的方式在氧化物半導體膜上選擇性地形成閘極絕緣膜及閘極電極層的疊層；在氧化物半導體膜、閘極絕緣膜及閘極電極層上以與氧化物半導體膜的一部分接觸的方式形成包含金屬元素的絕緣膜；以及將閘極絕緣膜及閘極電極層用作掩模，對氧化物半導體膜透過包含金屬元素的絕緣膜選擇性地引入摻雜劑，在氧化物半導體膜中夾著通道形成區形成其電阻比通道形成區低且包含摻雜劑的低電阻區。

本說明書所公開的發明的結構的一個方式是一種半導體裝置的製造方法，包括如下步驟：形成包括通道形成區的氧化物半導體膜；在氧化物半導體膜上形成閘極絕緣膜；以與通道形成區重疊的方式在閘極絕緣膜上形成閘極電極層；在氧化物半導體膜、閘極絕緣膜及閘極電極層上形成包含金屬元素的絕緣膜；以及將閘極電極層用作掩模，對氧化物半導體膜透過閘極絕緣膜及包含金屬元素的絕緣膜選擇性地引入摻雜劑，在氧化物半導體膜中夾著通道形成區形成其電阻比通道形成區低且包含摻雜劑的低電阻區。

本說明書所公開的發明的結構的一個方式是一種半導體裝置的製造方法，包括如下步驟：形成包括通道形成區的氧化物半導體膜；在氧化物半導體膜上形成具有包含金屬元素的絕緣膜的閘極絕緣膜；以與通道形成區重疊的方式在具有包含金屬元素的絕緣膜的閘極絕緣膜上形成閘極電極層；以及將閘極電極層用作掩模，對氧化物半導體膜

透過具有包含金屬元素的絕緣膜的閘極絕緣膜選擇性地引入摻雜劑，在氧化物半導體膜中夾著通道形成區形成其電阻比通道形成區低且包含摻雜劑的低電阻區。

此外，在上述結構中，也可以進行從形成包含金屬元素的絕緣膜的製程之前的氧化物半導體膜釋放氫或水分的加熱處理（脫水化或脫氫化處理）。

此外，由於脫水化或脫氫化處理，有可能構成氧化物半導體的主體成分材料的氧也同時脫離而減少。在氧化物半導體膜中，氧脫離的部分存在有氧缺損，而起因於該氧缺損會產生導致電晶體的電特性變動的施體能階。

因此，較佳的是向進行了脫水化或脫氫化處理的氧化物半導體膜供應氧。藉由向氧化物半導體膜供應氧，可以填補膜中的氧缺損。

例如，藉由以與氧化物半導體膜接觸的方式設置用作氧的供應源的含多量（過剩）的氧的氧化物絕緣膜，可以將氧從該氧化物絕緣膜供應到氧化物半導體膜中。在上述結構中，也可以藉由在進行了加熱製程的氧化物半導體膜與氧化物絕緣膜的至少一部分接觸的狀態下進行加熱製程，向氧化物半導體膜供應氧。

此外，也可以在進行了脫水化或脫氫化處理的氧化物半導體膜中引入氧（至少包含氧自由基、氧原子和氧離子中的任一種）而向膜中供應氧。作為氧的引入方法，可以使用離子植入法、離子摻雜法、電漿浸沒式離子植入法、電漿處理等。

再者，較佳的是，使設置在電晶體中的氧化物半導體膜為如下狀態的膜，即氧化物半導體包括其氧含量超過氧化物半導體處於結晶狀態時的化學計量成分比的氧含量的區域。此時，氧含量超過氧化物半導體的化學計量成分比。或者，氧含量超過單晶時的氧含量。有時氧存在於氧化物半導體的晶格之間。

藉由從氧化物半導體去除氫或水分來使該氧化物半導體高純度化，使得儘量不包含雜質，藉由供應氧填補氧缺損可以實現 I 型（本質）氧化物半導體或無限趨近於 I 型（本質）的氧化物半導體。由此，可以使氧化物半導體的費米能階（ E_f ）成為與本質費米能階（ E_i ）相同的程度。由此，藉由將該氧化物半導體膜用於電晶體，可以降低因氧缺損而產生的電晶體的臨界電壓 V_{th} 的偏差、臨界電壓的漂移 ΔV_{th} 。

藉由利用注入法透過形成在氧化物半導體膜上的包含金屬元素的絕緣膜引入的摻雜劑，在氧化物半導體膜中形成包含摻雜劑的低電阻區。藉由具有在通道長度方向上夾著通道形成區包含低電阻區的氧化物半導體膜，該電晶體的導通特性（例如，導通電流及場效應遷移率）高，能夠進行高速工作及高速回應。

因此，藉由使用電特性高的該電晶體，可以提供高性能及高可靠性的半導體裝置。

【實施方式】

下面，參照圖式詳細說明本說明書所公開的發明的實施方式。但是，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本說明書所公開的發明的方式及詳細內容可以被變換為各種各樣的形式而不侷限於以下說明。並且，本說明書所公開的發明不應被看作僅限定於以下實施方式的描述內容。另外，為了方便起見附加了第一、第二等序數詞，其並不表示製程順序或疊層順序。此外，本說明書中的序數不表示特定發明的事項的固有名稱。

實施方式 1

在本實施方式中，參照圖 1A 至圖 1E 說明半導體裝置及半導體裝置的製造方法的一個方式。在本實施方式中，作為半導體裝置的一個例子示出具有氧化物半導體膜的電晶體。

對電晶體的結構沒有特別的限制，例如可以使用頂閘極結構或底閘極結構的交錯型和平面型等。另外，電晶體可以採用形成有一個通道形成區的單閘極結構，也可以採用形成有兩個通道形成區的雙閘極結構，還可以採用形成有三個通道形成區的三閘極結構。或者，也可以是具有隔著閘極絕緣膜配置在通道形成區上下的兩個閘極電極層的雙閘極型。

圖 1A 至圖 1E 所示的電晶體 440a 是頂閘極結構的電晶體的例子。

如圖 1D 所示，電晶體 440a 在具有設置有絕緣膜 436

的絕緣表面的基板 400 上包括：通道形成區 409；包括低電阻區 404a、404b 的氧化物半導體膜 403；源極電極層 405a；汲極電極層 405b；閘極絕緣膜 402；以及閘極電極層 401。在電晶體 440a 上形成有包含金屬元素的絕緣膜 407。

圖 1A 至圖 1E 示出電晶體 440a 的製造方法的一個例子。

首先，在具有絕緣表面的基板 400 上形成絕緣膜 436。

對可用作具有絕緣表面的基板 400 的基板沒有特別的限制，但是基板 400 需要至少具有能夠承受後面進行的熱處理的程度的耐熱性。例如，可以使用玻璃基板如硼矽酸鋁玻璃和硼矽酸鋁玻璃等、陶瓷基板、石英基板、藍寶石基板等。另外，作為基板 400，也可以採用矽或碳化矽等的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板、SOI 基板等，並且也可以在這些基板上設置有半導體元件。

此外，也可以作為基板 400 使用撓性基板製造半導體裝置。在製造具有撓性的半導體裝置時，既可以在撓性基板上直接形成包括氧化物半導體膜 403 的電晶體 440a，也可以在其他製造基板上形成包括氧化物半導體膜 403 的電晶體 440a 並然後從製造基板將其剝離並轉置到撓性基板上。另外，為了從製造基板剝離並轉置到撓性基板上，較佳的是在製造基板與具有氧化物半導體膜的電晶體之間設

置剝離層。

絕緣膜 436 可以藉由電漿 CVD 法或濺射法等，使用氧化矽、氧氮化矽、氧化鋁、氧氮化鋁、氧化鉛、氧化鎵、氮化矽、氮氧化矽、氮化鋁、氮氧化鋁或它們的混合材料形成。

絕緣膜 436 可以為單層或疊層，並且作為與氧化物半導體膜 403 接觸的膜較佳為使用氧化物絕緣膜。在本實施方式中，作為絕緣膜 436 使用藉由濺射法形成的氧化矽膜。

接著，在絕緣膜 436 上形成氧化物半導體膜 403。

由於絕緣膜 436 與氧化物半導體膜 403 接觸，因此較佳的是在膜中（塊（bulk）中）至少有超過化學計量成分比的量的氧。例如，當將氧化矽膜用作絕緣膜 436 時，使用 $\text{SiO}_{2+\alpha}$ （注意， $\alpha > 0$ ）的膜。藉由使用這種絕緣膜 436，可以向氧化物半導體膜 403 供應氧，從而可以提高特性。藉由向氧化物半導體膜 403 供應氧，可以填補膜中的氧缺損。

例如，藉由以與氧化物半導體膜 403 接觸的方式設置用作氧的供應源的含多量（過剩）的氧的絕緣膜 436，可以將氧從該絕緣膜 436 供應到氧化物半導體膜 403 中。也可以藉由在氧化物半導體膜 403 與絕緣膜 436 的一部分接觸的狀態下進行加熱處理，向氧化物半導體膜 403 供應氧。

在形成氧化物半導體膜 403 的製程中，為了在氧化物

半導體膜 403 中儘量不包含氫或水，較佳的是作為形成氧化物半導體膜 403 的預處理，在濺射裝置的預熱室中對形成有絕緣膜 436 的基板進行預熱，使附著在基板及絕緣膜 436 中的氫或水分等雜質脫離而排出。另外，作為設置在預熱室中的排氣單元較佳為使用低溫泵。

用作氧化物半導體膜 403 的氧化物半導體較佳的是至少包含銦 (In) 或鋅 (Zn)。尤其是，較佳為包含 In 和 Zn。另外，除了上述元素以外，較佳的是還具有鎵 (Ga) 作為穩定劑 (stabilizer)，該穩定劑用來減小上述使用該氧化物的電晶體的電特性偏差。另外，作為穩定劑較佳為具有錫 (Sn)。另外，作為穩定劑較佳為具有鈦 (Hf)。另外，作為穩定劑較佳為具有鋁 (Al)。

另外，作為其他穩定劑，可以具有鐳系元素的鐳 (La)、鈾 (Ce)、鐳 (Pr)、釹 (Nd)、釷 (Sm)、鈾 (Eu)、釷 (Gd)、鐳 (Tb)、鐳 (Dy)、釷 (Ho)、鐳 (Er)、鐳 (Tm)、鐳 (Yb)、鐳 (Lu) 中的任一種或多種。

例如，作為氧化物半導體，可以使用：氧化銦、氧化錫、氧化鋅；二元金屬氧化物的 In-Zn 類氧化物、Sn-Zn 類氧化物、Al-Zn 類氧化物、Zn-Mg 類氧化物、Sn-Mg 類氧化物、In-Mg 類氧化物、In-Ga 類氧化物；三元金屬氧化物的 In-Ga-Zn 類氧化物（也稱為 IGZO）、In-Al-Zn 類氧化物、In-Sn-Zn 類氧化物、Sn-Ga-Zn 類氧化物、Al-Ga-Zn 類氧化物、Sn-Al-Zn 類氧化物、In-Hf-Zn 類氧化物、

In-La-Zn 類氧化物、In-Ce-Zn 類氧化物、In-Pr-Zn 類氧化物、In-Nd-Zn 類氧化物、In-Sm-Zn 類氧化物、In-Eu-Zn 類氧化物、In-Gd-Zn 類氧化物、In-Tb-Zn 類氧化物、In-Dy-Zn 類氧化物、In-Ho-Zn 類氧化物、In-Er-Zn 類氧化物、In-Tm-Zn 類氧化物、In-Yb-Zn 類氧化物、In-Lu-Zn 類氧化物；四元金屬氧化物的 In-Sn-Ga-Zn 類氧化物、In-Hf-Ga-Zn 類氧化物、In-Al-Ga-Zn 類氧化物、In-Sn-Al-Zn 類氧化物、In-Sn-Hf-Zn 類氧化物、In-Hf-Al-Zn 類氧化物。

注意，在此，例如 In-Ga-Zn 類氧化物是指作為主要成分具有 In、Ga 和 Zn 的氧化物，對 In、Ga、Zn 的比率沒有限制。另外，也可以包含 In、Ga、Zn 以外的金屬元素。

另外，作為氧化物半導體，可以使用由 $\text{InMO}_3(\text{ZnO})_m$ ($m>0$ ，且 m 不是整數) 表示的材料。這裏，M 表示選自 Ga、Fe、Mn 和 Co 中的一種金屬元素或多種金屬元素。另外，作為氧化物半導體，也可以使用由 $\text{In}_2\text{SnO}_5(\text{ZnO})_n$ ($n>0$ ，且 n 是整數) 表示的材料。

例如，可以使用其原子比為 $\text{In}:\text{Ga}:\text{Zn}=1:1:1$ ($=1/3:1/3:1/3$) 或 $\text{In}:\text{Ga}:\text{Zn}=2:2:1$ ($=2/5:2/5:1/5$) 的 In-Ga-Zn 類氧化物或具有與其組成的近旁的氧化物。或者，也可以使用其原子比為 $\text{In}:\text{Sn}:\text{Zn}=1:1:1$ ($=1/3:1/3:1/3$)、 $\text{In}:\text{Sn}:\text{Zn}=2:1:3$ ($=1/3:1/6:1/2$) 或 $\text{In}:\text{Sn}:\text{Zn}=2:1:5$ ($=1/4:1/8:5/8$) 的 In-Sn-Zn 類氧化物或具有與其組成的近旁的氧化物。

但是，不侷限於上述材料，根據所需要的半導體特性（遷移率、閾值、偏差等）可以使用適當的組成的材料。另外，爲了獲得所需要的半導體特性，較佳的是適當地設定載子濃度、雜質濃度、缺陷密度、金屬元素與氧的原子數比、原子間接合距離、密度等的條件。

例如，使用 In-Sn-Zn 類氧化物可以較容易獲得較高的遷移率。但是，當使用 In-Ga-Zn 類氧化物時也可以藉由減小塊內缺陷密度提高遷移率。

在此，例如 In、Ga、Zn 的原子數比爲 $\text{In}:\text{Ga}:\text{Zn}=\text{a}:\text{b}:\text{c}$ （ $\text{a}+\text{b}+\text{c}=1$ ）的氧化物的組成在原子數比爲 $\text{In}:\text{Ga}:\text{Zn}=\text{A}:\text{B}:\text{C}$ （ $\text{A}+\text{B}+\text{C}=1$ ）的氧化物的組成的近旁是指 a 、 b 、 c 滿足如下算式： $(\text{a}-\text{A})^2+(\text{b}-\text{B})^2+(\text{c}-\text{C})^2 \leq r^2$ 。r 例如可以爲 0.05。其他氧化物也是同樣的。

氧化物半導體既可以爲單晶又可以爲非單晶。在後一種的情況下，可以爲非晶或多晶。另外，也可以利用在非晶體中含有具有結晶性的部分的結構或非非晶結構。

非晶態的氧化物半導體可以較容易形成平坦的表面，因此當使用該非晶態的氧化物半導體形成電晶體時，可以減小介面散射而較容易實現較高的遷移率。

另外，具有結晶性的氧化物半導體可以進一步降低塊內缺陷，藉由提高表面的平坦性，可以得到處於非晶狀態的氧化物半導體的遷移率以上的遷移率。爲了提高表面的平坦性，較佳的是在平坦的表面上形成氧化物半導體，明確而言，在平均面粗糙度（Ra）爲 1nm 以下，較佳爲

0.3 nm 以下，更佳為 0.1 nm 以下的表面上形成氧化物半導體。

注意，Ra 是將 JIS B0601 中定義的中心線平均粗糙度擴大為三維以使其能夠應用於面，可以將它表示為“將從基準面到指定面的偏差的絕對值平均而得的值”，以如下算式定義。

[算式 1]

$$Ra = \frac{1}{S_0} \int_{y_1}^{y_2} \int_{x_1}^{x_2} |f(x, y) - Z_0| dx dy$$

注意，在上述算式中， S_0 表示測定面（由座標（ x_1, y_1 ）（ x_1, y_2 ）（ x_2, y_1 ）（ x_2, y_2 ）的四個點表示的四角形的區域）的面積， Z_0 表示測定面的平均高度。可以利用原子力顯微鏡（AFM：Atomic Force Microscope）來對 Ra 進行評價。

因此，也可以對在絕緣膜 436 中以與氧化物半導體膜 403 接觸的方式形成的區域進行平坦化處理。對平坦化處理沒有特別的限制，而作為平坦化處理可以使用拋光處理（例如，化學機械拋光（Chemical Mechanical Polishing：CMP）法）、乾蝕刻處理及電漿處理。

作為電漿處理，例如可以進行引入氬氣來產生電漿的反濺射。反濺射是指使用 RF 電源在氬氛圍下對基板一側施加電壓，來在基板附近形成電漿以進行表面改性的方法。另外，也可以使用氮、氦、氧等代替氬氛圍。藉由進行反濺射，可以去除附著在絕緣膜 436 表面上的粉狀物質（

也稱為微粒、塵屑）。

作為平坦化處理，既可以多次進行拋光處理、乾蝕刻處理及電漿處理，又可以組合它們而進行。此外，當組合它們而進行時，對製程順序也沒有特別的限制，可以根據絕緣膜 436 表面的凹凸狀態適當地設定。

作為氧化物半導體膜 403 可以使用包含結晶而具有結晶性的氧化物半導體膜（結晶氧化物半導體膜）。結晶氧化物半導體膜中的結晶狀態既可以是晶軸的方向為無秩序的狀態，又可以是具有一定的配向性的狀態。

例如，作為結晶氧化物半導體膜可以使用具有大致垂直於表面的 c 軸的結晶的氧化物半導體膜。

包含具有大致垂直於表面的 c 軸的結晶的氧化物半導體層（以下，也稱為結晶氧化物半導體層）具有不是單晶結構也不是非晶結構的結構，並具有如下氧化物，即含有具有 c 軸配向的結晶（C Axis Aligned Crystal：也稱為 CAAC）的氧化物。

CAAC-OS 是指包括如下結晶的氧化物半導體：該結晶中進行 c 軸配向，並且在從 ab 面、表面或介面的方向看時具有三角形狀或六角形狀的原子排列，在 c 軸上金屬原子排列為層狀或者金屬原子和氧原子排列為層狀，而在 ab 面（或者表面或介面）上 a 軸或 b 軸的方向不同（以 c 軸為中心旋轉）。

從更廣義來理解，CAAC-OS 是指非單晶，並是指包括如下相的材料，該相中在從垂直於其 ab 面的方向看時

具有三角形、六角形、正三角形或正六角形的原子排列，並且從垂直於 c 軸的方向看時金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。

雖然 CAAC-OS 不是單晶，但是也不只由非晶形成。另外，雖然 CAAC-OS 包括晶化部分（結晶部分），但是有時不能明確辨別一個結晶部分與其他結晶部分的邊界。

也可以用氮取代構成 CAAC-OS 的氧的一部分。另外，構成 CAAC-OS 的各結晶部分的 c 軸的方向（例如，垂直於形成 CAAC-OS 的基板面、CAAC-OS 的表面、膜面或介面等的方向）可以為一致。或者，構成 CAAC-OS 的各結晶部分的 ab 面的法線也可以朝向固定的方向（例如，垂直於基板面、表面、膜面或介面等的方向）。

藉由採用該結晶氧化物半導體膜，可以進一步抑制因可見光或紫外光的照射而產生的電晶體的電特性變化，從而可以製造可靠性高的半導體裝置。

作為獲得具有 c 軸配向的結晶氧化物半導體膜的方法，可以舉出三種方法。第一方法是將成膜溫度設定為 200°C 以上且 500°C 以下形成氧化物半導體膜，而以大致垂直於表面具有 c 軸配向的方法。第二方法是在將氧化物半導體膜形成得薄之後，進行 200°C 以上且 700°C 以下的加熱處理，而以大致垂直於表面具有 c 軸配向的方法。第三方法是在將第一層形成得薄之後，進行 200°C 以上且 700°C 以下的加熱處理，形成第二層，而以大致垂直於表面具有 c 軸配向的方法。

將氧化物半導體膜 403 的厚度設定為 1nm 以上且 200nm 以下（較佳為 5nm 以上且 30nm 以下），並可以適當地使用濺射法、MBE（Molecular Beam Epitaxy：分子束外延）法、CVD 法、脈衝雷射沉積法、ALD（Atomic Layer Deposition：原子層沉積）法等。另外，還可以使用在大致垂直於濺射靶材表面設置多個基板表面的狀態下進行成膜的濺射裝置，即所謂的 CP 濺射裝置（Columnar Plasma Sputtering system：柱形電漿濺射系統）形成氧化物半導體膜 403。

此外，較佳的是在成膜時包含多量氧的條件（例如，在氧為 100% 的氛圍下利用濺射法進行成膜等）下形成膜，使氧化物半導體膜 403 為包含多量的氧（較佳的是包括與氧化物半導體處於結晶狀態時的化學計量成分比相比氧含量過剩的區域）的膜。

作為用於藉由濺射法形成氧化物半導體膜 403 的靶材，例如使用成分比為 $\text{In}_2\text{O}_3:\text{Ga}_2\text{O}_3:\text{ZnO}=1:1:2$ [莫耳比] 的氧化物靶材，來形成 In-Ga-Zn 膜。此外，不侷限於上述靶材的材料和組成，例如也可以使用成分比為 $\text{In}_2\text{O}_3:\text{Ga}_2\text{O}_3:\text{ZnO}=1:1:1$ [莫耳比] 的金屬氧化物靶材。

此外，金屬氧化物靶材的填充率為 90% 以上且 100% 以下，較佳為 95% 以上且 99.9% 以下。藉由使用高填充率的金屬氧化物靶材，可以形成緻密的氧化物半導體膜。

作為在形成氧化物半導體膜時使用的濺射氣體，較佳為使用去除了氫、水、羥基或氫化物等雜質的高純度氣體

在保持為減壓狀態的沉積室中保持基板。然後，在去除沉積室內的殘留水分的同時引入去除了氫和水分的濺射氣體，使用上述靶材在基板 400 上形成氧化物半導體膜 403。為了去除沉積室內的殘留水分，較佳為使用吸附型的真空泵，例如低溫泵、離子泵、鈦昇華泵。此外，作為排氣單元，也可以使用添加有冷阱的渦輪泵。因為在使用低溫泵進行排氣的沉積室中，例如對氫原子、水（ H_2O ）等包含氫原子的化合物（更佳的是，還對包含碳原子的化合物）等進行排氣，所以可以降低在該沉積室中形成的氧化物半導體膜 403 所包含的雜質的濃度。

另外，較佳的是以不暴露於大氣的方式連續形成絕緣膜 436 和氧化物半導體膜 403。藉由以不暴露於大氣的方式連續形成絕緣膜 436 和氧化物半導體膜 403，可以防止氫或水分等雜質附著於絕緣膜 436 表面。

另外，也可以對氧化物半導體膜 403 進行用於去除過剩的氫（包括水或羥基）（脫水化或脫氫化）的加熱處理。將加熱處理的溫度設定為 300°C 以上且 700°C 以下，或者設定為低於基板的應變點。可以在減壓下或氮氛圍下等進行加熱處理。例如，將基板引入到加熱處理裝置之一的電爐中，在氮氛圍下以 450°C 對氧化物半導體膜進行 1 個小時的加熱處理。

另外，加熱處理裝置不侷限於電爐而也可以使用利用電阻發熱體等的發熱體所產生的熱傳導或熱輻射對被處理

物進行加熱的裝置。例如，可以使用 GRTA (Gas Rapid Thermal Anneal：氣體快速熱退火) 裝置、LRTA (Lamp Rapid Thermal Anneal：燈快速熱退火) 裝置等 RTA (Rapid Thermal Anneal：快速熱退火) 裝置。LRTA 裝置是藉由利用從鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或者高壓汞燈等的燈發射的光 (電磁波) 的輻射來加熱被處理物的裝置。GRTA 裝置是使用高溫氣體進行加熱處理的裝置。作為高溫的氣體，使用氬等稀有氣體或氮等不因加熱處理而與被處理物產生反應的惰性氣體。

例如，作為加熱處理，也可以進行如下 GRTA，即將基板放入加熱為 650°C 至 700°C 的高溫的惰性氣體中，在加熱幾分鐘之後，將基板從惰性氣體中取出。

另外，用於脫水化或脫氫化的加熱處理只要在形成氧化物半導體膜 403 之後、在形成包含金屬元素的絕緣膜之前及在向氧化物半導體膜 403 引入氧的製程之前就可以在電晶體 440a 的製造製程中任何時機進行。

藉由在將氧化物半導體膜加工為島狀之前進行用於脫水化或脫氫化的加熱處理，可以防止因加熱處理而釋放包含在絕緣膜 436 中的氧，所以是較佳的。

另外，在加熱處理中，氮或諸如氮、氖、氬等稀有氣體較佳的是不包含水、氫等。或者，較佳的是將引入加熱處理裝置中的氮或諸如氮、氖、氬等的稀有氣體的純度設定為 6N (99.9999%) 以上，更佳的是設定為 7N (99.99999%) 以上 (即，將雜質濃度設定為 1ppm 以下，較

佳的是設定為 0.1ppm 以下）。

此外，也可以在藉由加熱處理加熱氧化物半導體膜 403 之後，對相同的爐中引入高純度的氧氣、高純度的一氧化二氮氣體或超乾燥空氣（使用 CRDS（cavity ring-down laser spectroscopy：光腔衰蕩光譜法）方式的露點儀進行測定時的水分量是 20ppm（露點換算， -55°C ）以下，較佳的是 1ppm 以下，更佳的是 10ppb 以下的空氣）。氧氣體或一氧化二氮氣體較佳的是不包含水、氫等。或者，較佳的是將引入加熱處理裝置中的氧氣或一氧化二氮氣體的純度設定為 6N 以上，較佳的是設定為 7N 以上（即，將氧氣體或一氧化二氮氣體中的雜質濃度設定為 1ppm 以下，較佳的是設定為 0.1ppm 以下）。藉由利用氧氣或一氧化二氮氣體的作用來供應在利用脫水化或脫氫化處理進行雜質排除製程同時減少的構成氧化物半導體的主要成分材料的氧，可以使氧化物半導體膜 403 高純度化及在電性上 I 型（本質）化。

此外，氧化物半導體膜既可以加工為島狀，又可以不加工而保持膜狀。另外，也可以設置由將氧化物半導體膜以每元件分離的絕緣膜構成的元件分離區。

在本實施方式中，對所形成的氧化物半導體膜進行光微影製程來將其加工為島狀氧化物半導體膜 403。另外，也可以藉由噴墨法形成用來形成島狀氧化物半導體膜 403 的光阻掩罩。在藉由噴墨法形成光阻掩罩時不需要光掩模，由此可以降低製造成本。

另外，氧化物半導體膜的蝕刻可以採用乾蝕刻和濕蝕刻中的一者或兩者。例如，作為用於氧化物半導體膜的濕蝕刻的蝕刻劑，可以使用混合有磷酸、醋酸及硝酸的溶液等。此外，也可以使用 ITO07N（由日本關東化學株式會社製造）。

接著，在氧化物半導體膜 403 上形成成為源極電極層和汲極電極層（包括形成在與它們相同的層的佈線）的導電膜。作為該導電膜，使用能夠承受在後面的加熱處理的材料。作為用於源極電極層及汲極電極層的導電膜，例如可以使用含有選自 Al、Cr、Cu、Ta、Ti、Mo、W 中的元素的金屬膜或以上述元素為成分的金屬氮化物膜（氮化鈦膜、氮化鉬膜、氮化鎢膜）等。此外，還可以採用在 Al、Cu 等的金屬膜的下側和上側的一者或兩者層疊 Ti、Mo、W 等高熔點金屬膜或它們的金屬氮化物膜（氮化鈦膜、氮化鉬膜、氮化鎢膜）的結構。另外，作為用於源極電極層及汲極電極層的導電膜，也可以使用導電金屬氧化物。作為導電金屬氧化物，可以使用氧化銦（ In_2O_3 ）、氧化錫（ SnO_2 ）、氧化鋅（ ZnO ）、氧化銦氧化錫（ $\text{In}_2\text{O}_3\text{-SnO}_2$ ）、氧化銦氧化鋅（ $\text{In}_2\text{O}_3\text{-ZnO}$ ）或使它們的金屬氧化物材料包含氧化矽的材料。

藉由光微影製程在導電膜上形成光阻掩罩，並且選擇性地進行蝕刻來形成源極電極層 405a 及汲極電極層 405b，然後去除光阻掩罩。在本實施方式中，作為源極電極層 405a 及汲極電極層 405b 形成厚度為 10nm 的鎢膜。像這

樣，當源極電極層 405a 及汲極電極層 405b 的厚度為薄時，除了形成在其上的閘極絕緣膜 442 的覆蓋性優良以外，也可以透過源極電極層 405a 及汲極電極層 405b 對源極電極層 405a 及汲極電極層 405b 下的氧化物半導體膜 403 引入摻雜劑。

接著，形成覆蓋氧化物半導體膜 403、源極電極層 405a 及汲極電極層 405b 的閘極絕緣膜 442（參照圖 1A）。

此外，爲了提高閘極絕緣膜 442 的覆蓋性，也可以對氧化物半導體膜 403、源極電極層 405a 及汲極電極層 405b 表面進行上述平坦化處理。尤其是當作爲閘極絕緣膜 442 使用厚度薄的絕緣膜時，較佳的是氧化物半導體膜 403、源極電極層 405a 及汲極電極層 405b 表面的平坦性優良。

將閘極絕緣膜 442 的厚度設定爲 1nm 以上且 100nm 以下，並可以適當地利用濺射法、MBE 法、CVD 法、脈衝雷射沉積法、ALD 法等。另外，還可以使用在大致垂直於濺射靶材表面設置多個基板表面的狀態下進行成膜的濺射裝置，即所謂的 CP 濺射裝置形成閘極絕緣膜 442。

閘極絕緣膜 442 可以使用氧化矽膜、氧化鎵膜、氧化鋁膜、氮化矽膜、氧氮化矽膜、氧氮化鋁膜或氮氧化矽膜形成。在閘極絕緣膜 442 中，也在與氧化物半導體膜 403 接觸的部分包含氧是較佳的。尤其是，閘極絕緣膜 442 較佳的是在其膜中（塊中）至少有超過化學計量成分比的量

的氧。例如，當將氧化矽膜用作閘極絕緣膜 442 時，使用 $\text{SiO}_{2+\alpha}$ （注意， $\alpha>0$ ）。在本實施方式中，將 $\text{SiO}_{2+\alpha}$ （注意， $\alpha>0$ ）的氧化矽膜用作閘極絕緣膜 442。藉由將該氧化矽膜用作閘極絕緣膜 442，可以向氧化物半導體膜 403 供應氧，從而可以提高特性。並且，閘極絕緣膜 442 較佳的是考慮到所製造的電晶體的尺寸或閘極絕緣膜 442 的臺階覆蓋性來形成。

此外，藉由作為閘極絕緣膜 442 的材料使用氧化鈺、氧化釷、矽酸鈺（ HfSi_xO_y （ $x>0$ ， $y>0$ ））、添加了氮的矽酸鈺（ HfSiO_xN_y （ $x>0$ 、 $y>0$ ））、鋁酸鈺（ HfAl_xO_y （ $x>0$ 、 $y>0$ ））以及氧化鑪等 high-k 材料，可以降低閘極汲極電流。而且，閘極絕緣膜 442 既可以具有單層結構，又可以具有疊層結構。

接著，在閘極絕緣膜 442 上藉由電漿 CVD 法或濺射法等形成閘極電極層 401。閘極電極層 401 可以使用鈾、鈦、鉭、鎢、鋁、銅、鉻、鈹、鈳等金屬材料或以上述金屬材料為主要成分的合金材料形成。此外，作為閘極電極層 401 可以使用以摻雜了磷等雜質元素的多晶矽膜為典型的半導體膜、矽化鎳等矽化膜。閘極電極層 401 既可以採用單層結構，又可以採用疊層結構。

另外，閘極電極層 401 的材料也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物以及添加有氧化矽的銦錫氧化物等導電材料。此外，

也可以採用上述導電材料與上述金屬材料的疊層結構。

此外，作為與閘極絕緣膜 442 接觸的閘極電極層 401 中的一層，可以使用包含氮的金屬氧化物膜，明確地說，包含氮的 In-Ga-Zn-O 膜、包含氮的 In-Sn-O 膜、包含氮的 In-Ga-O 膜、包含氮的 In-Zn-O 膜、包含氮的 Sn-O 膜、包含氮的 In-O 膜以及金屬氮化膜（InN、SnN 等）。當這些膜具有 5 電子伏特，較佳為具有 5.5 電子伏特以上的功函數且將它們用作閘極電極層時，可以使電晶體的電特性的臨界電壓成為正值，而可以實現所謂的常關閉型（normally off）的切換元件。

接著，將閘極電極層 401 用作掩模而蝕刻閘極絕緣膜 442，使氧化物半導體膜 403 的一部分露出，並形成閘極絕緣膜 402（參照圖 1B）。

接著，在氧化物半導體膜 403、源極電極層 405a、汲極電極層 405b、閘極絕緣膜 402、閘極電極層 401 上與氧化物半導體膜 403 的一部分接觸形成包含金屬元素的絕緣膜 407（參照圖 1C）。

作為包含金屬元素的絕緣膜 407，可以舉出金屬氧化物膜、金屬氮化物膜等。

作為包含金屬元素的絕緣膜 407 中的金屬元素，可以使用選自鋁（Al）、鈦（Ti）、鉬（Mo）、鎢（W）、鈪（Hf）、鉭（Ta）、鐳（La）、鋇（Ba）、鎂（Mg）、鋯（Zr）和鎳（Ni）中的一種以上。作為包含金屬元素的絕緣膜 407，可以使用包含選自上述金屬元素中的一種以

上的金屬氧化物絕緣膜（例如，氧化鋁膜、氧化鉛膜、氧化鎂膜、氧化銦膜、氧化鎳膜、氧化鋇膜）或金屬氮化物膜（例如，氮化鋁膜）。此外，也可以在包含金屬元素的絕緣膜中包含磷（P）、硼（B）等的摻雜劑。

包含金屬元素的絕緣膜 407 可以藉由電漿 CVD 法、濺射法或蒸鍍法等形式。包含金屬元素的絕緣膜 407 可以是單層或疊層，也可以是包含金屬元素的絕緣膜 407 和其他絕緣膜（典型的是氧化矽膜、氧氮化矽膜、氧氮化鋁膜或氧化鎵膜等的無機絕緣膜等）的疊層結構。

在本實施方式中，作為包含金屬元素的絕緣膜 407 藉由濺射法形成厚度為 10nm 的氧化鋁膜。

接著，將閘極絕緣膜 402 及閘極電極層 401 用作掩模，透過包含金屬元素的絕緣膜 407、源極電極層 405a 及汲極電極層 405b 對氧化物半導體膜 403 選擇性地引入摻雜劑 421，而形成低電阻區 404a、404b。

在本實施方式中示出由於使源極電極層 405a 及汲極電極層 405b 形成為薄膜，所以對源極電極層 405a 及汲極電極層 405b 下的氧化物半導體膜也引入摻雜劑 421，而形成低電阻區 404a、404b 的例子。

根據源極電極層 405a 及汲極電極層 405b 的厚度或摻雜劑 421 的引入條件如圖 7B 所示的電晶體 440c 那樣也有不對源極電極層 405a 及汲極電極層 405b 下的氧化物半導體膜 403 引入摻雜劑 421 的情況，或者也有即使引入了摻雜劑 421 也濃度較低所以源極電極層 405a 及汲極電極層

405b 下的氧化物半導體膜 403 成爲其電阻比源極電極層 405a 或汲極電極層 405b 下以外的低電阻區的電阻高的區域 406a、406b 的情況。

摻雜劑 421 是改變氧化物半導體膜 403 的導電率的雜質。作爲摻雜劑 421，可以使用選自第 15 族元素（典型的是磷（P）、砷（As）、銻（Sb））、硼（B）、鋁（Al）、氮（N）、氬（Ar）、氦（He）、氖（Ne）、銦（In）、氟（F）、氯（Cl）、鈦（Ti）和鋅（Zn）中的任一種以上的元素。

也可以將上述摻雜劑包含在包含金屬元素的絕緣膜 407 中。

將摻雜劑 421 利用注入法透過包含金屬元素的絕緣膜 407、源極電極層 405a 及汲極電極層 405b 引入到氧化物半導體膜 403 中。作爲摻雜劑 421 的引入方法，可以使用離子植入法、離子摻雜法、電漿浸沒式離子植入法等。此時，較佳爲使用摻雜劑 421 的單個離子或氫化物、氟化物、氯化物的離子。

適當地設定加速電壓、劑量等的引入條件或者使摻雜劑透過包含金屬元素的絕緣膜 407 的厚度，來控制摻雜劑 421 的引入製程即可。例如，當使用硼藉由離子植入法注入硼離子時，加速電壓爲 15kV，劑量爲 $1 \times 10^{15} \text{ ions/cm}^2$ 即可。較佳的是劑量爲 $1 \times 10^{13} \text{ ions/cm}^2$ 以上且 $5 \times 10^{16} \text{ ions/cm}^2$ 以下。

低電阻區中的摻雜劑 421 的濃度較佳爲 $5 \times 10^{18} \text{ atoms/}$

cm^3 以上且 $1 \times 10^{22} \text{ atoms/cm}^3$ 以下。

也可以在引入摻雜劑的同時加熱基板 400。

此外，對氧化物半導體膜 403 引入摻雜劑 421 的處理也可以進行多次，也可以使用多種摻雜劑。

此外，在摻雜劑 421 的引入處理之後，也可以進行加熱處理。作為加熱條件較佳為採用如下條件：溫度為 300°C 以上且 700°C 以下，較佳為 300°C 以上且 450°C 以下；在氧氛圍下；進行一個小時。另外，也可以在氮氛圍下、減壓下、大氣（超乾燥空氣）下進行加熱處理。

當作為氧化物半導體膜 403 使用結晶氧化物半導體膜時，藉由引入摻雜劑 421，有時在氧化物半導體膜的一部分中產生非晶化。此時，藉由在引入摻雜劑 421 之後進行加熱處理，可以恢復氧化物半導體膜 403 的結晶性。

因此，在氧化物半導體膜 403 中，夾著通道形成區 409 形成包含摻雜劑的低電阻區 404a、404b。

在本實施方式中，由於作為摻雜劑使用硼，所以低電阻區 404a、404b 包含硼。

藉由上述製程，可以製造本實施方式的電晶體 440a（參照圖 1D）。藉由具有在通道長度方向上夾著通道形成區 409 包含低電阻區 404a、404b 的氧化物半導體膜 403，該電晶體 440a 具有高導通特性（例如，導通電流及場效應遷移率），並能夠進行高速工作及高速回應。

可以將低電阻區 404a、404b 用作源極區或汲極區。藉由設置低電阻區 404a、404b，可以緩和施加到形成在低

電阻區 404a 與低電阻區 404b 之間的通道形成區 409 的電場。此外，藉由在低電阻區 404a、404b 處氧化物半導體膜 403 與源極電極層 405a 及汲極電極層 405b 電連接，可以降低氧化物半導體膜 403 與源極電極層 405a 及汲極電極層 405b 的接觸電阻。

也可以在作為金屬氧化物絕緣膜的包含金屬元素的絕緣膜 407 上層疊其他絕緣膜。

可以用於設置在氧化物半導體膜 403 上的包含金屬元素的絕緣膜 407 的氧化鋁膜具有高遮斷效果（阻擋效果），即不使氫、水分等雜質和氧的兩者透過膜的效果。

因此，氧化鋁膜用作保護膜，而防止在製造製程中及製造之後成為變動原因的氫、水分等雜質混入到氧化物半導體膜 403，並防止從氧化物半導體膜 403 釋放作為構成氧化物半導體的主要成分材料的氧。

另外，也可以形成平坦化絕緣膜以減少因電晶體產生的表面凹凸。作為平坦化絕緣膜，可以使用聚醯亞胺、丙烯酸樹脂、苯並環丁烯類樹脂等有機材料。除了上述有機材料之外，還可以使用低介電常數材料（low-k 材料）等。另外，也可以藉由層疊多個由這些材料形成的絕緣膜，形成平坦化絕緣膜。

在本實施方式中，在包含金屬元素的絕緣膜 407 上形成平坦化絕緣膜 415。此外，在包含金屬元素的絕緣膜 407 以及平坦化絕緣膜 415 中形成到達源極電極層 405a、汲極電極層 405b 的開口，在開口中形成與源極電極層

405a、汲極電極層 405b 電連接的佈線層 465a、佈線層 465b（參照圖 1E）。

此外，如圖 3A 至圖 3D 所示，如佈線層 465a、佈線層 465b 那樣也可以將源極電極層 405a、汲極電極層 405b 設置在包含金屬元素的絕緣膜 407、絕緣膜 416 上。

此外，在圖 3D 所示的半導體裝置的一個例子中，在電晶體 445a 上層疊作為金屬氧化物絕緣膜的包含金屬元素的絕緣膜 407 及絕緣膜 416。形成在包含金屬元素的絕緣膜 407 及絕緣膜 416 中的到達低電阻區 404a、404b 的開口中形成有源極電極層 405a、汲極電極層 405b。

絕緣膜 416 較佳的是藉由適當地使用不在絕緣膜 416 中混入水、氫等雜質的方法如濺射法等形成。此外，當作為絕緣膜 416 使用含過剩的氧的膜時，該膜可以用作對氧化物半導體膜 403 的氧的供應源，所以是較佳的。

在本實施方式中，藉由濺射法形成用作絕緣膜 416 的厚度為 100nm 的氧化矽膜。可以在稀有氣體（典型的是氬）氛圍下、氧氛圍下或稀有氣體和氧的混合氛圍下，藉由濺射法形成氧化矽膜。

與形成氧化物半導體膜時同樣，為了去除殘留在絕緣膜 416 的沉積室內的水分，較佳為使用吸附型的真空泵（低溫泵等）。可以降低在使用低溫泵排氣的沉積室中形成的絕緣膜 416 所包含的雜質的濃度。此外，作為用來去除殘留在絕緣膜 416 的沉積室內的水分的排氣單元，也可以採用配備有冷阱的渦輪分子泵。

作為當形成絕緣膜 416 時使用的濺射氣體，較佳為使用去除了氫、水、羥基或氫化物等雜質的高純度氣體。

在層疊絕緣膜 416 時，除了氧化矽膜以外，典型地可以使用氧化鋁膜、氧氮化矽膜、氧氮化鋁膜或氧化鎵膜等無機絕緣膜。例如，作為絕緣膜 416 可以使用氧化矽膜和氧化鋁膜的疊層。

此外，如圖 7A 所示，也可以在閘極電極層 401 的側面設置側壁結構的側壁絕緣層 412a、412b。在形成覆蓋閘極電極層 401 的絕緣膜之後，利用 RIE (Reactive ion etching：反應離子蝕刻) 法由各向異性蝕刻加工絕緣膜，而在閘極電極層 401 的側壁自對準地形成側壁結構的側壁絕緣層 412a、412b。在此，對絕緣膜沒有特別的限制，但是例如可以使用使 TEOS (Tetraethyl-Ortho-Silicate：四乙氧基矽烷) 或矽烷等與氧或一氧化二氮等起反應來形成的臺階覆蓋性好的氧化矽。絕緣膜可以藉由熱 CVD、電漿 CVD、常壓 CVD、偏壓 ECRCVD、濺射等的方法形成。此外，也可以使用藉由低溫氧化 (LTO：Low Temperature Oxidation) 法形成的氧化矽。

在圖 7A 中，可以將閘極電極層 401 及側壁絕緣層 412a、412b 用作掩模蝕刻閘極絕緣膜形成閘極絕緣膜 402。

此外，在圖 7A 中，當蝕刻絕緣膜時，去除閘極電極層 401 上的絕緣膜露出閘極電極層 401，但是也可以在閘極電極層 401 上殘留絕緣膜的形狀的方式形成側壁絕緣

層 412a、412b。另外，也可以在後面的製程中在閘極電極層 401 上形成保護膜。藉由像這樣保護閘極電極層 401，當蝕刻加工時可以防止閘極電極層減薄。作為蝕刻方法，可以為乾蝕刻法或濕蝕刻法，可以使用各種蝕刻方法。

當在進行引入摻雜劑的製程之前進行形成側壁絕緣層 412a、412b 的製程時，如圖 7A 所示，由於當進行引入摻雜劑的製程時將側壁絕緣層 412a、412b 也用作掩模，所以形成具有不對側壁絕緣層 412a、412b 下的氧化物半導體膜 403 引入摻雜劑的結構的電晶體 420。

高純度化了且其氧缺陷已被填補的氧化物半導體膜 403 充分被去除氫、水等雜質，而氧化物半導體膜 403 中的氫濃度為 $5 \times 10^{19} \text{ atoms/cm}^3$ 以下，較佳為 $5 \times 10^{18} \text{ atoms/cm}^3$ 以下。此外，氧化物半導體膜 403 中的氫濃度是藉由使用二次離子質譜測定技術（SIMS：Secondary Ion Mass Spectrometry）而測量的。

在這種氧化物半導體膜 403 中，載子極少（大致為 0）且載子濃度為低於 $1 \times 10^{14} / \text{cm}^3$ ，低於 $1 \times 10^{12} / \text{cm}^3$ 較佳，低於 $1 \times 10^{11} / \text{cm}^3$ 更佳。

在使用本實施方式製造的高純度化了且使用包含填補氧缺損的過剩的氧的氧化物半導體膜 403 的電晶體 440a 中，可以使截止狀態下的室溫下的每通道寬度 $1 \mu\text{m}$ 的電流值（截止電流值）降低到 $100 \text{ zA}/\mu\text{m}$ （ 1 zA （仄普托介安培）為 $1 \times 10^{-21} \text{ A}$ ）以下，較佳為降低到 $10 \text{ zA}/\mu\text{m}$ 以下，更佳為降低到 $1 \text{ zA}/\mu\text{m}$ 以下，進一步佳為降低到 $100 \text{ yA}/\mu\text{m}$ 以

下的水準。

如上所述，藉由使用電特性高的該電晶體，可以提供高性能及高可靠性的半導體裝置。

實施方式 2

在本實施方式中，參照圖 2A 至圖 2E 說明半導體裝置及半導體裝置的製造方法的其他方式。與上述實施方式相同的部分或者具有與上述實施方式相同的功能的部分以及製程可以與上述實施方式同樣進行，省略其反復說明。此外，省略相同部分的詳細說明。

在本實施方式中示出如下例子，即在有關所公開的發明的半導體裝置的製造方法中，透過閘極絕緣膜及包含金屬元素的絕緣膜進行對氧化物半導體膜的摻雜劑的引入製程。

圖 2A 至圖 2E 示出本實施方式的電晶體 440b 的製造方法的一個例子。

圖 2A 對應於圖 1A，在設置有絕緣膜 436 的具有絕緣表面的基板 400 上形成有氧化物半導體膜 403、源極電極層 405a、汲極電極層 405b、閘極絕緣膜 442。

在閘極絕緣膜 442 上形成閘極電極層 401（參照圖 2B）。

在閘極絕緣膜 442 及閘極電極層 401 上形成包含金屬元素的絕緣膜 407（參照圖 2C）。此外，閘極絕緣膜 442 也可以是包含金屬元素的絕緣膜。

在本實施方式中，作為包含金屬元素的絕緣膜 407 藉由濺射法形成厚度為 10nm 的氧化鋁膜。

接著，將閘極絕緣膜 442 及閘極電極層 401 用作掩模，透過源極電極層 405a 及汲極電極層 405b、閘極絕緣膜 442 及包含金屬元素的絕緣膜 407 對氧化物半導體膜 403 選擇性地引入摻雜劑 421，而形成低電阻區 404a、404b。

在本實施方式中示出如下例子，即由於使源極電極層 405a 及汲極電極層 405b 形成為薄膜，所以對源極電極層 405a 及汲極電極層 405b 下的氧化物半導體膜也引入摻雜劑 421，而形成低電阻區 404a、404b。

在本實施方式中，作為摻雜劑 421 使用硼，利用離子植入法進行硼離子的注入。

藉由上述製程，可以製造本實施方式的電晶體 440b（參照圖 2D）。藉由具有在通道長度方向上夾著通道形成區 409 包含低電阻區 404a、404b 的氧化物半導體膜 403，該電晶體 440b 具有高導通特性（例如，導通電流及場效應遷移率），並能夠進行高速工作及高速回應。

可以將低電阻區 404a、404b 用作源極區或汲極區。藉由設置低電阻區 404a、404b，可以緩和施加到形成在低電阻區 404a 與低電阻區 404b 之間的通道形成區 409 的電場。此外，藉由在低電阻區 404a、404b 處氧化物半導體膜 403 與源極電極層 405a 及汲極電極層 405b 電連接，可以降低氧化物半導體膜 403 與源極電極層 405a 及汲極電極層 405b 的接觸電阻。

在本實施方式中，在包含金屬元素的絕緣膜 407 上形成平坦化絕緣膜 415。此外，在包含金屬元素的絕緣膜 407 及平坦化絕緣膜 415 中形成到達源極電極層 405a、汲極電極層 405b 的開口，在開口中形成與源極電極層 405a、汲極電極層 405b 電連接的佈線層 465a、佈線層 465b（參照圖 2E）。

此外，如圖 8A 至圖 8D 所示，如佈線層 465a、佈線層 465b 那樣也可以將源極電極層 405a、汲極電極層 405b 設置在包含金屬元素的絕緣膜 407、絕緣膜 416 上。

此外，在圖 8D 所示的半導體裝置的一個例子中，在電晶體 445b 上層疊包含金屬元素的絕緣膜 407 及絕緣膜 416。形成在包含金屬元素的絕緣膜 407 及絕緣膜 416 中的到達低電阻區 404a、404b 的開口中形成有源極電極層 405a、汲極電極層 405b。

如上所述，藉由使用電特性高的該電晶體，可以提供高性能及高可靠性的半導體裝置。

本實施方式可以與其他實施方式適當地組合而實施。

實施方式 3

在本實施方式中，參照圖 4A 至圖 4E 說明半導體裝置及半導體裝置的製造方法的其他方式。與上述實施方式相同的部分或者具有與上述實施方式相同的功能的部分以及製程可以與上述實施方式同樣進行，省略其反復說明。此外，省略相同部分的詳細說明。

在本實施方式中示出如下例子，即與上述實施方式 1 及實施方式 2 的源極電極層及汲極電極層和氧化物半導體膜的連接結構不同的電晶體的製造方法。

圖 4A 至圖 4E 示出本實施方式中的電晶體 450a 的製造方法的一個例子。

首先，在基板 400 上形成絕緣膜 436。

接著，在絕緣膜 436 上形成成為源極電極層及汲極電極層（包括使用與它們相同的層形成的佈線）的導電膜。

藉由光微影製程在導電膜上形成光阻掩罩，並且選擇性地進行蝕刻來形成源極電極層 405a 及汲極電極層 405b，然後去除光阻掩罩。

然後，在絕緣膜 436、源極電極層 405a 及汲極電極層 405b 上形成氧化物半導體膜 403。覆蓋氧化物半導體膜 403 形成閘極絕緣膜 442（參照圖 4A）。

在閘極絕緣膜 442 上形成閘極電極層 401。

接著，將閘極電極層 401 用作掩模而蝕刻閘極絕緣膜 442，使氧化物半導體膜 403 的一部分露出，從而形成閘極絕緣膜 402（參照圖 4B）。

接著，在源極電極層 405a、汲極電極層 405b、氧化物半導體膜 403、閘極絕緣膜 402、閘極電極層 401 上以與氧化物半導體膜 403 的一部分接觸的方式形成包含金屬元素的絕緣膜 407（參照圖 4C）。

在本實施方式中，作為包含金屬元素的絕緣膜 407 藉由濺射法形成厚度為 10nm 的氧化鋁膜。

接著，將閘極絕緣膜 402 及閘極電極層 401 用作掩模，透過包含金屬元素的絕緣膜 407 對氧化物半導體膜 403 選擇性地引入摻雜劑 421，而形成低電阻區 404a、404b。

在本實施方式中作為摻雜劑 421 使用磷，藉由離子植入法對氧化物半導體膜 403 進行磷離子的注入。

低電阻區中的摻雜劑 421 的濃度較佳為 $5 \times 10^{18} \text{ atoms/cm}^3$ 以上且 $1 \times 10^{22} \text{ atoms/cm}^3$ 以下。

此外，在摻雜劑 421 的引入處理之後，也可以進行加熱處理。作為加熱條件較佳為採用如下條件：溫度為 300°C 以上且 700°C 以下，較佳為 300°C 以上且 450°C 以下；在氧氛圍下；進行一個小時。另外，也可以在氮氛圍下、減壓下、大氣（超乾燥空氣）下進行加熱處理。

在本實施方式中，由於作為摻雜劑使用磷，所以低電阻區 404a、404b 包含磷。

藉由上述製程，可以製造本實施方式的電晶體 450a（參照圖 4D）。藉由具有在通道長度方向上夾著通道形成區 409 包含低電阻區 404a、404b 的氧化物半導體膜 403，該電晶體 450a 具有高導通特性（例如，導通電流及場效應遷移率），並能夠進行高速工作及高速回應。

可以將低電阻區 404a、404b 用作源極區或汲極區。藉由設置低電阻區 404a、404b，可以緩和施加到形成在低電阻區 404a 與低電阻區 404b 之間的通道形成區 409 的電場。此外，藉由在低電阻區 404a、404b 處氧化物半導體膜 403 與源極電極層 405a 及汲極電極層 405b 電連接，可

以降低氧化物半導體膜 403 與源極電極層 405a 及汲極電極層 405b 的接觸電阻。

在本實施方式中，在包含金屬元素的絕緣膜 407 上形成平坦化絕緣膜 415。此外，在包含金屬元素的絕緣膜 407 及平坦化絕緣膜 415 中形成到達源極電極層 405a、汲極電極層 405b 的開口，在開口中形成與源極電極層 405a、汲極電極層 405b 電連接的佈線層 465a、佈線層 465b（參照圖 4E）。

如上所述，藉由使用電特性高的該電晶體，可以提供高性能及高可靠性的半導體裝置。

本實施方式可以與其他實施方式適當地組合而實施。

實施方式 4

在本實施方式中，參照圖 5A 至圖 5E 說明半導體裝置及半導體裝置的製造方法的其他方式。與上述實施方式相同的部分或者具有與上述實施方式相同的功能的的部分以及製程可以與上述實施方式同樣進行，省略其反復說明。此外，省略相同部分的詳細說明。

在本實施方式中示出如下例子，即在有關所公開的發明的半導體裝置的製造方法中，透過閘極絕緣膜及包含金屬元素的絕緣膜進行對氧化物半導體膜的摻雜劑的引入製程。

在圖 5A 至圖 5E 中示出本實施方式的電晶體 450b 的製造方法的一個例子。

圖 5A 對應於圖 4A，首先，在基板 400 上形成絕緣膜 436。

接著，在絕緣膜 436 上形成成為源極電極層及汲極電極層（包括使用與它們相同的層形成的佈線）的導電膜。

藉由光微影製程在導電膜上形成光阻掩罩，並且選擇性地進行蝕刻來形成源極電極層 405a 及汲極電極層 405b，然後去除光阻掩罩。

接著，在絕緣膜 436、源極電極層 405a 及汲極電極層 405b 上形成氧化物半導體膜 403。覆蓋氧化物半導體膜 403 形成閘極絕緣膜 442（參照圖 5A）。

在閘極絕緣膜 442 上形成閘極電極層 401（參照圖 5B）。

接著，在源極電極層 405a、汲極電極層 405b、氧化物半導體膜 403、閘極絕緣膜 442、閘極電極層 401 上形成包含金屬元素的絕緣膜 407（參照圖 5C）。

在本實施方式中，作為包含金屬元素的絕緣膜 407 藉由濺射法形成厚度為 10nm 的氧化鋁膜。也可以作為閘極絕緣膜 442 形成包含金屬元素的絕緣膜。

接著，將閘極電極層 401 用作掩模，對氧化物半導體膜 403 透過閘極絕緣膜 442 及包含金屬元素的絕緣膜 407 選擇性地引入摻雜劑 421，而形成低電阻區 404a、404b。

在本實施方式中作為摻雜劑 421 使用磷，藉由離子植入法對氧化物半導體膜 403 進行磷離子的注入。

低電阻區中的摻雜劑 421 的濃度較佳為 $5 \times 10^{18} \text{ atoms/}$

cm^3 以上且 $1 \times 10^{22} \text{ atoms/cm}^3$ 以下。

此外，在摻雜劑 421 的引入處理之後，也可以進行加熱處理。作為加熱條件較佳為採用如下條件：溫度為 300°C 以上且 700°C 以下，較佳為 300°C 以上且 450°C 以下；在氧氛圍下；進行一個小時。另外，也可以在氮氛圍下、減壓下、大氣（超乾燥空氣）下進行加熱處理。

在本實施方式中，由於作為摻雜劑使用磷，所以低電阻區 404a、404b 包含磷。

藉由上述製程，可以製造本實施方式的電晶體 450b（參照圖 5D）。藉由具有在通道長度方向上夾著通道形成區 409 包含低電阻區 404a、404b 的氧化物半導體膜 403，該電晶體 450b 具有高導通特性（例如，導通電流及場效應遷移率），並能夠進行高速工作及高速回應。

可以將低電阻區 404a、404b 用作源極區或汲極區。藉由設置低電阻區 404a、404b，可以緩和施加到形成在低電阻區 404a 與低電阻區 404b 之間的通道形成區 409 的電場。此外，藉由在低電阻區 404a、404b 處氧化物半導體膜 403 與源極電極層 405a 及汲極電極層 405b 電連接，可以降低氧化物半導體膜 403 與源極電極層 405a 及汲極電極層 405b 的接觸電阻。

在本實施方式中，在包含金屬元素的絕緣膜 407 上形成平坦化絕緣膜 415。此外，在包含金屬元素的絕緣膜 407 及平坦化絕緣膜 415 中形成到達源極電極層 405a、汲極電極層 405b 的開口，在開口中形成與源極電極層 405a

、汲極電極層 405b 電連接的佈線層 465a、佈線層 465b（參照圖 5E）。

如上所述，藉由使用電特性高的該電晶體，可以提供高性能及高可靠性的半導體裝置。

本實施方式可以與其他實施方式適當地組合而實施。

實施方式 5

在本實施方式中，參照圖 6A 至圖 6C 說明半導體裝置及半導體裝置的製造方法的其他方式。與上述實施方式相同的部分或者具有與上述實施方式相同的功能的部分以及製程可以與上述實施方式同樣進行，省略其反復說明。此外，省略相同部分的詳細說明。

在本實施方式中示出如下例子，即在有關所公開的發明的半導體裝置的製造方法中，透過具有包含金屬元素的絕緣膜的閘極絕緣膜進行對氧化物半導體膜的摻雜劑的引入製程。

圖 6A 對應於圖 2D，在設置有絕緣膜 436 的具有絕緣表面的基板 400 上形成有氧化物半導體膜 403、源極電極層 405a、汲極電極層 405b、閘極絕緣膜 442 及閘極電極層 401。

在本實施方式中使用包含金屬元素的絕緣膜形成閘極絕緣膜 442。

在本實施方式中，作為閘極絕緣膜 442 藉由濺射法形成厚度為 10nm 的氧化鋁膜。

接著，將閘極電極層 401 用作掩模，對氧化物半導體膜 403 透過源極電極層 405a、汲極電極層 405b、具有包含金屬元素的絕緣膜的閘極絕緣膜 442 選擇性地引入摻雜劑 421，而形成低電阻區 404a、404b。

圖 6B 對應於圖 5D，在設置有絕緣膜 436 的具有絕緣表面的基板 400 上形成有源極電極層 405a、汲極電極層 405b、氧化物半導體膜 403、閘極絕緣膜 442 及閘極電極層 401。

在本實施方式中使用包含金屬元素的絕緣膜形成閘極絕緣膜 442。

在本實施方式中，作為閘極絕緣膜 442 藉由濺射法形成厚度為 10nm 的氧化鋁膜。

接著，將閘極電極層 401 用作掩模，對氧化物半導體膜 403 透過具有包含金屬元素的絕緣膜的閘極絕緣膜 442 選擇性地引入摻雜劑 421，而形成低電阻區 404a、404b。

圖 6C 對應於圖 8C，在設置有絕緣膜 436 的具有絕緣表面的基板 400 上形成有氧化物半導體膜 403、閘極絕緣膜 442 及閘極電極層 401。

在本實施方式中使用包含金屬元素的絕緣膜形成閘極絕緣膜 442。

在本實施方式中，作為閘極絕緣膜 442 藉由濺射法形成厚度為 10nm 的氧化鋁膜。

接著，將閘極電極層 401 用作掩模，對氧化物半導體膜 403 透過具有包含金屬元素的絕緣膜的閘極絕緣膜 442

選擇性地引入摻雜劑 421，而形成低電阻區 404a、404b。

藉由上述製程，可以製造本實施方式的電晶體。藉由具有在通道長度方向上夾著通道形成區 409 包含低電阻區 404a、404b 的氧化物半導體膜 403，該電晶體具有高導通特性（例如，導通電流及場效應遷移率），並能夠進行高速工作及高速回應。

可以將低電阻區 404a、404b 用作源極區或汲極區。藉由設置低電阻區 404a、404b，可以緩和施加到形成在低電阻區 404a 與低電阻區 404b 之間的通道形成區 409 的電場。此外，藉由在低電阻區 404a、404b 處氧化物半導體膜 403 與源極電極層 405a 及汲極電極層 405b 電連接，可以降低氧化物半導體膜 403 與源極電極層 405a 及汲極電極層 405b 的接觸電阻。

如上所述，藉由使用電特性高的該電晶體，可以提供高性能及高可靠性的半導體裝置。

本實施方式可以與其他實施方式適當地組合而實施。

實施方式 6

在本實施方式中，說明半導體裝置的製造方法的其他方式。與上述實施方式相同的部分或者具有與上述實施方式相同的功能的的部分以及製程可以與上述實施方式同樣進行，省略其反復說明。此外，省略相同部分的詳細說明。

另外，本實施方式可以應用於實施方式 1 至 5 中的任一個方式所示的電晶體 440a、440b、440c、445a、445b、

420、450a、450b。

在本實施方式中示出如下例子，即在有關所公開的發明的半導體裝置的製造方法中，對進行了脫水化或脫氫化處理的氧化物半導體膜 403 引入氧（至少包含氧自由基、氧原子和氧離子中的任一個）而在膜中供應氧。

此外，由於脫水化或脫氫化處理，有可能構成氧化物半導體的主要成分材料的氧也同時脫離而減少。在氧化物半導體膜 403 中，在氧脫離的部分存在有氧缺損，而起因於該氧缺損會產生導致電晶體的電特性變動的施體能階。

因此，較佳的是向進行了脫水化或脫氫化處理的氧化物半導體膜 403 供應氧。藉由向氧化物半導體膜 403 供應氧，可以填補膜中的氧缺損。藉由將該氧化物半導體膜用於電晶體，可以降低因氧缺損而產生的電晶體的臨界電壓 V_{th} 的偏差、臨界電壓的漂移 ΔV_{th} 。此外，藉由使電晶體的臨界電壓向正方向漂移來可以實現電晶體的常關閉化。

此外，在本實施方式中說明對氧化物半導體膜 403 引入氧的情況作為例子，但是也可以對與氧化物半導體膜 403 接觸的閘極絕緣膜 402、閘極絕緣膜 442、絕緣膜 436、包含金屬元素的絕緣膜 407、絕緣膜 416 等進行氧的引入。藉由對與氧化物半導體膜 403 接觸的閘極絕緣膜 402、閘極絕緣膜 442、絕緣膜 436、包含金屬元素的絕緣膜 407、絕緣膜 416 引入氧，使這些膜包含過剩氧，可以向氧化物半導體膜 403 供應氧。

作為氧的引入方法，可以使用離子植入法、離子摻雜

法、電漿浸沒式離子植入法、電漿處理等。

當對氧化物半導體膜 403 引入氧時，既可以對氧化物半導體膜 403 直接引入氧，也可以透過閘極絕緣膜或絕緣膜等其他膜對氧化物半導體膜引入氧。當透過其他膜引入氧時，使用離子植入法、離子摻雜法、電漿浸沒式離子植入法等即可，但是當對被露出的氧化物半導體膜直接引入氧時，可以使用電漿處理等。

在電晶體 440a、440b、440c、445a、445b、420、450a、450b 中，可以在形成源極電極層 405a、汲極電極層 405b 之後、在形成閘極絕緣膜 442 或閘極絕緣膜 402 之後、在形成閘極電極層 401 之後、在形成包含金屬元素的絕緣膜 407 之後、在形成絕緣膜 416 之後或在形成平坦化絕緣膜 415 之後對被露出的氧化物半導體膜 403 進行對氧化物半導體膜 403 的氧的引入。

像這樣，在進行脫水化或脫氫化處理之後進行對氧化物半導體膜的氧的引入即可，沒有特別的限制。此外，也可以多次進行對進行了上述脫水化或脫氫化處理的氧化物半導體膜的氧的引入。

例如，較佳的是將藉由氧的引入製程引入的氧化物半導體膜 403 中的氧的濃度設定為 $1 \times 10^{18} \text{ atoms/cm}^3$ 以上且 $5 \times 10^{21} \text{ atoms/cm}^3$ 以下。

此外，在氧化物半導體中，氧是主要成分材料之一。因此，難以藉由 SIMS (Secondary Ion Mass Spectrometry：二次離子質譜測定技術) 等方法準確估計氧化物半導

體膜中的氧濃度。也就是說，難以判斷是否有意地對氧化物半導體膜添加氧。

另外，氧有 ^{17}O 和 ^{18}O 等同位素，並且，一般認為在自然界的 ^{17}O 和 ^{18}O 的存在比率分別是氧原子整體的 0.037% 和 0.204% 左右。也就是說，氧化物半導體膜中的上述同位素的濃度為藉由 SIMS 等的方法可估計的程度，因此藉由測量這些濃度，有時可以更準確地估計氧化物半導體膜中的氧濃度。由此，可以藉由測量這些濃度判斷是否有意地對氧化物半導體膜添加氧。

此外，如本實施方式那樣，當對氧化物半導體膜直接引入氧時，不一定需要將與氧化物半導體膜接觸的絕緣膜為包含多量的氧的膜。當然，也可以將與氧化物半導體膜接觸的絕緣膜為包含多量的氧的膜，再者，對氧化物半導體膜直接引入氧，實施多種氧供應方法。

為了不再次從氧化物半導體膜脫離引入了的氧以及為了不再次將氫、水等的包含氫的雜質混入到氧化物半導體膜，較佳為設置對氧以及氫、水等的包含氫的雜質具有高遮斷效果（阻擋效果）的膜作為覆蓋氧化物半導體膜的絕緣膜。例如，較佳為使用對氫、水分等雜質及氧的兩者具有高遮斷效果（阻擋效果）的氧化鋁膜等。

此外，在對氧化物半導體膜引入氧之後，較佳為進行加熱製程。

藉由對進行了脫水化或脫氫化處理的氧化物半導體膜引入氧而在膜中供應氧，可以使氧化物半導體膜高純度化

且在電性上 I 型（本質）化。

具有高純度化且在電性上 I 型（本質）化的氧化物半導體膜的電晶體的電特性變動被抑制，所以該電晶體在電性上穩定。

如上所述，可以提供使用具有穩定的電特性的氧化物半導體的半導體裝置。因此，可以提供高可靠性的半導體裝置。

本實施方式可以與其他實施方式適當地組合而實施。

實施方式 7

藉由使用實施方式 1 至 6 中任一個所例示的電晶體可以製造具有顯示功能的半導體裝置（也稱為顯示裝置）。此外，藉由將包括電晶體的驅動電路的一部分或全部與像素部一體地形成在相同的基板上，可以形成系統整合型面板（system-on-panel）。

在圖 9A 中，以圍繞設置在第一基板 4001 上的像素部 4002 的方式設置密封材料 4005，使用第二基板 4006 進行密封。在圖 9A 中，在第一基板 4001 上的與由密封材料 4005 圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的掃描線驅動電路 4004、信號線驅動電路 4003。此外，供應到另行形成的信號線驅動電路 4003、掃描線驅動電路 4004 或者像素部 4002 的各種信號及電位從 FPC（Flexible printed circuit：撓性印刷電路）4018a、4018b 供應。

在圖 9B 和圖 9C 中，以圍繞設置在第一基板 4001 上的像素部 4002 和掃描線驅動電路 4004 的方式設置有密封材料 4005。此外，在像素部 4002 和掃描線驅動電路 4004 上設置有第二基板 4006。因此，像素部 4002、掃描線驅動電路 4004 與顯示元件一起由第一基板 4001、密封材料 4005 以及第二基板 4006 密封。在圖 9B 和圖 9C 中，在第一基板 4001 上的與由密封材料 4005 圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的信號線驅動電路 4003。在圖 9B 和圖 9C 中，供應到另行形成的信號線驅動電路 4003、掃描線驅動電路 4004 或者像素部 4002 的各種信號及電位從 FPC4018 供應。

此外，圖 9B 和圖 9C 示出另行形成信號線驅動電路 4003 並且將該信號線驅動電路 4003 安裝到第一基板 4001 的實例，但是不侷限於該結構。既可以另行形成掃描線驅動電路並進行安裝，又可以僅另行形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並進行安裝。

另外，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用 COG (Chip On Glass, 玻璃上晶片) 方法、引線接合方法或者 TAB (Tape Automated Bonding, 卷帶式自動接合) 方法等。圖 9A 是藉由 COG 方法安裝信號線驅動電路 4003、掃描線驅動電路 4004 的例子，圖 9B 是藉由 COG 方法安裝信號線驅動電路 4003 的例子，而圖 9C 是藉由 TAB 方法安裝信號線驅動電路 4003 的例子。

此外，顯示裝置包括顯示元件為密封狀態的面板和在該面板中安裝有包括控制器的 IC 等狀態的模組。

注意，本說明書中的顯示裝置是指影像顯示裝置、顯示裝置或光源（包括照明設備）。另外，顯示裝置還包括：安裝有諸如 FPC、TAB 膠帶或 TCP 的連接器的模組；在 TAB 膠帶或 TCP 的端部設置有印刷線路板的模組；或者藉由 COG 方式將 IC（積體電路）直接安裝到顯示元件的模組。

此外，設置在第一基板上的像素部及掃描線驅動電路具有多個電晶體，可以應用實施方式 1 至 6 中任一個所例示的電晶體。

作為設置在顯示裝置中的顯示元件，可以使用液晶元件（也稱為液晶顯示元件）、發光元件（也稱為發光顯示元件）。發光元件將由電流或電壓控制亮度的元件包括在其範疇內，明確而言，包括無機 EL（Electro Luminescence，電致發光）、有機 EL 等。此外，也可以應用電子墨水等由於電作用而改變對比度的顯示媒介。

參照圖 9A 至圖 9C 及圖 10A 和圖 10B 對半導體裝置的一個方式進行說明。圖 10A 和圖 10B 相當於沿著圖 9A 的線 M-N 的剖面圖。

如圖 9A 至圖 9C 及圖 10A 和圖 10B 所示，半導體裝置包括連接端子電極 4015 及端子電極 4016，連接端子電極 4015 及端子電極 4016 藉由各向異性導電膜 4019 電連接到 FPC4018 所具有的端子。

連接端子電極 4015 由與第一電極層 4030 相同的導電膜形成，並且，端子電極 4016 由與電晶體 4010、電晶體 4011 的源極電極層及汲極電極層相同的導電膜形成。

此外，設置在第一基板 4001 上的像素部 4002、掃描線驅動電路 4004 具有多個電晶體，在圖 9A 至圖 9C 及圖 10A 和圖 10B 中例示像素部 4002 所包括的電晶體 4010、掃描線驅動電路 4004 所包括的電晶體 4011。在圖 10A 中，在電晶體 4010、電晶體 4011 上設置有絕緣膜 4020，在圖 10B 中還設置有絕緣膜 4021。另外，絕緣膜 4023 是用作基底膜的絕緣膜。

作為電晶體 4010、電晶體 4011，可以使用實施方式 1 至 6 中任一個所示的電晶體。在本實施方式中示出使用具有與實施方式 1 所示的電晶體 440a 相同的結構的電晶體的例子。

電晶體 4010 及電晶體 4011 是具有在通道長度方向上夾著通道形成區包含低電阻區的氧化物半導體膜的電晶體。因此，電晶體 4010 及電晶體 4011 具有高導通特性（例如，導通電流及場效應遷移率），並能夠進行高速工作、高速回應。此外，也可以實現微型化。

因此，作為圖 9A 至圖 9C 及圖 10A 和圖 10B 所示的本實施方式的半導體裝置，可以提供高性能及高可靠性的半導體裝置。

設置在像素部 4002 中的電晶體 4010 電連接到顯示元件，而構成顯示面板。顯示元件只要能夠進行顯示就沒有

特別的限制，而可以使用各種各樣的顯示元件。

圖 10A 示出作為顯示元件使用液晶元件的液晶顯示裝置的例子。在圖 10A 中，作為顯示元件的液晶元件 4013 包括第一電極層 4030、第二電極層 4031 以及液晶層 4008。另外，以夾持液晶層 4008 的方式設置有用作配向膜的絕緣膜 4032、絕緣膜 4033。第二電極層 4031 設置在第二基板 4006 一側，第一電極層 4030 和第二電極層 4031 夾著液晶層 4008 而層疊。

此外，元件符號 4035 是藉由對絕緣膜選擇性地進行蝕刻而獲得的柱狀間隔物，並且它是為控制液晶層 4008 的膜厚（液晶盒間隙（cell gap））而設置的。另外，也可以使用球狀間隔物。

當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。上述液晶材料（液晶組成物）根據條件而呈現膽固醇相、近晶相、立方相、手征向列相、均質相等。

另外，也可以作為液晶層 4008 使用不使用配向膜的呈現藍相的液晶組成物。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。藍相可以使用混合液晶及手性試劑的液晶組成物呈現。此外，為了擴大呈現藍相的溫度範圍，對呈現藍相的液晶組成物添加聚合性單體及聚合引發劑等，進行高分子穩定化的處理來可以形成液晶層。由於呈現藍相

的液晶組成物的回應時間短，並且其具有光學各向同性，所以不需要配向處理，且視角依賴性小。另外，由於不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，並可以降低製造製程中的液晶顯示裝置的故障、破損。從而，可以提高液晶顯示裝置的生產率。在使用氧化物半導體膜的電晶體中，電晶體的電特性因靜電的影響而有可能顯著地變動而越出設計範圍。因此，將呈現藍相的液晶組成物用於具有使用氧化物半導體膜的電晶體的液晶顯示裝置是更有效的。

此外，液晶材料的固有電阻為 $1 \times 10^9 \Omega \cdot \text{cm}$ 以上，較佳為 $1 \times 10^{11} \Omega \cdot \text{cm}$ 以上，更佳為 $1 \times 10^{12} \Omega \cdot \text{cm}$ 以上。另外，本說明書中的固有電阻的值為在 20°C 測量的值。

考慮到配置在像素部中的電晶體的汲極電流等而設定設置在液晶顯示裝置中的儲存電容器的大小使得能夠在所定的期間中保持電荷。可以考慮到電晶體的截止電流等設定儲存電容器的大小。藉由使用具有本說明書所公開的氧化物半導體膜的電晶體，設置具有各像素中的液晶電容的 $1/3$ 以下，較佳為 $1/5$ 以下的電容大小的儲存電容器，就足夠了。

使用本說明書所公開的氧化物半導體膜的電晶體可以降低截止狀態下的電流值（截止電流值）。因此，可以延長影像信號等電信號的保持時間，在電源的導通狀態下也可以延長寫入間隔。因此，可以降低更新工作的頻率，所以可以達到抑制耗電量的效果。

此外，使用本說明書所公開的氧化物半導體膜的電晶體可以得到高場效應遷移率，所以能夠進行高速驅動。例如，藉由將這種能夠進行高速驅動的電晶體用於液晶顯示裝置，可以在同一基板上形成像素部的開關電晶體及用於驅動電路部的驅動電晶體。也就是說，因為作為驅動電路不需要另行使用由矽晶片等形成的半導體裝置，所以可以縮減半導體裝置的部件數。另外，在像素部中也藉由使用能夠進行高速驅動的電晶體，可以提供高品質的影像。因此，也可以實現作為半導體裝置的高可靠性化。

液晶顯示裝置可以採用 TN (Twisted Nematic , 扭曲向列) 模式、IPS (In-Plane-Switching , 平面內轉換) 模式、FFS (Fringe Field Switching , 邊緣電場轉換) 模式、ASM (Axially Symmetric aligned Micro-cell , 軸對稱排列微單元) 模式、OCB (Optical Compensated Birefringence , 光學補償彎曲) 模式、FLC (Ferroelectric Liquid Crystal , 鐵電性液晶) 模式、AFLC (Anti Ferroelectric Liquid Crystal , 反鐵電性液晶) 模式等。

此外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向 (VA) 模式的透過型液晶顯示裝置。作為垂直配向模式，列舉幾個例子，例如可以使用 MVA (Multi-Domain Vertical Alignment : 多象限垂直配向) 模式、PVA (Patterned Vertical Alignment : 垂直配向構型) 模式、ASV (Advanced Super View) 模式等。另外，也可以用於 VA 型液晶顯示裝置。VA 型液晶顯示裝置是控制液

晶顯示面板的液晶分子的排列的一種方式。VA 型液晶顯示裝置是在不被施加電壓時液晶分子朝向垂直於面板的方向的方式。此外，也可以使用將像素（pixel）分成幾個區域（子像素）且使分子分別倒向不同方向的被稱為多疇化或多域設計的方法。

此外，在顯示裝置中，適當地設置黑矩陣（遮光層）、偏振構件、相位差構件、抗反射構件等的光學構件（光學基板）等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光、側光燈等。

此外，作為像素部中的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，作為當進行彩色顯示時在像素中控制的顏色因素，不侷限於 RGB（R 表示紅色，G 表示綠色，B 表示藍色）這三種顏色。例如，也可以採用 RGBW（W 表示白色）或對 RGB 追加黃色（yellow）、青色（cyan）、洋紅色（magenta）等中的一種顏色以上的顏色。另外，也可以按每個顏色因素的點使其顯示區的大小不同。但是，所公開的發明不侷限於彩色顯示的顯示裝置，而也可以應用於單色顯示的顯示裝置。

此外，作為顯示裝置所包括的顯示元件，可以應用利用電致發光的發光元件。利用電致發光的發光元件根據發光材料是有機化合物還是無機化合物被區分，一般地，前者被稱為有機 EL 元件，而後者被稱為無機 EL 元件。

在有機 EL 元件中，藉由對發光元件施加電壓，電子

及電洞分別從一對電極注入到包括具有發光性的有機化合物的層，以使電流流過。並且，藉由這些載子（電子及電洞）重新結合，具有發光性的有機化合物形成激發態，當從該激發態回到基態時發光。由於這種機制，這種發光元件被稱為電流激發型發光元件。

無機 EL 元件根據其元件結構而分類為分散型無機 EL 元件和薄膜型無機 EL 元件。分散型無機 EL 元件具有發光層，其中發光材料的粒子分散在黏合劑中，並且其發光機制是利用施體能階和受體能階的施體-受體重新結合型發光。薄膜型無機 EL 元件具有一種結構，其中，發光層夾在介電層之間，並且該夾著發光層的介電層由電極夾住，其發光機制是利用金屬離子的內殼層電子躍遷的定域型發光（localized type light emission）。另外，這裏作為發光元件使用有機 EL 元件進行說明。

為了取出發光，使發光元件的一對電極中的至少一個具有透光性即可。並且，在基板上形成電晶體及發光元件，作為發光元件，有：從與基板相反一側的表面取出發光的頂部發射；從基板一側的表面取出發光的底部發射；以及從基板一側及與基板相反一側的表面取出發光的雙面發射結構的發光元件，可以應用上述任一種發射結構的發光元件。

圖 10B 示出作為顯示元件使用發光元件的發光裝置的例子。作為顯示元件的發光元件 4513 電連接到設置在像素部 4002 中的電晶體 4010。另外，發光元件 4513 的結構

是第一電極層 4030、電致發光層 4511、第二電極層 4031 的疊層結構，但是，不侷限於所示結構。根據從發光元件 4513 取出的光的方向等，可以適當地改變發光元件 4513 的結構。

分隔壁 4510 使用有機絕緣材料或無機絕緣材料形成。尤其是，較佳為使用感光樹脂材料，在第一電極層 4030 上形成開口部，並且將該開口部的側壁形成為具有連續曲率的傾斜面。

電致發光層 4511 可以使用一個層構成，也可以使用多個層的疊層構成。

為了防止氧、氫、水分、二氧化碳等侵入到發光元件 4513 中，也可以在第二電極層 4031 及分隔壁 4510 上形成保護膜。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC 膜等。此外，在由第一基板 4001、第二基板 4006 以及密封材料 4005 密封的空間中設置有填充材料 4514 並被密封。如此，為了不暴露於外部氣體，較佳為使用氣密性高且脫氣少的保護薄膜（黏合薄膜、紫外線固化樹脂薄膜等）、覆蓋材料進行封裝（封入）。

作為填充材料 4514，除了氮或氫等惰性氣體以外，也可以使用紫外線固化樹脂、熱固性樹脂，可以使用 PVC（聚氯乙烯）、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB（聚乙烯醇縮丁醛）或 EVA（乙烯-醋酸乙烯酯）。例如，作為填充材料使用氮，即可。

另外，如果需要，則也可以在發光元件的射出表面上

適當地設置諸如偏光板、或者圓偏光板（包括橢圓偏光板）、相位差板（ $\lambda/4$ 板， $\lambda/2$ 板）、濾色片等的光學薄膜。此外，也可以在偏光板或者圓偏光板上設置防反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來擴散反射光而可以降低眩光的處理。

此外，作為顯示裝置，也可以提供驅動電子墨水的電子紙。電子紙也稱為電泳顯示裝置（電泳顯示器），並具有如下優勢：與紙同樣的易讀性；其耗電量比其他顯示裝置的耗電量低；形狀薄且輕。

作為電泳顯示裝置，可以想到各種各樣的形式，但是它是包括具有正電荷的第一粒子和具有負電荷的第二粒子的多個微膠囊分散在溶劑或溶質中，並且，藉由對微膠囊施加電場，使微膠囊中的粒子彼此移動到相對方向，以只顯示集合在一側的粒子的顏色的裝置。另外，第一粒子或第二粒子包括染料，當沒有電場時不移動。此外，第一粒子的顏色和第二粒子的顏色不同（包括無色）。

這樣，電泳顯示裝置是利用介電常數高的物質移動到高電場區域，即所謂的介電泳效應（dielectrophoretic effect）的顯示器。

分散有上述微囊的溶劑被稱為電子墨水，並且該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用濾色片、具有色素的粒子來進行彩色顯示。

此外，作為微囊中的第一粒子及第二粒子，使用選自

導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種材料或這些材料的複合材料即可。

此外，作為電子紙，也可以應用使用旋轉球（twisting ball）顯示方式的顯示裝置。旋轉球顯示方式是如下方法，即將分別塗為白色和黑色的球形粒子配置在作為用於顯示元件的電極層的第一電極層與第二電極層之間，使第一電極層與第二電極層之間產生電位差來控制球形粒子的方向，以進行顯示。

另外，在圖 9A 至圖 9C 及圖 10A 和圖 10B 中，作為第一基板 4001、第二基板 4006，除了玻璃基板以外，也可以使用撓性的基板。例如，可以使用具有透光性的塑膠基板等。作為塑膠，可以使用 FRP（Fiberglass-Reinforced Plastics；玻璃纖維強化塑膠）板、PVF（聚氟乙烯）薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外，若不需要透光性，則也可以使用鋁或不鏽鋼等的金屬基板（金屬薄膜）。例如，也可以使用具有由 PVF 薄膜或聚酯薄膜夾住鋁箔的結構的薄片。

在本實施方式中，作為絕緣膜 4020 使用氧化鋁膜。

在氧化物半導體膜上作為絕緣膜 4020 設置的氧化鋁膜具有高遮斷效果（阻擋效果），即不使氫、水分等雜質及氧這兩者透過膜的效果。

因此，氧化鋁膜用作保護膜，而防止在製造製程中及製造之後成為變動的主要原因的氫、水分等雜質混入到氧

化物半導體膜，並防止從氧化物半導體膜釋放作為構成氧化物半導體的主要成分材料的氧。

另外，作為用作平坦化絕緣膜的絕緣膜 4021，可以使用丙烯酸樹脂、聚醯亞胺、苯並環丁烯類樹脂、聚醯胺、環氧樹脂等具有耐熱性的有機材料。此外，除了上述有機材料以外，也可以使用低介電常數材料（low-k 材料）、矽氧烷類樹脂、PSG（磷矽玻璃）、BPSG（硼磷矽玻璃）等。另外，也可以藉由層疊多個由這些材料形成的絕緣膜來形成絕緣膜。

對絕緣膜 4021 的形成方法沒有特別的限制，可以根據其材料利用濺射法、SOG 法、旋塗法、浸漬法、噴塗法、液滴噴射法（噴墨法等）、印刷法（絲網印刷、膠版印刷等）、刮刀、輥塗機、幕式塗布機、刮刀式塗布機等來形成絕緣膜 4021。

顯示裝置藉由使來自光源或顯示元件的光透過來進行顯示。因此，設置在光透過的像素部中的基板、絕緣膜、導電膜等薄膜全都對可見光的波長區域的光具有透光性。

關於對顯示元件施加電壓的第一電極層及第二電極層（也稱為像素電極層、共用電極層、反電極層等），可以根據取出光的方向、設置電極層的地方以及電極層的圖案結構選擇透光性、反射性。

作為第一電極層 4030、第二電極層 4031，可以使用含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物、銦錫氧化

物、銦鋅氧化物、添加有氧化矽的銦錫氧化物、石墨烯等具有透光性的導電材料。

此外，第一電極層 4030、第二電極層 4031 可以使用鎢（W）、鉬（Mo）、鋯（Zr）、鈦（Hf）、釩（V）、鈮（Nb）、鉭（Ta）、鉻（Cr）、鈷（Co）、鎳（Ni）、鈦（Ti）、鉑（Pt）、鋁（Al）、銅（Cu）、銀（Ag）等金屬、其合金或其金屬氮化物中的一種或多種來形成。

此外，第一電極層 4030、第二電極層 4031 可以使用包括導電高分子（也稱為導電聚合體）的導電組成物來形成。作為導電高分子，可以使用所謂的 π 電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由苯胺、吡咯和噻吩中的兩種以上構成的共聚物或其衍生物等。

此外，由於電晶體容易被靜電等破壞，所以較佳為設置用來保護驅動電路的保護電路。保護電路較佳為使用非線性元件構成。

如上所述，藉由應用實施方式 1 至 6 中任一個所示的電晶體，可以提供具有各種各樣的功能的半導體裝置。

實施方式 8

藉由使用實施方式 1 至 6 中任一個所例示的電晶體，可以製造具有讀取目標物的資訊的影像感測器功能的半導體裝置。

圖 11A 示出具有影像感測器功能的半導體裝置的一個

例子。圖 11A 是光電感測器的等效電路，而圖 11B 是示出光電感測器的一部分的剖面圖。

光電二極體 602 的一個電極電連接到光電二極體重設信號線 658，而光電二極體 602 的另一個電極電連接到電晶體 640 的閘極。電晶體 640 的源極和汲極中的一個電連接到光電感測器參考信號線 672，而電晶體 640 的源極和汲極中的另一個電連接到電晶體 656 的源極和汲極中的一個。電晶體 656 的閘極電連接到閘極信號線 659，電晶體 656 的源極和汲極中的另一個電連接到光電感測器輸出信號線 671。

注意，在本說明書的電路圖中，爲了使使用氧化物半導體膜的電晶體一目了然，將使用氧化物半導體膜的電晶體的符號表示爲“OS”。在圖 11A 中，電晶體 640 和電晶體 656 可以應用實施方式 1 至 6 所示的電晶體，是使用氧化物半導體膜的電晶體。在本實施方式中示出應用具有與實施方式 1 所示的電晶體 440a 同樣的結構的電晶體的例子。

圖 11B 是示出光電感測器中的光電二極體 602 和電晶體 640 的剖面圖，其中在具有絕緣表面的基板 601（TFT 基板）上設置有用作感測器的光電二極體 602 和電晶體 640。藉由使用黏合層 608，在光電二極體 602 和電晶體 640 上設置有基板 613。

在電晶體 640 上設置有絕緣膜 631、層間絕緣膜 633 以及層間絕緣膜 634。光電二極體 602 設置在層間絕緣膜

633 上，並且光電二極體 602 具有如下結構：在形成於層間絕緣膜 633 上的電極層 641 和設置在層間絕緣膜 634 上的電極層 642 之間從層間絕緣膜 633 一側按順序層疊有第一半導體膜 606a、第二半導體膜 606b 及第三半導體膜 606c。

電極層 641 與形成在層間絕緣膜 634 中的導電層 643 電連接，並且電極層 642 藉由電極層 641 與導電層 645 電連接。導電層 645 與電晶體 640 的閘極電極層電連接，並且光電二極體 602 與電晶體 640 電連接。

在此，例示一種 pin 型光電二極體，其中層疊用作第一半導體膜 606a 的具有 p 型導電型的半導體膜、用作第二半導體膜 606b 的高電阻的半導體膜（I 型半導體膜）、用作第三半導體膜 606c 的具有 n 型導電型的半導體膜。

第一半導體膜 606a 是 p 型半導體膜，而可以由包含賦予 p 型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的第 13 族的雜質元素（例如，硼（B））的半導體材料氣體藉由電漿 CVD 法來形成第一半導體膜 606a。作為半導體材料氣體，可以使用矽烷（ SiH_4 ）。另外，也可以使用 Si_2H_6 、 SiH_2Cl_2 、 SiHCl_3 、 SiCl_4 、 SiF_4 等。另外，也可以使用如下方法：在形成不包含雜質元素的非晶矽膜之後，使用擴散法或離子植入法將雜質元素引入到該非晶矽膜。較佳的是在使用離子植入法等引入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下，作為形成非晶矽膜的方法，可以使用 LPCVD 法、氣相生長法或濺射法等。

較佳的是將第一半導體膜 606a 的厚度設定為 10nm 以上且 50nm 以下。

第二半導體膜 606b 是 I 型半導體膜（本質半導體膜），而可以由非晶矽膜形成。爲了形成第二半導體膜 606b，藉由電漿 CVD 法使用半導體材料氣體來形成非晶矽膜。作爲半導體材料氣體，可以使用矽烷（ SiH_4 ）。或者，也可以使用 Si_2H_6 、 SiH_2Cl_2 、 SiHCl_3 、 SiCl_4 或 SiF_4 等。也可以藉由 LPCVD 法、氣相生長法、濺射法等形成第二半導體膜 606b。較佳的是將第二半導體膜 606b 的厚度設定為 200nm 以上且 1000nm 以下。

第三半導體膜 606c 是 n 型半導體膜，而可以由包含賦予 n 型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的第 15 族的雜質元素（例如，磷（P））的半導體材料氣體藉由電漿 CVD 法形成第三半導體膜 606c。作爲半導體材料氣體，可以使用矽烷（ SiH_4 ）。或者，也可以使用 Si_2H_6 、 SiH_2Cl_2 、 SiHCl_3 、 SiCl_4 或 SiF_4 等。另外，也可以使用如下方法：在形成不包含雜質元素的非晶矽膜之後，使用擴散法或離子植入法將雜質元素引入到該非晶矽膜。較佳的是在使用離子植入法等引入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下，作爲形成非晶矽膜的方法，可以使用 LPCVD 法、氣相生長法或濺射法等。較佳的是將第三半導體膜 606c 的厚度設定為 20nm 以上且 200nm 以下。

此外，第一半導體膜 606a、第二半導體膜 606b 以及

第三半導體膜 606c 也可以不使用非晶半導體形成，而使用多晶半導體或微晶半導體（Semi Amorphous Semiconductor：SAS）形成。

在考慮吉布斯自由能時，微晶半導體屬於介於非晶和單晶之間的中間亞穩態。即，微晶半導體處於自由能穩定的第三態，且具有短程有序和晶格畸變。此外，柱狀或針狀晶體在相對於基板表面的法線方向上生長。作為微晶半導體的典型例子的微晶矽，其拉曼光譜向表示單晶矽的 520cm^{-1} 的低波數一側偏移。亦即，微晶矽的拉曼光譜的峰值位於表示單晶矽的 520cm^{-1} 和表示非晶矽的 480cm^{-1} 之間。另外，包含至少 1at.% 或其以上的氫或鹵素，以終結懸空鍵。還有，藉由包含氮、氫、氬、氖等的稀有氣體元素來進一步促進晶格畸變，提高穩定性而得到優良的微晶半導體膜。

該微晶半導體膜可以藉由頻率為幾十 MHz 至幾百 MHz 的高頻電漿 CVD 法或頻率為 1GHz 以上的微波電漿 CVD 設備形成。典型地，可以使用氫稀釋 SiH_4 、 Si_2H_6 、 SiH_2Cl_2 、 SiHCl_3 、 SiCl_4 、 SiF_4 等的含矽的化合物來形成該微晶半導體膜。此外，除了含矽的化合物（例如氫化矽）和氫之外，也可以使用選自氮、氫、氬、氖中的一種或多種稀有氣體元素進行稀釋來形成微晶半導體膜。在上述情況下，將氫的流量比設定為含矽的化合物（例如氫化矽）的 5 倍以上且 200 倍以下，較佳的是設定為 50 倍以上且 150 倍以下，更佳的是設定為 100 倍。再者，也可以在

含矽的氣體中混入 CH_4 、 C_2H_6 等的碳化物氣體、 GeH_4 、 GeF_4 等的鍺化氣體、 F_2 等。

此外，由於光電效應生成的電洞的遷移率低於電子的遷移率，因此當 p 型半導體膜側的表面用作光接收面時，pin 型光電二極體具有較好的特性。這裏示出將光電二極體 602 從形成有 pin 型光電二極體的基板 601 的面接收的光轉換為電信號的例子。此外，來自其導電型與用作光接收面的半導體膜一側相反的半導體膜一側的光是干擾光，因此，電極層較佳為使用具有遮光性的導電膜。另外，也可以將 n 型半導體膜側的表面用作光接收面。

藉由使用絕緣材料且根據材料使用濺射法、電漿 CVD 法、SOG 法、旋塗法、浸漬法、噴塗法、液滴噴射法（噴墨法等）、印刷法（絲網印刷、膠版印刷等）、刮刀、輥塗機、幕式塗布機、刮刀式塗布機等，來可以形成層間絕緣膜 633、層間絕緣膜 634。

在本實施方式中，作為絕緣膜 631 使用氧化鋁膜。絕緣膜 631 可以藉由濺射法或電漿 CVD 法形成。

在氧化物半導體膜上作為絕緣膜 631 設置的氧化鋁膜具有高遮斷效果（阻擋效果），即不使氫、水分等雜質及氧的兩者透過膜的效果。

因此，氧化鋁膜用作保護膜，而防止在製造製程中及製造之後成為變動原因的氫、水分等雜質混入到氧化物半導體膜，並防止從氧化物半導體膜釋放作為構成氧化物半導體的主要成分材料的氧。

作為層間絕緣膜 633、層間絕緣膜 634，較佳為採用作減少表面凹凸的平坦化絕緣膜的絕緣膜。作為層間絕緣膜 633、層間絕緣膜 634，例如可以使用聚醯亞胺、丙烯酸樹脂、苯並環丁烯類樹脂、聚醯胺或環氧樹脂等具有耐熱性的有機絕緣材料。除了上述有機絕緣材料之外，也可以使用低介電常數材料（low-k 材料）、矽氧烷類樹脂、PSG（磷矽玻璃）、BPSG（硼磷矽玻璃）等的單層或疊層。

藉由檢測入射到光電二極體 602 的光 622，可以讀取檢測目標的資訊。另外，在讀取檢測目標的資訊時，可以使用背光等的光源。

如上所述，藉由具有在通道長度方向上夾著通道形成區包含低電阻區的氧化物半導體膜的電晶體具有高導通特性（例如，導通電流及場效應遷移率），並能夠進行高速工作及高速回應。此外，也可以實現微型化。因此，藉由使用該電晶體，可以提供高性能及高可靠性的半導體裝置。

本實施方式可以與其他實施方式所記載的結構適當地組合而使用。

實施方式 9

可以將實施方式 1 至 6 中任一個所例示的電晶體適用於具有層疊多個電晶體的積體電路的半導體裝置。在本實施方式中，作為半導體裝置的一個例子，示出儲存介質（

記憶元件)的例子。

在本實施方式中製造一種半導體裝置，在該半導體裝置中包括：作為在單晶半導體基板上製造的第一電晶體的電晶體 140；以及作為隔著絕緣膜在電晶體 140 的上方使用半導體膜製造的第二電晶體的電晶體 162。可以將實施方式 1 至 6 中任一個所例示的電晶體適用於電晶體 162。在本實施方式中示出作為電晶體 162 使用具有與實施方式 1 所示的電晶體 440a 相同的結構的電晶體的例子。

所層疊的電晶體 140 的半導體材料及結構可以與電晶體 162 的半導體材料及結構相同或不同。本實施方式是對儲存介質（記憶元件）的電路分別使用適用的材料和結構的電晶體的例子。

圖 12A 至圖 12C 是半導體裝置的結構的一個例子。圖 12A 示出半導體裝置的剖面，而圖 12B 示出半導體裝置的平面。這裏，圖 12A 相當於沿著圖 12B 的 C1-C2 及 D1-D2 的剖面。另外，圖 12C 示出將上述半導體裝置用作記憶元件時的電路圖的一個例子。圖 12A 及圖 12B 所示的半導體裝置的下部具有使用第一半導體材料的電晶體 140，上部具有使用第二半導體材料的電晶體 162。在本實施方式中，作為第一半導體材料使用氧化物半導體以外的半導體材料，而作為第二半導體材料使用氧化物半導體。作為氧化物半導體以外的半導體材料，例如可以使用矽、鎢、矽鎢、碳化矽或砷化鎵等，較佳為使用單晶半導體。另外，也可以使用有機半導體材料等。使用這種半導體材料的

電晶體容易進行高速工作。另一方面，使用氧化物半導體的電晶體由於其特性而能夠長時間地保持電荷。

對圖 12A 至圖 12C 中的半導體裝置的製造方法進行說明。

電晶體 140 包括：設置在包含半導體材料（例如，矽等）的基板 185 中的通道形成區 116；夾著通道形成區 116 地設置的雜質區 120；與雜質區 120 接觸的金屬化合物區 124；設置在通道形成區 116 上的閘極絕緣膜 108；以及設置在閘極絕緣膜 108 上的閘極電極 110。

作為包含半導體材料的基板 185，可以使用矽或碳化矽等單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板或 SOI 基板等。另外，一般來說，“SOI 基板”是指在絕緣表面上設置有矽半導體膜的基板。但是，在本說明書等中“SOI 基板”還包括在絕緣表面上設置有包含矽以外的材料的半導體膜的結構的基板。也就是說，“SOI 基板”所具有的半導體膜不侷限於矽半導體膜。另外，SOI 基板還包括在玻璃基板等絕緣基板上隔著絕緣膜設置有半導體膜的結構的基板。

作為 SOI 基板的製造方法，可以使用以下方法：藉由對鏡面拋光薄片注入氧離子之後進行高溫加熱來在離表面有一定深度處形成氧化層，並消除產生在表面層中的缺陷，而製造 SOI 基板的方法；利用藉由熱處理使照射氫離子來形成的微孔生長來將半導體基板劈開的方法；或在絕緣表面上藉由結晶生長來形成單晶半導體膜的方法等。

例如，從單晶半導體基板的一個面添加離子，來在離單晶半導體基板的一個面有一定深度處中形成脆化層，而在單晶半導體基板的一個面上和元件基板上中的任一個形成絕緣膜。在單晶半導體基板與元件基板夾著絕緣膜而重疊的狀態下進行熱處理來使脆化層中產生裂縫而在脆化層處分開單晶半導體基板，從而從單晶半導體基板將用作半導體膜的單晶半導體膜形成到元件基板上。另外，也可以適用使用上述方法製造的 SOI 基板。

在基板 185 上以圍繞電晶體 140 的方式設置有元件隔離絕緣層 106。另外，為了實現高集體化，如圖 12A 至圖 12C 所示，較佳為採用電晶體 140 不具有成為側壁的側壁絕緣層的結構。另一方面，在重視電晶體 140 的特性的情況下，也可以在閘極電極 110 的側面設置成為側壁的側壁絕緣層，並設置包括雜質濃度不同的區域的雜質區 120。

使用單晶半導體基板的電晶體 140 能夠進行高速工作。因此，藉由使用該電晶體作為讀出用電晶體，可以高速地進行資訊的讀出。形成兩個絕緣膜以覆蓋電晶體 140。作為形成電晶體 162 和電容元件 164 之前的處理，對這兩個絕緣膜進行 CMP 處理來形成平坦化的絕緣膜 128 及絕緣膜 130，同時使閘極電極 110 的上面露出。

作為絕緣膜 128、絕緣膜 130，典型地可以使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜、氮化矽膜、氮化鋁膜、氮氧化矽膜、氮氧化鋁膜等無機絕緣膜。絕緣膜 128、絕緣膜 130 可以使用電漿 CVD 法或濺射法等形成

另外，可以使用聚醯亞胺、丙烯酸樹脂、苯並環丁烯類樹脂等有機材料。另外，除了上述有機材料以外，也可以使用低介電常數材料（low-k 材料）等。在使用有機材料時，也可以使用旋塗法、印刷法等濕處理形成絕緣膜 128、絕緣膜 130。

另外，在絕緣膜 130 中，作為與半導體膜接觸的膜使用氧化矽膜。

在本實施方式中作為絕緣膜 128 利用濺射法形成膜厚 50nm 的氧氮化矽膜，作為絕緣膜 130 利用濺射法形成膜厚 550nm 的氧化矽膜。

在藉由 CMP 處理充分地平坦化的絕緣膜 130 上形成半導體膜。在本實施方式中，作為半導體膜，形成藉由濺射法使用 In-Ga-Zn 類氧化物靶材的氧化物半導體膜。

接著，對氧化物半導體膜選擇性地進行蝕刻來形成島狀氧化物半導體膜 144。在氧化物半導體膜 144 上形成源極電極或汲極電極 142a、源極電極或汲極電極 142b。

在氧化物半導體膜上形成閘極絕緣膜 146、閘極電極層 148。閘極電極層 148 可以在形成導電層之後對該導電層選擇性地進行蝕刻來形成。閘極絕緣膜 146 將閘極電極層 148 用作掩模蝕刻絕緣膜來形成。

作為閘極絕緣膜 146，可以藉由電漿 CVD 法或濺射法等形成氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜、氧化鉛

膜或氧化鎂膜。

可以用於閘極電極 110、源極電極或汲極電極 142a、源極電極或汲極電極 142b 的導電層可以利用如濺射法等 PVD 法或如電漿 CVD 法等 CVD 法形成。此外，作為導電層的材料，可以使用選自 Al、Cr、Cu、Ta、Ti、Mo、W 中的元素或以上述元素為成分的合金等。也可以使用 Mn、Mg、Zr、Be、Nd、Sc 中的任一種或將它們中的多種進行組合的材料。

導電層既可以採用單層結構又可以採用兩層以上的疊層結構。例如，可以舉出鈦膜的單層結構；含有矽的鋁膜的單層結構；在鋁膜上層疊鈦膜的雙層結構；在氮化鈦膜上層疊鈦膜的雙層結構；層疊鈦膜、鋁膜及鈦膜的三層結構等。另外，當作為導電層採用鈦膜或氮化鈦膜的單層結構時，存在容易將該導電層加工為具有錐形形狀的源極電極或汲極電極 142a 及源極電極或汲極電極 142b 的優點。

接著，在氧化物半導體膜 144、閘極絕緣膜 146、閘極電極層 148 上以與氧化物半導體膜 144 的一部分接觸的方式形成包含金屬元素的絕緣膜。在本實施方式中作為包含金屬元素的絕緣膜形成氧化鋁膜。

透過包含金屬元素的絕緣膜對氧化物半導體膜 144 引入摻雜劑（在本實施方式中硼），在氧化物半導體膜 144 中形成包含摻雜劑的低電阻區。因此，可以製造具有夾著通道形成區包含摻雜劑的低電阻區的氧化物半導體膜 144

的電晶體 162。

藉由具有在通道長度方向上夾著通道形成區包含低電阻區的氧化物半導體膜 144，該電晶體 162 具有高導通特性（例如，導通電流及場效應遷移率），並能夠進行高速工作及高速回應。

可以將低電阻區用作源極區或汲極區。藉由設置低電阻區，可以緩和施加到形成在低電阻區之間的通道形成區的電場。此外，在低電阻區中氧化物半導體膜 144 與源極電極或汲極電極 142a 以及氧化物半導體膜 144 與源極電極或汲極電極 142b 電連接，可以降低氧化物半導體膜 144 與源極電極或汲極電極 142a 以及氧化物半導體膜 144 與源極電極或汲極電極 142b 之間的接觸電阻。

可以用於設置在氧化物半導體膜 144 上的包含金屬元素的絕緣膜 150 的氧化鋁膜具有高遮斷效果（阻擋效果），即不使氫、水分等雜質和氧的兩者透過膜的效果。

因此，氧化鋁膜用作保護膜，而防止在製造製程中及製造之後成為變動的主要原因的氫、水分等雜質混入到氧化物半導體膜 144，並防止從氧化物半導體膜 144 釋放作為構成氧化物半導體的主要成分材料的氧。

此外，也可以在包含金屬元素的絕緣膜 150 上層疊而另行形成絕緣膜。

作為絕緣膜，可以藉由電漿 CVD 法或濺射法等形成氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氮化鋁膜、氧化鋁膜、氧氮化鋁膜、氮氧化鋁膜、氧化鉛膜或氧

化鎵膜。

在包含金屬元素的絕緣膜 150 上的與源極電極或汲極電極 142a 重疊的區域形成電極層 153。

接著，在電晶體 162 及包含金屬元素的絕緣膜 150 上形成絕緣膜 152。絕緣膜 152 可以使用濺射法或 CVD 法等形式。另外，可以使用含有氧化矽、氧氮化矽、氮化矽、氧化鉛、氧化鋁等無機絕緣材料的材料形成。

接著，在閘極絕緣膜 146、包含金屬元素的絕緣膜 150 及絕緣膜 152 中形成到達源極電極或汲極電極 142b 的開口。藉由使用掩模等選擇性地進行蝕刻來形成該開口。

然後，在上述開口中形成接觸於源極電極或汲極電極 142b 的佈線 156。另外，圖 12A 至圖 12C 未示出源極電極或汲極電極 142b 與佈線 156 的連接部分。

佈線 156 在使用濺射法等 PVD 法或電漿 CVD 法等 CVD 法形成導電層之後對該導電層進行蝕刻加工來形成。另外，作為導電層的材料，可以使用選自 Al、Cr、Cu、Ta、Ti、Mo、W 中的元素或以上述元素為成分的合金等。也可以使用選自 Mn、Mg、Zr、Be、Nd、Sc 中的任一種或將它們中的多種進行組合的材料。詳細內容與源極電極或汲極電極 142a 等相同。

藉由上述製程完成了電晶體 162 及電容元件 164。電晶體 162 具有高純度化且含有填補氧缺損的過剩的氧的氧化物半導體膜 144。因此，電晶體 162 的電特性變動得到抑制而在電性上穩定。電容元件 164 由源極電極或汲極電

極 142a 及電極層 153 構成。

在不需要電容器的情況下，也可以採用不設置電容元件 164 的結構。

圖 12C 示出將上述半導體裝置用作記憶元件時的電路圖的一個例子。在圖 12C 中，電晶體 162 的源極電極和汲極電極中的一方與電容元件 164 的一方的電極與電晶體 140 的閘極電極電連接。另外，第一佈線（1st Line：也稱為源極線）與電晶體 140 的源極電極電連接，第二佈線（2nd Line：也稱為位元線）與電晶體 140 的汲極電極電連接。另外，第三佈線（3rd Line：也稱為第一信號線）與電晶體 162 的源極電極和汲極電極中的另一方電連接，並且第四佈線（4th Line：也稱為第二信號線）與電晶體 162 的閘極電極電連接。並且，第五佈線（5th Line：也稱為字線）與電容元件 164 的另一方的電極電連接。

由於使用氧化物半導體的電晶體 162 具有截止電流極小的特徵，所以藉由使電晶體 162 處於截止狀態，可以極長時間地保持電晶體 162 的源極電極和汲極電極中的一方與電容元件 164 的一方的電極與電晶體 140 的閘極電極電連接的節點（以下，節點 FG）的電位。此外，藉由具有電容元件 164，可以容易保持施加到節點 FG 的電荷，並且，可以容易讀出所保持的資訊。

在使半導體裝置儲存資訊時（寫入），首先，將第四佈線的電位設定為使電晶體 162 成為導通狀態的電位，來使電晶體 162 處於導通狀態。由此，第三佈線的電位被供

應到節點 FG，由此節點 FG 積蓄所定量的電荷。這裏，施加賦予兩種不同電位電平的電荷（以下，稱為低（Low）電平電荷、高（High）電平電荷）中的任一種。然後，藉由將第四佈線的電位設定為使電晶體 162 成為截止狀態的電位來使電晶體 162 處於截止狀態，節點 FG 變為浮動狀態，從而節點 FG 處於保持所定的電荷的狀態。如上所述，藉由使節點 FG 積蓄並保持所定量的電荷，可以使記憶單元儲存資訊。

因為電晶體 162 的截止電流極小，所以供應到節點 FG 的電荷被長時間地保持。因此，不需要更新工作或者可以使更新工作的頻率變為極低，從而可以充分降低耗電量。此外，即使沒有電力供應，也可以在較長期間內保持儲存資料。

在讀出所儲存的資訊的情況（讀出）下，當在對第一佈線供應所定的電位（恆定電位）的狀態下對第五佈線施加適當的電位（讀出電位）時，對應於保持於節點 FG 的電荷量而電晶體 140 處於不同的狀態。這是因為如下緣故：通常，在電晶體 140 是 n 通道型時，節點 FG 保持高位準電荷時的電晶體 140 的外觀閾值（apparent threshold value） V_{th_H} 低於節點 FG 保持低位準電荷時的電晶體 140 的外觀閾值 V_{th_L} 。在此，外觀閾值是指為了使電晶體 140 處於“導通狀態”而需要的第五佈線的電位。因此，藉由將第五佈線的電位設定為 V_{th_H} 與 V_{th_L} 之間的電位 V_0 ，可以辨別節點 FG 所保持的電荷。例如，在寫入中被施加

高位準電荷的情況下，當第五佈線的電位為 $V_0 (>V_{th_H})$ 時，電晶體 140 處於“導通狀態”。在被施加低位準電荷的情況下，即使第五佈線的電位為 $V_0 (<V_{th_L})$ ，電晶體 140 也保持“截止狀態”。由此，藉由控制第五佈線的電位來讀出電晶體 140 的導通狀態或截止狀態（讀出第二佈線的電位），可以讀出所儲存的資訊。

此外，當重寫所儲存的資訊時，藉由對利用上述寫入保持所定量的電荷的節點 FG 供應新電位，來使節點 FG 保持有關新資訊的電荷。明確而言，將第四佈線的電位設定為使電晶體 162 處於導通狀態的電位，來使電晶體 162 處於導通狀態。由此，第三佈線的電位（有關新資訊的電位）供應到節點 FG，節點 FG 積蓄所定量的電荷。然後，藉由將第四佈線的電位設定為使電晶體 162 處於截止狀態的電位，來使電晶體 162 處於截止狀態，從而使節點 FG 保持有關新資訊的電荷。也就是說，藉由在利用第一寫入使節點 FG 保持所定量的電荷的狀態下，進行與第一寫入相同的工作（第二寫入），可以重寫儲存的資訊。

本實施方式所示的電晶體 162 藉由本說明書所公開的將高純度化且包含過剩的氧的氧化物半導體膜用於氧化物半導體膜 144，可以充分降低電晶體 162 的截止電流。並且，藉由使用這種電晶體，可以得到能夠在極長期間內保持儲存資料的半導體裝置。

如上所述，藉由具有在通道長度方向上夾著通道形成區包含低電阻區的氧化物半導體膜的電晶體具有低截止電

流、高導通特性（例如，導通電流及場效應遷移率），並能夠進行高速工作及高速回應。此外，也可以實現微型化。因此，藉由使用該電晶體，可以提供高性能及高可靠性的半導體裝置。

本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。

實施方式 10

可以將本說明書所公開的半導體裝置應用於多種電子裝置（包括遊戲機）。作為電子裝置，例如可以舉出電視機（也稱為電視或電視接收機）、用於電腦等的監視器、數位相機、數位攝像機等影像拍攝裝置、數位相框、行動電話機（也稱為手機、行動電話裝置）、可攜式遊戲機、移動資訊終端、音頻再生裝置、彈子機等大型遊戲機等。以下，對具備在上述實施方式中說明的半導體裝置的電子裝置的例子進行說明。

圖 13A 示出筆記本型個人電腦，包括主體 3001、外殼 3002、顯示部 3003 以及鍵盤 3004 等。藉由將實施方式 1 至 9 中任一實施方式所示的半導體裝置應用於顯示部 3003，可以提供高性能及高可靠性的筆記本型個人電腦。

圖 13B 示出可攜式資訊終端（PDA），在主體 3021 中設置有顯示部 3023、外部介面 3025 以及操作按鈕 3024 等。另外，還具備作為用於操作的配件的觸控筆 3022。藉由將實施方式 1 至 9 中任一實施方式所示的半導體裝置應

用於顯示部 3023，可以提供高性能及高可靠性的可攜式資訊終端（PDA）。

圖 13C 示出電子書閱讀器的一個例子。例如，電子書閱讀器由兩個外殼，即外殼 2701 及外殼 2703 構成。外殼 2701 及外殼 2703 由軸部 2711 形成為一體，且可以以該軸部 2711 為軸進行開閉操作。藉由採用這種結構，可以進行如紙的書籍那樣的操作。

外殼 2701 組裝有顯示部 2705，而外殼 2703 組裝有顯示部 2707。顯示部 2705 及顯示部 2707 既可以是顯示連屏畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如可以在右邊的顯示部（圖 13C 中的顯示部 2705）中顯示文章而在左邊的顯示部（圖 13C 中的顯示部 2707）中顯示影像。藉由將實施方式 1 至 9 中的任一實施方式所示的半導體裝置應用於顯示部 2705 和顯示部 2707，可以提供高性能及高可靠性的電子書閱讀器。當作爲顯示部 2705 使用半透過型（transflective）或反射型液晶顯示裝置時，可以預料電子書閱讀器也在較明亮的情況下被使用，因此也可以設置太陽能電池而進行利用太陽能電池的發電及利用電池的充電。另外，當作爲電池使用鋰離子電池時，有可以實現小型化等的優點。

此外，在圖 13C 中示出外殼 2701 具備操作部等的例子。例如，在外殼 2701 中具備電源 2721、操作鍵 2723、揚聲器 2725 等。利用操作鍵 2723 可以翻頁。另外，在與外殼的顯示部相同的面上可以設置鍵盤、指向裝置等。另

外，也可以採用在外殼的背面或側面具備外部連接端子（耳機端子、USB 端子等）、儲存介質插入部等的結構。再者，電子書閱讀器也可以具有電子詞典的功能。

此外，電子書閱讀器也可以採用能夠以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書伺服器購買所希望的書籍資料等，然後下載的結構。

圖 13D 示出行動電話，由外殼 2800 及外殼 2801 這兩個外殼構成。外殼 2801 具備顯示面板 2802、揚聲器 2803、麥克風 2804、指向裝置 2806、影像拍攝用透鏡 2807、外部連接端子 2808 等。此外，外殼 2800 具備對行動電話進行充電的太陽能電池單元 2810、外部儲存槽 2811 等。另外，在外殼 2801 內內置有天線。藉由將實施方式 1 至 9 中任一實施方式所示的半導體裝置應用於顯示面板 2802，可以提供高性能及高可靠性的行動電話。

另外，顯示面板 2802 具備觸摸屏，圖 13D 使用虛線示出作為影像被顯示出來的多個操作鍵 2805。另外，還安裝有用來將由太陽能電池單元 2810 輸出的電壓升壓到各電路所需的電壓的升壓電路。

顯示面板 2802 根據使用方式適當地改變顯示的方向。另外，由於在與顯示面板 2802 同一面上設置影像拍攝用透鏡 2807，所以可以實現可視電話。揚聲器 2803 及麥克風 2804 不侷限於音頻通話，還可以進行可視通話、錄音、再現等。再者，滑動外殼 2800 和外殼 2801 而可以從如圖 13D 那樣的展開狀態到重疊狀態，所以可以實現適於

攜帶的小型化。

外部連接端子 2808 可以與 AC 適配器及各種電纜如 USB 電纜等連接，可以進行充電及與個人電腦等的資料通訊。另外，藉由將儲存介質插入外部儲存槽 2811 中，可以對應於更大量資料的保存及移動。

另外，也可以是除了上述功能以外還具有紅外線通信功能、電視接收功能等的行動電話。

圖 13E 示出數位攝像機，其包括主體 3051、顯示部 (A) 3057、取景器 3053、操作開關 3054、顯示部 (B) 3055 以及電池 3056 等。藉由將實施方式 1 至 9 中任一實施方式所示的半導體裝置應用於顯示部 (A) 3057 及顯示部 (B) 3055，可以提供高性能及高可靠性的數位攝像機。

圖 13F 示出電視機的一個例子。在電視機中，外殼 9601 組裝有顯示部 9603。利用顯示部 9603 可以顯示影像。此外，在此示出利用支架 9605 支撐外殼 9601 的結構。藉由將實施方式 1 至 9 中任一實施方式所示的半導體裝置應用於顯示部 9603，可以提供高性能及高可靠性的電視機。

可以藉由利用外殼 9601 所具備的操作開關或另行提供的遙控器進行電視機的操作。此外，也可以採用在遙控器中設置顯示部的結構，該顯示部顯示從該遙控器輸出的資訊。

另外，電視機採用具備接收機、數據機等的結構。可

以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，也可以進行單向（從發送者到接收者）或雙向（在發送者和接收者之間或在接收者之間等）的資訊通信。

本實施方式可以與其他實施方式所示的結構適當地組合而使用。

【圖式簡單說明】

在圖式中：

圖 1A 至圖 1E 是說明半導體裝置及半導體裝置的製造方法的一個方式的圖；

圖 2A 至圖 2E 是說明半導體裝置及半導體裝置的製造方法的一個方式的圖；

圖 3A 至圖 3D 是說明半導體裝置及半導體裝置的製造方法的一個方式的圖；

圖 4A 至圖 4E 是說明半導體裝置及半導體裝置的製造方法的一個方式的圖；

圖 5A 至圖 5E 是說明半導體裝置及半導體裝置的製造方法的一個方式的圖；

圖 6A 至圖 6C 是說明半導體裝置的製造方法的一個方式的圖；

圖 7A 和圖 7B 是說明半導體裝置的一個方式的圖；

圖 8A 至圖 8D 是說明半導體裝置及半導體裝置的製造方法的一個方式的圖；

圖 9A 至圖 9C 是說明半導體裝置的一個方式的圖；
 圖 10A 和圖 10B 是說明半導體裝置的一個方式的圖；
 圖 11A 和圖 11B 是說明半導體裝置的一個方式的圖；
 圖 12A 至圖 12C 是說明半導體裝置的一個方式的圖；
 圖 13A 至圖 13F 是示出電子裝置的圖。

【主要元件符號說明】

106：元件隔離絕緣層
 108：閘極絕緣膜
 110：閘極電極
 116：通道形成區
 120：雜質區
 124：金屬化合物區
 128：絕緣膜
 130：絕緣膜
 140：電晶體
 142a：源極電極或汲極電極
 142b：源極電極或汲極電極
 144：氧化物半導體膜
 146：閘極絕緣膜
 148：閘極電極層
 150：絕緣膜
 152：絕緣膜
 153：電極層

- 156 : 佈 線
- 162 : 電 晶 體
- 164 : 電 容 元 件
- 185 : 基 板
- 400 : 基 板
- 401 : 閘 極 電 極 層
- 402 : 閘 極 絕 緣 膜
- 403 : 氧 化 物 半 導 體 膜
- 404a : 低 電 阻 區
- 404b : 低 電 阻 區
- 405a : 源 極 電 極 層
- 405b : 汲 極 電 極 層
- 406a : 區 域
- 406b : 區 域
- 407 : 絕 緣 膜
- 409 : 通 道 形 成 區
- 412a : 側 壁 絕 緣 層
- 412b : 側 壁 絕 緣 層
- 414a : 低 電 阻 區
- 414b : 低 電 阻 區
- 415 : 平 坦 化 絕 緣 膜
- 416 : 絕 緣 膜
- 420 : 電 晶 體
- 421 : 摻 雜 劑

436：絕緣膜

440a：電晶體

440b：電晶體

440c：電晶體

442：閘極絕緣膜

445a：電晶體

445b：電晶體

450a：電晶體

450b：電晶體

465a：佈線層

465b：佈線層

601：基板

602：光電二極體

606a：半導體膜

606b：半導體膜

606c：半導體膜

608：黏合層

613：基板

631：絕緣膜

633：層間絕緣膜

634：層間絕緣膜

640：電晶體

641：電極層

642：電極層

643：導電層

645：導電層

656：電晶體

658：光電二極體重設信號線

659：閘極信號線

671：光電感測器輸出信號線

672：光電感測器參考信號線

2701：外殼

2703：外殼

2705：顯示部

2707：顯示部

2711：軸部

2721：電源

2723：操作鍵

2725：揚聲器

2800：外殼

2801：外殼

2802：顯示面板

2803：揚聲器

2804：麥克風

2805：操作鍵

2806：指向裝置

2807：影像拍攝用透鏡

2808：外部連接端子

2810：太陽能電池單元

2811：外部儲存槽

3001：主體

3002：外殼

3003：顯示部

3004：鍵盤

3021：主體

3022：觸控筆

3023：顯示部

3024：操作按鈕

3025：外部介面

3051：主體

3053：取景器

3054：操作開關

3056：電池

4001：第一基板

4002：像素部

4003：信號線驅動電路

4004：掃描線驅動電路

4005：密封材料

4006：第二基板

4008：液晶層

4010：電晶體

4011：電晶體

4013：液 晶 元 件

4015：連 接 端 子 電 極

4016：端 子 電 極

4018：FPC

4019：各 向 異 性 導 電 膜

4020：絕 緣 膜

4021：絕 緣 膜

4023：絕 緣 膜

4030：第 一 電 極 層

4031：第 二 電 極 層

4032：絕 緣 膜

4033：絕 緣 膜

4510：分 隔 壁

4511：電 致 發 光 層

4513：發 光 元 件

4514：填 充 材 料

9601：外 殼

9603：顯 示 部

9605：支 架

七、申請專利範圍：

1.一種半導體裝置的製造方法，包括如下步驟：

形成氧化物半導體膜；

形成電連接至該氧化物半導體膜的源極電極層和汲極電極層；

在該氧化物半導體膜上形成閘極電極層；

在該氧化物半導體膜上形成包含金屬元素的絕緣膜；
以及

以在該氧化物半導體膜中夾著通道形成區的方式在該氧化物半導體膜中形成低電阻區，該低電阻區具有比該通道形成區低的電阻並包含摻雜劑，

其中，藉由將該摻雜劑透過該絕緣膜引入到該氧化物半導體膜中形成該低電阻區，

其中，該低電阻區的各者包括第一區域和第二區域，

其中，該第一區域未與該閘極電極層、該源極電極層和該汲極電極層重疊，

其中，該第二區域與該源極電極層或該汲極電極層重疊，且

其中，該第二區域中的電阻高於該第一區域中的電阻。

2.一種半導體裝置的製造方法，包括如下步驟：

形成氧化物半導體膜；

在該氧化物半導體膜上形成閘極絕緣膜及閘極電極層的疊層；

形成電連接至該氧化物半導體膜的源極電極層和汲極電極層；

在該氧化物半導體膜、該閘極絕緣膜及該閘極電極層上形成包含金屬元素的絕緣膜，該絕緣膜與該氧化物半導體膜的一部分接觸；以及

將該閘極絕緣膜及該閘極電極層用作掩模來將摻雜劑透過該絕緣膜引入到該氧化物半導體膜中，而在該氧化物半導體膜中形成包含該摻雜劑的低電阻區，

其中，該疊層與該氧化物半導體膜中的通道形成區重疊，

其中，該低電阻區的電阻比該通道形成區的電阻低，

其中，該通道形成區位於該低電阻區之間，

其中，該低電阻區的各者包括第一區域和第二區域，

其中，該第一區域未與該閘極電極層、該源極電極層和該汲極電極層重疊，

其中，該第二區域與該源極電極層或該汲極電極層重疊，且

其中，該第二區域中的電阻高於該第一區域中的電阻。

3.一種半導體裝置的製造方法，包括如下步驟：

形成氧化物半導體膜；

形成電連接至該氧化物半導體膜的源極電極層和汲極電極層；

在該氧化物半導體膜上形成閘極絕緣膜；

在該閘極絕緣膜上形成閘極電極層，其中該閘極電極層與該氧化物半導體膜中的通道形成區重疊；

在該氧化物半導體膜、該閘極絕緣膜及該閘極電極層上形成包含金屬元素的絕緣膜；以及

將該閘極電極層用作掩模來將摻雜劑透過該閘極絕緣膜及該絕緣膜引入到該氧化物半導體膜中，而在該氧化物半導體膜中形成包含該摻雜劑的低電阻區，

其中，該低電阻區的電阻比該通道形成區的電阻低，

其中，該通道形成區位於該低電阻區之間，

其中，該低電阻區的各者包括第一區域和第二區域，

其中，該第一區域未與該閘極電極層、該源極電極層和該汲極電極層重疊，

其中，該第二區域與該源極電極層或該汲極電極層重疊，且

其中，該第二區域中的電阻高於該第一區域中的電阻。

4.一種半導體裝置的製造方法，包括如下步驟：

形成氧化物半導體膜；

形成電連接至該氧化物半導體膜的源極電極層和汲極電極層；

在該氧化物半導體膜上形成具有包含金屬元素的絕緣膜的閘極絕緣膜；

在該閘極絕緣膜上形成閘極電極層，其中該閘極電極層與該氧化物半導體膜中的通道形成區重疊；以及

將該閘極電極層用作掩模來將摻雜劑透過該閘極絕緣膜引入到該氧化物半導體膜中，而在該氧化物半導體膜中形成包含該摻雜劑的低電阻區，

其中，該低電阻區的電阻比該通道形成區的電阻低，

其中，該通道形成區位於該低電阻區之間，

其中，該低電阻區的各者包括第一區域和第二區域，

其中，該第一區域未與該閘極電極層、該源極電極層和該汲極電極層重疊，

其中，該第二區域與該源極電極層或該汲極電極層重疊，且

其中，該第二區域中的電阻高於該第一區域中的電阻。

5.根據申請專利範圍第 1 至 4 項中任一項之半導體裝置的製造方法，其中該絕緣膜是氧化鋁膜。

6.根據申請專利範圍第 1 至 4 項中任一項之半導體裝置的製造方法，其中作為該金屬元素使用選自鋁、鈦、鉬、鎢、鉛、鉭、鐳、鋇、鎂、銦和鎳中的至少一種。

7.根據申請專利範圍第 1 至 4 項中任一項之半導體裝置的製造方法，其中作為該摻雜劑使用選自磷、砷、銻、硼、鋁、氮、氫、氦、氖、銲、氟、氯、鈦和鋅中的至少一種。

8.根據申請專利範圍第 1 至 3 項中任一項之半導體裝置的製造方法，還包括如下步驟：在形成該絕緣膜之前，對該氧化物半導體膜進行從該氧化物半導體膜脫離氫或水

分的加熱處理。

9.根據申請專利範圍第 4 項之半導體裝置的製造方法，還包括如下步驟：在形成該閘極絕緣膜之前，對該氧化物半導體膜進行從該氧化物半導體膜脫離氫或水分的加熱處理。

10.根據申請專利範圍第 8 項之半導體裝置的製造方法，還包括如下步驟：在該加熱處理之後，將氧引入到該氧化物半導體膜中。

11.根據申請專利範圍第 1 至 4 項中任一項之半導體裝置的製造方法，其中藉由選自離子植入法、離子摻雜法和電漿浸沒式離子植入法中的方法引入該摻雜劑。

圖 1A




圖 1B




圖 1C




圖 1D




圖 1E




圖 2A




圖 2B




圖 2C




圖 2D




圖 2E




圖 3A




圖 3B




圖 3C




圖 3D




圖 4A




圖 4B




圖 4C




圖 4D




圖 4E




圖 5A




圖 5B




圖 5C




圖 5D




圖 5E




圖 6A




圖 6B




圖 6C




圖 7A




圖 7B




圖 8A




圖 8B




圖 8C




圖 8D




圖 9A




圖 9B




圖 9C




圖 10A





圖 10B







圖12A




圖12B




圖12C




圖 13A




圖 13B




圖 13C




圖 13D




圖 13E




圖 13F

