

【公報種別】特許法第 17 条の 2 の規定による補正の掲載

【部門区分】第 7 部門第 2 区分

【発行日】平成22年12月2日(2010.12.2)

【公表番号】特表2010-512668(P2010-512668A)

【公表日】平成22年4月22日(2010.4.22)

【年通号数】公開・登録公報2010-016

【出願番号】特願2009-541506(P2009-541506)

【国際特許分類】

H 0 1 L 21/205 (2006.01)

H 0 1 L 29/78 (2006.01)

H 0 1 L 21/302 (2006.01)

H 0 1 L 27/092 (2006.01)

H 0 1 L 21/8238 (2006.01)

H 0 1 L 29/786 (2006.01)

H 0 1 L 21/336 (2006.01)

H 0 1 L 21/20 (2006.01)

【F I】

H 0 1 L 21/205

H 0 1 L 29/78 3 0 1 S

H 0 1 L 21/302 2 0 1 A

H 0 1 L 27/08 3 2 1 B

H 0 1 L 29/78 6 1 6 L

H 0 1 L 21/20

【手続補正書】

【提出日】平成22年10月18日(2010.10.18)

【手続補正 1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】

基板上に S i と C を含有するエピタキシャル層を形成する方法であって：

プロセスチャンバ内に基板を配置するステップと；

プロセスチャンバ内の圧力を約 2 0 0 トールより高く維持しつつ、該基板をシリコン源と、炭素源と、リン源にさらして、該基板の少なくとも一部にリンでドーブされた S i ：C エピタキシャル膜を形成するステップと；

該基板をエッチングガスにさらすことにより該基板を更に処理するステップと；  
を含む、前記方法。

【請求項 2】

該プロセスチャンバ内の圧力が、少なくとも約 3 0 0 トールに維持される、請求項 1 に記載の方法。

【請求項 3】

該プロセスチャンバ内の温度が、約 7 0 0 以下である、請求項 1 に記載の方法。

【請求項 4】

得られた該エピタキシャル膜が、該膜中に含有される全炭素の少なくとも約 5 0 % である置換型炭素を含有する、請求項 1 に記載の方法。

【請求項 5】

該リン源が、 $\text{PH}_3$ を含み、該エピタキシャル膜における該リン濃度が、少なくとも約  $1 \times 10^{20}$  原子 /  $\text{cm}^3$  である、請求項 1 に記載の方法。

【請求項 6】

該基板が、単結晶表面と、アモルファス表面、多結晶表面及びこれらの組み合わせより選ばれる少なくとも第二表面とを含み、ここで、エピタキシャル層が、該単結晶表面上に形成され、多結晶層が、該第二表面上に形成される、請求項 1 に記載の方法。

【請求項 7】

該エッチングガスが、 $\text{HCl}$ を含む、請求項 1 に記載の方法。

【請求項 8】

約 700 未満の温度で該エッチングガスにさらされる、請求項 7 に記載の方法。

【請求項 9】

基板上に  $\text{Si}$  と  $\text{C}$  を含有するエピタキシャル層を形成する方法であって：

単結晶表面と、アモルファス表面、多結晶表面及びこれらの組み合わせより選ばれる少なくとも第二表面とを含む基板をプロセスチャンバ内に配置するステップと；

該プロセスチャンバ内の圧力を約 200 トールを超える圧力に維持しつつ、該基板をシリコン源と、炭素源と、リン源と、エッチング源にさらして、該第二表面上に成長させることなく、該単結晶表面上にリンでドーピングされた  $\text{Si} : \text{C}$  エピタキシャル膜を形成させるステップと；

を含む、前記方法。

【請求項 10】

該第二表面が、誘電体表面を含み、該チャンバの温度が、約 700 未満に維持される、請求項 9 に記載の方法。

【請求項 11】

得られた該  $\text{Si} : \text{C}$  エピタキシャル膜のリン濃度が、約  $1 \times 10^{20}$  原子 /  $\text{cm}^3$  を超える、請求項 9 に記載の方法。

【請求項 12】

該  $\text{Si} : \text{C}$  エピタキシャル膜が、トランジスタ製造プロセスの製造ステップ中に堆積され：

プロセスチャンバ内で基板上にゲート誘電体を形成するステップと；

該ゲート誘電体上にゲート電極を形成するステップと；

該電極の反対側の基板上にソース/ドレイン領域を形成し、更に、ソース/ドレイン領域の間にチャンネル領域を画成するステップと；

該ソース/ドレイン領域上に直接リンでドーピングされたシリコンと炭素を含有する該エピタキシャル層を堆積させるステップと；

を含む、請求項 1 に記載の方法。

【請求項 13】

圧力が少なくとも約 300 トールに維持され、該プロセスチャンバ内の温度が、約 700 以下に維持され、得られた該エピタキシャル膜が、該膜中に含有される全炭素の少なくとも約 50 % である置換型炭素を含有する、請求項 12 に記載の方法。

【請求項 14】

該基板が、単結晶表面と、アモルファス表面、多結晶表面及びこれらの組み合わせより選ばれる少なくとも第二表面とを含み、ここで、エピタキシャル層が、該単結晶表面上に形成され、多結晶層が、該第二表面上に形成される、請求項 12 に記載の方法。

【請求項 15】

該エッチングガスが、 $\text{HCl}$ を含み、約 700 未満の温度で該エッチングガスにさらされる、請求項 9 に記載の方法。