

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2014-178785
(P2014-178785A)

(43) 公開日 平成26年9月25日(2014.9.25)

(51) Int.Cl. F I テーマコード(参考)
G05B 19/05 (2006.01) G05B 19/05 L 5H220

審査請求 未請求 請求項の数 8 O L (全 8 頁)

(21) 出願番号 特願2013-51113 (P2013-51113)
(22) 出願日 平成25年3月14日 (2013.3.14)

(71) 出願人 00006013
三菱電機株式会社
東京都千代田区丸の内二丁目7番3号
(74) 代理人 100094916
弁理士 村上 啓吾
(74) 代理人 100073759
弁理士 大岩 増雄
(74) 代理人 100127672
弁理士 吉澤 憲治
(74) 代理人 100088199
弁理士 竹中 考生
(72) 発明者 木本 寿郎
東京都千代田区丸の内二丁目7番3号 三
菱電機株式会社内
Fターム(参考) 5H220 AA02 BB11 CC06 CX05 FF09
JJ02 JJ12 JJ17 KK03 LL04

(54) 【発明の名称】 較正手順実行機能および較正手順表示機能付のプロセス入出力装置とその装置を用いた較正試験方法


(57) 【要約】

【課題】プロセス入出力装置の入力値に対する出力値の較正試験を容易にし、コスト低減したプロセス入出力装置を提供する。

【解決手段】較正手順実行機能および較正手順表示機能付のプロセス入出力装置3において、プロセス入出力装置3への入力値に対する出力値の較正試験時、較正手順実行機能の各スイッチ3a~3cが投入されるに基づき、較正手順表示機能の表示灯11~13が点灯し、プロセス入出力装置3は記憶する入力値の下限値から上限値に対する出力値の較正線cを作成する。

【選択図】 図1

図1



- 1: 演算機
- 2: PIOマスタ
- 3: PIO装置(較正手順実行/表示機能付のPIO装置)
- 3a: スタートS/W
- 3b: モードS/W
- 3c: ストップS/W
- 4: フィールドネットワーク
- 11: LED1
- 12: LED2
- 13: LED3
- 100: 制御装置

【特許請求の範囲】**【請求項 1】**

較正手順実行機能および較正手順表示機能付のプロセス入出力装置において、該プロセス入出力装置への入力値に対する出力値の較正試験が行われる際、前記較正手順実行機能を構成するスイッチの投入がなされるのに基づき、前記較正手順表示機能を構成する表示灯が点灯するとともに、前記プロセス入出力装置は前記入力値の下限値から上限値を記憶するとともに前記出力値の較正線を作成することを特徴とする較正手順実行機能および較正手順表示機能付のプロセス入出力装置。

【請求項 2】

前記スイッチはスタートスイッチ、モードスイッチ、ストップスイッチが設けられているとともに、前記表示灯には第 1、第 2、第 3 の表示灯が設けられており、前期スイッチのそれぞれの投入に対応して前記第 1、第 2、第 3 の表示灯がそれぞれに点灯し、前記プロセス入出力装置は前記モードスイッチが投入されている際に、前記較正線を作成することを特徴とする請求項 1 に記載の較正手順実行機能および較正手順表示機能付のプロセス入出力装置。

10

【請求項 3】

前記較正手順表示機能には加えて上位の入力値表示灯と、下位の入力値表示灯が設けられており、前記入力値の小数点以上の値を前記上位の入力値表示灯が、小数点以下の値を、前記下位の入力値表示灯が表示することを特徴とする請求項 2 に記載の較正手順実行機能および較正手順表示機能付のプロセス入出力装置。

20

【請求項 4】

前記較正手順実行機能は 1 個のスイッチによって構成されており、該スイッチが投入される押圧時間の長さが選択されることによって、スタート、モード、ストップの機能を発揮するものであり、前記較正手順表示機能は 1 個の表示灯によって構成されており、前記スイッチのスタート機能の発揮時に前記表示灯は点灯し、前記モード機能の発揮時に前記表示灯は点滅し、前記ストップ機能の発揮時に前記表示灯は消灯するとともに、前記モード機能の発揮時に前記較正線を作成することを特徴とする請求項 1 に記載の較正手順実行機能および較正手順表示機能付のプロセス入出力装置。

【請求項 5】

前記モード機能の発揮時に前記表示灯の点滅する周期は、前記下限値が入力されている場合と、前記上限値が入力されている場合とは異なることを特徴とする請求項 4 に記載の較正手順実行機能および較正手順表示機能付のプロセス入出力装置。

30

【請求項 6】

前記プロセス入出力装置に設けられた入力端子と出力端子の間にループバック手段が設けられ、前記入力値が正しく出力されるかが確認されることを特徴とする請求項 1 に記載の較正手順実行機能および較正手順表示機能付のプロセス入出力装置。

【請求項 7】

前記ループバック手段に代替して前記出力端子にパソコンが設けられていることを特徴とする請求項 6 に記載の較正手順実行機能および較正手順表示機能付のプロセス入出力装置。

40

【請求項 8】

請求項 1 から請求項 7 のいずれか 1 項に記載の較正手順実行機能および較正手順表示機能付のプロセス入出力装置によるプロセス入出力装置への入力値に対する出力値の較正試験方法。

【発明の詳細な説明】**【技術分野】****【0001】**

この発明は、発電所等におけるフィールドネットワークに接続される一般に P I O (P r o c e s s I n p u t O u t p u t) 装置と称されているプロセス入出力装置に関するものであり、特にプロセス入出力装置に設けられた、例えばアナログ入力部の入力値

50

に対するアナログ出力部からの出力値を測定する較正試験時の作業を容易化する較正手順実行機能および較正手順表示機能を備えたプロセス入出力装置とその装置を用いた較正試験方法に係るものである。

【背景技術】

【0002】

フィールドネットワークに接続されるプロセス入出力装置において、新規に発電プラント等を立ち上げる場合などに、監視制御盤に設置されたプロセス入出力装置のアナログ入出力回路およびデジタル入出力回路の各種試験には多大の労力が必要である。このプロセス入出力装置の立ち上げ試験の1例としての入出力点の健全性を確認する試験であって、タッチパネル式表示装置を有する監視制御部と入出力回路部とが設けられ、入出力回路部を介して監視制御部にプロセス信号を入力するデジタル制御装置において、入出力回路を試験する試験装置を備え、この試験装置は入出力点番号表示選択手段と入出力回路健全性判定手段とを有し、前記入出力点番号表示手段は入出力回路部の入力点あるいは出力点の番号を前記タッチパネル式表示装置の画面の所定の位置に表示するとともに、前記所定の位置に触れることにより点番号を選択し、前期入出力回路健全性判定手段は、前記選択された点番号の入力が監視制御部にプロセス信号として正しく入力されるか否か、あるいは出力点に正しく出力されるか否かを判定するデジタル制御装置が示されている（例えば特許文献1）。

10

【0003】

上記特許文献1はいわゆるプロセス入出力装置の入出力点間の接続回路の健全性を試験するものであり、プロセス入出力装置としてはこれ以外に、例えばアナログ入力値に対するアナログ出力値の較正試験、あるいはデジタル入力値に対するデジタル出力値の較正試験が必要であり、上記特許文献1にはこの試験に関する記載は示されていない。

20

この較正試験は、上記特許文献1に示されたデジタル制御装置と同様の構成の場合において、試験装置に較正用の試験値として、例えばプロセス入出力装置のアナログ入力端子に技術員が専用試験器具を用いて上記アナログ値を入力し、アナログ出力端子側に出力する値をプロセス入出力装置に記憶させる作業を繰り返す方法が一般的に行われている。

【先行技術文献】

【特許文献】

【0004】

30

【特許文献1】特関2008-59101号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら上記従来の方法では、プロセス入出力装置を設置する一般に複数台のデジタル制御装置と試験装置とは建屋1階と2階のようにかなり離れて設置されており、この較正試験には2名の技術員が必要であり、かつ両者間の情報伝達が電話等を介するものであることから、ミス発生の要因となっているという問題点がある。

【0006】

この発明は上記のような課題を解決するためになされたものであって、プロセス入出力装置の較正試験を1名の技術員によって実施可能とするとともに、較正試験を容易とし、コスト低減化した較正手順実行機能および較正手順表示機能付のプロセス入出力装置とその装置を用いた較正試験方法を提供することを目的とする。

40

【課題を解決するための手段】

【0007】

第1の発明は、較正手順実行機能および較正手順表示機能付のプロセス入出力装置において、該プロセス入出力装置の入力値に対する出力値の較正試験が行われる際、較正手順実行機能を構成するスイッチの投入がなされるのに基づき、較正手順表示機能を構成する表示灯が順次点灯するとともに、プロセス入出力装置は記憶する入力値の下限値から上限値に対する出力値の較正線を作成するものである。

50

【 0 0 0 8 】

第 2 の発明は、第 1 の発明による較正手順実行機能および較正手順表示機能付のプロセス入出力装置によるプロセス入出力装置への入力値に対する出力値の較正試験方法である。

【 発明の効果 】

【 0 0 0 9 】

第 1 の発明に係る較正手順実行機能および較正手順表示機能付のプロセス入出力装置は上記のような構成を採用しているため、較正試験の過程が可視化することが可能となり、較正作業のミスが防止でき、かつ較正試験作業が容易となって 1 名の技術員で担当可能となり、結果としてコストの低減が可能となるという効果がある。また第 2 の発明に係る較正試験方法も同様の効果を奏する。

【 図面の簡単な説明 】

【 0 0 1 0 】

【 図 1 】 実施の形態 1 による較正手順実行機能および較正手順表示機能付のプロセス入出力装置を示す図である。

【 図 2 】 実施の形態 1 による入力値に対する出力値を表す較正線を示す図である。

【 図 3 】 実施の形態 2 による較正手順実行機能および較正手順表示機能付のプロセス入出力装置を示す図である。

【 図 4 】 実施の形態 3 による較正手順実行機能および較正手順表示機能付のプロセス入出力装置を示す図である。

【 図 5 】 実施の形態 4 による較正手順実行機能および較正手順表示機能付のプロセス入出力装置を示す図である。

【 発明を実施するための形態 】

【 0 0 1 1 】

実施の形態 1 .

以下、この発明の実施の形態を図に基づいて説明する。図 1 は実施の形態 1 による制御装置 1 0 0 にフィールドネットワーク 4 を介して接続される較正手順実行機能および較正手順表示機能付のプロセス入出力装置 3 (以下、P I O 装置と称する)を示すブロック図である。制御装置 1 0 0 には、演算機 1 と、P I O 装置 3 を制御する P I O マスタ 2 とが設けられている。前記フィールドネットワーク 4 は Device Net Foundation Field Bus などが用いられる。較正試験を実行する為のスイッチであるスタートスイッチ 3 a (以下、スイッチは S / W と称する)、モードスイッチ 3 b (モード S / W 3 b)、ストップスイッチ 3 c (ストップ S / W 3 c) が較正手順実行機能として設けられており、これらのスイッチによって点灯される第 1、第 2、第 3 の表示灯である L E D 1、L E D 2、L E D 3 が較正手順表示機能として設けられている。前記スタート S / W 3 a の投入で L E D 1 が点灯し、モード S / W 3 b を投入すると前記 L E D 1 が消灯し L E D 2 が点灯する。さらにモード S / W 3 b の投入により L E D 2 が消灯し、L E D 3 が点灯する。ストップ S / W 3 c の投入により L E D 3 が消灯する。これらスタート S / W 3 a、モード S / W 3 b、ストップ S / W 3 c、L E D 1、L E D 2、L E D 3 をもって較正手順実行機能および較正手順表示機能と称する。

【 0 0 1 2 】

次に動作について説明する。P I O 装置 3 の図示省略した入出力回路の較正試験を開始しようとする際、スタート S / W 3 a の投入により L E D 1 が点灯し試験開始を表示する。次に P I O 装置 3 の図示省略した入出力回路を構成する、例えばアナログ入力端子にアナログ値を入力し、アナログ出力端子に出力されるアナログ値を計測する較正試験実行のモード S / W 3 b を投入すると L E D 2 が点灯し、較正試験実行中を表示する。

この較正試験の実施例について説明する。

数百点ないし数千点におよぶ入出力回路端子の内、ある 1 点のアナログ入出力端子への入力値の下限値を 4 m A、上限値を 2 0 m A とする。較正試験用の専用装置である定電流電源装置を用いて、外部からアナログ入力端子に下限値の 4 m A を入力、アナログ出力端

10

20

30

40

50

子側で検出される電流値を計測する。このアナログ出力端子側で検出値が例えば 4.12 mA とする。この入出力値を P I O 装置 3 は記憶する。次にモード S / W 3 b を再投入すると L E D 2 が消灯し、L E D 3 が点灯して上限値の較正試験実行中を表示する。外部からアナログ入力端子に上限値の 20 mA となるよう電流値を増加して入力、アナログ出力端子側での検出を行いその値が例えば 20.6 mA とする。これら入出力値を P I O 装置 3 は記憶する。

上記記憶した下限値および上限値の入力 / 出力値から P I O 装置 3 は図 2 に示す較正線 c を求める。この較正線 c は前記下限値 / 上限値の入力値に対する下限値 / 上限値の出力値間を直線で結んだものであり、この較正線 c 上に乗るデータを P I O 装置 3 が演算する、すなわち入力値に対する想定される出力値を演算する機能を有するので、入力する下限値 4 mA と上限値 20 mA 間の較正試験作業が不要となる。

この較正試験が完了するとストップ S / W 3 c を投入することで、L E D 3 が消灯する。

以上のように、この実施の形態 1 では較正手順実行機能および較正手順表示機能付の P I O 装置 3 であるので、較正試験の各ステップが表示され、較正試験が P I O 装置 3 の付近にて行うことが可能で従来 2 人の技術員が実行していた較正試験が 1 名の技術員で可能となる。また、P I O 装置 3 に入力値に対する想定される出力値を演算する機能を有するので、較正試験時間が大幅に短縮でき、コスト低減が可能となる。

尚、上記実施例ではアナログ値をもってアナログ入出力値の較正試験を説明したが、デジタル値でもってデジタル入出力値の較正試験であってもよい。

【 0 0 1 3 】

実施の形態 2 .

次に実施の形態 2 による高精度の較正試験を可能とする較正試験実行 / 表示機能付の P I O 装置を図 3 に基づいて説明する。

図 3 に示すようにこの実施の形態 2 の P I O 装置 3 は実施の形態 1 で示した図 1 の P I O 装置 3 に上位値表示 L E D 3 0 と下位値表示 L E D 3 1 を設けたものでありそれ以外は図 1 と同様である。前述した実施の形態 1 と同様の $4 \text{ mA} \sim 20 \text{ mA}$ のアナログ値の較正試験の動作について説明する。スタート S / W 3 a の投入により L E D 1 が点灯し較正試験開始を表示する。次にモード S / W 3 b を投入すると L E D 2 が点灯する。外部からまず 4.1 mA をアナログ入力端子に入力すると 6 個の上位入力値表示 L E D 3 0 は

、6 個の下位の入力値表示 L E D 3 1 は と点灯する。つまりこれら上位の入力値表示 L E D 3 0 が小数点以上の値を、下位の入力値表示 L E D 3 1 が少数点以下の値を、点灯 (点灯 $2 \sim 0 \times F$) させるので、現時点での入力値が判る仕組みである、この入力値に対するアナログ出力端子側での検出値、例えば 4.223 mA を P I O 装置 3 は記憶する。次に 20 mA の入力を促すためモードスイッチ 3 b を再投入すると L E D 3 が点灯する。外部からアナログ入力端子に 16.2 mA ($0 \times 10.2 \text{ mA}$) を入力すると上位の入力値表示 L E D 3 0 は

、下位の入力値表示 L E D 3 1 は となる。この時のアナログ出力端子側の検出値、例えば 20.6 mA を P I O 装置 3 は記憶するとともに、これらの記憶値から実施の形態 1 の図 2 で示したものと同等の較正線 c を演算する。但しこの実施の形態 2 は前述した実施の形態 1 に比較して、高精度の較正を行う場合に好適な機能を備えたのであり、前述した入力電流が実施の形態 1 の 4 mA に対して 4.1 mA とより小刻みにしている。上記較正試験が完了するとストップ S / W 3 を投入し、L E D 3、上位の入力値表示 L E D 3 0、下位の入力値表示 L E D 3 1 は消灯する。

以上のようにこの実施の形態 2 では、実施の形態 1 の効果に加え、入力する値が表示されるので較正試験における誤入力の発生が生じたとしても、容易に発見でき、かつ高精度の較正が可能となるという効果がある。

【 0 0 1 4 】

実施の形態 3 .

次に実施の形態 3 を図 4 に基づいて説明する。図 4 に示すようにこの実施の形態 3 の較

10

20

30

40

50

正手順実行機能および較正手順表示機能付の P I O 装置 3 は、前述した実施の形態 1 の 3 個の L E D 1 ~ L E D 3 に代替して 1 個の L E D 1 0 を、さらにスタート S / W 3 a、モード S / W 3 b、ストップ S / W 3 c に代替して 1 個の選択 S / W 3 d を設けたものである。

この選択 S / W 3 d はスイッチが投入される押圧時間の長さを選択することによって O N、O F F 機能が異なるものであり、例えば押圧時間 2 秒以内で O N、O F F すると実施の形態 1 に例示のスタート S / W 3 a、ストップ S / W 3 c の機能と同等の動作を行い、5 秒以上押し続けると実施の形態 1 に例示のモード S / W 3 b の投入時と同様の較正を行う。すなわち選択 S / W 3 d の O N により較正試験が開始され、前記 L E D 1 0 が点灯し、選択 S / W d のモード機能の選択により L E D 1 0 が点滅、ストップ選択により L E D 1 0 が消灯する。尚、前記モード機能の選択によって L E D 1 0 が点滅する周期は下限値が入力されている場合と、上限値が入力されている場合とは異なるようにしてもよい。すなわち下限値の場合は 1 回 / 2 秒、上限値の場合 3 回 / 2 秒のように点滅周期を変える構成とする。これ以外の較正試験の動作は前述した実施の形態 1 と同様であるので説明を省略する。このような構成を備えた実施の形態 3 の較正手順実行機能および較正手順表示機能付の P I O 装置 3 は、S / W と L E D の個数がそれぞれ 1 個となり、コストが低減するとともに装置が小型化されるという効果を加えて奏する。

【 0 0 1 5 】

実施の形態 4 .

次に実施の形態 4 を図 5 に基づいて説明する。図 5 に示すように、この実施の形態 4 の較正手順実行機能および較正手順表示機能付の P I O 装置 3 は、実施の形態 1 の図 1 において図示省略した入出力回路を構成する入力端子 2 1 と出力端子 2 2 を図 5 に示すとともにこの入力端子 2 1 と出力端子 2 2 の間にループバック手段 4 0 を設けたものであり、それ以外は図 1 と同様である。このようにこの実施の形態 4 ではループバック手段 4 0 を設けた較正手順実行機能および較正手順表示機能付の P I O 装置 3 であるので、入力端子 2 1 から入力した値が出力端子 2 2 で正しく出力されるかを確認することが可能となる。これ以外の動作は実施の形態 1 と同様であるので説明を省略する。尚、上記ループバック手段 4 0 に代替して出力端子 2 2 にパソコンを接続し、このパソコン上に出力値を表示する構成としてもよい。

このようにこの実施の形態 4 では、実施の形態 1 の効果に加え、正しく入力されたか否かを容易に確認できるという効果がある。

【 0 0 1 6 】

尚、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。


【 符号の説明 】

【 0 0 1 7 】

3 P I O 装置、3 a スタート S / W、3 b モード S / W、
3 c ストップ S / W、3 d 選択 S / W、4 フィールドネットワーク、
1 0 L E D、1 1 L E D 1、1 2 L E D 2、1 3 L E D 3、2 1 入力端子、
2 2 出力端子、3 0 上位の入力値表示 L E D、3 1 下位の入力値表示 L E D、
4 0 ループバック手段、C 較正線。

【 図 1 】


図1



- 1: 演算機
- 2: PIOマスタ
- 3: PIO装置(較正手順実行/表示機能付のPIO装置)
- 3a: スタートS/W
- 3b: モードS/W
- 3c: ストップS/W
- 4: フィールドネットワーク
- 11: LED1
- 12: LED2
- 13: LED3
- 100: 制御装置


【 図 2 】

図2



【 図 3 】


図3



- 30: 上位の入力値表示LED
- 31: 下位の入力値表示LED

【 図 4 】

図4



- 3d: 選択S/W
- 10: LED

【図5】

