

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第6938327号  
(P6938327)

(45) 発行日 令和3年9月22日 (2021.9.22)

(24) 登録日 令和3年9月3日 (2021.9.3)

(51) Int.Cl.

F I

H O 4 N 5/378 (2011.01)

H O 4 N 5/378

H O 4 N 5/374 (2011.01)

H O 4 N 5/374

H O 3 M 1/10 (2006.01)

H O 3 M 1/10

C

H O 3 M 1/56 (2006.01)

H O 3 M 1/56

G O 1 R 31/28 (2006.01)

G O 1 R 31/28

W

請求項の数 37 (全 44 頁) 最終頁に続く

(21) 出願番号 特願2017-202000 (P2017-202000)  
 (22) 出願日 平成29年10月18日 (2017.10.18)  
 (65) 公開番号 特開2018-121325 (P2018-121325A)  
 (43) 公開日 平成30年8月2日 (2018.8.2)  
 審査請求日 令和2年10月14日 (2020.10.14)  
 (31) 優先権主張番号 特願2017-11252 (P2017-11252)  
 (32) 優先日 平成29年1月25日 (2017.1.25)  
 (33) 優先権主張国・地域又は機関  
 日本国 (JP)

(73) 特許権者 000001007  
 キヤノン株式会社  
 東京都大田区下丸子3丁目30番2号  
 (74) 代理人 100094112  
 弁理士 岡部 譲  
 (74) 代理人 100101498  
 弁理士 越智 隆夫  
 (74) 代理人 100106183  
 弁理士 吉澤 弘司  
 (74) 代理人 100128668  
 弁理士 齋藤 正巳  
 (72) 発明者 河野 祥士  
 東京都大田区下丸子3丁目30番2号 キ  
 ヤノン株式会社内

最終頁に続く

(54) 【発明の名称】 固体撮像装置、撮像システム及び移動体

(57) 【特許請求の範囲】

【請求項 1】

アナログ信号である画素信号を出力する画素と、

前記画素信号をデジタル信号に変換してデジタル画素信号を生成する読み出し部と、

前記デジタル画素信号を記憶する記憶部と、

第1検査信号を前記記憶部に出力して前記記憶部に記憶させるように構成されていると  
 ともに、前記画素信号を前記デジタル信号に変換する際の前記記憶部の初期値に対応する  
 初期化信号を出力するように構成された第1検査信号出力部と、を有する

ことを特徴とする固体撮像装置。

【請求項 2】

前記第1検査信号出力部は、前記読み出し部を介さずにデジタル信号である前記第1検  
 査信号を前記記憶部に出力する

ことを特徴とする請求項1記載の固体撮像装置。

【請求項 3】

前記第1検査信号は、互いに異なる値を有する複数の検査パターンにより構成される

ことを特徴とする請求項1又は2記載の固体撮像装置。

【請求項 4】

前記第1検査信号出力部は、前記複数の検査パターンを順次、前記記憶部に出力して、  
 記憶させる

ことを特徴とする請求項3記載の固体撮像装置。

**【請求項 5】**

前記複数の検査パターンが、あるフレームの前記デジタル画素信号の出力が終了した後、かつ、次のフレームの前記デジタル画素信号の出力が開始する前の期間に前記記憶部から出力される

ことを特徴とする請求項 3 又は 4 記載の固体撮像装置。

**【請求項 6】**

前記複数の検査パターンのうちの 1 つの検査パターンが、第 1 のフレームの前記デジタル画素信号の出力が終了した後、かつ、前記第 1 のフレームの次の第 2 のフレームの前記デジタル画素信号の出力が開始する前の期間に前記記憶部から出力され、

前記複数の検査パターンのうちの別の 1 つの検査パターンが、前記第 2 のフレームの前記デジタル画素信号の出力が終了した後、かつ、前記第 2 のフレームの次の第 3 のフレームの前記デジタル画素信号の出力が開始する前の期間に前記記憶部から出力される

ことを特徴とする請求項 3 又は 4 記載の固体撮像装置。

**【請求項 7】**

前記第 1 検査信号出力部から出力された前記第 1 検査信号と、前記記憶部に記憶された前記第 1 検査信号とを比較することにより、前記記憶部の異常を判定する第 1 判定部を更に有する

ことを特徴とする請求項 1 乃至 6 のいずれか 1 項に記載の固体撮像装置。

**【請求項 8】**

前記第 1 判定部における第 1 判定結果は、あるフレームの前記デジタル画素信号の出力が終了した後、かつ、次のフレームの前記デジタル画素信号の出力が開始する前の期間に前記第 1 判定部から出力される

ことを特徴とする請求項 7 記載の固体撮像装置。

**【請求項 9】**

アナログ信号である第 2 検査信号を出力する第 2 検査信号出力部と、

前記第 2 検査信号又は前記画素信号が選択的に入力され、入力された信号をアナログ信号のまま増幅する増幅部と

を更に有し、

前記増幅部から出力された前記第 2 検査信号は、前記読み出し部によりデジタル信号に変換され、前記記憶部に記憶される

ことを特徴とする請求項 1 乃至 8 のいずれか 1 項に記載の固体撮像装置。

**【請求項 10】**

前記記憶部に記憶された前記第 2 検査信号は、あるフレームの前記デジタル画素信号の出力が終了した後、かつ、次のフレームの前記デジタル画素信号の出力が開始する前の期間に前記記憶部から出力される

ことを特徴とする請求項 9 記載の固体撮像装置。

**【請求項 11】**

前記第 2 検査信号出力部から出力された前記第 2 検査信号と、前記記憶部に記憶された前記第 2 検査信号とを比較することにより、前記増幅部の異常を判定する第 2 判定部を更に有する

ことを特徴とする請求項 9 又は 10 記載の固体撮像装置。

**【請求項 12】**

前記第 2 判定部における第 2 判定結果は、あるフレームの前記デジタル画素信号の出力が終了した後、かつ、次のフレームの前記デジタル画素信号の出力が開始する前の期間に前記第 2 判定部から出力される

ことを特徴とする請求項 11 記載の固体撮像装置。

**【請求項 13】**

複数の列をなすように配された複数の前記画素を有し、

前記記憶部は、前記複数の列に対応して設けられた複数のメモリを有し、

前記複数のメモリの各々は、前記複数の列のうちの対応する列に配された前記画素の前

10

20

30

40

50

記デジタル画素信号を記憶する

ことを特徴とする請求項 1 記載の固体撮像装置。

**【請求項 1 4】**

前記複数のメモリの各々に記憶された前記デジタル画素信号又は前記第 1 検査信号を列毎に順次出力回路に転送するための制御信号を前記記憶部に出力する走査回路を更に有する

ことを特徴とする請求項 1 3 記載の固体撮像装置。

**【請求項 1 5】**

前記記憶部に記憶された前記第 1 検査信号は、あるフレームの前記デジタル画素信号の出力が終了した後、かつ、次のフレームの前記デジタル画素信号の出力を開始する前の期間に前記記憶部から出力される

10

ことを特徴とする請求項 1 記載の固体撮像装置。

**【請求項 1 6】**

請求項 1 乃至 1 5 のいずれか 1 項に記載の固体撮像装置と、  
前記固体撮像装置から出力される信号を処理する信号処理部と  
を有することを特徴とする撮像システム。

**【請求項 1 7】**

前記記憶部に記憶された前記第 1 検査信号と期待値との比較結果に基づいて、前記固体撮像装置の異常を検出する異常検出部を更に有する

ことを特徴とする請求項 1 6 記載の撮像システム。

20

**【請求項 1 8】**

移動体であって、

請求項 1 乃至 1 5 のいずれか 1 項に記載の固体撮像装置と、

前記固体撮像装置の前記画素から出力される前記画素信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、

前記距離情報に基づいて前記移動体を制御する制御手段と  
を有することを特徴とする移動体。

**【請求項 1 9】**

前記記憶部に記憶された前記第 1 検査信号と期待値との比較結果に基づいて、前記固体撮像装置の異常を検出する異常検出部を更に有する

ことを特徴とする請求項 1 8 記載の移動体。

30

**【請求項 2 0】**

複数の列及び複数の行を含む行列を構成するように配された複数の画素と、

前記複数の列に対応して設けられ、対応する列に配された前記画素が出力する信号に基づく情報をデジタル値としてそれぞれが保持する複数のメモリと、

前記複数のメモリに、故障検査用の検査情報を供給する検査情報供給部と、

前記複数のメモリが保持する情報を出力する出力回路と、を有し、

前記出力回路は、前記複数の画素から出力された信号に基づく情報を行単位で出力し、

前記出力回路は、前記複数のメモリの一部に保持された前記検査情報を 1 行分の出力期間に相当する第 1 の期間に出力し、かつ、前記複数のメモリの他の一部に保持された前記検査情報を前記第 1 の期間とは別であって、1 行分の出力期間に相当する第 2 の期間に出力し、

40

前記第 1 の期間及び前記第 2 の期間は、それぞれ、あるフレームにおける前記出力回路による一の行の画素情報の出力動作と、前記フレームにおける前記出力回路による他の行の画素情報の出力動作の間の期間である

ことを特徴とする固体撮像装置。

**【請求項 2 1】**

前記複数のメモリのそれぞれが記憶可能な情報のビット数は、前記画素が出力する信号に基づく情報のビット数よりも多く、

前記出力回路は、一度に出力する情報のビット数が、前記画素が出力する信号に基づく

50

情報のビット数以下になるように、前記複数のメモリのそれぞれが記憶する情報をビット単位で分割して出力する

ことを特徴とする請求項 2 0 記載の固体撮像装置。

【請求項 2 2】

前記出力回路は、前記画素が出力する信号に基づく第 1 の画像データの出力と、前記画素が出力する信号に基づく第 2 の画像データの出力との間に、前記検査情報を供給した前記複数のメモリから前記複数のメモリが保持する情報を出力する

ことを特徴とする請求項 2 0 又は 2 1 記載の固体撮像装置。

【請求項 2 3】

前記第 2 の画像データは、前記第 1 の画像データの次に出力される画像データである

ことを特徴とする請求項 2 2 記載の固体撮像装置。

【請求項 2 4】

前記第 1 の画像データは第 1 のフレームの画像データであり、前記第 2 の画像データは前記第 1 のフレームの次の第 2 のフレームの画像データである

ことを特徴とする請求項 2 2 又は 2 3 記載の固体撮像装置。

【請求項 2 5】

前記第 1 の画像データ及び前記第 2 の画像データは、一のフレームの異なる行のデータである

ことを特徴とする請求項 2 2 又は 2 3 記載の固体撮像装置。

【請求項 2 6】

前記出力回路は、前記第 1 の画像データの出力と前記第 2 の画像データの出力との間に、前記複数のメモリが保持する前記検査情報の総てを出力する

ことを特徴とする請求項 2 2 乃至 2 5 のいずれか 1 項に記載の固体撮像装置。

【請求項 2 7】

前記出力回路は、前記第 1 の画像データの出力と前記第 2 の画像データの出力との間に、前記複数のメモリが保持する前記検査情報のうちの一部を出力する

ことを特徴とする請求項 2 2 乃至 2 5 のいずれか 1 項に記載の固体撮像装置。

【請求項 2 8】

前記複数のメモリのそれぞれは、前記画素から出力される光信号に基づく第 1 の情報を保持する第 1 のメモリと、前記画素から出力されるノイズ信号に基づく第 2 の情報を保持する第 2 のメモリとを有し、

前記出力回路は、前記第 1 のメモリに保持された情報に基づく第 1 のデジタル値から前記第 2 のメモリに保持された情報に基づく第 2 のデジタル値を差し引いた第 3 のデジタル値を出力する

ことを特徴とする請求項 2 0 乃至 2 7 のいずれか 1 項に記載の固体撮像装置。

【請求項 2 9】

前記画素が出力するアナログ信号を可変の A/D 変換ゲインでデジタル信号に変換する A/D 変換回路部を更に有し、

前記第 1 の情報は、前記光信号を、第 1 の A/D 変換ゲインでデジタル値に変換した情報であり、

前記第 2 の情報は、前記ノイズ信号を、第 2 の A/D 変換ゲインでデジタル値に変換した情報であり、

前記出力回路は、前記第 1 の A/D 変換ゲイン及び前記第 2 の A/D 変換ゲインを考慮して、前記第 3 のデジタル値を算出する

ことを特徴とする請求項 2 8 記載の固体撮像装置。

【請求項 3 0】

前記複数のメモリのそれぞれは、前記第 1 の A/D 変換ゲインと前記第 2 の A/D 変換ゲインとの関係を示す情報を保持する第 3 のメモリを更に有する

ことを特徴とする請求項 2 9 記載の固体撮像装置。

【請求項 3 1】

前記画素が出力する信号を可変の増幅率で増幅する増幅回路部を更に有し、  
前記第 1 の情報は、前記光信号を第 1 の増幅率で増幅した信号をデジタル値に変換した情報であり、

前記第 2 の情報は、前記ノイズ信号を第 2 の増幅率で増幅した信号をデジタル値に変換した情報であり、

前記出力回路は、前記第 1 の増幅率及び前記第 2 の増幅率を考慮して、前記第 3 のデジタル値を算出する

ことを特徴とする請求項 2 8 記載の固体撮像装置。

【請求項 3 2】

前記複数のメモリのそれぞれは、前記第 1 の増幅率と前記第 2 の増幅率との関係を示す情報を保持する第 3 のメモリを更に有する

ことを特徴とする請求項 3 1 記載の固体撮像装置。

【請求項 3 3】

前記検査情報供給部は、異なるタイミングで前記出力回路から情報が出力される少なくとも 2 つの前記メモリに、互いに異なる前記検査情報を供給する

ことを特徴とする請求項 2 0 乃至 3 2 のいずれか 1 項に記載の固体撮像装置。

【請求項 3 4】

請求項 2 0 乃至 3 3 のいずれか 1 項に記載の固体撮像装置と、  
前記固体撮像装置から出力される信号を処理する信号処理部と  
を有することを特徴とする撮像システム。

【請求項 3 5】

前記検査情報を供給した前記複数のメモリから出力された検査データと期待値との比較結果に基づいて前記固体撮像装置の異常を検出する異常検出部を更に有する

ことを特徴とする請求項 3 4 記載の撮像システム。

【請求項 3 6】

移動体であって、

請求項 2 0 乃至 3 3 のいずれか 1 項に記載の固体撮像装置と、

前記固体撮像装置の前記画素から出力される信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、

前記距離情報に基づいて前記移動体を制御する制御手段と  
を有することを特徴とする移動体。

【請求項 3 7】

前記検査情報を供給した前記複数のメモリから出力された検査データと期待値との比較結果に基づいて前記固体撮像装置の異常を検出する異常検出部を更に有する

ことを特徴とする請求項 3 6 記載の移動体。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、固体撮像装置、撮像システム及び移動体に関する。

【背景技術】

【0002】

近年、固体撮像装置の高性能化とともに信頼性の向上が求められている。特に、車載等の用途では、使用環境が厳しいうえ安全対策は極めて重要であり、機能安全対応として、故障検知機能を備えた撮像システムが求められている。それに伴い、固体撮像装置にも故障検知用の仕組みを組み込むことが必要とされている。

【0003】

特許文献 1 には、画素アレイ内にダーク画素を有するイメージセンサが開示されている。特許文献 1 のイメージセンサは、ダーク画素に所定の検証用電圧を印加した際の出力を、異常がない場合に予想される出力と照合することにより異常検出を行うことができると記載されている。

10

20

30

40

50

## 【 0 0 0 4 】

特許文献 2 には、画素信号をアナログ信号からデジタル信号に変換する機能を備えた固体撮像装置において、デジタル信号に変換した画素信号を保持する列メモリへのテスト信号の書き込みと読み出しとを行うことで列メモリの検査を行う技術が記載されている。

## 【 先行技術文献 】

## 【 特許文献 】

## 【 0 0 0 5 】

【 特許文献 1 】 米国特許出願公開第 2 0 1 3 / 0 0 2 7 5 6 5 号明細書

【 特許文献 2 】 特開 2 0 1 5 - 2 0 1 8 7 9 号公報

## 【 発明の概要 】

## 【 発明が解決しようとする課題 】

## 【 0 0 0 6 】

ダーク画素からの出力信号はアナログ信号であるため、読み出しにおいて読み出し回路のノイズが信号に含まれ得る。そのため、読み出し回路からの出力信号をアナログデジタル変換し、変換後のデジタル値をメモリに保持したとき、ノイズの影響により、特にメモリに保持される値の下位の桁の値が予想される値と異なる可能性がある。すなわち、異常検出用の信号にはノイズに起因する誤差が生じる場合がある。したがって、メモリに保持された値の下位の桁が予想される値と異なる場合には、読み出し回路の異常に起因するものであるのか、それともノイズによるものであるのかを判別することが困難となり得る。以上の理由により、ダーク画素からの出力を用いた異常検出において、異常の有無の判別が困難となる可能性がある。

## 【 0 0 0 7 】

そこで、本発明は、より精度の良い異常検出用の信号を出力可能な固体撮像装置を提供することを目的とする。

## 【 課題を解決するための手段 】

## 【 0 0 0 8 】

本発明の一観点によれば、アナログ信号である画素信号を出力する画素と、前記画素信号をデジタル信号に変換してデジタル画素信号を生成する読み出し部と、前記デジタル画素信号を記憶する記憶部と、第 1 検査信号を前記記憶部に出力して前記記憶部に記憶させるように構成されているとともに、前記画素信号を前記デジタル信号に変換する際の前記記憶部の初期値に対応する初期化信号を出力するように構成された第 1 検査信号出力部と、を有する固体撮像装置が提供される。

## 【 0 0 0 9 】

また、本発明の他の一観点によれば、アナログ信号である画素信号を出力する画素と、前記画素信号をデジタル信号に変換してデジタル画素信号を生成する読み出し部と、前記デジタル画素信号を記憶する記憶部と、第 1 検査信号を前記記憶部に出力して前記記憶部に記憶させるように構成されているとともに、前記画素信号を前記デジタル信号に変換する際の前記記憶部の初期値に対応する初期化信号を出力するように構成された第 1 検査信号出力部と、を有する固体撮像装置と、前記固体撮像装置から出力される信号を処理する信号処理部とを有する撮像システムが提供される。

## 【 0 0 1 0 】

また、本発明の更に他の一観点によれば、移動体であって、アナログ信号である画素信号を出力する画素と、前記画素信号をデジタル信号に変換してデジタル画素信号を生成する読み出し部と、前記デジタル画素信号を記憶する記憶部と、第 1 検査信号を前記記憶部に出力して前記記憶部に記憶させるように構成されているとともに、前記画素信号を前記デジタル信号に変換する際の前記記憶部の初期値に対応する初期化信号を出力するように構成された第 1 検査信号出力部と、を有する固体撮像装置と、前記固体撮像装置の前記画素から出力される前記画素信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、前記距離情報に基づいて前記移動体を制御する制御手段とを有する移動体が提供される。

## 【 0 0 1 1 】

また、本発明の更に他の一観点によれば、複数の列及び複数の行を含む行列を構成するように配された複数の画素と、前記複数の列に対応して設けられ、対応する列に配された前記画素が出力する信号に基づく情報をデジタル値としてそれぞれが保持する複数のメモリと、前記複数のメモリに、故障検査用の検査情報を供給する検査情報供給部と、前記複数のメモリが保持する情報を出力する出力回路と、を有し、前記出力回路は、前記複数の画素から出力された信号に基づく情報を行単位で出力し、前記出力回路は、前記複数のメモリの一部に保持された前記検査情報を 1 行分の出力期間に相当する第 1 の期間に出力し、かつ、前記複数のメモリの他の一部に保持された前記検査情報を前記第 1 の期間とは別であって、1 行分の出力期間に相当する第 2 の期間に出力し、前記第 1 の期間及び前記第 2 の期間は、それぞれ、あるフレームにおける前記出力回路による一の行の画素情報の出力動作と、前記フレームにおける前記出力回路による他の行の画素情報の出力動作の間の期間である固体撮像装置が提供される。

10

## 【 発明の効果 】

## 【 0 0 1 2 】

本発明によれば、より精度の良い異常検出用の信号を出力可能な固体撮像装置を提供することができる。

## 【 図面の簡単な説明 】

## 【 0 0 1 3 】

【 図 1 】 第 1 実施形態に係る固体撮像装置のブロック図である。

20

【 図 2 】 第 1 実施形態に係る画素の等価回路図である。

【 図 3 】 第 1 実施形態に係る固体撮像装置の 1 行分の読み出し動作を示す模式図である。

【 図 4 】 第 1 実施形態に係る固体撮像装置の垂直走査方法を示す模式図である。

【 図 5 】 第 1 実施形態に係る固体撮像装置から出力される画像データの模式図である。

【 図 6 】 第 1 実施形態に係る固体撮像装置を搭載した撮像システムの動作を示すフローチャートである。

【 図 7 】 第 2 実施形態に係る固体撮像装置のブロック図である。

【 図 8 】 第 2 実施形態に係る固体撮像装置から出力される画像データの模式図である。

【 図 9 】 第 2 実施形態に係る固体撮像装置を搭載した撮像システムの動作を示すフローチャートである。

30

【 図 1 0 】 第 3 実施形態に係る固体撮像装置のブロック図である。

【 図 1 1 】 第 3 実施形態に係る入力選択回路のブロック図である。

【 図 1 2 】 第 3 実施形態に係る固体撮像装置から出力される画像データの模式図である。

【 図 1 3 】 第 3 実施形態に係る固体撮像装置を搭載した撮像システムの動作を示すフローチャートである。

【 図 1 4 】 第 4 実施形態に係る固体撮像装置のブロック図である。

【 図 1 5 】 第 4 実施形態に係る固体撮像装置から出力される画像データの模式図である。

【 図 1 6 】 第 4 実施形態に係る固体撮像装置を搭載した撮像システムの動作を示すフローチャートである。

【 図 1 7 】 第 5 実施形態に係る固体撮像装置の概略構成を示すブロック図である。

40

【 図 1 8 】 第 5 実施形態に係る固体撮像装置における画素の構成例を示す回路図である。

【 図 1 9 】 第 5 実施形態に係る固体撮像装置におけるメモリ部、水平走査回路及び水平転送回路の構成例を示すブロック図（その 1 ）である。

【 図 2 0 】 第 5 実施形態に係る固体撮像装置におけるメモリ部、水平走査回路及び水平転送回路の構成例を示すブロック図（その 2 ）である。

【 図 2 1 】 第 5 実施形態に係る固体撮像装置におけるメモリ部、水平走査回路及び水平転送回路の構成例を示すブロック図（その 3 ）である。

【 図 2 2 】 第 5 実施形態に係る固体撮像装置における 1 行の読み出し動作を説明する概略図である。

【 図 2 3 】 第 5 実施形態に係る固体撮像装置の駆動方法を示す概略図である。

50

【図 2 4】固体撮像装置の外部の信号処理装置におけるデータの構成例を示す模式図である。

【図 2 5】第 5 実施形態に係る固体撮像装置の故障検知方法を示すフローチャートである。

【図 2 6】第 6 実施形態に係る固体撮像装置におけるメモリ部、水平走査回路及び水平転送回路の構成例を示すブロック図（その 1）である。

【図 2 7】第 6 実施形態に係る固体撮像装置におけるメモリ部、水平走査回路及び水平転送回路の構成例を示すブロック図（その 2）である。

【図 2 8】第 6 実施形態に係る固体撮像装置の駆動方法を示すタイミングチャートである。

10

【図 2 9】固体撮像装置の外部の信号処理装置におけるデータの構成例を示す模式図である。

【図 3 0】第 7 実施形態に係る固体撮像装置の概略構成を示すブロック図である。

【図 3 1】第 7 実施形態に係る固体撮像装置におけるメモリ部、水平走査回路及び水平転送回路の構成例を示すブロック図（その 1）である。

【図 3 2】第 7 実施形態に係る固体撮像装置におけるメモリ部、水平走査回路及び水平転送回路の構成例を示すブロック図（その 2）である。

【図 3 3】第 7 実施形態に係る固体撮像装置の駆動方法を示すタイミングチャートである。

【図 3 4】本発明の第 8 実施形態に係る固体撮像装置の駆動方法を示すタイミングチャートである。

20

【図 3 5】本発明の第 9 実施形態に係る移動体の構成を示す模式図である。

【図 3 6】本発明の第 9 実施形態に係る移動体のブロック図である。

【発明を実施するための形態】

【0014】

以下、添付図面を参照しながら本発明の好適な実施形態について説明する。各図において、同一の構成要素又は相互に対応する構成要素には同一の参照符号が付されている。また、以下の各実施形態において、重複する構成要素の説明は省略又は簡略化することがある。

【0015】

30

[第 1 実施形態]

図 1 は、本発明の第 1 実施形態に係る固体撮像装置 100 の概略構成を示すブロック図である。固体撮像装置 100 は、タイミングジェネレータ 102、垂直走査回路 103、比較回路部 104、カウンタ 105、列メモリ 106、水平走査回路 107、画像出力回路 108、電圧供給部 109 及び画素アレイ 110 を含む。

【0016】

画素アレイ 110 は、複数の行及び複数の列に渡って二次元状に配された複数の画素 101 を含む。垂直走査回路 103 は、複数の画素 101 を駆動するための複数の制御信号を行ごとに供給する。垂直走査回路 103 は、シフトレジスタ、アドレスデコーダなどの論理回路を含み得る。なお、図では簡略化のため、各行に対し 1 本の制御信号線のみが示されているが、実際には複数の制御信号線を含む。垂直走査回路 103 により選択された行の画素 101 は、画素アレイ 110 の各列に対応して設けられた垂直出力線を介して、比較回路部 104 にアナログ信号である画素信号を出力する。

40

【0017】

比較回路部 104 は、複数のサンプルホールド回路、複数の比較器、参照信号生成部等を含む。サンプルホールド回路及び比較器は、画素アレイの各列に対応して設けられる。カウンタ 105 はカウント動作を行ってカウント値を出力する。列メモリ 106 は画素アレイの各列に対応した記憶領域を有し、各記憶領域にはカウンタ 105 からのカウント値が入力される。

【0018】

50



比較回路部 104 に入力された画素信号は対応する列のサンプルホールド回路に保持される。参照信号生成部は、時間経過に応じて電圧が変化する参照信号を生成する。参照信号の波形には、例えばランプ信号が用いられ得る。比較器は、サンプルホールド回路に保持された画素信号と参照信号生成部から出力された参照信号と電圧の大小関係を比較し、大小関係が反転するとラッチ信号を出力する。カウンタ 105 は、参照信号の変化の開始からラッチ信号の出力までの時間に応じたカウント値を列メモリ 106 に記憶させる。このカウント値は、画素信号をデジタル信号に変換したものに相当する。すなわち、比較回路部 104、カウンタ 105 及び列メモリ 106 は、画素信号をアナログデジタル変換（以下、AD変換と呼ぶ）して記憶する読み出し部及び記憶部としての機能を有する。本明細書では、デジタル信号に変換された画素信号（デジタル画素信号）を、画像データと呼ぶ。複数の画像データによって、1つの画像が構成される。列メモリ 106 は、画素信号をAD変換して得られた画像データを記憶する記憶部としての機能を有する。通常、列メモリ 106 は複数ビットのデジタル信号を保持する。なお、上述の読み出し部において、参照信号は、比較回路部 104 の外部から入力されてもよい。

10

#### 【0019】

水平走査回路 107 は、列メモリ 106 に記憶された画像データを列ごとに順次画像出力回路 108 に転送するための制御信号を列メモリ 106 に出力する。画像出力回路 108 は、列メモリ 106 から転送される画像データを固体撮像装置 100 の外部の信号処理部（不図示）に出力する。電圧供給部 109 は、列メモリ 106 の各列の各ビットに対応する記憶領域に所望のレベルの電圧を供給することにより、記憶されているデジタル値を所望の値に設定することができる。これにより、電圧供給部 109 は、列メモリ 106 の初期化を行い、更に列メモリ 106 にデジタル信号である第1検査信号を供給する第1検査信号出力部として機能する。電圧供給部 109 は、列メモリ 106 の各列の各ビットの値を「0」にする電圧（例えば、0V等の固定電圧）を供給することにより初期化を行うことができる。第1検査信号の供給については後述する。

20

#### 【0020】

タイミングジェネレータ 102 は、垂直走査回路 103、カウンタ 105、水平走査回路 107 及び電圧供給部 109 にタイミング信号を供給し、各部の動作タイミングを制御する。

#### 【0021】

図2は、第1実施形態に係る画素 101 の等価回路図である。図2には、画素アレイ 110 内の同一列の2つの画素 101 が抜き出して示されている。画素 101 は、光電変換部 PD、転送トランジスタ M1、リセットトランジスタ M2、増幅トランジスタ M3 及び選択トランジスタ M4 を含む。光電変換部 PD は、例えばフォトダイオードである。光電変換部 PD のフォトダイオードは、アノードがグラウンドに接続され、カソードが転送トランジスタ M1 のソースに接続されている。転送トランジスタ M1 のドレインは、リセットトランジスタ M2 のソース及び増幅トランジスタ M3 のゲートに接続されている。転送トランジスタ M1 のドレイン、リセットトランジスタ M2 のソース及び増幅トランジスタ M3 のゲートの接続ノードは、フローティングディフュージョン FD を構成する。リセットトランジスタ M2 のドレイン及び増幅トランジスタ M3 のドレインは、電源電圧端子 VDD に接続されている。増幅トランジスタ M3 のソースは、選択トランジスタ M4 のドレインに接続されている。選択トランジスタ M4 のソースは、垂直出力線に接続されている。

30

40

#### 【0022】

垂直走査回路 103 は、転送トランジスタ M1 のゲート、リセットトランジスタ M2 のゲート、及び選択トランジスタ M4 のゲートにそれぞれ制御信号 PTX、PRES、PSEL を供給する。各トランジスタがN型トランジスタで構成される場合、垂直走査回路 103 からハイレベルの制御信号が供給されると対応するトランジスタがオンとなり、垂直走査回路 103 からローレベルの制御信号が供給されると対応するトランジスタがオフとなる。

50

## 【 0 0 2 3 】

光電変換部 P D は、入射光をその光量に応じた量の電荷に変換（光電変換）するとともに、生じた電荷を蓄積する。転送トランジスタ M 1 は、オンになることにより光電変換部 P D の電荷をフローティングディフュージョン F D に転送する。フローティングディフュージョン F D は、その容量による電荷電圧変換によって、光電変換部 P D から転送された電荷の量に応じた電圧となる。増幅トランジスタ M 3 は、ドレインに電源電圧が供給され、ソースに選択トランジスタ M 4 を介して図示しない電流源からバイアス電流が供給される構成となっており、ゲートを入力ノードとするソースフォロワ回路を構成する。これにより増幅トランジスタ M 3 は、フローティングディフュージョン F D の電圧に基づく電圧 V L I N E を、選択トランジスタ M 4 を介して、画素信号として垂直出力線に出力する。リセットトランジスタ M 2 は、オンになることによりフローティングディフュージョン F D を電源電圧に応じた電圧にリセットする。

10

## 【 0 0 2 4 】

なお、トランジスタのソースとドレインの呼称は、トランジスタの導電型や着目する機能等に応じて異なることがあり、上述のソースとドレインとは逆の名称で呼ばれることもある。

## 【 0 0 2 5 】

図 3 は、第 1 実施形態に係る固体撮像装置 1 0 0 の 1 行分の読み出し動作を示す模式図である。図 3 を参照しつつ、固体撮像装置 1 0 0 のある 1 行分の読み出し動作を説明する。まず、期間 T 1 において、画素信号の読み出しが行われる。当該行の画素 1 0 1 は、画素信号を垂直出力線に出力する。画素信号は比較回路部 1 0 4 に入力され、サンプルホールド回路に保持される。次に、期間 T 2 において、比較回路部 1 0 4、カウンタ 1 0 5 及び列メモリ 1 0 6 において上述の方法により A D 変換が行われ、これにより得られたデジタル信号の画像データが列メモリ 1 0 6 に記憶される。次に、期間 T 3 において、水平走査回路 1 0 7 の走査に応じて列メモリ 1 0 6 から画像出力回路 1 0 8 への画像データの読み出しが行われる。その後、期間 T 4 において、電圧供給部 1 0 9 は、列メモリ 1 0 6 の各列の各ビットの値を「 0 」にする電圧（例えば、0 V 等の固定電圧）を供給することにより初期化を行う。

20

## 【 0 0 2 6 】

図 4 は、第 1 実施形態に係る固体撮像装置 1 0 0 の垂直走査方法を示す模式図である。図 4 に示す垂直走査方法は、動画撮影時における画像取得のための走査の概略を 2 フレーム分だけ抜き出して示したものである。図 4 では、全期間にわたって画素 1 0 1 に光が入射されているものとし、メカニカルシャッタによる遮光は考慮しないものとする。図 4 のハッチングが施された枠はシャッタ走査を示している。シャッタ走査とは、画素 1 0 1 の光電変換部 P D をリセットする電子シャッタ動作を各行について順次行う走査である。より具体的には、ハッチングが施された枠で示された期間において、対応する行の画素 1 0 1 内の転送トランジスタ M 1 及びリセットトランジスタ M 2 がともにオン状態となる。これにより、光電変換部 P D に蓄積された電荷が電源電圧端子 V D D から排出され、光電変換部 P D がリセットされる。この電子シャッタ動作の後、光電変換部 P D は入射光を光電変換することにより生じた電荷を蓄積する。電子シャッタ動作の後、所定の期間が経過した後、図 3 に示した読み出し動作を各行について順次行う、読み出し走査が行われる。シャッタ走査から読み出し走査までの期間が蓄積期間であり、蓄積期間の長さが各行について同一となるように走査のタイミングが設定される。

30

40

## 【 0 0 2 7 】

読み出し走査が終了してから、次の読み出し走査が開始するまでの期間において、列メモリ 1 0 6 への画像データの書き込みは行われない。そのため、この期間を列メモリ 1 0 6 の異常を検査する列メモリ検査期間とする。列メモリ 1 0 6 の初期化の際には電圧供給部 1 0 9 は、各ビットに「 0 」を与える電圧を入力しているが、列メモリ検査期間においては、少なくとも一部のビットに「 1 」を与える電圧（例えば、列メモリ 1 0 6 の電源電圧と同じ電圧）を入力することもできる。これにより、電圧供給部 1 0 9 は、所定のメモ

50

リ検査パターンのビット配列を列メモリ106に記憶させることができる。列メモリ106のメモリ検査パターンとしては、全ての列の列メモリ106の各ビットに「0」を入力する例、全ての列の列メモリ106の各ビットに1を入力する例が挙げられる。また、隣接列間でのショートを検査するため、ある列の列メモリ106には上位ビットから順に「0101・・・」を入力し、これと隣接する列の列メモリ106には上位ビットから順に「1010・・・」を入力する例も挙げられる。また、1列の中でのショートを検査するため、1列の記憶領域に「0101・・・」を入力し、その後、「1010・・・」と異なる値を入力してこれらと比較する例も挙げられる。このように、電圧供給部109は、互いに異なるビット配列のパターンを有する複数のメモリ検査パターンによる電圧の供給が可能である。

10

#### 【0028】

以上述べたように、本実施形態の電圧供給部109は、これらの複数のメモリ検査パターンのうちの1又は2以上を含む第1検査信号を列メモリ106の各ビットに対して記憶させることができる。第1検査信号が互いに異なる値を有する複数のメモリ検査パターンを含む場合、電圧供給部109は、当該複数のメモリ検査パターンを、列メモリ106に順次出力し、記憶させる。この信号は読み出し部を介さずにデジタル信号で供給されるため、どの桁のビットに対しても外部のノイズの影響を受けずに列メモリ106に記憶される。したがって、本実施形態によれば、ダーク画素から出力される信号等のアナログ信号をAD変換して検査信号とする場合と比較して、より高精度な検査信号を列メモリ106に記憶させることが可能となる。これにより、列メモリ106に入力したメモリ検査パターンと列メモリ106から出力されるメモリ検査パターンとを照合することによる異常検出をより高精度に行うことができる。

20

#### 【0029】

図5(a)乃至図5(d)は、第1実施形態に係る固体撮像装置100の画像出力回路108から出力される多数のフレームの画像データのうちの1つ又は複数のフレームの画像データの構成を示す模式図である。図5(a)に示される領域501は固体撮像装置100で取得された画像データを示している。領域502-1乃至502-4は4種類のメモリ検査パターンのデータを示している。このように、図5(a)に示されるように、メモリ検査パターンのデータは、1フレームの画像データに付加されて出力され得る。また、図5(a)に示す例では、メモリ検査パターンのデータは、画像データよりも下側に付加されており、すなわち、メモリ検査パターンのデータの出力後に出力されている。しかしながら、この順序は逆でもよく、図5(b)に示されるようにメモリ検査パターンのデータは、画像データよりも上側に付加されていてもよい。言い換えると、画像データの出力よりも前にメモリ検査パターンのデータが出力されてもよい。なお、本明細書では、図5(a)乃至図5(d)等のフレームの構成を示す模式図において、矩形の領域によって示される信号は、図中上側から順次、出力されたものであるものとする。すなわち、これらの模式図は、データの出力の順序を示している。より具体的には、図5(a)は、メモリ検査パターンが、ある1フレームの画像データの出力が終了した後に列メモリ106から出力されることを示している。図5(b)は、メモリ検査パターンが、ある1フレームの画像データの出力が開始するよりも前に列メモリ106から出力されることを示している。また、図5(a)、図5(b)に示される信号の出力の前後には、他のフレームの画像データの出力が行われている。これらを言い換えると、図5(a)及び図5(b)において、メモリ検査パターンは、あるフレームの画像データの出力が終了した後、かつ、次のフレームの画像データの出力が開始する前の期間に列メモリ106から出力されている。

30

40

#### 【0030】

列メモリ検査期間が列メモリ検査パターンの列メモリ106への入力及び出力に必要とする所要時間よりも長い場合には、図5(a)又は図5(b)に示されるように、1フレームの画像に全ての列メモリ検査パターンを付加することができる。列メモリ検査期間が上述の所要時間よりも短い場合には、1フレームの画像に全てのメモリ検査パターンのデ

50

ータを付加するための時間が確保できなくなる。しかしながら、この場合にも、図5(c)又は図5(d)に示されるように、複数のメモリ検査パターンを複数の画像データに分割して付加することで同様に列メモリ106の検査を行うことができる。図5(c)に示す例において、領域501-1から501-4は、1フレーム目から4フレーム目の画像データを示している。図5(c)では、1フレーム目から4フレーム目の画像データにメモリ検査パターンのデータが1つずつ付加されている。また、図5(d)に示す例のように、1フレーム目と2フレーム目の画像データに2つずつメモリ検査パターンを付加する構成であってもよく、列メモリ検査期間の長さとして上述の所要時間の関係に応じて適宜最適な構成を選択することができる。

#### 【0031】

図6は、第1実施形態に係る固体撮像装置100を含む撮像システムの動作を示すフローチャートである。固体撮像装置100が搭載される撮像システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、車載カメラ等が挙げられる。また、固体撮像装置100が搭載される撮像システムは、後述する実施形態で述べる車両等の移動体に含まれるものであってもよい。図6に示す動作は、主として固体撮像装置100と撮像システム内に設けられた信号処理部とにより行われる動作である。

#### 【0032】

ステップS600において、固体撮像装置100は、図3、図4等を参照して説明した動作を行い、画像データを取得する。次にステップS610において、固体撮像装置100は、1又は2以上のメモリ検査パターンを含む第1検査信号を画像データに付加して撮像システムの信号処理部に出力する。この動作は、列メモリ検査期間内に行われる。

#### 【0033】

画像処理部には列メモリ106に異常がない場合に期待される第1検査信号の値(以下、異常が無い場合に期待される値を期待値と呼ぶ)があらかじめ保持されている。ステップS620において、画像処理部は、固体撮像装置100から出力された画像データに含まれる第1検査信号と期待値とを照合して一致判定を行う。画像データ中の第1検査信号と期待値とが一致する場合(ステップS620においてYes)には、撮像システムは、列メモリ106が正常であると判定(ステップS630)し、ステップS600に移行して画像データの取得を継続する。画像データ中の第1検査信号と期待値とが一致しない場合(ステップS620においてNo)には、撮像システムは、列メモリ106が異常であると判定し、固体撮像装置100の異常を示す警報を発報して(ステップS640)、ステップS650に移行する。この警報の発報は、例えば撮像システムに設けられた表示装置に異常状態であることを表示する等の方法によりユーザに異常の発生を認知させることを含み得る。その後、ステップS650において、撮像システムは、固体撮像装置100の動作を停止する。

#### 【0034】

以上のように、本実施形態によれば、より精度の良い異常検出用の信号を出力可能な固体撮像装置が提供される。この信号を用いて異常検出を行うことでより精度よく固体撮像装置の異常検出が可能となる。

#### 【0035】

#### [第2実施形態]

図7は、本発明の第2実施形態に係る固体撮像装置100の概略構成を示すブロック図である。本実施形態の固体撮像装置100には、第1実施形態の構成に加えて、第1判定部701が更に設けられている。第1判定部701は、第1実施形態におけるステップS620に相当する一致判定を行い、その一致判定結果である第1判定結果を出力する機能を有する回路である。この一致判定を行うため、第1判定部701には、電圧供給部109から出力される第1検査信号が入力される。この第1検査信号は一致判定における比較対象である期待値として用いられる。また、第1判定部701には、列メモリ106に記憶され、その後列メモリ106から出力される第1検査信号も入力される。これにより、第1判定部701は、列メモリ106から出力された第1検査信号と期待値との一致判定

10

20

30

40

50

を行うことができる。

【0036】

図8(a)乃至図8(e)は、第2実施形態に係る固体撮像装置100の画像出力回路108から出力される1フレームの画像データの構成を示す模式図である。領域801-1乃至801-4は各メモリ検査パターンに対する第1判定部701での判定の結果を示す第1判定結果のデータを示している。図8(a)に示されるように、第1判定結果のデータは、1フレームの画像データに付加されて出力され得る。また、図8(a)に示す例では、第1判定結果のデータは、画像データよりも下側に付加されており、すなわち、画像データの出力後に出力されている。しかしながら、この順序は逆でもよく、図8(b)に示されるように第1判定結果のデータは、画像データよりも上側に付加されていてもよい。言い換えると、画像データの出力よりも前に第1判定結果のデータが出力されてもよい。

10

【0037】

また、第1実施形態の場合と同様に、列メモリ検査期間が所要時間よりも短い場合には、図8(c)、図8(d)のように各メモリ検査パターンに対する第1判定結果を複数の画像データに分割して付加することで列メモリ106の検査を行うことができる。なお、各メモリ検査パターンに対する判定結果が全て正常であるか、あるいは少なくとも1つが異常であるかを示すデータを第1判定結果とすることにより、判定結果のデータの個数を削減してもよい。図8(e)には、このようにして1個に削減した第1判定結果を領域802として示した例が図示されている。

20

【0038】

図9は、第2実施形態に係る固体撮像装置100を含む撮像システムの動作を示すフローチャートである。図6と同様の動作が行われるステップについては説明を省略又は簡略化することがある。

【0039】

ステップS910において、電圧供給部109は第1検査信号を列メモリ106と第1判定部701に出力する。列メモリ106は、第1検査信号を記憶し、その後、記憶した第1検査信号を第1判定部701に出力する。電圧供給部109から直接第1判定部701に出力された第1検査信号は一致判定における比較対象である期待値として用いられる。

30

【0040】

ステップS920において第1判定部701は、列メモリ106から出力された第1検査信号と期待値とを照合して一致判定を行う。列メモリ106から出力された第1検査信号と期待値とが一致する場合(ステップS920においてYes)には、撮像システムは、列メモリ106が正常であると判定(ステップS930)する。その後、ステップS940において、第1判定部701は、列メモリ106が正常であるという第1判定結果のデータを画像データに付加し、画像出力回路108は、第1判定結果のデータが付加された画像データを出力する。その後、処理はステップS600に移行して画像データの取得を継続する。

【0041】

列メモリ106から出力された第1検査信号と期待値とが一致しない場合(ステップS920においてNo)には、撮像システムは、列メモリ106が異常であると判定する(ステップS950)。その後、ステップS960において、第1判定部701は、列メモリ106が異常であるという第1判定結果のデータを画像データに付加し、画像出力回路108は、第1判定結果のデータが付加された画像データを出力する。この画像データを受けて撮像システムは、固体撮像装置100の異常を示す警報を発報し、固体撮像装置100の動作を停止する(ステップS970)。なお、画像データへの第1判定結果のデータの付加は画像出力回路108が行ってもよい。

40

【0042】

以上のように、本実施形態によれば、より精度の良い異常検出用の信号を用いて異常検

50

出を行うことにより、精度よく固体撮像装置の異常検出を行うことが可能となる。

【 0 0 4 3 】

[ 第 3 実施形態 ]

図 1 0 は、本発明の第 3 実施形態に係る固体撮像装置 1 0 0 の概略構成を示すブロック図である。本実施形態の固体撮像装置 1 0 0 には、第 1 実施形態の撮像装置に加えて、読み出す信号を選択する入力選択回路 1 0 0 1 及び入力された画素信号をアナログ信号のまま列ごとに増幅する列増幅回路 1 0 0 2 ( 増幅部 ) を更に有する。

【 0 0 4 4 】

図 1 1 は、第 3 実施形態に係る入力選択回路 1 0 0 1 のブロック図である。クリップ回路内部に入力選択回路 1 0 0 1 は、電圧源 1 1 0 1 と、各列に対応して設けられたセクタ 1 1 0 2 とを有する。電圧源 1 1 0 1 は、所定の固定電圧を第 2 検査信号として各セクタ 1 1 0 2 に出力する。すなわち、電圧源 1 1 0 1 は、アナログ信号である第 2 検査信号を供給する第 2 検査信号出力部として機能する。各セクタ 1 1 0 2 の一方の入力端子には、垂直出力線を介して画素信号が入力される。各セクタ 1 1 0 2 の他方の入力端子には、電圧源 1 1 0 1 からの第 2 検査信号が入力される。各セクタ 1 1 0 2 は、第 2 検査信号又は画素信号を選択的に列増幅回路 1 0 0 2 に出力する。第 2 検査信号は、列増幅回路 1 0 0 2 の検査を行うための検査パターン ( 列増幅回路検査パターン ) である。各セクタ 1 1 0 2 は、列増幅回路 1 0 0 2 等の検査を行うタイミングで、第 2 検査信号を選択して出力する。

【 0 0 4 5 】

セクタ 1 1 0 2 によって選択され、出力された第 2 検査信号は、比較回路部 1 0 4 に入力され、画素信号と同様の手順により A D 変換が行われる。A D 変換によりデジタル信号に変換された第 2 検査信号は、列メモリ 1 0 6 に記憶され、画像データに付加されて固体撮像装置 1 0 0 の外部に出力される。本実施形態において、第 1 実施形態で述べた列メモリ 1 0 6 の検査も行われ得るが、第 1 実施形態と同様であるため説明を省略する。

【 0 0 4 6 】

図 1 2 ( a ) 乃至図 1 2 ( e ) は、第 3 実施形態に係る固体撮像装置 1 0 0 の画像出力回路 1 0 8 から出力される 1 フレームの画像データの構成を示す模式図である。領域 1 2 0 1 は、A D 変換後の第 2 検査信号のデータを示している。すなわち、本実施形態では、図 5 ( a ) 乃至図 5 ( d ) に示される画像データ及びメモリ検査パターンに加えて、列増幅回路検査パターンを更に付加して出力する。図 1 2 ( a ) に示されるように、列増幅回路検査パターンのデータは、1 フレームの画像データに付加されて出力される。また、図 1 2 ( a ) に示す例では、列増幅回路検査パターンのデータは、画像データよりも下側に付加されており、すなわち、画像データの出力後に出力されている。しかしながら、この順序は逆でもよく、図 1 2 ( b ) に示されるように列増幅回路検査パターンのデータは、画像データよりも上側に付加されていてもよい。言い換えると、画像データの出力よりも前に列増幅回路検査パターンのデータが出力されてもよい。更に、図 1 2 ( c ) に示されるように、メモリ検査パターンと列増幅回路検査パターンの順序は図 1 2 ( a ) と逆であってもよく、この順序は限定されない。

【 0 0 4 7 】

また、第 1 実施形態のように複数のメモリ検査パターンを複数の画像データに分割して付加する場合には、図 1 2 ( d ) に示されるように当該複数の画像データのうちの 1 つに列増幅回路検査パターンを付加してもよい。また、図 1 2 ( e ) に示されるように、メモリ検査パターンが付加されていない画像データに列増幅回路検査パターンを付加してもよい。

【 0 0 4 8 】

図 1 3 は、第 3 実施形態に係る固体撮像装置 1 0 0 を含む撮像システムの動作を示すフローチャートである。図 6 又は図 9 と同様の動作が行われるステップについては説明を省略又は簡略化することがある。

【 0 0 4 9 】

ステップS 1 3 1 0において、固体撮像装置1 0 0は、読み出し部によりA D変換された第2検査信号を画像データに付加する。その後、ステップS 6 1 0において、第1実施形態と同様に、固体撮像装置1 0 0は、第1検査信号を画像データに付加して撮像システムの信号処理部に出力する。なお、ステップS 1 3 1 0とステップS 6 1 0の順序は逆であってもよい。

【0 0 5 0】

画像処理部には第1検査信号の期待値と第2検査信号の期待値があらかじめ保持されている。ステップS 1 3 2 0において、画像処理部は、画像データに含まれる第1検査信号と第1検査信号の期待値とを照合する一致判定と、更に、画像データに含まれる第2検査信号と第2検査信号の期待値とを照合する一致判定とを行う。

10

【0 0 5 1】

これらの双方が一致する場合（ステップS 1 3 2 0においてY e s）には、撮像システムは、列メモリ1 0 6及び列増幅回路1 0 0 2が正常であると判定（ステップS 1 3 3 0）し、ステップS 6 0 0に移行して画像データの取得を継続する。

【0 0 5 2】

一致判定において少なくとも一方が一致しない場合（ステップS 1 3 2 0においてN o）には、撮像システムは、列メモリ1 0 6又は列増幅回路1 0 0 2が異常であると判定し、固体撮像装置1 0 0の異常を示す警報を発報する（ステップS 1 3 4 0）。その後、処理はステップS 6 5 0に移行する。ステップS 6 5 0において、撮像システムは、固体撮像装置1 0 0の動作を停止する。

20

【0 0 5 3】

以上のように、本実施形態によれば、第1実施形態で述べた列メモリ1 0 6の検査に係る効果に加え、列増幅回路1 0 0 2の検査を行うことができる。これにより、より精度よく固体撮像装置の異常検出を行うことが可能となる。

【0 0 5 4】

なお、第2検査信号は、比較回路部1 0 4等からなる読み出し部を経由して出力されるので、読み出し部に起因するノイズを含み得る。したがって、第2検査信号を用いた一致判定においては、このノイズによる誤差を考慮して判定を行うことが望ましい。たとえば、想定されるノイズによる誤差以上に期待値との不一致がある場合に異常と判定するといった判定基準が用いられ得る。

30

【0 0 5 5】

また、第2検査信号による検査対象は列増幅回路1 0 0 2に限定されず、画素信号が伝達される経路内に設けられた要素、例えば垂直信号線、入力選択回路1 0 0 1等も検査対象とすることができる。

【0 0 5 6】

[第4実施形態]

図1 4は、本発明の第4実施形態に係る固体撮像装置1 0 0の概略構成を示すブロック図である。本実施形態の固体撮像装置1 0 0には、第3実施形態の構成に加えて、判定回路1 4 0 2が更に設けられている。判定回路1 4 0 2は、第2実施形態の第1判定部7 0 1と同様の機能を有する第1判定部7 0 1と、第2判定部1 4 0 1とを含む。

40

【0 0 5 7】

判定回路1 4 0 2は、第3実施形態におけるステップS 1 3 2 0に相当する一致判定を行い、その一致判定結果である第1判定結果及び第2判定結果を出力する機能を有する回路である。この一致判定を行うため、第1判定部7 0 1には、電圧供給部1 0 9から出力される第1検査信号が入力される。また、第2判定部1 4 0 1には、入力選択回路1 0 0 1の電圧源1 1 0 1から出力される第2検査信号が入力される。この第1検査信号及び第2検査信号は一致判定における比較対象である期待値として用いられる。第1判定部7 0 1には、列メモリ1 0 6に記憶され、その後列メモリ1 0 6から出力される第1検査信号も入力される。これにより、第1判定部7 0 1は、列メモリ1 0 6から出力された第1検査信号と期待値との一致判定を行うことができる。第2判定部1 4 0 1には、A D変換後

50

に列メモリ 106 に記憶され、その後列メモリ 106 から出力される第 2 検査信号も入力される。これにより、第 2 判定部 1401 は、列メモリ 106 から出力された第 2 検査信号と期待値との一致判定を行うことができる。

#### 【0058】

図 15 (a) 乃至図 15 (f) には、第 4 実施形態に係る固体撮像装置 100 の画像出力回路 108 から出力される 1 フレームの画像データの構成を示す模式図である。領域 1501 は、第 2 判定部 1401 での判定の結果を示す第 2 判定結果のデータを示している。領域 1502 は、第 1 判定結果と第 2 判定結果をまとめて 1 つの判定結果としたデータを示している。本実施形態では、図 8 (a) 乃至図 8 (e) に示される画像データ及び第 1 判定結果に加えて、第 2 判定結果を更に付加して出力する。図 15 (a) に示されるように、第 2 判定結果のデータは、1 フレームの画像データに付加されて出力される。また、図 15 (a) に示す例では、第 2 判定結果のデータは、画像データよりも下側に付加されており、すなわち、メモリ検査パターンのデータの出力後に出力されている。しかしながら、この順序は逆でもよく、図 15 (b) に示されるように列増幅回路検査パターンのデータは、画像データよりも上側に付加されていてもよい。言い換えると、画像データの出力よりも前に列増幅回路検査パターンのデータが出力されてもよい。更に、図 15 (c) に示されるように、第 1 判定結果と第 2 判定結果の順序は図 15 (a) と逆であってもよく、この順序は限定されない。

#### 【0059】

また、第 1 判定結果を複数の画像データに分割して付加する場合には、図 15 (d) に示されるように当該複数の画像データのうちの 1 つに第 2 判定結果を付加してもよい。また、図 15 (e) に示されるように、第 1 判定結果が付加されていない画像データに第 2 判定結果を付加してもよい。更に別の例としては、図 15 (f) に領域 1502 として示されるように第 1 判定結果と第 2 判定結果をまとめて 1 つの判定結果として画像データに付加してもよい。

#### 【0060】

図 16 は、第 4 実施形態に係る固体撮像装置 100 を含む撮像システムの動作を示すフローチャートである。図 6、図 9 又は図 13 と同様の動作が行われるステップについては説明を省略又は簡略化することがある。

#### 【0061】

ステップ S1610 において、入力選択回路 1001 の電圧源 1101 は第 2 検査信号を列増幅回路 1002 と第 2 判定部 1401 に出力する。列メモリ 106 は、デジタル信号に変換された第 2 検査信号を記憶し、その後、記憶した第 2 検査信号を第 2 判定部 1401 に出力する。電圧源 1101 から直接第 2 判定部 1401 に出力された第 2 検査信号は一致判定における比較対象である期待値として用いられる。なお、この期待値として用いられる第 2 検査信号は、例えば第 2 判定部 1401 において、一致判定の処理に適するようにデジタル信号に変換されたものであり得る。

#### 【0062】

ステップ S1620 において第 1 判定部 701 は、列メモリ 106 から出力された第 1 検査信号と期待値とを照合して一致判定を行う。また、第 2 判定部 1401 は、列メモリ 106 から出力された第 2 検査信号と期待値とを照合して一致判定を行う。

#### 【0063】

これらの双方が一致する場合 (ステップ S1620 において Yes) には、撮像システムは、列メモリ 106 及び列増幅回路 1002 が正常であると判定 (ステップ S1630) する。その後、ステップ S1640 において、第 1 判定部 701 は、列メモリ 106 が正常であるという第 1 判定結果のデータを画像データに付加し、第 2 判定部 1401 は、列増幅回路 1002 が正常であるという第 2 判定結果のデータを画像データに付加する。そして、画像出力回路 108 は、第 1 判定結果及び第 2 判定結果のデータが付加された画像データを出力する。その後、処理はステップ S600 に移行して画像データの取得を継続する。



## 【 0 0 6 4 】

一致判定において少なくとも一方が一致しない場合（ステップ S 1 6 2 0 において N o ）には、撮像システムは、列メモリ 1 0 6 又は列増幅回路 1 0 0 2 が異常であると判定（ステップ S 1 6 5 0 ）。その後、ステップ S 1 6 6 0 において、第 1 判定部 7 0 1 及び第 2 判定部 1 4 0 1 は、それぞれ第 1 判定結果及び第 2 判定結果のデータを画像データに付加する。画像出力回路 1 0 8 は、第 1 判定結果及び第 2 判定結果のデータが付加された画像データを出力する。この画像データを受けて撮像システムは、固体撮像装置 1 0 0 の異常を示す警報を発報し、固体撮像装置 1 0 0 の動作を停止する（ステップ S 9 7 0 ）。

## 【 0 0 6 5 】

以上のように、本実施形態によれば、第 1 実施形態で述べた列メモリ 1 0 6 の検査に係る効果に加え、列増幅回路 1 0 0 2 の検査を行うことができる。これにより、より精度よく固体撮像装置の異常検出を行うことが可能となる。

## 【 0 0 6 6 】

## 〔 第 5 実施形態 〕

本発明の第 5 実施形態に係る固体撮像装置及び固体撮像装置の故障検知方法について、図 1 7 乃至図 2 5 を用いて説明する。

総ての列メモリを同時に検査するためには、列メモリの構成ビット数に対応した出力回路が求められるが、列メモリの構成等によっては出力回路の回路規模を増大する必要がある。本実施形態では、出力回路の回路規模を増大することなく、列メモリや読み出し部の故障検査をリアルタイムで実現しうる固体撮像装置を示す。

## 【 0 0 6 7 】

図 1 7 は、本実施形態に係る固体撮像装置の概略構成を示すブロック図である。図 1 8 は、本実施形態に係る固体撮像装置における画素の構成例を示す回路図である。図 1 9 乃至図 2 1 は、本実施形態に係る固体撮像装置におけるメモリ部、水平走査回路及び水平転送回路の構成例を示すブロック図である。図 2 2 は、本実施形態に係る固体撮像装置における 1 行の読み出し動作を説明する概略図である。図 2 3 は、本実施形態に係る固体撮像装置の駆動方法を示す概略図である。図 2 4 は、固体撮像装置の外部の信号処理装置におけるデータの構成例を示す模式図である。図 2 5 は、本実施形態に係る固体撮像装置の故障検知方法を示すフローチャートである。

## 【 0 0 6 8 】

本実施形態による固体撮像装置 1 0 0 は、図 1 7 に示すように、画素アレイ部 1 0 、垂直走査回路 2 0 、比較回路部 4 0 、メモリ部 5 0 、カウンタ 5 2 、電圧供給部 5 4 、水平走査回路 6 0 、水平転送回路 7 0 、出力回路 8 0 、タイミングジェネレータ 9 0 を含む。

## 【 0 0 6 9 】

画素アレイ部 1 0 には、複数の行及び複数の列を含む行列を構成するように配された複数の画素 1 2 が設けられている。画素アレイ部 1 0 の各行には、第 1 の方向（図 1 7 において横方向）に延在して、制御線 1 4 が配されている。制御線 1 4 は、第 1 の方向に並ぶ画素 1 2 にそれぞれ接続され、これら画素 1 2 に共通の信号線をなしている。本明細書では、制御線 1 4 の延在する第 1 の方向を、行方向と表記することがある。また、画素アレイ部 1 0 の各列には、第 1 の方向と交差する第 2 の方向（図 1 7 において縦方向）に延在して、出力線 1 6 が配されている。出力線 1 6 は、第 2 の方向に並ぶ画素 1 2 にそれぞれ接続され、これら画素 1 2 に共通の信号線をなしている。本明細書では、出力線 1 6 の延在する第 2 の方向を、列方向と表記することがある。

## 【 0 0 7 0 】

各行の制御線 1 4 は、垂直走査回路 2 0 に接続されている。各列の出力線 1 6 は、比較回路部 4 0 に接続されている。比較回路部 4 0 は、メモリ部 5 0 に接続されている。メモリ部 5 0 には、カウンタ 5 2 、電圧供給部 5 4 、水平走査回路 6 0 が接続されている。メモリ部 5 0 は、また、水平転送回路 7 0 を介して出力回路 8 0 に接続されている。垂直走査回路 2 0 、カウンタ 5 2 、電圧供給部 5 4 、水平走査回路 6 0 には、タイミングジェネレータ 9 0 が接続されている。

## 【 0 0 7 1 】

垂直走査回路 2 0 は、画素 1 2 から画素信号を読み出す際に画素 1 2 内の読み出し回路を駆動するための制御信号を、制御線 1 4 を介して画素 1 2 に供給する回路部である。

## 【 0 0 7 2 】

比較回路部 4 0 は、画素信号をサンプリングしホールドするサンプルホールド回路、参照信号を生成する参照信号生成部、参照信号と画素信号とを比較する比較器を含む。サンプルホールド回路及び比較器は、画素アレイ部 1 0 の各列に対応してそれぞれ設けられている。比較回路部 4 0 は、比較器による画素信号と参照信号との比較の結果に応じたラッチ信号を、メモリ部 5 0 に出力する。比較回路部 4 0 は、カウンタ 5 2 とともに A D 変換回路部を構成する。

10

## 【 0 0 7 3 】

カウンタ 5 2 は、カウント動作を行い、メモリ部 5 0 にカウント値を出力する。メモリ部 5 0 は、比較回路部 4 0 の各列の比較器からラッチ信号が出力されたタイミングにおけるカウント値を、画素アレイ部 1 0 の各列に対応して設けられた列メモリに記憶する。電圧供給部 5 4 は、メモリ部 5 0 の各列の列メモリの各ビットに対応する記憶領域に、当該列メモリが記憶するデジタル値を所望の値に設定するための電圧を供給する。

## 【 0 0 7 4 】

水平走査回路 6 0 は、メモリ部 5 0 の各列の列メモリに記憶された画素信号を出力するための制御信号をメモリ部 5 0 に供給する回路部である。水平転送回路 7 0 は、水平走査回路 6 0 からの制御信号に応じてメモリ部 5 0 から出力された画素信号のデジタル値を出力回路 8 0 に転送する回路部である。出力回路 8 0 は、メモリ部 5 0 から受信した画素信号のデジタル値に対して相関二重サンプリング ( C D S : Correlated Double Sampling ) 等の処理を行う信号処理部や、 L V D S ( Low Voltage Differential Signaling ) 等の外部インターフェースを含む。

20

## 【 0 0 7 5 】

タイミングジェネレータ 9 0 は、垂直走査回路 2 0 、カウンタ 5 2 、電圧供給部 5 4 、水平走査回路 6 0 等にタイミング信号を供給し、各部の動作タイミングを制御する。タイミング信号の少なくとも一部は、固体撮像装置 1 0 0 の外部から供給されてもよい。

## 【 0 0 7 6 】

図 1 8 は、画素 1 2 の構成例を示す回路図である。図 1 8 には、同じ列の出力線 1 6 に接続された 2 つの画素 1 2 を抜き出して示している。それぞれの画素 1 2 は、光電変換部 P D と、転送トランジスタ M 1 と、リセットトランジスタ M 2 と、増幅トランジスタ M 3 と、選択トランジスタ M 4 とを含む。

30

## 【 0 0 7 7 】

光電変換部 P D は、例えばフォトダイオードであり、アノードが接地電圧端子に接続され、カソードが転送トランジスタ M 1 のソースに接続されている。転送トランジスタ M 1 のドレインは、リセットトランジスタ M 2 のソース及び増幅トランジスタ M 3 のゲートに接続されている。転送トランジスタ M 1 のドレイン、リセットトランジスタ M 2 のソース及び増幅トランジスタ M 3 のゲートの接続ノードは、いわゆるフローティングディフュージョン F D であり、このノードが含む容量成分からなる電荷電圧変換部を構成する。リセットトランジスタ M 2 のドレイン及び増幅トランジスタ M 3 のドレインは、電源電圧端子 ( V D D ) に接続されている。増幅トランジスタ M 3 のソースは、選択トランジスタ M 4 のドレインに接続されている。選択トランジスタ M 4 のソースは、出力線 1 6 に接続されている。なお、トランジスタのソースとドレインの呼称は、トランジスタの導電型や着目する機能等に応じて異なることがあり、上述のソースとドレインとは逆の名称で呼ばれることもある。

40

## 【 0 0 7 8 】

図 1 8 に示す回路構成の場合、各行の制御線 1 4 は、転送ゲート信号線、リセット信号線及び選択信号線 ( いずれも図示せず ) を含む。転送ゲート信号線は、対応する行に属する画素 1 2 の転送トランジスタ M 1 のゲートに接続され、垂直走査回路 2 0 から出力され

50

た制御信号 P T X を転送トランジスタ M 1 のゲートに供給する。リセット信号線は、対応する行に属する画素 1 2 のリセットトランジスタ M 2 のゲートに接続され、垂直走査回路 2 0 から出力された制御信号 P R E S をリセットトランジスタ M 2 のゲートに供給する。選択信号線は、対応する行に属する画素 1 2 の選択トランジスタ M 4 のゲートに接続され、垂直走査回路 2 0 から出力された制御信号 P S E L を選択トランジスタ M 4 のゲートに供給する。画素 1 2 の各トランジスタが N 型トランジスタで構成される場合、垂直走査回路 2 0 からハイレベルの制御信号が供給されると対応するトランジスタがオンとなり、垂直走査回路 2 0 からローレベルの制御信号が供給されると対応するトランジスタがオフとなる。

#### 【 0 0 7 9 】

10

図 1 9 は、メモリ部 5 0、水平走査回路 6 0、水平転送回路 7 0、出力回路 8 0 の構成例を示している。ここでは、メモリ部 5 0 の各列の列メモリが記憶領域 S 1 ~ S 1 2 の 1 2 ビットで構成され、出力回路 8 0 から出力される画像データが D A T A 1 ~ D A T A 1 0 の 1 0 ビットで構成される場合を想定している。

#### 【 0 0 8 0 】

画素アレイ部 1 0 から読み出される画素信号は、光電変換部 P D で生成された電荷に基づく光信号に加えて、画素アレイ部 1 0 内における暗電流等のノイズ成分をオフセットとして含む。そこで、メモリ部 5 0 の各列の列メモリは、出力回路 8 0 から出力する 1 0 ビットの画像データよりも大きい桁数のデジタル値を記憶可能なメモリ、例えば 1 2 ビットのメモリにより構成する。このように構成することで、光信号がノイズ成分によって飽和するのを防止し、十分なダイナミックレンジを確保することができる。

20

#### 【 0 0 8 1 】

メモリ部 5 0 の各列の列メモリの記憶領域 S 1 ~ S 1 2 に記憶されたデジタル値は、水平走査回路 6 0 からの制御信号に従い、水平転送回路 7 0 を介して出力回路 8 0 へと転送される。出力回路 8 0 は、転送されたデジタル値に対してノイズ除去等の演算処理を行い、D A T A 1 ~ D A T A 1 0 の 1 0 ビットの画像データを出力する。

#### 【 0 0 8 2 】

図 2 0 は、メモリ部 5 0、水平走査回路 6 0、水平転送回路 7 0、出力回路 8 0 の他の構成例を示している。図 2 0 の構成例は、水平走査回路 6 0 を複数 ( N 個 ) のブロック 6 0 - 1 , 6 0 - 2 , ... , 6 0 - N に分割しているほかは、図 1 9 の構成例と基本的に同様である。水平走査回路 6 0 を図 2 0 に示すように複数のブロック 6 0 - 1 , 6 0 - 2 , ... , 6 0 - N に分割し、走査対象の列及び該当ブロックを動作するようにしてもよい。

30

#### 【 0 0 8 3 】

図 2 1 は、メモリ部 5 0、水平走査回路 6 0、水平転送回路 7 0、出力回路 8 0 の他の構成例を示している。図 1 9 及び図 2 0 に示される構成例では、水平転送回路 7 0 のチャンネルの数が 1 つであるが、水平転送回路 7 0 のチャンネルの数は複数であってもよい。図 2 1 は、水平転送回路 7 0 のチャンネルの数が 2 つの場合におけるメモリ部 5 0、水平走査回路 6 0、水平転送回路 7 0、出力回路 8 0 の構成例を示している。なお、水平転送回路 7 0 のチャンネルの数は、3 つ以上であってもよい。

#### 【 0 0 8 4 】

40

水平転送回路 7 0 は、チャンネル a に対応する水平転送回路 7 0 A と、チャンネル b に対応する水平転送回路 7 0 B とを含む。チャンネル a は、メモリ部 5 0 の奇数列の列メモリに接続され、出力回路 8 0 から出力される画像データ ( D A T A 1 a ~ D A T A 1 0 a ) に対応する。チャンネル b は、メモリ部 5 0 の偶数列の列メモリに接続され、出力回路 8 0 から出力される画像データ ( D A T A 1 b ~ D A T A 1 0 b ) に対応する。チャンネル a の画像データとチャンネル b の画像データは、水平走査回路 6 0 から供給される共通の制御信号を用いることによって並列に読み出すことが可能である。

#### 【 0 0 8 5 】

次に、本実施形態による固体撮像装置の駆動方法について説明する。

被写体の光学像が画素アレイ部 1 0 に入射すると、各画素 1 2 の光電変換部 P D は、入

50

射光をその光量に応じた量の電荷に変換（光電変換）するとともに、生じた電荷を蓄積する。転送トランジスタM1は、オンすることにより光電変換部PDの電荷をフローティングディフュージョンFDに転送する。フローティングディフュージョンFDは、その容量成分による電荷電圧変換によって、光電変換部PDから転送された電荷の量に応じた電圧となる。増幅トランジスタM3は、ドレインに電源電圧が供給され、ソースに選択トランジスタM4を介して図示しない電流源からバイアス電流が供給される構成となっており、ゲートを入力ノードとする増幅部（ソースフォロワ回路）を構成する。これにより増幅トランジスタM3は、フローティングディフュージョンFDの電圧に基づく信号を、選択トランジスタM4を介して出力線16に出力する。リセットトランジスタM2は、オンすることによりフローティングディフュージョンFDを電源電圧端子から供給される電圧VD

10

#### 【0086】

画素12の転送トランジスタM1、リセットトランジスタM2及び選択トランジスタM4は、タイミングジェネレータ90による制御のもとで垂直走査回路20から供給される制御信号PTX、PRES、PSELにより、行単位で制御される。制御信号PSELにより選択された行に属する画素12の画素信号は、それぞれの画素12の対応する出力線16に、同時に出力される。

#### 【0087】

出力線16に出力された各列の画素信号は、比較回路部40に入力され、対応する列のサンプルホールド回路にそれぞれ保持される。参照信号生成部は、時間の経過に応じて電圧が変化する参照信号を生成する。参照信号の波形には、例えばランプ信号が用いられる。各列の比較器は、サンプルホールド回路に保持された画素信号のレベルと参照信号のレベルとを比較し、これらレベルの大小関係が反転したときに、メモリ部50にラッチ信号を出力する。

20

#### 【0088】

カウンタ52は、タイミングジェネレータ90が生成するクロック信号のクロック数をカウントし、メモリ部50にカウント値を出力する。メモリ部50は、参照信号の変化の開始からラッチ信号の出力までの時間に対応するカウント値を、画素信号のデジタル値として列メモリ（記憶領域S1～S12）に記憶する。すなわち、比較回路部40、メモリ部50及びカウンタ52は、画素信号をアナログデジタル変換（以下、AD変換と呼ぶ）して記憶する読み出し部及び記憶部としての機能を有する。本明細書では、デジタル信号に変換された画素信号（デジタル画素信号）を、画像データと呼ぶ。複数の画像データによって、1つの画像が構成される。

30

#### 【0089】

水平走査回路60は、タイミングジェネレータ90による制御のもとで、メモリ部50の各列の列メモリに、列ごとに順次、制御信号を出力する。水平走査回路60から制御信号を受信したメモリ部50は、対応する列の列メモリに記憶された画像データを、水平転送回路70を介して出力回路80へと出力する。

#### 【0090】

出力回路80は、メモリ部50から受信した画像データに対してデジタルCDS等の所定の信号処理を行った後、外部インターフェースを介して信号処理後の画素信号を行単位で外部へと出力する。なお、出力回路80から出力される画素信号は、例えば、固体撮像装置100を含む撮像システムが有する信号処理部である。この信号処理部は、固体撮像装置100が出力する信号に対して所定の信号処理を実行する。

40

#### 【0091】

画素アレイ部10の1行分の読み出し動作を簡単に説明すると、図22に示すようになる。1行分の読み出し動作は、図22に示すように、画素信号の読み出しを行う期間T1と、画素信号のAD変換及び列メモリへの書き込みを行う期間T2と、列メモリから画像データの読み出しを行う期間T3と、列メモリの初期化を行う期間T4と、を含む。

#### 【0092】

50

まず、期間 T 1 において、選択された行の画素 1 2 からの画素信号の読み出しを行う。当該行の画素 1 2 は、画素信号を出力線 1 6 に出力する。画素 1 2 から読み出された画素信号は比較回路部 4 0 に入力され、サンプルホールド回路に保持される。

【 0 0 9 3 】

次いで、期間 T 2 において、比較回路部 4 0、メモリ部 5 0 及びカウンタ 5 2 において上述の手順により A/D 変換が行われ、これにより得られたデジタル信号の画像データがメモリ部 5 0 の各列の列メモリに記憶される。

【 0 0 9 4 】

次いで、期間 T 3 において、水平走査回路 6 0 による列走査に応じてメモリ部 5 0 から出力回路 8 0 への画像データの読み出しを行う。

【 0 0 9 5 】

次いで、期間 T 4 において、メモリ部 5 0 の各列の列メモリの初期化を行う。すなわち、電圧供給部 5 4 から、メモリ部 5 0 の各列の列メモリの記憶領域 S 1 ~ S 1 2 に、各ビットの値を「0」にする電圧（例えば、0 V 等の固定電圧）を供給し、メモリ部 5 0 の初期化を行い、次の行の画素 1 2 の画素信号の読み出しに備える。

【 0 0 9 6 】

この 1 行分の読み出し動作を、画素アレイ部 1 0 を構成する各行の画素 1 2 に対して順次実行することで、1 つの画像を構成する複数の画像データを取得する。この動作が、垂直走査である。

【 0 0 9 7 】

図 2 3 は、1 つの画像を構成する複数の画像データを取得する際の動作（垂直走査）を説明する概略図である。図 2 3 には、動画撮影時における画像取得のための走査の概略を 2 フレーム分だけ抜き出して示している。図 2 3 では、全期間に渡って画素 1 2 に光が入射しているものとし、メカニカルシャッタによる遮光は考慮しないものとする。

【 0 0 9 8 】

図 2 3 の上段において、横軸は時間であり、縦軸が行を示している。右上がりのハッチングを施した枠のそれぞれは、1 つの行に属する複数の画素 1 2 に対して行う電子シャッタ動作を表している。電子シャッタ動作とは、光電変換部 P D をリセットする動作である。より具体的には、右上がりのハッチングが施された枠で示された期間において、対応する行の画素 1 2 の転送トランジスタ M 1 及びリセットトランジスタ M 2 がともにオン状態となる。これにより、光電変換部 P D に蓄積された電荷が電源電圧端子（V D D）から排出され、光電変換部 P D がリセットされる。この電子シャッタ動作の後、光電変換部 P D は入射光を光電変換することにより生じた電荷の蓄積を開始する。

【 0 0 9 9 】

複数の行の電子シャッタ動作は、行毎に順次行われる。図 2 3 では、各行の画素 1 2 の電子シャッタ動作が行順次で実行されることを視覚的に示すために、当該枠を斜め方向に並べて示している。複数の行の電子シャッタ動作を行毎に順次行う一連の動作が、シャッタ走査である。

【 0 1 0 0 】

図 2 3 において白抜きの枠のそれぞれは、1 つの行に属する複数の画素 1 2 からの画素信号の読み出し動作を表している。より具体的には、白抜きの枠で示された期間において、対応する行に属する画素 1 2 の画素信号が、列毎に順次、読み出される。この動作が、水平走査である。1 つの行に属する複数の画素 1 2 からの読み出しを行う期間が、1 水平期間（1 H）である。

【 0 1 0 1 】

複数の行の読み出し動作は、行毎に順次行われる。図 2 3 では、各行の画素 1 2 の読み出し動作が行順次で実行されることを視覚的に示すために、当該枠を斜め方向に並べて示している。複数の行の読み出し動作を行毎に順次行う一連の動作が、読み出し走査である。それぞれの行において、電子シャッタ動作の終了から読み出し動作の開始までの期間が、蓄積期間である。蓄積期間の長さが総ての行で同一となるように、走査のタイミングが

10

20

30

40

50

設定される。

【0102】

あるフレームにおける読み出し走査が終了してから次のフレームにおける読み出し走査が開始するまでの期間には、メモリ部50の列メモリへの画像データの書き込みは行われない。そこで、本実施形態による固体撮像装置の駆動方法では、この期間を、メモリ部50が正常に動作しているかどうかを検査する列メモリ検査期間として利用することで、リアルタイムの故障検査を実現している。

【0103】

メモリ部50の故障検査は、常に行う必要はなく、必要に応じて実施すればよい。例えば、固体撮像装置の動作モードとして、通常読み出しモードとメモリ故障検査モードとを用意しておき、メモリ故障検査モードが選択されているときにのみメモリ部50の故障検査を実行するように構成することができる。また、メモリ故障検査モードが選択されている場合であっても、必ずしも1フレーム毎に故障検査を実行する必要はなく、所定のフレーム間隔で故障検査を実行するようにしてもよい。

【0104】

列メモリ検査期間では、図23の下段に示すように、メモリ部50の各列の列メモリへの故障検査用のメモリ検査パターンの書き込みと、メモリ部50の各列の列メモリからのデータの読み出しとを行う。メモリ検査パターンの書き込みは、電圧供給部54からメモリ部50の各列の列メモリの記憶領域S1～S12に、書き込むべき情報に応じた電圧を供給することにより行う。メモリ部50の各列の列メモリからの読み出しは、読み出し走査における各行の読み出し動作と同様の水平走査により行う。メモリ部50の各列の列メモリからの読み出しに必要な期間は、画素信号の読み出しの場合と同様の1水平期間(1H)である。

【0105】

メモリ部50の初期化の際には、電圧供給部54から各記憶領域S1～S12に「0」を与える電圧を供給している。しかしながら、列メモリ検査期間においては、電圧供給部54から少なくとも一部の各記憶領域S1～S12に「1」を与える電圧(例えば、メモリ部50の電源電圧と同じ電圧)を入力することもできる。すなわち、電圧供給部54により、所定のメモリ検査パターンのビット配列をメモリ部50に記憶させることができる。この意味で、電圧供給部54は、メモリ部50への検査情報供給部でもある。

【0106】

メモリ部50の各列の列メモリに書き込むメモリ検査パターンは、特に限定されるものではない。例えば、メモリ部50の総ての列の列メモリの各記憶領域S1～S12に「0」を書き込む例が挙げられる。或いは、メモリ部50の総ての列の列メモリの各記憶領域S1～S12に「1」を書き込む例が挙げられる。或いは、列メモリの最上位ビットから順に「0101・・・」を書き込む例が挙げられる。或いは、列メモリの最上位ビットから順に「1010・・・」を入力する例が挙げられる。

【0107】

メモリ検査パターンは、列毎に任意に決定することができ、例えば、複数の列で同じであってもよいし、列毎に異なってもよい。また、異なる列メモリ検査期間における同じ列のメモリ検査パターンが異なってもよい。電圧供給部54は、メモリ部50の各列の列メモリに、任意のメモリ検査パターンに応じた電圧の供給が可能である。

【0108】

このように、本実施形態による固体撮像装置の電圧供給部54は、メモリ部50の各列の列メモリに、所定のメモリ検査パターンを書き込むことができる。メモリ部50に書き込む信号は、読み出し部を介さずにデジタル信号で供給されるため、どの桁のビットに対しても外部のノイズの影響を受けずにメモリ部50に記憶される。したがって、より高精度な検査信号をメモリ部50に書き込むことが可能となる。これにより、メモリ部50に書き込んだメモリ検査パターンとメモリ部50から読み出したメモリ検査パターンとを照合することによる異常検出をより高精度に行うことができる。

## 【 0 1 0 9 】

ところで、図 1 9 乃至図 2 1 に示す構成例では、1 つの画素 1 2 から出力される信号のビット数が 1 0 ビットであるのに対して、メモリ部 5 0 の各列の列メモリのビット数は 1 2 ビットである。そのため、メモリ部 5 0 の検査において、メモリ部 5 0 の各列の列メモリが記憶する 1 2 ビットの情報を総て出力するためには、出力回路 8 0 を、1 2 ビットの情報を出力するモードを実施できるように構成する必要がある。しかしながら、画像データを 1 0 ビットの情報として出力し、更に、列メモリ検査データを 1 2 ビットの情報として出力するためには、出力系統を少なくとも 2 ビット分だけ余計に設ける必要があり、固体撮像装置の構成の増大に繋がる。

## 【 0 1 1 0 】

10

このような観点から、本実施形態による固体撮像装置では、列メモリ検査データを、画像データの出力ビット数以下のビット数（1 0 ビット以下）で出力できるように、2 以上のデータに分割して出力するように構成している。すなわち、出力回路 8 0 が一度に出力する情報のビット数が、1 つの画素 1 2 から出力される信号のビット数以下になるように、列メモリのそれぞれが記憶する情報をビット単位で分割して出力する。

## 【 0 1 1 1 】

例えば、図 2 3 に示すように、メモリ部 5 0 の各列の列メモリに所定のメモリ検査パターンを書き込んだ後、メモリ部 5 0 から出力回路 8 0 への 1 2 ビットの列メモリ検査データの転送を 2 度の水平走査で行う。そして、1 度目の水平走査では、メモリ部 5 0 の各列の列メモリの最上位ビットから 1 0 ビットの情報を出力回路 8 0 から出力する。続く 2 度目の水平走査では、メモリ部 5 0 の各列の列メモリの下位 2 ビットの情報を出力回路 8 0 から出力する。すなわち、列メモリ検査データの読み出しは、2 行分の読み出し期間に相当する期間の間に行う。1 度目の水平走査を行う期間は、各列の列メモリの一部に保持された検査情報を 1 行分の出力期間に相当する期間（第 1 の期間）である。同様に、2 度目の水平走査を行う期間は、各列の列メモリの他の一部に保持された検査情報を 1 行分の出力期間に相当する期間（第 2 の期間）である。第 1 の期間及び第 2 の期間は、それぞれ、出力回路 8 0 による一の行の画素情報の出力動作と、出力回路 8 0 による他の行の画素情報の出力動作の間の期間である。

20

## 【 0 1 1 2 】

このようにすることで、メモリ部 5 0 の各列の列メモリの記憶領域 S 1 ~ S 1 2 から読み出した総ての情報は、出力できる信号のビット数が 1 0 ビットである出力回路 8 0 を用いて固体撮像装置の外部に出力することができる。

30

## 【 0 1 1 3 】

図 2 3 に示した駆動例は、あるフレームの画像データの出力が完了した後、次のフレームの画像データの出力の開始前に、メモリ検査パターンの書き込みと総ての列メモリ検査データの読み出しとを行う例である。本駆動例は、列メモリ検査期間が、列メモリ検査パターンの書き込み及び 2 度の水平走査による列メモリからの読み出しに必要とされる時間よりも長い場合に適用することができる。

## 【 0 1 1 4 】

列メモリ検査期間が、列メモリ検査パターンの書き込み及び 2 度の水平走査による列メモリからの読み出しに必要とされる時間よりも短い場合には、分割した 2 つの列メモリ検査データを別の列メモリ検査期間に読み出すようにしてもよい。例えば、まず、あるフレームの画像データの出力が完了した後、次のフレームの画像データの出力の開始前に、列メモリ検査パターンの書き込みと、分割した列メモリ検査データのうちの一方の読み出しを行う。次いで、当該次のフレームの画像データの出力が完了した後、列メモリ検査パターンの書き込みと、分割した列メモリ検査データのうちの他方の読み出しを行う。このようにすることで、フレームレートを下げることなく、総ての列メモリ検査データを出力することができる。

40

## 【 0 1 1 5 】

固体撮像装置から出力された列メモリ検査データは、外部の信号処理装置において、メ

50

メモリ部50に書き込まれているべき列メモリ検査パターンに対応したデータである期待値と比較される。メモリ部50に書き込むメモリ検査パターンによって、固体撮像装置における種々の故障を推定することができる。

【0116】

例えば、列メモリ検査データとして、メモリ部50の総ての列の列メモリの各記憶領域S1～S12に「0」や「1」を書き込んだ場合に、書き込んだ値とは異なる値が読み出された記憶領域があれば、その記憶領域に故障があることを推定することができる。

【0117】

また、図19及び図20に示す構成例においては、メモリ部50の列メモリが水平走査回路60によって1列毎に順次選択され、選択された列の列メモリに記憶されている情報が水平転送回路70を介して出力回路80に順次転送される。このような場合、異なる時刻に水平走査回路60によって選択される列の列メモリに書き込む期待値を異なる値にすることで、水平走査回路60による選択が正しい順番で行われていること、すなわち、水平走査回路60の検査を行うことが可能となる。その際、異なる時刻に水平走査回路60によって選択される列の列メモリに書き込む期待値は、総てを互いに異なる値に設定しなくてもよく、一部の列について期待値を異なる値に設定することによっても、水平走査回路60の簡易的な検査が可能である。異なる値に設定する一部の列の例としては、隣接列や、図20の構成例にあっては水平走査回路60のブロック単位などが考えられる。

【0118】

図21に示す構成例のチャンネルaにおいては、異なる時刻に水平走査回路60によって選択される列メモリは、列1, 3, 5, ...の列メモリである。これらの列の列メモリに書き込む期待値を異なる値に設定することで、水平走査回路の検査を行うことが可能である。同様に、チャンネルbにおいては、異なる時刻に水平走査回路60によって選択される列メモリは、列2, 4, 6, ...の列メモリである。これらの列の列メモリに書き込む期待値を異なる値に設定することで、水平走査回路の検査を行うことが可能である。

【0119】

固体撮像装置から出力された列メモリ検査データは、例えば図24に示すように、1フレームの画像のデータに付加することができる。図24(a)は、1フレームの画像のデータ210の後ろに、2つに分割した列メモリ検査データ220A, 220Bを付加した例である。例えば、あるフレームの画像データの出力後、次のフレームの画像データの出力前に総ての列メモリ検査データの出力を行う場合のデータ構成として適用可能である。図24(b)は、2つに分割した列メモリ検査データ220A, 220Bを別のフレームの画像のデータ210, 212の後ろにそれぞれ付加した例である。例えば、あるフレームの画像データの出力後、次のフレームの画像データの出力前に分割した列メモリ検査データの一方を出力し、当該次のフレームの画像データの出力後に分割した列メモリ検査データの他方を出力する場合のデータ構成例として適用可能である。列メモリ検査データは、画像のデータの前に付加してもよい。

【0120】

図25は、本実施形態に係る固体撮像装置を搭載した撮像システムにおける固体撮像装置の故障検知方法を示すフローチャートである。固体撮像装置が搭載される撮像システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、車載カメラ等が挙げられる。また、固体撮像装置が搭載される撮像システムは、後述する実施形態で述べる車両等の移動体に含まれるものであってもよい。図25に示す動作は、主として固体撮像装置と撮像システム内に設けられた信号処理部とにより行われる動作である。

【0121】

撮像システムにおける固体撮像装置の故障検知は、例えば図25に示すフローチャートに従って実施される。

【0122】

まず、撮像システムの信号処理部は、固体撮像装置から出力される列メモリ検査データを取得する(ステップS101)。列メモリ検査データの取得は、図22及び図23を用

10

20

30

40

50



いて説明した手順に従って行われる。

【 0 1 2 3 】

次いで、信号処理部は、取得した列メモリ検査データとその期待値とを照合し、列メモリ検査データとその期待値とが一致しているか否かを判定する（ステップ S 1 0 2）。列メモリ検査データの期待値は、固体撮像装置に異常がない場合に期待される列メモリ検査データの値であり、電圧供給部 5 4 によりメモリ部 5 0 の各列の列メモリに書き込んだメモリ検査パターンの情報に対応する。なお、列メモリ検査データの期待値は、予め信号処理部に保持されている。

【 0 1 2 4 】

固体撮像装置から取得した列メモリ検査データと期待値とが一致している場合（ Y e s ）には、固体撮像装置が正常であると判定し（ステップ S 1 0 3）、撮像を継続する。

10

【 0 1 2 5 】

固体撮像装置から取得した列メモリ検査データと期待値とが一致していない場合（ N o ）には、固体撮像装置に異常があると判定し、固体撮像装置の異常を知らせる警報を発報する（ステップ S 1 0 4）。この警報の発報には、表示装置が異常状態であることを表示する等の他の方法によりユーザに異常の発生を認知させることを含み得る。その後、撮像システムは、固体撮像装置の動作を停止する（ステップ S 1 0 5）。

【 0 1 2 6 】

列メモリ検査データは、フレームとフレームとの間の期間に取得することができるため、動画撮影の間にリアルタイムで列メモリの故障を検知することができる。

20

【 0 1 2 7 】

このように、本実施形態によれば、出力回路 8 0 の回路規模を増大することなく、メモリ部 5 0 や水平走査回路 6 0 等の読み出し部の故障検査をリアルタイムで実行することができる。

【 0 1 2 8 】

[ 第 6 実施形態 ]

本発明の第 6 実施形態に係る固体撮像装置及び固体撮像装置の故障検知方法について、図 2 6 乃至図 2 9 を用いて説明する。第 5 実施形態に係る固体撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

【 0 1 2 9 】

30

図 2 6 及び図 2 7 は、本実施形態に係る固体撮像装置におけるメモリ部、水平走査回路及び水平転送回路の構成例を示すブロック図である。図 2 8 は、本実施形態に係る固体撮像装置の駆動方法を示すタイミングチャートである。図 2 9 は、固体撮像装置の外部の信号処理装置におけるデータの構成例を示す模式図である。

【 0 1 3 0 】

本実施形態による固体撮像装置は、メモリ部 5 0 及び水平転送回路 7 0 の構成が異なるほかは、第 1 実施形態による固体撮像装置と同様である。すなわち、本実施形態による固体撮像装置は、図 2 6 に示すように、メモリ部 5 0 が、各列の列メモリとして、記憶領域 S 1 ~ S 1 2 に加えて、記憶領域 N 1 ~ N 1 0 を有している。記憶領域 S 1 ~ S 1 2 は、1 2 ビットの光信号（ S 信号）を記憶するメモリ（ S メモリ）である。記憶領域 N 1 ~ N 1 0 は、1 0 ビットのノイズ信号（ N 信号）を記憶するメモリ（ N メモリ）である。また、水平転送回路 7 0 は、水平走査回路 6 0 からの制御信号に応じて、記憶領域 S 1 ~ S 1 2 に記憶された情報と記憶領域 N 1 ~ N 1 0 に記憶された情報とを出力回路 8 0 に転送するように構成されている。図 2 7 は、第 5 実施形態で説明した図 2 0 の場合と同様、水平走査回路 6 0 を複数（ N 個）のブロック 6 0 - 1 , 6 0 - 2 , ... , 6 0 - N に分割した構成例である。

40

【 0 1 3 1 】

図 2 8 は、本実施形態に係る固体撮像装置の駆動方法を示すタイミングチャートである。図 2 8 には、垂直走査回路 2 0 から読み出しを行う行の制御線 1 4 に供給される制御信号 P S E L , P R E S , P T X、比較回路部 4 0 に入力される画素信号、比較回路部 4 0

50

の参照信号生成部から供給される参照信号を示している。

【 0 1 3 2 】

時刻  $t_1$  において、垂直走査回路 20 は、画素信号の読み出しを行う行の制御信号 PSEL をローレベルからハイレベルへと制御し、対応する行に属する画素 12 の選択トランジスタ M4 をオンにする。これにより、当該行に属する画素 12 が選択される。なお、時刻  $t_1$  において、制御信号 PRES はハイレベルであり、当該行に属する画素 12 のフローティングディフュージョン FD は、電圧 VDD に応じた電圧にリセットされている。制御信号 PTX は、ローレベルである。

【 0 1 3 3 】

次いで、時刻  $t_2$  において、垂直走査回路 20 は、画素信号の読み出しを行う行の制御信号 PRES をハイレベルからローレベルへと制御し、フローティングディフュージョン FD のリセットを解除する。フローティングディフュージョン FD のリセット電圧に応じたノイズ信号 (N 信号) は、選択トランジスタ M4 及び出力線 16 を介して出力され、比較回路部 40 のサンプルホールド回路に保持される。

10

【 0 1 3 4 】

次いで、出力線 16 の電圧が安定した後の時刻  $t_3$  において、比較回路部 40 の参照信号生成部は、参照信号のランプアップを開始する。カウンタ 52 は、参照信号のランプアップの開始に応じて、タイミングジェネレータ 90 が生成するクロック信号のクロック数のカウントを開始し、メモリ部 50 にカウント値を出力する。比較回路部 40 の比較器は、サンプルホールド回路に保持された N 信号のレベルと参照信号のレベルとの比較演算を開始する。

20

【 0 1 3 5 】

時刻  $t_4$  において、N 信号のレベルと参照信号のレベルとの大小関係が変化すると、比較器の出力が反転する。メモリ部 50 は、参照信号のランプアップの開始から比較器の出力が反転するまでの時間に対応するカウント値を、N 信号のデジタル値としてメモリ部 50 の対応する列の記憶領域 N1 ~ N10 に記憶する。

【 0 1 3 6 】

次いで、時刻  $t_5$  において、参照信号生成部が出力する参照信号をリセットし、N 信号の AD 変換を終了する。

【 0 1 3 7 】

30

次いで、時刻  $t_6$  から時刻  $t_7$  の期間において、垂直走査回路 20 は、制御信号 PTX をハイレベルに制御し、光電変換部 PD で生成・蓄積されている電荷をフローティングディフュージョン FD へと転送する。これにより、フローティングディフュージョン FD は、その容量成分による電荷電圧変換によって、転送された電荷の量に応じた電圧となる。フローティングディフュージョン FD に転送された電荷の量に応じた光信号 (S 信号) は、選択トランジスタ M4 及び出力線 16 を介して出力され、比較回路部 40 のサンプルホールド回路に保持される。

【 0 1 3 8 】

次いで、出力線 16 の電圧が安定した後の時刻  $t_8$  において、比較回路部 40 の参照信号生成部は、参照信号のランプアップを開始する。カウンタ 52 は、参照信号のランプアップの開始に応じて、タイミングジェネレータ 90 が生成するクロック信号のクロック数のカウントを開始し、メモリ部 50 にカウント値を出力する。比較回路部 40 の比較器は、サンプルホールド回路に保持された S 信号のレベルと参照信号のレベルとの比較演算を開始する。

40

【 0 1 3 9 】

時刻  $t_9$  において、S 信号のレベルと参照信号のレベルとの大小関係が変化すると、比較器の出力が反転する。メモリ部 50 は、参照信号のランプアップの開始から比較器の出力が反転するまでの時間に対応するカウント値を、S 信号のデジタル値としてメモリ部 50 の対応する列の記憶領域 S1 ~ S12 に記憶する。

【 0 1 4 0 】

50

次いで、時刻  $t_{10}$  において、参照信号生成部が出力する参照信号をリセットし、S 信号の A/D 変換を終了する。

【0141】

次いで、時刻  $t_{11}$  において、垂直走査回路 20 は、制御信号 PSEL をハイレベルからローレベルへと制御して行の選択を解除し、当該行に属する画素 12 からの画素信号の読み出しを終了する。

【0142】

メモリ部 50 の各列の記憶領域  $N_1 \sim N_{10}$ 、 $S_1 \sim S_{12}$  に保持されたデジタル N 信号及びデジタル S 信号は、デジタル N 信号、デジタル S 信号の順番で、水平転送回路 70 を介して列毎に出力回路 80 へと転送される。出力回路 80 は、S 信号のデジタル値から N 信号のデジタル値を減算する処理、いわゆるデジタル CDS 処理を行い、ノイズを除去した 10 ビットの画像データを算出し、外部装置へと出力する。

【0143】

一方、列メモリ検査においては、列メモリ検査データとして、記憶領域  $S_1 \sim S_{12}$  に対応する 12 ビットの情報と、記憶領域  $N_1 \sim N_{10}$  に対応する 10 ビットの情報との、計 22 ビット分の情報が必要である。そこで、本実施形態では、列メモリ検査データを、出力回路 80 の出力ビット数以下のビット数 (10 ビット以下) の 3 つのデータに分割して出力するように構成している。すなわち、列メモリ検査データの読み出しは、2 行分以上 (ここでは 3 行分) の読み出し期間に相当する期間の間に行われる。

【0144】

例えば、メモリ部 50 の各列の列メモリに所定のメモリ検査パターンを書き込んだ後、S メモリ検査用の 12 ビットの列メモリ検査データを転送する水平走査を 2 度行い、N メモリ検査用の 10 ビットの列メモリ検査データを転送する水平走査を 1 度行う。そして、1 度目の水平走査では、メモリ部 50 の各列の S メモリの最上位ビットから 10 ビットの情報を出力回路 80 から出力する。続く 2 度目の水平走査では、メモリ部 50 の各列の S メモリの下位 2 ビットの情報を出力回路 80 から出力する。続く 3 度目の水平走査では、メモリ部 50 の各列の N メモリの 10 ビットの情報を出力回路 80 から出力する。なお、分割した列メモリ検査データを出力する順番は、特に限定されるものではない。

【0145】

このようにすることで、メモリ部 50 の各列の列メモリの記憶領域  $S_1 \sim S_{12}$ 、 $N_1 \sim N_{10}$  から読み出した総ての情報は、出力できる信号のビット数が 10 ビットである出力回路 80 を用いて固体撮像装置の外部に出力することができる。

【0146】

固体撮像装置から出力された列メモリ検査データは、例えば図 29 に示すように、1 フレームの画像のデータに付加することができる。列メモリ検査データを付加する態様は、第 5 実施形態で説明したように、列メモリ検査期間の長さに応じて変更が可能である。図 29 (a) は、1 フレームの画像のデータ 210 の後ろに、3 つに分割した列メモリ検査データ 220A、220B、220C を付加した例である。図 29 (b) は、3 つに分割した列メモリ検査データ 220A、220B、220C を別のフレームの画像のデータ 210、212、214 の後ろにそれぞれ付加した例である。図 29 (c) は、列メモリ検査データ 220A、220B をフレームの画像のデータ 210 の後ろに、列メモリ検査データ 220C をフレームの画像のデータ 212 の後ろに、それぞれ付加した例である。列メモリ検査データは、画像のデータの前に付加してもよい。

【0147】

このように、本実施形態によれば、出力回路 80 の回路規模を増大することなく、メモリ部 50 や水平走査回路 60 等の読み出し部の故障検査をリアルタイムで実行することができる。

【0148】

[ 第 7 実施形態 ]

本発明の第 7 実施形態に係る固体撮像装置及び固体撮像装置の故障検知方法について、

10

20

30

40

50

図 30 乃至図 33 を用いて説明する。第 5 及び第 6 実施形態に係る固体撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

【0149】

図 30 は、本実施形態に係る固体撮像装置の概略構成を示すブロック図である。図 31 及び図 32 は、本実施形態に係る固体撮像装置におけるメモリ部、水平走査回路及び水平転送回路の構成例を示すブロック図である。図 33 は、本実施形態に係る固体撮像装置の駆動方法を示すタイミングチャートである。

【0150】

本実施形態による固体撮像装置 100 は、図 30 に示すように、画素アレイ部 10 と比較回路部 40 との間に設けられた増幅回路部 30 を更に有する点で、第 5 及び第 6 実施形態による固体撮像装置とは異なっている。画素アレイ部 10 に配された各列の出力線 16 は、増幅回路部 30 に接続されている。増幅回路部 30 は、画素アレイ部 10 の各列に対応して設けられた複数の列増幅回路（図示せず）を含む。各列の列増幅回路は、画素アレイ部 10 の出力線 16 から出力されたアナログ画素信号を所定の増幅率で増幅して比較回路部 40 に出力する。列増幅回路は、増幅率が可変であり、画素信号の出力レベルに応じて増幅率を変更する機能を備えている。列増幅回路で増幅された画素信号は、比較回路部 40 の対応する列の比較器に入力される。

10

【0151】

また、本実施形態による固体撮像装置は、図 31 に示すように、メモリ部 50 が、各列の列メモリとして、光信号を記憶する記憶領域 S1 ~ S12 及びノイズ信号を記憶する記憶領域 N1 ~ N10 に加えて、判定信号を記憶する記憶領域 J を更に有している。記憶領域 J には、画素信号を増幅回路部 30 で処理する際に対応する列の列増幅回路の増幅率が変更されたかどうかの情報が記憶される。例えば、増幅率が変更されていない場合には「0」が記憶され、増幅率が変更されている場合には「1」が記憶される。また、水平転送回路 70 は、水平走査回路 60 からの制御信号に応じて、記憶領域 S1 ~ S12 に記憶された情報、記憶領域 N1 ~ N10 に記憶された情報及び記憶領域 J に記憶された情報を出力回路 80 に転送するように構成されている。図 32 は、第 5 実施形態で説明した図 20 の場合と同様、水平走査回路 60 を複数（N 個）のブロック 60-1, 60-2, ..., 60-N に分割した構成例である。

20

【0152】

図 33 は、本実施形態に係る固体撮像装置の動作を示すタイミングチャートである。図 33 には、垂直走査回路 20 から読み出しを行う行の制御線 14 に供給される制御信号 PSEL, PRES, PTX、増幅回路部 30 で増幅され比較回路部 40 に入力される画素信号、比較回路部 40 の参照信号生成部から供給される参照信号を示している。

30

【0153】

時刻 t1 から時刻 t7 までの動作は、図 28 を用いて説明した第 6 実施形態による固体撮像装置の動作と同様である。時刻 t7 までの動作により、フローティングディフュージョン FD には光電変換部 PD で生成された電荷が転送されている。比較回路部 40 には、フローティングディフュージョン FD に転送された電荷の量に応じた信号を列増幅回路において所定の増幅率で増幅した画素信号が入力される。

40

【0154】

次いで、時刻 t8 から時刻 t9 の期間に、画素信号の出力レベルを判定するための参照信号を比較回路部 40 の比較器に供給し、画素信号との比較を行う。画素信号の出力レベルの判定は、S 信号の AD 変換期間の短縮の要否を判断するために行うものである。

【0155】

この参照信号をリセットする時刻 t9 までの期間に、例えば図 33 に実線で示すように参照信号のレベルが画素信号のレベルに達した場合には、S 信号の AD 変換期間を短縮する必要はないものと判定する。そして、増幅回路部 30 の増幅率は変化せず、時刻 t10 から光信号の AD 変換処理を開始する。時刻 t11 において S 信号のレベルと参照信号のレベルとの大小関係が変化した場合、メモリ部 50 は、時刻 t10 から時刻 t11 までの

50

時間に対応するカウント値を、S信号のデジタル値としてメモリ部50の記憶領域S1～S12に記憶する。また、増幅回路部30の増幅率は変化していないため、メモリ部50の記憶領域Jには、その旨を示す情報、例えば「0」を記憶する。

【0156】

一方、参照信号をリセットする時刻t9までの期間に、例えば図33に点線で示すように参照信号のレベルが画素信号のレベルに達しない場合には、AD変換に長時間を要すると推定されるため、S信号のAD変換期間を短縮する必要があるものと判定する。そして、増幅回路部30の増幅率を下げ、比較器に入力される画素信号のレベルを下げる。ここでは、増幅回路部30の増幅率を1/4倍に低下するものとする。そして、信号レベルを下げた画素信号に対して、時刻t10から光信号のAD変換処理を開始する。時刻t11

10

においてS信号のレベルと参照信号のレベルとの大小関係が変化した場合、メモリ部50は、時刻t10から時刻t11までの時間に対応するカウント値を、S信号のデジタル値としてメモリ部50の記憶領域S1～S12に記憶する。また、増幅回路部30の増幅率を変化しているため、メモリ部50の記憶領域Jには、その旨を示す情報、例えば「1」を記憶する。

【0157】

メモリ部50の各列の記憶領域N1～N10、S1～S12に保持されたデジタルN信号及びデジタルS信号は、デジタルN信号、デジタルS信号の順番で、水平転送回路70を介して列毎に出力回路80へと転送される。判定信号は、デジタルN信号とともに出力回路80へ転送することができる。

20

【0158】

出力回路80は、S信号のデジタル値からN信号のデジタル値を減算する処理、いわゆるデジタルCD S処理を行う。その際、判定信号の情報を確認し、S信号に対する増幅回路部30の増幅率を変化している場合には、増幅率の変化倍率を考慮する。例えば、S信号に対する増幅回路部30の増幅率を1/4倍に変更している場合には、S信号のデジタル値を4倍した値からN信号のデジタル値を減算する。S信号に対する増幅回路部30の増幅率の変化の有無は、デジタルN信号とともに出力回路80へ転送される判定情報をもとにして判断することができる。

【0159】

本実施形態による固体撮像装置では、列メモリ検査データとして、記憶領域S1～S12に対応する12ビットの情報と、記憶領域N1～N10に対応する10ビットの情報と、記憶領域Jに対応する1ビットの情報の、計23ビット分の情報が必要である。出力回路80の出力ビット数以下のビット数(10ビット以下)で列メモリ検査データを出力するためには、第6実施形態の場合と同様、列メモリ検査データを3以上のデータに分割して出力するように構成すればよい。

30

【0160】

列メモリ検査データを分割する態様や、分割したデータを固体撮像装置から出力する順番は、特に限定されるものではない。例えば、列メモリ検査データは、Sメモリの上位10ビットの情報、Sメモリの下位2ビットと判定信号の1ビットの情報、Nメモリの10ビットの情報、の3行分の検査情報として出力することができる。

40

【0161】

このように、本実施形態によれば、出力回路80の回路規模を増大することなく、メモリ部50や水平走査回路60等の読み出し部の故障検査をリアルタイムで実行することができる。

【0162】

[第8実施形態]

本発明の第8実施形態に係る固体撮像装置の駆動方法について、図34を用いて説明する。第5乃至第7実施形態に係る固体撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

【0163】

50

本実施形態では、第7実施形態による固体撮像装置の他の駆動方法を説明する。本実施形態による固体撮像装置の全体構成は、第7実施形態による固体撮像装置と同様である。本実施形態では、増幅回路部30の増幅率を変化する代わりに、比較回路部40におけるAD変換ゲインを変化することにより、S信号のAD変換期間を最適化する。AD変換ゲインは、比較器に供給する参照信号の傾きにより可変である。

#### 【0164】

図34は、本実施形態に係る固体撮像装置の駆動方法を示すタイミングチャートである。図34には、垂直走査回路20から読み出しを行う行の制御線14に供給される制御信号PSEL, PRES, PTX、増幅回路部30で増幅され比較回路部40に入力される画素信号、比較回路部40の参照信号生成部から供給される参照信号を示している。

10

#### 【0165】

時刻t1から時刻t7までの動作は、図28を用いて説明した第6実施形態による固体撮像装置の動作と同様である。時刻t7までの動作により、フローティングディフュージョンFDには光電変換部PDで生成された電荷が転送されている。比較回路部40には、フローティングディフュージョンFDに転送された電荷の量に応じた信号を列増幅回路において所定の増幅率で増幅した画素信号が入力される。

#### 【0166】

次いで、時刻t8から時刻t9の期間に、画素信号の出力レベルを判定するための参照信号を比較回路部40の比較器に供給し、画素信号との比較を行う。画素信号の出力レベルの判定は、S信号のAD変換期間の短縮の要否を判断するために行うものである。

20

#### 【0167】

この参照信号をリセットする時刻t9までの期間に、例えば図34に実線で示すように参照信号のレベルが画素信号のレベルに達した場合には、S信号のAD変換期間を短縮する必要はないものと判定する。そして、AD変換に用いる参照信号の傾きは変化せず、時刻t10から光信号のAD変換処理を開始する。時刻t11においてS信号のレベルと参照信号のレベルとの大小関係が変化した場合、メモリ部50は、時刻t10から時刻t11までの時間に対応するカウント値を、S信号のデジタル値としてメモリ部50の記憶領域S1~S12に記憶する。また、AD変換に用いる参照信号の傾きは変化していないため、メモリ部50の記憶領域Jには、その旨を示す情報、例えば「0」を記憶する。

#### 【0168】

30

一方、参照信号をリセットする時刻t9までの期間に、例えば図34に点線で示すように参照信号のレベルが画素信号のレベルに達しない場合には、AD変換に長時間を要すると推定されるため、参照信号の傾きを増加してAD変換ゲインを下げる。ここでは、参照信号の傾きを4倍にしてAD変換ゲインを1/4に低下するものとする。そして、傾きを増加した参照信号を用いて、時刻t10から光信号のAD変換処理を開始する。時刻t11においてS信号のレベルと参照信号のレベルとの大小関係が変化した場合、メモリ部50は、時刻t10から時刻t11までの時間に対応するカウント値を、S信号のデジタル値としてメモリ部50の記憶領域S1~S12に記憶する。また、比較回路部40のAD変換ゲインを変化しているため、メモリ部50の記憶領域Jには、その旨を示す情報、例えば「1」を記憶する。

40

#### 【0169】

出力回路80は、S信号のデジタル値からN信号のデジタル値を減算する処理、いわゆるデジタルCD処理を行う。その際、判定信号の情報を確認し、S信号に対するAD変換ゲインを変化している場合には、AD変換ゲインの変化倍率を考慮する。例えば、S信号に対するAD変換ゲインを1/4倍に変更している場合には、S信号のデジタル値を4倍した値からN信号のデジタル値を減算する。S信号に対するAD変換ゲインの変化の有無は、デジタルN信号とともに出力回路80へ転送される判定情報をもとにして判断することができる。

#### 【0170】

列メモリ検査データを固体撮像装置から外部装置に出力する方法は、第7実施形態の場

50

合と同様である。

【 0 1 7 1 】

このように、本実施形態によれば、出力回路 8 0 の回路規模を増大することなく、メモリ部 5 0 や水平走査回路 6 0 等の読み出し部の故障検査をリアルタイムで実行することができる。

【 0 1 7 2 】

[ 第 9 実施形態 ]

本発明の第 9 実施形態に係る移動体について、図 3 5 及び図 3 6 を用いて説明する。第 1 乃至第 8 実施形態に係る固体撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図 3 5 は、本実施形態に係る移動体の構成を示す模式図である。図 3 6 は、本実施形態に係る移動体のブロック図である。

10

【 0 1 7 3 】

図 3 5 ( a ) 乃至図 3 5 ( c ) は、本実施形態に係る移動体の構成を示す模式図である。図 3 5 ( a ) 乃至図 3 5 ( c ) には、第 1 乃至第 8 実施形態による固体撮像装置が組み込まれた移動体の一例として、車両 3 0 0 ( 自動車 ) の構成を示している。図 3 5 ( a ) は車両 3 0 0 の正面模式図であり、図 3 5 ( b ) は車両 3 0 0 の平面模式図であり、図 3 5 ( c ) は車両 3 0 0 の背面模式図である。車両 3 0 0 は、正面に一对の撮像装置 3 0 2 を備えている。ここで、撮像装置 3 0 2 は、第 1 乃至第 8 実施形態のいずれかの固体撮像装置 1 0 0 である。また、車両 3 0 0 は、集積回路 3 0 3、警報装置 3 1 2 及び主制御部 3 1 3 を備える。集積回路 3 0 3 は、例えば、特定用途向け集積回路 ( A S I C : Application Specific Integrated Circuit ) である。

20

【 0 1 7 4 】

警報装置 3 1 2 は、撮像装置 3 0 2、車両センサ、制御ユニット等から異常を示す信号を受けた場合に、音、振動等の警報を鳴らす、カーナビゲーションシステムやメーターパネル等の表示部に警報情報を表示する等の方法によりユーザに警告を行う。主制御部 3 1 3 は、撮像装置 3 0 2、車両センサ、制御ユニット等の動作を統括的に制御する。なお、車両 3 0 0 が主制御部 3 1 3 を備えていなくてもよい。この場合、撮像装置 3 0 2、車両センサ、制御ユニットが通信ネットワークを介して制御信号の送受を行う。この制御信号の送受には、例えば C A N 規格が適用され得る。

【 0 1 7 5 】

図 3 6 は、車両 3 0 0 のシステム構成を示すブロック図である。撮像システム 3 0 1 は、第 1 及び第 2 の撮像装置 3 0 2、画像前処理部 3 1 5、集積回路 3 0 3、光学系 3 1 4 を含む。第 1 の撮像装置 3 0 2 と第 2 の撮像装置 3 0 2 とが一对に設けられていることにより、ステレオカメラが構成されている。光学系 3 1 4 は、撮像装置 3 0 2 に被写体の光学像を結像する。撮像装置 3 0 2 は、光学系 3 1 4 により結像された被写体の光学像を電気信号に変換する。画像前処理部 3 1 5 は、撮像装置 3 0 2 から出力された信号に対して所定の信号処理を行う。画像前処理部 3 1 5 の機能は、撮像装置 3 0 2 内に組み込まれていてもよい。撮像システム 3 0 1 には、光学系 3 1 4、撮像装置 3 0 2 及び画像前処理部 3 1 5 の組が、少なくとも 2 組設けられており、各組の画像前処理部 3 1 5 からの出力が集積回路 3 0 3 に入力されるようになっている。

30

40

【 0 1 7 6 】

画像前処理部 3 1 5 は、光信号 V S とノイズ信号 V N との差分を求める演算、同期信号付加等の処理を行う。車両 3 0 0 が、第 1 実施形態又は第 3 実施形態として示した撮像装置 3 0 2 を含む場合には、画像前処理部 3 1 5 は、図 6、図 1 3 に示した一致判定等の処理を行う機能を有していてもよい。或いは、車両 3 0 0 が、第 5 乃至第 8 実施形態として示した撮像装置 3 0 2 を含む場合には、画像前処理部 3 1 5 がメモリ部 5 0 の検査機能を有していてもよい。

【 0 1 7 7 】

集積回路 3 0 3 は、画像処理部 3 0 4、光学測距部 3 0 6、視差演算部 3 0 7、物体認知部 3 0 8、異常検出部 3 0 9 を備え得る。画像処理部 3 0 4 は、画像前処理部 3 1 5 か

50

ら出力された画像信号を処理する。例えば、画像処理部 304 は、画像信号の補正、欠陥補完等の処理を行う。画像処理部 304 は、画像信号を一時的に保持する記憶媒体 305 を備える。記憶媒体 305 は、撮像装置 302 内の既知の欠陥画素の位置を記憶していてもよい。車両 300 が、第 1 実施形態又は第 3 実施形態として示した撮像装置 302 を含む場合には、画像処理部 304 が、図 6、図 13 に示した一致判定等の処理を行う機能を有していてもよい。或いは、車両 300 が、第 5 乃至第 8 実施形態として示した撮像装置 302 を含む場合には、画像処理部 304 がメモリ部 50 の検査機能を有していてもよい。

#### 【0178】

光学測距部 306 は、画像信号を用いて被写体の合焦又は測距を行う。視差演算部 307 は、視差画像の被写体照合（ステレオマッチング）を行う。物体認知部 308 は、画像信号を解析して、自動車、人物、標識、道路などの被写体の認知を行う。

#### 【0179】

異常検出部 309 は、撮像装置 302 の故障、誤動作といった異常を検出する。異常検出部 309 は、異常を検出した場合には、主制御部 313 に異常を検出したことを示す信号を送信する。異常検出部 309 は、図 6、図 13 に示した一致判定等の処理を行う機能を有していてもよい。或いは、異常検出部 309 は、第 5 乃至第 8 実施形態で説明したメモリ部 50 の検査機能を有していてもよい。異常検出部 309 は、撮像装置 302 又は撮像システム内の信号処理部（例えば、画像前処理部 315、画像処理部 304 又は異常検出部 309）で行われた一致判定の結果に基づき、主制御部 313 に異常を検出したことを示す信号を送信してもよい。この一致判定は、例えば、第 1 乃至第 4 実施形態で述べた列メモリ 106 に記憶された第 1 検査信号と期待値との比較を行う処理である。或いは、この一致判定は、例えば、第 5 乃至第 8 実施形態で述べたメモリ部 50 に書き込まれた列メモリ検査データと期待値との比較を行う処理である。異常検出部 309 はこの比較結果に基づいて、撮像装置 302 内のメモリ部 50 に異常が生じたことを検出することができる。

#### 【0180】

車両 300 は、車両センサ 310 及び運転支援制御部 311 を含む。車両センサ 310 は、速度・加速度センサ、角速度センサ、舵角センサ、測距レーダ、圧力センサ等を含む。

#### 【0181】

運転支援制御部 311 は、衝突判定部を含む。衝突判定部は、光学測距部 306、視差演算部 307、物体認知部 308 からの情報に基づいて、物体との衝突可能性があるか否かを判定する。光学測距部 306 や視差演算部 307 は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。

#### 【0182】

運転支援制御部 311 が他の物体と衝突しないように車両 300 を制御する制御手段として機能する例を説明したが、運転支援制御部 311 は、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御を行ってもよい。

#### 【0183】

車両 300 は、更に、エアバッグ、アクセル、ブレーキ、ステアリング、トランスミッション等の走行に用いられる駆動部を備える。また、車両 300 は、それらの制御ユニットを含む。制御ユニットは、主制御部 313 の制御信号に基づいて、対応する駆動部を制御する。

#### 【0184】

上述のように、本実施形態によれば、第 1 乃至第 8 実施形態で述べた固体撮像装置又は撮像システムを搭載した運転支援、自動運転等を行うことができる移動体が提供される。

10

20

30

40

50



また、ステレオカメラを構成するため、複数の固体撮像装置又は撮像システムが用いられ得る。

【 0 1 8 5 】

本実施形態に用いられた撮像システムは、自動車等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ITS）等、広く物体認識を利用する機器に適用することができる。

【 0 1 8 6 】

〔 変形実施形態 〕

本発明は、上記実施形態に限らず種々の変形が可能である。

10

【 0 1 8 7 】

例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。

【 0 1 8 8 】

また、上記第1乃至第8実施形態では、メモリ部50の各列の列メモリが記憶する情報のビット数が、出力回路80が出力可能な情報のビット数よりも多い場合に、メモリ部50の各列の列メモリが記憶する情報をビット単位で分割して出力するように構成した。しかしながら、メモリ部50の各列の列メモリが記憶する情報のビット数が、出力回路80が出力可能な情報のビット数よりも少ない場合においても、メモリ部50の各列の列メモリが記憶する情報をビット単位で分割して出力するようにしてもよい。

20

【 0 1 8 9 】

また、上記第1乃至第8実施形態では、出力回路80が出力可能な情報のビット数が10ビットである場合を例示したが、出力回路80が出力可能な情報のビット数は、特に限定されるものではない。また、メモリ部50の各列の列メモリが記憶可能な情報のビット数も、上記実施形態に記載のものに限定されるものではない。各列メモリが保持する情報を分割して出力する回数は、出力回路80が出力可能な情報のビット数と、列メモリが記憶可能な情報のビット数との関係に応じて適宜設定可能である。

【 0 1 9 0 】

また、上記実施形態では、あるフレームの画像を取得する期間と次のフレームの画像を出力する期間との間の期間に列メモリ検査データを出力したが、列メモリ検査データを出力するタイミングは、必ずしもフレーム間である必要はない。例えば、ある一のフレームの画像を出力する期間の途中の、ある一の行の画像データを出力した後、次に読み出される他の行の画像データを出力する前に、列メモリ検査データを出力するようにしてもよい。

30

【 0 1 9 1 】

また、上記実施形態で示した画素12、水平転送回路70等の回路構成は一例で有り、適宜変更が可能である。

【 0 1 9 2 】

また、第9実施形態に示した撮像システム及び移動体は、本発明の光検出装置を適用する撮像システム及び移動体を例示したものであり、本発明の固体撮像装置を適用可能な撮像システム及び移動体は図35及び図36に示した構成に限定されるものではない。

40

【 0 1 9 3 】

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

【 0 1 9 4 】

本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また

50

、 1 以上の機能を実現する回路（例えば、A S I C）によっても実現可能である。


【符号の説明】

【 0 1 9 5 】


- 1 0 , 1 1 0 ... 画素アレイ部
- 1 2 , 1 0 1 ... 画素
- 1 4 ... 制御線
- 1 6 ... 出力線
- 2 0 , 1 0 3 ... 垂直走査回路
- 3 0 ... 増幅回路部
- 4 0 , 1 0 4 ... 比較回路部
- 5 0 ... メモリ部
- 5 2 , 1 0 5 ... カウンタ
- 5 4 , 1 0 9 ... 電圧供給部
- 6 0 , 1 0 7 ... 水平走査回路
- 7 0 ... 水平転送回路
- 8 0 ... 出力回路
- 9 0 , 1 0 2 ... タイミングジェネレータ
- 1 0 0 ... 固体撮像装置
- 1 0 6 ... 列メモリ

10


【 図 1 】




【 図 2 】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 1 1】




【図 1 2】




【図 1 3】




【図 1 4】




【図 15】




【図 16】




【図 17】




【図 18】




【図 19】




【図 20】




【図 21】




【図 22】




【図 23】




【図 24】




【図 25】



【図 26】




【図 27】







【圖 29】




【 図 3 1 】




【図 3 2】




【図 3 3】




【図 3 4】



【図 3 5】



【図 36】



---

フロントページの続き

(51)Int.Cl. F I

**G 0 1 R 31/3185 (2006.01)**

(72)発明者 板野 哲也  
東京都大田区下丸子3丁目30番2号 キヤノン株式会社内

(72)発明者 岩倉 靖  
東京都大田区下丸子3丁目30番2号 キヤノン株式会社内

審査官 鈴木 明

(56)参考文献 特開2015-201879(JP,A)  
特開平10-339921(JP,A)  
特開2011-029725(JP,A)  
特開2016-110539(JP,A)  
特開2013-236362(JP,A)

(58)調査した分野(Int.Cl., DB名)

H 0 4 N 5 / 3 0 - 5 / 3 7 8

H 0 3 M 1 / 1 0

H 0 3 M 1 / 5 6

G 0 1 R 3 1 / 2 8